JP5654109B2 - 積層実装構造体の製造方法 - Google Patents

積層実装構造体の製造方法 Download PDF

Info

Publication number
JP5654109B2
JP5654109B2 JP2013222092A JP2013222092A JP5654109B2 JP 5654109 B2 JP5654109 B2 JP 5654109B2 JP 2013222092 A JP2013222092 A JP 2013222092A JP 2013222092 A JP2013222092 A JP 2013222092A JP 5654109 B2 JP5654109 B2 JP 5654109B2
Authority
JP
Japan
Prior art keywords
substrate
mounting structure
conductive member
conductive
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013222092A
Other languages
English (en)
Other versions
JP2014013947A (ja
Inventor
中村　幹夫
幹夫 中村
近藤　雄
雄 近藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Olympus Corp
Original Assignee
Olympus Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Olympus Corp filed Critical Olympus Corp
Priority to JP2013222092A priority Critical patent/JP5654109B2/ja
Publication of JP2014013947A publication Critical patent/JP2014013947A/ja
Application granted granted Critical
Publication of JP5654109B2 publication Critical patent/JP5654109B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/144—Stacked arrangements of planar printed circuit boards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1035—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the device being entirely enclosed by the support, e.g. high-density interconnect [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/04—Assemblies of printed circuits
    • H05K2201/042—Stacked spaced PCBs; Planar parts of folded flexible circuits having mounted components in between or spaced from each other
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10242—Metallic cylinders
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/1031—Surface mounted metallic connector elements
    • H05K2201/10318—Surface mounted metallic pins
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/025—Abrading, e.g. grinding or sand blasting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1305—Moulding and encapsulation
    • H05K2203/1316—Moulded encapsulation of mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Combinations Of Printed Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

本発明は、積層実装構造体及び積層実装構造体の製造方法に関するものである。
従来、積層された電子回路基板を接続する基板間接続部材として、特許文献１（特開２００１−１４４３９９号公報）に記載された基板間接続部材があった。この基板間接続部材は、剛性を有する導体からなる芯体を弾性体で覆うとともに、弾性体の周囲を導電性を有する材料で被覆するものである。基板間接続部材をこのように構成することにより、補修作業に際して電子回路基板を分離するのに加熱が必要でないという効果がある。
また、別の従来例として、電子部品を内蔵していながら小型で高密度の基板を実現するために、配線基板本体の貫通穴に樹脂により電子部品を固定した後、樹脂に研磨や穴あけの加工を行うことで電子部品の電極を露出させ、さらに配線基板本体の表裏面に配線層を形成するものが提案されていた。
特開２００１−１４４３９９号公報
しかしながら、特許文献１に記載の基板間接続部材は、狭ピッチ化が可能であったとしても以下の課題があった。すなわち、（１）積層された電子回路基板を互いに着脱することを前提としたものであり、（２）接続部材を複数形成する場合の凹部への位置あわせ及び組み立てが困難であり、（３）電子回路基板を多数積層することは考慮されていない、（４）少なくとも芯体と弾性体という二つの部材が必要であるため小型化が困難であった。
また、上記別の従来例は、基板厚さ内に内蔵できる電子部品は基板厚さより高さが小さい部品に限られている上に、基板本体表裏面の配線層を電子部品を介して接続しなければならず、配線層の設計上の制約が大きいという課題があった。基板本体表裏面の配線層を電子部品を介さずに接続する場合には、スルーホールを介して接続することはできるが、スルーホール径よりも大きな電極パッド（ランド電極）を設ける必要があり、基板接続部の狭ピッチ化が難しいため、基板主面の面積を小さくするのには限界があった。
本発明は、上記に鑑みてなされたものであって、狭ピッチ化を実現できるとともに、被実装部品を実装することのできる高さを確保することのできる積層実装構造体及び積層実装構造体の製造方法を提供することを目的とする。また、本発明のさらなる目的は、基板の配線自由度が高く、基板接続部の狭ピッチ化が可能なことにより、基板主面の面積が小さい積層実装構造体を提供することにある。
上述した課題を解決し、目的を達成するために、本発明の積層実装構造体の製造方法は、第１の部材に、被実装部品を実装する工程と、被実装部品の高さより高い複数の導電部材の一方の端部が基材上で連結された状態を形成する連結工程と、被実装部品を実装した第１の部材表面に、基材上で連結した複数の導電部材の一方の端部とは逆側で且つ一方の端部よりも径が大きい他方の端部を一括して接合し実装する工程と、第１の部材と基材との間に補強部材を形成する補強工程と、基材を研磨で除去して、複数の導電部材の端部を露出させる研磨工程と、露出した導電部材の端部表面に金属膜を形成する工程と、導電部材の端部表面の金属膜上にバンプを形成する工程と、を備えることを特徴とする。
本発明にかかる積層実装構造体の製造方法によれば、狭ピッチ化を実現できるとともに、被実装部品を実装することのできる高さを確保することのできる積層実装構造体の製造方法を提供することができるという効果を奏する。
実施例１にかかる積層実装構造体の構成を、第１の基板と第２の基板に分離して示す斜視図である。 実施例１に係る積層実装構造体の構成を示す断面図である。 実施例２にかかる積層実装構造体の構成を、第１の基板と第２の基板に分離して示す斜視図である。 実施例２に係る導電部材と補強部材の関係を示す拡大斜視図である。 実施例３に係る積層実装構造体の構成を示す斜視図である。 実施例４に係る積層実装構造体の製造方法の流れを示すフローチャートである。 実施例５に係る積層実装構造体の製造方法の流れを示すフローチャートである。 実施例６に係る積層実装構造体の製造方法の流れを示すフローチャートである。 右側が図８のＳ１〜Ｓ６の工程に対応した積層実装構造体の構成を示す拡大 斜視図であり、左側は右側図の個片化された積層実装構造体の集合状態を示す斜視図である。 図８のＳ１〜Ｓ６の工程に対応した積層実装構造体の構成を示す側面図である。 変形例に係る積層実装構造体の構成を示す斜視図である。 変形例に係る積層実装構造体の製造方法の流れを示すフローチャートである。
以下に、本発明にかかる積層実装構造体及び積層実装構造体の製造方法の実施例を図面に基づいて詳細に説明する。なお、この実施例によりこの発明が限定されるものではない。
本発明に係る積層実装構造体の製造方法は、回路基板上に被実装部品を実装すると同時に、その中の最も背の高い部品より長い導電部材を、回路基板上の電極に基板と垂直に固定・接続し、導電部材と被実装部品の間隙に樹脂を充填した後、研磨によって導電部材の頭部のみを露出させる。露出した導電部材に対して、第２の基板を接続、もしくは研磨面に印刷によって回路を形成することで、上下の回路基板を電気的、機械的に接続固定するものであって、これにより本発明に係る積層実装構造体が形成される。以下に具体的な実施例について説明する。
図１は、本発明にかかる積層実装構造体の実施例１の構成を、第１の基板２０と第２の基板３０に分離して示す斜視図である。図２は、実施例１に係る積層実装構造体１０の構成を示す断面図である。
図１に示すように、第１の基板２０の主面２０ａには電子部品２６が実装されている。また、第２の基板３０には電子部品３６が実装されている。第１の基板２０と第２の基板３０は対向して配置される。第１の基板２０及び第２の基板３０には多層基板や電子部品内蔵基板を用いても良い。
第１の基板２０の電子部品２６の間には電極２２が設けられており、電極２２上に略円柱状の導電部材２１が設置されている。導電部材２１の長さは全て略同一であり、第１の基板２０に実装された電子部品２６の中で最も高い高さよりも大きい。また、導電部材２１の長さ方向と垂直な直交断面積は電極２２の面積と同等以下となっている。
導電部材２１は、円柱状の部品を用いれば、線材から切り出すことで容易に作成できる。このとき、導電部材２１の第１の基板２０に実装する側の端部の径を大きくしておけば、第１の基板２０への実装を容易かつ確実に行うことができる。一方、導電部材の第１の基板２０と逆側の端部は、いくつかの導電部材がつながった状態で実装することもできる。
導電部材２１は、電気抵抗の低い材料（例えばＣｕ（銅））を用いることが好ましい。また、導電部材２１の表面には、母材の酸化を防止するために、例えばＡｕ（金）メッキを施すことが好ましい。さらに、導電部材２１には、はんだづけを容易にするための表面処理が施されており、導電部材２１の一方の端部と電極２２ははんだづけで導電接合されている。なお、はんだづけに代えて、例えば、異方導電性材料を用いたＡＣＰ工法やＡＣＦ工法、ＮＣＰ工法による接触導電によって導通をとることもできる。
図２に示すように、第１の基板２０及び第２の基板３０には配線層２４、３４がそれぞれ形成されている。第１の基板２０上の電子部品２６と導電部材２１の周囲には、樹脂の絶縁材料（補強部材）が充填硬化されて絶縁層２３が形成されている。この絶縁層２３においては、第２の基板３０側の面（上面）２３ａから、導電部材２１の第２の基板３０側の端部２１ａのみが露出している。
第２の基板３０の第１の基板２０と対向する面３０ａの導電部材２１と対向する位置には、電極３２が設置されている。第２の基板３０は、第１の基板２０の導電部材２１の端部２１ａと電極３２とが電気的に接続されるように、絶縁材料２３表面に接合される。なお、第２の基板３０の露出面上の電極（不図示）に導電部材（不図示）を設置するなどし、積層数を更に増やしてもよい。
実施例１では、上下の回路基板を接続する導電部材は電子部品間に自由に配置できるため、各基板の配線設計の制約となることがない。さらに、導電部材を実装する電極はスルーホール電極でないためランド電極が必要なく、導電部材を狭ピッチで配置することができるため、基板主面の面積が小さい積層実装構造体を提供することができる。また、基板への貫通穴加工や、凹部加工を必要としないため、低価格でかつ基板主面の面積が小さい積層実装構造体を提供することができる。
図３は、本発明にかかる積層実装構造体の実施例２の構成を、第１の基板５０と第２の基板６０に分離して示す斜視図である。図４は、実施例２に係る導電部材と補強部材の関係を示す拡大斜視図である。
実施例２においては、導電部材５１の周囲に実装領域の一部又は全部を露出させた状態で補強部材５７を形成している点が実施例１と異なる。すなわち、実施例１の積層実装構造体１０における第１の基板２０、導電部材２１、電極２２、電子部品２６、第２の基板３０、電子部品３６が、実施例２の積層実装構造体４０における第１の基板５０、導電部材５１、電極５２、電子部品５６、第２の基板６０、電子部品６６に、それぞれ対応する。また、図示しないが、実施例２の積層実装構造体４０においても、実施例１の積層実装構造体１０の配線層２４、３４と同様の配線層が形成されている。
実施例２では、補強部材形成後において電子部品が露出しているため、第２の基板を接続する直前に電子部品の検査を行うことができ、積層実装構造体の不良品を減らすことが出来る。
図４に例示するように、導電部材５１の周囲には、第２の基板６０側の端部５１ａを残すように補強部材５７を配置している。補強部材５７としては、例えば、導電部材５１の周囲に配置するときには液状であって、配置の後に硬化する物質を用いる。
図５は、本発明に係る積層実装構造体の実施例３の構成を示す斜視図である。
実施例３の積層実装構造体７０においては、実施例１の絶縁層２３と同様に、第１の基板８０上の電子部品（不図示）と導電部材８１の周囲に樹脂の絶縁材料による絶縁層８３が形成されるとともに、この絶縁層８３のうち、第１の基板８０から遠い面において、導電部材８１を接続するように配線８８が形成されている。すなわち実施例３においては、実施例１の第２の基板３０及び実施例２の第２の基板６０のような第２の基板を載置することなく、絶縁層８３上に直接配線８８を形成している。なお、配線８８の形成方法はメッキ、スパッタ、蒸着やインクジェットやディスペンスによる印刷配線を用いれば良い。このような構成としたことにより、第２の基板の基材部分が不要となるため、設計の自由度を上げることができるとともに、積層高さが低くかつ基板主面の面積が小さい積層実装構造体を提供することができる。
（変形例）
次に、積層実装構造体の変形例を説明する。図１１（ａ）、（ｂ）、（ｃ）、（ｄ）は、変形例にかかる積層実装構造体の構成を示している。
上述したように、導電部材２１の第１の基板２０と逆側の端部は、いくつかの導電部材２１がつながった状態で実装することもできる。いくつかの導電部材がつながった状態は、基材１００上にＣｕなどのメッキで導電部材２１を形成すること、またはＣｕなどの導電材料の板１００にプレス加工を行うこと等で形成できる（図１１（ａ））。
本例では、連結した導電部材２１を第１の基板２０と別に製作して、第１の基板２０に接続している。図１１（ｂ）は、ピン基板接合の状態を示している。そして、図１１（ｃ）に示すように、第１の基板２０と導電部材２１が連結された部分の間に樹脂を塗布、硬化させる。ここで、先に第１の基板２０に樹脂を塗布しておいても良い。
第１の基板２０と導電部材２１とが連結された部分を研磨で除去して、各導電部材２１を露出させる。露出した導電部材２１の端部に導電部材２１の酸化を防ぐ金属膜を形成する。最後に、図１１（ｄ）に示すように第２の基板３０を積層して、基板２０、３０間を接続する。これにより、積層実装構造体を形成する。このため、電子部品２６の高さが、例えば０．３ｍｍから１ｍｍなど比較的高い場合において、電子部品２６の高さよりも長い導電部材２１を第１の基板２０の主面２０ａに自在に配置して、第１の基板２０と第２の基板３０を接続できる。また、接続ピッチを狭ピッチ化できる。
このように、導電部材２１は、一方の端部が複数連結された状態で第１の基板２０に一括して実装している。このため、導電部材２１を容易に実装できる。また、突起電極は一括して製作できるため、より狭いピッチ化が可能である。この結果、積層実装構造体を容易に小さく製造できる。
つづいて、本発明に係る積層実装構造体の製造方法について、実施例４から実施例６を挙げて説明する。
図６は、実施例４に係る積層実装構造体の製造方法の流れを示すフローチャートである。実施例４の製造方法は、実施例１から実施例３及び変形例に適用することができ、実施例４から実施例６の説明においては、実施例１の符号を用いることとする。
まず、第１の基板２０に電子部品２６を実装する（ステップＳ１）と同時に、第１の基板２０の電極２２上に導電部材２１を実装する（ステップＳ２）。前者の実装は、一般的な表面実装プロセス等を用いればよい。また、後者の実装を例えばはんだづけで行う場合は、電極２２上にクリームハンダとフラックスを印刷法等により供給しておき、実装装置や治具を用いて導電部材を電極２２上に位置決め固定して加熱することで、導電部材２１を実装することができる。なお、第１の基板２０への電子部品２６及び導電部材２１の実装は、電子部品２６を実装した後に導電部材２１を実装してもよいし（実施例５又は実施例６を参照）、その逆でもよい。
次に、電子部品２６と導電部材２１が実装された第１の基板２０上に、導電部材２１の第１の基板２０と逆側（第２の基板３０側）の端面２１ａが露出する様に、液状封止樹脂等を塗布し、硬化させることで、第１の基板２０上の電子部品２６と導電部材２１の周囲に絶縁層２３を形成する。これにより、導電部材２１及び電子部品２６を封止する（ステップＳ３）。樹脂の硬化方法は熱硬化や２液混合などがある。第１の基板２０の外形や所望の硬化後形状に合わせた型を用いれば硬化後の樹脂形状を容易に整えることが出来る。なお、実施例４を実施例２に適用する場合は、ステップＳ３において、樹脂の封止に代えて、補強部材を導電部材の周囲に配置する。
その後、導電部材２１の第１の基板２０と逆側の端面上に形成した金属膜状のバンプを介して、第２の基板３０を第１の基板２０に対して積層接続する。なお、実施例４を実施例３に適用する場合は、第２の基板３０を積層することなく、絶縁層２３の第１の基板２０と逆側の面２３ａに直接配線を形成する。
以上の工程により積層実装構造体を製造するため、非常に少ない工程で、基板主面の面積が小さい積層実装構造体を提供することができる。
図７は、実施例５に係る積層実装構造体の製造方法の流れを示すフローチャートである。実施例５は、電子部品実装（ステップＳ１）、導電部材実装（ステップＳ２）、及び樹脂封止（ステップＳ３）の各工程が実施例４と共通しているため、これらの工程についての説明は省略する。
樹脂封止（ステップＳ３）の後に、絶縁層２３の第１の基板２０の主面２０ａと平行を保つように、絶縁層２３の上面２３ａを研磨し、平坦化するとともに導電部材２１の第１の基板２０と逆側の端面２１ａを各々露出させる（ステップＳ４）。
次に、露出した導電部材２１の端面２１ａ上に金属膜（ＵＢＭ層）を形成する（ステップＳ５）。金属膜を形成することにより、導電部材２１の酸化等を防ぐことができ、後の工程のバンプ形成時に電気抵抗が低く、高い強度のバンプを形成することができる。
つづいて、露出した導電部材２１の端面２１ａ上に形成した金属膜上にバンプを形成する（ステップＳ６）。バンプ材質としては、はんだやＡｕを用いることができる。
その後、導電部材２１の端面２１ａ上に形成した金属膜上のバンプ２９（図９、図１０）を介して第２の基板３０を積層接続する。
このような方法で積層実装構造体を製造することにより、絶縁層２３の上面２３ａが平坦化され、かつ、確実に第１の基板２０の主面２０ａと平行になるため、導電部材２１の端面２１ａは、第２の基板３０が接続しやすいような構造となる。したがって、第１の基板２０と第２の基板３０との接続品質が高く、かつ、基板主面の面積が小さい積層実装構造体を提供することができる。
図８は、実施例６に係る積層実装構造体の製造方法の流れを示すフローチャートである。図９は、右側が図８のＳ１〜Ｓ６の工程に対応した積層実装構造体の構成を示す拡大斜視図であり、左側は右側図の個片化された積層実装構造体の集合状態を示す斜視図である。図１０は、図８のＳ１〜Ｓ６の工程に対応した積層実装構造体の構成を示す側面図である。
実施例６は、電子部品実装（ステップＳ１）、導電部材実装（ステップＳ２）、樹脂封止（ステップＳ３）、研磨（ステップＳ４）、ＵＢＭ層形成（ステップＳ５）、及びバンプ形成（ステップＳ６）の各工程が実施例５と共通している。バンプ２９の形成後に、第１の基板２０には、複数のモジュール９０が形成されており、ダイシングなどの個片化工程により個別モジュール化する（ステップＳ７）。
このような製造方法によれば、複数のモジュールを一度に製作できるため、モジュール製造のコストが低くかつ基板主面の面積が小さい積層実装構造体を提供することができる。
（変形例）
図１２は、変形例に係る積層実装構造体の製造方法の流れを示すフローチャートである。すでに上述している各実施例の工程と同じ内容については、同一の符号を付し、重複する説明は省略する。まず、本変形例において、まず第１の基板２０に電子部品２６を実装する（ステップＳ１）。
基材１００上の第１の基板２０の電子部品２６の間に設けられた電極と対向する位置に、Ｃｕをメッキで成長させる。これにより、いくつかの導電部材２１の一方の端部が連結された状態を形成する（ステップＳ２ａ）。
導電部材２１の一方の端部がつながった状態は、基材１００へＣｕをメッキで形成すること、さらにはＣｕ等の導電材料の板１００にプレス加工を行う等で導電部材２１を形成すること、棒状の導電部材２１を治具に並べた状態で端面にメッキすること等の種々の方法を用いることができる。導電部材２１の高さ（長さ）は、電子部品２６の高さよりも大きいように形成されている。

導電部材２１の連結されていない側の端部を第１の基板２０の主面２０ａの電極にはんだ等で接合する（ステップＳ２）。導電部材２１の一方の端部が連結された状態で、その表面にＡｕメッキ等を施しておけば、Ｃｕの酸化を防止してはんだづけを確実に行うことができる。
第１の基板２０と導電部材２１が連結された部分の間に樹脂を塗布、硬化させる（ステップＳ３）。ここで、先に第１の基板２０に樹脂を塗布しておいても良い。
第１の基板２０と導電部材２１とが連結された部分を研磨で除去して、各導電部材２１を露出させる（ステップＳ４）。導電部材２１の周囲は樹脂で補強されている。このため、安定して導電部材２１を研磨できる。さらに、研磨により導電部材２１の高さ（長さ）を精密に揃えることができる。このため、用いる導電部材２１の長さの公差を広げることが出来る。
電子部品２６の高さが、例えば０．３ｍｍから１ｍｍなど比較的高い場合において、電子部品２６の高さよりも長い導電部材２１を第１の基板２０の主面２０ａに自在に配置して、第１の基板２０と第２の基板３０を接続できる。また、接続ピッチを狭ピッチ化できる。
その後、露出した導電部材２１の端部に導電部材２１の酸化を防ぐ金属膜を形成する。そして、第２の基板３０を接続することで積層実装構造体を形成する。
このように、導電部材２１は、一方の端部が複数連結された状態で第１の基板２０に一括して実装している。このため、導電部材２１を容易に実装できる。また、突起電極は一括して製作できるため、より狭いピッチ化が可能である。この結果、積層実装構造体を容易に小さく製造できる。
以上説明したように、本発明によれば、上下の回路基板を接続する導電部材は電子部品間に自由に配置できるため、各基板の配線設計の制約となることがない。さらに、導電部材を実装する電極はスルーホール電極でないためランド電極が必要なく、導電部材を狭ピッチで配置することができるため、基板主面の面積が小さい積層実装構造体を提供することができる。
以上のように、本発明にかかる積層実装構造体の製造方法は、実装構造体の小型化に有用であり、特に、内視鏡先端撮像ユニットの高密度実装に適している。
１０ 積層実装構造体
２０ 第１の基板
２０ａ 主面
２１ 導電部材
２１ａ 端部
２２ 電極
２３ 絶縁層
２３ａ 上面
２４ 配線層
２６ 電子部品
２９ バンプ
３０ 第２の基板
３２ 電極
３４ 配線層
３６ 電子部品
４０ 積層実装構造体
５０ 第１の基板
５１ 導電部材
５２ 電極
５６ 電子部品
５７ 補強部材
６０ 第２の基板
６６ 電子部品
７０ 積層実装構造体
８０ 第１の基板
８１ 導電部材
８３ 絶縁層
８８ 配線
９０ モジュール

Claims (5)

  1. 第１の部材に、被実装部品を実装する工程と、
    前記被実装部品の高さより高い複数の導電部材の一方の端部が基材上で連結された状態を形成する連結工程と、
    前記被実装部品を実装した前記第１の部材表面に、前記基材上で連結した前記複数の導電部材の一方の端部とは逆側で且つ一方の端部よりも径が大きい他方の端部を一括して接合し実装する工程と、
    前記第１の部材と前記基材との間に補強部材を形成する補強工程と、
    前記基材を研磨で除去して、前記複数の導電部材の端部を露出させる研磨工程と、
    露出した前記導電部材の端部表面に金属膜を形成する工程と、
    前記導電部材の端部表面の金属膜上にバンプを形成する工程と、を備えることを特徴とする積層実装構造体の製造方法。
  2. 前記積層実装構造体には、複数のモジュールが形成されており、前記複数の導電部材位置を避けてダイシングすることにより個別モジュール化する個片化工程を、更に有することを特徴とする請求項１に記載の積層実装構造体の製造方法。
  3. 前記連結工程は、前記基材上に導電材料をメッキで成長させることで前記複数の導電部材を形成することを特徴とする請求項１に記載の積層実装構造体の製造方法。
  4. 前記連結工程は、導電材料の板にプレス加工を行うことで、前記基材と前記基材上で一方の端部が連結した前記複数の導電部材とを形成することを特徴とする請求項１に記載の積層実装構造体の製造方法。
  5. 前記連結工程は、棒状の複数の導電部材を治具に並べた状態で、前記導電部材の他方の端面にメッキすることで前記基材を形成することを特徴とする請求項１に記載の積層実装構造体の製造方法。
JP2013222092A 2007-09-18 2013-10-25 積層実装構造体の製造方法 Active JP5654109B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013222092A JP5654109B2 (ja) 2007-09-18 2013-10-25 積層実装構造体の製造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007240785 2007-09-18
JP2007240785 2007-09-18
JP2013222092A JP5654109B2 (ja) 2007-09-18 2013-10-25 積層実装構造体の製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2008091636A Division JP2009094457A (ja) 2007-09-18 2008-03-31 積層実装構造体及び積層実装構造体の製造方法

Publications (2)

Publication Number Publication Date
JP2014013947A JP2014013947A (ja) 2014-01-23
JP5654109B2 true JP5654109B2 (ja) 2015-01-14

Family

ID=40666096

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013222092A Active JP5654109B2 (ja) 2007-09-18 2013-10-25 積層実装構造体の製造方法

Country Status (1)

Country Link
JP (1) JP5654109B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016032033A (ja) * 2014-07-29 2016-03-07 株式会社村田製作所 積層基板の製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001332866A (ja) * 2000-05-24 2001-11-30 Matsushita Electric Ind Co Ltd 回路基板及びその製造方法
JP2002134653A (ja) * 2000-10-23 2002-05-10 Matsushita Electric Ind Co Ltd 半導体装置とその製造方法
JP4145730B2 (ja) * 2003-06-17 2008-09-03 松下電器産業株式会社 半導体内蔵モジュール
JP3938921B2 (ja) * 2003-07-30 2007-06-27 Ｔｄｋ株式会社 半導体ｉｃ内蔵モジュールの製造方法
JP4635202B2 (ja) * 2005-07-20 2011-02-23 国立大学法人九州工業大学 両面電極パッケージの製造方法
JP3941877B2 (ja) * 2005-11-16 2007-07-04 国立大学法人九州工業大学 両面電極パッケージ及びその製造方法
WO2008065896A1 (fr) * 2006-11-28 2008-06-05 Kyushu Institute Of Technology Procédé de fabrication d'un dispositif semi-conducteur ayant une structure d'électrode à double face et dispositif semi-conducteur fabriqué par le procédé

Also Published As

Publication number Publication date
JP2014013947A (ja) 2014-01-23

Similar Documents

Publication Publication Date Title
JP2009094457A (ja) 積層実装構造体及び積層実装構造体の製造方法
JP4199588B2 (ja) 配線回路基板の製造方法、及び、この配線回路基板を用いた半導体集積回路装置の製造方法
TWI459871B (zh) Built-in parts wiring board, built-in parts wiring board manufacturing methods
US7842541B1 (en) Ultra thin package and fabrication method
WO2007077735A1 (ja) 半導体搭載用配線基板、その製造方法、及び半導体パッケージ
JP4600688B2 (ja) 電子部品の製造方法および電子部品
JP3967263B2 (ja) 半導体装置及び表示装置
US20100044084A1 (en) Printed circuit board and method of manufacturing the same
KR20080037551A (ko) 솔더 볼 탑재 방법 및 솔더 볼 탑재 기판의 제조 방법
JP2007335701A (ja) 積層基板の製造方法
JP2009252942A (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
US9929116B2 (en) Electronic device module and method of manufacturing the same
JP6433604B2 (ja) 非可逆回路素子、非可逆回路装置およびこれらの製造方法
JP5654109B2 (ja) 積層実装構造体の製造方法
JP2008218758A (ja) 電子回路実装構造体
JP2007158069A (ja) 半導体パッケージの外部接続構造及びその製造方法
JP2007158024A (ja) Ｂｇａ型半導体装置及びその製造方法
JP3994924B2 (ja) 回路基板の製造方法
JP5515210B2 (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
JP2007036022A (ja) 接合構造体及びその製造方法
US9673063B2 (en) Terminations
JP4285140B2 (ja) 半導体装置の製造方法
JP3889311B2 (ja) プリント配線板
JP2008311347A (ja) 半導体モジュール及びその製造方法
JP5433997B2 (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131025

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20131025

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140424

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140514

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140707

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20141022

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141119

R151 Written notification of patent or utility model registration

Ref document number: 5654109

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250