JP2007158069A - 半導体パッケージの外部接続構造及びその製造方法 - Google Patents

半導体パッケージの外部接続構造及びその製造方法 Download PDF

Info

Publication number
JP2007158069A
JP2007158069A JP2005351843A JP2005351843A JP2007158069A JP 2007158069 A JP2007158069 A JP 2007158069A JP 2005351843 A JP2005351843 A JP 2005351843A JP 2005351843 A JP2005351843 A JP 2005351843A JP 2007158069 A JP2007158069 A JP 2007158069A
Authority
JP
Japan
Prior art keywords
conductor
external connection
conductor pattern
post
plating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005351843A
Other languages
English (en)
Inventor
Katsumi Yamazaki
克己 山崎
Masato Tanaka
正人 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2005351843A priority Critical patent/JP2007158069A/ja
Priority to US11/566,436 priority patent/US20070126108A1/en
Publication of JP2007158069A publication Critical patent/JP2007158069A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/243—Reinforcing the conductive pattern characterised by selective plating, e.g. for finish plating of pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0367—Metallic bump or raised conductor not used as solder bump
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0376—Flush conductors, i.e. flush with the surface of the printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/025—Abrading, e.g. grinding or sand blasting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0562—Details of resist
    • H05K2203/0574—Stacked resist layers used for different processes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452—Solder masks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Abstract

【課題】外部接続端子が接続する導体パターンと周囲の絶縁層との間に段差をなくして、外部接続端子の高さのばらつきを解消し、信頼性の高い半導体パッケージの外部接続構造を提供する。
【解決手段】基材１上に形成された導体パターン２上に外部接続端子接続用の導体ポスト３が形成され、該導体ポスト３が形成された導体パターン２上に絶縁樹脂シートが基板表面に露出した前記導体ポスト３の端面と面一になるように積層されている。
【選択図】図１

Description

本発明は、半導体パッケージの最外層に外部接続端子としてはんだバンプを形成するための導体パターンが形成される半導体パッケージの外部接続構造及びその製造方法に関する。
図３（ａ）（ｂ）は、半導体パッケージの最外層に形成された導体パターン５４に外部接続端子としてはんだバンプ５２を形成した状態を示す。図３（ａ）において、半導体パッケージ５１の最外層にはんだバンプ５２を形成する場合には、基材５３に導体パターン５４を形成した後、該導体パターン５４上にスキージにてソルダーレジスト５５を塗布し、はんだバンプ５２を形成する位置に合わせて開口部を形成する。そして、ソルダーレジスト５５の開口部より露出する導体パターン５４上にニッケルめっき及び金めっき（Ｎｉ／Ａｕ）を施し、めっき面５６にはんだペーストを印刷し、半導体パッケージを加熱炉でキュアしてはんだバンプ５２が形成される。
上述した半導体パッケージの製造工程において、ソルダーレジスト５５の開口部にはんだペーストをスクリーン印刷により塗布する際に、基板表面を被覆するソルダーレジスト５５の状態によってははんだペーストの印刷むらが生じ、開口部に塗布されるはんだペーストの塗布量がばらつき、はんだバンプ５２の高さにばらつきが生じるおそれがあった。
即ち、ソルダーレジスト５５には液状レジストが用いられるため、導体パターンの粗密によって図３（ａ）においてソルダーレジスト５４の厚さのばらつき、とりわけ開口部の周囲の厚さがばらつき易いという課題がある。
このようにはんだバンプを形成する位置でのはんだペーストの供給量が個々にばらつくと、結果的にはんだバンプ５２を形成する際に高さがばらつく。また、ソルダーレジスト層は厚さがばらつくという課題の他に剥離し易いことから、電気的絶縁層としての信頼性に課題があった。
本発明はこれらの課題を解決すべくなされたものであり、その目的とするところは、外部接続端子が接続する導体パターンと周囲の絶縁層との間に段差をなくして、外部接続端子の高さのばらつきを解消し、信頼性の高い半導体パッケージの外部接続構造及びその製造方法を提供することにある。
本発明は上記目的を達成するため、次の構成を備える。
半導体パッケージの最外層に外部接続端子を形成するための導体パターンが形成される半導体パッケージの外部接続構造において、基材上に形成された導体パターン上に外部接続端子接続用の導体ポストが形成され、該導体ポストが形成された導体パターン上に、絶縁樹脂が基板表面に露出した前記導体ポストの端面と面一になるように積層されていることを特徴とする。
また、半導体パッケージの外部接続構造の製造方法においては、
基材上に無電解めっきを行なってめっきシード層を形成する工程と、めっきシード層に導体パターンを形成するためのめっきレジストパターン層を形成する工程と、電解めっきを施して前記めっきシード層の露出部分にめっき金属を厚付けして導体パターンを形成する工程と、導体パターンとめっきレジストパターンが面一になるように基板表面を研磨する工程と、基板表面の導体パターンに外部接続端子接続用の導体ポストを形成するためのめっきレジスト層を形成する工程と、電解めっきを施して導体パターンの露出部分にめっき金属を厚付けして導体ポストを形成する工程と、めっきレジスト層を除去して導体ポストが形成された導体パターンを露出させ、当該導体パターンを除いた領域で露出するめっきシード層を除去する工程と、導体ポストが形成された導体パターンに絶縁樹脂を積層し、前記導体ポストの端面を露出させて絶縁樹脂層と面一になるように基板表面を平坦化する工程と、基板表面に露出するポスト端面に外部接続端子を形成する工程を含むことを特徴とする。
また、導体ポストが形成された導体パターンに絶縁樹脂シートをラミネートし若しくは絶縁樹脂を印刷して積層する工程を含むことを特徴とする。
また、導体パターン及び導体ポストに積層された絶縁樹脂層を少なくとも機械研磨若しくはドライエッチングを行なって過剰な樹脂を除去してポスト端面を露出させて基板表面を平坦化する工程を含むことを特徴とする。
上述した半導体パッケージの外部接続構造及びその製造方法を用いれば、基材上に形成された導体パターン上で外部接続端子接続用の導体ポストが形成され、該導体ポストが形成された導体パターン上に、絶縁樹脂が基板表面に露出した導体ポストの端面と面一になるように積層されているので、導体パターンの粗密によって絶縁樹脂層の厚さにばらつきは発生し難く、絶縁樹脂から露出する導体ポストの端面が均一に揃うため、導体ポストの端面に形成される外部接続端子の高さを均一に揃えることができる。また、液体レジストを塗布して形成されるソルダーレジスト層に比べて絶縁樹脂層は剥離し難いため、電気的絶縁層としての信頼性を向上させることができる。
特に、導体パターン及び導体ポストに積層された絶縁樹脂を少なくとも機械研磨若しくはドライエッチングを行なって導体ポストの端面が露出するまで基板表面を平坦化することにより、外部接続端子を形成するために印刷するはんだペーストの印刷精度を向上させることができる。
以下、本発明に係る半導体パッケージの外部接続端子構造及びその製造方法の最良の実施形態について添付図面とともに詳細に説明する。本実施形態の半導体パッケージの外部接続端子形成構造は、半導体パッケージの最外層に外部接続端子を形成するための導体パターンが形成される外部接続端子形成構造について説明する。
図１において、半導体パッケージの外部接続端子形成構造について説明する。
基材１は樹脂基板であり、半導体パッケージの最外層に外部接続端子を形成するための導体パターン２が形成される。この導体パターン２が形成される基材１は、単層配線基板であっても、多層配線基板であってもいずれでも良い。
導体パターン２上には外部接続端子接続用の導体ポスト３が形成されている。導体ポスト３が形成された導体パターン２上には、絶縁樹脂４がポスト端面を露出させて絶縁樹脂層が面一になるように積層されている。ポスト端面にはニッケルめっき及び金めっき（Ｎｉ／Ａｕ）が連続して施され、該めっき面５にはんだペーストが印刷され、加熱されて接合され、はんだバンプ６が形成されている。
次に、半導体パッケージの外部接続構造の製造方法について図２を参照して説明する。
図２（ａ）において、基材１上に無電解銅めっきを行なってめっきシード層７を形成する。このめっきシード層７に導体パターン２を形成するためのめっきレジストパターン８を形成する。即ち、めっきシード層７の表面を感光性レジストフィルム（ドライフィルムレジスト）により被覆し、フォトリソグラフィー工程により感光性レジストフィルムをパターニングし、めっきレジストパターン８を形成する。
次に、図２（ｂ）において、めっきシード層７を給電層として電解銅めっきを施し、めっきシード層７の露出部分に電解銅めっき層を厚付けして導体パターン２を形成する。次いで、図２（ｃ）において、導体パターン２とめっきレジストパターン８が面一になるように基板表面を研磨する。この研磨加工は機械的な研磨加工により行なう。
次に、図２（ｄ）において、導体パターン２に外部接続端子接続用の導体ポスト３を形成するためのめっきレジストパターン９を形成する。即ち、導体パターン２とめっきレジストパターン８が研磨されて面一となった基板表面を感光性レジストフィルム（ドライフィルムレジスト）により被覆し、フォトリソグラフィー工程により感光性レジストフィルムをパターニングし、導体ポスト３を形成する部位が凹部に形成され、内底面に導体パターン２が露出するめっきレジストパターン９を形成する。次いで、図２（ｅ）において、電解銅めっきを施して導体パターン２の露出部分に電解銅めっき層を厚付けして導体ポスト３を形成する。
次に、図２（ｆ）において、めっきレジストパターン９を除去して導体ポスト３が形成された導体パターン２を露出させ、当該導体パターン２を除いた領域で露出するめっきシード層７をエッチングにより除去する。
次に、図２（ｇ）において、導体ポスト３が形成された導体パターン２に例えばエポキシ系の絶縁樹脂シート１０を積層して加熱加圧しながら真空ラミネートする。この絶縁樹脂シート１０によって、基板表面の導体ポスト３の端面が完全に被覆される。尚、絶縁樹脂シート１０のラミネートに替えてエポキシ系の絶縁樹脂を印刷により基板表面に積層するようにしてもよい。
次いで、図２（ｈ）において、導体ポスト３のポスト端面を露出させて絶縁樹脂シート１０と面一に平坦化する。具体的には、導体パターンや導体ポストに積層された絶縁樹脂シート１０を少なくとも基板表面の機械研磨（バフ研磨）若しくはドライエッチングを行なって導体ポスト３の端面が露出するまで基板表面を平坦化する。導体ポスト３の端面が露出するまで基板表面の平坦化を確実に行なうためには、機械研磨及びドライエッチングの双方を行なってもよい。
次に、図２（ｉ）において、基板表面に絶縁樹脂層から露出する導体ポスト３のポスト端面に、ニッケルめっき及び金めっき（Ｎｉ／Ａｕ）をこの順に行いめっき面１１を形成する。最後に、めっき面１１にはんだペーストを印刷して加熱炉でキュアすることではんだバンプ６が接合される。
以上の外部接続端子接続構造の製造方法によれば、絶縁樹脂シート１０から露出する導体ポスト３の端面が均一に揃うため、はんだペーストを印刷したときに絶縁樹脂層の厚さばらつきによる印刷むらがなくなる。よって、導体ポスト３の端面に形成されるはんだバンプ６の高さを均一に揃えることができる。また、導体パターン２や導体ポスト３に積層された絶縁樹脂シートを少なくとも機械研磨若しくはドライエッチングを行なって導体ポスト３の端面が露出するまで基板表面を平坦化することにより、外部接続端子を形成するために印刷するはんだペーストの印刷精度を向上させることができる。更には、絶縁樹脂シート１０はソルダーレジストに比べて、基板表面に強固に積層されているので基板表面から剥離し難く半導体パッケージの信頼性を向上させることができる。
半導体パッケージの最外層の断面説明図である。 半導体パッケージの外部接続端子接続構造の製造工程を示す説明図である。 従来の半導体パッケージの不具合を示す断面説明図である。
符号の説明
１ 基材
２ 導体パターン
３ 導体ポスト
４ 絶縁樹脂
５ めっき面
６ はんだバンプ
７ めっきシード層
８、９ レジストパターン
１０ 絶縁樹脂
１１ めっき面

Claims (4)

  1. 半導体パッケージの最外層に外部接続端子を形成するための導体パターンが形成される半導体パッケージの外部接続構造において、
    基材上に形成された導体パターン上に外部接続端子接続用の導体ポストが形成され、該導体ポストが形成された導体パターン上に、絶縁樹脂が基板表面に露出した前記導体ポストの端面と面一になるように積層されていることを特徴とする半導体パッケージの外部接続構造。
  2. 基材上に無電解めっきを行なってめっきシード層を形成する工程と、
    めっきシード層に導体パターンを形成するためのめっきレジストパターン層を形成する工程と、
    電解めっきを施して前記めっきシード層の露出部分にめっき金属を厚付けして導体パターンを形成する工程と、
    導体パターンとめっきレジストパターンが面一になるように基板表面を研磨する工程と、
    基板表面の導体パターンに外部接続端子接続用の導体ポストを形成するためのめっきレジスト層を形成する工程と、
    電解めっきを施して導体パターンの露出部分にめっき金属を厚付けして導体ポストを形成する工程と、
    めっきレジスト層を除去して導体ポストが形成された導体パターンを露出させ、当該導体パターンを除いた領域に露出するめっきシード層を除去する工程と、
    導体ポストが形成された導体パターンに絶縁樹脂を積層し、前記導体ポストの端面を露出させて絶縁樹脂層と面一になるように基板表面を平坦化する工程と、
    基板表面に露出するポスト端面に外部接続端子を形成する工程を含むことを特徴とする半導体パッケージの外部接続構造の製造方法。
  3. 導体ポストが形成された導体パターンに絶縁樹脂シートをラミネートし若しくは絶縁樹脂を印刷して積層する工程を含むことを特徴とする請求項２記載の半導体パッケージの外部接続構造の製造方法。
  4. 導体パターン及び導体ポストに積層された絶縁樹脂層を少なくとも機械研磨若しくはドライエッチングを行なって過剰な樹脂を除去してポスト端面を露出させて基板表面を平坦化する工程を含むことを特徴とする請求項２記載の半導体パッケージの外部接続構造の製造方法。
JP2005351843A 2005-12-06 2005-12-06 半導体パッケージの外部接続構造及びその製造方法 Pending JP2007158069A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2005351843A JP2007158069A (ja) 2005-12-06 2005-12-06 半導体パッケージの外部接続構造及びその製造方法
US11/566,436 US20070126108A1 (en) 2005-12-06 2006-12-04 External connection structure for semiconductor package, and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005351843A JP2007158069A (ja) 2005-12-06 2005-12-06 半導体パッケージの外部接続構造及びその製造方法

Publications (1)

Publication Number Publication Date
JP2007158069A true JP2007158069A (ja) 2007-06-21

Family

ID=38117880

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005351843A Pending JP2007158069A (ja) 2005-12-06 2005-12-06 半導体パッケージの外部接続構造及びその製造方法

Country Status (2)

Country Link
US (1) US20070126108A1 (ja)
JP (1) JP2007158069A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019504179A (ja) * 2016-12-07 2019-02-14 東莞市國瓷新材料科技有限公司 銅メッキボックスダムを有するセラミック封入基板の調製方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5472726B2 (ja) * 2009-02-24 2014-04-16 日立化成株式会社 配線基板、電子部品パッケージ及びこれらの製造方法
WO2011007549A1 (ja) * 2009-07-14 2011-01-20 川崎重工業株式会社 ファイバー電極及びファイバー電池、並びにその製造方法、ファイバー電極及びファイバー電池の製造設備
KR101255892B1 (ko) * 2010-10-22 2013-04-17 삼성전기주식회사 인쇄회로기판 및 그 제조방법
TWI566309B (zh) * 2016-01-08 2017-01-11 恆勁科技股份有限公司 封裝基板之製作方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3580803B2 (ja) * 2002-08-09 2004-10-27 沖電気工業株式会社 半導体装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019504179A (ja) * 2016-12-07 2019-02-14 東莞市國瓷新材料科技有限公司 銅メッキボックスダムを有するセラミック封入基板の調製方法
KR20190068489A (ko) * 2016-12-07 2019-06-18 동관 차이나 어드밴스드 세라믹 테크놀로지 컴퍼니 리미티드 구리도금 둘레 댐을 갖춘 세라믹 패키징 기판 제조 방법
KR102068426B1 (ko) 2016-12-07 2020-01-20 동관 차이나 어드밴스드 세라믹 테크놀로지 컴퍼니 리미티드 구리도금 둘레 댐을 갖춘 세라믹 패키징 기판 제조 방법

Also Published As

Publication number Publication date
US20070126108A1 (en) 2007-06-07

Similar Documents

Publication Publication Date Title
KR101551898B1 (ko) 배선 기판, 반도체 장치 및 이들의 제조 방법
JP6691451B2 (ja) 配線基板及びその製造方法と電子部品装置
JP2009094457A (ja) 積層実装構造体及び積層実装構造体の製造方法
JPWO2010052942A1 (ja) 電子部品内蔵配線板及びその製造方法
JP2009302476A (ja) 半導体装置および半導体装置の製造方法
JP2007158069A (ja) 半導体パッケージの外部接続構造及びその製造方法
JP5069449B2 (ja) 配線基板及びその製造方法
JP2004119729A (ja) 回路装置の製造方法
JP2011014644A (ja) 配線基板およびその製造方法
JP4086607B2 (ja) 回路装置の製造方法
JP5640667B2 (ja) 回路基板の製造方法
JP4266717B2 (ja) 半導体装置の製造方法
JP2002118204A (ja) 半導体装置、並びに半導体搭載用基板及びその製造方法
JP4454814B2 (ja) 樹脂封止型半導体装置及びその製造方法
TWI420610B (zh) 半導體裝置及其製造方法
JP2010278379A (ja) 配線基板およびその製造方法
KR20090063116A (ko) 반도체 장치용 패키지 및 그 제조 방법
JP2014220402A (ja) 半導体パッケージ基板の製造方法
JP2009004813A (ja) 半導体搭載用配線基板
KR102141102B1 (ko) 반도체 패키지 기판 제조방법 및 이를 이용하여 제조된 반도체 패키지 기판
JP2010067888A (ja) 配線基板及びその製造方法
JP5154963B2 (ja) 配線基板の製造方法
JP7412735B2 (ja) 半導体パッケージの製造方法
KR101184784B1 (ko) 전자부품 내장기판 제조방법 및 전자부품 내장기판
JP2010087222A (ja) プリント配線板の製造方法及びプリント配線板