KR101255892B1 - 인쇄회로기판 및 그 제조방법 - Google Patents
인쇄회로기판 및 그 제조방법 Download PDFInfo
- Publication number
- KR101255892B1 KR101255892B1 KR1020100103392A KR20100103392A KR101255892B1 KR 101255892 B1 KR101255892 B1 KR 101255892B1 KR 1020100103392 A KR1020100103392 A KR 1020100103392A KR 20100103392 A KR20100103392 A KR 20100103392A KR 101255892 B1 KR101255892 B1 KR 101255892B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- insulating layer
- post via
- circuit board
- printed circuit
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4647—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer around previously made via studs
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0313—Organic insulating material
- H05K1/0353—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
- H05K1/0366—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement reinforced, e.g. by fibres, fabrics
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/01—Dielectrics
- H05K2201/0183—Dielectric layers
- H05K2201/0195—Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
- H05K2203/1189—Pressing leads, bumps or a die through an insulating layer
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49126—Assembling bases
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49128—Assembling formed circuit to base
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
- Y10T29/49144—Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/51—Plural diverse manufacturing apparatus including means for metal shaping or assembling
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
본 발명은 인쇄회로기판의 제조방법에 관련되며, 포스트 비아가 형성된 제1 절연층의 외면에 보강기재가 포함된 제2 절연층을 적층하는 단계, 상기 포스트 비아의 상측이 노출되도록 상기 제2 절연층의 상면을 연마하는 단계, 상기 포스트 비아를 커버하며 상기 제2 절연층이 압착되도록 상기 제2 절연층 상에 필름부재를 적층하는 단계, 상기 포스트 비아의 상측이 노출되도록 상기 필름부재의 상면을 연마하는 단계, 및 상기 필름부재의 상면에 상기 포스트 비아와 연결된 회로층을 형성하는 단계를 포함한다.
Description
본 발명은 인쇄회로기판 및 그 제조방법에 관한 것이다.
인쇄회로기판은 전자부품 사이의 전기적인 연결을 통해 신호전달, 전원공급 등을 담당하는 부품으로 독자적인 기술의 개발보다는 능동소자 및 반도체 부품의 미세화와 전자제품의 경박단소화를 수용하는 방향으로 발전해 왔다.
인쇄회로기판의 층간 연결 방식이 레이저 가공 후 도금에 의한 기존 방식에서 여러 가지 목적에 의해 변화가 시도되고 있다. 다양한 형상의 비아가 적용되고 있고, 제조비용 절감을 목적으로 포스트 비아가 적용되고 있다.
포스트 비아를 포함하는 인쇄회로기판을 제작하기 위해 도금에 의한 포스트 비아를 형성한 후 프리프레그로 라미네이팅하고, 포스트 비아를 노출시키며 인쇄회로기판을 평탄화하기 위해 표면 연마공정을 거치게 된다.
연마 공정을 거치게 되면 인쇄회로기판 표면에 일부 또는 전체적으로 프리프레그에 포함된 유리섬유(Glass fabric)가 노출되게 된다. 이렇게 유리섬유가 노출된 프리프레그에 또 다른 회로층을 형성하기 위해서 화학동 도금 방식을 통해 시드층을 형성할 경우 밀착력 저하로 마이그레이션(migration) 문제가 발생한다.
이러한 문제점을 해결하기 위해 종래에는 스퍼터링 방식에 의해 주석(Sn), 티타늄(Ti) 등의 금속으로 이루어진 시드층을 형성하였다. 그러나, 스퍼터링 방식에 의해 시드층을 형성하기 위해서는 스퍼터링 설비와 새로운 금속물질이 요구되었다. 또한, 새로운 금속물질로 이루어진 시드층을 제거하기 위해서는 에칭공정을 수행할 때 또 다른 성분의 에칭액이 요구되어 투자비용 및 관리 항목이 추가로 발생하게 되는 문제점이 있었다.
본 발명은 상기와 같은 문제점을 해결하기 위해 창안된 것으로서, 포스트 비아를 포함하고, 회로층의 신뢰성이 향상되며, 소정의 강도를 갖는 인쇄회로기판을 제안한다.
그리고, 회로층과 회로층을 포스트 비아를 통해 연결하더라도 스퍼터링 방식이 아닌 종래의 도금방식을 이용하면서 신뢰성 있는 회로층을 형성할 수 있는 인쇄회로기판의 제조방법을 제안하는 것을 목적으로 한다.
본 발명은 인쇄회로기판에 관련되며, 상면에 제1 회로층이 형성된 제1 절연층, 제1 절연층 상에 적층되고 보강기재를 포함하는 제2 절연층, 상기 제2 절연층에 적층된 필름층, 상기 제1 회로층과 연결되며, 상기 제2 절연층과 상기 필름층을 관통하는 포스트 비아, 및 상기 필름층의 상면에 형성되며, 상기 포스트 비아와 연결된 제2 회로층을 포함한다.
또한, 본 발명의 상기 보강기재는 유리섬유, 종이, 유리부직포 중 어느 하나로 구성된 것을 특징으로 한다.
그리고, 본 발명은 인쇄회로기판의 제조방법에 관련되며, 포스트 비아가 형성된 제1 절연층의 외면에 보강기재가 포함된 제2 절연층을 적층하는 단계, 상기 포스트 비아의 상측이 노출되도록 상기 제2 절연층의 상면을 연마하는 단계, 상기 포스트 비아를 커버하며 상기 제2 절연층이 압착되도록 상기 제2 절연층 상에 필름부재를 적층하는 단계, 상기 포스트 비아의 상측이 노출되도록 상기 필름부재의 상면을 연마하는 단계, 및 상기 필름부재의 상면에 상기 포스트 비아와 연결된 회로층을 형성하는 단계를 포함한다.
또한, 본 발명은 상기 제2 절연층을 적층하는 단계에서, 상기 제2 절연층의 두께는 상기 포스트 비아의 높이에 대응하는 것을 특징으로 한다.
또한, 본 발명의 상기 회로층을 형성하는 단계는, 상기 필름부재의 상면에 상기 포스트 비아와 연결된 시드층을 형성하는 단계, 상기 시드층 상에 도금층을 형성하는 단계, 및 상기 시드층과 상기 도금층을 패터닝하는 단계를 포함한다.
또한, 본 발명의 상기 시드층을 형성하는 단계는, 무전해 도금법에 의해 수행되는 것을 특징으로 한다.
또한, 본 발명의 상기 도금층을 형성하는 단계는, 전해 도금법에 의해 수행되는 것을 특징으로 한다.
그리고, 본 발명의 또 다른 인쇄회로기판의 제조방법은 제1 회로층 및 상기 제1 회로층에 연결된 포스트 비아가 형성된 제1 절연층의 상면에 보강기재가 포함된 제2 절연층과 필름부재를 적층하는 단계, 상기 포스트 비아의 상측이 노출되도록 상기 필름부재의 상면을 연마하는 단계 및 상기 필름부재의 상면에 상기 포스트 비아와 연결된 제2 회로층을 형성하는 단계를 포함한다.
또한, 본 발명의 상기 필름부재는 상기 제2 절연층의 상면에 접착되어 일체의 형상을 갖고, 상기 제1 절연층 상면에 동시에 적층하는 것을 특징으로 한다.
또한, 본 발명의 상기 제2 절연층과 필름부재를 적층하는 단계는 상기 제2 절연층의 두께가 상기 포스트 비아의 높이보다 낮아지도록 적층하는 것을 특징으로 한다.
본 발명의 특징 및 이점들은 첨부도면에 의거한 다음의 상세한 설명으로 더욱 명백해질 것이다.
이에 앞서 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이고 사전적인 의미로 해석되어서는 아니되며, 발명자가 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합되는 의미와 개념으로 해석되어야만 한다.
본 발명에 따른 인쇄회로기판은 포스트 비아로 연결된 회로층과 회로층 사이에 보강기재를 포함하는 절연층과 필름층이 배치되어 인쇄회로기판의 강도가 향상되고 신뢰성 있는 회로층이 형성된다.
본 발명에 따른 인쇄회로기판의 제조방법은 별도의 스퍼터링 공정을 이용하지 않고 도금공정을 사용하더라도, 유리섬유가 노출된 프리프레그 상에 필름부재를 적층하는 공정을 더 포함하여 평탄면을 제공하게 되므로 신뢰성 있는 회로층을 형성할 수 있다.
따라서, 포스트 비아를 통해 회로층과 회로층을 연결하는 인쇄회로기판을 제조하더라도 스퍼터링 방식과 같은 새로운 방식을 채용하지 않고 도금공정을 사용하여 제조비용을 절감할 수 있다.
도 1은 본 발명에 따른 인쇄회로기판을 간략하게 도시한 단면도이다.
도 2 내지 도 7은 본 발명의 제1 실시예에 따른 인쇄회로기판의 제조공정을 간략하게 도시한 단면도이다.
도 8 내지 도 11은 본 발명의 제2 실시예에 따른 인쇄회로기판의 제조공정을 간략하게 도시한 단면도이다.
도 2 내지 도 7은 본 발명의 제1 실시예에 따른 인쇄회로기판의 제조공정을 간략하게 도시한 단면도이다.
도 8 내지 도 11은 본 발명의 제2 실시예에 따른 인쇄회로기판의 제조공정을 간략하게 도시한 단면도이다.
본 발명의 목적, 특정한 장점들 및 신규한 특징들은 첨부된 도면들과 연관되어지는 이하의 상세한 설명과 바람직한 실시예들로부터 더욱 명백해질 것이다. 본 명세서에서 각 도면의 구성요소들에 참조번호를 부가함에 있어서, 동일한 구성 요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 번호를 가지도록 하고 있음에 유의하여야 한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.
도 1은 본 발명의 바람직한 실시예에 따른 인쇄회로기판을 간략하게 도시한 단면도이다. 이하, 이를 참조하여 본 실시예에 따른 인쇄회로기판의 제조방법을 설명하기로 한다.
본 발명에 따른 인쇄회로기판은 상면에 제1 회로층(15)이 형성된 제1 절연층(10)을 포함한다. 제1 절연층(10)은 페놀 수지, 에폭시 수지, 이미드 수지 등으로 구성된 수지층, 보강기재를 포함하는 수지층인 프리프레그가 채용될 수 있고, 이후 공정에서 적층되는 절연층과 구별하기 위해 "제1 절연층"으로 지칭된다. 제1 절연층(10)은 다층 인쇄회로기판의 내층을 구성하는 임의의 절연층으로 그 상면에 제1 회로층(15)이 형성된다.
제1 회로층(15)은 제1 절연층(10)의 하면에 회로층이 형성되거나, 제1 절연층(10) 하측에 또 다른 절연층과 회로층이 형성된 경우 비아를 통해 전기적으로 연결될 수 있다.
그리고, 제1 회로층(15)이 형성된 제1 절연층(15) 상에 보강기재(32)를 포함하는 제2 절연층(30)이 적층되고, 제2 절연층(30) 상에 필름층(40)이 적층된다.
제2 절연층(30)은 보강기재를 포함하여 인쇄회로기판의 강도를 향상시킨다. 보강기재(32)는 유리섬유가 사용하되 것이 바람직하고, 그 이외에 종이, 유리부직포와 같은 또 다른 보강기재를 포함할 수도 있다.
필름층(40)은 제1 회로층(15)과 연결되는 제2 회로층(45)을 형성하기 위해 평탄면을 제공한다. 보강기재를 포함하는 절연층이 연마되어 보강기재가 노출되는 경우 회로층의 신뢰성이 낮아지는 문제점이 있으므로 이를 보완하기 위해 필름층이 채용된다. 필름층(40)은 유리섬유와 같은 보강기재(32)를 포함하지 않는 수지층로, 에폭시계의 ABF(Ajinomoto Build up Film), ASZ, 또는 스미토모 베이크라이트<주>에서 제조한 APL 중 어느 하나가 채용되는 것이 바람직하다.
제2 절연층(30)이 강도를 보강하고, 필름층(40)은 평탄면을 제공하기 위해 채용되므로 제2 절연층(30)의 두께는 필름층(40)보다 더 크게 형성된다.
그리고, 제1 회로층(15)과 연결되며, 제2 절연층(30)과 필름층(40)을 관통하는 포스트 비아(20)를 포함한다. 도 1에서 포스트 비아(20)가 관통하는 제2 절연층(30)과 필름층(40)이 일정한 두께를 가지고 있으나, 이는 바람직한 실시예에 불과하고, 제조공정의 조건에 따라 포스트 비아에 인접할수록 제2 절연층(30)의 두께가 더 커지는 형상을 가질 수도 있다. 다만, 이러한 경우에도 평탄면을 제공하기 위해 제2 절연층(30)과 필름층(40)의 총 두께는 일정한 것이 바람직하다.
또한, 상술한 것과 같이 필름층(40)의 상면에는 제2 회로층(45)이 형성되는데, 포스트 비아(20)와 연결된다.
도 2 내지 도 7은 본 발명의 제1 실시예에 따른 인쇄회로기판의 제조공정을 간략하게 도시한 단면도이다. 이하, 이를 참조하여 본 실시예에 따른 인쇄회로기판의 제조방법을 설명하기로 한다.
먼저, 도 2 및 도 3에 도시된 것과 같이, 제1 회로층과 연결된 포스트 비아(20)가 형성된 제1 절연층(10)의 상면에 보강기재가 포함된 제2 절연층(30)을 적층한다.
도 2에 도시된 포스트 비아(20)는 회로층(15)이 형성된 제1 절연층(10)에 포토레지스트층을 적층하고, 포토리소그래피 방식에 의해 비아홀을 형성한 후 구리와 같은 금속으로 도금 또는 충진함으로써 제조된다. 물론, 포스트 비아(20)를 형성한 후 포토레지스트층은 제거한다.
도 3에 도시된 제2 절연층(30)은 유리섬유에 열경화성 수지를 침투시켜 반 경화상태로 만든 프리프레그(prepreg)를 사용하는 것이 바람직하다.
이때, 상기 제2 절연층(30)의 두께는 상기 포스트 비아(20)의 높이에 대응하는 것이 더욱 바람직하다. 제2 절연층(30)을 적층한 이후에 포스트 비아(20)의 일측이 노출되도록 제2 절연층(30)을 연마하게 되는데, 제2 절연층(30)의 두께가 포스트 비아의 높이보다 매우 큰 경우 연마공정이 지연되고, 연마브러시 등의 잦은 교체가 필요하다. 그에 반해 제2 절연층(30)의 두께가 너무 얇은 경우 절연층의 기능을 제대로 수행하지 못하는 단점이 있다.
제2 절연층(30)의 두께가 상기 포스트 비아(20)의 높이에 대응하는 경우, 제2 절연층(30)의 상면을 평탄화시키는 정도의 연마를 통해, 포스트 비아(20)의 상측을 노출시키는 목적도 달성할 수 있어 제조시간이 단축되고 생산성이 향상된다.
제2 절연층(30)이 제1 절연층(10)에 적층되면, 도 4에 도시된 것과 같이 포스트 비아(20)의 상측이 노출되도록 제2 절연층(30)의 상면을 연마한다.
제2 절연층(30)을 연마하기 위해 화학적 연마 공정을 수행할 수도 있으나, 연마 브러시 또는 연마입자를 사용하거나, 제트 스크럽을 사용하는 기계적 연마를 수행하는 것이 바람직하다.
제2 절연층(30)은 유리섬유와 같은 보강기재(32)를 포함하고 있기 때문에 연마를 통해 포스트 비아(20)의 상측이 노출되는 동시에 유리섬유와 같은 보강기재(32)도 외부에 노출된다.
본 발명은 제2 절연층의 외부에 유리섬유와 같은 보강기재(32)가 노출되더라도 신뢰성 있는 회로층을 형성하기 위해 도 5에 도시된 것과 같이, 포스트 비아(20)를 커버하며 상기 제2 절연층(30)이 압착되도록 제2 절연층(30) 상에 필름부재(40)를 적층한다.
절연층의 상면에 유리섬유와 같은 보강기재가 노출된 경우, 도금방식을 통해 보강기재가 노출된 절연층에 회로층을 형성하면 회로층과 절연층 사이의 밀착력이 저하되기 때문에 마이그레이션이 발생한다.
종래에는 이러한 문제점을 해결하기 위해 스퍼터링 방식을 사용하였는데, 스퍼터링 방식은 제조공정이 복잡하고 신규의 설비를 요구하는 또 다른 문제점을 갖고 있었다. 본 발명은 필름부재(40)를 제2 절연층(30) 상에 적층함으로써 새로운 설비를 이용하지 않고 신뢰성 있는 회로층을 형성할 수 있는 장점이 있다.
필름부재(40)를 적층함에 있어서, 제2 절연층(30)이 압착되도록 강한 압력을 가한다. 그에 따라 필름부재(40)와 제2 절연층(30)의 결합력이 증가하고, 포스트 비아(20)의 상측이 필름부재(40)에 함침된다.
필름부재(40)가 적층되면 도 6에 도시된 것과 같이, 포스트 비아(20)의 상측이 노출되도록 필름부재(40)의 상면을 연마한다.
포스트 비아(20)가 필름부재(40)에 의해 커버되어 있기 때문에 필름부재(40)의 상면에 형성되는 회로층과 연결될 수 있도록 2차 연마를 수행한다.
일반적인 인쇄회로기판에서 포스트 비아를 포함하는 경우 포스트 비아의 높이에 대응하는 하나의 절연층 사이에 포스트 비아가 형성되는데, 본 발명은 2번의 적층공정과 2번의 연마공정을 수행하기 때문에, 회로층을 사이에 두고 제2 절연층(30)과 필름부재(40)를 관통하도록 포스트 비아(20)가 형성된다.
포스트 비아(20)가 노출되면, 도 7에 도시된 것과 같이, 필름부재(40)의 상면에 포스트 비아(20)와 연결된 제2 회로층(45)을 형성한다.
제2 회로층(45)은 필름부재(40)의 상면에 포스트 비아(20)와 연결된 시드층을 형성한 후, 시드층 상에 도금층을 형성하고, 시드층과 도금층을 패터닝함으로써 형성하는 것이 바람직하다.
종래에 스퍼터링 공정 또는 CVD 공정을 통해 시드층을 형성하였던 것과 달리 본 발명은 무전해 도금을 통해서 시드층을 형성한다. 그 후, 전해 도금법을 통해 시드층 상에 도금층을 형성한다.
시드층과 도금층이 형성되면, 드라이 필름을 사용하여 노광, 현상 공정을 수행한 후 에칭공정을 통해 시드층과 도금층을 패터닝하여 회로층을 형성한다.
이 밖에, 시드층을 형성한 후 도금 레지스트(드라이 필름, 액상 감광재)를 시드층에 적층하고, 도금 레지스트를 노광 및 현상을 통해 패터닝하며, 그 다음에 구리 등이 시드층 위에 석출되도록 시드층에 전기를 공급하여 전해 도금을 수행함으로써 패터닝된 도금층을 형성할 수 있다. 이후, 노출된 시드층만 제거함으로써 회로층을 형성할 수 있다.
도 8 내지 도 11은 본 발명의 제2 실시예에 따른 인쇄회로기판의 제조공정을 간략하게 도시한 단면도이다. 이하, 이를 참조하여 본 실시예에 따른 인쇄회로기판의 제조방법을 설명하기로 한다. 다만, 도 2 내지 도 7을 참조하여 설명한 제조방법과 대응하는 구성에 대한 상세한 설명은 생략한다.
먼저, 도 8에 도시된 것과 같이, 제1 회로층(15)에 연결된 포스트 비아(20)가 형성된 제1 절연층(10)의 상면에 보강기재(32)가 포함된 제2 절연층(30)과 필름부재(40)를 적층한다.
도 9에 도시된 것과 같이, 필름부재(40)에 포스트 비아(20)의 상측이 함침되도록 필름부재(40)가 제2 절연층(30)을 압착하며 적층된다. 그에 따라 제2 절연층(30)의 두께가 상기 포스트 비아(20)의 높이보다 낮아진다.
이때, 반경화 상태의 프리프레그와 같은 제2 절연층(30)을 제1 절연층(10)에 적층한 후 필름부재(40)를 제2 절연층(30) 상에 순차적으로 적층할 수도 있으나, 도 8 및 도 9에 도시된 것과 같이 필름부재(40)는 제2 절연층(30)의 상면에 접착되어 일체의 형상을 갖고, 제1 절연층(10) 상면에 제2 절연층과 동시에 적층되는 것이 더욱 바람직하다.
본 실시예에 따른 제조방법은 제1 실시예와 달리 제2 절연층(30)을 압착되도록 적층하여 1차 연마를 생략할 수 있어 제조공정이 단순해지고, 생산량이 향상된다.
제2 절연층(30)과 필름부재(40)를 적층하면, 도 10에 도시된 것과 같이 포스트 비아(20)의 상측이 되도록 필름부재(40)의 상면을 연마한다.
그리고, 도 11에 도시된 것과 같이, 포스트 비아(20)의 상측에 연결되는 제2 회로층(45)을 필름부재(40)의 상면에 형성한다.
제2 회로층(45)이 형성되면, 빌드업 공정을 통해 제2 회로층(45) 상측으로 빌드업층을 형성하거나, 솔더레지스트와 같은 보호층을 형성하는 공정을 더 수행할 수도 있다.
본 발명은 기재된 실시예에 한정되는 것이 아니고, 본 발명의 사상 및 범위를 벗어나지 않고 다양하게 수정 및 변형을 할 수 있음은 이 기술 분야에서 통상의 지식을 가진 자에게는 자명하다. 따라서, 그러한 변형예 또는 수정예들은 본 발명의 특허청구범위에 속한다 해야 할 것이다.
10: 제1 절연층 15 : 제1 회로층
20 : 포스트 비아 30 : 제2 절연층
32 : 보강기재 40 : 필름층, 필름부재
45 : 제2 회로층
20 : 포스트 비아 30 : 제2 절연층
32 : 보강기재 40 : 필름층, 필름부재
45 : 제2 회로층
Claims (10)
- 삭제
- 삭제
- 제1 회로층 및 상기 제1 회로층에 연결된 포스트 비아가 형성된 제1 절연층의 상면에 보강기재가 포함된 제2 절연층을 적층하는 단계;
상기 포스트 비아의 상측이 노출되도록 상기 제2 절연층의 상면을 연마하는 단계;
상기 포스트 비아를 커버하며 상기 제2 절연층이 압착되도록 상기 제2 절연층 상에 필름부재를 적층하는 단계;
상기 포스트 비아의 상측이 노출되도록 상기 필름부재의 상면을 연마하는 단계; 및
상기 필름부재의 상면에 상기 포스트 비아와 연결된 제2 회로층을 형성하는 단계;
를 포함하는 인쇄회로기판의 제조방법.
- 청구항 3에 있어서,
상기 제2 절연층을 적층하는 단계에서,
상기 제2 절연층의 두께는 상기 포스트 비아의 높이에 대응하는 것을 특징으로 하는 인쇄회로기판의 제조방법.
- 청구항 3에 있어서,
상기 제2 회로층을 형성하는 단계는,
상기 필름부재의 상면에 상기 포스트 비아와 연결된 시드층을 형성하는 단계;
상기 시드층 상에 도금층을 형성하는 단계; 및
상기 시드층과 상기 도금층을 패터닝하는 단계;
를 포함하는 인쇄회로기판의 제조방법.
- 청구항 5에 있어서,
상기 시드층을 형성하는 단계는,
무전해 도금법에 의해 수행되는 것을 특징으로 하는 인쇄회로기판의 제조방법.
- 청구항 5에 있어서,
상기 도금층을 형성하는 단계는,
전해 도금법에 의해 수행되는 것을 특징으로 하는 인쇄회로기판의 제조방법.
- 제1 회로층 및 상기 제1 회로층에 연결된 포스트 비아가 형성된 제1 절연층의 상면에 보강기재가 포함된 제2 절연층과 필름부재를 적층하는 단계;
상기 포스트 비아의 상측이 노출되도록 상기 필름부재의 상면을 연마하는 단계; 및
상기 필름부재의 상면에 상기 포스트 비아와 연결된 제2 회로층을 형성하는 단계;
를 포함하는 인쇄회로기판의 제조방법.
- 청구항 8에 있어서,
상기 필름부재는 상기 제2 절연층의 상면에 접착되어 일체의 형상을 갖고, 상기 제1 절연층 상면에 동시에 적층하는 것을 특징으로 하는 인쇄회로기판의 제조방법.
- 청구항 8에 있어서,
상기 제2 절연층과 필름부재를 적층하는 단계는,
상기 제2 절연층의 두께가 상기 포스트 비아의 높이보다 낮아지도록 적층하는 것을 특징으로 하는 인쇄회로기판의 제조방법.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020100103392A KR101255892B1 (ko) | 2010-10-22 | 2010-10-22 | 인쇄회로기판 및 그 제조방법 |
CN201010609739.4A CN102458045B (zh) | 2010-10-22 | 2010-12-20 | 印刷电路板及其制造方法 |
US13/009,789 US8720049B2 (en) | 2010-10-22 | 2011-01-19 | Printed circuit board and method for fabricating the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020100103392A KR101255892B1 (ko) | 2010-10-22 | 2010-10-22 | 인쇄회로기판 및 그 제조방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20120041960A KR20120041960A (ko) | 2012-05-03 |
KR101255892B1 true KR101255892B1 (ko) | 2013-04-17 |
Family
ID=45972006
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020100103392A KR101255892B1 (ko) | 2010-10-22 | 2010-10-22 | 인쇄회로기판 및 그 제조방법 |
Country Status (3)
Country | Link |
---|---|
US (1) | US8720049B2 (ko) |
KR (1) | KR101255892B1 (ko) |
CN (1) | CN102458045B (ko) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9589272B2 (en) | 2011-08-19 | 2017-03-07 | Flipp Corporation | System, method, and device for organizing and presenting digital flyers |
KR101431911B1 (ko) * | 2012-12-06 | 2014-08-26 | 삼성전기주식회사 | 인쇄회로기판 및 그 제조방법 |
US20150101846A1 (en) * | 2013-10-14 | 2015-04-16 | Samsung Electro-Mechanics Co., Ltd. | Printed circuit board and method of manufacturing the same |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20010009975A (ko) * | 1999-07-15 | 2001-02-05 | 전우창 | 빌드업 다층 인쇄회로기판의 제조방법 |
JP2004066763A (ja) | 2002-08-09 | 2004-03-04 | Nitto Denko Corp | 金属箔積層板及びその製造方法 |
KR20060019965A (ko) * | 2004-08-30 | 2006-03-06 | 엘지전자 주식회사 | 인쇄회로기판의 제조방법 |
JP2010034197A (ja) * | 2008-07-28 | 2010-02-12 | Fujitsu Ltd | ビルドアップ基板 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001085838A (ja) * | 1999-09-14 | 2001-03-30 | Matsushita Electric Works Ltd | 多層積層板の製造方法 |
JP4401070B2 (ja) * | 2002-02-05 | 2010-01-20 | ソニー株式会社 | 半導体装置内蔵多層配線基板及びその製造方法 |
US7765686B2 (en) * | 2005-03-14 | 2010-08-03 | Ricoh Company, Ltd. | Multilayer wiring structure and method of manufacturing the same |
JP4395775B2 (ja) * | 2005-10-05 | 2010-01-13 | ソニー株式会社 | 半導体装置及びその製造方法 |
JP2007158069A (ja) * | 2005-12-06 | 2007-06-21 | Shinko Electric Ind Co Ltd | 半導体パッケージの外部接続構造及びその製造方法 |
JP5195903B2 (ja) * | 2008-03-31 | 2013-05-15 | 株式会社村田製作所 | 電子部品モジュール及び該電子部品モジュールの製造方法 |
JP2010103435A (ja) * | 2008-10-27 | 2010-05-06 | Shinko Electric Ind Co Ltd | 配線基板及びその製造方法 |
KR101015704B1 (ko) * | 2008-12-01 | 2011-02-22 | 삼성전기주식회사 | 칩 내장 인쇄회로기판 및 그 제조방법 |
KR20120035007A (ko) * | 2010-10-04 | 2012-04-13 | 삼성전기주식회사 | 인쇄회로기판의 제조방법 |
-
2010
- 2010-10-22 KR KR1020100103392A patent/KR101255892B1/ko active IP Right Grant
- 2010-12-20 CN CN201010609739.4A patent/CN102458045B/zh not_active Expired - Fee Related
-
2011
- 2011-01-19 US US13/009,789 patent/US8720049B2/en not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20010009975A (ko) * | 1999-07-15 | 2001-02-05 | 전우창 | 빌드업 다층 인쇄회로기판의 제조방법 |
JP2004066763A (ja) | 2002-08-09 | 2004-03-04 | Nitto Denko Corp | 金属箔積層板及びその製造方法 |
KR20060019965A (ko) * | 2004-08-30 | 2006-03-06 | 엘지전자 주식회사 | 인쇄회로기판의 제조방법 |
JP2010034197A (ja) * | 2008-07-28 | 2010-02-12 | Fujitsu Ltd | ビルドアップ基板 |
Also Published As
Publication number | Publication date |
---|---|
KR20120041960A (ko) | 2012-05-03 |
CN102458045A (zh) | 2012-05-16 |
US8720049B2 (en) | 2014-05-13 |
CN102458045B (zh) | 2015-11-25 |
US20120097438A1 (en) | 2012-04-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4072176B2 (ja) | 多層配線基板の製造方法 | |
JP5662551B1 (ja) | 配線基板、半導体装置及び配線基板の製造方法 | |
KR102032171B1 (ko) | 전자 부품 내장 기판 및 그 제조 방법 | |
US7682972B2 (en) | Advanced multilayer coreless support structures and method for their fabrication | |
JP6661232B2 (ja) | 配線基板、半導体装置、配線基板の製造方法及び半導体装置の製造方法 | |
US9997474B2 (en) | Wiring board and semiconductor device | |
JP2006135277A (ja) | 配線基板と、その製造方法 | |
KR20160024802A (ko) | 전자 부품 장치 및 그 제조 방법 | |
WO2004103039A1 (ja) | 両面配線基板および両面配線基板の製造方法並びに多層配線基板 | |
JP2005216935A (ja) | 半導体装置およびその製造方法 | |
CN109788666B (zh) | 线路基板及其制作方法 | |
JP2011199077A (ja) | 多層配線基板の製造方法 | |
JP2022016495A (ja) | 配線基板、半導体装置、配線基板の製造方法及び半導体装置の製造方法 | |
JP5221887B2 (ja) | 配線基盤の製造方法 | |
JP4846258B2 (ja) | 配線基板及びその製造方法 | |
JP2019083340A (ja) | 配線基板及びその製造方法 | |
JP2019145673A (ja) | 配線基板及びその製造方法 | |
JP2012054295A (ja) | 配線基板およびその製造方法 | |
KR101255892B1 (ko) | 인쇄회로기판 및 그 제조방법 | |
JP5069449B2 (ja) | 配線基板及びその製造方法 | |
JP2008078683A (ja) | 多層配線基板 | |
JP2006049822A (ja) | 半導体ic内蔵モジュール | |
US11393761B2 (en) | Circuit board and its manufacturing method | |
JP2005166902A (ja) | 半導体チップ搭載基板及び半導体パッケージ、並びにそれらの製造方法 | |
JP2008263234A (ja) | 半導体チップ搭載基板及び半導体パッケージ、並びにそれらの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20170102 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20180403 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20190401 Year of fee payment: 7 |