JP2010034197A - ビルドアップ基板 - Google Patents

ビルドアップ基板 Download PDF

Info

Publication number
JP2010034197A
JP2010034197A JP2008193386A JP2008193386A JP2010034197A JP 2010034197 A JP2010034197 A JP 2010034197A JP 2008193386 A JP2008193386 A JP 2008193386A JP 2008193386 A JP2008193386 A JP 2008193386A JP 2010034197 A JP2010034197 A JP 2010034197A
Authority
JP
Japan
Prior art keywords
resin sheet
insulating layer
conductive
resin
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008193386A
Other languages
English (en)
Inventor
Hideaki Yoshimura
英明 吉村
Tokuichi Ozaki
徳一 尾崎
Kenji Iida
憲司 飯田
Tomoyuki Abe
知行 阿部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2008193386A priority Critical patent/JP2010034197A/ja
Priority to TW098121611A priority patent/TW201008405A/zh
Priority to KR1020090063074A priority patent/KR101233047B1/ko
Priority to US12/502,268 priority patent/US20100018762A1/en
Priority to CN2009101609213A priority patent/CN101652021B/zh
Publication of JP2010034197A publication Critical patent/JP2010034197A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0313Organic insulating material
    • H05K1/0353Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H05K1/036Multilayers with layers of different types
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0313Organic insulating material
    • H05K1/0353Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H05K1/0366Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement reinforced, e.g. by fibres, fabrics
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0183Dielectric layers
    • H05K2201/0195Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0335Layered conductors or foils
    • H05K2201/0355Metal foils
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0364Conductor shape
    • H05K2201/0376Flush conductors, i.e. flush with the surface of the printed circuit
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0388Other aspects of conductors
    • H05K2201/0394Conductor crossing over a hole in the substrate or a gap between two separate substrate parts
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09563Metal filled via
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/096Vertically aligned vias, holes or stacked vias
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0278Flat pressure, e.g. for connecting terminals with anisotropic conductive adhesive
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14Related to the order of processing steps
    • H05K2203/1476Same or similar kind of process performed in phases, e.g. coarse patterning followed by fine patterning
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/107Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by filling grooves in the support with conductive material
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/421Blind plated via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/425Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/426Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in substrates without metal
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126Assembling bases
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/51Plural diverse manufacturing apparatus including means for metal shaping or assembling

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】低熱膨張率を維持しつつ剛性を確保することができるビルドアップ基板を提供する。
【解決手段】第1絶縁層21には繊維23が埋め込まれる。繊維23の働きで第1および第2絶縁層21、22の熱膨張率は低く抑えられる。第1および第2絶縁層21、22の熱膨張率は導電ランド15の熱膨張率に合わせ込まれる。ビルドアップ基板11で応力の発生は低減される。しかも、繊維23の働きでビルドアップ基板11の剛性は高められる。加えて、第1絶縁層21の表面に積み重ねられる第2絶縁層22は樹脂材料からなる。第2絶縁層22の表面で繊維23の露出は確実に回避される。ビア16および導電ランド15の形成時、たとえ樹脂材料および繊維23の界面に沿って第1絶縁層21内にめっき液が染み込んでも、第2絶縁層22の表面にめっき液の到達は回避される。ビア16とビア16に本来接続されてはいけない導電パターンとの間で導通は確実に回避される。
【選択図】図2

Description

本発明は、絶縁層を備えるビルドアップ基板に関する。
ビルドアップ基板は広く知られる。ビルドアップ基板は、順番に重ね合わせられる導電性配線層および絶縁層を備える。絶縁層には貫通孔が形成される。貫通孔内には導電材料から形成されるビアが形成される。ビアは絶縁層の表面および裏面の導電性配線層同士を接続する。絶縁層には例えばシリカといったフィラーが混入される。こうして絶縁層の熱膨張率は導電性配線層の熱膨張率に合わせ込まれる。
特開2005−268517号公報
ビルドアップ基板は例えば単体で用いられる。ビルドアップ基板の表面には例えば半導体チップが実装される。実装にあたって例えばはんだバンプが用いられる。はんだバンプはビルドアップ基板上の導電パッドと半導体チップの導電パッドとの間に挟み込まれる。しなしながら、フィラー混入の絶縁層では十分な剛性が確保されない。その結果、ビルドアップ基板と半導体チップとの接合は十分に確保されることができない。
本発明は、上記実状に鑑みてなされたもので、低熱膨張率を維持しつつ剛性を確保することができるビルドアップ基板を提供することを目的とする。
上記目的を達成するために、ビルドアップ基板は、繊維、および、前記繊維に含浸する樹脂材料で形成される第1絶縁層と、前記第1絶縁層に積み重ねられて、樹脂材料からなる第2絶縁層と、前記第2絶縁層の表面に形成される導電ランドと、前記第1絶縁層および前記第2絶縁層を貫通する貫通孔内に充填される導電材料から形成されて、前記導電ランドに接続されるビアとを備えることを特徴とする。
こうしたビルドアップ基板によれば、第1絶縁層には繊維が埋め込まれる。その結果、第1絶縁層および第2絶縁層の熱膨張率は低く抑えられる。第1絶縁層および第2絶縁層の熱膨張率は導電ランドの熱膨張率に合わせ込まれる。ビルドアップ基板で応力の発生は低減される。しかも、繊維の働きでビルドアップ基板の剛性は高められる。その結果、ビルドアップ基板上に例えば半導体チップが実装されても、ビルドアップ基板と半導体チップとの接合は確実に維持される。
しかも、こうしたビルドアップ基板では、第1絶縁層の表面に第2絶縁層が積み重ねられる。第2絶縁層は樹脂材料からなる。したがって、第2絶縁層の表面で繊維の露出は確実に回避される。例えばビアおよび導電ランドの形成時に、たとえ貫通孔内から樹脂材料および繊維の界面に沿って第1絶縁層内に導電材料のめっき液が染み込んでも、第2絶縁層の表面にめっき液の到達は回避される。ビアとこのビアに本来接続されてはいけない例えば導電パターンとの間で電気的導通は確実に回避される。
ビルドアップ基板の製造方法は、繊維、および、前記繊維に含浸する樹脂材料で形成される第1樹脂シートに加熱処理を施す工程と、前記第1樹脂シートの表面に樹脂材料からなる第2樹脂シートを重ね合わせて、前記第1樹脂シートおよび前記第2樹脂シートに加熱処理を施す工程と、前記第2樹脂シートおよび前記第1樹脂シートを貫通する貫通孔を形成する工程と、前記貫通孔内に導電材料を充填して前記貫通孔内にビアを形成するとともに、前記第2樹脂シートの表面に前記ビアに接続される導電性配線層を形成する工程とを備えることを特徴とする。
こうした製造方法によれば、ビアの形成にあたって貫通孔内に例えば導電材料すなわちめっき液が流れ込む。貫通孔内には繊維が露出することから、例えば樹脂材料および繊維の界面に沿ってめっき液は第1樹脂シート内に染み込むことが想定される。第1樹脂シートには第2絶縁層が重ね合わせられる。その結果、第2樹脂シートの表面で繊維の露出は確実に回避される。したがって、たとえ貫通孔内から樹脂材料および繊維の界面に沿って第1樹脂シート内にめっき液が染み込んでも、第2樹脂シートの表面にめっき液の到達は回避される。ビアとこのビアに本来接続されてはいけない導電パターンとの間で電気的導通は確実に回避される。
以上のように、ビルドアップ基板は低熱膨張率を維持しつつ剛性を確保することができる。
以下、添付図面を参照しつつ本発明の一実施形態を説明する。
図1は本発明の一具体例に係るビルドアップ基板11の断面構造を概略的に示す。ビルドアップ基板11は複数の絶縁体12および導電性配線層13の積層体から形成される。ここでは、4層の絶縁体12と5層の導電性配線層13とが交互に積層される。絶縁体12は絶縁性を有する。後述のように、絶縁体12には例えば1枚のガラス繊維クロスが埋め込まれる。ガラス繊維クロスはガラス繊維糸の織布および不織布のいずれかから形成される。絶縁体12は単体で形状を維持する剛性を有する。なお、ガラス繊維クロスに代えてアラミド繊維クロスが用いられてもよい。
導電性配線層13は、絶縁体12の表面で延びる導電パターン14を備える。同様に、導電性配線層13は、絶縁体12の表面に形成される導電ランド15を備える。導電パターン14は導電ランド15に接続される。絶縁体12を挟み込む導電ランド15同士はビア16で電気的に接続される。ビア16の形成にあたって、絶縁体12には導電ランド15同士の間で貫通孔が形成される。貫通孔は導電材料で充填される。導電性配線層13やビア16はCu(銅)といった導電材料から形成される。
ビルドアップ基板11の表面には複数の導電パッド17が露出する。導電パッド17は導電ランド15に接続される。導電パッド17は例えばCu(銅)といった導電材料から形成される。ビルドアップ基板11の表面で導電パッド17以外の領域にはオーバーコート層18が積層される。オーバーコート層18には例えば樹脂材料が用いられる。ビルドアップ基板11の表面の導電パッド17はビルドアップ基板11の裏面の導電性配線層13に電気的に接続される。
図2に示されるように、各絶縁体12は、第1絶縁層21と、第1絶縁層21の表面に積み重ねられる第2絶縁層22とを備える。第1絶縁層21にはガラス繊維クロス23が埋め込まれる。ここでは、ガラス繊維クロス23は織布から形成される。ガラス繊維クロス23の繊維はビルドアップ基板11の表面や裏面に沿って延びる。第1絶縁層21の形成にあたってガラス繊維クロス23には樹脂材料が含浸される。第2絶縁層22は樹脂材料からなる。第2絶縁層22には繊維は含まれない。樹脂材料には例えばエポキシ樹脂といった熱硬化性樹脂が用いられる。第1絶縁層21の厚みは第2絶縁層22の厚みより大きく設定される。ここでは、第1絶縁層21の厚みは例えば40μmに設定される。第2絶縁層22の厚みは例えば10μmに設定される。
次に、ビルドアップ基板11の製造方法を説明する。図3に示されるように、第1樹脂シート31が用意される。第1樹脂シート31では樹脂材料にガラス繊維クロスが埋め込まれる。ガラス繊維クロスの繊維は第1樹脂シート31の表面や裏面に沿って延びる。第1樹脂シート31の形成にあたってガラス繊維クロスにエポキシ樹脂が含浸される。第1樹脂シート31の裏面には導電性配線層32が張り合わせられる。第1樹脂シート31には加熱処理が施される。このとき、加熱処理の温度は、エポキシ樹脂を完全に硬化させない温度に設定される。その結果、第1樹脂シート31ではエポキシ樹脂は半硬化する。第1樹脂シート31の形状は導電性配線層32の形状に倣う。第1樹脂シート31は第1絶縁層21に相当する。導電性配線層32は導電性配線層13に相当する。
図4に示されるように、第1樹脂シート31の表面には第2樹脂シート33が重ね合わせられる。第2樹脂シート33はエポキシ樹脂単体からなる。第2樹脂シート33にはガラス繊維クロスは埋め込まれない。第1樹脂シート31および第2樹脂シート33には加熱処理が施される。加熱処理の温度は、第1樹脂シート31および第2樹脂シート33のエポキシ樹脂を完全に硬化させる温度に設定される。その結果、第1樹脂シート31および第2樹脂シート33のエポキシ樹脂は完全に硬化する。第1樹脂シート31および第2樹脂シート33の積層体34が形成される。第2樹脂シート31は第2絶縁層22に相当する。積層体34は絶縁体12に相当する。
図5に示されるように、積層体34には所定の位置で貫通孔35が形成される。貫通孔35の形成にあたって例えばレーザが用いられる。貫通孔35は第1樹脂シート31および第2樹脂シート33を貫通する。貫通孔35は導電性配線層32上に空間を区画する。貫通孔35の形成後、積層体34の表面にはデスミア処理が施される。デスミア処理にあたって例えば過マンガン酸ナトリウムや過マンガン酸カリウムが用いられる。こうして貫通孔35内でスミアは除去される。同時に、第1樹脂シート31の表面や第2樹脂シート33の表面には粗化に基づき凸凹が形成される。貫通孔35内では樹脂材料の溶融に基づき第1樹脂シート31のガラス繊維クロスは露出する。
続いて、積層体34の表面には例えば無電解めっきに基づき導電材料のシード層36が形成される。シード層36は貫通孔35内に形成される。その後、図6に示されるように、積層体34の表面ではシード層36上に所定のパターンでフォトレジスト37が形成される。フォトレジスト37は積層体34の表面に所定パターンで空隙38を象る。空隙38内に貫通孔35は配置される。図7に示されるように、積層体34の表面には導電材料の電解めっきが施される。その後、フォトレジスト37は除去される。フォトレジスト37の除去後、積層体34の表面ではフォトレジスト37の除去領域で導電材料が例えばエッチングに基づき除去される。こうして積層体34の表面には前述の導電パターン14が形成される。同時に、貫通孔35にはビア16が形成される。貫通孔35上には導電ランド15が形成される。
フォトレジスト37の除去後、積層体34の表面には前述の第1樹脂シート31がさらに重ね合わせられる。導電性配線層13は積層体34および第1樹脂シート31で挟み込まれる。第1樹脂シート31に加熱処理が施される。こうして第1樹脂シート31は積層体34の表面に張り付けられる。第1樹脂シート31の形状は導電性配線層13の形状に倣う。その後、第2樹脂シート33の重ね合わせ、加熱処理、貫通孔35の形成、無電解めっき、フォトレジスト37の形成、電解めっきおよびフォトレジスト37の除去が繰り返される。こうして規定の積層数の絶縁体12および導電性配線層13が形成される。最上層の積層体34には前述の導電パッド17やオーバーコート層18が形成される。こうしてビルドアップ基板11が形成される。
こういったビルドアップ基板11によれば、絶縁体12にはガラス繊維クロス23が埋め込まれる。その結果、絶縁体12の熱膨張率は低く抑えられる。絶縁体12の熱膨張率は導電性配線層13の熱膨張率に合わせ込まれる。ビルドアップ基板11で応力の発生は低減される。しかも、ガラス繊維クロス23の働きで絶縁体12の剛性は高められる。ビルドアップ基板11の表面に例えば半導体チップが実装されても、ビルドアップ基板11と半導体チップとの接合は確実に維持される。
以上のようなビルドアップ基板11の製造時、シード層36の形成にあたって貫通孔35内にめっき液が流れ込む。貫通孔35内にはガラス繊維クロスが露出することから、例えば樹脂材料およびガラス繊維クロスの繊維の界面に沿ってめっき液は第1樹脂シート31内に染み込むことが想定される。前述の通り、第1樹脂シート31には第2樹脂シート33が重ね合わせられる。その結果、絶縁体12の表面すなわち第2樹脂シート33の表面でガラス繊維クロスの露出は確実に回避される。したがって、たとえ樹脂材料および繊維の界面に沿ってめっき液が染み込んでも、第2樹脂シート33の表面にめっき液の到達は確実に回避される。ビア16とこのビア16に本来接続されてはいけない導電パターン14との間で電気的導通は確実に回避される。
その一方で、例えばガラス繊維クロス23が絶縁体12の表面に隣接して埋め込まれると、絶縁体12の表面でガラス繊維クロスが露出することが考えられる。このとき、シード層の形成にあたって貫通孔35内にめっき液が流れ込むと、樹脂材料およびガラス繊維クロスの繊維の界面に沿ってめっき液は絶縁体12内に染み込むことが想定される。めっき液はビア16と第2樹脂シート33の表面に形成される導電性配線層13とを接続してしまう。ビア16とこのビア16に本来接続されてはいけない導電パターン14との間で電気的導通が確立されてしまう。導電パターンに異常が発生してしまう。こうしたビルドアップ基板11は製品として使用されることができない。
本発明の一具体例に係るビルドアップ基板の断面構造を示す断面図である。 ビルドアップ基板の拡大部分断面図である。 第1樹脂シートの裏面に導電性配線層を重ね合わせる工程を概略的に示す図である。 第1樹脂シートの表面に第2樹脂シートを重ね合わせる工程を概略的に示す図である。 樹脂シートの積層体に貫通孔を形成する工程を概略的に示す図である。 積層体の表面にフォトレジストを形成する工程を概略的に示す図である。 積層体の表面に電解めっきを施す工程を概略的に示す図である。 積層体の表面からフォトレジストを除去する工程を概略的に示す図である。
符号の説明
11 ビルドアップ基板、15 導電ランド、16 ビア、21 第1絶縁層、22 第2絶縁層、31 第1樹脂シート、33 第2樹脂シート、35 貫通孔。

Claims (4)

  1. 繊維、および、前記繊維に含浸する樹脂材料で形成される第1絶縁層と、
    前記第1絶縁層に積み重ねられて、樹脂材料からなる第2絶縁層と、
    前記第2絶縁層の表面に形成される導電ランドと、
    前記第1絶縁層および前記第2絶縁層を貫通する貫通孔内に充填される導電材料から形成されて、前記導電ランドに接続されるビアとを備えることを特徴とするビルドアップ基板。
  2. 請求項1に記載のプリント配線板において、前記繊維はガラス繊維およびアラミド繊維の少なくともいずれかから形成されることを特徴とするプリント配線板。
  3. 請求項1または2に記載のプリント配線板において、前記繊維は織布および不織布のいずれかから形成されることを特徴とするプリント配線板。
  4. 繊維、および、前記繊維に含浸する樹脂材料で形成される第1樹脂シートに加熱処理を施す工程と、
    前記第1樹脂シートの表面に樹脂材料からなる第2樹脂シートを重ね合わせて、前記第1樹脂シートおよび前記第2樹脂シートに加熱処理を施す工程と、
    前記第2樹脂シートおよび前記第1樹脂シートを貫通する貫通孔を形成する工程と、
    前記貫通孔内に導電材料を充填して前記貫通孔内にビアを形成するとともに、前記第2樹脂シートの表面に前記ビアに接続される導電ランドを形成する工程とを備えることを特徴とするビルドアップ基板の製造方法。
JP2008193386A 2008-07-28 2008-07-28 ビルドアップ基板 Pending JP2010034197A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2008193386A JP2010034197A (ja) 2008-07-28 2008-07-28 ビルドアップ基板
TW098121611A TW201008405A (en) 2008-07-28 2009-06-26 Buildup printed circuit board
KR1020090063074A KR101233047B1 (ko) 2008-07-28 2009-07-10 빌드업 기판
US12/502,268 US20100018762A1 (en) 2008-07-28 2009-07-14 Buildup printed circuit board
CN2009101609213A CN101652021B (zh) 2008-07-28 2009-07-24 积层印刷电路板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008193386A JP2010034197A (ja) 2008-07-28 2008-07-28 ビルドアップ基板

Publications (1)

Publication Number Publication Date
JP2010034197A true JP2010034197A (ja) 2010-02-12

Family

ID=41567626

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008193386A Pending JP2010034197A (ja) 2008-07-28 2008-07-28 ビルドアップ基板

Country Status (5)

Country Link
US (1) US20100018762A1 (ja)
JP (1) JP2010034197A (ja)
KR (1) KR101233047B1 (ja)
CN (1) CN101652021B (ja)
TW (1) TW201008405A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101255892B1 (ko) * 2010-10-22 2013-04-17 삼성전기주식회사 인쇄회로기판 및 그 제조방법
JP2013149941A (ja) * 2011-12-22 2013-08-01 Ngk Spark Plug Co Ltd 多層配線基板及びその製造方法
JP2014072340A (ja) * 2012-09-28 2014-04-21 Kyocera Corp 積層配線基板およびそれを用いた実装構造体

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201010557A (en) * 2008-08-22 2010-03-01 World Wiser Electronics Inc Method for fabricating a build-up printing circuit board of high fine density and its structure
US9275925B2 (en) 2013-03-12 2016-03-01 Taiwan Semiconductor Manufacturing Company, Ltd. System and method for an improved interconnect structure
JPWO2015141004A1 (ja) * 2014-03-20 2017-04-06 富士通株式会社 多層回路基板、半導体装置、及びその多層回路基板の製造方法
US9659881B2 (en) * 2014-09-19 2017-05-23 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure including a substrate and a semiconductor chip with matching coefficients of thermal expansion

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08172264A (ja) * 1994-12-20 1996-07-02 Hitachi Chem Co Ltd 多層配線板および金属箔張り積層板の製造法
JPH1022641A (ja) * 1996-07-03 1998-01-23 Toppan Printing Co Ltd 多層プリント配線板及びその製造方法
JP2001085838A (ja) * 1999-09-14 2001-03-30 Matsushita Electric Works Ltd 多層積層板の製造方法
JP2002305379A (ja) * 2001-02-05 2002-10-18 Tdk Corp 多層基板及びその製造方法
JP2003060349A (ja) * 2001-08-08 2003-02-28 Toyota Industries Corp ビアホールの銅メッキ方法
JP2003163453A (ja) * 2001-11-27 2003-06-06 Matsushita Electric Works Ltd 多層配線板の製造方法及び多層配線板
JP2004179545A (ja) * 2002-11-28 2004-06-24 Kyocera Corp 配線基板
JP2005064447A (ja) * 2003-07-30 2005-03-10 Dainippon Printing Co Ltd 多層配線基板およびその製造方法
JP2008124398A (ja) * 2006-11-15 2008-05-29 Shinko Electric Ind Co Ltd 半導体パッケージおよびその製造方法
JP2008159973A (ja) * 2006-12-26 2008-07-10 Nec Corp 電子部品モジュールおよびこれを内蔵した部品内蔵回路基板

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5367764A (en) * 1991-12-31 1994-11-29 Tessera, Inc. Method of making a multi-layer circuit assembly
JP3290295B2 (ja) * 1994-05-13 2002-06-10 太陽インキ製造株式会社 硬化性樹脂組成物並びに該組成物を用いた多層プリント配線板及びその製造方法
TW383435B (en) * 1996-11-01 2000-03-01 Hitachi Chemical Co Ltd Electronic device
US6620731B1 (en) * 1997-12-18 2003-09-16 Micron Technology, Inc. Method for fabricating semiconductor components and interconnects with contacts on opposing sides
JP3822549B2 (ja) * 2002-09-26 2006-09-20 富士通株式会社 配線基板
JP4199198B2 (ja) * 2003-01-16 2008-12-17 富士通株式会社 多層配線基板およびその製造方法
JP2007059689A (ja) * 2005-08-25 2007-03-08 Shinko Electric Ind Co Ltd ガラスクロス含有樹脂層を含む構造の積層製品及びその製造方法
JP2007149870A (ja) * 2005-11-25 2007-06-14 Denso Corp 回路基板及び回路基板の製造方法。
JP2007320088A (ja) * 2006-05-30 2007-12-13 Nof Corp プリプレグ及びプリント配線板用金属張り基板

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08172264A (ja) * 1994-12-20 1996-07-02 Hitachi Chem Co Ltd 多層配線板および金属箔張り積層板の製造法
JPH1022641A (ja) * 1996-07-03 1998-01-23 Toppan Printing Co Ltd 多層プリント配線板及びその製造方法
JP2001085838A (ja) * 1999-09-14 2001-03-30 Matsushita Electric Works Ltd 多層積層板の製造方法
JP2002305379A (ja) * 2001-02-05 2002-10-18 Tdk Corp 多層基板及びその製造方法
JP2003060349A (ja) * 2001-08-08 2003-02-28 Toyota Industries Corp ビアホールの銅メッキ方法
JP2003163453A (ja) * 2001-11-27 2003-06-06 Matsushita Electric Works Ltd 多層配線板の製造方法及び多層配線板
JP2004179545A (ja) * 2002-11-28 2004-06-24 Kyocera Corp 配線基板
JP2005064447A (ja) * 2003-07-30 2005-03-10 Dainippon Printing Co Ltd 多層配線基板およびその製造方法
JP2008124398A (ja) * 2006-11-15 2008-05-29 Shinko Electric Ind Co Ltd 半導体パッケージおよびその製造方法
JP2008159973A (ja) * 2006-12-26 2008-07-10 Nec Corp 電子部品モジュールおよびこれを内蔵した部品内蔵回路基板

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101255892B1 (ko) * 2010-10-22 2013-04-17 삼성전기주식회사 인쇄회로기판 및 그 제조방법
US8720049B2 (en) 2010-10-22 2014-05-13 Samsung Electro-Mechanics Co., Ltd Printed circuit board and method for fabricating the same
JP2013149941A (ja) * 2011-12-22 2013-08-01 Ngk Spark Plug Co Ltd 多層配線基板及びその製造方法
JP2014072340A (ja) * 2012-09-28 2014-04-21 Kyocera Corp 積層配線基板およびそれを用いた実装構造体

Also Published As

Publication number Publication date
CN101652021B (zh) 2012-02-22
TW201008405A (en) 2010-02-16
US20100018762A1 (en) 2010-01-28
CN101652021A (zh) 2010-02-17
KR101233047B1 (ko) 2013-02-13
KR20100012814A (ko) 2010-02-08

Similar Documents

Publication Publication Date Title
JP6427817B2 (ja) 印刷回路基板及びその製造方法
US8177577B2 (en) Printed wiring board having a substrate with higher conductor density inserted into a recess of another substrate with lower conductor density
JP6358431B2 (ja) 電子部品装置及びその製造方法
JP2010034199A (ja) プリント配線板
US20090283312A1 (en) Printed wiring board and method for manufacturing the same
JP2010034197A (ja) ビルドアップ基板
JP2013214578A (ja) 配線板及びその製造方法
JP6208411B2 (ja) 配線基板及びその製造方法
JP6795137B2 (ja) 電子素子内蔵型印刷回路基板の製造方法
JP2017017307A (ja) プリント回路基板及びプリント回路基板の製造方法
JP2009290135A (ja) プリント配線板の製造方法および導電性接合剤
JP7159059B2 (ja) 積層基板及び積層基板製造方法
JP4907216B2 (ja) プリント配線板及びプリント配線板の製造方法
JP4954246B2 (ja) 銅張積層板及びその製造方法
JP2019047063A (ja) プリント配線板およびその製造方法
JP5581828B2 (ja) 積層回路基板および基板製造方法
JP4282161B2 (ja) 多層プリント配線板及び多層プリント配線板の製造方法
JP6082233B2 (ja) 配線板及びその製造方法
JP6603124B2 (ja) 樹脂基板および実装構造体ならびに樹脂基板用シート
JP5565953B2 (ja) 配線基板およびその製造方法
US20220248530A1 (en) Wiring substrate
JP7057792B2 (ja) 積層体及びその製造方法
JP2013187458A (ja) 多層プリント配線基板の製造方法及び多層プリント配線基板
JP6633390B2 (ja) 樹脂基板および実装構造体ならびに樹脂基板用シート
KR101197782B1 (ko) 매립형 인쇄회로기판 및 그 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110418

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120816

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120911

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121108

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130319

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20131008