JP2003060349A - ビアホールの銅メッキ方法 - Google Patents

ビアホールの銅メッキ方法

Info

Publication number
JP2003060349A
JP2003060349A JP2001240276A JP2001240276A JP2003060349A JP 2003060349 A JP2003060349 A JP 2003060349A JP 2001240276 A JP2001240276 A JP 2001240276A JP 2001240276 A JP2001240276 A JP 2001240276A JP 2003060349 A JP2003060349 A JP 2003060349A
Authority
JP
Japan
Prior art keywords
plating
via hole
copper plating
pulse
current density
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001240276A
Other languages
English (en)
Other versions
JP4000796B2 (ja
Inventor
Toshihisa Shimo
俊久 下
Toshiki Inoue
敏樹 井上
Kyoko Kumagai
京子 熊谷
Yoshifumi Kato
祥文 加藤
Takashi Yoshida
貴司 吉田
Michinobu Hidaka
理伸 日高
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Industries Corp
Original Assignee
Toyota Industries Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Industries Corp filed Critical Toyota Industries Corp
Priority to JP2001240276A priority Critical patent/JP4000796B2/ja
Priority to TW091117661A priority patent/TWI244882B/zh
Priority to CNB021429936A priority patent/CN1215747C/zh
Priority to DE10236200A priority patent/DE10236200B4/de
Priority to KR10-2002-0046628A priority patent/KR100489744B1/ko
Priority to US10/213,644 priority patent/US20030102223A1/en
Publication of JP2003060349A publication Critical patent/JP2003060349A/ja
Application granted granted Critical
Publication of JP4000796B2 publication Critical patent/JP4000796B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/423—Plated through-holes or plated via connections characterised by electroplating method
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09563—Metal filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1476—Same or similar kind of process performed in phases, e.g. coarse patterning followed by fine patterning
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1492—Periodical treatments, e.g. pulse plating of through-holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/421—Blind plated via connections

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】 【課題】 孔径が４０μｍと小さくなった場合にも、信
頼性が確保された状態のビアホール内の充填メッキを短
時間で完了させる。 【解決手段】 多層基板の上下の導体層間を接続するビ
アホールの内面に化学銅メッキを施した後、電解銅メッ
キによりビアホール内を充填メッキする。前記電解銅メ
ッキを行う際に、先ず電流密度がメッキ浴の許容電流範
囲における１．５Ａ／ｄｍ2以下の低電流密度で行っ
て、膜厚１μｍ以上を析出させた後、残りのメッキをそ
れより高い電流密度（例えば、３Ａ／ｄｍ2）で行う。
電解銅メッキは、正のパルスと負のパルスとを交互に、
かつ正のパルスの通電量が大きく設定されたパルスメッ
キで行う。正のパルスの通電時間ｔ１と負のパルスの通
電時間ｔ２との比ｔ１／ｔ２が４０／２で、正のパルス
の電流値Ｆと負のパルスの電流値Ｒとの比Ｆ／Ｒが１／
３である。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、ビアホールの銅メ
ッキ方法に係り、詳しくは多層基板の配線層（導体層）
間を接続するビアホールの銅メッキ方法に関するもので
ある。
【０００２】
【従来の技術】多層配線板（多層基板）の高密度化を図
るため、ビルドアップ配線板が使用されている。ビルド
アップ配線板では配線層間の接続にビアホールが使用さ
れている。ビアホールが二つの配線層間を接続するため
だけであれば、ビアホール内を充填メッキする必要はな
い。しかし、３層以上に亘って接続が必要な場合、ビア
ホール内を充填メッキしない構成では、図４（ａ）に示
すように、ビアホール３１をずらした状態で形成する必
要がある。一方、ビアホール内を充填メッキ層３２で満
たした構成では、図４（ｂ）に示すように、ビアホール
３１を重ねた状態で形成することができ、配線のレイア
ウトの自由度を高くすることができる。
【０００３】また、現在ビアホールの径は１００μｍ程
度であるため、ビアホール内を充填メッキしない構成で
も各層間の導通を図るのに支障はないが、ビアホールの
径が小さくなると、ビアホール内を充填メッキしないと
各層間の導通に支障を来す（抵抗が大きくなる）虞があ
る。
【０００４】充填メッキがされたビアホールにより層間
接続を行う場合は、樹脂製の絶縁層にビアホールを形成
した後、スミア除去工程及び触媒付与工程を実施する。
次にビアホールの底面及び内周面に化学銅メッキ層を形
成する。その後、電解銅メッキによりビアホール内に充
填メッキ層を形成する。
【０００５】現在、ビアホールの径は１００μｍ程度の
ものが実施されているが、多層基板のより高密度化を図
るため、ビアホールの径を７０μｍ以下に微細化するこ
とが検討されており、例えば、４０μｍあるいは２０μ
ｍの検討も行われている。
【０００６】
【発明が解決しようとする課題】ところが、従来の電解
銅メッキの方法では、充填メッキが施されたビアホール
の信頼性を所定の水準以上に保持するには、電解銅メッ
キを低電流密度で長時間（例えば、１Ａ／ｄｍ2で１０
０分）実施する必要があり生産性が低いという問題があ
る。短時間でビアホールの充填メッキを完了するため単
純に電流密度を高めると、信頼性の評価項目のうち熱衝
撃試験を満足することができなかった。熱衝撃試験は、
−５５℃と１２５℃の液相に各３分間保持するサイクル
を１０００サイクル行った後の、抵抗変化率が±１０％
以内を合格とするものである。
【０００７】本発明は、前記従来の問題に鑑みてなされ
たものであって、その目的は孔径が４０μｍと小さくな
った場合にも、信頼性が確保された状態のビアホール内
の充填メッキを短時間で完了することができるビアホー
ルの銅メッキ方法を提供することにある。
【０００８】
【課題を解決するための手段】前記の目的を達成するた
め、請求項１に記載の発明では、多層基板の上下の導体
層間を接続するビアホールの内面に化学銅メッキを施し
た後、電解銅メッキによりビアホール内を充填メッキす
るビアホールの銅メッキ方法において、前記電解銅メッ
キを行う際に、先ず電流密度がメッキ浴の許容電流範囲
における１．５Ａ／ｄｍ2以下で行って、膜厚１μｍ以
上を析出させた後、残りのメッキをそれより高い電流密
度で行う。
【０００９】この発明では、電解銅メッキを行う際、先
ず１．５Ａ／ｄｍ2以下の低電流密度でメッキが行われ
るため、化学銅メッキの表面に電解銅メッキがデンドラ
イト（樹枝状結晶）析出するのが抑制されて、緻密に均
一に付着する。そして、所定の膜厚（１μｍ）以上析出
させた後に、高電流密度でその後のメッキが行われる。
その結果、ビアホール内に信頼性に悪影響を与えるボイ
ドが発生せずに、短時間で充填メッキを行うことができ
る。
【００１０】請求項２に記載の発明では、請求項１に記
載の発明において、前記電解銅メッキのうち少なくとも
高い電流密度でのメッキは、正のパルスと負のパルスと
を交互に、かつ正のパルスの通電量が大きく設定された
パルスメッキで行う。この発明では、高電流密度でのメ
ッキがパルスメッキで行われるため、高電流密度の直流
を流してメッキを行う場合と異なり、ビアホールの開口
側でメッキ層が速く成長するのが抑制され、ビアホール
内に空間がある状態でビアホールの開口部が閉塞される
ことが回避される。
【００１１】請求項３に記載の発明では、多層基板の上
下の導体層間を接続するビアホールの内面に化学銅メッ
キを施した後、電解銅メッキによりビアホール内を充填
メッキするビアホールの銅メッキ方法において、前記電
解銅メッキを行う際に、先ず低電流密度で第１段階のメ
ッキを行い、次に高電流密度で第２段階のメッキを行
い、かつ各段階のメッキをいずれも、正のパルスと負の
パルスとを交互に、かつ正のパルスの通電量を大きく設
定したパルスメッキで行う。
【００１２】電解銅メッキに要する時間を短縮するた
め、高電流密度の直流でメッキを行うと、デンドライト
析出が発生し、信頼性の確保された充填メッキ層の形成
が難しい。しかし、低電流密度で第１段階のメッキが行
われ、次に高電流密度の第２段階のメッキが行われ、か
つ各段階のメッキがいずれも、正のパルスと負のパルス
とを交互に、かつ正のパルスの通電量を大きく設定した
パルスメッキで行われる。従って、信頼性の確保された
充填メッキ層を短時間で形成できる。高電流密度でのメ
ッキは一定電流密度に限らず、一定の割合で電流密度が
高くなるように変化させたり、段階的に高くなるように
設定してもよい。
【００１３】請求項４に記載の発明では、請求項２又は
請求項３に記載の発明において、前記パルスメッキは、
正のパルスの通電時間ｔ１と負のパルスの通電時間ｔ２
との比ｔ１／ｔ２が５／１〜３０／１である。この発明
では、正のパルスの通電時間ｔ１と負のパルスの通電時
間ｔ２との比が前記の範囲に設定されることにより、安
定した状態でメッキが行われる。
【００１４】請求項５に記載の発明では、請求項２〜請
求項４のいずれか一項に記載の発明において、前記パル
スメッキは、正のパルスの電流値Ｆと負のパルスの電流
値Ｒとの比Ｆ／Ｒが１／２〜１／５である。この発明で
は、正のパルスの電流値Ｆと負のパルスの電流値Ｒとの
比Ｆ／Ｒが前記の範囲に設定されることにより、安定し
た状態でメッキが行われる。
【００１５】
【発明の実施の形態】以下、本発明を直径４０μｍのビ
アホールの形成に具体化した一実施の形態を図１〜図３
に従って説明する。
【００１６】多層基板の上下の導体層間を電気的に接続
するため、充填メッキされたビアホールを形成するに
は、図１（ａ）に示すように、先ず下層の導体層１１ａ
の上に絶縁層１２が形成された後、レーザー照射により
ビアホール（下孔）１３が形成される。次にスミア除去
処理が行われ、その後、ビアホール１３の内面及び上層
の導体層１１ｂを形成すべき箇所への触媒付与処理と、
化学銅メッキ処理とが行われて、図１（ｂ）に示すよう
に、薄い化学銅メッキ層１４が形成される。
【００１７】次に電解銅メッキが行われる。電解銅メッ
キは２段階に分けて行われ、図２（ａ）に示すように、
第１段階において低電流密度で所定時間行われ、次に第
２段階の電解銅メッキが高電流密度で行われる。第１段
階のメッキにより、図１（ｃ）に示すように、化学銅メ
ッキ層１４の上に、所定の膜厚に緻密な電解銅メッキ層
１５が形成される。そして、第２段階のメッキにより、
図１（ｄ）に示すように、ビアホール１３の残りの部分
が充填されるように充填メッキ層１６が形成される。な
お、図１（ｃ），（ｄ）では化学銅メッキ層１４、電解
銅メッキ層１５及び充填メッキ層１６を区別して明示し
ているが、実際は各層間の区別はさほど明確ではない。
【００１８】電解銅メッキは、電流密度がメッキ浴の許
容電流範囲において行われ、第１段階のメッキでは、電
流密度が１．５Ａ／ｄｍ2以下で行われ、膜厚１μｍ以
上、好ましくは１．５〜２．０μｍの銅を析出させた
後、第２段階のメッキがそれより高い電流密度で行われ
る。第２段階のメッキの電流密度は電解銅メッキのメッ
キ浴の組成にもよるが、電解銅メッキの合計時間を３０
分程度で完了するには、３Ａ／ｄｍ2程度が好ましい。
【００１９】図２（ａ）は電気銅メッキの際の供給電流
値（Ｉ）と、時間（ｔ）の関係を示すグラフであり、図
２（ｂ）はパルスメッキの際の供給電流値の変化を模式
的に示すグラフである。なお、（ａ）と（ｂ）とでは時
間のスケールが異なる。
【００２０】電解銅メッキは、図２（ｂ）に示すよう
に、正のパルスと負のパルスとを交互に、かつ正のパル
スの通電量が大きなパルスメッキで行われる。パルスメ
ッキは、正のパルスの通電時間ｔ１と、負のパルスの通
電時間ｔ２との比ｔ１／ｔ２が５／１〜３０／１、好ま
しくは８／１〜２０／１の範囲に設定される。一回の通
電時間ｔ１は、４０〜６０ｍｓ（ミリ秒）程度に設定さ
れる。一回の通電時間ｔ１が短い場合は、パルスの切り
替えが頻繁に行われることになるため好ましくなく、ま
た、一回の通電時間ｔ１があまり長い場合は、メッキ層
の膜質が低下しがちとなるので好ましくない。
【００２１】パルスメッキは、正のパルスの電流値Ｆと
負のパルスの電流値Ｒとの比Ｆ／Ｒが１／２〜１／５に
設定される。 （実施例）以下、実施例及び比較例により本発明をさら
に詳しく説明する。
【００２２】図３（ａ）に示すように、ビアホール１３
が多数形成された評価基板を形成し、メッキ条件を変更
してビアホール１３の充填メッキを行った。実施例及び
比較例において、スミア除去処理、触媒付与処理及び化
学銅メッキ処理は、公知の処理条件でおこなった。ま
た、電解銅メッキにおけるメッキ浴への添加剤として、
アトテック社製のインパルスＨ（商品名）ブライトナー
及びレベラーを使用した。それぞれの添加量は、メーカ
ー推奨条件であるブライトナー：２．５ｍｌ／ｌ、レベ
ラー：８ｍｌ／ｌとした。
【００２３】そして、フィリング率（充填率）が９０％
以上の試料について、表１に示す４項目、即ち高温放置
試験、高温高湿放置試験、熱衝撃試験及びはんだ耐熱試
験の信頼性評価を行った。
【００２４】ここで、フィリング率は、図３（ｂ）に示
すように、下層の導体層１１ａの上面と、ビアホール１
３の充填メッキ層１６の上面との距離をＬ１、下層の導
体層１１ａの上面と上層の導体層１１ｂの上面との距離
をＬ２としたとき、フィリング率＝（Ｌ１／Ｌ２）×１
００（％）と定義する。
【００２５】
【表１】 はんだ耐熱試験は、２８０〜２９０℃のはんだ浴中に所
定時間（３０秒）浸漬した後、冷却し、その後、抵抗値
を測定した。
【００２６】４項目の評価試験のうち、高温放置試験、
高温高湿放置試験及びはんだ耐熱性試験に関しては比較
例においても殆どが合格し、比較例では熱衝撃試験の合
格率が低かった。熱衝撃試験終了品のビアホールの断面
を走査電子顕微鏡で観察した結果、信頼性の合格率が悪
い基板は、充填メッキ層の内部にボイドやデンドライト
状析出が観察された。
【００２７】実施例品と比較例品についてメッキ条件と
熱衝撃試験の合格率を表２に示す。
【００２８】
【表２】 表２の比較例１から、低電流密度（１Ａ／ｄｍ2）で長
時間（１００分）電解メッキを行えば、信頼性の確保さ
れた充填メッキ層を形成できるが、メッキに要する時間
が長すぎることが確認された。また、比較例２から直流
で低電流密度と高電流密度の２段階でビアホールの充填
メッキを行った場合は、メッキ時間は短縮できるが、信
頼性が不充分であることが確認された。また、比較例３
から高電流密度だけで充填メッキを行った場合は、信頼
性が不充分であることが確認された。
【００２９】一方、実施例１〜実施例８では、メッキ時
間３０分で信頼性１００％の充填メッキ層が得られた。
実施例のなかでも、実施例１がビアホールの断面を走査
電子顕微鏡で観察した結果、メッキ層の質が最も良かっ
た。
【００３０】この実施の形態によれば次の効果が得られ
る。 （１） 多層基板の上下の導体層間を接続するビアホー
ル１３内を充填メッキする際、先ず電流密度がメッキ浴
の許容電流範囲における１．５Ａ／ｄｍ2以下で行われ
て、膜厚１μｍ以上が析出された後、残りのメッキがそ
れより高い電流密度で行われる。従って、化学銅メッキ
層１４の表面に電解銅メッキがデンドライト（樹枝状結
晶）析出するのが抑制されて、緻密に均一に付着する。
また、ビアホール内に信頼性に悪影響を与えるボイドが
発生せずに、短時間で充填メッキを行うことができる。
【００３１】（２） 電解銅メッキが、正のパルスと負
のパルスとを交互に、かつ正のパルスの通電量が大きく
設定されたパルスメッキで行われる。従って、高電流密
度の直流を流してメッキを行う場合と異なり、ビアホー
ル１３の開口側でメッキ層が速く成長するのが抑制さ
れ、ビアホール１３内に空間がある状態でビアホールの
開口部が閉塞されることが回避される。
【００３２】（３） 電解銅メッキを行う際に、低電流
密度の第１段階のメッキ及び高電流密度での第２段階の
メッキの両方とも、正のパルスと負のパルスとを交互
に、かつ正のパルスの通電量を大きく設定したパルスメ
ッキでわれる。従って、信頼性の確保された充填メッキ
層を短時間で形成できる。
【００３３】（４） 前記パルスメッキは、正のパルス
の通電時間ｔ１と負のパルスの通電時間ｔ２との比ｔ１
／ｔ２が５／１〜３０／１である。従って、安定した状
態でメッキが行われ、信頼性の確保された充填メッキ層
１６が形成される。
【００３４】（５） 前記パルスメッキは、正のパルス
の電流値Ｆと負のパルスの電流値Ｒとの比Ｆ／Ｒが１／
２〜１／５である。従って、安定した状態でメッキが行
われ、信頼性の確保された充填メッキ層１６が形成され
る。
【００３５】実施の形態は前記に限らず、例えば次のよ
うに構成してもよい。 ○ 高電流密度でのメッキは一定電流密度に限らず、一
定の割合で電流密度が高くなるように変化させたり、段
階的に高くなるように設定してもよい。例えば、高電流
密度でメッキを行う際の平均電流密度が所定の値（例え
ば３Ａ／ｄｍ2）になるように、３Ａ／ｄｍ2より低い値
から３Ａ／ｄｍ2より高い値となるように変化させても
よい。
【００３６】○ 電流密度がメッキ浴の許容電流範囲に
おける１．５Ａ／ｄｍ2以下で行って、膜厚１μｍ以上
を析出させる際の電解銅メッキをパルスメッキではな
く、直流電力を流して行い、その後の高い電流密度での
電解銅メッキをパルスメッキで行うようにしてもよい。
【００３７】○ ビアホール１３の径は４０μｍに限ら
ず、４０μｍより大きなものや、４０μｍより小さな２
０μｍ程度のものに適用してもよい。前記実施の形態か
ら把握できる技術的思想（発明）について以下に記載す
る。
【００３８】（１） 前記電流密度が１．５Ａ／ｄｍ2
以下のメッキを、正のパルスと負のパルスとを交互に、
かつ正のパルスの通電量が大きく設定されたパルスメッ
キで行う請求項１又は請求項２に記載のビアホールの銅
メッキ方法。
【００３９】（２） 前記電流密度が１．５Ａ／ｄｍ2
以下のメッキはほぼ１Ａ／ｄｍ2で行われる請求項１、
請求項２及び（１）のいずれかに記載のビアホールの銅
メッキ方法。
【００４０】（３） 前記高い電流密度での電解銅メッ
キは電流密度がほぼ３Ａ／ｄｍ2で行われる請求項１、
請求項２、（１）及び（２）のいずれかに記載のビアホ
ールの銅メッキ方法。
【００４１】（４） 前記第１段階のメッキは電流密度
がメッキ浴の許容電流範囲における１．５Ａ／ｄｍ2以
下で行われる請求項３に記載のビアホールの銅メッキ方
法。 （５） 前記第２段階のメッキは電流密度がほぼ３Ａ／
ｄｍ2で行われる請求項３、（３）及び（４）のいずれ
かに記載のビアホールの銅メッキ方法。
【００４２】
【発明の効果】以上、詳述したように、請求項１〜請求
項５に記載の発明によれば、孔径が４０μｍと小さくな
った場合にも、信頼性が確保された状態のビアホール内
の充填メッキを短時間で完了することができる。
【図面の簡単な説明】
【図１】 （ａ）〜（ｄ）はビアホールの充填メッキ層
を形成する手順を示す模式断面図。
【図２】 （ａ）はメッキの条件を示すタイムチャー
ト、（ｂ）はパルスメッキの条件を示す部分模式タイム
チャート。
【図３】 （ａ）は信頼性評価基板の部分模式断面図、
（ｂ）はフィリング率を説明するビアホールの模式断面
図。
【図４】 （ａ）はビアホールに充填メッキを行わない
場合の部分模式断面図、（ｂ）は充填メッキを行う場合
の部分模式断面図。
【符号の説明】
１１ａ，１１ｂ…導体層、１３…ビアホール、Ｆ，Ｒ…
電流値、ｔ１，ｔ２…通電時間。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 熊谷 京子 愛知県刈谷市豊田町２丁目１番地 株式会 社豊田自動織機内 (72)発明者 加藤 祥文 愛知県刈谷市豊田町２丁目１番地 株式会 社豊田自動織機内 (72)発明者 吉田 貴司 愛知県刈谷市豊田町２丁目１番地 株式会 社豊田自動織機内 (72)発明者 日高 理伸 愛知県刈谷市豊田町２丁目１番地 株式会 社豊田自動織機内 Ｆターム(参考） 5E346 AA43 FF15 GG15

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】 多層基板の上下の導体層間を接続するビ
    アホールの内面に化学銅メッキを施した後、電解銅メッ
    キによりビアホール内を充填メッキするビアホールの銅
    メッキ方法において、 前記電解銅メッキを行う際に、先ず電流密度がメッキ浴
    の許容電流範囲における１．５Ａ／ｄｍ2以下で行っ
    て、膜厚１μｍ以上を析出させた後、残りのメッキをそ
    れより高い電流密度で行うビアホールの銅メッキ方法。
  2. 【請求項２】 前記電解銅メッキのうち少なくとも高い
    電流密度でのメッキは、正のパルスと負のパルスとを交
    互に、かつ正のパルスの通電量が大きく設定されたパル
    スメッキで行う請求項１に記載のビアホールの銅メッキ
    方法。
  3. 【請求項３】 多層基板の上下の導体層間を接続するビ
    アホールの内面に化学銅メッキを施した後、電解銅メッ
    キによりビアホール内を充填メッキするビアホールの銅
    メッキ方法において、 前記電解銅メッキを行う際に、先ず低電流密度で第１段
    階のメッキを行い、次に高電流密度で第２段階のメッキ
    を行い、かつ各段階のメッキをいずれも、正のパルスと
    負のパルスとを交互に、かつ正のパルスの通電量を大き
    く設定したパルスメッキで行うビアホールの銅メッキ方
    法。
  4. 【請求項４】 前記パルスメッキは、正のパルスの通電
    時間ｔ１と負のパルスの通電時間ｔ２との比ｔ１／ｔ２
    が５／１〜３０／１である請求項２又は請求項３に記載
    のビアホールの銅メッキ方法。
  5. 【請求項５】 前記パルスメッキは、正のパルスの電流
    値Ｆと負のパルスの電流値Ｒとの比Ｆ／Ｒが１／２〜１
    ／５である請求項２〜請求項４のいずれか一項に記載の
    ビアホールの銅メッキ方法。
JP2001240276A 2001-08-08 2001-08-08 ビアホールの銅メッキ方法 Expired - Fee Related JP4000796B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2001240276A JP4000796B2 (ja) 2001-08-08 2001-08-08 ビアホールの銅メッキ方法
TW091117661A TWI244882B (en) 2001-08-08 2002-08-06 Method of copper plating via holes
CNB021429936A CN1215747C (zh) 2001-08-08 2002-08-07 通路孔镀铜的方法
DE10236200A DE10236200B4 (de) 2001-08-08 2002-08-07 Verkupferungsverfahren zum elektrolytischen Füllen von Sacklochbohrungen
KR10-2002-0046628A KR100489744B1 (ko) 2001-08-08 2002-08-07 비어 홀의 구리 도금 방법
US10/213,644 US20030102223A1 (en) 2001-08-08 2002-08-07 Method of copper plating via holes

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001240276A JP4000796B2 (ja) 2001-08-08 2001-08-08 ビアホールの銅メッキ方法

Publications (2)

Publication Number Publication Date
JP2003060349A true JP2003060349A (ja) 2003-02-28
JP4000796B2 JP4000796B2 (ja) 2007-10-31

Family

ID=19070913

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001240276A Expired - Fee Related JP4000796B2 (ja) 2001-08-08 2001-08-08 ビアホールの銅メッキ方法

Country Status (6)

Country Link
US (1) US20030102223A1 (ja)
JP (1) JP4000796B2 (ja)
KR (1) KR100489744B1 (ja)
CN (1) CN1215747C (ja)
DE (1) DE10236200B4 (ja)
TW (1) TWI244882B (ja)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007281480A (ja) * 2006-04-11 2007-10-25 Samsung Electro-Mechanics Co Ltd バンプを用いた印刷回路基板及びその製造方法
WO2008153185A1 (ja) * 2007-06-15 2008-12-18 Meltex Inc. プリント配線板製造用の埋設銅めっき方法及びその埋設銅めっき方法を用いて得られるプリント配線板
JP2010034197A (ja) * 2008-07-28 2010-02-12 Fujitsu Ltd ビルドアップ基板
JP2010098140A (ja) * 2008-10-16 2010-04-30 Dainippon Printing Co Ltd 貫通電極基板及びその製造方法、並びに貫通電極基板を用いた半導体装置
JP2010118645A (ja) * 2008-10-16 2010-05-27 Dainippon Printing Co Ltd 貫通電極基板及びその製造方法、並びに貫通電極基板を用いた半導体装置
JP2015097253A (ja) * 2013-10-09 2015-05-21 日立化成株式会社 多層配線基板の製造方法
JP2015097251A (ja) * 2013-10-09 2015-05-21 日立化成株式会社 多層配線基板の製造方法
JP2015097254A (ja) * 2013-10-09 2015-05-21 日立化成株式会社 多層配線基板の製造方法
JP2016538419A (ja) * 2013-10-22 2016-12-08 アトテツク・ドイチユラント・ゲゼルシヤフト・ミツト・ベシユレンクテル・ハフツングＡｔｏｔｅｃｈ Ｄｅｕｔｓｃｈｌａｎｄ ＧｍｂＨ 電気銅めっき方法
KR20190023561A (ko) * 2017-08-29 2019-03-08 주식회사 코리아써키트 포스트를 구비한 회로기판 제조방법
JP2020017712A (ja) * 2018-07-26 2020-01-30 健鼎（無錫）電子有限公司Ｔｒｉｐｏｄ （ＷＵＸＩ） Ｅｌｅｃｔｒｏｎｉｃ Ｃｏ．， Ｌｔｄ． 回路基板構造の製造方法

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10355953B4 (de) * 2003-11-29 2005-10-20 Infineon Technologies Ag Verfahren zum Galvanisieren und Kontaktvorsprungsanordnung
DE102004045451B4 (de) * 2004-09-20 2007-05-03 Atotech Deutschland Gmbh Galvanisches Verfahren zum Füllen von Durchgangslöchern mit Metallen, insbesondere von Leiterplatten mit Kupfer
US20070148420A1 (en) * 2005-12-28 2007-06-28 Intel Corporation Method of making a substrate using laser assisted metallization and patterning with electroless plating without electrolytic plating
US8500983B2 (en) 2009-05-27 2013-08-06 Novellus Systems, Inc. Pulse sequence for plating on thin seed layers
US9385035B2 (en) 2010-05-24 2016-07-05 Novellus Systems, Inc. Current ramping and current pulsing entry of substrates for electroplating
CN103957660A (zh) * 2014-04-30 2014-07-30 惠州市力道电子材料有限公司 含有填充铜柱的高导热陶瓷基板及其制备工艺
JP6641717B2 (ja) * 2015-04-08 2020-02-05 日立化成株式会社 多層配線基板の製造方法
JP2017199854A (ja) 2016-04-28 2017-11-02 Tdk株式会社 貫通配線基板
KR101935526B1 (ko) * 2017-07-28 2019-04-03 지엔이텍(주) 외부 충격에 강하게 버틸 수 있는 갭 서포터의 제조방법
WO2019079199A1 (en) * 2017-10-19 2019-04-25 Lam Research Corporation MULTIBANIC PLACING OF A SINGLE METAL
JP7063095B2 (ja) * 2018-05-07 2022-05-09 住友電気工業株式会社 プリント配線板及びプリント配線板の製造方法
CN108966481A (zh) * 2018-06-25 2018-12-07 中国电子科技集团公司第二十九研究所 一种印制电路板屏蔽墙结构及其实现方法
CN112996284A (zh) * 2021-02-18 2021-06-18 福立旺精密机电（中国）股份有限公司 Bga位电镀填盲孔工艺、采用该工艺得到的hdi板及应用hdi板的电子产品

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2393859A1 (fr) * 1977-06-10 1979-01-05 Sumitomo Naugatuck Procede de preparation d'un article metallise par placage
US4396467A (en) * 1980-10-27 1983-08-02 General Electric Company Periodic reverse current pulsing to form uniformly sized feed through conductors
JP2694802B2 (ja) * 1993-12-28 1997-12-24 日本電気株式会社 プリント配線板の製造方法
JP3481379B2 (ja) * 1995-08-23 2003-12-22 メック株式会社 電気めっき法
DE69842086D1 (de) * 1997-07-08 2011-02-17 Ibiden Co Ltd Gedruckte Leiterplatte umfassend Leiterbahnen für Lot-Anschlußflächen
US5972192A (en) * 1997-07-23 1999-10-26 Advanced Micro Devices, Inc. Pulse electroplating copper or copper alloys
KR20010088796A (ko) * 1998-09-03 2001-09-28 엔도 마사루 다층프린트배선판 및 그 제조방법
JP3177973B2 (ja) * 1999-01-28 2001-06-18 日本電気株式会社 半導体装置の製造方法
US6140241A (en) * 1999-03-18 2000-10-31 Taiwan Semiconductor Manufacturing Company Multi-step electrochemical copper deposition process with improved filling capability
US6340633B1 (en) * 1999-03-26 2002-01-22 Advanced Micro Devices, Inc. Method for ramped current density plating of semiconductor vias and trenches
KR20010015297A (ko) * 1999-07-12 2001-02-26 조셉 제이. 스위니 전기적 펄스 변조를 이용하는 고 종횡비 구조를 위한 전기화학적 증착
US6309528B1 (en) * 1999-10-15 2001-10-30 Faraday Technology Marketing Group, Llc Sequential electrodeposition of metals using modulated electric fields for manufacture of circuit boards having features of different sizes
JP3594894B2 (ja) * 2000-02-01 2004-12-02 新光電気工業株式会社 ビアフィリングめっき方法
US6872591B1 (en) * 2000-10-13 2005-03-29 Bridge Semiconductor Corporation Method of making a semiconductor chip assembly with a conductive trace and a substrate
US6432821B1 (en) * 2000-12-18 2002-08-13 Intel Corporation Method of copper electroplating

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8549744B2 (en) 2006-04-11 2013-10-08 Samsung Electro-Mechanics Co., Ltd. Printed circuit board using bump and method for manufacturing thereof
JP2007281480A (ja) * 2006-04-11 2007-10-25 Samsung Electro-Mechanics Co Ltd バンプを用いた印刷回路基板及びその製造方法
WO2008153185A1 (ja) * 2007-06-15 2008-12-18 Meltex Inc. プリント配線板製造用の埋設銅めっき方法及びその埋設銅めっき方法を用いて得られるプリント配線板
JP2009021581A (ja) * 2007-06-15 2009-01-29 Meltex Inc プリント配線板製造用の埋設銅めっき方法及びその埋設銅めっき方法を用いて得られるプリント配線板
JP2010034197A (ja) * 2008-07-28 2010-02-12 Fujitsu Ltd ビルドアップ基板
US8637397B2 (en) 2008-10-16 2014-01-28 Dai Nippon Printing Co., Ltd Method for manufacturing a through hole electrode substrate
US8288772B2 (en) 2008-10-16 2012-10-16 Dai Nippon Printing Co., Ltd. Through hole electrode substrate with different area weighted average crystal grain diameter of metal in the conductive part and semiconductor device using the through hole electrode substrate
JP2010118645A (ja) * 2008-10-16 2010-05-27 Dainippon Printing Co Ltd 貫通電極基板及びその製造方法、並びに貫通電極基板を用いた半導体装置
JP2010098140A (ja) * 2008-10-16 2010-04-30 Dainippon Printing Co Ltd 貫通電極基板及びその製造方法、並びに貫通電極基板を用いた半導体装置
JP2015097252A (ja) * 2013-10-09 2015-05-21 日立化成株式会社 多層配線基板
JP2015097251A (ja) * 2013-10-09 2015-05-21 日立化成株式会社 多層配線基板の製造方法
JP2015097254A (ja) * 2013-10-09 2015-05-21 日立化成株式会社 多層配線基板の製造方法
JP2015097253A (ja) * 2013-10-09 2015-05-21 日立化成株式会社 多層配線基板の製造方法
US10076044B2 (en) 2013-10-09 2018-09-11 Hitachi Chemical Company, Ltd. Method for manufacturing multilayer wiring substrate
US10165691B2 (en) 2013-10-09 2018-12-25 Hitachi Chemical Company, Ltd. Method for manufacturing multilayer wiring substrate
JP2016538419A (ja) * 2013-10-22 2016-12-08 アトテツク・ドイチユラント・ゲゼルシヤフト・ミツト・ベシユレンクテル・ハフツングＡｔｏｔｅｃｈ Ｄｅｕｔｓｃｈｌａｎｄ ＧｍｂＨ 電気銅めっき方法
KR20190023561A (ko) * 2017-08-29 2019-03-08 주식회사 코리아써키트 포스트를 구비한 회로기판 제조방법
KR101969647B1 (ko) * 2017-08-29 2019-04-16 주식회사 코리아써키트 포스트를 구비한 회로기판 제조방법
JP2020017712A (ja) * 2018-07-26 2020-01-30 健鼎（無錫）電子有限公司Ｔｒｉｐｏｄ （ＷＵＸＩ） Ｅｌｅｃｔｒｏｎｉｃ Ｃｏ．， Ｌｔｄ． 回路基板構造の製造方法

Also Published As

Publication number Publication date
JP4000796B2 (ja) 2007-10-31
KR100489744B1 (ko) 2005-05-16
KR20030014628A (ko) 2003-02-19
DE10236200B4 (de) 2007-02-22
TWI244882B (en) 2005-12-01
US20030102223A1 (en) 2003-06-05
CN1402608A (zh) 2003-03-12
DE10236200A1 (de) 2003-05-22
CN1215747C (zh) 2005-08-17

Similar Documents

Publication Publication Date Title
JP2003060349A (ja) ビアホールの銅メッキ方法
TWI335943B (en) Whiskerless plated structure and plating method
US6309528B1 (en) Sequential electrodeposition of metals using modulated electric fields for manufacture of circuit boards having features of different sizes
US4633035A (en) Microwave circuit boards
EP1531656A2 (en) Ultra-thin copper foil with carrier and printed wiring board using ultra-thin copper foil with carrier
JP4087369B2 (ja) キャリア付き極薄銅箔、およびプリント配線板
JP2002527621A (ja) 変調電場を使用する小さい凹部での金属の電着
JP5689411B2 (ja) 電着組成物、及び、該組成物を用いた半導体基板のコーティング方法
WO2011062037A1 (ja) プリント配線板及びプリント配線板の製造方法
JP2002506927A (ja) 作業部材の上に金属を電解により沈着させる装置および方法
US9171671B2 (en) Laminate type electronic component and manufacturing method therefor
US20110114368A1 (en) Electronic circuit component and method for manufacturing same
KR20040024523A (ko) 주석 도금 방법
TWI599278B (zh) 具有承載箔之銅箔、具有承載箔之銅箔的製造方法及使用該具有承載箔之銅箔而得之雷射開孔加工用之貼銅積層板
JP3941433B2 (ja) ビアホールのスミア除去方法
JP2014095104A (ja) めっきによる貫通孔の銅充填方法
JP2004513221A5 (ja)
JP6231079B2 (ja) 金属が充填されたビアを有するセラミック基板からなるセラミックプリント基板を製造する方法
JP2001181886A (ja) 電解銅箔
US4525247A (en) Microwave circuit boards and method of manufacture thereof
US6117566A (en) Lead frame material
JP2000178793A (ja) 金属ポリイミド基板の製造方法
JP2008153556A (ja) 電気回路用放熱基板の製造方法
CN112004963B (zh) 减少或消除不带助焊剂施加的焊料中的空隙的镀覆方法
JPH11102937A (ja) 両面配線ｔａｂ用テープ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060829

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061030

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070306

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070507

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20070521

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070724

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070806

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100824

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100824

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100824

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110824

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120824

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130824

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees