JP2007281480A - バンプを用いた印刷回路基板及びその製造方法 - Google Patents

バンプを用いた印刷回路基板及びその製造方法 Download PDF

Info

Publication number
JP2007281480A
JP2007281480A JP2007101687A JP2007101687A JP2007281480A JP 2007281480 A JP2007281480 A JP 2007281480A JP 2007101687 A JP2007101687 A JP 2007101687A JP 2007101687 A JP2007101687 A JP 2007101687A JP 2007281480 A JP2007281480 A JP 2007281480A
Authority
JP
Japan
Prior art keywords
core
substrate
circuit board
printed circuit
bump
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007101687A
Other languages
English (en)
Inventor
Hee-Bun Shin
シン、ヘー−ブン
Don-Jin Park
パク、ドン−ジン
Jee Soo Mok
モク、ジー−ソー
Jong-Suk Bae
ペ、ジュン−スク
Ki-Hwan Kim
キム、キ−ホアン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of JP2007281480A publication Critical patent/JP2007281480A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H05K3/462—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar double-sided circuit boards
    • E—FIXED CONSTRUCTIONS
    • E04—BUILDING
    • E04H—BUILDINGS OR LIKE STRUCTURES FOR PARTICULAR PURPOSES; SWIMMING OR SPLASH BATHS OR POOLS; MASTS; FENCING; TENTS OR CANOPIES, IN GENERAL
    • E04H13/00—Monuments; Tombs; Burial vaults; Columbaria
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4647—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer around previously made via studs
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09563—Metal filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0733—Method for plating stud vias, i.e. massive vias formed by plating the bottom of a hole without plating on the walls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1492—Periodical treatments, e.g. pulse plating of through-holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/423—Plated through-holes or plated via connections characterised by electroplating method
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4623—Manufacturing multilayer circuits by laminating two or more circuit boards the circuit boards having internal via connections between two or more circuit layers before lamination, e.g. double-sided circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Abstract

【課題】本発明は、バンプを用いた印刷回路基板及びその製造方法を提供する。
【解決手段】逆パルスメッキによりコア基材の貫通孔を充填して、従来の加工限界であった１００μｍ以上の厚みのコア基板を製造することができ、今まで困難であった厚い絶縁層にバンプを形成することで積層時発生するペーストバンプの伝達圧力によく耐えることができ、層間結合が易しくて、熱放出効果が優れて、コア基板も一括積層することができる印刷回路基板の製造方法及びこれにより製造された印刷回路基板を提供する。また、本発明は水平ラインにてメッキが可能となるようにして連続作業を介して作業時間を短縮することができるし、ブラインドビアホールを形成するために要求された開放部の形成工程を省略することができる印刷回路基板の製造方法及びこれにより製造された印刷回路基板を提供する。
【選択図】図２

Description

本発明は、バンプを用いた印刷回路基板及びその製造方法（Ｐｒｉｎｔｅｄ ｃｉｒｃｕｉｔ ｂｏａｒｄ ｕｓｉｎｇ ｂｕｍｐ ａｎｄ ｍｅｔｈｏｄ ｆｏｒ ｍａｎｕｆａｃｔｕｒｉｎｇ ｔｈｅｒｅｏｆ）に関するもので、特に多層基板を一括積層して形成する印刷回路基板及びその製造方法に関する。
従来の多層印刷回路基板は、銅箔積層板（ＣＣＬ）などのコア基板の表面にアディティブ（ａｄｄｉｔｉｖｅ）工法またはサブトラクティブ（ｓｕｂｔｒａｃｔｉｖｅ）工法などを適用して内層回路を形成し、絶縁層及び金属層を順次積層（ｂｕｉｌｄ−ｕｐ）して内層回路と同一な方法により外層回路を形成することで製造される。
電子部品の発達により、印刷回路基板の高密度化のための回路の層間電気的導通及び微細回路配線が適用されたＨＤＩ（ｈｉｇｈ ｄｅｎｓｉｔｙ ｉｎｔｅｒｃｏｎｎｅｃｔｉｏｎ）基板の性能を向上させ得る技術が要求されている。すなわち、ＨＤＩ基板の性能向上のためには、回路の層間電気的導通の技術及び設計の自由度を確保する技術が必要である。
従来技術による多層印刷回路基板の製造工程は、先ず、ＣＣＬなどのコア基板に機械的ドリリング（ｍｅｃｈａｎｉｃａｌ ｄｒｉｌｌｉｎｇ）などでビアホールを穿孔し、コア基板の表面及びビアホールの内周面に化学銅メッキ及び／または電気銅メッキなどでメッキ層を形成し、コア基板の表面にアディティブ工法またはサブトラクティブ工法などを適用して内層回路を形成した後、回路を検査する。
次に、表面処理及びＲＣＣ（ｒｅｓｉｎ ｃｏａｔｅｄ ｃｏｐｐｅｒ）などの積層によりビルドアップを行い、回路の層間電気的連結のためのビアホールをレーザドリリングなどで形成してビアホールの表面をメッキした後、積層された基板の表面に外層回路を形成して回路を検査する。回路層を追加するためには、また表面処理及びＲＣＣなどを積層し、ビアホールを形成してビアホールの表面をメッキした後、外層回路を形成する。このようなビルドアップ工程を行って所望の枚数ほどの回路層を形成する。
しかし、このような従来の多層印刷回路基板の製造工程は、携帯電話などの適用製品の価格下落に応ずる低費用（ｌｏｗ ｃｏｓｔ）への要請、量産性を高めるためのリードタイム（ｌｅａｄ−ｔｉｍｅ）短縮の要請などを満足させ得ないという問題があり、このような問題点を解決することができる新しい製造工程が要求されている。
従来技術の複雑な工程を単純化し、一括積層により迅速で安価の多層印刷回路基板を製造するために、図１に示すように銅箔板３にペースト（ｐａｓｔｅ）を印刷してバンプ（ｂｕｍｐ）２’を形成し、ここに絶縁層１を積層させてペーストバンプ基板を予め製造することにより簡単で容易に積層工程が行われるようにする、いわゆる‘Ｂ２ｉｔ’（Ｂｕｒｉｅｄ ｂｕｍｐ ｉｎｔｅｒｃｏｎｎｅｃｔｉｏｎ ｔｅｃｈｎｏｌｏｇｙ）技術が常用化されている。
ペーストバンプ基板に関する従来技術として、銅箔板に導電性ペーストでバンプを形成したペーストバンプ基板を用いることにより、簡単で容易に高密度電子部品の端子間の接続を可能とした発明を例に挙げることができるが、上記発明はペーストバンプ基板だけで、全層ＩＶＨを具現するのに構造的に脆弱であり、ビアホールの加工限界のため内層コア基板として使用され得る基板の厚みに限界がある。また、熱放出効果が優れて形成されたＨＤＩまたはＢＧＡ基板の性能を向上させるために層間導通技術及び設計の自由度を確保することに問題がある。
本発明は、逆パルス（ｒｅｖｅｒｓｅ ｐｕｌｓｅ）メッキによりコア基材の貫通孔を充填（ｆｉｌｌｉｎｇ）して、従来の加工限界であった１００μｍ以上の厚みのコア基板を製造することができ、今まで困難であった厚い絶縁層にバンプを形成することができる印刷回路基板の製造方法及びこれにより製造された印刷回路基板を提供する。
また、本発明は、コア基板の強度増加に応じて積層時発生するペーストバンプの伝達圧力によく耐えることができ、層間結合が容易で、熱放出効果が優れ、従来に一括積層方式が具現されなかったコア基板も一括積層することができる印刷回路基板の製造方法及びこれにより製造された印刷回路基板を提供する。
また、本発明は、水平ラインにてメッキが可能となるようにして、連続作業を介して作業時間を短縮することができるし、ブラインドビアホールを形成するために要求されていた開放部（ｗｉｎｄｏｗ）形成工程を省略することができる印刷回路基板の製造方法及びこれにより製造された印刷回路基板を提供する。
本発明の一実施形態によれば、（ａ）コア基材に貫通孔（ｔｈｒｏｕｇｈ ｈｏｌｅ）を形成する段階と、（ｂ）上記貫通孔をフィル（ｆｉｌｌ）メッキで充填し、上記コア基材の表面に回路を形成する段階と、（ｃ）上記貫通孔が形成された位置の少なくとも一面にコアバンプを結合する段階と、（ｄ）上記コアバンプを硬化させる段階と、（ｅ）上記コアバンプが絶縁層を貫くように上記コア基材の上記少なくとも一面に上記絶縁層を積層し、上記絶縁層の上部に導電層を積層する段階と、（ｆ）上記導電層に回路を形成する段階とを含み、上記フィルメッキは、逆パルス（Ｒｅｖｅｒｓｅ Ｐｕｌｓｅ）メッキによるバンプを用いた印刷回路基板の製造方法が提供される。
ここで、上記回路に一つ以上のペーストバンプ基板を一括積層する段階をさらに含むが、上記ペーストバンプ基板は、銅箔板の一面にペーストバンプを結合する段階と、上記ペーストバンプを硬化させる段階と、上記ペーストバンプが第１絶縁層を貫くように上記銅箔板の上記一面に上記第１絶縁層を積層する段階とを含んで製造されることができる。
またここで、上記段階（ｅ）の上記絶縁層と上記導電層は、樹脂コーティング銅箔（Ｒｅｓｉｎ Ｃｏａｔｅｄ Ｃｕ Ｆｏｉｌ、ＲＣＣ）により提供されることができる。
また、ここで上記フィルメッキは、上記コア基材に含まれる絶縁層の厚みが１００μｍないし４００μｍであることができる。
また、ここで上記フィルメッキは、水平ラインにて行われることができるし、好ましい実施例によれば、上記逆パルスメッキは、定電流密度（ｆｏｒｗａｒｄ ｃｕｒｒｅｎｔ ｄｅｎｓｉｔｙ）の１ないし１０ＡＳＤで、定電流時間（ｆｏｒｗａｒｄ ｔｉｍｅ）を１０ないし５００ｍｓとし、逆電流密度（ｒｅｖｅｒｓｅ ｃｕｒｒｅｎｔ ｄｅｎｓｉｔｙ）を５ないし５０ＡＳＤで、逆電流時間（ｒｅｖｅｒｓｅ ｔｉｍｅ）を０．４ないし２５ｍｓとして行うことができる。
本発明の別の実施形態によれば、第１基板と第２基板を一括積層して印刷回路基板を製造する方法において、上記第１基板は、（ａ）コア基材に貫通孔を形成する段階と、（ｂ）上記貫通孔をフィルメッキで充填し、上記コア基材の表面に回路を形成する段階を含んで形成され、上記第２基板は、（ｃ）上記第１基板において上記貫通孔が形成された位置の少なくとも一面にコアバンプを結合する段階と、（ｄ）上記コアバンプを硬化させる段階と、（ｅ）上記コアバンプが絶縁層を貫くように上記コア基材の上記少なくとも一面に上記絶縁層を積層する段階とを含んで形成されるが、上記フィルメッキは、逆パルス電流を用いたメッキである、バンプを用いた印刷回路基板の製造方法が提供される。
ここで、上記印刷回路基板は、一つ以上の上記第１基板及び一つ以上の上記第２基板を含み、上記コアバンプと上記フィルメッキされた上記貫通孔または上記回路が互いに相応するように整列して積層した後、圧着して形成することができる。
また、ここで（ｆ）銅箔板に外層バンプを結合する段階と、（ｇ）上記外層バンプを硬化させる段階と、（ｈ）上記外層バンプが外層絶縁層を貫くように上記銅箔板に上記外層絶縁層を積層する段階を含んで形成されて、上記第１基板または上記第２基板の最外層に位置する外層基板を製造する段階をさらに含むことができる。
また、ここで上記印刷回路基板は、一つ以上の上記第１基板、一つ以上の上記第２基板及び一つ以上の外層基板を含み、上記コアバンプと上記フィルメッキされた上記貫通孔または上記回路が互いに相応するように整列し、上記外層バンプと上記フィルメッキされた上記貫通孔または上記回路が互いに相応するように整列して積層した後、圧着して形成することができる。
また、ここで上記フィルメッキは、上記コア基材に含まれる絶縁層の厚みが１００μｍないし４００μｍで行われることができる。
上記フィルメッキは、水平ラインにて行われることができ、好ましい実施例によれば、上記逆パルスメッキは定電流密度（ｆｏｒｗａｒｄ ｃｕｒｒｅｎｔ ｄｅｎｓｉｔｙ）の１ないし１０ＡＳＤで、定電流時間（ｆｏｒｗａｒｄ ｔｉｍｅ）を１０ないし５００ｍｓとし、逆電流密度（ｒｅｖｅｒｓｅ ｃｕｒｒｅｎｔ ｄｅｎｓｉｔｙ）は５ないし５０ＡＳＤで、逆電流時間（ｒｅｖｅｒｓｅ ｔｉｍｅ）を０．４ないし２５ｍｓで行うことができる。
本発明のさらに別の実施形態によれば、コア基材、上記コア基材に形成される貫通孔、上記貫通孔に充填されるフィルメッキ層、上記コア基材の少なくとも一面に形成される回路、上記フィルメッキ層の表面に形成されるコアバンプ、上記コアバンプを貫いて上記コア基材の上記少なくとも一面に形成される絶縁層、上記絶縁層上に形成される導電層を含むが、上記フィルメッキ層は、逆パルスメッキで形成される、バンプを用いた印刷回路基板が提供される。
ここで上記コア基材に含まれる絶縁層の厚みが１００μｍないし４００μｍであることができる。
本発明のさらに別の実施形態によれば、コア基材、上記コア基材に形成される貫通孔、上記貫通孔に充填されるフィルメッキ層及び上記コア基材の少なくとも一面に形成される回路を含む一つ以上の第１基板と、上記第１基板の上記フィルメッキ層表面に形成されるコアバンプ、及び上記コアバンプを貫いて上記コア基材の上記少なくとも一面に形成される絶縁層を含む一つ以上の第２基板とを含むが、上記フィルメッキ層は逆パルスメッキで形成される、バンプを含む印刷回路基板が提供される。
ここで、銅箔板、銅箔板の一面に結合する外層バンプ及び上記外層バンプを貫いて上記銅箔板の上記一面に形成される絶縁層を含み、上記印刷回路基板の最外層に位置する一つ以上の外層基板をさらに含むことができる。
また、ここで上記一つ以上の第１基板、上記一つ以上の第２基板及び上記外層基板は、全層にＩＶＨ（ｉｎｔｅｒｓｔｉｔｉａｌ ｖｉａ ｈｏｌｅ）を形成することができる。
また、ここで上記コア基材に含まれる絶縁層の厚みは、１００μｍないし４００μｍであることができる。
本発明は、逆パルス（ｒｅｖｅｒｓｅ ｐｕｌｓｅ）メッキによりコア基材の貫通孔を充填（ｆｉｌｌｉｎｇ）して、従来の加工限界であった１００μｍ以上の厚みのコア基板を製造することができ、今まで困難であった厚い絶縁層にバンプを形成することができる印刷回路基板の製造方法及びこれにより製造された印刷回路基板を提供する。
また、本発明は、コア基板の強度増加に応じて積層時発生するペーストバンプの伝達圧力によく耐えることができ、層間結合が容易で、熱放出効果が優れるし、従来に一括積層方式が具現されなかったコア基板も一括積層することができる印刷回路基板の製造方法及びこれにより製造された印刷回路基板を提供する。
また、本発明は、水平ラインにてメッキが可能となるようにして、連続作業を介して作業時間を短縮することができるし、ブラインドビアホールを形成するために要求されていた開放部（ｗｉｎｄｏｗ）形成工程を省略することができる印刷回路基板の製造方法及びこれによって製造された印刷回路基板を提供する。
以下、本発明によるバンプを用いた印刷回路基板の製造方法及びこれにより製造された印刷回路基板の好ましい実施例を添付図面を参照して詳しく説明する。
図２は、本発明の好ましい一実施例によるバンプを用いた印刷回路基板の製造方法を示す流れ図である。
本発明は、コア基材に貫通孔を形成し、これを逆パルスメッキで充填させて、この貫通孔の位置に応じてコアバンプを印刷した後、絶縁層を積層して一括方式により多層印刷回路基板を製造することができるコア基板を提供することができる。これにより、本発明は厚いコア基板を形成することができ、厚い絶縁層にバンプを形成することができるので、積層時の伝達圧力によく耐え、層間結合が容易で、熱放出効果が優れ、一括積層することができて、連続作業を介して作業時間を短縮させて工程を省略することができる印刷回路基板を製造することができる。これのために、段階１００で、先ずコア基材に貫通孔を形成する。
通常コア基材は、表面に銅箔層が積層されている銅箔積層板（ＣＣＬ）を用いることが効率的であり、回路を形成することにも効果的である。また、貫通孔を形成する前にベーキング（ｂａｋｉｎｇ）のような一般的な前処理を行うことができる。貫通孔（ｔｈｒｏｕｇｈ ｈｏｌｅ）を形成する方法は多様であり、これに限定されるものではないが、例えば、機械的ドリリングまたはレーザ（ＣＯ２またはＹａｇ Ｌａｓｅｒ）ドリリングで形成することができる。本発明の好ましい実施例によれば、作業の簡便性と、１００μｍ以上の厚みを有する絶縁層も容易に貫くことができるので機械的ドリル方法が好ましく用いることができる。また機械的ドリル方法で本発明の貫通孔を形成する場合、従来のブラインドビアホールを形成するために銅箔層の一部を予め除去して開放部（ｗｉｎｄｏｗ）を形成する工程のような追加工程が要求されないので簡略化された工程で基板を製造することができる。
次に、段階１１０で、フィル（ｆｉｌｌ）メッキで貫通孔を充填させ、コア基材の表面に回路を形成するが、本発明では逆パルス（ｒｅｖｅｒｓｅ ｐｕｌｓｅ）メッキで貫通孔を充填させる。この逆パルス電流は、ＤＣ電流を用いてメッキする場合より高電流密度部分では析出効果が抑制されるし、低電流密度部分では析出効果が大きくなるので、均一なメッキ膜を形成することができて均一電着性が向上される。逆パルス電流の場合、均一電着性の向上により貫通孔を充填することに非常に有利である。
また、従来のＤＣ電流を用いる場合、用いることができる基板の厚みと表面の厚みに制約があった。例えば、ＤＣ電流により貫通孔をフィルメッキするためには表面に形成されるメッキの厚みが不必要に高くなってこれを除去するのにさらに多い時間と努力が要求されて効率的な側面では好ましくなかった。また、コア基材中の絶縁層の厚みが１５０μｍ以上ではフィルメッキができなかった。しかし、本発明は内部コア基材の絶縁層の厚みが１５０μｍ以上であっても表面に形成されるメッキ層の厚みがＤＣメッキの半分水準でも貫通孔をフィルメッキすることができて、選択できる基板層の厚みの範囲がさらに広範囲である。よって、本発明は、従来のＤＣ電流によりメッキをする場合のハーフ（ｈａｌｆ）エッチングでコア基板の表面の銅箔層の厚みを一定程度減少させる工程のような追加工程が要求されない。
さらに、本発明は、このような逆パルスメッキを水平ラインにて行うため、前／後工程間のリースタイムを減らして、作業の連続性を高めて作業時間を短縮させる効果がある。
次に、段階１２０で、貫通孔が形成された位置の少なくとも一面にコアバンプを印刷し、段階１３０で、印刷されたコアバンプを硬化させる。本発明に用いられるコアバンプは、導電性ペーストで形成されることができて、通常的に、銀、金、パラジウム、銅、白金などの金属粒子を含むペーストが主に用いられる。このうち、導電性が優れた銀ペーストが好ましく用いられる。しかし、これに限定されないし、要求されるペーストの強度、費用、適用性などに応じて当業者に自明な範囲内で異なるペーストが用いられることができる。
次に、段階１４０で、コアバンプが絶縁層を貫くようにコア基材の少なくとも一面に上記絶縁層を積層し、絶縁層の上部に導電層を積層した後、段階１５０で、この導電層に回路を形成する。ここで、絶縁層と導電層は樹脂コーティング銅箔（Ｒｅｓｉｎ Ｃｏａｔｅｄ Ｃｕ Ｆｏｉｌ、ＲＣＣ）により一括供給することができる。
フィルメッキされた貫通孔の少なくとも一面に印刷されて硬化されたコアバンプは、他の基板のメッキ層よりは強度が小さく、絶縁層よりは強度が大きい方が好ましい。これは、回路配線の形成されたコア基材に絶縁層が積層されてもコアバンプが変形されないで絶縁層を貫くことができるからである。また、コアバンプと他の基板とを積層し、圧着してコアバンプと他の基板のメッキ層と電気的に結合されるようにする時、コアバンプによりメッキ層が損傷されないようにするためにコアバンプの強度が他の基板のメッキ層の強度より小さい方が好ましい。
このような過程により形成された印刷回路基板をコア基板として、他のペーストバンプ基板と一括積層することも可能である。例えば、銅箔板にペーストバンプを結合させ、このペーストバンプを硬化させた後、ペーストバンプが絶縁層を貫くようにして銅箔板に絶縁層を積層することでペーストバンプ基板を製造することができる。このペーストバンプ基板を、上記コア基板の上部及び下部に一つ以上一括積層した後、圧着して多層印刷回路基板を製造することができる。
上述のように一つのコア基板で本発明の多層印刷回路基板を形成することができるが、異なる構成を有する基板をコア基板として一括積層することで、多層印刷回路基板を形成することもできる。
図３は、本発明の好ましい別の実施例によるバンプを用いた印刷回路基板の製造方法を示す流れ図である。すなわち、段階２００で、第１基板及び第２基板を一括積層して印刷回路基板を製造するためには、先ず、第１基板２１０に、段階２１２で、コア基材に貫通孔を形成して、段階２１４で、この貫通孔をフィルメッキにより充填した後、コア基材の表面に回路を形成する。
次に、第２基板２２０は、第１基板と共に一括積層し、圧着して多層印刷回路基板を形成するためのものであって、第１基板と同一な形態に形成された基板に貫通孔のメッキ層にコアバンプを印刷して形成される。すなわち、段階２２２で、第２基板は、第１基板の貫通孔の形成された位置の少なくとも一面にコアバンプを結合し、段階２２４で、このコアバンプを硬化させた後、段階２２６で、コアバンプがコア絶縁層を貫くようにコア基材の少なくとも一面に上記絶縁層を積層して形成される。
第２基板を第１基板に積層する過程において、コアバンプは、第１基板または第２基板に形成されたメッキの貫通孔または回路と結合して互いに電気的に繋がる。すなわち、第１コア基板及び第２コア基板が電気的に繋がって全層ＩＶＨ（ｉｎｔｅｒｓｔｉｔｉａｌ ｖｉａ ｈｏｌｅ）を形成することになる。このように、本実施例より形成される全層ＩＶＨ構造は、従来のペーストバンプ基板の積層により形成されるものと比すると、中間にコア基板及びメッキ層が十分な構造的強度を保有しているので全体的に安定した構造を構成することになる。また、コア基板の厚みが従来より厚いので、さらに安定的な層間接続が可能である。
ここで、第１基板及び第２基板は、それぞれ一つ以上含まれて多層印刷回路基板を形成することができる。また、ここで、コア基材や貫通孔、フィルメッキとして逆パルスメッキ及びコアバンプなどのような構成要素に対する具体的な内容は図２に関する記載での説明と同一である。
図４は、本発明の好ましいさらに別の実施例によるバンプを用いた印刷回路基板の製造方法を示す流れ図である。図４を参照すると、図２の説明のように第１基板３１０及び第２基板３２０を形成し、これに外層基板３３０は、段階３３２で、銅箔板に外層バンプを結合し、段階３３４で、この外層バンプを硬化させた後、段階３３６で、外層バンプが外層絶縁層を貫くように銅箔板に外層絶縁層を積層して形成させる。
このように形成された第１基板、第２基板及び外層基板を積層する過程において、第２基板のコアバンプは第１基板または他の第２基板に形成されたメッキの貫通孔や回路と互いに結合し、外層バンプは第１基板または第２基板に形成されたメッキの貫通孔や回路と結合するように一括積層して、圧着することで互いに電気的に連結させる。ここで、第１基板、第２基板及び外層基板はそれぞれ一つ以上含まれて多層印刷回路基板を形成することができる。また、ここでのコア基材や貫通孔、フィルメッキとして逆パルスメッキ及びコアバンプなどのような構成要素に対する具体的な内容は、図２に関する記載での説明と同一である。
本発明で用いられるコアバンプ、ペーストバンプ及び外層バンプの構成要素は、互いに同一であるか、または異なるが、通常的な導電性ペーストにより形成されるということは同一である。また、コア絶縁層、外層絶縁層、ペーストバンプ基板に含まれる第１絶縁層の構成要素は互いに同一であるか、または異なるが、通常的な範囲内でプリプレグ（ｐｒｅｐｒｅｇ）や樹脂層のような絶縁性物質からなることができる。また、本発明において回路または回路配線の形成は、エッチングのように当該技術分野の通常的な方法により行われることができ、特別に制限される事項はない。
図５は、本発明の好ましい一実施例によるバンプを用いた印刷回路基板の製造工程を示す工程図である。図５を参照すると、コア基材１０、導電層１２、貫通孔１４、フィルメッキ層１６、回路１８、２６、コアバンプ２０、絶縁層２２が示されている。
図５に示したように、本実施例による多層印刷回路基板は、コア基材に貫通孔を形成し、これをフィルメッキした後、フィルメッキされた貫通孔の両面にコアバンプを形成して絶縁層と導電層を積層して形成される。これをより具体的に説明する。
コアバンプを含むコア基板を製造するために、図５の（ａ）のようにベーキング（ｂａｋｉｎｇ）などの前処理工程を経た銅箔積層板（ＣＣＬ）などの導電層１２を含むコア基材１０を準備し、図５の（ｂ）のようにドリルで貫通孔１４を形成する。このように貫通孔の形成方法はドリルにより行われる。図５の（ｃ）のように貫通孔１４をフィルメッキし、これにより形成されたメッキ層を導電層１２と共に通常的な露光、現像、エッチング、検査を含む回路形成工程を適用して回路１８を形成する。ここで、回路配線を形成する方法は当業者に自明な範囲で行われることができるが、本発明の好ましい実施例によれば、フィルメッキは逆パルスメッキにより行って、逆パルスメッキの条件は下記のようである。
定電流密度（ｆｏｒｗａｒｄ ｃｕｒｒｅｎｔ ｄｅｎｓｉｔｙ）は１ないし１０ＡＳＤと、逆電流密度（ｒｅｖｅｒｓｅ ｃｕｒｒｅｎｔ ｄｅｎｓｉｔｙ）は５ないし５０ＡＳＤと、定電流時間（ｆｏｒｗａｒｄ ｔｉｍｅ）は１０ないし５００ｍｓと、
逆電流時間（ｒｅｖｅｒｓｅ ｔｉｍｅ）は０．４ないし２５ｍｓとする。
また、メッキ浴の条件は、
Ｃｕは５０ないし７０ｇ／ｌと、
Ｈ２ＳＯ４は６０ないし１００ｇ／ｌと、
Ｃｌは４０ないし６０ｍｇ／ｌと、
光沢剤（ｂｒｉｇｈｔｅｎｅｒ）は１０ないし３０ｍｌ／ｌと、
レベラ（ｌｅｖｅｌｌｅｒ）は２０ないし４０ｍｌ／ｌと、
Ｆｅ３＋は、１ないし７ｇ／ｌとしてメッキすることができる。
ここで、定電流密度が１ＡＳＤ未満であると、メッキが殆ど行われないので好ましくないし、１０ＡＳＤを超過するとメッキの粒子が粗くなりメッキ表面の状態が不良になって別途の後工程が追加されるという問題点があり、ホールの内部もメッキが粗くて粒子が不均一であるので伝導度の信頼性に影響を及ぼすことになるので好ましくない。また、逆電流密度は、上述した定電流密度と整流器の限界値に応じて定まり、逆電流時間とも関係があって、この逆電流密度は試験機により得ることができる。ここで、逆電流時間を０とすると、従来のＤＣ電流メッキに該当する。
このような逆パルスメッキは、水平ラインにて行われて連続作業が可能となり、作業時間及び作業効率を向上させることができる。本発明の好ましい実施例によれば、アトテック社（Ａｔｏｔｅｃｈ社）の水平ライン装置を本願発明のメッキに取り入れて、上述した条件下で貫通ホールをフィルメッキした。
図５の（ｄ）のようにフィルメッキ層１６の少なくとも一面に銀ペーストなどの導電性ペーストを印刷してコアバンプ２０を形成する。図５の（ｅ）のようにプリプレグなどの絶縁層２２を印刷配線１８の形成されたコア基材１０上に積層し、この絶縁層２２上に導電層２４を積層する。本発明の好ましい実施例によれば、絶縁層と導電層を共に含む樹脂コーティング銅箔（ＲＣＣ）を積層して、単一工程でコアバンプ２０が絶縁層２２の内部、導電層２４の下部に形成され得るようにすることができる。図５（ｆ）のように導電層に回路２６を形成して印刷回路基板を製造する。
図６は、本発明の好ましいさらに別の実施例によるバンプを用いた印刷回路基板の製造工程を示す工程図である。図６を参照すると、コア基材１０と３０、導電層１２、貫通孔１４、フィルメッキ層１６と３４、回路１８と３２、コアバンプ３６、絶縁層３８が示されている。
図６に示すように、この実施例による多層印刷回路基板は、第１基板、第２基板をそれぞれ並行して製造した後、これらを一括積層することで形成される。各単位工程は下記で具体的に説明する。
図７は、本発明の好ましいさらに別の実施例によるバンプを用いた印刷回路基板の製造工程を示す工程図である。図７を参照すると、コア基材１０と３０、導電層１２、貫通孔１４、フィルメッキ層１６と３４、回路１８と３２、コアバンプ３６、絶縁層３８と４４、銅薄板４０、外層バンプ４２が示されている。
図７に示したようにこの実施例による多層印刷回路基板は、第１基板、第２基板、外層基板をそれぞれ並行して製造した後、これらを一括積層することで形成される。各単位工程を分けて説明する。
（１）第１基板の製造工程
コアバンプが付着されていない第１基板を製造するために、図７の（ａ）のようにベーキングなどの前処理工程を行った銅箔積層板（ＣＣＬ）などの導電層１２を含むコア基材１０を準備し、図７の（ｂ）のようにドリルで貫通孔１４を形成する。図７の（ｃ）のようにこの貫通孔１４をフィルメッキするが、本発明においてフィルメッキは逆パルスメッキにより行う。これに対する詳しい説明は図５の説明と同一であるので以下具体的な説明は略する。
図７の（ｃ）のようにコア基材１０の表面の導電層１２に露光、現像、エッチング、検査を含む回路形成工程を適用して回路１８を形成する。回路形成工程が完了されると、基板は後述するレイアップ（Ｌａｙ−Ｕｐ）工程に移送される。
（２）第２基板の製造工程
コアバンプを含む第２基板は、図７の（ｄ）のように第１基板製造工程により製作された基板を準備し、図７の（ｅ）のように銀ペーストのような導電性ペーストでメッキされた貫通孔３４の一面にコアバンプ３６を印刷する。第２基板に結合されるコアバンプ３６は他の基板のメッキされた貫通孔や回路と電気的に繋がるし、第２基板のメッキされた貫通孔３４は他の基板または外層基板の外層バンプと結合される。
一括工程を行うために、図７の（ｆ）のようにプリプレグなどの絶縁層３８を回路３２の形成されたコア基材３０の一面に積層する。この過程にてコアバンプ３６がプリプレグなどの絶縁層３８を貫いて絶縁層の表面に突出される。
このように絶縁層３８の表面にコアバンプ３６を露出させることで一括積層時、安定的に他の基板のメッキ層や回路と結合することができるようになる。絶縁層３８の積層工程が完了されると、第２基板は後述するレイアップ工程に移送される。
（３）外層基板製造工程
図７の（ｇ）のように用意された銅箔板（Ｃｏｐｐｅｒ Ｆｏｉｌ）４０に図７の（ｈ）のように銀ペーストなどの導電性ペーストを印刷して外層バンプ４２を形成する。第２基板の製造工程にて言及したように、一括積層の効率性を高めるために図７の（ｉ）のようにプリプレグなどの外層絶縁層４４を銅箔板４０に積層する。この過程で銅箔板４０に形成された外層バンプ４２がプリプレグなどの外層絶縁層４４を貫いて外層絶縁層４４の表面に突出される。
このように表面に外層バンプ４２が露出されることで、一括積層過程中に他の基板のメッキ層や回路、また外層バンプ４２が安定的に結合して電気的に通電されることができる。外層絶縁層４４の積層工程が完了されると、後述するレイアップ工程に移送される。
（４）レイアップ及び一括積層工程
図７の（ｊ）のように第１基板、第２基板、外層基板をコアバンプ３６及び外層バンプ４２の位置が異なる基板のフィルメッキ層１６と整列されるようにレイアップ（Ｌａｙ−Ｕｐ）し、図７の（ｋ）のように一括積層された各基板を圧着して多層印刷回路基板を製造する。以後、印刷回路基板に外層回路を形成する工程は、従来の一般ビルドアップ（Ｂｕｉｌｄ−Ｕｐ）工程を適用することができる。
図７の（ｊ）、（ｋ）に示すように第１基板または第２基板を多層積層して所望の多層印刷回路基板を確保することができる。
図８は、本発明の好ましい一実施例、すなわち、図５に示した印刷回路基板の製造工程に応じて製造された印刷回路基板を示す断面図である。図８を参照すると、コア基材１０、フィルメッキ層１６、回路１８と２６、コアバンプ２０、絶縁層２２が示されている。
本発明の一実施例による印刷回路基板は、コア基材１０に貫通孔を形成してその内部にフィルメッキ層１６を形成した後、フィルメッキ層１６の両面にコアバンプ２０を形成して、回路１８の形成されたコア基材１０の両面に絶縁層２２を積層した後、外部回路２６を形成したものである。
図９は、本発明の好ましい別の実施例、すなわち、図７に示した印刷回路基板の製造工程に応じて製造された印刷回路基板を示す断面図である。図９を参照すると、コア基材１０と３０、フィルメッキ層３４、回路１８と３２、コアバンプ３６、絶縁層３８と４４、銅薄板４０、外層バンプ４２が示されている。
本発明の別の実施例による印刷回路基板は、コア基板に貫通孔を形成してその内部にフィルメッキ層３４を形成した基板と、この基板のフィルメッキ層３４にコアバンプ３６を形成した後コア絶縁層３８を積層した基板及び外層基板を一括積層して、フィルメッキ層３４とコアバンプ３６、外層バンプ４２が電気的連結を具現することができる。結果的に、フィルメッキ層３４及びコアバンプ３６、外層バンプ４２から構成される全層ＩＶＨ構造を安定的に形成することができる。ここで、外層基板は、銅薄板４０に外層バンプ４２と外層絶縁層４４が形成される。
また、本発明の好ましいさらに別の実施例によれば、コア基板に貫通孔を形成してその内部にフィルメッキ層３４を形成した基板と、この基板のフィルメッキ層３４にコアバンプ３６を形成した後コア絶縁層３８を積層した基板を一括積層してフィルメッキ層３４とコアバンプ３６が電気的連結を具現することになる。ここで、最外層はコア基材１０と３０に形成された回路１８で構成される。結果的にフィルメッキ層３４及びコアバンプ３６からなる全層ＩＶＨ構造を安定的に形成することができる。
このように本発明による印刷回路基板のコア基材１０と３０を構成する絶縁層の厚みは１００μｍないし４００μｍであることができる。これは逆パルスメッキにより貫通孔を充填することができるからである。
本発明は、上記実施例に限定されないし、多くの変形が本発明の思想内で当分野での通常の知識を持った者により可能となる。
従来技術によるバンプ基板を示す断面図である。 本発明の好ましい実施例によるバンプを用いた印刷回路基板の製造方法を示す流れ図である。 本発明の好ましい実施例によるバンプを用いた印刷回路基板の製造方法を示す流れ図である。 本発明の好ましい実施例によるバンプを用いた印刷回路基板の製造方法を示す流れ図である。 本発明の好ましい実施例によるバンプを用いた印刷回路基板の製造工程を示す工程図である。 本発明の好ましい実施例によるバンプを用いた印刷回路基板の製造工程を示す工程図である。 本発明の好ましい実施例によるバンプを用いた印刷回路基板の製造工程を示す工程図である。 本発明の好ましい実施例によるバンプを用いた印刷回路基板を示す断面図である。 本発明の好ましい実施例によるバンプを用いた印刷回路基板を示す断面図である。
符号の説明
１０、３０ コア基材
１２、２４ 導電層
１４ 貫通孔
１６、３４ フィルメッキ層
１８、２６、３２ 回路
２０、３６ コアバンプ
２２、３８、４４ 絶縁層
４０ 銅箔板
４２ 外層バンプ

Claims (19)

  1. （ａ）コア基材に貫通孔（ｔｈｒｏｕｇｈ ｈｏｌｅ）を形成する段階と、
    （ｂ）前記貫通孔をフィル（ｆｉｌｌ）メッキで充填し、前記コア基材の表面に回路を形成する段階と、
    （ｃ）前記貫通孔が形成された位置の少なくとも一面にコアバンプを結合する段階と、
    （ｄ）前記コアバンプを硬化させる段階と、
    （ｅ）前記コアバンプがコア絶縁層を貫くように前記コア基材の前記少なくとも一面に前記絶縁層を積層し、前記絶縁層の上部に導電層を積層する段階と、
    （ｆ）前記導電層に回路を形成する段階と
    を含み、前記フィルメッキは逆パルス（Ｒｅｖｅｒｓｅ Ｐｕｌｓｅ）メッキによるバンプを用いた印刷回路基板の製造方法。
  2. 前記回路に一つ以上のペーストバンプ基板を一括積層する段階をさらに含むが、
    前記ペーストバンプ基板は、
    銅箔板の一面にペーストバンプを結合する段階と、
    前記ペーストバンプを硬化させる段階と、
    前記ペーストバンプが第１絶縁層を貫くように前記銅箔板の前記一面に前記第１絶縁層を積層する段階と
    を含んで製造される請求項１に記載のバンプを用いた印刷回路基板の製造方法。
  3. 前記段階（ｅ）の前記絶縁層と前記導電層は樹脂コーティング銅箔（Ｒｅｓｉｎ Ｃｏａｔｅｄ Ｃｕ Ｆｏｉｌ、ＲＣＣ）により提供される請求項１に記載のバンプを用いた印刷回路基板の製造方法。
  4. 前記フィルメッキは、前記コア基材に含まれる絶縁層の厚みが１００μｍないし４００μｍである請求項１に記載のバンプを用いた印刷回路基板の製造方法。
  5. 前記フィルメッキは、水平ラインにて行われる請求項１に基材のバンプを用いた印刷回路基板の製造方法。
  6. 前記逆パルスメッキは、定電流密度（ｆｏｒｗａｒｄ ｃｕｒｒｅｎｔ ｄｅｎｓｉｔｙ）を１ないし１０ＡＳＤとし、定電流時間（ｆｏｒｗａｒｄ ｔｉｍｅ）を１０ないし５００ｍｓとし、逆電流密度（ｒｅｖｅｒｓｅ ｃｕｒｒｅｎｔ ｄｅｎｓｉｔｙ）を５ないし５０ＡＳＤとし、逆電流時間（ｒｅｖｅｒｓｅ ｔｉｍｅ）を０．４ないし２５ｍｓとして行う請求項１に記載のバンプを用いた印刷回路基板の製造方法。
  7. 第１基板と第２基板を一括積層して印刷回路基板を製造する方法において、
    前記第１基板は、
    （ａ）コア基材に貫通孔を形成する段階と、
    （ｂ）前記貫通孔をフィルメッキで充填し、前記コア基材の表面に回路を形成する段階と、を含んで形成されるし、
    前記第２基板は、
    （ｃ）前記第１基板の前記貫通孔が形成された位置の少なくとも一面にコアバンプを結合する段階と、
    （ｄ）前記コアバンプを硬化させる段階と、
    （ｅ）前記コアバンプがコア絶縁層を貫くように前記コア基材の前記少なくとも一面に前記絶縁層を積層する段階と、を含んで形成されて、
    前記フィルメッキは、逆パルス電流を用いたメッキであるバンプを用いた印刷回路基板の製造方法。
  8. 前記印刷回路基板は、一つ以上の前記第１基板及び一つ以上の前記第２基板を含み、
    前記コアバンプと前記フィルメッキされた前記貫通孔、または前記回路が互いに相応するように整列して積層した後、圧着して形成する請求項７に記載のバンプを用いた印刷回路基板の製造方法。
  9. （ｆ）銅箔板に外層バンプを結合する段階と、
    （ｇ）前記外層バンプを硬化させる段階と、
    （ｈ）前記外層バンプが外層絶縁層を貫くように前記銅箔板に前記外層絶縁層を積層する段階と、
    を含んで形成されて、前記第１基板または前記第２基板の最外層に位置する外層基板を製造する段階をさらに含む請求項７に記載のバンプを用いた印刷回路基板の製造方法。
  10. 前記印刷回路基板は、一つ以上の前記第１基板、一つ以上の前記第２基板及び一つ以上の外層基板を含み、
    前記コアバンプと前記フィルメッキされた前記貫通孔、または前記回路が互いに相応するように整列し、
    前記外層バンプと前記フィルメッキされた前記貫通孔、または前記回路が互いに相応するように整列して積層した後、
    圧着して形成する請求項９に記載のバンプを用いた印刷回路基板の製造方法。
  11. 前記フィルメッキは、前記コア基材に含まれる絶縁層の厚みが１００μｍないし４００μｍで行われる請求項７に記載のバンプを用いた印刷回路基板の製造方法。
  12. 前記フィルメッキは、水平ラインにて行われる請求項７に基材のバンプを用いた印刷回路基板の製造方法。
  13. 前記逆パルスメッキは、定電流密度（ｆｏｒｗａｒｄ ｃｕｒｒｅｎｔ ｄｅｎｓｉｔｙ）を１ないし１０ＡＳＤとし、定電流時間（ｆｏｒｗａｒｄ ｔｉｍｅ）を１０ないし５００ｍｓとし、逆電流密度（ｒｅｖｅｒｓｅ ｃｕｒｒｅｎｔ ｄｅｎｓｉｔｙ）を５ないし５０ＡＳＤとし、逆電流時間（ｒｅｖｅｒｓｅ ｔｉｍｅ）を０．４ないし２５ｍｓとして行う請求項７に記載のバンプを用いた印刷回路基板の製造方法。
  14. コア基材と、
    前記コア基材に形成される貫通孔と、
    前記貫通孔に充填されるフィルメッキ層と、
    前記コア基材の少なくとも一面に形成される回路と、
    前記フィルメッキ層の表面に形成されるコアバンプと、
    前記コアバンプを貫いて前記コア基材の前記少なくとも一面に形成される絶縁層と、
    前記絶縁層上に形成される導電層と、を含み、
    前記フィルメッキ層は逆パルスメッキにより形成されるバンプを用いた印刷回路基板。
  15. 前記コア基材に含まれる絶縁層の厚みが１００μｍないし４００μｍである請求項１４に記載のバンプを用いた印刷回路基板。
  16. コア基材と、
    前記コア基材に形成される貫通孔と、
    前記貫通孔に充填されるフィルメッキ層と、
    前記コア基材の少なくとも一面に形成される回路と、を含む一つ以上の第１基板と、
    前記第１基板の前記フィルメッキ層の表面に形成されるコアバンプと、
    前記コアバンプを貫き、前記コア基材の前記少なくとも一面に形成される絶縁層と、
    を含む一つ以上の第２基板を含み、
    前記フィルメッキ層は逆パルスメッキにより形成されるバンプを含む印刷回路基板。
  17. 銅箔板と、
    銅箔板の一面に結合する外層バンプと、
    前記外層バンプを貫き、前記銅箔板の前記一面に形成される絶縁層と、を含み、
    前記印刷回路基板の最外層に位置する一つ以上の外層基板をさらに含む請求項１６に記載のバンプを含む印刷回路基板。
  18. 前記一つ以上の第１基板、前記一つ以上の第２基板及び前記外層基板は、全層にＩＶＨ（ｉｎｔｅｒｓｔｉｔｉａｌ ｖｉａ ｈｏｌｅ）を形成する請求項１６に記載のバンプを用いた印刷回路基板。
  19. 前記コア基材に含まれる絶縁層の厚みが１００μｍないし４００μｍである請求項１６に記載のバンプを用いた印刷回路基板。
JP2007101687A 2006-04-11 2007-04-09 バンプを用いた印刷回路基板及びその製造方法 Pending JP2007281480A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060032635A KR100728754B1 (ko) 2006-04-11 2006-04-11 범프를 이용한 인쇄회로기판 및 그 제조방법

Publications (1)

Publication Number Publication Date
JP2007281480A true JP2007281480A (ja) 2007-10-25

Family

ID=38372554

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007101687A Pending JP2007281480A (ja) 2006-04-11 2007-04-09 バンプを用いた印刷回路基板及びその製造方法

Country Status (4)

Country Link
US (1) US8549744B2 (ja)
JP (1) JP2007281480A (ja)
KR (1) KR100728754B1 (ja)
CN (1) CN100586260C (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014107565A (ja) * 2012-11-27 2014-06-09 Samsung Electro-Mechanics Co Ltd 絶縁層の導通方法

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100722739B1 (ko) * 2005-11-29 2007-05-30 삼성전기주식회사 페이스트 범프를 이용한 코어기판, 다층 인쇄회로기판 및코어기판 제조방법
US7875809B2 (en) * 2007-06-21 2011-01-25 Kinsus Interconnect Technology Corp. Method of fabricating board having high density core layer and structure thereof
KR101068466B1 (ko) 2009-07-27 2011-09-28 한국과학기술원 적층용 단위 기판의 제조방법과, 단위 기판을 이용한 다층 기판 및 그 제조방법
JP5719560B2 (ja) * 2009-10-21 2015-05-20 株式会社半導体エネルギー研究所 端子構造の作製方法
KR101088792B1 (ko) * 2009-11-30 2011-12-01 엘지이노텍 주식회사 인쇄회로기판 및 그 제조방법
CN102961110A (zh) * 2012-11-07 2013-03-13 深圳市资福技术有限公司 一种可接触式充电的胶囊内窥镜
US10154598B2 (en) 2014-10-13 2018-12-11 Rohm And Haas Electronic Materials Llc Filling through-holes
CN105188270A (zh) * 2015-08-31 2015-12-23 珠海方正科技多层电路板有限公司 一种电路板的制作方法及利用其制作的电路板
US9990707B2 (en) * 2016-05-11 2018-06-05 International Business Machines Corporation Image analysis methods for plated through hole reliability
CN106332476A (zh) * 2016-11-09 2017-01-11 珠海杰赛科技有限公司 一种多层pcb板的制备工艺
CN106686881A (zh) * 2017-03-02 2017-05-17 东莞市五株电子科技有限公司 一种软硬结合印刷电路板及其制作方法
CN109936919A (zh) * 2019-03-05 2019-06-25 惠州市特创电子科技有限公司 一种通过导电膏导通的高频传输线路板及其制备方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09181452A (ja) * 1995-12-25 1997-07-11 Matsushita Electric Works Ltd 多層プリント配線板の製造方法
JP2001168228A (ja) * 1999-12-08 2001-06-22 Toshiba Corp プリント配線基板、プリント配線基板の製造方法、半導体パッケージ、半導体パッケージの製造方法、及び半導体装置
JP2002009441A (ja) * 2000-06-22 2002-01-11 Toshiba Corp プリント配線板およびその製造方法
JP2003060349A (ja) * 2001-08-08 2003-02-28 Toyota Industries Corp ビアホールの銅メッキ方法
WO2004093508A1 (ja) * 2003-04-18 2004-10-28 Ibiden Co., Ltd. フレックスリジッド配線板
WO2004103039A1 (ja) * 2003-05-19 2004-11-25 Dai Nippon Printing Co., Ltd. 両面配線基板および両面配線基板の製造方法並びに多層配線基板

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3654982B2 (ja) * 1995-12-13 2005-06-02 株式会社東芝 多層印刷配線板の製造方法
JP3981227B2 (ja) * 1999-12-28 2007-09-26 テセラ・インターコネクト・マテリアルズ，インコーポレイテッド 多層配線基板とその製造方法
JP2001267726A (ja) * 2000-03-22 2001-09-28 Toyota Autom Loom Works Ltd 配線基板の電解メッキ方法及び配線基板の電解メッキ装置
JP2002353627A (ja) * 2001-05-23 2002-12-06 Kyocera Chemical Corp 多層プリント配線板及びその製造方法
US6504111B2 (en) * 2001-05-29 2003-01-07 International Business Machines Corporation Solid via layer to layer interconnect
TW560818U (en) * 2003-03-21 2003-11-01 Unimicron Technology Corp Inner layer structure of circuit board

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09181452A (ja) * 1995-12-25 1997-07-11 Matsushita Electric Works Ltd 多層プリント配線板の製造方法
JP2001168228A (ja) * 1999-12-08 2001-06-22 Toshiba Corp プリント配線基板、プリント配線基板の製造方法、半導体パッケージ、半導体パッケージの製造方法、及び半導体装置
JP2002009441A (ja) * 2000-06-22 2002-01-11 Toshiba Corp プリント配線板およびその製造方法
JP2003060349A (ja) * 2001-08-08 2003-02-28 Toyota Industries Corp ビアホールの銅メッキ方法
WO2004093508A1 (ja) * 2003-04-18 2004-10-28 Ibiden Co., Ltd. フレックスリジッド配線板
WO2004103039A1 (ja) * 2003-05-19 2004-11-25 Dai Nippon Printing Co., Ltd. 両面配線基板および両面配線基板の製造方法並びに多層配線基板

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014107565A (ja) * 2012-11-27 2014-06-09 Samsung Electro-Mechanics Co Ltd 絶縁層の導通方法

Also Published As

Publication number Publication date
CN100586260C (zh) 2010-01-27
US20070235220A1 (en) 2007-10-11
CN101056504A (zh) 2007-10-17
KR100728754B1 (ko) 2007-06-19
US8549744B2 (en) 2013-10-08

Similar Documents

Publication Publication Date Title
JP2007281480A (ja) バンプを用いた印刷回路基板及びその製造方法
US8687380B2 (en) Wiring board and method for manufacturing the same
JP4287458B2 (ja) ペーストバンプを用いた印刷回路基板およびその製造方法
US7681310B2 (en) Method for fabricating double-sided wiring board
US8158503B2 (en) Multilayer interconnection substrate and method of manufacturing the same
US20090277679A1 (en) Method of manufacturing PCB and PCB manufactured by the same
JP2004311927A (ja) 多層印刷回路基板の製造方法
JP2006049793A (ja) プリント基板の並列式製造方法
JP2007150313A (ja) ペーストバンプを用いたコア基板、多層印刷回路基板及びコア基板の製造方法
KR100734234B1 (ko) 다층 인쇄회로기판 및 그 제조방법
KR100704920B1 (ko) 범프기판을 이용한 인쇄회로기판 및 제조방법
JP2009111331A (ja) 印刷回路基板及びその製造方法
KR100704922B1 (ko) 페이스트 범프를 이용한 인쇄회로기판 및 그 제조방법
KR100734244B1 (ko) 다층 인쇄회로기판 및 그 제조방법
JP2006165242A (ja) プリント配線板およびその製造方法
KR100704927B1 (ko) 페이스트 범프를 이용한 인쇄회로기판 및 그 제조방법
KR100754071B1 (ko) 전층 ｉｖｈ 공법의 인쇄회로기판의 제조방법
JP2007335631A (ja) 積層配線板の製造方法
KR100658972B1 (ko) 인쇄회로기판 및 그 제조방법
KR100658437B1 (ko) 범프기판를 이용한 인쇄회로기판 및 제조방법
JP2004072125A (ja) 印刷配線板の製造方法および印刷配線板
JP4522282B2 (ja) 多層フレキシブル回路配線基板の製造方法
KR20060003847A (ko) 내층 알씨씨에 범퍼가 구비된 범프 홀을 갖는 다층인쇄회로기판 및 이의 제조방법
JP4302045B2 (ja) 多層フレキシブル回路配線基板及びその製造方法
JPH11191482A (ja) プリント配線板の製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090421

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090721

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100119