KR101088792B1 - 인쇄회로기판 및 그 제조방법 - Google Patents

인쇄회로기판 및 그 제조방법 Download PDF

Info

Publication number
KR101088792B1
KR101088792B1 KR1020090116883A KR20090116883A KR101088792B1 KR 101088792 B1 KR101088792 B1 KR 101088792B1 KR 1020090116883 A KR1020090116883 A KR 1020090116883A KR 20090116883 A KR20090116883 A KR 20090116883A KR 101088792 B1 KR101088792 B1 KR 101088792B1
Authority
KR
South Korea
Prior art keywords
circuit board
forming
insulating layer
pattern
layer
Prior art date
Application number
KR1020090116883A
Other languages
English (en)
Other versions
KR20110060329A (ko
Inventor
김진수
김덕남
안재현
이상명
서영욱
안치희
윤성운
남명화
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020090116883A priority Critical patent/KR101088792B1/ko
Priority to TW099139220A priority patent/TWI449483B/zh
Priority to CN201080053580.0A priority patent/CN102648670B/zh
Priority to JP2012541940A priority patent/JP2013512581A/ja
Priority to US13/512,748 priority patent/US20130062106A1/en
Priority to PCT/KR2010/008469 priority patent/WO2011065788A2/en
Publication of KR20110060329A publication Critical patent/KR20110060329A/ko
Application granted granted Critical
Publication of KR101088792B1 publication Critical patent/KR101088792B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • H05K3/4658Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern characterized by laminating a prefabricated metal foil pattern, e.g. by transfer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01Tools for processing; Objects used during processing
    • H05K2203/0104Tools for processing; Objects used during processing for patterning or coating
    • H05K2203/0108Male die used for patterning, punching or transferring
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/205Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a pattern electroplated or electroformed on a metallic carrier
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007Surface contacts, e.g. bumps
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4647Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer around previously made via studs
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

본 발명은 인쇄회로기판의 구조 및 그 제조방법에 관한 것으로, 특히 제조공정은 제1회로패턴 상에 연결범프를 형성하고, 제1절연층을 형성하여 내층회로기판을 형성하는 1단계와 금속 시드층이 형성된 제2절연층를 금형 가공하여 제2회로패턴을 형성하여 외층회로기판을 형성하는 2단계, 그리고 상기 내층 회로기판과 외층회로기판을 어라인하여 적층 하는 3단계를 포함하여 구성되는 것을 특징으로 한다.
본 발명에 따르면, 회로가 절연층에 매립된 구조의 고밀도 및 신뢰성이 향상된 인쇄회로기판의 구조를 제공할 수 있으며, 시드층이 결합된 절연층의 사용으로 최외각회로를 형성하기 위한 시드층 형성공정을 제거할 수 있으며, 연결범프 형태의 도통 구조물을 통해 종래의 비아홀을 가공하고, 도전물질을 충진하는 공정의 어려움을 제거하였으며, 충진된 물질의 표면 연마공정을 제거하여 회로의 불량률을 현저하게 낮출 수 있는 장점이 있다.
인쇄회로기판, 매립(Buried), 연결범프

Description

인쇄회로기판 및 그 제조방법{Printed Circuit Board and Manufacturing method of the same}
본 발명은 외층 회로패턴이 매립된 구조의 인쇄회로기판의 제조방법 및 구조에 관한 것이다.
고밀도 패턴의 신뢰성을 향상시키기 위한 방법으로 비아 및 패턴을 절연층 내에 매립시키는 구조에 대한 기술이 주류를 이루고 있다. 이러한 매립형 인쇄회로기판을 제조하는 방법에는 크게 두 가지가 있다. 첫째, 회로 패턴을 먼저 구현한 후 절연층에 함침 시킨 후, 회로 패턴을 구현하기 위해 사용했던 시드층을 제거하여 최종 회로를 형성하는 방법과 둘째는 회로 형상과 동일한 양각 패턴이 그려진 금형을 제작하여 절연층에 음각패턴을 구현한 후, 그 음각패턴을 도전물질로 채운 후 표면 연마를 통해 최종 회로를 형성시키는 방법이 그것이다.
도 1a는 전자의 회로패턴 구현 후 절연층에 함침시키는 방법의 구체적인 공정예를 도시한 것이다.
구체적으로는, (a) 비아홀(14)과 내층회로(12)가 구현된 코어층(10)을 마련하고, (b) 캐리어필름(24)에 부착된 시드층(20) 상에 회로패턴(22)이 구현된 기판 을 2개 형성한 후, (c) 상기 코어층(10)에 상술한 기판 2장을 압착하여 적층하고, 캐리어필름을 제거하며, (d)비아홀 개방영역이 될 영역을 DFR 노광 현상을 통해 형성한 후 (e) 개방영역의 시드층(20)의 일부를 제거한다. (f) 이후, 시드층의 제거영역에 표면동도금(52)을 수행하고, (g) 다시 DFR 적층 후 다시 시드층의 일부 영역을 제거하여 다른 비아홀(60)을 가공하고, (h) DFR 박리 후, 솔더페이스트를 도포하여 접속비아(54), 접속패드(62)를 형성하는 공정으로 수행된다.
그러나 이러한 공정은 매립된 패턴을 구현하기 위하여 상술한 것처럼 회로패턴(22)이 구현된 기판을 미리 제작을 하여야 하며, 따라서 그 패턴은 1회성으로 한정되게 되어 생산성에 매우 비효율적이며 공정의 복잡함으로 인한 문제가 있다.
도 1b에 도시한 것처럼, 종래의 몰드를 이용하는 방식을 살펴보면, (a) 금속 금형(1)에 절연수지상에 형성된 절연층을 마련하고, (b) 금속금형(1)을 절연층(3)에 압착하는 단계, (c) 금형을 제거하고, (d) 비아홀(4)을 형성하고, (e) 절연층 상에 무전해 동도금층(5)을 형성하며, (f) 상기 무전해 동도금층(5)의 상부에 전해동도금층(6)을 형성한 후, (g) 표면을 연마하여 인쇄회로기판을 완성하게 된다.
그러나 이러한 방식은 몰드를 통해 음각의 패턴을 제작한 후, 도전 물질로 음각패턴을 채우는데 고난도의 기술을 필요로 하게 되는바, 공정의 지연 및 비효율성을 초래하며, 표면 연마 공정이 필수적으로 필요하게 되어 회로의 정밀도가 떨어지는 문제가 발생하게 된다.
본 발명은 상술한 문제를 해결하기 위하여 안출된 것으로, 본 발명의 목적은 회로가 절연층에 매립된 구조의 고밀도 및 신뢰성이 향상된 인쇄회로기판의 구조 및 불필요한 공정의 제거를 통해 공정 효율성 및 생산성을 향상할 수 있는 제조공정을 제공하는 데 있다.
상술한 과제를 해결하기 위한 수단으로서, 본 발명은 제1회로패턴 상에 연결범프를 형성하고, 제1절연층을 형성하여 내층회로기판을 형성하는 1단계; 시드층이 형성된 제2절연층를 금형 가공하여 제2회로패턴을 형성하여 외층회로기판을 형성하는 2단계; 상기 내층회로기판과 외층회로기판을 어라인하여 적층 하는 3단계; 를 포함하는 인쇄회로기판의 제조방법을 제공한다.
특히, 상기 1단계는, a 1) 제1회로패턴 상부에 감광물질을 도포하고 연결범프패턴을 형성하는 단계; a 2) 상기 연결범프패턴에 금속물질을 충진하는 단계; a 3) 상기 감광물질의 제거 후, 제1절연층을 적층 하는 단계; 를 포함하여 이루어질 수 있다. 물론, 이 경우 상기 a 2) 단계는, 상기 금속물질을 Cu, Ag, Sn, Au, Ni, Pd 중 하나 이상을 포함할 수 있다. 또한, 상기 도전성 금속 물질의 충진 이후에 경화공정을 더 포함할 수 있다.
상술한 금속물질의 충진 공정은 무전해 도금, 전해도금, 스크린인쇄(screen printing), 스퍼터링(suppering), 증발법(evaporation), 잉크젯팅, 디스펜싱 중 어 느 하나 또는 이들의 조합된 방식을 이용하여 충진하는 단계로 형성할 수 있다.
또한, 상기 a 3) 단계는, 상기 연결범프의 상부 면이 상기 제1절연층의 표면상으로 노출되도록 절연층을 형성하는 단계로 형성할 수 있다.
상술한 제조공정에 있어서, 상기 2단계는, b 1) 일면에 금속시드층이 형성된 제2절연층을 양각금형으로 음각패턴을 각인하는 단계; b 2) 상기 각인된 음각의 제2절연층 영역에 금속물질을 충진하여 제2회로패턴을 형성하는 단계; 를 포함하여 형성할 수 있다..
이 경우 구체적으로는, 상기 b 1) 단계는, 상기 음각패턴의 하부 면에 상기 금속시드층이 노출되도록 화학적 또는 물리적 처리를 수행하는 단계를 더 포함하여 형성할 수 있다.
또한, 상기 b 2) 단계는, Cu, Ag, Sn, Au, Ni, Pd 중 하나 이상의 금속물질을 무전해 도금, 전해도금, 스크린인쇄(screen printing), 스퍼터링(suppering), 증발법(evaporation), 잉크젯팅, 디스펜싱 중 어느 하나 또는 이들의 조합된 방식을 이용하여 충진하는 단계로 형성할 수 있다.
아울러, 본 발명에 따른 상기 3단계는, 상기 내층회로기판과 외층회로기판을 열과 압력을 이용한 프레스 압착을 통해 적층 하는 단계로 형성할 수 있으며, 이 경우 상기 제1 및 제2절연층을 반경화상태로 하여 상호 적층 하도록 형성할 수 있다.
또한, 본 발명에 따른 제조공정은 상기 3단계 이후에 상기 금속시드층을 제거하는 단계를 더 포함할 수 있다.
상술한 제조공정의 어느 경우이던, 상기 제1단계 전에 제2단계가 먼저 수행되거나, 또는 동시에 수행될 수 있다. 즉 내층회로기판과 외층회로기판의 제조순서를 어느 것이 먼저 되어도 본 발명에 요지에 포함된다고 할 것이다.
이상과 같은 제조공정에 의하면 다음과 같은 구조의 인쇄회로기판을 제조할 수 있다.
구체적으로는, 상기 제1회로패턴 상에 형성되는 적어도 1 이상의 연결범프; 상기 연결범프를 수용하며, 상기 제1회로패턴상에 적층되는 제1절연층; 상기 연결범프로 상기 제1회로패턴과 연결되는 매립형 제2회로패턴; 상기 제2회로패턴을 수용하며, 상기 제1절연층과 밀착하여 적층되는 제2절연층; 을 포함하는 인쇄회로기판으로 형성할 수 있다.
이 경우 상기 제2회로패턴은 상기 제2절연층의 두께 이하로 형성할 수 있으며, 상기 제1 및 제2 회로패턴은 Cu, Ag, Sn, Au, Ni, Pd 중 어느 하나로 구성될 수 있다.
본 발명에 따르면, 회로가 절연층에 매립된 구조의 고밀도 및 신뢰성이 향상된 인쇄회로기판의 구조를 제공할 수 있는 효과가 있다.
특히, 제조공정에 있어서, 시드층이 결합된 절연층의 사용으로 최외각회로를 형성하기 위한 시드층 형성공정을 제거할 수 있으며, 연결범프 형태의 도통 구조물을 통해 종래의 비아홀을 가공하고, 도전물질을 충진하는 공정의 어려움을 제거하였으며, 충진된 물질의 표면 연마공정을 제거하여 회로의 불량률을 현저하게 낮출 수 있는 장점이 있다.
이하에서는 첨부한 도면을 참조하여 본 발명에 따른 구성 및 작용을 구체적으로 설명한다. 첨부 도면을 참조하여 설명함에 있어, 도면 부호에 관계없이 동일한 구성요소는 동일한 참조부여를 부여하고, 이에 대한 중복설명은 생략하기로 한다. 제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다.
도 2a 내지 도 2d는 본 발명에 따른 제조공정의 순서도 및 공정도를 개략적으로 도시한 것이다.
본 발명에 따른 인쇄회로기판의 제조공정은 크게 제1회로패턴 상에 연결범프를 형성하고, 제1절연층을 형성하여 내층회로기판을 형성하는 1단계와 시드층이 형성된 제2절연층를 금형 가공하여 제2회로패턴을 형성하여 외층회로기판을 형성하는 2단계, 상기 내층회로기판과 외층회로기판을 어라인하여 적층 하는 3단계를 포함하여 이루어지는 것을 요지로 한다.
1. 내층회로기판의 형성단계(제1단계; 도 2b)
본 발명에 따른 내층회로기판을 형성하는 1단계는, 도시된 것과 같이, 우선 S 1단계로 베이스기판(112) 상에 제1회로패턴(111)이 형성된 내층회로기판 상에 감광물질층(120)을 형성한다. 상기 감광물질층은 포토리소그라피 공법을 적용할 수 있는 감광성 물질을 포괄하며, 일례로 본 일 실시예에서는 드라이필름레지스 트(DFR)을 이용할 수 있다.
S 2단계로 상기 감광물질층(120)에 포토리소그라피 공법에 의해 연결범프패턴(H)를 형성한다. 이는 일반적인 노광, 현상, 에칭 공정을 통해 수행된다.
S 3단계로 상기 연결범프패턴(H)에 금속물질을 충진하여 연결범프(130)를 형성한다. 상기 연결범프(130)를 형성하는 금속물질은 Cu, Ag, Sn, Au, Ni, Pd 중 어느 하나로 형성되는 금속 페이스트를 이용하거나, 또는 이들 물질을 이용하여 무전해 도금, 전해도금, 스크린인쇄(screen printing), 스퍼터링(suppering), 증발법(evaporation), 잉크젯팅, 디스펜싱 중 어느 하나 또는 이들의 조합된 방식을 이용하여 충진할 수 있다.
이후, S 4단계로, 상기 연결범프(130)이 형성된 내층회로기판 상부에 제1절연층(140)을 어라인하고, 압착한다. 특히 이 공정은 바람직하게는 상기 연결범프(130)의 상부 면이 상기 제1절연층(140)의 표면 위로 노출되도록 형성하는 것이 바람직하다.
상술한 공정 단계를 통해 본 발명에 따른 내층회로기판을 형성할 수 있게 된다.
2. 외층회로기판 형성단계(제2단계; 도 2c)
상기 제1단계와 이하에서 기술할 외층회로기판의 형성단계는 제1단계가 먼저 수행될 수도 있지만, 제2단계가 먼저 수행되어도 무방하다. 즉 내층 및 외층 회로기판을 형성하는 단계의 순서가 바뀌어도 본 발명의 요지에 포함되는 것은 자명하다 할 것이다.
본 발명에 따른 외층회로기판 형성단계는, 도시된 것과 같이, 우선 제2절연층(210)의 일면에 금속 시드층(220)이 형성된 베이스재를 준비하여, 양각의 패턴이 형성된 금형(X)을 각인하여 제2회로패턴이 형성될 음각패턴을 형성한다(P 1~P 2단계). 이 경우, 상기 양각 금형의 패턴의 두께는 상기 제1절연층과 동일하게 형성되는 것이 바람직하나, 더 두껍게 형성되는 것도 무방하다. 또한, 본 단계에서는 상기 음각패턴의 하부 면에 상기 금속시드층이 노출되도록 화학적 또는 물리적 처리를 수행하는 단계를 더 포함하여 형성될 수도 있다. 아울러 상기 금속 시드층의 두께는 상기 제2절연층의 두께보다 얇은 것이 바람직하다.
다음으로, P 3단계에서 도시된 것처럼, 금형을 분리하고, P 4단계에서 도시된 것과 같이 음각의 패턴 내부로 금속물질을 충진하여 제2회로패턴(230)을 형성하다. 따라서 상기 제2절연층(210)과 동일하거나 그 이하의 두께로 상기 제2회로패턴(230)이 형성될 수 있다.
상기 금속물질의 충진은 Cu, Ag, Sn, Au, Ni, Pd 중 어느 하나로 형성되는 금속 페이스트를 이용하거나, 또는 이들 물질을 이용하여 무전해 도금, 전해도금, 스크린인쇄(screen printing), 스퍼터링(suppering), 증발법(evaporation), 잉크젯팅, 디스펜싱 중 어느 하나 또는 이들의 조합된 방식을 이용하여 충진할 수 있다.
3. 어라인 및 적층단계(제3단계; 도 2d)
상술한 제조공정에 의해 각각 형성된 내층회로기판(100) 및 외층회로기판(200)을 정렬하여 적층 하는 단계로 구성된다.
구체적으로는, Q 1에 도시된 것처럼, 상기 금속시드층(220)의 표면을 외부로 하여 제2회로패턴(210)을 상기 제1절연층(140)과 어라인 하고, 이후 열과 압력을 통한 프레스 가공 등의 방법으로 두 기판을 압착한다(Q 2단계). 이 경우 상기 제1 및 제2절연층을 반경화상태로 하여 상호 적층 할 수 있으며, 이는 접착의 효율을 높일 수 있는 장점이 있다.
또한, 상기 3단계 이후에 상기 금속시드층을 제거하는 단계(Q 3단계)를 더 포함할 수 있다.
상술한 제조공정에 따라 제조되는 인쇄회로기판은 다음과 같은 구조를 구비할 수 있다. 도 2d의 Q 3단계의 도면을 참조하여 보면 다음과 같다.
본 발명에 따른 인쇄회로기판은, 상기 제1회로패턴(111) 상에 형성되는 적어도 1 이상의 연결범프(130)가 구비되며, 아울러 상기 연결범프는 상기 제1회로패턴상에 적층되는 제1절연층(140)에 수용된다. 물론 상기 제1절연층은 상기 제1회로패턴(111)에 적층된 구조로 형성된다.
또한, 상기 제1절연층의 상부에는 제2절연층(210)이 형성되며, 특히 상기 제2절연층의 내부에는 상기 연결범프(130)을 매개로 상기 제1회로패턴과 연결되는 매립형 제2회로패턴(230)이 형성된다.
즉, 상기 제2회로패턴(230)의 하부와 연결되는 연결범프(130)가 제1절연층(140)을 관통하여 제1회로패턴(111)과 연결되는 구조로 형성되며, 상기 제2회로패턴(230)은 제2절연층(210)에 매립형으로 형성되게 된다.
이와 같은 구조의 인쇄회로기판은 회로가 절연층에 매립된 구조로 형성되어 고밀도 및 고 신뢰성을 구비하게 된다. 또한, 이를 제조하기 위한 상술한 본 발명에 따른 제조공정은 시간이 지연되는 불필요한 공정을 제거하여 공정의 효율성을 향상시키며, 회로의 불량률을 현저하게 낮출 수 있음은 상술한 바와 같다.
전술한 바와 같은 본 발명의 상세한 설명에서는 구체적인 실시예에 관해 설명하였다. 그러나 본 발명의 범주에서 벗어나지 않는 한도 내에서는 여러 가지 변형이 가능하다. 본 발명의 기술적 사상은 본 발명의 기술한 실시예에 국한되어 정해져서는 안 되며, 특허청구범위뿐만 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.
도 1a 및 도 1b는 종래기술에 따른 매립형 인쇄회로기판의 제조공정도이다.
도 2a 내지 도 2d는 본 발명에 따른 인쇄회로기판의 제조순서도 및 공정도를 도시한 것이다.

Claims (16)

  1. 제1회로패턴 상부에 감광물질을 도포하고 연결범프패턴을 형성한 후 상기 연결범프패턴에 금속물질을 충진함으로써 상기 제1회로패턴 상에 연결범프를 형성하고, 상기 감광물질의 제거 후, 제1절연층을 형성하여 내층회로기판을 형성하는 1단계;
    금속 시드층이 형성된 제2절연층를 금형 가공하여 제2회로패턴을 형성하여 외층회로기판을 형성하는 2단계;
    상기 내층회로기판의 제1 절연층과 상기 외층회로기판의 제2회로패턴을 어라인하여 적층 하는 3단계;
    를 포함하는 인쇄회로기판의 제조방법.
  2. 삭제
  3. 청구항 1에 있어서,
    상기 a 2) 단계는, 상기 금속물질을 Cu, Ag, Sn, Au, Ni, Pd 중 하나 이상을 포함하는 것을 특징으로 하는 인쇄회로기판의 제조방법.
  4. 청구항 1에 있어서,
    상기 도전성 금속 물질의 충진 이후에 경화공정을 더 포함하는 것을 특징으로 하는 인쇄회로기판의 제조방법.
  5. 청구항 1에 있어서,
    상기 a 2) 단계는,
    무전해 도금, 전해도금, 스크린인쇄(screen printing), 스퍼터링(suppering), 증발법(evaporation), 잉크젯팅, 디스펜싱 중 어느 하나 또는 이들의 조합된 방식을 이용하여 충진하는 단계인 것을 특징으로 하는 인쇄회로기판의 제조방법.
  6. 청구항 1에 있어서,
    상기 a 3) 단계는,
    상기 연결범프의 상부 면이 상기 제1절연층의 표면상으로 노출되도록 절연층을 형성하는 단계인 것을 특징으로 하는 인쇄회로기판의 제조방법.
  7. 청구항 1, 3 내지 6중 어느 한 항에 있어서,
    상기 2단계는,
    b 1) 일면에 금속시드층이 형성된 제2절연층을 양각금형으로 음각패턴을 각인하는 단계;
    b 2) 상기 각인된 음각의 제2절연층 영역에 금속물질을 충진하여 제2회로패턴을 형성하는 단계;
    를 포함하는 것을 특징으로 하는 인쇄회로기판의 제조방법.
  8. 청구항 7에 있어서,
    상기 b 1) 단계는,
    상기 음각패턴의 하부 면에 상기 금속시드층이 노출되도록 화학적 또는 물리적 처리를 수행하는 단계를 더 포함하는 것을 특징으로 하는 인쇄회로기판의 제조방법.
  9. 청구항 7에 있어서,
    상기 b 2) 단계는,
    Cu, Ag, Sn, Au, Ni, Pd 중 하나 이상의 금속물질을 무전해 도금, 전해도금, 스크린인쇄(screen printing), 스퍼터링(suppering), 증발법(evaporation), 잉크젯팅, 디스펜싱
    중 어느 하나 또는 이들의 조합된 방식을 이용하여 충진하는 단계인 것을 특징으로 하는 인쇄회로기판의 제조방법.
  10. 청구항 7에 있어서,
    상기 3단계는,
    상기 내층회로기판과 외층회로기판을 열과 압력을 이용한 프레스 압착을 통해 적층 하는 단계인 것을 특징으로 하는 인쇄회로기판의 제조방법.
  11. 청구항 10에 있어서,
    상기 3단계는,
    상기 제1 및 제2절연층을 반경화상태로 하여 상호 적층 하는 것을 특징으로 하는 인쇄회로기판의 제조방법.
  12. 청구항 7에 있어서,
    상기 3단계 이후에 상기 금속시드층을 제거하는 단계를 더 포함하는 것을 특징으로 하는 인쇄회로기판의 제조방법.
  13. 청구항 7에 있어서,
    상기 1단계 전에 2단계가 먼저 수행되거나, 또는 동시에 수행되는 것을 특징으로 하는 인쇄회로기판의 제조방법.
  14. 삭제
  15. 삭제
  16. 삭제
KR1020090116883A 2009-11-30 2009-11-30 인쇄회로기판 및 그 제조방법 KR101088792B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020090116883A KR101088792B1 (ko) 2009-11-30 2009-11-30 인쇄회로기판 및 그 제조방법
TW099139220A TWI449483B (zh) 2009-11-30 2010-11-15 印刷電路板及其製造方法
CN201080053580.0A CN102648670B (zh) 2009-11-30 2010-11-26 印刷电路板及其制造方法
JP2012541940A JP2013512581A (ja) 2009-11-30 2010-11-26 プリント回路基板及びその製造方法
US13/512,748 US20130062106A1 (en) 2009-11-30 2010-11-26 Printed Circuit Board and Method of Manufacturing the Same
PCT/KR2010/008469 WO2011065788A2 (en) 2009-11-30 2010-11-26 Printed circuit board and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090116883A KR101088792B1 (ko) 2009-11-30 2009-11-30 인쇄회로기판 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20110060329A KR20110060329A (ko) 2011-06-08
KR101088792B1 true KR101088792B1 (ko) 2011-12-01

Family

ID=44067129

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090116883A KR101088792B1 (ko) 2009-11-30 2009-11-30 인쇄회로기판 및 그 제조방법

Country Status (6)

Country Link
US (1) US20130062106A1 (ko)
JP (1) JP2013512581A (ko)
KR (1) KR101088792B1 (ko)
CN (1) CN102648670B (ko)
TW (1) TWI449483B (ko)
WO (1) WO2011065788A2 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104039086B (zh) * 2014-06-06 2016-11-02 中国航天科技集团公司第九研究院第七七一研究所 一种三维凸点印制电路板及其制作方法
CN104582296A (zh) * 2014-12-26 2015-04-29 上海蓝沛新材料科技股份有限公司 一种基于微纳米压印和加成法技术的双层线路板及其制备方法
CN106034373B (zh) * 2015-03-10 2018-09-25 上海量子绘景电子股份有限公司 高密度多层铜线路板及其制备方法
KR101740816B1 (ko) * 2015-05-27 2017-05-26 삼성전기주식회사 칩 인덕터
US10147533B2 (en) 2015-05-27 2018-12-04 Samsung Electro-Mechanics Co., Ltd. Inductor
KR101983190B1 (ko) * 2017-06-23 2019-09-10 삼성전기주식회사 박막 인덕터
CN113556879B (zh) * 2020-04-23 2023-12-12 源秩科技(上海)有限公司 电路板制作方法及其线路层加工装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001320150A (ja) 2000-02-29 2001-11-16 Mitsui Chemicals Inc スタンパを使った配線基板の製造方法及び配線基板

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0918151A (ja) * 1995-06-28 1997-01-17 Toshiba Corp 実装回路装置およびその製造方法
US6143116A (en) * 1996-09-26 2000-11-07 Kyocera Corporation Process for producing a multi-layer wiring board
JPH11307937A (ja) * 1998-04-18 1999-11-05 Ibiden Co Ltd コア基板、コア基板の製造方法及び多層プリント配線板
US6565954B2 (en) * 1998-05-14 2003-05-20 Matsushita Electric Industrial Co., Ltd. Circuit board and method of manufacturing the same
US6274821B1 (en) * 1998-09-16 2001-08-14 Denso Corporation Shock-resistive printed circuit board and electronic device including the same
JP2000323838A (ja) * 1999-03-04 2000-11-24 Soshin Electric Co Ltd 多層基板の製造方法
JP4444435B2 (ja) * 2000-03-06 2010-03-31 ソニーケミカル&インフォメーションデバイス株式会社 プリント配線基板及びプリント配線基板の製造方法
US6623844B2 (en) * 2001-02-26 2003-09-23 Kyocera Corporation Multi-layer wiring board and method of producing the same
JP2003204140A (ja) * 2002-01-10 2003-07-18 Sony Corp 配線基板の製造方法、多層配線基板の製造方法および多層配線基板
CN1492491A (zh) * 2002-10-21 2004-04-28 矽统科技股份有限公司 具有导电凸块的覆晶基板及其导电凸块的制造方法
JP2004152779A (ja) * 2002-10-28 2004-05-27 Kyocera Corp 配線基板の製造方法
JP4283609B2 (ja) * 2003-07-15 2009-06-24 テセラ・インターコネクト・マテリアルズ,インコーポレイテッド 配線回路基板の製造方法、配線回路基板および多層配線基板の製造方法
US7537668B2 (en) * 2004-07-21 2009-05-26 Samsung Electro-Mechanics Co., Ltd. Method of fabricating high density printed circuit board
JP4291279B2 (ja) * 2005-01-26 2009-07-08 パナソニック株式会社 可撓性多層回路基板
KR100632556B1 (ko) * 2005-01-28 2006-10-11 삼성전기주식회사 인쇄회로기판의 제조방법
JP2006339365A (ja) * 2005-06-01 2006-12-14 Mitsui Mining & Smelting Co Ltd 配線基板およびその製造方法、多層積層配線基板の製造方法並びにビアホールの形成方法
KR100728754B1 (ko) * 2006-04-11 2007-06-19 삼성전기주식회사 범프를 이용한 인쇄회로기판 및 그 제조방법
KR100763837B1 (ko) * 2006-07-18 2007-10-05 삼성전기주식회사 인쇄회로기판 제조방법
DE102008007216A1 (de) * 2007-05-29 2008-12-11 Samsung Electro - Mechanics Co., Ltd., Suwon Gedruckte Leiterplatte und Herstellungsverfahren derselben
KR20080111701A (ko) * 2007-06-19 2008-12-24 삼성전기주식회사 실장기판 및 그 제조방법
TWI334324B (en) * 2007-09-19 2010-12-01 Unimicron Technology Corp Printed circuit board and method of fabricating the same
KR20090053198A (ko) * 2007-11-22 2009-05-27 삼성전기주식회사 인쇄회로기판 및 그 제조방법
JP2009135184A (ja) * 2007-11-29 2009-06-18 Shinko Electric Ind Co Ltd 配線基板及びその製造方法
JP2009182272A (ja) * 2008-01-31 2009-08-13 Sanyo Electric Co Ltd 素子搭載用基板およびその製造方法、半導体モジュールおよびその製造方法、ならびに携帯機器

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001320150A (ja) 2000-02-29 2001-11-16 Mitsui Chemicals Inc スタンパを使った配線基板の製造方法及び配線基板

Also Published As

Publication number Publication date
WO2011065788A2 (en) 2011-06-03
JP2013512581A (ja) 2013-04-11
TWI449483B (zh) 2014-08-11
KR20110060329A (ko) 2011-06-08
CN102648670B (zh) 2015-02-18
TW201141338A (en) 2011-11-16
WO2011065788A3 (en) 2011-11-10
CN102648670A (zh) 2012-08-22
US20130062106A1 (en) 2013-03-14

Similar Documents

Publication Publication Date Title
KR101088792B1 (ko) 인쇄회로기판 및 그 제조방법
KR100867148B1 (ko) 인쇄회로기판 및 그 제조방법
KR101199807B1 (ko) 프린트 배선판의 제조 방법 및 프린트 배선판
KR100782405B1 (ko) 인쇄회로기판 제조방법
CN103997862B (zh) 一种制作低应力低翘曲度超薄奇数层无芯板的方法
KR100836653B1 (ko) 회로기판 및 그 제조방법
US20080185704A1 (en) Carrier plate structure havign a chip embedded therein and the manufacturing method of the same
KR20070057990A (ko) 다층 프린트 배선판 및 다층 프린트 배선판의 제조 방법
JP2022016495A (ja) 配線基板、半導体装置、配線基板の製造方法及び半導体装置の製造方法
KR100857165B1 (ko) 회로기판 제조방법
TWI482549B (zh) 印刷電路板之製造方法
JP2013122962A (ja) 配線基板
KR101136394B1 (ko) 인쇄회로기판의 제조방법
KR101115461B1 (ko) 매립형 인쇄회로기판 및 그 제조방법
KR20090116311A (ko) 인쇄회로기판 제조방법
KR101776298B1 (ko) 매립형 인쇄회로기판 및 그 제조방법
KR101081153B1 (ko) 임베디드 미세회로 기판 제조 방법
KR100871034B1 (ko) 인쇄회로기판의 페이스트 범프 형성 방법
KR101302380B1 (ko) 박형 인쇄회로기판 및 이의 제조 방법
KR20080100111A (ko) 고밀도 패키지 기판 제조 방법
KR101197783B1 (ko) 매립형 인쇄회로기판 및 그 제조방법
KR101231443B1 (ko) 인쇄회로기판 및 그의 제조 방법
KR101075478B1 (ko) 범프비아를 구비한 인쇄회로기판 및 제조방법, 그 제조방법에 사용되는 분리형캐리어
KR20120004210A (ko) 인쇄회로기판 및 그 제조방법
CN110636716A (zh) 一种非电镀式盲孔的制造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20141007

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20151005

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20161006

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20171011

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee