KR100871034B1 - 인쇄회로기판의 페이스트 범프 형성 방법 - Google Patents

인쇄회로기판의 페이스트 범프 형성 방법 Download PDF

Info

Publication number
KR100871034B1
KR100871034B1 KR1020070057370A KR20070057370A KR100871034B1 KR 100871034 B1 KR100871034 B1 KR 100871034B1 KR 1020070057370 A KR1020070057370 A KR 1020070057370A KR 20070057370 A KR20070057370 A KR 20070057370A KR 100871034 B1 KR100871034 B1 KR 100871034B1
Authority
KR
South Korea
Prior art keywords
paste
bump
mask
paste bump
conductive paste
Prior art date
Application number
KR1020070057370A
Other languages
English (en)
Inventor
목지수
박준형
김기환
김성용
박상현
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020070057370A priority Critical patent/KR100871034B1/ko
Priority to JP2007337555A priority patent/JP4637893B2/ja
Priority to US12/005,353 priority patent/US7841074B2/en
Priority to CN2007103060856A priority patent/CN101325843B/zh
Application granted granted Critical
Publication of KR100871034B1 publication Critical patent/KR100871034B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0355—Metal foils
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0104—Tools for processing; Objects used during processing for patterning or coating
    • H05K2203/0139—Blade or squeegee, e.g. for screen printing or filling of holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0278—Flat pressure, e.g. for connecting terminals with anisotropic conductive adhesive
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1476—Same or similar kind of process performed in phases, e.g. coarse patterning followed by fine patterning
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4647—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer around previously made via studs
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49128—Assembling formed circuit to base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49147—Assembling terminal to base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49204—Contact or terminal manufacturing
    • Y10T29/49208—Contact or terminal manufacturing by assembling plural parts
    • Y10T29/49222—Contact or terminal manufacturing by assembling plural parts forming array of contacts or terminals
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/53—Means to assemble or disassemble
    • Y10T29/5313—Means to assemble electrical device
    • Y10T29/532—Conductor
    • Y10T29/53243—Multiple, independent conductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

본 발명은 인쇄횟수를 줄여 인쇄회로기판에 페이스트 범프 형성 시 제조 비용 및 공정 시간을 줄일 수 있는 인쇄회로기판의 페이스트 범프 형성 방법에 관한 것이다.
B2it, 페이스트 범프, 도전성 페이스트, 코이닝

Description

인쇄회로기판의 페이스트 범프 형성 방법{Fabricating Method of Paste Bump for Printed Circuit Board}
도 1은 종래 기술에 따른 인쇄회로기판의 페이스트 범프 형성 방법을 나타내는 공정 흐름도이다.
도 2는 도 1에 도시된 종래 기술에 따른 인쇄회로기판의 페이스트 범프 형성 방법에 따라 형성되는 페이스트 범프의 형상을 나타내는 도면이다.
도 3은 본 발명의 실시 예에 따른 인쇄회로기판의 페이스트 범프 형성 방법을 나타내는 공정 흐름도이다.
도 4는 도 3에 도시된 본 발명의 실시 예에 따른 인쇄회로기판의 페이스트 범프 형성 방법에 따라 형성되는 페이스트 범프의 형상을 나타내는 도면이다.
<도면의 주요 부분에 대한 부호의 설명>
10, 100 : 원판 20, 200 : 페이스트 범프
본 발명은 인쇄회로기판의 페이스트 범프 형성방법에 관한 것으로, 특히 인쇄횟수를 줄여 인쇄회로기판에 페이스트 범프 형성 시 제조 비용 및 공정 시간을 줄일 수 있는 인쇄회로기판의 페이스트 범프 형성 방법에 관한 것이다.
전자부품의 발달로 인해 인쇄회로기판의 고밀도화를 위한 회로패턴의 층간 전기적 도통 및 미세회로 배선이 적용된 HDI(high density interconnection)기판의 성능을 향상할 수 있는 기술이 요구되는 실정이다. 즉, HDI기판의 성능향상을 위해서는 회로패턴의 층간 전기적 도통 기술 및 설계의 자유도를 확보하는 기술이 필요하다.
종래 다층 인쇄회로기판은 동박적층판(CCL) 등의 코어기판의 표면에 애디티브(additive) 공법 또는 서브트랙티브(subtractive) 공법 등을 적용하여 내층 회로를 형성하고, 절연층 및 회로층을 순차적으로 적층 (build-up)하면서 내층 회로와 같은 방법으로 외층 회로를 형성함으로써 제조된다.
그러나, 이와 같은 종래의 다층 인쇄회로기판 제조공정은 핸드폰 등의 적용제품의 가격 하락에 따른 저비용(low cost)에 대한 요청, 양산성을 높이기 위한 리드 타임(lead-time) 단축에 대한 요청 등을 만족시키지 못하는 문제가 있으며, 이러한 문제를 해결할 수 있는 새로운 제조공정이 요구되는 실정이다.
한편, 종래기술의 복잡한 공정을 단순화하고 일괄적층에 의해 신속하고 저렴하게 다층 인쇄회로기판을 제조하기 위해, 동박판에 페이스트(paste)를 인쇄하여 페이스트 범프(bump)를 형성하고 여기에 절연재를 적층 시켜 페이스트 범프 기판을 미리 제조함으로써 간단하고 용이하게 적층 공정이 이루어지도록 하는 B2it(Buried bumpinterconnection technology) 공법이 상용화되어 있다.
도 1은 종래 기술에 따른 인쇄회로기판의 페이스트 범프 형성 방법을 나타내는 공정 흐름도이고, 도 2는 도 1에 도시된 종래 기술에 따른 인쇄회로기판의 페이스트 범프 형성 방법에 따라 형성되는 페이스트 범프의 형상을 나타내는 도면이다.
도 1 및 도 2를 참조하면, 페이스트 범프(200)가 형성될 원판(100)을 준비한 후 원판(100) 위에 페이스트 범프(200)가 형성될 위치에 홀이 형성된 마스크를 올린다.
이후, 마스크 위에 도전성 페이스트를 올린 후 마스크의 홀에 도전성 페이스트가 충진되도록 스퀴지로 도전성 페이스트를 인쇄한다(S100).
이때, 도전성 페이스트는 스퀴지의 압력에 의해 원판에 압착되게 된다.
이후, 원판(100) 위에 인쇄된 도전성 페이스트를 건조시킨다(S200).
이에 따라, 도 2에 도시된 바와 같이 제 1 높이(h1)를 갖는 페이스트 범프(200)가 형성되게 된다.
이때, 도전성 페이스트는 높은 점도와 낮은 TI를 갖기 때문에 도전성 페이스트의 1회 인쇄 후 인쇄 및 건조 공정을 4~5회 반복적으로 수행하여 일정한 높이(H)의 페이스트 범프(200)를 형성하게 된다.
이와 같이 종래 기술에 따른 인쇄회로기판의 페이스트 범프 형성 방법은 원하는 높이(H)를 갖는 페이스트 범프(200)를 형성하기 위해 점도가 높고 TI가 낮은 도전성 페이스트를 수회 반복하여 인쇄 및 건조하게 되므로 인쇄회로기판의 페이스트 범프 형성 공정 시간이 증가하게 되어 생산성이 저하되는 문제가 있다.
또한, 도전성 페이스트를 수회 반복하여 인쇄 및 건조하기 때문에 도전성 페이스트 인쇄 시 마스크에 형성된 홀에 많은 도전성 페이스트가 압착되게 되므로 인쇄회로기판의 페이스트 범프 형성 시 제조 비용이 증가하는 문제가 있다.
따라서, 본 발명은 인쇄횟수를 줄여 인쇄회로기판에 페이스트 범프 형성 시 제조 비용 및 공정 시간을 줄일 수 있는 인쇄회로기판의 페이스트 범프 형성 방법을 제공하는 것을 목적으로 한다.
상기의 목적을 실현하기 위하여 본 발명의 실시 예에 따른 인쇄회로기판의 페이스트 범프 형성방법은 a) 원판을 준비하는 단계; b) 상기 원판 도전성 페이스트를 인쇄한 후 건조시켜 제 1 페이스트 범프를 형성하는 단계; c) 코이닝 공정을 통해 상기 제 1 페이스트 범프의 상면을 평평하게 하는 단계; 및 d) 상기 제 1 페이스트 범프 위에 도전성 페이스트를 인쇄한 후 건조시켜 제 2 페이스트 범프를 형성하는 단계를 포함하는 것을 특징으로 한다.
본 발명의 실시 예에 따른 인쇄회로기판의 페이스트 범프 형성 방법에서 상기 b) 단계는 b-1) 상기 원판 위에 제 1 크기의 홀이 형성된 제 1 마스크를 올리는 단계; b-2) 상기 제 1 마스크 위에 도전성 페이스트를 도포한 후 스퀴지로 상기 도전성 페이스트를 인쇄하는 단계; b-3) 상기 제 1 크기의 홀에 상기 도전성 페이스트를 충진하여 상기 도전성 페이스트의 하단을 상기 원판에 압착하는 단계; 및 b-4) 상기 제 1 마스크를 제거한 후 상기 도전성 페이스트를 건조하여 상기 제 1 페이스트 범프를 형성하는 단계를 포함한다.
본 발명의 실시 예에 따른 인쇄회로기판의 페이스트 범프 형성 방법에서 상기 d) 단계는 d-1) 상기 제 1 페이스트 범프 위에 제 1 크기의 홀이 형성된 제 2 마스크를 올리는 단계; d-2) 상기 제 2 마스크 위에 도전성 페이스트를 도포한 후 스퀴지로 상기 도전성 페이스트를 인쇄하는 단계; d-3) 상기 제 2 크기의 홀에 상기 도전성 페이스트를 충진하여 상기 도전성 페이스트의 하단을 상기 제 1 페이스트 범프의 상면에 압착하는 단계; 및 d-4) 상기 제 2 마스크를 제거한 후 상기 도전성 페이스트를 건조하여 상기 제 2 페이스트 범프를 형성하는 단계를 포함한다.
본 발명의 실시 예에 따른 인쇄회로기판의 페이스트 범프 형성 방법에서 상기 제 2 마스크는 상기 제 1 마스크에 형성된 홀과 동일하거나 작게 형성된다.
본 발명의 실시 예에 따른 인쇄회로기판의 페이스트 범프 형성 방법에서 상기 제 2 마스크는 상기 제 1 마스크와 동일하거나 작은 높이를 갖는다.
본 발명의 실시 예에 따른 인쇄회로기판의 페이스트 범프 형성 방법에서 상기 원판은 절연층의 일면에 회로패턴이 형성된다.
본 발명의 실시 예에 따른 인쇄회로기판의 페이스트 범프 형성 방법에서 상기 원판은 절연층의 양면에 회로패턴이 형성된다.
본 발명의 실시 예에 따른 인쇄회로기판의 페이스트 범프 형성 방법에서 상기 원판은 금속 캐리어의 일면에 동박이 적층 된다.
본 발명의 실시 예에 따른 인쇄회로기판의 페이스트 범프 형성 방법에서 상기 원판은 동박으로 형성된다.
본 발명의 실시 예에 따른 인쇄회로기판의 페이스트 범프 형성 방법에서 상기 제 2 페이스트 범프는 상기 제 1 페이스트 범프와 동일한 높이를 갖거나 작은 높이를 갖는다.
본 발명의 특징 및 이점들은 첨부도면에 의거한 다음의 상세한 설명으로 더욱 명백해질 것이다.
이에 앞서 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이고 사전적인 의미로 해석되어서는 아니 되며, 발명자가 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합되는 의미와 개념으로 해석되어야만 한다.
이하, 본 발명에 따른 인쇄회로기판의 페이스트 범프 형성 방법의 바람직한 실시 예를 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다.
도 3은 본 발명의 실시 예에 따른 인쇄회로기판의 페이스트 범프 형성 방법을 나타내는 공정 흐름도이고, 도 4는 도 3에 도시된 본 발명의 실시 예에 따른 인쇄회로기판의 페이스트 범프 형성 방법에 따라 형성되는 페이스트 범프를 나타내는 도면이다.
도 3 및 도 4를 참조하면, 본 발명의 실시 예에 따른 인쇄회로기판의 페이스트 범프 형성 방법은 먼저, 페이스트 범프(20)가 형성될 원판(10)을 준비한다.
이때, 원판(10)은 절연층의 일면 또는 양면에 회로패턴이 형성된 동박적층 판(CCL)이나 동박 또는 금속 캐리어의 일면에 동박이 적층 된 것 중 어느 하나가 사용될 수 있다.
이러한, 원판(10) 중 절연층의 일면 또는 양면에 회로패턴이 형성된 원판(10)은 다음 방법 중 어느 한 방법에 의해 형성된다.
첫 번째 방법으로, 절연층의 한 면 또는 양면에 동박이 적층 된 단면 동박적층 판(RCC)의 동박 위에 드라이 필름(Dry Film)(도시하지 않음)을 도포한 후 노광 및 현상 공정을 통해 회로패턴이 형성될 부분을 제외한 나머지 부분의 드라이 필름을 제거한다.
이후, 에칭액으로 동박을 에칭하여 회로패턴을 형성하고, 회로패턴을 형성한 후에는 회로패턴 위에 남아 있는 드라이 필름을 제거한다.
두 번째 방법으로, 절연층의 한 면 또는 양면에 무전해 동도금 공정 및 전해 동도금 공정을 통해 무전해 동도금층 및 전해 동도금층을 형성한다.
무전해 동도금층 및 전해 동도금층을 형성한 후에는 전해 동도금층 위에 드라이 필름을 도포한 후 노광 및 현상 공정을 통해 회로패턴이 형성될 부분의 드라이 필름을 제외한 나머지 부분의 드라이 필름을 제거한다.
이후, 에칭액으로 동박을 에칭하여 회로패턴을 형성하고, 회로패턴 위에 남 아 있는 드라이 필름을 제거한다.
원판(10)을 준비한 후에는 원판(10) 위에 페이스트 범프(20)가 형성될 위치에 제 1 크기의 홀이 형성된 제 1 마스크를 올린다.
이후, 제 1 마스크 위에 도전성 페이스트를 도포한 후 스퀴지를 이용하여 도전성 페이스트를 인쇄한다(S10).
이에 따라, 도전성 페이스트가 제 1 마스크에 형성된 제 1 크기의 홀에 충진 되고, 스퀴지의 압력으로 인해 도전성 페이스트의 하단이 원판(10)에 압착되게 된다.
제 1 마스크에 형성된 제 1 크기의 홀에 도전성 페이스트를 충진한 후에는 원판(10)으로부터 마스크를 분리한다. 즉, 원판(10) 위에 올려진 제 1 마스크를 제거한다.
이후, 건조 공정을 통해 원판(10) 위에 인쇄된 도전성 페이스트를 건조한다(S20).
도전성 페이스트를 건조시킨 후에는 후 코이닝(Coining) 공정을 통해 원판(10) 위에 인쇄된 도전성 페이스트의 상면을 평평하게 하여 제 1 높이(h1)를 갖는 제 1 페이스트 범프(20)를 형성한다(S30).
제 1 페이스트 범프(20)를 형성한 후에는 제 1 페이스트 범프(20) 위에 제 1 페이스트 범프(20)와 동일한 위치에 제 2 크기의 홀이 형성된 제 2 마스크를 올린 후 마스크 위에 도전성 페이스트를 도포한다.
이때, 제 2 마스크는 제 1 마스크에 형성된 홀과 동일하거나 작은 홀이 형성 되고, 제 1 마스크의 높이와 동일하거나 작은 높이를 갖는다.
제 2 마스크 위에 도전성 페이스트를 도포한 후에는 스퀴지를 이용하여 도전성 페이스트를 인쇄한다(S40).
이에 따라, 도전성 페이스트는 제 2 마스크에 형성된 홀에 충진되고, 스퀴지의 압력으로 인해 도전성 페이스트의 하단이 제 1 페이스트 범프(20)의 상면에 압착되게 된다.
도전성 페이스트를 인쇄한 후에는 제 1 페이스트 범프(20) 위에 올려진 제 2 마스크를 분리하여 제거한다.
이후, 건조 공정을 통해 제 1 페이스트 범프(20) 위에 인쇄된 도전성 페이스트를 건조하여 제 2 높이(h2)를 갖는 제 2 페이스트 범프(20)를 형성한다(S50).
이때, 제 2 페이스트 범프(20)는 제 1 페이스트 범프(20)와 유사한 높이 즉, 제 1 페이스트 범프(20)와 동일하거나 작은 높이를 갖도록 형성되기 때문에 페이스트 범프(20)는 일정한 높이(H)로 형성되게 된다.
일정한 높이(H)를 갖는 페이스트 범프(20)를 형성한 후에는 페이스트 범프가 절연층을 관통하도록 원판 위에 절연층을 적층 한다.
이 과정에서 페이스트 범프가 형성된 원판에 절연층을 적층 하여 '페이스트 범프 기판'을 형성하는 소위 B2it공법이 적용되며, B2it공법용 관통기를 사용하여 절연층을 페이스트 범프에 관통시켜 적층 한다.
페이스트 범프가 절연층의 높이와 동일하거나 절연층의 높이보다 큰 높이를 갖도록 형성되어 있을 경우에는 원판 위에 절연층을 적층 한 후 페이스트 범프의 높이가 절연층과 동일해 지도록 프레스를 이용하여 페이스트 범프를 압착한다.
이때, 페이스트 범프를 압착하지 않게 되면 페이스트 범프가 절연층의 표면 위로 돌출되어 이후 공정에서 형성되는 회로패턴이 절연층의 표면에 균일하게 형성되지 않게 되어 인쇄회로기판의 전기적 특성이 저하되는 문제가 된다.
그러나, 페이스트 범프가 절연층의 높이보다 작은 높이를 갖도록 형성되어 있을 경우에는 페이스트 범프 압착 공정을 생략한다.
페이스트 범프를 압착하여 절연층의 표면을 평평하게 한 후에는 공지의 기술을 이용하여 절연층 위에 회로패턴을 형성한다.
이때, 인쇄회로기판의 용도에 따라 회로패턴 형성 후 회로패턴 위에 다수의 절연층 및 회로패턴을 형성할 수도 있다.
이와 같이 본 발명의 실시 예에 따른 인쇄회로기판의 페이스트 범프 형성 방법은 도전성 페이스트를 1회 인쇄하여 형성한 제 1 페이스트 범프의 상부 면을 평평하게 한 후 제 1 페이스트 범프 상면에 제 1 페이스트 범프의 높이와 유사한 높이를 갖는 제 2 페이스트 범프를 형성하여 원하는 높이(H)의 페이스트 범프를 형성하기 때문에 도전성 페이스트의 인쇄 횟수를 줄일 수 있게 된다.
이에 따라, 본 발명의 실시 예에 따른 인쇄회로기판의 페이스트 범프 형성 방법은 B2it 공법을 이용한 인쇄회로기판의 제조 공정 시 페이스트 범프 형성을 위한 공정 시간 및 공정 비용을 줄일 수 있게 된다.
상술한 바와 같이 본 발명은 도전성 페이스트를 1회 인쇄하여 형성한 제 1 페이스트 범프의 상부 면을 평평하게 한 후 제 1 페이스트 범프 상면에 제 1 페이스트 범프의 높이와 유사한 높이를 갖는 제 2 페이스트 범프를 형성하여 원하는 높이(H)의 페이스트 범프를 형성하기 때문에 도전성 페이스트의 인쇄 횟수를 줄일 수 있다.
이에 따라, 본 발명은 B2it 공법을 이용한 인쇄회로기판의 제조 공정 시 페이스트 범프 형성을 위한 공정 시간 및 공정 비용을 줄일 수 있다.

Claims (10)

  1. a) 원판을 준비하는 단계;
    b) 상기 원판 위에 제 1 크기의 홀이 형성된 제1 마스크를 사용하여 도전성 페이스트를 인쇄한 후 건조시켜 제 1 페이스트 범프를 형성하는 단계;
    c) 코이닝 공정을 통해 상기 제 1 페이스트 범프의 상면을 평평하게 하는 단계; 및
    d) 상기 제1 마스크의 높이보다 작은 높이를 가지며, 상기 제1 크기의 홀보다 직경이 작은 제2 크기의 홀을 가지는 제2 마스크를 사용하여 상기 제 1 페이스트 범프 위에 도전성 페이스트를 인쇄한 후 건조시켜 제2 페이스트 범프를 형성하는 단계를 포함하는 것을 특징으로 하는 인쇄회로기판의 페이스트 범프 형성 방법.
  2. 제 1 항에 있어서,
    상기 b) 단계는
    b-1) 상기 원판 위에 제 1 크기의 홀이 형성된 제 1 마스크를 올리는 단계;
    b-2) 상기 제 1 마스크 위에 도전성 페이스트를 도포한 후 스퀴지로 상기 도전성 페이스트를 인쇄하는 단계;
    b-3) 상기 제 1 크기의 홀에 상기 도전성 페이스트를 충진하여 상기 도전성 페이스트의 하단을 상기 원판에 압착하는 단계; 및
    b-4) 상기 제 1 마스크를 제거한 후 상기 도전성 페이스트를 건조하여 상기 제 1 페이스트 범프를 형성하는 단계를 포함하는 것을 특징으로 하는 인쇄회로기판 의 페이스트 범프 형성 방법.
  3. 제 2 항에 있어서,
    상기 d) 단계는
    d-1) 상기 제 1 페이스트 범프 위에 제 2 크기의 홀이 형성된 제 2 마스크를 올리는 단계;
    d-2) 상기 제 2 마스크 위에 도전성 페이스트를 도포한 후 스퀴지로 상기 도전성 페이스트를 인쇄하는 단계;
    d-3) 상기 제 2 크기의 홀에 상기 도전성 페이스트를 충진하여 상기 도전성 페이스트의 하단을 상기 제 1 페이스트 범프의 상면에 압착하는 단계; 및
    d-4) 상기 제 2 마스크를 제거한 후 상기 도전성 페이스트를 건조하여 상기 제 2 페이스트 범프를 형성하는 단계를 포함하는 것을 특징으로 하는 인쇄회로기판의 페이스트 범프 형성 방법.
  4. 삭제
  5. 삭제
  6. 제 1 항에 있어서,
    상기 원판은 절연층의 일면에 회로패턴이 형성된 것을 특징으로 하는 인쇄회로기판의 페이스트 범프 형성방법.
  7. 제 1 항에 있어서,
    상기 원판은 절연층의 양면에 회로패턴이 형성된 것을 특징으로 하는 인쇄회로기판의 페이스트 범프 형성방법.
  8. 제 1 항에 있어서,
    상기 원판은 금속 캐리어의 일면에 동박이 적층 된 것을 특징으로 하는 인쇄회로기판의 페이스트 범프 형성방법.
  9. 제 1 항에 있어서,
    상기 원판은 동박인 것을 특징으로 하는 인쇄회로기판의 페이스트 범프 형성방법.
  10. 제 1 항에 있어서,
    상기 제 2 페이스트 범프는 상기 제 1 페이스트 범프와 동일한 높이를 갖거나 작은 높이를 갖는 것을 특징으로 하는 인쇄회로기판의 페이스트 범프 형성방법.
KR1020070057370A 2007-06-12 2007-06-12 인쇄회로기판의 페이스트 범프 형성 방법 KR100871034B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020070057370A KR100871034B1 (ko) 2007-06-12 2007-06-12 인쇄회로기판의 페이스트 범프 형성 방법
JP2007337555A JP4637893B2 (ja) 2007-06-12 2007-12-27 プリント基板のペーストバンプ形成方法
US12/005,353 US7841074B2 (en) 2007-06-12 2007-12-27 Method of fabricating paste bump for printed circuit board
CN2007103060856A CN101325843B (zh) 2007-06-12 2007-12-28 制造印刷电路板用浆料凸块的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070057370A KR100871034B1 (ko) 2007-06-12 2007-06-12 인쇄회로기판의 페이스트 범프 형성 방법

Publications (1)

Publication Number Publication Date
KR100871034B1 true KR100871034B1 (ko) 2008-11-27

Family

ID=40131008

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070057370A KR100871034B1 (ko) 2007-06-12 2007-06-12 인쇄회로기판의 페이스트 범프 형성 방법

Country Status (4)

Country Link
US (1) US7841074B2 (ko)
JP (1) JP4637893B2 (ko)
KR (1) KR100871034B1 (ko)
CN (1) CN101325843B (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101214730B1 (ko) * 2010-03-22 2012-12-21 삼성전기주식회사 세라믹 그린시트 제조장치

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02150031A (ja) * 1988-11-30 1990-06-08 Fujitsu Ltd はんだバンプの形成方法
JPH06112208A (ja) * 1992-09-25 1994-04-22 Rohm Co Ltd 電子部品におけるバンプ電極の形成方法
JPH11274209A (ja) 1998-01-22 1999-10-08 Ricoh Microelectronics Co Ltd バンプ電極形成方法
JP2001230537A (ja) * 2000-02-17 2001-08-24 Ngk Spark Plug Co Ltd ハンダバンプの形成方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07336019A (ja) * 1994-06-10 1995-12-22 Sumitomo Metal Ind Ltd 導体パターンの形成方法
JPH08316601A (ja) * 1995-05-15 1996-11-29 Tokuyama Corp 回路基板及びその製造方法
KR0172000B1 (ko) * 1995-08-11 1999-05-01 이대원 전도성 잉크를 이용한 반도체 패키지용 기판의 제조방법
JP3385872B2 (ja) * 1995-12-25 2003-03-10 三菱電機株式会社 はんだ供給法およびはんだ供給装置
JP3180041B2 (ja) * 1996-10-09 2001-06-25 住友金属工業株式会社 接続端子及びその形成方法
JP2000133145A (ja) * 1998-10-30 2000-05-12 Mitsubishi Electric Corp 面放電型プラズマディスプレイパネル用基板及びその製造方法、面放電型プラズマディスプレイパネル及びその製造方法、並びに面放電型プラズマディスプレイ装置
JP3831179B2 (ja) * 1999-06-29 2006-10-11 株式会社東芝 半導体装置の製造方法およびパターン形成方法
DE60030743T2 (de) * 1999-07-12 2007-09-06 Ibiden Co., Ltd., Ogaki Verfahren zum Herstellen einer Leiterplatte
JP3403677B2 (ja) * 1999-09-06 2003-05-06 マイクロ・テック株式会社 半田ボール形成方法
JP4000743B2 (ja) * 2000-03-13 2007-10-31 株式会社デンソー 電子部品の実装方法
JP4587571B2 (ja) * 2001-01-12 2010-11-24 イビデン株式会社 多層プリント配線板の製造方法
JP2003298215A (ja) * 2002-04-01 2003-10-17 Cmk Corp プリント配線板の製造方法
JP3925283B2 (ja) * 2002-04-16 2007-06-06 セイコーエプソン株式会社 電子デバイスの製造方法、電子機器の製造方法
JP2005286166A (ja) * 2004-03-30 2005-10-13 Nec Electronics Corp コイニング装置およびコイニング方法
JP4308716B2 (ja) * 2004-06-09 2009-08-05 新光電気工業株式会社 半導体パッケージの製造方法
KR100704922B1 (ko) * 2005-11-16 2007-04-09 삼성전기주식회사 페이스트 범프를 이용한 인쇄회로기판 및 그 제조방법
US7422973B2 (en) * 2006-01-27 2008-09-09 Freescale Semiconductor, Inc. Method for forming multi-layer bumps on a substrate
KR100657406B1 (ko) * 2006-02-15 2006-12-14 삼성전기주식회사 다층 인쇄회로기판 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02150031A (ja) * 1988-11-30 1990-06-08 Fujitsu Ltd はんだバンプの形成方法
JPH06112208A (ja) * 1992-09-25 1994-04-22 Rohm Co Ltd 電子部品におけるバンプ電極の形成方法
JPH11274209A (ja) 1998-01-22 1999-10-08 Ricoh Microelectronics Co Ltd バンプ電極形成方法
JP2001230537A (ja) * 2000-02-17 2001-08-24 Ngk Spark Plug Co Ltd ハンダバンプの形成方法

Also Published As

Publication number Publication date
CN101325843B (zh) 2010-06-16
US7841074B2 (en) 2010-11-30
CN101325843A (zh) 2008-12-17
US20080307641A1 (en) 2008-12-18
JP4637893B2 (ja) 2011-02-23
JP2008311614A (ja) 2008-12-25

Similar Documents

Publication Publication Date Title
KR100733253B1 (ko) 고밀도 인쇄회로기판 및 그 제조방법
JP5022392B2 (ja) ペーストバンプを用いた印刷回路基板の製造方法
KR100836653B1 (ko) 회로기판 및 그 제조방법
JPH11186698A (ja) 回路基板の製造方法および回路基板
US20120175162A1 (en) Printed circuit board
KR100832650B1 (ko) 다층 인쇄회로기판 및 그 제조 방법
KR100704920B1 (ko) 범프기판을 이용한 인쇄회로기판 및 제조방법
KR101018281B1 (ko) 수동소자 내장형 인쇄회로기판 제조 방법
KR100752017B1 (ko) 인쇄회로기판의 제조방법
JP2007005815A (ja) 多層印刷回路基板およびその製造方法
JP2013106034A (ja) プリント回路基板の製造方法
KR100782404B1 (ko) 인쇄회로기판 및 그 제조방법
KR100871034B1 (ko) 인쇄회로기판의 페이스트 범프 형성 방법
KR101067214B1 (ko) 인쇄회로기판 및 그 제조방법
KR100704927B1 (ko) 페이스트 범프를 이용한 인쇄회로기판 및 그 제조방법
JP2005045163A (ja) 多層回路板の製造方法
KR100832649B1 (ko) 저항 내장형 인쇄회로기판 및 그 제조방법
KR100871031B1 (ko) 인쇄회로기판의 범프 형성방법
KR100688865B1 (ko) 도금에 의한 범프 형성 방법 및 이를 이용한 인쇄회로기판제조방법
KR101081153B1 (ko) 임베디드 미세회로 기판 제조 방법
US20240188216A1 (en) Circuit board, method for manufacturing circuit board, and electronic device
KR100871030B1 (ko) 저항 내장형 인쇄회로기판의 제조방법
KR100450590B1 (ko) 빌드업 인쇄 회로 기판의 절연층 표면 상에 금속 전도층형성 방법
KR100704917B1 (ko) 인쇄회로기판 및 그 제조방법
JP3846209B2 (ja) 多層印刷配線基板の製造方法及び多層印刷配線基板

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee