JP2005045163A - 多層回路板の製造方法 - Google Patents

多層回路板の製造方法 Download PDF

Info

Publication number
JP2005045163A
JP2005045163A JP2003279868A JP2003279868A JP2005045163A JP 2005045163 A JP2005045163 A JP 2005045163A JP 2003279868 A JP2003279868 A JP 2003279868A JP 2003279868 A JP2003279868 A JP 2003279868A JP 2005045163 A JP2005045163 A JP 2005045163A
Authority
JP
Japan
Prior art keywords
layer
conductor
resist pattern
forming
conductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003279868A
Other languages
English (en)
Other versions
JP4479180B2 (ja
Inventor
Hideki Kodaira
秀樹 小平
Hidekatsu Sekine
秀克 関根
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toppan Inc
Original Assignee
Toppan Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toppan Printing Co Ltd filed Critical Toppan Printing Co Ltd
Priority to JP2003279868A priority Critical patent/JP4479180B2/ja
Publication of JP2005045163A publication Critical patent/JP2005045163A/ja
Application granted granted Critical
Publication of JP4479180B2 publication Critical patent/JP4479180B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】低コスト化及び層間の電気的接続の信頼性向上を図った多層回路板の製造方法を提供することを目的とする。
【解決手段】絶縁基材11上に薄膜導体層21及び感光層31を形成し、パターン露光、現像等の一連のパターンニング処理を行って、レジストパターン31aを形成する。レジストパターン31aをマスクにして電解銅めっきを行い、薄膜導体層21上に導体層41を形成し、導体層41の所定位置に突起状の導体51を形成し、レジストパターン31aをマスクにして電解銅めっきを行い、導体層41及び突起状の導体51上に導体層42を形成する。レジストパターン31aを剥離処理し、絶縁基材11上に配線層43及び突起状の導体51aを形成する。絶縁層61を形成し、絶縁層61表面を研磨処理し、突起状の導体51aの上部が一部露出したビア相当の導体51bを形成する。さらに、絶縁層61a上に配線層44aを形成し、多層回路板を得る。
【選択図】図2

Description

本発明は各種電子機器に用いられるプリント配線板及びインターポーザ等の多層回路板の製造方法に係わり、さらに詳しくはプリント配線板及びインターポーザにおける層間の電気的接続方法に関するものである。
従来の多層回路板(プリント配線板及びインターポーザ)の製造方法について以下に説明する。
従来の多層回路板(プリント配線板及びインターポーザ)の製造方法の一例を図3(a)〜(f)及び図4(g)〜(j)に示す。
まず、ガラスクロスにエポキシ樹脂を含浸させた絶縁基材111に無電解銅めっきを行って薄膜導体層121を形成する(図3(a)参照)。
次に、薄膜導体層121上に液状フォトジストを塗布、乾燥して感光層131を形成し(図3(b)参照)、パターン露光、現像等の一連のパターニング処理を行ってレジストパターン131aを形成する(図3(c)参照)。
次に、レジストパターン132をマスクにして、電解銅めっきを行い、薄膜導体層121上に所定厚の導体層141を形成する(図3(d)参照)。
次に、レジストパターン131aを専用の剥離液で剥離処理し、レジストパターン131a下部にあった薄膜導体層121をフラッシュエッチングで除去し、配線層141aを形成する(図3(e)参照)。
次に、絶縁基材111及び配線層141a上に液状樹脂溶液を塗布し、加熱乾燥して、絶縁層151を形成する(図3(f)参照)。
次に、レーザー加工により、配線層141a上の所定位置の絶縁層151にビア用孔152を形成し、デスミア、めっき触媒付与及び無電解銅めっきを行って、めっき下地層(特に、図示せず)を形成する(図4(g)参照)。
次に、液状フォトレジストを塗布する等の方法で感光層を形成し、パターン露光、現像等の一連のパターニング処理を行って、レジストパターン132を形成する(図4(h)参照)。
次に、レジストパターン132をマスクにして、電解銅めっきを行い、導体層142及びビア143を形成する(図4(i)参照)。
次に、レジストパターン132を専用の剥離液で剥離処理し、レジストパターン132下部にあっためっき下地層をフラッシュエッチングで除去し、配線層142aを形成し、配線層142aがビア143にて配線層141aと電気的に接続されたて片面2層のプリント配線板及びインターポーザを得る(図4(j)参照)。
上記のようなプリント配線板及びインターポーザの製造方法では、層間の電気的接続を行うビアは、層間絶縁層にビア用孔(開口部)を形成して、ビア用孔に電解銅めっきで導
体を埋込んで形成している。
具体的には、厚さ40〜50μmのフォトレジスト層または絶縁層を形成し、フォトレジスト層にパターン露光、現像等のパターニング処理を行ってビア用孔を形成するフォト方式や、絶縁層の所定位置にレーザービームを照射してビア用孔を形成するレーザー加工方式があり、その後、粗面化処理、めっき触媒付与及び無電解銅めっき等の前処理を行って、電解銅めっき等によりビア用孔に導体を埋込んでフィルド構造のビアを形成するのが一般的である。
このビア用孔に電解銅めっきにて導体を埋め込む方式は、ビアが微細化してくると、ビア用孔(開口部)に均一に導体を埋め込むのが難しく、また、ビア用孔(開口部)の形状がすり鉢状になるため、ビア下部の径が細くなり(40〜50μm厚の樹脂層に60μmビアを形成したとすると配線層と接するビア下部の径は30〜40μmとなる。)、ビア下部の配線層との密着力が低下し、熱衝撃やヒートサイクル等の耐性試験時に部分的に剥離する等の問題を有しており、ビア径が小さく、層間絶縁層が厚くなってくるとその傾向が強くなってくる。
これらの問題を解消するためのビア形成法がいくつか提案されている(例えば、特許文献1参照。)。
しかしながら、近年の配線層の微細化、高密度化の要求から、ビア径は60μm程度が要求されており、また、プリント配線板及びインターポーザのコストダウン要求も強く、従来のビア形成方法では充分に対応できなくなっているのが現状である。
特開昭11−243279号公報
本発明は、上記問題点に鑑み考案されたものであり、低コスト化及び層間の電気的接続の信頼性向上を図った多層回路板(プリント配線板及びインターポーザ)の製造方法を提供することを目的とする。
本発明は、上記課題を達成するために、プリント配線板やインターポーザ等の多層回路板の製造方法において、以下の工程を備えることを特徴とする多層回路板の製造方法としたものである。
(a)絶縁基材11上に薄膜導体層21を形成する工程。
(b)薄膜導体層21上に感光層31を形成する工程。
(c)パターン露光、現像等の一連のパターンニング処理を行って、レジストパターン31aを形成する工程。
(d)レジストパターン31aをマスクにして電解銅めっきを行い、薄膜導体層21上に導体層41を形成する工程。
(e)導体層41の所定位置に突起状の導体51を形成する工程。
(f)レジストパターン31aをマスクにして電解銅めっきを行い、導体層41及び突起状の導体51上に導体層42を形成する工程。
(g)レジストパターン31aを剥離処理し、レジストパターン31a下部にあった薄膜導体層21をエッチングし、絶縁基材11上に配線層43及び突起状の導体51aを形成する工程。
(h)絶縁層61を形成する工程。
(i)絶縁層61表面を研磨処理し、突起状の導体51aの上部が一部露出したビア相当
の導体51bを形成する工程。
(j)めっき下地層及び感光層を形成し、パターン露光、現像等の一連のパターンニング処理を行って、レジストパターン32を形成する工程。
(k)レジストパターン32をマスクにして電解銅めっきを行い、めっき下地層上に導体層44を形成する工程。
(l)レジストパターン32を剥離処理し、レジストパターン32下部にあっためっき下地層をエッチングで除去し、絶縁層61a上に配線層44aを形成する工程。
(m)上記(e)〜(k)の工程を必要回数繰り返す工程。
本発明の多層回路板の製造方法では、導体層上に突起状の導体を形成し、絶縁層を形成した後表面研磨で、突起状の導体の上部を露出させてビアを形成するため、導体層と突起状の導体(ビア相当)との優れた電気的接続が得られ、信頼性に優れた多層回路板(プリント配線板またはインターポーザ)を得ることができる。
また、従来方式に比べて製造工程が短縮され、多層回路板のコストダウンを図ることができる。
以下、本発明の多層回路板の製造方法について説明する。
図1(a)〜(f)及び図2(g)〜(l)に、本発明の多層回路板の製造方法の一実施例を工程順に示す模式構成部分断面図を示す。
まず、エポキシ系樹脂からなる絶縁基材11上に無電解銅めっき等の方法で薄膜導体層21を形成する(図1(a)参照)。
次に、薄膜導体層21上にドライフィルムを貼り合わせて感光層31を形成し(図1(b)参照)、パターン露光、現像等の一連のパターニング処理を行って、レジストパターン31aを形成する(図1(c)参照)。
次に、レジストパターン31aをマスクにして電解銅めっきを行い、所定厚の導体層41を形成する(図1(d)参照)。
次に、導体層41上の所定位置に所定形状の突起状の導体51を形成する(図1(e)参照)。
この突起状の導体51は、層間接続のビアとなるもので、形成方法としては、導電ペーストをスクリーン印刷するか、ハンダボールを載置し加熱リフローさせるか、導電ペーストをディスペンサーで押し出す等の方法がある。
次に、レジストパターン31aをマスクにして電解銅めっきを行い、導体層41及び突起状の導体51上に所定厚の導体層42を形成する(図1(f)参照)。この導体層42は、突起状の導体51の表面導電性を確実にするために行うものである。
次に、レジストパターン31aを専用の剥離液で剥離処理し、レジストパターン31a下部にあった薄膜導体層21をソフトエッチングで除去し、配線層43及び表面が導体層42で被覆された突起状の導体51aを形成する(図2(g)参照)。
次に、絶縁基材11上にプリプレグ等の樹脂シートを積層し、所定厚の絶縁層61を形
成する(図2(h)参照)。
次に、絶縁層61表面を研磨処理し、突起状の導体51aの上部が一部露出した導体51bを形成し、絶縁基材11上の配線層43上にビア相当の導体51bを形成する(図2(i)参照)。
次に、めっき触媒付与及び無電解銅めっきを行って、めっき下地層(特に、図示せず)を形成し、公知の方法でレジストパターン32及び開口部34を形成し(図2(j)参照)、レジストパターン32をマスクにして電解銅めっきを行って所定厚の導体層44を形成する(図2(k)参照)。
次に、レジストパターン32を専用の剥離液で剥離処理し、レジストパターン32下部にあっためっき下地層をフラッシュエッチングで除去し、配線層44aを形成し、配線層43と配線層44aとがビア相当の導体51bにて電気的に接続された2層のプリント配線板及びインターポーザ基板を得る(図2(l)参照)。
ここで、多層回路板の製造方法の事例については、2層回路板のプリント配線板及びインターポーザ基板について説明したが、上記図1(e)の突起状の導体形成工程〜図2(k)の導体層形成工程を必用回数繰り返し、最後に、図2(l)のレジストパターン剥離処理工程を行うことにより、所望層数の多層回路板を得ることができる。
本発明の多層回路板の製造方法では、導体層上に突起状の導体を形成し、絶縁層を形成した後表面研磨で、突起状の導体の上部を露出してビアを形成するため、従来の導体層上の絶縁層にビア用穴(開口部)を形成し、電解銅めっきによる導体穴埋めにて形成する方式に比較して、導体層と突起状の導体(ビア相当)との優れた電気的接続が得られ、信頼性に優れた多層回路板(プリント配線板またはインターポーザ)を得ることができる。
また、従来方式に比べて製造工程が短縮され、多層回路板のコストダウンを図ることができる。
以下実施例により本発明を詳細に説明する。
まず、絶縁基材の両面に所定の配線層が形成された回路基板(特に、図示せず)に絶縁層11を形成し、めっき触媒付与及び無電解銅めっきを行って、薄膜導体層21を形成した(図1(a)参照)。
次に、薄膜導体層21表面に厚さ12μmのドライフィルムフォトレジストをラミネートして感光層31を形成し(図1(b)参照)、パターン露光、現像を行って、レジストパターン31aを形成した(図1(c)参照)。
次に、レジストパターン31aをマスクにして電解銅めっきを行い、6μm厚の導体層41を形成した(図1(d)参照)。
次に、導体層41の所定位置に50μm径の半田ボールを専用のボールボンダで載置し、加熱、溶融して突起状の導体51を形成した(図1(e)参照)。
次に、レジストパターン31aをマスクにして電解銅めっきを行い、導体層41及び突起状の導体51上に12μm厚の導体層42を形成した(図1(f)参照)。
次に、レジストパターン31aを専用の剥離液で剥離処理し、レジストパターン31a下部にあった薄膜導体層21を過硫酸アンモニウム水溶液によるソフトエッチングで除去し、配線層43及び突起状の導体51aを形成した(図2(g)参照)。
次に、エポキシ系樹脂シートを真空加圧加熱ラミネータにてラミネートし、続けて平板プレス機により平滑化処理を行い、絶縁層61を形成した(図2(h)参照)。
次に、絶縁層61表面を2〜3μm研磨処理し、突起状の導体51aの上部が一部露出した導体51bを形成し、絶縁基材11上の配線層43上にビア相当の導体51bを形成した(図2(i)参照)。
次に、めっき触媒付与及び無電解銅めっきを行って、めっき下地層(特に、図示せず)を形成し、公知の方法でレジストパターン32を形成し(図2(j)参照)、レジストパターン32をマスクにして電解銅めっきを行って10μm厚の導体層44を形成した(図2(k)参照)。
次に、レジストパターン32を専用の剥離液で剥離処理し、レジストパターン32下部にあっためっき下地層を過硫酸アンモニウム水溶液によるソフトエッチングで除去し、配線層44aを形成し、配線層43と配線層44aとがビア相当の導体51bにて電気的に接続された4層のプリント配線板及びインターポーザ基板を得た(図2(l)参照)。
(a)〜(f)は、本発明の多層回路板(プリント配線板またはインターポーザ)の製造方法における製造工程の一部を模式的に示す部分断面図である。 (g)〜(l)は、本発明の多層回路板(プリント配線板またはインターポーザ)の製造方法における製造工程の一部を模式的に示す部分断面図である。 (a)〜(f)は、従来の多層回路板(プリント配線板またはインターポーザ)の製造方法における製造工程の一部を模式的に示す部分断面図である。 (g)〜(j)は、従来の多層回路板(プリント配線板またはインターポーザ)の製造方法における製造工程の一部を模式的に示す部分断面図である。
符号の説明
11、111……絶縁基材(絶縁層)
21、121……薄膜導体層
31、131……感光層
31a、32、131a、132……レジストパターン
41、42、44、141、142……導体層
51……突起状の導体
43、44a、141a、142a……配線層
51a……表面に導体層が形成された突起状の導体
51b……ビア相当の導体
61、151……絶縁層
61a……研磨処理された絶縁層
143……ビア
152……ビア用穴(開口部)

Claims (1)

  1. プリント配線板やインターポーザー等の多層回路板の製造方法において、以下の工程を備えることを特徴とする多層回路板の製造方法。
    (a)絶縁基材(11)上に薄膜導体層(21)を形成する工程。
    (b)薄膜導体層(21)上に感光層(31)を形成する工程。
    (c)パターン露光、現像等の一連のパターンニング処理を行って、レジストパターン(31a)を形成する工程。
    (d)レジストパターン(31a)をマスクにして電解銅めっきを行い、薄膜導体層(21)上に導体層(41)を形成する工程。
    (e)導体層(41)の所定位置に突起状の導体(51)を形成する工程。
    (f)レジストパターン(31a)をマスクにして電解銅めっきを行い、導体層(41)及び突起状の導体(51)上に導体層(42)を形成する工程。
    (g)レジストパターン(31a)を剥離処理し、レジストパターン(31a)下部にあった薄膜導体層(21)をエッチングで除去し、絶縁基材(11)上に配線層(43)及び突起状の導体(51a)を形成する工程。
    (h)絶縁層(61)を形成する工程。
    (i)絶縁層(61)表面を研磨処理し、突起状の導体(51a)の上部が一部露出したビア相当の導体(51b)を形成する工程。
    (j)めっき下地層及び感光層を形成し、パターン露光、現像等の一連のパターンニング処理を行って、レジストパターン(32)を形成する工程。
    (k)レジストパターン(32)をマスクにして電解銅めっきを行い、めっき下地層上に導体層(44)を形成する工程。
    (l)レジストパターン(32)を剥離処理し、レジストパターン(32)下部にあっためっき下地層をエッチングで除去し、絶縁層(61a)上に配線層(44a)を形成する工程。
    (m)上記(e)〜(k)の工程を必要回数繰り返す工程。
JP2003279868A 2003-07-25 2003-07-25 多層回路板の製造方法 Expired - Fee Related JP4479180B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003279868A JP4479180B2 (ja) 2003-07-25 2003-07-25 多層回路板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003279868A JP4479180B2 (ja) 2003-07-25 2003-07-25 多層回路板の製造方法

Publications (2)

Publication Number Publication Date
JP2005045163A true JP2005045163A (ja) 2005-02-17
JP4479180B2 JP4479180B2 (ja) 2010-06-09

Family

ID=34265853

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003279868A Expired - Fee Related JP4479180B2 (ja) 2003-07-25 2003-07-25 多層回路板の製造方法

Country Status (1)

Country Link
JP (1) JP4479180B2 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007027706A (ja) * 2005-06-17 2007-02-01 Nec Corp 配線基板及びその製造方法並びに半導体パッケージ
KR100693146B1 (ko) 2005-07-26 2007-03-13 엘지전자 주식회사 다층 인쇄회로기판의 제조방법
JP2007221125A (ja) * 2006-02-13 2007-08-30 Sanmina-Sci Corp 導電素子を誘電体層に埋め込む方法およびプロセス
JP2008140886A (ja) * 2006-11-30 2008-06-19 Shinko Electric Ind Co Ltd 配線基板及びその製造方法
KR101147344B1 (ko) 2010-07-06 2012-05-23 엘지이노텍 주식회사 인쇄회로기판의 제조방법 및 인쇄회로기판
JP2013138080A (ja) * 2011-12-28 2013-07-11 Fujitsu Ltd 電子部品内蔵基板及びその製造方法と積層型電子部品内蔵基板

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007027706A (ja) * 2005-06-17 2007-02-01 Nec Corp 配線基板及びその製造方法並びに半導体パッケージ
KR100693146B1 (ko) 2005-07-26 2007-03-13 엘지전자 주식회사 다층 인쇄회로기판의 제조방법
JP2007221125A (ja) * 2006-02-13 2007-08-30 Sanmina-Sci Corp 導電素子を誘電体層に埋め込む方法およびプロセス
JP2008140886A (ja) * 2006-11-30 2008-06-19 Shinko Electric Ind Co Ltd 配線基板及びその製造方法
US8037596B2 (en) 2006-11-30 2011-10-18 Shinko Electric Industries Co., Ltd. Method for manufacturing a wiring board
US8222532B2 (en) 2006-11-30 2012-07-17 Shinko Electric Industries Co., Ltd. Method for manufacturing a wiring board
KR101147344B1 (ko) 2010-07-06 2012-05-23 엘지이노텍 주식회사 인쇄회로기판의 제조방법 및 인쇄회로기판
JP2013138080A (ja) * 2011-12-28 2013-07-11 Fujitsu Ltd 電子部品内蔵基板及びその製造方法と積層型電子部品内蔵基板

Also Published As

Publication number Publication date
JP4479180B2 (ja) 2010-06-09

Similar Documents

Publication Publication Date Title
JP2008131036A (ja) 印刷回路基板及びその製造方法
JP2007081409A (ja) 微細パターンを有する印刷回路基板及びその製造方法
KR20140044034A (ko) 인쇄회로기판 및 그의 제조 방법
JPH08307028A (ja) 回路カード及びその製造方法
TW201446103A (zh) 電路板及其製作方法
KR101811940B1 (ko) 미세 비아가 형성된 다층 회로기판 제조방법
JP2008311612A (ja) 多層プリント基板およびその製造方法
KR100965341B1 (ko) 인쇄회로기판의 제조방법
KR100752017B1 (ko) 인쇄회로기판의 제조방법
JP4479180B2 (ja) 多層回路板の製造方法
KR102046006B1 (ko) 일반 인쇄회로기판을 활용한 고전류 전송 방법
US8828247B2 (en) Method of manufacturing printed circuit board having vias and fine circuit and printed circuit board manufactured using the same
JP2002324974A (ja) 多層プリント配線基板及び多層プリント配線基板の製造方法
JP2007005815A (ja) 多層印刷回路基板およびその製造方法
JP2009152496A (ja) プリント配線板の製造方法
JP2003124637A (ja) 多層配線板
JPH1070363A (ja) 印刷配線板の製造方法
JP2005159074A (ja) 内層側に凸出部のあるビアホール接続用の電極
JP3304061B2 (ja) プリント配線板の製造方法
JP2002141637A (ja) プリント配線板及びその製造方法
JP4082193B2 (ja) プリント基板の製造方法
JP4637893B2 (ja) プリント基板のペーストバンプ形成方法
JP2002280741A (ja) 多層プリント配線板とその製造法
JP2010087222A (ja) プリント配線板の製造方法及びプリント配線板
KR100468195B1 (ko) 다층 인쇄 회로 기판을 제조하는 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060626

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090526

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090722

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091215

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100106

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100223

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100308

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130326

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4479180

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140326

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees