KR20140044034A

KR20140044034A - 인쇄회로기판 및 그의 제조 방법

Info

Publication number: KR20140044034A
Application number: KR1020120109926A
Authority: KR
Inventors: 이상명; 박재석; 이규원; 유창우; 서영욱; 김병호; 서현석
Original assignee: 엘지이노텍 주식회사
Priority date: 2012-10-04
Filing date: 2012-10-04
Publication date: 2014-04-14
Also published as: TW201424472A; CN104718802B; KR101987374B1; EP2904884A4; US9888569B2; TWI621377B; WO2014054921A1; EP2904884B1; CN104718802A; US20150257262A1; EP2904884A1

Abstract

본 발명은 인쇄회로기판에 대한 것으로, 등방성 수지를 포함하는 코어 절연층, 상기 코어 절연층의 상부 또는 하부의 회로패턴홈에 매립되어 형성되는 제1 회로 패턴, 상기 제1 회로 패턴을 덮으며, 상면에 회로패턴홈을 가지는 제1 절연층, 그리고 상기 제1 절연층의 회로패턴홈을 매립하는 제2 회로 패턴을 포함하는 인쇄회로기판을 제공한다. 따라서, 코어 절연층으로 폴리 이미드와 같이 등방성 구조를 갖는 소재를 채용함으로써 글라스 섬유를 포함하지 않으면서도 기판의 구김을 방지할 수 있다. 또한, 글라스 섬유를 포함하지 않으므로 코어 절연층 상부 또는 하부에 매립 패턴이 가능하여 기판의 박판화가 가능하다.

Description

인쇄회로기판 및 그의 제조 방법{The printed circuit board and the method for manufacturing the same}

본 발명은 인쇄회로기판 및 그의 제조 방법에 관한 것이다.

인쇄회로기판(PCB; Printed Circuit Board)은 전기 절연성 기판에 구리와 같

은 전도성 재료로 회로라인 패턴을 인쇄하여 형성한 것으로, 전자부품을 탑재하기 직전의 기판(Board)을 말한다. 즉, 여러 종류의 많은 전자 소자를 평판 위에 밀집 탑재하기 위해, 각 부품의 장착 위치를 확정하고, 부품을 연결하는 회로 패턴을 평판 표면에 인쇄하여 고정한 회로 기판을 의미한다.

한편, 최근에는 전자부품의 고성능화 및 소형화에 대응하기 위하여 인쇄회로기판의 두께를 감소시킴과 동시에 기판의 표면을 평탄화할 수 있는 매립 패턴(Buried pattern) 기판이 사용되고 있다.

도 1은 일반적인 매립형 인쇄회로기판을 도시한 것이다.

도 1과 같이 매립형 인쇄회로기판(10)은 절연 기판(1)의 표면에 매립 패턴홈(2)을 형성하고, 매립 패턴홈(2)을 도금으로 매립하여 회로 패턴(3)을 형성한다.

매립 패턴(3)이 형성된 인쇄회로기판(10)은 기저회로패턴과 컨택부의 형성 구조에 의해 절연 부재와 결합력이 매우 높게 되며, 기저회로패턴 및 컨택부의 피치가 균일하고 미세하게 형성될 수 있다.

그러나, 매립형 회로 패턴(3)을 도금으로 형성하는 경우, 패턴홈(2)이 형성되어 있는 영역과 이외의 영역 사이에 도금 편차가 발생하여, 도금 후 에칭 시 에칭이 균일하게 진행되지 않는다. 따라서 도 1과 같이 회로 패턴(3)의 일 영역은 에칭이 일어나지 않아 이웃한 회로 패턴과 쇼트가 발생하고, 다른 영역은 과에칭이 일어나 신호 전송에 오류가 발생한다.

실시예는 매립 회로 패턴을 가지는 인쇄회로기판을 제공한다.

실시예는 매립 회로 패턴을 제조하는 새로운 방법을 제공한다.

실시예는 등방성 수지를 포함하는 코어 절연층, 상기 코어 절연층의 상부 또는 하부의 회로패턴홈에 매립되어 형성되는 제1 회로 패턴, 상기 제1 회로 패턴을 덮으며, 상면에 회로패턴홈을 가지는 제1 절연층, 그리고 상기 제1 절연층의 회로패턴홈을 매립하는 제2 회로 패턴을 포함하는 인쇄회로기판을 제공한다.

한편, 등방성 수지로 형성된 코어 절연층의 상부 또는 하부에 제1 회로패턴홈을 형성하는 단계, 도금하여 상기 제1 회로패턴홈을 매립하며 상기 코어 절연층의 상면을 덮는 도금층을 형성하는 단계, 상기 코어 절연층이 노출될 때까지 상기 도금층을 제거하여 제1 회로 패턴을 형성하는 단계, 상기 제1 매립 패턴을 덮는 제1 절연층을 형성하는 단계, 그리고 상기 제1 절연층 내에 매립하는 제2 회로 패턴을 형성하는 단계를 포함하는 인쇄회로기판의 제조 방법을 제공한다.

본 발명에 따르면, 코어 절연층으로 폴리 이미드와 같이 등방성 구조를 갖는 소재를 채용함으로써 글라스 섬유를 포함하지 않으면서도 기판의 구김을 방지할 수 있다. 또한, 글라스 섬유를 포함하지 않으므로 코어 절연층 상부 또는 하부에 매립 패턴이 가능하여 기판의 박판화가 가능하다.

또한, 레이저 트렌치 기술을 통하여 고 신뢰성의 매립형 초미세회로를 형성할 수 있으며, 집적도가 향상된다.

이와 같이 레이저 트렌치 기술을 이용하여 회로 패턴에 적용되는 구리 금속의 양을 줄임으로써 열팽창 계수가 높은 구리의 적용이 낮아져 구김이 개선된다.

또한, 필러를 포함하는 수지로 형성되어 있는 절연층을 접착한 뒤 상기 절연층 내에 매립 패턴을 형성함으로써 하부의 글라스 섬유에 의해 강성을 유지하면서도 매립 패턴을 형성할 수 있다.

도 1은 종래 기술에 따른 인쇄회로기판의 단면도이다.
도 2는 본 발명의 제1 실시예에 따른 인쇄회로기판의 단면도이다.
도 3 내지 도 18은 도 2의 인쇄회로기판을 제조하기 위한 방법을 나타내는 단면도이다.
도 19는 본 발명의 제2 실시예에 따른 인쇄회로기판의 단면도이다.
도 20은 본 발명의 제3 실시예에 따른 인쇄회로기판의 단면도이다.
도 21 내지 도 36은 도 20의 인쇄회로기판을 제조하기 위한 방법을 나타내는 단면도이다.
도 37은 본 발명의 제4 실시예에 따른 인쇄회로기판의 단면도이다.

아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.

명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.

그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하고, 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.

층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우 뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.

본 발명은 회로 패턴이 매립형으로 형성되어 있는 인쇄회로기판에 있어서, 글라스 섬유를 포함하지 않는 코어 절연층 내에 매립 패턴을 형성하여 두께를 줄인 인쇄회로기판을 제공한다.

이하에서는 도 2 내지 도 18을 참고하여 본 발명의 제1 실시예에 따른 인쇄회로 기판을 설명한다.

도 2는 본 발명의 제1 실시예에 따른 인쇄회로기판의 단면도이다.

도 2를 참고하면, 본 발명에 따른 인쇄회로기판(100)은 코어 절연층(110), 상기 코어 절연층(110) 상부 또는 하부에 형성되는 제1 내지 제3 회로 패턴(125, 135, 145), 상기 제2 내지 제3 회로 패턴(135, 145)을 매립하는 제1 및 제2 절연층(140, 140)을 포함한다.

상기 코어 절연층(110)은 글라스 섬유를 포함하지 않는 수지 기판으로, 강성이 있는 물질, 바람직하게는 다음의 화학식을 충족하는 폴리 이미드 필름으로 형성될 수 있다.

이때, n은 양의 정수이다.

즉, 상기 코어 절연층(110)은 화학식의 폴리 이미드 수지 내에 필러가 분산되어 있을 수 있다.

상기 필러는 구형 또는 막대형의 AlO₃ 또는 SiO₂로 형성될 수 있다.

상기 코어 절연층(110)의 두께는 15 내지 200μm일 수 있으며, 바람직하게는 100 내지 150μm일 수 있다.

상기 코어 절연층(110)은 코어 절연층(110)을 관통하는 비아홀(111)을 포함할 수 있다.

상기 비아홀(111)은 도 2와 같이 상부를 향할수록 단면적이 커지는 형상일 수 있으나 이와 달리, 중심 영역을 기준으로 서로 대칭되도록 형성될 수도 있으며,이에 한정되지 않는다.

상기 비아홀(111)을 매립하며 전도성 비아(126)가 형성될 수 있으며, 상기 전도성 비아(126)는 알루미늄, 구리, 은, 백금, 니켈 또는 팔라듐 중 적어도 하나를 포함하는 합금과 같은 금속물로 형성될 수 있다.

상기 코어 절연층(110)의 상부 또는 하부에는 제1 회로패턴홈(121)이 형성되어 있으며, 상기 제1 회로패턴홈(121)에 기저회로패턴으로서, 복수의 제1 회로 패턴(125)이 매립하여 형성되어 있다.

제1 회로 패턴(125)은 전기전도도가 높고, 저항이 낮은 물질로 형성되는데, 알루미늄, 구리, 은, 백금, 니켈 또는 팔라듐 중 적어도 하나를 포함하는 합금과 같은 금속물로 형성될 수 있다.

이때, 상기 제1 회로 패턴(125)은 단일 층으로 형성될 수 있으나, 이와 달리 복수의 층으로 형성될 수도 있다. 상기 제1 회로 패턴(125)이 도금으로 형성되는 경우, 씨드층 위에 전해도금층이 형성될 수 있다.

씨드층으로서, 구리, 니켈 또는 이들의 함금이 형성될 수 있으며, 상기 씨드층 위에 전해도금층으로 알루미늄, 구리, 은, 백금, 니켈 또는 팔라듐 중 적어도 하나를 포함하는 합금이 적용될 수 있다.

상기 코어 절연층(110)의 상부 또는 하부면에는 비아(126)와 연장되는 확장부가 형성될 수 있으며, 상기 확장부는 제1 회로 패턴(125)과 동일한 깊이로 형성될 수 있다. 상기 확장부 및 제1 회로 패턴(125)의 깊이는 10 내지 20 μm 를 충족하도록 미세할 수 있다.

한편, 상기 코어 절연층(110) 상부 또는 하부에 복수의 절연층(130, 140)이 형성되어 있다.

상기 복수의 졀연층(130, 140)은 도 2와 같이 2개의 층상 구조를 가질 수 있으며, 코어 절연층(110) 위의 절연층이 제1 절연층(130), 제1 절연층(130) 위에 제2 절연층(140)이 형성되어 있을 수 있다.

상기 제1 및 제2 절연층(130, 140)은 글라스 섬유를 포함하지 않는 절연층, 바람직하게는 에폭시 수지를 포함하는 수지물로 형성될 수 있다.

상기 제1 및 제2 절연층(130, 140)은 동일한 물질로 형성될 수 있으며, 코어절연층(110)보다 두껍게 형성될 수 있다.

상기 제1 및 제2 절연층(130, 140)은 표면에 각각의 회로 패턴을 매립하기 위한 제2 회로패턴홈(131) 및 제3 회로패턴홈(141)이 형성되어 있다.

상기 제2 및 제3 회로패턴홈(131,141)은 제1 회로패턴홈(121)과 동일한 깊이로 형성될 수 있으며, 상기 제2 및 제3 회로패턴홈(131,141)에 의해 하부의 절연층이 노출되지 않는다.

상기 제2 및 제3 회로패턴홈(131,141)을 매립하며 제2 및 제3 회로패턴(135, 145)이 형성되어 있다.

상기 제2 및 제3 회로패턴(135, 145)은 상기 제1 회로패턴(125)과 동일한 두께를 갖도록 형성될 수 있으며, 상기 비아(126)와 연결되는 비아(138, 148)를 포함할 수 있다.

도 2에서는 코어 절연층(110)을 중심으로 상부에 3층 및 하부에 3층의 총 6층의 회로패턴을 포함하는 인쇄회로기판을 제시하고 있으나, 이에 한정되는 것은 아니다.

상기 최상부의 회로패턴(145)을 덮으며 솔더 레지스트(150)가 더 형성될 수 있다.

상기 솔더 레지스트(150)는 최상부의 회로패턴(145) 중 비아(148)와 연결되는 확장부를 노출함으로써 패드를 형성한다.

상기 솔더 레지스트(150)에 의해 노출되는 패드는 표면처리층(161)이 더 형성될 수 있으며, 상기 표면처리층(161)은 도금 또는 유기막 코팅 등을 처리함으로써 형성할 수 있다.

상기 패드 위에 솔더볼(160)이 부착되어 외부 소자와의 전기적 접촉을 유도할 수 있다.

상기 솔더볼(160)은 도 2와 같이 솔더 레지스트(150)와 이격되어 부착될 수 있다.

이하에서는 도 3 내지 도 18을 참고하여 도 2의 인쇄회로기판(100)의 제조 방법을 설명한다.

먼저, 도 3과 같이 코어 절연층(110)을 준비한다.

이때, n은 양의 정수이다.

다음으로 도 4와 같이 상기 코어 절연층(110)에 비아홀(111)을 형성한다.

상기 비아홀(111) 형성은 레이저를 사용하여 형성할 수 있으며, CO2레이저 또는 UV-YAG 레이저를 사용할 수 있다. 또한 드릴 또는 펀치 등의 물리적인 방법으로 형성할 수도 있다.

이때, 상기 비아홀(111)은 도 4와 같이 상부로 갈수록 단면적이 커지도록 형성할 수 있으나, 이와 달리 중심으로부터 멀어질수록 단면적이 커지도록 대칭적으로 형성할 수도 있다.

다음으로, 도 5와 같이 코어 절연층(110)에 제1 회로패턴홈(121)을 형성한다.

상기 제1 회로패턴홈(121)은 UV-YAG 레이저 또는 엑시머 레이저를 이용하여 형성될 수 있으며, 이때, 비아홀(111)의 상면에 확장부를 형성할 수 있다.

엑시머 레이저는 사용 소스에 따라 193㎚ (ArF), 248㎚ (KrF), 308㎚ (XeCl) 파장대로 구분이 되고 파장대 특성상 쿼츠 마스크(Quartz Mask)를 사용한다.

UV-YAG Laser의 경우, 355㎚ 파장대 사용이 가장 바람직하고, 파장대가 가시광 영역에 근접하므로 일반 유리 마스크(Glass Mask)의 사용이 가능하다.

다음으로, 도 6과 같이 상기 비아홀(111) 및 제1 회로패턴홈(121)을 덮도록 도금층(128)을 형성한다.

먼저 디스미어를 수행하여 코어 절연층(110)의 표면의 스미어를 제거한다.

즉, 코어 절연층(110)을 부풀린 뒤, 과망간산염을 이용하여 부풀어진 절연층(130)을 제거하고, 코어 절연층(110) 표면을 중화시키는 습식 공정을 통하여 스미어를 제거한다.

디스미어 공정을 통해 상기 코어 절연층(110) 표면에 조도가 부여될 수 있다.

상기 코어 절연층(110) 위에 무전해 도금 방식으로 씨드층(122)을 형성할 수 있다.

무전해 도금 방식은 탈지 과정, 소프트 부식 과정, 예비 촉매 처리 과정, 촉매처리 과정, 활성화 과정, 무전해 도금 과정 및 산화방지 처리 과정의 순서로 처리하여 진행할 수 있다. 또한, 상기 씨드층(122)은 플라즈마를 이용하여 금속 입자를 스퍼터링함으로써 형성할 수도 있다.

상기 씨드층(122)은 구리, 니켈, 팔라듐 또는 크롬을 포함하는 합금으로 형성된다.

다음으로, 상기 씨드층(122)을 씨드로 전도성의 물질을 전해 도금하여 도 7의 도금층(120)을 형성한다.

상기 도금층(120)은 도금 면적에 따라 전류를 제어하면서 도금을 수행할 수 있다.

상기 도금층(120)은 전도성이 높은 구리로 형성될 수 있다.

이때, 비아홀(111)의 딤플(Dimple)을 최소화하기 위해 코어 절연층(110) 상면으로부터 도금층(120)을 15㎛ 내외의 높이를 갖도록 초과 도금한다.

다음으로, 도 8과 같이 상기 코어 절연층(110) 위의 도금층(120)을 제거한다.

상기 도금층(120)을 제거하는 방법은 화학적 에칭, 물리적 연마 또는 화학적물리적 연마 방식이 있으며, 상기 방식 중 2가지 이상을 함께 적용한다.

다음으로, 도 9와 같이 코어 절연층(110) 위에 상기 제1 회로 패턴(125)을 덮으며 제1 절연층(130)을 형성한다.

상기 제1 절연층(130)은 에폭시 수지를 포함할 수 있으며, 별도의 글라스 섬유를 포함하지 않는다. 상기 제1 절연층(130)은 코어 절연층(110)보다 얇은 두께를 가질 수 있다.

상기 제2 절연층(140) 위에 도 10과 같이 비아홀(137)을 형성한 뒤, 도 11과 같이 제2 회로패턴홈(131)을 형성한다.

비아홀(137)을 형성하는 공정은 도 4와 동일하고, 제1 회로패턴홈(121)을 형성하는 공정은 도 5와 동일할 수 있다.

한편, 상기 제2 회로패턴홈(131)을 형성할 때, 상기 제1 절연층(130)이 글라스 섬유를 포함하지 않으므로, 상기 비아홀(137)을 함께 형성할 수 있다.

다음으로, 도 12 및 도 13과 같이 도금을 수행하여 도금층(136)을 형성한다.

상기 도금층(136)을 형성하는 공정은 제1 회로 패턴(125)의 도금층(120)을 형성하는 공정과 동일하게 씨드층(132)을 형성한 뒤 전해도금을 진행할 수 있다.

다음으로, 과도금된 상기 도금층(136)의 식각을 수행하여 도 14의 제2 회로패턴(135)을 형성한다.

뒤에 상기 도 15와 같이 제2 절연층(140) 및 제3 회로 패턴(145)을 형성한다.

상기 제2 절연층(140) 및 제3 회로 패턴(145)을 형성하는 공정은 제1 절연층(130) 및 제2 회로 패턴(135)을 형성하는 공정을 반복함으로써 진행할 수 있다.

다음으로, 도 16과 같이 상기 비아(126)와 연결되는 최상층의 확장부를 노출하며 제3 회로 패턴(145)을 덮는 솔더 레지스트(150)를 형성한다.

상기 솔더 레지스트(150)는 보호층으로서, 솔더 레지스트 용액을 도포 또는 필름 형태의 드라이 필름을 라미네이트한 뒤 노광 및 현상하여 형성한다.

상기 솔더 레지스트(150)에 의해 노출되는 확장부는 패드로 기능할 수 있다.

다음으로 도 15와 같이 패드의 산화를 방지하기 위하여 유기막 코팅(OSP :Organic Solderability Preservative) 또는 무전해 금, 주석 등의 금속을 무전해 도금하여 표면처리층(161)을 형성한다.

마지막으로, SOP (Solder on Pad) 공정을 진행하여 소자 실장을 위한 솔더(160)를 패드에 부착한다.

이때, 솔더링은 솔더 페이스트를 스크린 프린팅 후 열처리하여 리플로우 시킨 뒤 플럭스를 제거한 뒤 압착하는 방식으로 진행할 수 있다.

이와 같이, 코어 절연층(110)의 소자로서 등방성의 폴리 이미드를 적용하면서 글라스 섬유를 포함하지 않아 얇은 기판을 형성하면서도 강성을 유지할 수 있다.

또한, 글라스 섬유를 포함하지 않아 제1 회로패턴(125)을 매립하여 형성할 수 있어 기판 두께를 더욱 줄일 수 있다.

또한, 절연층을 얇게 형성함으로써 인쇄회로기판(110) 전체의 소형화가 가능하다.

이하에서는 도 19를 참고하여 본 발명의 제2 실시예를 설명한다.

도 19를 참고하면, 본 발명의 제2 실시예에 따른 인쇄회로기판(100A)은 코어 절연층(110), 상기 코어 절연층(110) 상부 또는 하부에 형성되는 제1 내지 제3 회로 패턴(125, 135, 145), 상기 제2 내지 제3 회로 패턴(135, 145)을 매립하는 제1 및 제2 절연층(130, 140)을 포함한다.

이때, n은 양의 정수이다.

상기 복수의 절연층(130, 140)은 도 2와 같이 2개의 층상 구조를 가질 수 있으며, 코어 절연층(110) 위의 절연층이 제1 절연층(130), 제1 절연층(130) 위에 제2 절연층(140)이 형성되어 있을 수 있다.

상기 패드 위에 범프(170)가 형성될 수 있다.

상기 범프(170)는 구리를 포함하는 합금으로 형성될 수 있으며, 상기 솔더 레지스트(150)를 마스크로 전해 도금하여 형성할 수 있다.

상기 범프(170)는 솔더 레지스트(150)의 개구 영역보다 작은 면적을 갖도록 형성될 수 있다.

이하에서는 도 20 내지 도 36을 참고하여 본 발명의 제3 실시예에 대하여 설명한다.

도 20을 참고하면, 본 발명에 따른 인쇄회로기판(100B)은 코어 절연층(110), 상기 코어 절연층(110) 상부 또는 하부에 형성되는 제1 내지 제3 회로 패턴(125, 135, 145), 상기 제2 내지 제3 회로 패턴(135, 145)을 매립하는 제1 및 제2 절연층(130, 140)을 포함한다.

이때, n은 양의 정수이다.

상기 비아홀(111)은 도 2와 같이 상부를 향할수록 단면적이 커지는 형상일 수 있으나 이와 달리, 중심 영역을 기준으로 서로 대칭되도록 형성될 수도 있으며, 이에 한정되지 않는다.

한편, 상기 코어 절연층(110) 상부 또는 하부에 복수의 절연층(I1, I2)이 형성되어 있다.

상기 복수의 절연층(I1, I2)은 도 20과 같이 2개의 층상 구조를 가질 수 있으며, 코어 절연층(110) 위의 절연층이 제1 절연층(I1), 제1 절연층(I1) 위에 제2 절연층(I2)이 형성되어 있을 수 있다.

상기 제1 및 제2 절연층(I1, I2)은 복수의 층상 구조를 가질 수 있다.

즉, 상기 제1 및 제2 절연층(I1, I2)의 하부층(130, 140)은 글라스 섬유를 포함하는 절연층으로서, 수지물 내에 글라스 섬유가 함침되어 있으며, 수지물 내에 필러가 분산되어 있을 수 있다.

이때, 상기 제1 및 제2 절연층(I1, I2)은 코어 절연층(110)보다는 얇게 형성된다.

상기 제1 및 제2 절연층(I1, I2)의 하부층(130, 140) 위에 제2 및 제3 회로 패턴(135, 145)이 형성되어 있다.

상기 제1 및 제2 절연층(I1, I2)은 하부층(130, 140) 위에 제2 및 제3 회로 패턴(135, 145)을 각각 둘러싸는 제1 및 제2 패턴절연층(133, 143)을 포함한다.

상기 제1 및 제2 패턴절연층(133, 143)은 하부층(130, 140)과 달리 글라스 섬유를 포함하지 않는 수지물로 형성될 수 있으며, 상기 수지물 내에 필러가 분산될 수 있다. 상기 상기 제1 및 제2 패턴절연층(133, 143)은 ABF(Ajinomoto build up film)로 형성될 수 있으나 이에 한정되는 것은 아니다.

상기 제1 및 제2 패턴절연층(133, 143)은 표면에 각각의 회로 패턴을 매립하기 위한 제2 회로패턴홈(131) 및 제3 회로패턴홈(141)이 형성되어 있다.

상기 제2 및 제3 회로패턴홈(131,141)은 제1 회로패턴홈(121)과 동일한 깊이로 형성될 수 있으며, 상기 제2 및 제3 회로패턴홈(131,141)에 의해 하부의 하부층(130, 140)이 노출되지 않는다.

도 20에서는 코어 절연층(110)을 중심으로 상부에 3층 및 하부에 3층의 총 6층의 회로패턴을 포함하는 인쇄회로기판을 제시하고 있으나, 이에 한정되는 것은 아니다.

상기 솔더 레지스트(150)는 최상부의 회로패턴(145) 중 비아와 연결되는 확장부를 노출함으로써 패드를 형성한다.

이하에서는 도 21 내지 도 36을 참고하여 도 20의 인쇄회로기판(100B)의 제조 방법을 설명한다.

먼저, 도 21과 같이 코어 절연층(110)을 준비한다.

이때, n은 양의 정수이다.

다음으로 도 22와 같이 상기 코어 절연층(110)에 비아홀(111)을 형성한다.

이때, 상기 비아홀(111)은 도 22와 같이 상부로 갈수록 단면적이 커지도록 형성할 수 있으나, 이와 달리 중심으로부터 멀어질수록 단면적이 커지도록 대칭적으로 형성할 수도 있다.

다음으로, 도 23와 같이 코어 절연층(110)에 제1 회로패턴홈(121)을 형성한다.

다음으로, 도 25와 같이 상기 비아홀(111) 및 제1 회로패턴홈(121)을 덮도록 도금층(120)을 형성한다.

상기 코어 절연층(110) 위에 무전해 도금 방식으로 도 24의 씨드층(122)을 형성할 수 있다.

다음으로, 상기 씨드층(122)을 씨드로 전도성의 물질을 전해 도금하여 도 25의 도금층(120)을 형성한다.

상기 도금층(120)은 전도성이 높은 구리로 형성될 수 있다.

다음으로, 도 26과 같이 상기 제1 절연층(130) 위의 도금층(120)을 제거한다.

다음으로, 도 27과 같이 코어 절연층(110) 위에 상기 제1 회로 패턴(125)을 덮으며 제1 절연층(I1)을 이루는 하부층(130) 및 제1 패턴절연층(133)을 형성한다.

상기 하부층(130)은 글라스 섬유를 포함하는 절연층이며, 제1 패턴절연층(133)은 에폭시 수지를 포함할 수 있으며, 별도의 글라스 섬유를 포함하지 않는다. 상기 하부층(130)은 코어 절연층(110)보다 얇을 수 있다.

이때, 상기 제1 절연층(I1)을 단일층으로 형성할 수도 있으며, 상기 제1 절연층이 단일층으로 형성되는 경우, 글라스 섬유의 최고점 위로 회로패턴이 형성될 정도의 수지만으로 이루어진 영역이 확보되어야 한다.

상기 제1 절연층(I1)은 동박층과 함께 적층될 수 있으며, 상기 동박층과 함께 적층되는 경우, 뒤에 진행되는 비아홀 공정 이후에 동박층을 제거한다.

상기 패턴절연층(133) 위에 레이저를 조사하여 도 29의 제2 회로패턴홈(131)을 형성한다.

상기 제2 회로패턴홈(131)을 형성할 때, 먼저, 제1 절연층(I1)을 관통하는 비아홀(137)을 형성한 뒤, 상기 패턴절연층(133)이 글라스 섬유를 포함하지 않으므로, 상기 비아(126)의 확장부를 개방할 수 있다.

다음으로, 도 31과 같이 도금을 수행하여 도금층(136)을 형성한다.

상기 도금층(136)을 형성하는 공정은 제1 회로 패턴(125)의 도금층(120)을 형성하는 공정과 같이 도 10의 씨드층(132) 형성 뒤 과동금을 수행한다.

다음으로, 도 32의 제2 회로패턴(135)을 형성한다.

뒤에 상기 도 33과 같이 제2 절연층(I2) 및 제3 회로 패턴(145)을 형성한다.

상기 제2 절연층(I2) 및 제3 회로 패턴(145)을 형성하는 공정은 제1 절연층(I1) 및 제2 회로 패턴(135)을 형성하는 공정을 반복함으로써 진행할 수 있다.

다음으로, 도 34와 같이 상기 비아(126)와 연결되는 최상층의 확장부를 노출하며 제3 회로 패턴(145)을 덮는 솔더 레지스트(150)를 형성한다.

다음으로 도 35와 같이 패드의 산화를 방지하기 위하여 유기막 코팅(OSP :Organic Solderability Preservative) 또는 무전해 금, 주석 등의 금속을 무전해 도금하여 표면처리층(161)을 형성한다.

이하에서는 도 37을 참고하여 본 발명의 제4 실시예에 대하여 설명한다.

도 37을 참고하면, 본 발명에 따른 인쇄회로기판(100C)은 코어 절연층(110), 상기 코어 절연층(110) 상부 또는 하부에 형성되는 제1 내지 제3 회로 패턴(125, 135, 145), 상기 제2 내지 제3 회로 패턴(135, 145)을 매립하는 제1 및 제2 절연층(130, 140)을 포함한다.

상기 코어 절연층(110)은 글라스 섬유를 포함하지 않는 수지 기판으로, 강성이 있는 물질, 바람직하게는 폴리 이미드 필름으로 형성될 수 있다.

즉, 상기 코어 절연층(110)은 폴리 이미드 수지 내에 필러가 분산되어 있을 수 있다.

상기 비아홀(111)은 도 37과 같이 상부를 향할수록 단면적이 커지는 형상일 수 있으나 이와 달리, 중심 영역을 기준으로 서로 대칭되도록 형성될 수도 있으며, 이에 한정되지 않는다.

상기 복수의 절연층(I1, I2)은 도 37과 같이 2개의 층상 구조를 가질 수 있으며, 코어 절연층(110) 위의 절연층이 제1 절연층(I1), 제1 절연층(I1) 위에 제2 절연층(I2)이 형성되어 있을 수 있다.

도 37에서는 코어 절연층(110)을 중심으로 상부에 3층 및 하부에 3층의 총 6층의 회로패턴을 포함하는 인쇄회로기판을 제시하고 있으나, 이에 한정되는 것은 아니다.

상기 패드 위에 범프(170)가 형성될 수 있다.

이상에서 본 발명의 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.

인쇄회로기판 100, 100A, 100B, 100C
코어 절연층 110
제1 회로 패턴 125
절연층 130, 140
제2 회로 패턴 135
제3 회로 패턴 145

Claims

등방성 수지를 포함하는 코어 절연층,
상기 코어 절연층의 상부 또는 하부의 회로패턴홈에 매립되어 형성되는 제1 회로 패턴,
상기 제1 회로 패턴을 덮으며, 상면에 회로패턴홈을 가지는 제1 절연층, 그리고
상기 제1 절연층의 회로패턴홈을 매립하는 제2 회로 패턴을 포함하는 인쇄회로기판.
제1항에 있어서,
상기 제1 절연층은 수지물 내에 필러가 분산되어 있는 인쇄회로기판.
제1항에 있어서,
상기 제1 절연층은 상기 코어 절연층보다 얇은 인쇄회로기판.
제3항에 있어서,
상기 코어 절연층은 폴리 이미드 수지를 포함하는 인쇄회로기판.
제4항에 있어서,
상기 코어 절연층과 상기 제1 절연층의 수지는 서로 다른 인쇄회로기판.
제5항에 있어서,
상기 코어 절연층을 관통하는 비아를 더 포함하는 인쇄회로기판.
제1항에 있어서,
상기 코어 절연층은 100 내지 150μm의 두께를 가지는 인쇄회로기판.
제1항에 있어서,
상기 제1 절연층은
상기 제1 회로 패턴을 덮으며 글라스 섬유를 포함하는 하부절연층, 그리고
상기 하부절연층 위에 상기 제2 회로 패턴을 둘러싸는 패턴 절연층을 포함하는 인쇄회로기판.
제8항에 있어서,
상기 패턴 절연층은 수지물 내에 필러가 분산되어 있는 인쇄회로기판.
제9항에 있어서,
상기 제2 회로패턴이 형성되는 상기 회로패턴홈은 상기 패턴절연층 내에 형성되어 있는 인쇄회로기판.
등방성 수지로 형성된 코어 절연층의 상부 또는 하부에 제1 회로패턴홈을 형성하는 단계,
도금하여 상기 제1 회로패턴홈을 매립하며 상기 코어 절연층의 상면을 덮는 도금층을 형성하는 단계,
상기 코어 절연층이 노출될 때까지 상기 도금층을 제거하여 제1 회로 패턴을 형성하는 단계,
상기 제1 매립 패턴을 덮는 제1 절연층을 형성하는 단계, 그리고
상기 제1 절연층 내에 매립하는 제2 회로 패턴을 형성하는 단계
를 포함하는
인쇄회로기판의 제조 방법.
제11항에 있어서,
상기 제1 회로패턴홈을 형성하는 단계는,
레이저를 이용하여 상기 회로 패턴홈을 형성하는 인쇄회로기판의 제조 방법.
제11항에 있어서,
상기 제1 회로패턴홈을 형성하는 단계는,
상기 코어 절연층을 관통하는 비아홀을 형성하는 단계를 포함하는 인쇄회로기판의 제조 방법.
제11항에 있어서,
상기 코어 절연층은 폴리 이미드 수지에 필러를 분산하여 형성하는 인쇄회로기판의 제조 방법.
제11항에 있어서,
상기 제1 절연층은 상기 코어 절연층보다 얇도록 형성하는 인쇄회로기판의 제조 방법.
제11항에 있어서,
상기 제1 절연층을 형성하는 단계는,
상기 제1 회로 패턴을 덮으며 글라스 섬유를 포함하는 하부절연층을 형성하는 단계, 그리고
상기 하부절연층 위에 상기 글라스 섬유를 포함하지 않는 패턴 절연층을 형성하는 단계
를 포함하는 인쇄회로기판의 제조 방법.
제16항에 있어서,
상기 패턴 절연층은 상기 코어 절연층과 상이한 물질로 형성하는 인쇄회로기판의 제조 방법.
제17항에 있어서,
상기 제2 회로 패턴을 형성하는 단계는,
상기 패턴 절연층에 상기 제2 회로 패턴홈을 형성하는 단계, 그리고
상기 제2 회로 패턴홈을 매립하는 도금층을 형성하는 단계, 그리고
상기 도금층을 식각하여 상기 제2 회로 패턴을 형성하는 단계
를 포함하는 인쇄회로기판의 제조 방법.