JP2018163918A - 配線基板及びその製造方法 - Google Patents

配線基板及びその製造方法 Download PDF

Info

Publication number
JP2018163918A
JP2018163918A JP2017058890A JP2017058890A JP2018163918A JP 2018163918 A JP2018163918 A JP 2018163918A JP 2017058890 A JP2017058890 A JP 2017058890A JP 2017058890 A JP2017058890 A JP 2017058890A JP 2018163918 A JP2018163918 A JP 2018163918A
Authority
JP
Japan
Prior art keywords
wiring
layer
via portion
insulating layer
wiring layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2017058890A
Other languages
English (en)
Inventor
聡 春原
Satoshi Haruhara
聡 春原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2017058890A priority Critical patent/JP2018163918A/ja
Priority to US15/890,407 priority patent/US10187986B2/en
Publication of JP2018163918A publication Critical patent/JP2018163918A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/115Via connections; Lands around holes or via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4647Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer around previously made via studs
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09145Edge details
    • H05K2201/09154Bevelled, chamferred or tapered edge
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09509Blind vias, i.e. vias having one side closed
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09563Metal filled via
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/096Vertically aligned vias, holes or stacked vias
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09818Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09827Tapered, e.g. tapered hole, via or groove
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09818Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09854Hole or via having special cross-section, e.g. elliptical
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09818Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09863Concave hole or via
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/025Abrading, e.g. grinding or sand blasting
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4076Through-connections; Vertical interconnect access [VIA] connections by thin-film techniques
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits

Abstract

【課題】絶縁層から引き抜け難い形状のビア配線を備えた配線基板を提供する。【解決手段】本配線基板は、第1絶縁層と、前記第1絶縁層上に形成された第1配線層と、前記第1配線層上に形成されたビア配線と、前記第1絶縁層上に形成され、前記第1配線層の上面及び側面、並びに前記ビア配線の側面を被覆する第2絶縁層と、前記第2絶縁層上に形成され、前記ビア配線を介して前記第1配線層と接続された第2配線層と、を有し、前記ビア配線は、前記第1配線層の上面と接続された第1ビア部と、前記第1ビア部上に前記第1ビア部と一体に形成され、前記第2配線層の下面と接続された第2ビア部と、を備え、前記第1ビア部は、前記第2ビア部側から前記第1配線層側に行くに従って横断面積が大きくなり、前記第2ビア部は、下端面が前記第1ビア部の上端面と接続するとともに前記第1ビア部の上端側から水平方向に庇状に延出し、上端面が前記第2配線層の下面と接続されている。【選択図】図1

Description

本発明は、配線基板及びその製造方法に関する。
配線層と絶縁層とが交互に積層されたビルドアップ配線基板において、上下の配線層は、例えば、銅等からなる円柱状のビア配線を介して接続される。
円柱状のビア配線は、例えば、以下のようにして作製される。まず、絶縁層上に配線層を形成し、配線層を被覆するように絶縁層上にレジスト層を形成する。そして、レジスト層に配線層の上面を露出する円柱状の開口部を形成する。そして、電解めっき法等により開口部内に金属を充填して円柱状のビア配線を形成し、レジスト層を除去する。その後、配線層及びビア配線を被覆する上層の絶縁層を形成し、更に上層の絶縁層上にビア配線を介して下層の配線層と接続される上層の配線層を形成する(例えば、特許文献1参照)。
特開平05−110259号公報
しかしながら、円柱状のビア配線では、平滑な側面が垂直方向に形成されているため、ビア配線を被覆する絶縁層との間にアンカーとなるものがない。そのため、ビア配線が絶縁層から引き抜けやすく、信頼性が低下する。
本発明は、上記の点に鑑みてなされたものであり、絶縁層から引き抜け難い形状のビア配線を備えた配線基板を提供することを課題とする。
本配線基板は、第1絶縁層と、前記第1絶縁層上に形成された第1配線層と、前記第1配線層上に形成されたビア配線と、前記第1絶縁層上に形成され、前記第1配線層の上面及び側面、並びに前記ビア配線の側面を被覆する第2絶縁層と、前記第2絶縁層上に形成され、前記ビア配線を介して前記第1配線層と接続された第2配線層と、を有し、前記ビア配線は、前記第1配線層の上面と接続された第1ビア部と、前記第1ビア部上に前記第1ビア部と一体に形成され、前記第2配線層の下面と接続された第2ビア部と、を備え、前記第1ビア部は、前記第2ビア部側から前記第1配線層側に行くに従って横断面積が大きくなり、前記第2ビア部は、下端面が前記第1ビア部の上端面と接続するとともに前記第1ビア部の上端側から水平方向に庇状に延出し、上端面が前記第2配線層の下面と接続されていることを要件とする。
開示の技術によれば、絶縁層から引き抜け難い形状のビア配線を備えた配線基板を提供できる。
第1の実施の形態に係る配線基板を例示する断面図である。 第1の実施の形態に係る配線基板の製造工程を例示する図(その1)である。 第1の実施の形態に係る配線基板の製造工程を例示する図(その2)である。 第1の実施の形態に係る配線基板の製造工程を例示する図(その3)である。 第1の実施の形態の変形例に係る配線基板を例示する断面図である。 第1の実施の形態の変形例に係る配線基板の製造工程を例示する図(その1)である。 第1の実施の形態の変形例に係る配線基板の製造工程を例示する図(その2)である。
以下、図面を参照して発明を実施するための形態について説明する。なお、各図面において、同一構成部分には同一符号を付し、重複した説明を省略する場合がある。
[配線基板の構造]
図1は、第1の実施の形態に係る配線基板を例示する断面図であり、図1(a)は全体図、図1(b)は図1(a)のA部の部分拡大図である。
図1を参照するに、配線基板1は、絶縁層10と、貫通配線20と、配線層30と、ビア配線40と、絶縁層50と、配線層60と、ビア配線70と、絶縁層80と、配線層90とを有するビルドアップ配線基板である。
なお、本実施の形態では、便宜上、配線基板1の配線層90側を上側又は一方の側、絶縁層10側を下側又は他方の側とする。又、各部位の配線層90側の面を上面又は一方の面、絶縁層10側の面を下面又は他方の面とする。但し、配線基板1は天地逆の状態で用いることができ、又は任意の角度で配置することができる。又、平面視とは対象物を絶縁層10の上面の法線方向から視ることを指し、平面形状とは対象物を絶縁層10の上面の法線方向から視た形状を指すものとする。又、横断面とは、絶縁層10の上面と平行な平面で切断した断面とする。
絶縁層10は、コアとなる絶縁層である。絶縁層10の材料としては、例えば、非感光性(熱硬化性樹脂)のエポキシ系絶縁樹脂やフェノール系絶縁樹脂等を用いることができる。或いは、絶縁層10の材料として、例えば、感光性のエポキシ系絶縁樹脂やアクリル系絶縁樹脂等を用いてもよい。絶縁層10は、ガラスクロス等の補強材を有していても構わない。又、絶縁層10は、シリカ(SiO)等のフィラーを含有しても構わない。絶縁層10の厚さは、例えば50〜2000μm程度とすることができる。
貫通配線20は、絶縁層10を貫通して配置されている。貫通配線20の下端面は絶縁層10の下面から露出している。貫通配線20の下端面は外部接続端子として用いてもよいし、絶縁層10の下面側に貫通配線20の下端面と接続される配線層を設けてもよい。更に、絶縁層10の下面側に、配線層と絶縁層が交互に複数積層された構造を設けてもよい。貫通配線20の材料としては、例えば、銅(Cu)等を用いることができる。
配線層30は、絶縁層10上に形成されている。配線層30の下面は、貫通配線20の上端面と接続されている。配線層30の材料としては、例えば、銅(Cu)等を用いることができる。配線層30の厚さは、例えば、10〜30μm程度とすることができる。
ビア配線40は、配線層30上に形成されている。ビア配線40は、配線層30の上面と接続された第1ビア部41と、第1ビア部41上に第1ビア部41と一体に形成され、配線層60の下面と接続された第2ビア部42とを備えている。第1ビア部41及び第2ビア部42の材料としては、例えば、銅(Cu)等を用いることができる。
なお、図1(b)の水平方向の一点鎖線は第1ビア部41と第2ビア部42との便宜上の境界を示している。一点鎖線の部分が、第1ビア部41の便宜上の上端面となる。但し、実際には、第1ビア部41と第2ビア部42とは一体に形成されているため、界面は存在しない。
第1ビア部41は、第2ビア部42側から配線層30側に行くに従って横断面積が大きくなるように形成されている。断面視において、第1ビア部41の側面は、直線状に傾斜していてもよいし、凸型又は凹型に湾曲していてもよい。第1ビア部41の上端面及び下端面の平面形状は例えば円形とすることができるが、楕円形、矩形、その他の形状であってもよい。
第1ビア部41の上端面及び下端面の平面形状が円形である場合、第1ビア部41の下端面の直径Dは、例えば、20〜50μm程度とすることができる。又、第1ビア部41の上端面の直径Dは、例えば、10〜40μm程度とすることができる。断面視において、第1ビア部41の下端面(配線層30の上面)と第1ビア部41の側面とのなす角θは、例えば、85度程度とすることができる。
第2ビア部42は、第1ビア部41の上端側から水平方向に庇状に突起する面421を備えている。面421は、第1ビア部41の上端面の周囲に環状に形成されている。面421と図1(b)の一点鎖線の部分とは一つの平面をなし、この1つの平面が第2ビア部42の便宜上の下端面となる。すなわち、第2ビア部42は、下端面が第1ビア部41の上端面と接続するとともに第1ビア部41の上端側から水平方向に庇状に延出している。そして、第2ビア部42の上端面は、配線層60の下面と接続されている。
又、第2ビア部42は、配線層60側から第1ビア部41側に行くに従って横断面積が大きくなるように形成されている。断面視において、第2ビア部42の側面は、直線状に傾斜していてもよいし、凸型又は凹型に湾曲していてもよい。第2ビア部42の上端面及び下端面の平面形状は例えば円形とすることができるが、楕円形、矩形、その他の形状であってもよい。
第2ビア部42の上端面及び下端面の平面形状が円形である場合、第2ビア部42の下端面の直径Dは、例えば、20〜50μm程度とすることができる。又、第2ビア部42の上端面の直径Dは、例えば、10〜40μm程度とすることができる。第2ビア部42の厚さは、例えば、5〜10μm程度とすることができる。
絶縁層50は、絶縁層10上に、配線層30の上面及び側面、並びにビア配線40の側面を被覆するように形成されている。絶縁層50の材料は、例えば、絶縁層10と同様とすることができる。絶縁層50は、ガラスクロス等の補強材やシリカ(SiO)等のフィラーを有しても構わない。絶縁層50の厚さT(配線層30より上側部分の厚さ)は、例えば10〜30μm程度とすることができる。絶縁層50の厚さTは、ビア配線40の高さと等しい。
配線層60は、絶縁層50上に形成され、配線層60の下面は第2ビア部42の上端面と接している。配線層60は、ビア配線40を介して配線層30と接続されている。配線層60の材料や厚さは、例えば、配線層30と同様とすることができる。
ビア配線70は、配線層60上に形成されている。ビア配線70は、配線層60の上面と接続された第1ビア部71と、第1ビア部71上に第1ビア部71と一体に形成され、配線層90の下面と接続された第2ビア部72とを備えている。ビア配線70の形状や寸法、材料は、例えば、ビア配線40と同様とすることができる。
絶縁層80は、絶縁層50上に、配線層60の上面及び側面、並びにビア配線70の側面を被覆するように形成されている。絶縁層80の材料や厚さは、例えば、絶縁層10と同様とすることができる。絶縁層80の厚さは、ビア配線70の高さと等しい。
配線層90は、絶縁層80上に形成され、配線層90の下面は第2ビア部72の上端面と接している。配線層90は、ビア配線70を介して配線層60と接続されている。配線層90の材料や厚さは、例えば、配線層30と同様とすることができる。
なお、配線層90上に、更に、ビア配線、絶縁層、及び配線層の組を1組以上積層してもよい。
[配線基板の製造方法]
次に、第1の実施の形態に係る配線基板の製造方法について説明する。図2〜図4は、第1の実施の形態に係る配線基板の製造工程を例示する図である。なお、本実施の形態では、単品の配線基板を形成する工程を示すが、配線基板となる複数の部分を作製後、個片化して各配線基板とする工程としてもよい。
まず、図2(a)に示す工程では、絶縁層10を準備し、絶縁層10に貫通孔を設けて銅等の金属を充填し、貫通配線20を形成する。絶縁層10の材料や厚さは、前述の通りである。
次に、図2(b)に示す工程では、絶縁層10上に、貫通配線20と接続する配線層30を形成する。配線層30は、例えば、セミアディティブ法やサブトラクティブ法等の各種配線形成方法を用いて形成できる。配線層30の材料や厚さは、前述の通りである。
次に、図2(c)に示す工程では、絶縁層10上に、配線層30を被覆するようにレジスト層300を形成する。そして、図2(d)に示す工程では、レジスト層300に、配線層30の上面を露出し、配線層30側に行くに従って横断面積が大きくなる開口部300xを形成する。
レジスト層300は、例えば、感光性樹脂(感光性のエポキシ樹脂やアクリル樹脂等)からなるフィルム状のレジストを、絶縁層10上にラミネートすることで形成できる。レジスト層300は、例えば、感光性樹脂(感光性のエポキシ樹脂やアクリル樹脂等)からなる液状又はペースト状のレジストを、絶縁層10上に塗布後乾燥させることで形成してもよい。
レジスト層300がポジ型である場合は、露光量を通常よりも強めに調整することで、配線層30側に行くに従って横断面積が大きくなる開口部300xを形成することができる。又、レジスト層300がネガ型である場合は、露光量を通常よりも弱めに調整することで、配線層30側に行くに従って横断面積が大きくなる開口部300xを形成することができる。
次に、図3(a)に示す工程では、開口部300xに銅等の金属を充填すると共に、銅等の金属をレジスト層300の上面から突起させる。これにより、銅等の金属により、開口部300xを充填する第1ビア部41と、第1ビア部41の上端側から水平方向に庇状に突起する面を備えた第2ビア部42とが形成される。第1ビア部41及び第2ビア部42の形状は、この時点ではキノコ状となる。又、第2ビア部42の形状は、この時点では略球体の一部を切断した形状となる。第1ビア部41及び第2ビア部42は、例えば、配線層30を給電層とする電解めっき法により、銅等の金属を開口部300xの体積よりも過剰に析出させることで形成できる。
次に、図3(b)に示す工程では、レジスト層300を除去する。レジスト層300は、所定の剥離液を用いて除去できる。そして、図3(c)に示す工程では、絶縁層10上に、配線層30の上面及び側面、第1ビア部41の側面、及び第2ビア部42の上端面及び側面を被覆する絶縁層50を形成する。絶縁層50は、例えば、エポキシ系絶縁樹脂やフェノール系絶縁樹脂等を塗布又はラミネートすることにより形成できる。絶縁層50の厚さは前述の通りである。なお、第2ビア部42の上端面及と側面は連続的に形成されているため、両者を明確に区別する必要はない。
次に、図4(a)に示す工程では、絶縁層50及び第2ビア部42の絶縁層10とは反対側を研磨し、絶縁層50の上面から第2ビア部42の上端面を露出する。研磨は、例えば、CMP(Chemical-Mechanical Polishing)、ブラスト処理、バフ研磨等を用いることができる。絶縁層50の上面と第2ビア部42の上端面は、例えば、面一とすることができる。絶縁層50の上面と第2ビア部42の上端面とを面一とする場合、物理研磨と化学研磨とを組み合わせることが好ましい。
次に、図4(b)に示す工程では、絶縁層50上に、ビア配線40を介して配線層30と接続される配線層60を形成する。配線層60は、例えば、セミアディティブ法やサブトラクティブ法等の各種配線形成方法を用いて形成できる。配線層60の材料や厚さは、前述の通りである。
次に、図4(c)に示す工程では、図2(c)〜図4(b)と同様にして、ビア配線70、絶縁層80、及び配線層90を形成する。以上の工程により、図1に示す配線基板1が完成する。
このように、第1の実施の形態に係る配線基板1では、第1ビア部41は、第2ビア部42側から配線層30側に行くに従って横断面積が大きくなるように形成されている。これにより、ビア配線40が絶縁層80側に抜けることを防止できる。
又、配線基板1では、第1ビア部41の上端側から水平方向に庇状に突起する面を備えた第2ビア部42を有している。これにより、ビア配線40が絶縁層10側に抜けることを防止できる。
更に、配線基板1では、第2ビア部42は、配線層60側から第1ビア部41側に行くに従って横断面積が大きくなるように形成されている。これにより、ビア配線40が絶縁層80側に抜けることを、より一層防止できる。
〈第1の実施の形態の変形例〉
第1の実施の形態の変形例では、ビア配線がシード層を有する例を示す。なお、第1の実施の形態の変形例において、既に説明した実施の形態と同一構成部についての説明は省略する場合がある。
図5は、第1の実施の形態の変形例に係る配線基板を例示する断面図であり、図5(a)は全体図、図5(b)は図5(a)のB部の部分拡大図である。
図5を参照するに、配線基板1Aは、ビア配線40及び70がビア配線40A及び70Aに置換された点が、配線基板1と相違する。
ビア配線40Aは、配線層30の上面と接続されたシード層49と、シード層49上に形成された第1ビア部41と、第1ビア部41上に第1ビア部41と一体に形成され、配線層60の下面と接続された第2ビア部42とを備えている。シード層49の材料としては、例えば、銅(Cu)等を用いることができる。シード層49の厚さは、例えば、1μm以下程度とすることができる。ビア配線70Aは、シード層79と、第1ビア部71と、第2ビア部72とを備えており、ビア配線40Aと同様の構造である。
配線基板1Aは、例えば、以下のような工程により作製することができる。まず、第1の実施の形態の図2(a)及び図2(b)の工程を実行後、図6(a)に示す工程では、例えば、無電解めっき法やスパッタ法等により、絶縁層10の上面、並びに配線層30の上面及び側面を被覆するシード層49を形成する。
次に、図6(b)に示す工程では、シード層49上に、図2(c)に示す工程と同様にしてレジスト層300を形成する。そして、図2(d)に示す工程と同様にして、レジスト層300に、配線層30の上面を露出し、配線層30側に行くに従って横断面積が大きくなる開口部300xを形成する。
次に、図6(c)に示す工程では、シード層49を給電層とする電解めっき法により、開口部300xに銅等の金属を充填すると共に、銅等の金属をレジスト層300の上面から突起させる。これにより、銅等の金属により、開口部300xを充填する第1ビア部41と、第1ビア部41の上端側から水平方向に庇状に突起する面を備えた第2ビア部42とが形成される。第1ビア部41及び第2ビア部42の形状は、この時点ではキノコ状となる。又、第2ビア部42の形状は、この時点では略球体の一部を切断した形状となる
次に、図7(a)に示す工程では、レジスト層300を除去する。そして、図7(b)に示す工程では、第1ビア部41をマスクとして、第1ビア部41に被覆されていない領域のシード層49をエッチングにより除去する。これにより、ビア配線40Aが形成される。シード層49として銅を用いた場合には、例えば、過酸化水素/硫酸系水溶液や、過硫酸ナトリウム水溶液、過硫酸アンモニウム水溶液等を用いたウェットエッチングによりシード層49を除去できる。
以降、図3(c)〜図4(c)と同様の工程を実行することで、図5に示す配線基板1Aが完成する。但し、ビア配線70Aは、ビア配線40Aと同様にして形成する。
第1の実施の形態の変形例に係る製造方法では、下層の配線層から給電できないような構造の配線基板の場合でも、電解めっき法により下層の配線層上に第1ビア部及び第2ビア部を有するビア配線を形成することができる。
以上、好ましい実施の形態について詳説したが、上述した実施の形態に制限されることはなく、特許請求の範囲に記載された範囲を逸脱することなく、上述した実施の形態に種々の変形及び置換を加えることができる。
1、1A 配線基板
10、50、80 絶縁層
20 貫通配線
30、60、90 配線層
40、40A、70、70A ビア配線
41、71 第1ビア部
42、72 第2ビア部
49、79 シード層

Claims (7)

  1. 第1絶縁層と、
    前記第1絶縁層上に形成された第1配線層と、
    前記第1配線層上に形成されたビア配線と、
    前記第1絶縁層上に形成され、前記第1配線層の上面及び側面、並びに前記ビア配線の側面を被覆する第2絶縁層と、
    前記第2絶縁層上に形成され、前記ビア配線を介して前記第1配線層と接続された第2配線層と、を有し、
    前記ビア配線は、
    前記第1配線層の上面と接続された第1ビア部と、
    前記第1ビア部上に前記第1ビア部と一体に形成され、前記第2配線層の下面と接続された第2ビア部と、を備え、
    前記第1ビア部は、前記第2ビア部側から前記第1配線層側に行くに従って横断面積が大きくなり、
    前記第2ビア部は、下端面が前記第1ビア部の上端面と接続するとともに前記第1ビア部の上端側から水平方向に庇状に延出し、上端面が前記第2配線層の下面と接続されていること、を特徴とする配線基板。
  2. 前記第2ビア部は、前記第2配線層側から前記第1ビア部側に行くに従って横断面積が大きくなる請求項1に記載の配線基板。
  3. 前記第1ビア部の前記第1配線層側にシード層が形成された請求項1又は2に記載の配線基板。
  4. 第1絶縁層上に第1配線層を形成する工程と、
    前記第1絶縁層上に、前記第1配線層を被覆するようにレジスト層を形成する工程と、
    前記レジスト層に、前記第1配線層の上面を露出し、前記第1配線層側に行くに従って横断面積が大きくなる開口部を形成する工程と、
    前記開口部に金属を充填すると共に、前記金属を前記レジスト層の上面から突起させ、前記金属により、前記開口部を充填する第1ビア部と、下端面が前記第1ビア部の上端面と接続するとともに前記第1ビア部の上端側から水平方向に庇状に延出する第2ビア部と、を備えたビア配線を形成する工程と、
    前記レジスト層を除去後、前記第1絶縁層上に、前記第1配線層の上面及び側面、前記第1ビア部の側面、及び前記第2ビア部の上端面及び側面を被覆する第2絶縁層を形成する工程と、
    前記第2絶縁層及び前記第2ビア部の前記第1絶縁層とは反対側を研磨し、前記第2絶縁層の上面から前記第2ビア部の上端面を露出する工程と、
    前記第2絶縁層上に、前記ビア配線を介して前記第1配線層と接続された第2配線層を形成する工程と、を有する配線基板の製造方法。
  5. 前記第2ビア部は、前記第2配線層側から前記第1ビア部側に行くに従って横断面積が大きくなるように形成される請求項4に記載の配線基板の製造方法。
  6. 前記レジスト層を形成する前に、前記第1絶縁層の上面、並びに前記第1配線層の上面及び側面を被覆するシード層を形成する工程を有し、
    前記シード層を形成後、前記シード層上に前記レジスト層を形成し、前記レジスト層に前記開口部を形成し、前記シード層を給電層とする電解めっき法により前記金属を形成する請求項4又は5に記載の配線基板の製造方法。
  7. 前記レジスト層は、感光性樹脂から形成され、
    前記感光性樹脂の露光量を調整することで、前記第1配線層側に行くに従って横断面積が大きくなる前記開口部を形成する請求項4乃至6の何れか一項に記載の配線基板の製造方法。
JP2017058890A 2017-03-24 2017-03-24 配線基板及びその製造方法 Pending JP2018163918A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2017058890A JP2018163918A (ja) 2017-03-24 2017-03-24 配線基板及びその製造方法
US15/890,407 US10187986B2 (en) 2017-03-24 2018-02-07 Wiring substrate including via interconnect whose side surface includes projection

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017058890A JP2018163918A (ja) 2017-03-24 2017-03-24 配線基板及びその製造方法

Publications (1)

Publication Number Publication Date
JP2018163918A true JP2018163918A (ja) 2018-10-18

Family

ID=63583253

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017058890A Pending JP2018163918A (ja) 2017-03-24 2017-03-24 配線基板及びその製造方法

Country Status (2)

Country Link
US (1) US10187986B2 (ja)
JP (1) JP2018163918A (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10643936B2 (en) * 2017-05-31 2020-05-05 Dyi-chung Hu Package substrate and package structure
DE102019108870A1 (de) * 2019-04-04 2020-10-08 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Träger mit verkleinerter Durchkontaktierung
CN112752429B (zh) * 2019-10-31 2022-08-16 鹏鼎控股(深圳)股份有限公司 多层线路板及其制作方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05110259A (ja) 1991-10-14 1993-04-30 Matsushita Electric Ind Co Ltd 多層プリント配線板とその製造方法
US6631546B1 (en) * 2000-02-01 2003-10-14 International Business Machines Corporation Self-aligned void filling for mushroomed plating
US8084866B2 (en) * 2003-12-10 2011-12-27 Micron Technology, Inc. Microelectronic devices and methods for filling vias in microelectronic devices
US7190078B2 (en) * 2004-12-27 2007-03-13 Khandekar Viren V Interlocking via for package via integrity
US7892441B2 (en) * 2007-06-01 2011-02-22 General Dynamics Advanced Information Systems, Inc. Method and apparatus to change solder pad size using a differential pad plating
US20080308307A1 (en) * 2007-06-12 2008-12-18 Advanced Chip Engineering Technology Inc. Trace structure and method for fabricating the same
JP5461897B2 (ja) * 2009-06-19 2014-04-02 新光電気工業株式会社 光導波路積層配線基板及びその製造方法と実装構造
KR101987374B1 (ko) * 2012-10-04 2019-06-11 엘지이노텍 주식회사 인쇄회로기판 및 그의 제조 방법
JP2014127623A (ja) * 2012-12-27 2014-07-07 Shinko Electric Ind Co Ltd 配線基板及び配線基板の製造方法
US20140261661A1 (en) * 2013-03-13 2014-09-18 Gtat Corporation Free-standing metallic article with overplating
KR20150003505A (ko) * 2013-07-01 2015-01-09 삼성전기주식회사 인쇄회로기판 및 이의 제조방법
JP2016171190A (ja) * 2015-03-12 2016-09-23 イビデン株式会社 パッケージ−オン−パッケージ用プリント配線板

Also Published As

Publication number Publication date
US20180279472A1 (en) 2018-09-27
US10187986B2 (en) 2019-01-22

Similar Documents

Publication Publication Date Title
KR102032172B1 (ko) 배선 기판 및 그 제조 방법
US8389871B2 (en) Multilayered wiring board and method of manufacturing the same
JP5101451B2 (ja) 配線基板及びその製造方法
JP4800253B2 (ja) 配線基板の製造方法
JP3938921B2 (ja) 半導体ic内蔵モジュールの製造方法
US9232641B2 (en) Wiring board and method of manufacturing the same
US20140097009A1 (en) Wiring substrate
US9173291B2 (en) Circuit board and method for manufacturing the same
CN109788666B (zh) 线路基板及其制作方法
KR101579019B1 (ko) 다층배선기판
JP2017017307A (ja) プリント回路基板及びプリント回路基板の製造方法
JP2018163918A (ja) 配線基板及びその製造方法
JP2014131029A (ja) 回路基板及びその製造方法
US10811348B2 (en) Method of manufacturing wiring substrate
US8450622B2 (en) Multilayer wiring substrate and method of manufacturing the same
JP7253946B2 (ja) 配線基板及びその製造方法、半導体パッケージ
US8658905B2 (en) Multilayer wiring substrate
JP4975581B2 (ja) 配線基板及びその製造方法
JP5419583B2 (ja) 配線基板の製造方法
US20230275015A1 (en) Interconnect substrate and method of making the same
US11749596B2 (en) Wiring substrate
JP2023061259A (ja) 配線基板及びその製造方法
JP7364383B2 (ja) プリント配線板の製造方法
JP5154963B2 (ja) 配線基板の製造方法
JP5545779B2 (ja) 配線基板及びその製造方法、及び半導体装置