JP2016171190A - パッケージ−オン−パッケージ用プリント配線板 - Google Patents

パッケージ−オン−パッケージ用プリント配線板 Download PDF

Info

Publication number
JP2016171190A
JP2016171190A JP2015049641A JP2015049641A JP2016171190A JP 2016171190 A JP2016171190 A JP 2016171190A JP 2015049641 A JP2015049641 A JP 2015049641A JP 2015049641 A JP2015049641 A JP 2015049641A JP 2016171190 A JP2016171190 A JP 2016171190A
Authority
JP
Japan
Prior art keywords
package
insulating layer
wiring board
printed wiring
pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2015049641A
Other languages
English (en)
Inventor
苅谷 隆
Takashi Kariya
隆 苅谷
山田 茂
Shigeru Yamada
茂 山田
雅敏 國枝
Masatoshi Kunieda
雅敏 國枝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Priority to JP2015049641A priority Critical patent/JP2016171190A/ja
Priority to US15/055,921 priority patent/US9935029B2/en
Publication of JP2016171190A publication Critical patent/JP2016171190A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】薄型化を図りつつ、実装の信頼性を高めることができるパッケージ−オン−パッケージ用プリント配線板を提供する。
【解決手段】パッケージ−オン−パッケージ用プリント配線板1は、第1面10aと該第1面10aとは反対側の第2面10bとを有する第1絶縁層10と、第1面10a上に形成されている導体パターン11と、導体パターン11に電気的に接続し、第1絶縁層10の貫通孔12内に形成される電極13と、第1絶縁層10の第1面10a側に積層される第2絶縁層20とを有する。電極13は第1絶縁層10の第2面10bから外部に突出している。第2絶縁層20の上には、第2絶縁層20の中央部20Aに位置するICチップ接続用の複数の第1パッド21と、第2絶縁層20の外縁部20Bに位置する他のプリント配線板接続用の複数の第2パッド22が形成されている。
【選択図】図1

Description

本発明は、パッケージ−オン−パッケージ(POP Package On Package)用プリント配線板に関する。
従来、このような分野の技術として、例えば下記特許文献に記載されるものがある。特許文献1に記載のパッケージ−オン−パッケージ用プリント配線板は、プリント配線板に取り付けられる下基板と、パッケージ基板を実装する上基板と、下基板と上基板との間に介在され、金属ポストを有するインターポーザとを備える。下基板は、その一方の面に形成される上基板接続用パッドと、他方の面に形成されるプリント配線板実装用パッドとを有する。上基板は、その一方の面に形成される下基板接続用パッドと、他方の面に形成されるパッケージ基板実装用パッドとを有する。下基板の接続用パッドと上基板の接続用パッドとは、金属ポストによって電気的に接続されている。また、下基板と上基板との間にはICチップが実装されている。
特開2009−135398号公報
しかし、上述のパッケージ−オン−パッケージ用プリント配線板では、上基板、インターポーザ及び下基板といった積み重ね構造を採用するので、パッケージ−オン−パッケージ用プリント配線板の薄型化を図り難くなると推察される。また、下基板のプリント配線板実装用パッドは、下基板の他方の面上に形成される導体パターンから構成され、該下基板の内部に形成されるビア導体と接続しているため、プリント配線板実装用パッドとビア導体との間に界面が形成されている。この界面で微細な剥離や形状不良が発生した場合、実装の信頼性に影響すると考えられる。
本発明は、薄型化を図りつつ、実装の信頼性を高めることができるパッケージ−オン−パッケージ用プリント配線板を提供することを目的とする。
上記課題を解決する本発明のパッケージ−オン−パッケージ用プリント配線板は、第1面と該第1面とは反対側の第2面とを有し、貫通孔を備える第1絶縁層と、前記第1絶縁層の前記第1面上に形成されている導体パターンと、前記導体パターンに電気的に接続し、前記第1絶縁層の前記貫通孔内に形成されているとともに、前記第1絶縁層の第2面から外部に露出している電極と、前記第1絶縁層の前記第1面側に積層されている第2絶縁層と、前記第2絶縁層上にそれぞれ複数形成され、該第2絶縁層の中央部に位置するICチップ接続用の第1パッドと、該第2絶縁層の外縁部に位置する他のプリント配線板接続用の第2パッドと、前記第2絶縁層の内部に形成され、前記第1パッドと前記第2パッドのそれぞれと、前記導体パターンとを電気的に接続する複数のビア導体と、を有する。
本発明の実施形態によれば、薄型化を図りつつ、実装の信頼性を高めることができる。
第1実施形態に係るパッケージ−オン−パッケージ用プリント配線板を示す断面図である。 第1パッド及び第2パッドの配置位置を示す平面図である。 第2実施形態に係るパッケージ−オン−パッケージ用プリント配線板を示す断面図である。 第3実施形態に係るパッケージ−オン−パッケージ用プリント配線板を示す断面図である。 パッケージ−オン−パッケージ用プリント配線板を用いたPOP構造の説明図である。 第4実施形態に係るパッケージ−オン−パッケージ用プリント配線板を示す断面図である。 第5実施形態に係るパッケージ−オン−パッケージ用プリント配線板を示す断面図である。 第6実施形態に係るパッケージ−オン−パッケージ用プリント配線板を示す断面図である。 第7実施形態に係るパッケージ−オン−パッケージ用プリント配線板を示す断面図である。 第8実施形態に係るパッケージ−オン−パッケージ用プリント配線板を示す断面図である。 第9実施形態に係るパッケージ−オン−パッケージ用プリント配線板を示す断面図である。 第10実施形態に係るパッケージ−オン−パッケージ用プリント配線板を示す断面図である。 第11実施形態に係るパッケージ−オン−パッケージ用プリント配線板を示す断面図である。 第12実施形態に係るパッケージ−オン−パッケージ用プリント配線板を示す断面図である。 第13実施形態に係るパッケージ−オン−パッケージ用プリント配線板を示す断面図である。 第14実施形態に係るパッケージ−オン−パッケージ用プリント配線板を示す断面図である。
以下、図面を参照して本発明に係るパッケージ−オン−パッケージ用プリント配線板の実施形態について説明する。図面の説明において同一の要素には同一符号を付し、重複する説明は省略する。
<第1実施形態>
図1に示すように、本実施形態に係るパッケージ−オン−パッケージ用プリント配線板1は、第1面10aと該第1面10aとは反対側の第2面10bとを有する第1絶縁層10と、第1絶縁層10の第1面10a上に形成される導体パターン11と、第1絶縁層10の第1面10aの側に積層される第2絶縁層20とを有する。なお、本実施形態における導体パターンは、電気回路を構成する配線層であり、その配置位置によってパッドと配線パターン等を含む場合もあれば、パッドのみを含む場合もある。
第1絶縁層10は、パッケージ−オン−パッケージ用プリント配線板1の下部に配置されている。この第1絶縁層10は、熱硬化性樹脂、感光性樹脂、熱硬化性樹脂の一部に感光性基が付与された樹脂、熱可塑性樹脂、又はこれらの樹脂を含む樹脂複合体等により形成されている。第1絶縁層10は、その内部に設けられる貫通孔12を複数備えている。貫通孔12の内部には電極13が形成されている。
電極13は、円錐台形状を呈し、第1面10aから第2面10bに向かう方向に縮径されている。図1に示すように、電極13の一端は第1絶縁層10の第1面10a上に形成される導体パターン11と電気的に接続し、他端は第1絶縁層10の第2面10bから外部に露出している。そして、電極13の外部に露出する表面14は、第1絶縁層10の第2面10bよりも外部に突出している。
電極13は、例えば無電解めっき層と電解めっき層によって構成されている。本実施形態では、この電極13は、無電解銅めっき層13aと電解銅めっき層13bからなる。電解銅めっき層13bは電極13の内部に配置され、無電解銅めっき層13aは電解銅めっき層13bを取り囲むように電解銅めっき層13bの周囲に配置されている。導体パターン11は、例えば無電解めっき層と電解めっき層によって構成されている。第2絶縁層20は、第1絶縁層10の第1面10a及び導体パターン11の上に積層され、第1絶縁層10と同じ材料によって形成されている。
第2絶縁層20の上には、ICチップ接続用の第1パッド21と、他のプリント配線板接続用の第2パッド22とがそれぞれ複数形成されている。図2に示すように、第1パッド21は第2絶縁層20の中央部20Aに配置され、第2パッド22は第2絶縁層20の外縁部20Bに配置されている。第1パッド21は、所定の配置ピッチP1で中央部20Aに配列されている。一方、第2パッド22は、周囲から第1パッド21を取り囲むように、第2絶縁層20の外縁部20Bに配列されている。第2パッド22間の配置ピッチP2は第1パッド21間の配置ピッチP1よりも大きい。ここでのピッチとは隣接するパッド同士の中心間の距離を意味している。
第1パッド21及び第2パッド22は、例えば無電解めっき層と電解めっき層によって構成されている。また、平面視では、第2パッド22の面積は第1パッド21の面積よりも大きく形成されている。
第2絶縁層20の内部には、第1パッド21及び導体パターン11を電気的に接続するためのビア導体23と、第2パッド22及び導体パターン11を電気的に接続するためのビア導体24とがそれぞれ複数形成されている。ビア導体23及びビア導体24は、それぞれ円錐台形状を呈し、第1絶縁層10の第1面10aから第2面10bに向かう方向に縮径されている。これらのビア導体23及びビア導体24は、上述した電極13と同様に、無電解めっき層と電解めっき層によって構成されている。
第2絶縁層20の上には、ソルダーレジスト層30が積層されている。ソルダーレジスト層30は、第1パッド21の一部を外部に露出させる第1開口30a、及び第2パッド22の一部を外部に露出させる第2開口30bをそれぞれ複数有する。このようにすれば、第2絶縁層20の表面を保護することができるとともに、実装の際に必要でない部分への半田付着を防止でき、実装の信頼性を高める効果を奏する。なお、ソルダーレジスト層30は必ずしも形成する必要がなく、ソルダーレジスト層30に代えて、第2絶縁層20の表面に無電解Ni/Pd/Au膜、無電解Ni/Au膜、又はOSP(Organic Solderability Preservative)膜等の処理膜のみを形成しても良い。
図1に示すように、複数の第1パッド21のそれぞれには、半田バンプ31が形成されている。半田バンプ31は、第1パッド21とソルダーレジスト層30の第1開口30aとから形成される空間に設けられ、第1パッド21と密接されている。ここでは、第1パッド21と半田バンプ31との密着性を高めるために、半田バンプ31の形成前に第1パッド21の表面に粗化処理を施すことが好ましい。そして、粗化処理の方法としては、例えばエッチング方法が挙げられる。この半田バンプ31は、特許請求の範囲に記載の「第2接続端子」に相当し、ICチップとの実装時に、第1パッド21とICチップの端子とを電気的に接続するための構造である。
また、複数の第2パッド22のそれぞれには、半田バンプ32が形成されている。半田バンプ32は、第2パッド22とソルダーレジスト層30の第2開口30bとから形成される空間に設けられ、第2パッド22と密接されている。ここでは、第2パッド22と半田バンプ32との密着性を高めるために、半田バンプ32の形成前に第2パッド22の表面に粗化処理を施すことが好ましい。半田バンプ32は、特許請求の範囲に記載の「第1接続端子」に相当し、他のプリント配線板と実装する際に、第2パッド22と他のプリント配線板の端子等とを電気的に接続するための構造である。
以上の構造を有するパッケージ−オン−パッケージ用プリント配線板1では、電極13が第1絶縁層10の貫通孔12内に形成されるとともに、該第1絶縁層10の第2面10bから外部に露出するので、この電極13を実装パッドとして外部の基板等と直接に実装することができる。このため、従来のような導体パターンからなる実装用パッドを設ける必要がなくなり、パッケージ−オン−パッケージ用プリント配線板1の薄型化を図ることができる。また、第2絶縁層20の中央部20AにICチップ接続用の第1パッド21が配置され、第2絶縁層20の外縁部20Bに他のプリント配線板接続用の第2パッド22が配置されている。このように第2絶縁層20に第1パッド21と第2パッド22とを並設することで、パッケージ−オン−パッケージ用プリント配線板1の高さを抑制し、薄型化を図り易くなる。
更に、従来のような導体パターンからなる実装用パッドを設ける必要がなくなり、従来のようにパッドとビア導体との間に界面が形成されないため、界面での微細な剥離や形状不良の発生を防止でき、実装の信頼性を高めることができる。また、電極13の外部に露出する表面14は第1絶縁層10の第2面10bよりも外部に突出しているので、実装の際に応力緩和の効果を奏し、実装の信頼性を更に高めることができる。
<第2実施形態>
以下、図3を参照して本発明の第2実施形態を説明する。本実施形態に係るパッケージ−オン−パッケージ用プリント配線板2と第1実施形態との相違点は、第1絶縁層10の第2面10b側に支持板50が貼り付けられることである。その他の構造等は第1実施形態と同様である。
具体的には、支持板50は剥離層51を介して第1絶縁層10の第2面10b側に貼り付けられている。支持板50は、例えばガラス又は銅箔付きプリプレグ材により形成されている。本実施形態では、後に支持板50を取り外す場合を考慮し、支持板50にはレーザ光を透過するガラスを用いている。一方、剥離層51は、例えば熱可塑性ポリイミド樹脂により形成されている。本実施形態では、貫通孔12は第1絶縁層10を貫通し、更に剥離層51の途中まで達している。このため、該貫通孔12に形成される電極13の先端部は剥離層51の内部に入り込み、電極13の表面14は剥離層51の内部に位置している。
本実施形態に係るパッケージ−オン−パッケージ用プリント配線板2は、第1実施形態と同様な作用効果を得られるほか、第1絶縁層10の第2面10b側に支持板50が貼り付けられているので、パッケージ−オン−パッケージ用プリント配線板2の強度を高めることができ、反りの発生を防止することができる。
<第3実施形態>
以下、図4を参照して本発明の第3実施形態を説明する。本実施形態に係るパッケージ−オン−パッケージ用プリント配線板3と第1実施形態との相違点は、第1実施形態に係るパッケージ−オン−パッケージ用プリント配線板1にICチップ41が搭載され、更に封止樹脂層40に封止されることである。その他の構造等は第1実施形態と同様である。
具体的には、第2絶縁層20側には、ICチップ41が搭載されている。ICチップ41は半田バンプ31を介して第1パッド21と実装され、ICチップ41の端子42は半田バンプ31によって第1パッド21と電気的に接続されている。そして、ICチップ41、半田バンプ31及び半田バンプ32は、更に封止樹脂層40によって封止されている。封止樹脂層40は、第2絶縁層20側であってソルダーレジスト層30の上に積層されている。半田バンプ32は、封止樹脂層40によって封止されているが、その先端の少なくとも一部が封止樹脂層40から外部に露出している。また、ICチップ41の表面41aは封止樹脂層40から外部に露出している。
本実施形態に係るパッケージ−オン−パッケージ用プリント配線板3は、第1実施形態と同様な作用効果を得られるほか、更に以下の作用効果を得られる。すなわち、半田バンプ32の先端の少なくとも一部が封止樹脂層40から外部に露出するので、ICチップの41上方に他のプリント配線板を配置し半田バンプ32を介して第2パッド22と実装することが可能になる。これによって、ICチップ41の上方空間を有効に利用することができ、パッケージ−オン−パッケージ用プリント配線板3を用いるPOP構造全体の薄型化を図り易くなる。
また、ICチップ41の表面41aは封止樹脂層40から外部に露出しているため、ICチップ41の作動時に発生する熱を表面41aを介して素早く外部に放出することができ、パッケージ−オン−パッケージ用プリント配線板3の放熱性を高める効果を奏する。更に、上方からICチップ41の表面41aを覆う封止樹脂層40がないので、パッケージ−オン−パッケージ用プリント配線板3の薄型化を一層図り易くなる。
図5はパッケージ−オン−パッケージ用プリント配線板3を用いたPOP構造の一例である。封止樹脂層40側には、他のプリント配線板4が配置されている。この他のプリント配線板4は、ICチップ41の上方に架設され、半田バンプ32を介してパッケージ−オン−パッケージ用プリント配線板3の第2パッド22と実装されている。そして、他のプリント配線板4の実装パッド4aは半田バンプ32によって第2パッド22と電気的に接続されている。
<第4実施形態>
以下、図6を参照して本発明の第4実施形態を説明する。本実施形態に係るパッケージ−オン−パッケージ用プリント配線板5と第1実施形態との相違点は、電極13の表面14が第1絶縁層10の第2面10bと同一平面に位置すること、及び半田バンプ32に代えて導体ポスト33を有することである。その他の構造等は第1実施形態と同様である。
具体的には、電極13の一端は第1絶縁層10の第1面10a上に形成される導体パターン11と電気的に接続し、他端は第1絶縁層10の第2面10bから外部に露出している。そして、電極13の外部に露出する表面14は、第1絶縁層10の第2面10bと同一平面に位置している。
また、複数の第2パッド22のそれぞれには、円柱状の導体ポスト33が形成されている。導体ポスト33は、第2パッド22に立設され、ソルダーレジスト層30の第2開口30bから外部に突出している。この導体ポスト33は、例えばシード層33a、電解めっき層33b及び半田めっき層33cにより構成されている。
シード層33aは、第2パッド22に最も近い側に配置され、導体ポスト33の底部を構成している。半田めっき層33cは、第2パッド22に最も遠い側に配置され、導体ポスト33の頂部を構成している。電解めっき層33bは、シード層33aと半田めっき層33cとの間に配置されている。この導体ポスト33は、特許請求の範囲に記載の「第1接続端子」に相当し、他のプリント配線板と実装する際に、第2パッド22と他のプリント配線板の端子等とを電気的に接続するための構造である。
本実施形態に係るパッケージ−オン−パッケージ用プリント配線板5は、第1実施形態と同様な作用効果を得られるほか、電極13の外部に露出する表面14が第1絶縁層10の第2面10bと同一平面に位置しているため、第2面10bの平坦性を保つことができ、この第2面10bを介してマザーボード等を含む他のプリント配線板と実装する際に、実装性を向上することができ、更にセルフアライメント効果を利用して実装時の半田ブリッジの発生を防止することができる。
<第5実施形態>
以下、図7を参照して本発明の第5実施形態を説明する。本実施形態に係るパッケージ−オン−パッケージ用プリント配線板6と第4実施形態との相違点は、第1絶縁層10の第2面10b側に支持板50が貼り付けられることである。その他の構造等は第4実施形態と同様である。
図7に示すように、支持板50は剥離層52を介して第1絶縁層10の第2面10b側に貼り付けられている。支持板50にはレーザ光を透過するガラス、剥離層51には熱可塑性ポリイミド樹脂が用いられている。このように構成されたパッケージ−オン−パッケージ用プリント配線板6は、第4実施形態と同様な作用効果を得られるほか、第1絶縁層10の第2面10b側に支持板50が貼り付けられているので、パッケージ−オン−パッケージ用プリント配線板6の強度を高めることができ、反りの発生を防止することができる。
<第6実施形態>
以下、図8を参照して本発明の第6実施形態を説明する。本実施形態に係るパッケージ−オン−パッケージ用プリント配線板7と第4実施形態との相違点は、第4実施形態に係るパッケージ−オン−パッケージ用プリント配線板5にICチップ41が搭載され、更に封止樹脂層40に封止されることである。その他の構造等は第4実施形態と同様である。
具体的には、第2絶縁層20側には、ICチップ41が搭載されている。ICチップ41は半田バンプ31を介して第1パッド21と実装され、ICチップ41の端子42は半田バンプ31によって第1パッド21と電気的に接続されている。そして、ICチップ41、半田バンプ31及び導体ポスト33は、更に封止樹脂層40によって封止されている。封止樹脂層40は、第2絶縁層20側であってソルダーレジスト層30の上に積層されている。導体ポスト33は、封止樹脂層40によって封止されているが、その先端の少なくとも一部(すなわち、導体ポスト33の半田めっき層33cの一部)が封止樹脂層40から外部に露出している。また、ICチップ41の表面41aは封止樹脂層40から外部に露出している。
本実施形態に係るパッケージ−オン−パッケージ用プリント配線板7は、第4実施形態と同様な作用効果を得られるほか、更に以下の作用効果を得られる。すなわち、導体ポスト33の先端の少なくとも一部が封止樹脂層40から外部に露出するので、ICチップの41上方に他のプリント配線板を配置し導体ポスト33を介して第2パッド22と実装することが可能になる。これによって、ICチップ41の上方空間を有効に利用することができ、パッケージ−オン−パッケージ用プリント配線板7を用いるPOP構造全体の薄型化を図り易くなる。
また、ICチップ41の表面41aは封止樹脂層40から外部に露出しているため、ICチップ41の作動時に発生する熱を表面41aを介して素早く外部に放出することができ、パッケージ−オン−パッケージ用プリント配線板7の放熱性を高める効果を奏する。更に、上方からICチップ41の表面41aを覆う封止樹脂層40がないので、パッケージ−オン−パッケージ用プリント配線板7の薄型化を一層図り易くなる。
<第7実施形態>
以下、図9を参照して本発明の第7実施形態を説明する。本実施形態に係るパッケージ−オン−パッケージ用プリント配線板8と第1実施形態との相違点は、電極13の表面14が第1絶縁層10の第2面10bよりも内部に凹むことである。その他の構造等は第1実施形態と同様である。
具体的には、電極13の外部に露出する表面14は、第1絶縁層10の第2面10bと比べてパッケージ−オン−パッケージ用プリント配線板8の内部(すなわち、第1絶縁層10の第1面10a側)に凹んでいる。好適には、この表面14は第1絶縁層10の第2面10bよりも3〜15μm内部に凹んでいる。本実施形態に係るパッケージ−オン−パッケージ用プリント配線板8は、第1実施形態と同様な作用効果を得られるほか、電極13の外部に露出する表面14が第1絶縁層10の第2面10bより内部に凹んでいるため、実装の際に、半田バンプが隣接する電極13に流れることを確実に防止でき、実装性の向上及び実装の信頼性を更に高めることができる。
<第8実施形態>
以下、図10を参照して本発明の第8実施形態を説明する。本実施形態に係るパッケージ−オン−パッケージ用プリント配線板9と第7実施形態との相違点は、第7実施形態に係るパッケージ−オン−パッケージ用プリント配線板8にICチップ41が搭載され、更に封止樹脂層40に封止されることである。その他の構造等は第7実施形態と同様である。
具体的には、第2絶縁層20側には、ICチップ41が配置されている。ICチップ41は半田バンプ31を介して第1パッド21と実装され、ICチップ41の端子42は半田バンプ31によって第1パッド21と電気的に接続されている。そして、ICチップ41、半田バンプ31及び半田バンプ32は、更に封止樹脂層40によって封止されている。封止樹脂層40は、第2絶縁層20側であってソルダーレジスト層30の上に積層されている。半田バンプ32は、封止樹脂層40によって封止されているが、その先端の少なくとも一部が封止樹脂層40から外部に露出している。また、ICチップ41の表面41aは封止樹脂層40から外部に露出している。
本実施形態に係るパッケージ−オン−パッケージ用プリント配線板9は、第7実施形態と同様な作用効果を得られるほか、更に以下の作用効果を得られる。すなわち、半田バンプ32の先端の少なくとも一部が封止樹脂層40から外部に露出するので、ICチップの41上方に他のプリント配線板を配置し半田バンプ32を介して第2パッド22と実装することが可能になる。これによって、ICチップ41の上方空間を有効に利用することができ、パッケージ−オン−パッケージ用プリント配線板9を用いるPOP構造全体の薄型化を図り易くなる。
また、ICチップ41の表面41aは封止樹脂層40から外部に露出しているため、ICチップ41の作動時に発生する熱を表面41aを介して素早く外部に放出することができ、パッケージ−オン−パッケージ用プリント配線板9の放熱性を高める効果を奏する。更に、上方からICチップ41の表面41aを覆う封止樹脂層40がないので、パッケージ−オン−パッケージ用プリント配線板9の薄型化を一層図り易くなる。
<第9実施形態>
以下、図11を参照して本発明の第9実施形態を説明する。本実施形態に係るパッケージ−オン−パッケージ用プリント配線板15と第1実施形態との相違点は、第1絶縁層10と第2絶縁層20との間に更に複数の第3絶縁層60が積層されることである。その他の構造等は第1実施形態と同様である。
具体的には、第1絶縁層10と第2絶縁層20との間には、2層の第3絶縁層60及び2層の導体パターン61が交互に積層されている。第3絶縁層60は、第1絶縁層10及び第2絶縁層20と同様に、熱硬化性樹脂、感光性樹脂、熱硬化性樹脂の一部に感光性基が付与された樹脂、熱可塑性樹脂、又はこれらの樹脂を含む樹脂複合体等により形成されている。導体パターン61は、導体パターン11と同様に無電解めっき層と電解めっき層によって構成されている。
また、第3絶縁層60の内部には複数のビア導体62が形成されている。これらのビア導体62は、積層方向に隣接する導体パターン61同士、又は導体パターン61と導体パターン11とを電気的に接続している。そして、第1絶縁層10、第2絶縁層20及び第3絶縁層60のうち、第1絶縁層10は最も下側、第2絶縁層20は最も上側に配置されている。本実施形態では、第1絶縁層10と第2絶縁層20との間に第3絶縁層60と導体パターン61とが2層ずつ積層されているが、必要に応じて第3絶縁層60及び導体パターン61の層数を増減することができる。
<第10実施形態>
以下、図12を参照して本発明の第10実施形態を説明する。この実施形態に係るパッケージ−オン−パッケージ用プリント配線板25と第9実施形態との相違点は、半田バンプ32に代えて金属コアボール36を有することである。図12に示すように、複数の第2パッド22のそれぞれには、金属コアボール36が形成されている。金属コアボール36は、金属製のコア部36aと、コア部36aの周囲に設けられ、該コア部36aよりも硬度が低く且つ融点が低い半田部36bとを有するように構成されている。
コア部36aは、例えば銅、ニッケル、アルミニウム、タングステン、金、銀、又はこれらのうち少なくとも1つの金属を主成分とする合金により形成されている。本実施形態では、銅からなるコア部36aが用いられている。また、コア部36aの形状は、図12に示す球のほか、楕円、円柱、立方体、多角柱等であっても良い。一方、半田部36bは、錫、インジウム、亜鉛、鉛の少なくとも一種の元素を主成分とするものであれば良い。この金属コアボール36は、特許請求の範囲に記載の「第1接続端子」に相当し、他のプリント配線板と実装する際に、第2パッド22と他のプリント配線板の端子等とを電気的に接続するための構造である。
<第11実施形態>
以下、図13を参照して本発明の第11実施形態を説明する。この実施形態に係るパッケージ−オン−パッケージ用プリント配線板16と第3実施形態との相違点は、電極13の表面14が第1絶縁層10の第2面10bと同一平面に位置するほか、ICチップ43の表面43aが封止樹脂層40から外部に露出していない。すなわち、ICチップ43の上方は封止樹脂層40に覆われている。一方、半田バンプ32は、研磨によって先端の一部が封止樹脂層40から外部に露出している。
<第12実施形態>
以下、図14を参照して本発明の第12実施形態を説明する。この実施形態に係るパッケージ−オン−パッケージ用プリント配線板17と第3実施形態との相違点は、電極13の表面14が第1絶縁層10の第2面10bと同一平面に位置するほか、ICチップ43の表面43aが封止樹脂層40から外部に露出しておらず、更に半田バンプ32は、レーザ加工によって先端の一部が封止樹脂層40から外部に露出している。この場合、例えばICチップ43、半田バンプ31及び半田バンプ32を封止樹脂層40で封止した後、半田バンプ32の上方に位置する封止樹脂層40にレーザ加工で開口部40aを形成し、半田バンプ32の先端の一部を外部に露出させる。
<第13実施形態>
以下、図15を参照して本発明の第13実施形態を説明する。この実施形態に係るパッケージ−オン−パッケージ用プリント配線板18と第6実施形態との相違点は、ICチップ43の表面43aが封止樹脂層40から外部に露出していないことである。すなわち、ICチップ43の上方は封止樹脂層40に覆われている。一方、導体ポスト33は、研磨によってその先端の一部(すなわち、半田めっき層33cの一部)が封止樹脂層40から外部に露出している。
<第14実施形態>
以下、図16を参照して本発明の第14実施形態を説明する。この実施形態に係るパッケージ−オン−パッケージ用プリント配線板19と第6実施形態との相違点は、ICチップ43の表面43aが封止樹脂層40から外部に露出しておらず、更に導体ポスト33は、レーザ加工によって先端の一部が封止樹脂層40から外部に露出している。この場合、例えばICチップ43、半田バンプ31及び導体ポスト33を封止樹脂層40で封止した後、導体ポスト33の上方に位置する封止樹脂層40にレーザ加工で開口部40bを形成し、導体ポスト33の先端のみならず導体ポスト33の側面の一部まで(すなわち、半田めっき層33c全体と電解めっき層33bの一部)を外部に露出させる。
以上、本発明の実施形態について詳述したが、本発明は、上述の実施形態に限定されるものではなく、特許請求の範囲に記載された本発明の精神を逸脱しない範囲で、種々の設計変更を行うことができるものである。例えば、第1パッド21及び第2パッド22の数は上述した内容に限られない。また、上述の実施形態において、全ての組み合わせについて説明していないが、本願発明は下記に示す電極の種類、第1接続端子の種類、第1接続端子先端の一部の露出方法、及び支持板の有無で様々な組み合わせが考えられる。すなわち、電極の種類に関してはその外部に露出する表面が第1絶縁層の第2面より外部に突出するタイプ、第2面と同一平面に位置するタイプ、又は第2面より内部に凹むタイプがあり、第1接続端子の種類に関しては半田バンプタイプ、導体ポストタイプ又は金属コアボールタイプがあり、第1接続端子先端の一部の露出方法に関しては研磨又はレーザ加工、第1絶縁層の第2面側に支持板の貼り付けに関しては有り、無しが考えられる。これらの内容によって様々な組み合わせが考えられることは言うまでもない。
1,2,3,5,6,7,8,9,15,16,17,18,19,25 パッケージ−オン−パッケージ用プリント配線板
10 第1絶縁層
10a 第1面
10b 第2面
11 導体パターン
12 貫通孔
13 電極
14 表面
20 第2絶縁層
20A 中央部
20B 外縁部
21 第1パッド
22 第2パッド
23,24 ビア導体
30 ソルダーレジスト層
30a 第1開口
30b 第2開口
31 半田バンプ(第2接続端子)
32 半田バンプ(第1接続端子)
33 導体ポスト(第1接続端子)
36 金属コアボール(第1接続端子)
40 封止樹脂層
41,43 ICチップ
50 支持板
51,52 剥離層
60 第3絶縁層

Claims (12)

  1. 第1面と該第1面とは反対側の第2面とを有し、貫通孔を備える第1絶縁層と、
    前記第1絶縁層の前記第1面上に形成されている導体パターンと、
    前記導体パターンに電気的に接続し、前記第1絶縁層の前記貫通孔内に形成されているとともに、前記第1絶縁層の第2面から外部に露出している電極と、
    前記第1絶縁層の前記第1面側に積層されている第2絶縁層と、
    前記第2絶縁層上にそれぞれ複数形成され、該第2絶縁層の中央部に位置するICチップ接続用の第1パッドと、該第2絶縁層の外縁部に位置する他のプリント配線板接続用の第2パッドと、
    前記第2絶縁層の内部に形成され、前記第1パッドと前記第2パッドのそれぞれと、前記導体パターンとを電気的に接続する複数のビア導体と、
    を有するパッケージ−オン−パッケージ用プリント配線板。
  2. 請求項1に記載のパッケージ−オン−パッケージ用プリント配線板において、
    前記電極の外部に露出する表面は、前記第1絶縁層の前記第2面よりも外部に突出している。
  3. 請求項1に記載のパッケージ−オン−パッケージ用プリント配線板において、
    前記電極の外部に露出する表面は、前記第1絶縁層の前記第2面と同一平面に位置している。
  4. 請求項1に記載のパッケージ−オン−パッケージ用プリント配線板において、
    前記電極の外部に露出する表面は、前記第1絶縁層の前記第2面よりも内部に凹んでいる。
  5. 請求項1〜4のいずれか一項に記載のパッケージ−オン−パッケージ用プリント配線板において、
    前記複数の第2パッドのそれぞれには、外部に露出する第1接続端子が形成されている。
  6. 請求項5に記載のパッケージ−オン−パッケージ用プリント配線板において、
    前記第1接続端子は、半田バンプ、導体ポスト又は金属コアボールである。
  7. 請求項5又は6に記載のパッケージ−オン−パッケージ用プリント配線板において、
    前記複数の第1パッドのそれぞれには、第2接続端子が形成され、
    前記第2絶縁層側には、ICチップが前記第2接続端子を介して前記第1パッドと実装され、
    前記ICチップ、前記第1接続端子及び前記第2接続端子は、前記第2絶縁層側に積層される封止樹脂層によって封止され、
    前記第1接続端子の先端の少なくとも一部は、前記封止樹脂層から外部に露出している。
  8. 請求項1〜7のいずれか一項に記載のパッケージ−オン−パッケージ用プリント配線板において、
    前記第1絶縁層と前記第2絶縁層の間には、更に一層以上の第3絶縁層が積層され、
    前記第1絶縁層は、最も下側に配置される絶縁層である。
  9. 請求項1〜8のいずれか一項に記載のパッケージ−オン−パッケージ用プリント配線板において、
    前記第1絶縁層の前記第2面側には、支持板が貼り付けられている。
  10. 請求項9に記載のパッケージ−オン−パッケージ用プリント配線板において、
    前記支持板は、ガラスにより形成されている。
  11. 請求項1〜10のいずれか一項に記載のパッケージ−オン−パッケージ用プリント配線板において、
    平面視で、前記第1パッドよりも前記第2パッドの面積が大きい。
  12. 請求項1〜11のいずれか一項に記載のパッケージ−オン−パッケージ用プリント配線板において、
    前記第1パッド間よりも前記第2パッド間の配置ピッチが大きい。
JP2015049641A 2015-03-12 2015-03-12 パッケージ−オン−パッケージ用プリント配線板 Pending JP2016171190A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2015049641A JP2016171190A (ja) 2015-03-12 2015-03-12 パッケージ−オン−パッケージ用プリント配線板
US15/055,921 US9935029B2 (en) 2015-03-12 2016-02-29 Printed wiring board for package-on-package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015049641A JP2016171190A (ja) 2015-03-12 2015-03-12 パッケージ−オン−パッケージ用プリント配線板

Publications (1)

Publication Number Publication Date
JP2016171190A true JP2016171190A (ja) 2016-09-23

Family

ID=56888488

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015049641A Pending JP2016171190A (ja) 2015-03-12 2015-03-12 パッケージ−オン−パッケージ用プリント配線板

Country Status (2)

Country Link
US (1) US9935029B2 (ja)
JP (1) JP2016171190A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018067706A (ja) * 2016-10-21 2018-04-26 南亞電路板股▲ふん▼有限公司 回路基板およびその製造方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9622350B2 (en) * 2013-09-28 2017-04-11 Intel Corporation Method of forming a circuit board
JP6770853B2 (ja) * 2016-08-31 2020-10-21 新光電気工業株式会社 リードフレーム及び電子部品装置とそれらの製造方法
JP2018163918A (ja) * 2017-03-24 2018-10-18 新光電気工業株式会社 配線基板及びその製造方法
CN111599687B (zh) * 2019-02-21 2022-11-15 奥特斯科技(重庆)有限公司 具有高刚度的超薄部件承载件及其制造方法
KR20220040732A (ko) * 2020-09-24 2022-03-31 삼성전기주식회사 인쇄회로기판
KR20220042603A (ko) * 2020-09-28 2022-04-05 삼성전기주식회사 인쇄회로기판 및 이를 포함하는 전자부품 패키지
KR20220070684A (ko) * 2020-11-23 2022-05-31 삼성전기주식회사 인쇄회로기판

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4057589B2 (ja) * 2003-03-25 2008-03-05 富士通株式会社 電子部品搭載基板の製造方法
JP2009135398A (ja) 2007-11-29 2009-06-18 Ibiden Co Ltd 組合せ基板
US9721878B2 (en) * 2012-09-28 2017-08-01 Intel Corporation High density second level interconnection for bumpless build up layer (BBUL) packaging technology
JP2015015302A (ja) * 2013-07-03 2015-01-22 イビデン株式会社 プリント配線板及びプリント配線板の製造方法
EP2849226B1 (en) * 2013-09-16 2018-08-22 LG Innotek Co., Ltd. Semiconductor package

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018067706A (ja) * 2016-10-21 2018-04-26 南亞電路板股▲ふん▼有限公司 回路基板およびその製造方法

Also Published As

Publication number Publication date
US20160268188A1 (en) 2016-09-15
US9935029B2 (en) 2018-04-03

Similar Documents

Publication Publication Date Title
KR102491103B1 (ko) 반도체 패키지 및 그 제조방법
JP2016171190A (ja) パッケージ−オン−パッケージ用プリント配線板
KR100800478B1 (ko) 적층형 반도체 패키지 및 그의 제조방법
JP6314070B2 (ja) 指紋認識用半導体装置、指紋認識用半導体装置の製造方法及び半導体装置
KR20170112343A (ko) 전자부품 패키지
US20160095219A1 (en) Printed wiring board and semiconductor device having the same
JP2009141169A (ja) 半導体装置
TW201603663A (zh) 配線基板及其製造方法
KR20170112335A (ko) 전자부품 패키지
KR20200055415A (ko) 인쇄회로기판 및 이를 포함하는 패키지 구조물
CN112992872A (zh) 半导体封装件
US9380712B2 (en) Wiring substrate and semiconductor device
US11881472B2 (en) Semiconductor package
US9265147B2 (en) Multi-layer wiring board
JP2010232616A (ja) 半導体装置及び配線基板
JP2013110375A (ja) 半導体パッケージ及びこれを含む半導体パッケージモジュール
US11854948B2 (en) Semiconductor package
KR102003389B1 (ko) 전자부품 패키지 및 이를 포함하는 전자기기
KR20220150093A (ko) 반도체 패키지
KR20130027870A (ko) 패키지 기판 및 패키지의 제조 방법
JP2017050312A (ja) プリント配線板及びプリント配線板の製造方法
JP2016039251A (ja) Pop構造体およびその製造方法
JP6007956B2 (ja) 部品内蔵配線板
KR102016475B1 (ko) 반도체 패키지, 반도체 패키지의 제조 방법 및 이를 이용한 적층형 패키지
KR20240027244A (ko) 회로 기판 및 이를 포함하는 반도체 패키지