JP2013110375A - 半導体パッケージ及びこれを含む半導体パッケージモジュール - Google Patents
半導体パッケージ及びこれを含む半導体パッケージモジュール Download PDFInfo
- Publication number
- JP2013110375A JP2013110375A JP2012015211A JP2012015211A JP2013110375A JP 2013110375 A JP2013110375 A JP 2013110375A JP 2012015211 A JP2012015211 A JP 2012015211A JP 2012015211 A JP2012015211 A JP 2012015211A JP 2013110375 A JP2013110375 A JP 2013110375A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor package
- layer
- connection terminal
- rewiring
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49838—Geometry or layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Geometry (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Wire Bonding (AREA)
Abstract
【解決手段】本発明の半導体パッケージ100は、ボンディングパッド120を有する半導体チップ110と、ボンディングパッド120に電気的に連結され、断線することなく繋がるように形成されたショート(short)型再配線パターン141と、ショート(short)型再配線パターン141と同一層上で多数個に分離形成されたオープン(open)型再配線パターンAとを含む再配線層140と、オープン(open)型再配線パターンAそれぞれに形成された信号連結用接続端子1D、2Dとを有する第1基板150と、を含む。
【選択図】図1
Description
110 半導体チップ
120 ボンディングパッド
130 絶縁層
140 再配線層
141 ショート型再配線パターン
150 第1基板
160 ソルダレジスト層
170 外部接続端子
200 第2基板
210 第1絶縁層
220 第1回路層
230 第2絶縁層
240 第2回路層
250 ソルダレジスト層
300 半導体パッケージモジュール
A(1A、2A) オープン型再配線パターン
B ショート型再配線パターン
C 信号連結用接続パッド
1D、2D 信号連結用接続端子
P1、P2、P3 バンプパッド
Claims (15)
- ボンディングパッドを有する半導体チップと、
前記ボンディングパッドに電気的に連結され、断線することなく繋がるように形成されたショート(short)型再配線パターンと、前記ショート(short)型再配線パターンと同一層上で多数個に分離形成されたオープン(open)型再配線パターンとを含む再配線層と、前記オープン(open)型再配線パターンそれぞれに形成された信号連結用接続端子とを有する第1基板と、
を含む半導体パッケージ。 - 前記半導体パッケージは、ウェハレベルパッケージ(wafer Level Package;WLP)である請求項1に記載の半導体パッケージ。
- 前記半導体パッケージは、半導体ウェハを用いて形成される請求項1に記載の半導体パッケージ。
- 前記第1基板は、
前記再配線層が形成される絶縁層と、
前記ショート(short)型再配線パターンに形成された外部接続端子と、
をさらに含む請求項1に記載の半導体パッケージ。 - 前記再配線層をカバーするように前記絶縁層上に形成され、前記外部接続端子及び信号連結用接続端子が形成される部分を露出する開口部を有するソルダレジスト層をさらに含む請求項4に記載の半導体パッケージ。
- 前記外部接続端子は、ソルダボール(solder ball)である請求項4に記載の半導体パッケージ。
- 前記信号連結用接続端子は、ソルダボール(solder ball)である請求項1に記載の半導体パッケージ。
- ボンディングパッドを有する半導体チップと、前記ボンディングパッドに電気的に連結され、断線することなく繋がるように形成されたショート(short)型再配線パターンと、前記ショート(short)型再配線パターンと同一層上で多数個に分離形成されたオープン(open)型再配線パターンとを含む再配線層と、前記オープン(open)型再配線パターンそれぞれに形成された信号連結用接続端子とを有する第1基板と、からなる半導体パッケージと、
前記信号連結用接続端子に接するとともに分離形成された前記オープン(open)型再配線パターンを電気的に連結するための信号連結用接続パッドを有する第2基板と、
を含む半導体パッケージモジュール。 - 前記半導体パッケージは、ウェハレベルパッケージ(wafer Level Package;WLP)である請求項8に記載の半導体パッケージモジュール。
- 前記半導体パッケージは、半導体ウェハを用いて形成される請求項8に記載の半導体パッケージモジュール。
- 前記第1基板は、
前記再配線層が形成される絶縁層と、
前記ショート(short)型再配線パターンに形成された外部接続端子と、
をさらに含む請求項8に記載の半導体パッケージモジュール。 - 前記再配線層をカバーするように前記絶縁層上に形成され、前記外部接続端子及び信号連結用接続端子が形成される部分を露出する開口部を有するソルダレジスト層をさらに含む請求項11に記載の半導体パッケージモジュール。
- 前記外部接続端子は、ソルダボール(solder ball)である請求項11に記載の半導体パッケージモジュール。
- 前記信号連結用接続端子は、ソルダボール(solder ball)である請求項8に記載の半導体パッケージモジュール。
- 前記第2基板は、印刷回路基板(Printed Circuit Board;PCB)である請求項8に記載の半導体パッケージモジュール。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2011-0120353 | 2011-11-17 | ||
KR1020110120353A KR20130054769A (ko) | 2011-11-17 | 2011-11-17 | 반도체 패키지 및 이를 포함하는 반도체 패키지 모듈 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2013110375A true JP2013110375A (ja) | 2013-06-06 |
Family
ID=48426018
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012015211A Pending JP2013110375A (ja) | 2011-11-17 | 2012-01-27 | 半導体パッケージ及びこれを含む半導体パッケージモジュール |
Country Status (3)
Country | Link |
---|---|
US (1) | US8987888B2 (ja) |
JP (1) | JP2013110375A (ja) |
KR (1) | KR20130054769A (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015207754A (ja) * | 2013-12-13 | 2015-11-19 | 日亜化学工業株式会社 | 発光装置 |
JP2015231003A (ja) * | 2014-06-06 | 2015-12-21 | イビデン株式会社 | 回路基板および回路基板の製造方法 |
KR102458034B1 (ko) | 2015-10-16 | 2022-10-25 | 삼성전자주식회사 | 반도체 패키지, 반도체 패키지의 제조방법, 및 반도체 모듈 |
IT201700089251A1 (it) * | 2017-08-02 | 2019-02-02 | Monozukuri S P A | Interposer per un sistema integrato e relativo metodo di progettazione |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1022346A (ja) * | 1996-07-08 | 1998-01-23 | Sanyo Electric Co Ltd | 半導体装置 |
JPH11195746A (ja) * | 1997-10-08 | 1999-07-21 | Lucent Technol Inc | 集積回路パッケージ |
JP2001144394A (ja) * | 1999-11-17 | 2001-05-25 | Mitsubishi Electric Corp | 高周波回路 |
JP2001156209A (ja) * | 1999-11-29 | 2001-06-08 | Casio Comput Co Ltd | 半導体装置 |
JP2002009197A (ja) * | 2000-06-19 | 2002-01-11 | Seiko Epson Corp | 半導体装置及びそのパッケージ内部の配線方法 |
US20040017008A1 (en) * | 2002-07-29 | 2004-01-29 | Nec Electronics Corporation | Semiconductor device |
JP2007103737A (ja) * | 2005-10-05 | 2007-04-19 | Sharp Corp | 半導体装置 |
JP2007157879A (ja) * | 2005-12-02 | 2007-06-21 | Sony Corp | 半導体装置及びその製造方法、並びに半導体ウェーハ |
JP2007184341A (ja) * | 2006-01-05 | 2007-07-19 | Yamaha Corp | 半導体装置及び回路基板 |
JP2009252859A (ja) * | 2008-04-03 | 2009-10-29 | Shinko Electric Ind Co Ltd | 半導体装置及びその製造方法 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5956605A (en) * | 1996-09-20 | 1999-09-21 | Micron Technology, Inc. | Use of nitrides for flip-chip encapsulation |
JP2002217377A (ja) * | 2001-01-18 | 2002-08-02 | Hitachi Ltd | 半導体集積回路装置およびその製造方法 |
US6664483B2 (en) * | 2001-05-15 | 2003-12-16 | Intel Corporation | Electronic package with high density interconnect and associated methods |
KR20110032158A (ko) | 2009-09-22 | 2011-03-30 | 삼성전기주식회사 | 반도체 칩 패키지의 배선 구조물 및 그의 제조방법 |
-
2011
- 2011-11-17 KR KR1020110120353A patent/KR20130054769A/ko not_active Application Discontinuation
-
2012
- 2012-01-27 JP JP2012015211A patent/JP2013110375A/ja active Pending
- 2012-02-08 US US13/368,439 patent/US8987888B2/en not_active Expired - Fee Related
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1022346A (ja) * | 1996-07-08 | 1998-01-23 | Sanyo Electric Co Ltd | 半導体装置 |
JPH11195746A (ja) * | 1997-10-08 | 1999-07-21 | Lucent Technol Inc | 集積回路パッケージ |
JP2001144394A (ja) * | 1999-11-17 | 2001-05-25 | Mitsubishi Electric Corp | 高周波回路 |
JP2001156209A (ja) * | 1999-11-29 | 2001-06-08 | Casio Comput Co Ltd | 半導体装置 |
JP2002009197A (ja) * | 2000-06-19 | 2002-01-11 | Seiko Epson Corp | 半導体装置及びそのパッケージ内部の配線方法 |
US20040017008A1 (en) * | 2002-07-29 | 2004-01-29 | Nec Electronics Corporation | Semiconductor device |
JP2007103737A (ja) * | 2005-10-05 | 2007-04-19 | Sharp Corp | 半導体装置 |
JP2007157879A (ja) * | 2005-12-02 | 2007-06-21 | Sony Corp | 半導体装置及びその製造方法、並びに半導体ウェーハ |
JP2007184341A (ja) * | 2006-01-05 | 2007-07-19 | Yamaha Corp | 半導体装置及び回路基板 |
JP2009252859A (ja) * | 2008-04-03 | 2009-10-29 | Shinko Electric Ind Co Ltd | 半導体装置及びその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
KR20130054769A (ko) | 2013-05-27 |
US8987888B2 (en) | 2015-03-24 |
US20130127053A1 (en) | 2013-05-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100626618B1 (ko) | 반도체 칩 적층 패키지 및 제조 방법 | |
KR101850121B1 (ko) | 용장성 실리콘 관통 비아를 구비한 반도체 칩 및 그 제조방법 | |
KR100800478B1 (ko) | 적층형 반도체 패키지 및 그의 제조방법 | |
US7799608B2 (en) | Die stacking apparatus and method | |
JP5654067B2 (ja) | アンダーバンプ配線層の方法および装置 | |
US10076039B2 (en) | Method of fabricating packaging substrate | |
JP2005209689A (ja) | 半導体装置及びその製造方法 | |
JP2005217225A (ja) | 半導体装置及びその製造方法 | |
US20080230892A1 (en) | Chip package module | |
US10586780B2 (en) | Semiconductor device modules including a die electrically connected to posts and related methods | |
JP2007242782A (ja) | 半導体装置及び電子装置 | |
JP5611315B2 (ja) | パッケージキャリア | |
JP2013110375A (ja) | 半導体パッケージ及びこれを含む半導体パッケージモジュール | |
KR101845714B1 (ko) | 반도체 패키지 및 그 제조방법 | |
KR101185859B1 (ko) | 반도체 패키지용 범프, 상기 범프를 갖는 반도체 패키지 및 적층 반도체 패키지 | |
US10008441B2 (en) | Semiconductor package | |
JP4728079B2 (ja) | 半導体装置用基板および半導体装置 | |
JP2006202997A (ja) | 半導体装置およびその製造方法 | |
US20170317031A1 (en) | Fabrication Method OF A Package Substrate | |
KR20130027870A (ko) | 패키지 기판 및 패키지의 제조 방법 | |
TW202123349A (zh) | 封裝結構及其製造方法 | |
JP2005175260A (ja) | 半導体装置およびその製造方法 | |
CN112992840A (zh) | 封装结构及其制造方法 | |
JP2010050266A (ja) | 半導体装置及び電子装置 | |
KR20100002725A (ko) | 반도체 장치 및 그 형성방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150114 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20151014 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20151020 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160119 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160614 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160909 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20170110 |