JP2007184341A

JP2007184341A - 半導体装置及び回路基板

Info

Publication number: JP2007184341A
Application number: JP2006000408A
Authority: JP
Inventors: Yukitoshi Suzuki; 幸俊鈴木
Original assignee: Yamaha Corp
Current assignee: Yamaha Corp
Priority date: 2006-01-05
Filing date: 2006-01-05
Publication date: 2007-07-19

Abstract

【課題】半導体チップのセンサからの信号配線に対する浮遊容量を低減して、センサの感度を向上させる。
【解決手段】センサが形成された第１半導体チップ３と、そのセンサの出力信号が入力されるインピーダンス変換器を備える第２半導体チップ４とが回路基板１に搭載されるとともに、該回路基板１に、第１半導体チップ３のセンサにバイアス電圧を印加するバイアス配線３３と、センサの出力信号をインピーダンス変換器に伝送する信号配線３６と、インピーダンス変換器の出力から分岐して信号配線３６の近傍に配置されたガード配線３９とが形成され、該ガード配線３９と信号配線３６との離間距離が、バイアス配線３３と信号配線３６との離間距離よりも小さくなっている。
【選択図】図２

Description

本発明は、音圧センサや圧力センサ等のセンサを組み込んだ半導体チップを備える半導体装置及び該半導体装置に使用される回路基板に関する。

従来、シリコンマイクや圧力センサ等の半導体装置では、音圧センサや圧力センサ等を組み込んだ半導体チップと、この半導体チップの駆動や出力処理のための回路を組み込んだ半導体チップとを回路基板上に並べて実装したものがある（例えば、特許文献１参照）。
これら半導体チップを回路基板に実装する方法としては、半導体チップを回路基板上にそれぞれダイボンドした後、これらの間をワイヤボンディングする方法、或いはバンプにより両半導体チップを回路基板上の印刷回路に接続するフリップチップ実装法がある。この場合、回路基板上の電気配線には、センサにバイアス電圧をかけるためのバイアス配線と、センサからの出力信号を処理回路に伝送する信号配線とが含まれる。
特表２００４−５３７１８２号公報

しかしながら、両半導体チップ間をワイヤボンディングによって接続する方法では、半導体チップからの信号配線と回路内外の接地電位との間に発生する浮遊容量により、センサの出力が低下する問題がある。回路基板の印刷回路上にフリップチップ実装する方法においても、回路内外の接地電位、並びに半導体チップへのバイアス電位との間に発生する浮遊容量を免れない。
特にセンサが静電容量型のシリコンマイク等のように、微小な容量変化を検出するものである場合、わずかな浮遊容量であっても、感度に大きく影響することになる。
本発明は半導体チップのセンサからの信号配線に対する浮遊容量を低減して、センサの感度を向上させることができる半導体装置及び該半導体装置に使用される回路基板を提供する。

本発明の半導体装置は、センサが形成された半導体チップと、そのセンサの出力信号が入力されるインピーダンス変換器とが回路基板に搭載されるとともに、前記回路基板に、前記半導体チップのセンサにバイアス電圧を印加するバイアス配線と、前記センサの出力信号を前記インピーダンス変換器に伝送する信号配線と、前記インピーダンス変換器の出力から分岐して前記信号配線の近傍に配置されたガード配線とが形成され、該ガード配線と前記信号配線との離間距離が、前記バイアス配線と前記信号配線との離間距離よりも小さいことを特徴とする。
つまり、インピーダンス変換器は、増幅率が１で、入力インピーダンスが高く、出力インピーダンスが低いので、該インピーダンス変換器の出力から分岐したガード配線は、電圧が信号配線における電圧変動にリアルタイムに追従して等しくなり、したがって、このガード配線と信号配線との間の容量は電気的には無視できることになる。また、このガード配線がバイアス配線よりも信号配線の近くに配置されているため、バイアス配線の電位や接地電位との間の電界はガード配線との間のものが支配的となり、信号配線への影響は小さくなるのである。

ガード配線を信号配線の近傍に配置する場合、回路基板の厚さ方向から信号配線を挟む込む位置にガード配線を形成する、信号配線とバイアス配線との間に配置する、回路基板の表面と平行な平面内において信号配線を囲むように形成する、等の構成を採用することができる。
また、信号配線やガード配線を前記のように形成した回路基板に半導体チップをフリップチップ実装することにより、ワイヤボンドによる接続ワイヤのように空間に配置されるものに比べて、外部からの静電容量による影響を確実に低減することができる。
なお、インピーダンス変換器は、回路基板に組み込んでおいてもよいし、センサを形成した半導体チップと同様に、半導体チップに形成して回路基板に搭載するようにしてもよい。

本発明の半導体装置によれば、インピーダンス変換器の出力から分岐したガード配線が信号配線周囲の電界を遮蔽するように配置されているので、信号配線に対する浮遊容量を低減して、センサの感度を向上させることができる。

この発明の各実施形態について図面を参照しながら説明する。
図1から図６は、本発明の第1の実施形態の半導体装置を示している。
この半導体装置は、図６に示すように、回路基板１の表面に、マイクセンサ（本発明に係るセンサ）２を形成した第１半導体チップ（本発明に係る半導体チップ）３と、第１半導体チップ３のマイクセンサ２に対する駆動及び出力信号の処理を行う回路を形成した第２半導体チップ４とが実装され、これら半導体チップ３・４の上方を覆うカバー５が回路基板１に取り付け固定された全体構成とされている。

第１半導体チップ３は、静電容量の変化を利用して音響等を電気信号に変換する静電容量型のマイクセンサチップであり、図４に示すように、シリコン基板６の上に、音響等の圧力変動に応じて振動する薄膜のダイヤフラム７と、該ダイヤフラム７に間隔を空けて対向する平板状の固定電極８とが絶縁層９を介して相互に平行に設けられている。ダイヤフラム７の背部ではシリコン基板６が切り欠かれて空洞部１０が形成されている。また、固定電極８には、ダイヤフラム７との間の空間１１に連通する微細孔１２が形成されている。この第１半導体チップ３は、音圧を受けてダイヤフラム７が図４の鎖線で示すように振動することにより、ダイヤフラム７と固定電極８との間の容量Ｃｓが変化し、その容量の変化を電気信号として取り出す構成とされる。

一方、第２半導体チップ４は、シリコン基板上に形成された集積回路であり、第１半導体チップ３のマイクセンサ２にバイアス電圧を印加するためのバイアス電圧発生回路（図示略）、マイクセンサ２からの出力信号が入力されるインピーダンス変換器１５等の処理回路が備えられている。

これら第１半導体チップ３及び第２半導体チップ４は、その一表面に露出状態に外部接続用の端子が形成されており、これら端子が回路基板１の表面に向けられ、該回路基板１の表面に形成された印刷回路の端子に半田を介して直接接続される、いわゆるフリップチップ実装されている。

第１半導体チップ３には、図４に示すように、外部接続用の端子として、バイアス入力端子１６、マイク信号出力端子１７、及び内部の浮遊容量低減のためのガード端子１８等が設けられている。
バイアス入力端子１６は、マイクセンサ２を駆動するためのバイアス電圧が印加される端子であり、シリコン基板６とダイヤフラム７とに接続され、両者を同電位に維持するようになっている。マイク出力端子１７は、マイクセンサ２の出力信号を外部に取り出すための端子であり、固定電極８に形成されている。ガード端子１８は、絶縁層９内部のガード電極１９に接続されており、該ガード電極１９は、固定電極８とシリコン基板６との間に介在されている。

第２半導体チップ４にも、図５に示すように、前記バイアス電圧発生回路から第１半導体チップ３のマイクセンサ２にバイアス電圧を印加するためのバイアス出力端子２１、マイクセンサ２からの出力信号をインピーダンス変換器１５に入力するマイク信号入力端子２２、第１半導体チップ３のガード端子１８に接続されるガード端子２３等が形成されている。このガード端子２３は、インピーダンス変換器１５の出力から分岐して形成されている。
インピーダンス変換器（バッファアンプ、電圧フォロア）１５は、増幅率が１で、入力電圧に等しい電圧を出力するとともに、入力インピーダンスが高く出力インピーダンスが低いので、微弱なマイクの出力信号を強くして出力することができ、その出力は、マイク信号の出力変動に遅延することなくリアルタイムに追従させられるようになっている。図５において符号２４はインピーダンス変換器１５を経由したマイク信号の出力端子を示している。また、符号２５は、インピーダンス変換器１５の入力電圧調整用の抵抗を示す。

これら半導体チップ３・４が搭載される回路基板１は多層印刷回路基板であり、その表面には、図１及び図２に示すように、表面又は内部層の印刷回路配線に接続された各種の基板側端子が形成され、各半導体チップ３・４の端子に半田３０を介して接続されるようになっている。そのうち、第１半導体チップ３のバイアス入力端子１６と第２半導体チップ４のバイアス出力端子２１とに対応した位置に形成される基板側端子３１・３２間に、これらを接続するバイアス配線３３が形成され、第１半導体チップ３のマイク信号出力端子１７と第２半導体チップ４のマイク信号入力端子２２とに対応した位置に形成される基板側端子３４・３５間に、これらを接続する信号配線３６が形成され、両半導体チップ３・４のガード端子１８・２３とそれぞれ対応した位置に形成される基板側端子３７・３８間に、これらを接続するガード配線３９が形成されている。

この場合、信号配線３６は、回路基板１の内部層に形成されており、回路基板１表面の端子３４・３５にスルーホール４０・４１を介して接続されている。また、ガード配線３９は、二つに分岐されて回路基板１の表面及び信号配線３６よりも下層側（図１の例では回路基板１の裏面）にそれぞれ信号配線３６と平行に形成されており、両ガード配線３９によって信号配線３６を上下に挟むようになっている。また、これらガード配線３９は、スルーホール４２により接続状態とされるとともに、図２及び図３に示すように、信号配線３６の導体幅よりも大きい導体幅に設定されており、表面側のガード配線３９には、信号配線３６の基板側端子３４・３５を露出させる穴４３・４４が形成され、該穴４３・４４の中で端子３４・３５を囲むようにしている。
一方、バイアス配線３３は、図２及び図３に示すように回路基板１の表面に形成されている。そして、この図３に明らかなように、ガード配線３９は信号配線３６の近傍に配され、該ガード配線３９と信号配線３６との離間距離が、バイアス配線３３と信号配線３６との離間距離よりも小さく設定されている。

なお、第１半導体チップ３が搭載される部分には、回路基板１の表面を切欠してなる凹部４５が形成されており、該凹部４５に図１に示すように第１半導体チップ３のダイヤフラム７が対向させられている。一方、回路基板１の上から両半導体チップ３・４を覆うカバー５は、導電性材料によって形成されるとともに、図６に示すように、両半導体チップ３・４の周囲に空間を形成する大きさに形成されており、その内部空間４６を外部に連通させる貫通孔４７が形成されている。

このように構成された半導体装置において、第1半導体チップ３のバイアス入力端子１６からマイクセンサ２にバイアス電圧を印加した状態としておき、カバー５の貫通孔４７を介して第１半導体チップ３のマイクセンサ２に到達した音圧によってダイヤフラム７が振動すると、そのダイヤフラム７の変位をマイク信号出力端子１７から電気信号として取り出し、そのマイク信号を第２半導体チップ４のインピーダンス変換器１５により出力するようになっている。

この場合、両半導体チップ３・４間でマイク信号の入出力端子１７・２２を接続している信号配線３６は、その上下をガード配線３９によって挟まれた状態とされ、そのガード配線３９は、増幅率が１のインピーダンス変換器１５の出力から分岐されているものであるから、信号配線３６のマイク信号に対して全く同じ電位となっている。つまり、信号配線３６を伝送されるマイク信号は、音圧の大きさに応じて電圧が変動した信号となるが、インピーダンス変換器１５を経由した出力も入力と同じ変動状態となっており、したがって、このインピーダンス変換器１５の出力から分岐したガード配線３９の電圧も信号配線３６と同じレベル、同じ周期で変動し、両者間に電位差が生じないようになっている。このため、信号配線３６の周囲の電界は、図３に電気力線を示したように、バイアス配線３３とガード配線３９との間でのものが支配的となり、バイアス配線３３と信号配線３６との間では極めて弱いものとなる。

したがって、信号配線３６とガード配線３９との間の容量Ｃ１は両者が同電位であるから電気的には無視できることになり、信号配線３６とバイアス配線３３との間の容量Ｃ２もほとんど０に近くなる。また、このガード配線３９によって、信号配線３６は、回路基板１の外部との間でも静電遮蔽されることになり、ガード配線３９の導体幅が大きいので、広い範囲からの電界を遮蔽することができる。図５のＣ３はガード配線３９とグランドとの間の容量を示しており、この容量Ｃ３は信号配線３６には影響しない。したがって、信号配線３６に対する回路基板１内外の接地電位やバイアス配線３９の電位との間での浮遊容量の影響が少なくなり、ダイヤフラム７と固定電極８との間の静電容量Ｃｓの変化を高精度に捉えることができる。

なお、第１半導体チップ３のマイクセンサ２におけるガード電極１９も、図４に示すように固定電極１７とシリコン基板６との間に介在され、これらの間の容量を固定電極１７とガード電極１９との間の容量Ｃ４と、ガード電極１９とシリコン基板６との間の容量Ｃ５とに分けるようにしており、ガード電極１９がインピーダンス変換器１５の出力から分岐して接続されているので、固定電極１７との間の容量Ｃ４は電気的に無視できるとともに、ガード電極１９とシリコン基板６との間の容量Ｃ５はマイク出力信号に影響することはなく、したがって、マイク出力信号を高精度に取り出すことができるようになっている。

図７から図９は本発明の第２実施形態を示している。
この第２実施形態は、回路基板における信号配線及びガード配線の配置が、図１から図６の第１実施形態と異なるものであり、各構成要素には第１実施形態と同一符号を付しておく。
この実施形態では、両半導体チップ３・４間の信号配線３６、バイアス配線３３及びガード配線３９のいずれもが回路基板１の表面上に並んで形成されるとともに、ガード配線３９が、回路基板１の表面上で信号配線３６の回りを囲むように形成されたものである。このため、ガード配線３９の一部が信号配線３６とバイアス配線３３との間に介在することになり、ガード配線３９と信号配線３６との離間距離が、バイアス配線３３と信号配線３６との離間距離よりも小さくされる。
そして、このガード配線３９は、インピーダンス変換器１５（等価回路は第１実施形態のものと同じであるので図５を参照）の出力から分岐されて信号配線３６と同電位であるので、これらの間の容量は電気的には無視できることになる。図９に各配線間の電気力線を示したように、信号配線３６の周辺の電界はバイアス配線３３とガード配線３９との間のものが支配的となり、信号配線３６とバイアス配線３３との間は極めて弱いものとなる。一方、ガード配線３９とバイアス配線３３との間に生じる浮遊容量は信号配線３６への影響はないので、マイク信号の精度を損なうことにはならない。また、このガード配線３９は信号配線３６を囲むように配置されているため、外部からの電界も遮蔽することができる。

本発明の第１実施形態の半導体装置における回路基板の部分を示す縦断面図である。図１におけるＡ−Ａ線に沿う回路基板の平面図である。図２のＢ−Ｂ線に沿う拡大断面図である。本発明の半導体装置に使用される半導体チップの拡大縦断面図である。第１実施形態の等価回路を示す回路図である。本発明の第１実施形態の半導体装置を示す全体断面図である。本発明の第２実施形態の半導体装置における回路基板の部分を示す縦断面図である。図７におけるＣ−Ｃ線に沿う回路基板の平面図である。図８のＤ−Ｄ線に沿う拡大断面図である。

符号の説明

１…回路基板、２…マイクセンサ（センサ）、３…第１半導体チップ（半導体チップ）、４…第２半導体チップ、５…カバー、７…ダイヤフラム、１６…バイアス入力端子、１７…マイク信号出力端子、１８…ガード端子、２１…バイアス出力端子、２２…マイク信号入力端子、２３…ガード端子、３３…バイアス配線、３６…信号配線、３９…ガード配線。

Claims

センサが形成された半導体チップと、そのセンサの出力信号が入力されるインピーダンス変換器とが回路基板に搭載されるとともに、
前記回路基板に、前記半導体チップのセンサにバイアス電圧を印加するバイアス配線と、前記センサの出力信号を前記インピーダンス変換器に伝送する信号配線と、前記インピーダンス変換器の出力から分岐して前記信号配線の近傍に配置されたガード配線とが形成され、該ガード配線と前記信号配線との離間距離が、前記バイアス配線と前記信号配線との離間距離よりも小さいことを特徴とする半導体装置。
前記ガード配線が、前記回路基板の厚さ方向から前記信号配線を挟む込む位置に形成されていることを特徴とする請求項１に記載の半導体装置。
前記ガード配線の少なくとも一部が、前記信号配線と前記バイアス配線との間に配されていることを特徴とする請求項１に記載の半導体装置。
前記ガード配線が、前記回路基板の表面と平行な平面内において、前記信号配線を囲むように形成されていることを特徴とする請求項１又は３に記載の半導体装置。
前記半導体チップは、その一表面に外部接続用端子が形成され、その外部接続用端子が前記回路基板表面に向けられ、該回路基板上にフリップチップ実装されていることを特徴とする請求項１から４のいずれかに記載の半導体装置。
センサを備えた半導体チップが搭載される回路基板であって、
前記センサの出力信号が入力されるインピーダンス変換器と、前記センサにバイアス電圧を印加するバイアス配線と、前記センサの出力信号を前記インピーダンス変換器に伝送する信号配線と、前記インピーダンス変換器の出力から分岐して前記信号配線の近傍に配置されたガード配線とが形成され、該ガード配線と前記信号配線との離間距離が、前記バイアス配線と前記信号配線との離間距離よりも小さいことを特徴とする回路基板。