JP2008282971A - 半導体装置及び半導体装置の実装構造 - Google Patents

Abstract

【課題】ハウジングの空洞部内に配された半導体センサチップの出力信号に重畳されるノイズの低減を図る。
【解決手段】中空の空洞部Ｓを有するハウジング４内に半導体センサチップ５を設けて構成される半導体装置１であって、前記ハウジング４が、グランド用配線部２１ａと、前記ハウジング４の外側に露出する複数の外部端子２５ａ，３３，３９と、前記空洞部Ｓ内に侵入しようとする電磁気的なノイズを遮断する導電性のシールド部８とを備え、前記グランド用配線部２１ａと前記シールド部８とが、相互に異なる前記外部端子２５ａ，３３，３９に電気接続されていることを特徴とする半導体装置１を提供する。
【選択図】図１

Description

本発明は、中空の空洞部内にマイクロフォンチップや圧力センサチップ等の半導体センサチップを設けた半導体装置、及びこれを回路基板に実装する実装構造に関する。

従来の半導体装置には、例えば特許文献１のように、音響等の圧力変動を検出する半導体センサチップを搭載する基板の表面（一端面）にカバー（蓋体）を設置し、これら基板及びカバーによって画成される中空の空洞部内に半導体センサチップが収容されるように構成したものがある。このカバーには、空洞部を外方に連通させる開口部が形成されており、この開口部を通じて外部空間で生じた圧力変動を半導体センサチップに到達させることが可能とされている。また、基板やカバーにはそれぞれ導電性層（シールド層）が形成されており、開口部以外の部分を通じて空洞部内に侵入しようとする電磁気的なノイズをこの導電性層の電磁シールドで遮断することを図っている。

さらに、基板には、半導体装置を実装する回路基板のグランドパターンに基板の導電性層を電気接続するためのグランド用外部端子が形成されている。そして、カバーの導電性層は、基板の内部において基板の導電性層に電気接続されている。すなわち、従来の半導体装置においては、カバーの導電性層が基板の導電性層及びグランド用外部端子を介して前記グランドパターンに電気接続されるようになっている。なお、従来では、半導体センサチップ等からなる半導体装置の電気回路も、カバーの導電層と同様に、基板の導電層に電気接続されている。
米国特許第６７８１２３１号明細書

しかしながら、上記従来の半導体装置においては、前述の電気回路、基板の導電性層及びカバーの導電性層が、これらの電気接続部分から回路基板のグランドパターンに至るまでの電気配線部分を共有することになるため、この電気配線部分が前述の電気回路及び導電性層の共通インピーダンスとなり、この電気配線部分において誘起される電磁気的なノイズが半導体センサチップの出力信号に重畳される、という不具合を生じる。

本発明は、上述した事情に鑑みてなされたものであって、半導体センサチップの出力信号に重畳されるノイズを低減して、ノイズの少ない出力信号を得ることができる半導体装置及びこれを回路基板に実装する実装構造を提供することを目的とする。

上記の目的を達するために、この発明は以下の手段を提供している。
本発明の半導体装置は、中空の空洞部を有するハウジング内に半導体センサチップを設けて構成される半導体装置であって、前記ハウジングが、グランド用配線部と、前記ハウジングの外側に露出する複数の外部端子と、前記空洞部内に侵入しようとする電磁気的なノイズを遮断する導電性のシールド部とを備え、前記グランド用配線部と前記シールド部とが、相互に異なる前記外部端子に電気接続されていることを特徴とする。

また、本発明の半導体装置の実装構造は、前記半導体装置を実装基板の表面に実装する半導体装置の実装構造であって、前記グランド用配線部及び前記シールド部に各々電気接続される複数の前記外部端子が、前記実装基板の表面に形成されてグランドパターンをなすグランド用ランドに接合されることを特徴とする。

なお、グランド用配線部は、半導体センサチップやここから出力される電気信号を増幅するための増幅回路等によって構成される半導体装置の電気回路を、実装基板のグランド用ランドに電気接続するためのものである。
上述した半導体装置を実装基板に実装する際には、実装基板の表面に基板の他端面を対向させて半導体装置の外部端子を実装基板の表面に形成される複数のランドにそれぞれ接合すればよい。なお、グランド用配線部及びシールド部に電気接続される外部端子は、上述のように、グランドパターンをなす実装基板のグランド用ランドに接合すればよい。
そして、グランド用配線部とシールド部とが別個の外部端子に電気接続されている場合には、グランド用配線部及びシールド部から実装基板のグランドパターンに至るまでの電気配線部分に共通インピーダンスが生じることがない。したがって、半導体センサチップの出力信号に重畳されるノイズを低減することができる。

また、前記半導体装置においては、前記ハウジングが、一端面に前記半導体センサチップを搭載する基板と、前記一端面及び前記半導体センサチップの上方を覆って前記基板と共に前記空洞部を形成する蓋体とを備え、前記基板に前記グランド用配線部が形成されると共に、前記基板の他端面に前記複数の外部端子が形成され、前記シールド部が、前記基板に形成されて少なくとも前記半導体センサチップの下方に配される導電性の下部シールド層と、前記蓋体の少なくとも一部をなして前記半導体センサチップの上方に配される導電部を備え、前記導電部と前記下部シールド層とが、相互に異なる前記外部端子に電気接続されるとしてもよい。

さらに、本発明の半導体装置は、基板の一端面に半導体センサチップを搭載すると共に前記一端面及び前記半導体センサチップの上方を蓋体により覆って、これら基板及び蓋体により前記半導体センサチップを含む中空の空洞部を形成した構成の半導体装置であって、前記蓋体のうち少なくとも前記半導体センサチップの上方に配される部分が、導電性を有する導電部とされ、前記基板に、少なくとも前記半導体センサチップの下方に配される導電性の下部シールド層と、前記基板の他端面に露出する複数の外部端子とが形成され、前記導電部と前記下部シールド層とが、相互に異なる前記外部端子に電気接続されていることを特徴とする。

また、本発明の半導体装置の実装構造は、前記半導体装置を実装基板の表面に実装する半導体装置の実装構造であって、前記導電部及び前記下部シールド層に各々電気接続される複数の前記外部端子が、前記実装基板の表面に形成されてグランドパターンをなすグランド用ランドに接合されることを特徴とする。

これらの半導体装置を実装基板に実装する際には、グランド用配線部や導電部、下部シールド層に電気接続される外部端子を、上述したように、グランドパターンをなす実装基板のグランド用ランドに接合すればよい。
そして、空洞部内に侵入しようとする電磁気的なノイズを遮断する役割を果たす基板の下部シールド層及び蓋体の導電部が別個の外部端子に電気接続されている場合には、下部シールド層及び導電部から実装基板のグランドパターンに至るまでの電気配線部分に共通インピーダンスが生じることはない。したがって、半導体センサチップの出力信号に重畳されるノイズを低減することができる。

また、前記半導体装置においては、前記グランド用配線部及び前記シールド部に電気接続される複数の前記外部端子が、相互に隣り合わせて配置されるとしてもよい。
さらに、前記半導体装置においては、前記導電部及び前記下部シールド層に電気接続される複数の前記外部端子が、相互に隣り合わせて配置されるとしてもよい。
これらの構成の場合には、グランド用配線部に接続される外部端子とシールド部に接続される外部端子とを同一のグランド用ランドに接合することが可能となるため、また、導電部に接続される外部端子と下部シールド層に接続される外部端子とを同一のグランド用ランドに接合することが可能となるため、半導体装置の実装を簡便に行うことができる。また、実装基板に形成するランドの数を減らして、実装基板の表面における複数のランドのレイアウトを簡素化することも可能となる。

また、前記半導体装置においては、前記半導体センサチップが、圧力変動を振動により検出するダイヤフラムを備え、前記ハウジングに、前記空洞部を外方に連通させる開口部が形成されるとしてもよい。
さらに、前記半導体装置においては、前記半導体センサチップが、圧力変動を振動により検出するダイヤフラムを備え、前記基板若しくは前記蓋体の一方に、前記空洞部を外方に連通させる開口部が形成されるとしてもよい。
これらの構成の半導体装置においては、圧力変動が開口部から空洞部内に入り、ダイヤフラムに到達することで、ダイヤフラムが振動し、この振動に基づく出力信号が半導体センサチップから出力されることになる。すなわち、この半導体装置によれば、前記ノイズを低減することで圧力変動を正確に検出することが可能となる。

本発明によれば、半導体センサチップ用のグランド用配線部、基板の下部シールド層及び蓋体の導電部を別個の外部端子に電気接続することで、半導体センサチップの出力信号に重畳されるノイズを低減し、ノイズの少ない出力信号を得ることができる。

以下、図１，２を参照して本発明の一実施形態に係る半導体装置について説明する。図１に示すように、この実施形態に係る半導体装置１は、略板状に形成された基板３と、基板３の表面３ａ側に重ねて配されたマイクロフォンチップ（半導体センサチップ）５、ＬＳＩチップ７及び蓋体（導電部）９とを備えており、所謂マイクロフォンパッケージを構成している。

マイクロフォンチップ５は、環状の支持部１１の内孔１１ａを覆うようにダイヤフラム１３を設けて構成されている。ダイヤフラム１３は音響等の圧力変動を振動により検出するものであり、マイクロフォンチップ５はこの振動を電気信号（出力信号）に変換する所謂音圧センサチップを構成している。
ＬＳＩチップ７は、マイクロフォンチップ５を駆動制御する役割を果たすものであり、例えばマイクロフォンチップ５からの電気信号を増幅するための増幅回路や、前記電気信号をデジタル信号として処理するためのＡ／Ｄ変換器、ＤＳＰ（デジタルシグナルプロセッサ）等を含んで構成されている。なお、コンデンサマイクロフォンの場合には、ダイヤフラム１３の振動を検出するためにダイヤフラム１３に対向して固定電極を設ける必要があるが、説明を簡略化するため、図１，３においてはこれらを省略している。

基板３は、厚板状に形成されて所謂多層配線基板をなしており、その表面３ａから窪む断面視略矩形状の凹部１５を形成して構成されている。前述のマイクロフォンチップ５及びＬＳＩチップ７は、不図示のダイボンド材を介してこの凹部１５の底面（一端面）１５ａに搭載されている。なお、マイクロフォンチップ５は、そのダイヤフラム１３が内孔１１ａを介してこの凹部１５の底面１５ａに対向するように配されている。
また、凹部１５の底面１５ａに配されたマイクロフォンチップ５及びＬＳＩチップ７は、複数の第１のワイヤー１７によって相互に電気接続されており、また、ＬＳＩチップ７は、複数の第２のワイヤー１９を介して凹部１５の底面１５ａに露出する複数の内部端子２３に電気接続されている。なお、マイクロフォンチップ５、ＬＳＩチップ７及びこれらを相互に電気接続するワイヤー１８は、半導体装置１の電気回路として構成されている。

また、この基板３は、基板３の裏面（他端面）３ｂに露出して半導体装置１を実装する実装基板５１に接合される複数の外部端子２５、及び、これら外部端子２５にマイクロフォンチップ５及びＬＳＩチップ７を電気接続するための複数の接続配線部２１を備えている。そして、各接続配線部２１は、前述の内部端子２３、及び、基板３内部に形成されて内部端子２３を外部端子２５に電気接続する導線部２７を備えている。

なお、これら接続配線部２１のうちの１つは、ＬＳＩチップ７のグランド端子（不図示）を実装基板５１のグランドパターンをなすグランド用ランド５２Ａに電気接続するためのグランド用接続配線部（グランド用配線部）２１ａをなしている。すなわち、ＬＳＩチップ７のグランド端子は、１つの第２のワイヤー１９ａ、グランド用接続配線部２１ａを構成する内部端子２３ａ及び導線部２７ａを介して、複数の外部端子２５のうちグランド用ランド５２Ａに接合される第１のグランド用外部端子２５ａに電気接続されている。これにより、マイクロフォンチップ５が、ＬＳＩチップ７を介してグランド用接続配線部２１ａに電気接続されることになる。
さらに、凹部１５の周囲に位置して蓋体９を配置する基板３の表面３ａには、その周方向の一部に蓋体接続端子２９が形成されている。この蓋体接続端子２９は、基板３内部に形成された導線部３１を介して、基板３の裏面３ｂに露出して形成された第２のグランド用外部端子（外部端子）３３に電気接続されている。

基板３の内部には、凹部１５の底面１５ａの下方側に配される導電性の下部シールド層３５が設けられており、底面１５ａの下方側全体を覆うように形成されている。この下部シールド層３５は、基板３内部に形成された導線部３７を介して、基板３の裏面３ｂに露出して形成された第３のグランド用外部端子（外部端子）３９に電気接続されている。
なお、本実施形態においては、図２に示すように、複数（図示例では３つ）の外部端子２５，２５，２５ａがそれぞれ略矩形状に形成され、それぞれ基板３の裏面３ｂの角部に配されている。また、第２のグランド用外部端子３３及び第３のグランド用外部端子３９は、隙間を介して相互に隣り合わせて基板３の裏面３ｂの角部に配置されると共に、これら２つを合わせて前記外部端子２５，２５ａと同様の略矩形状に形成されている。

図１に示すように、蓋体９は、例えば銅材等の導電性を有する材料を略板状に形成して基板３の表面３ａに固定されており、凹部１５の開口を覆うことで基板３と共にマイクロフォンチップ５やＬＳＩチップ７を含む中空の空洞部Ｓを画成するようになっている。この状態においては、蓋体９が基板３の表面３ａに形成された蓋体接続端子２９及び導線部３１を介して第２のグランド用外部端子３３に電気接続されることになる。
また、蓋体９には、その厚さ方向に貫通して前記空洞部Ｓを外方に連通させる開口部４１が形成されており、この開口部４１は少なくともマイクロフォンチップ５には対向しない位置に形成されている。すなわち、この半導体装置１においては、マイクロフォンチップ５が開口部４１から直接外方に露出しない位置に配されている。
以上のように構成された基板３及び蓋体９は、空洞部Ｓを有してマイクロフォンチップ５及びＬＳＩチップ７を内部に設けるハウジング４を構成している。また、蓋体９及び基板３の下部シールド層３５は、空洞部Ｓ内に侵入しようとする電磁気的なノイズを遮断する導電性のシールド部８を構成している。

以上のように構成された半導体装置１においては、外部からの音響等による圧力変動が開口部４１から空洞部Ｓ内に入り、ダイヤフラム１３に到達することでダイヤフラム１３を振動させる。この振動に基づく出力信号がマイクロフォンチップ５から出力し、ＬＳＩチップ７に入力されることになる。
そして、上記構成の半導体装置１を実装する実装基板５１の表面５１ａには、複数の外部端子２５，２５，２５ａ、第２のグランド用外部端子３３及び第３のグランド用外部端子３９に対応する位置に、これらと電気接続するためのランド５２Ａ〜５２Ｄが複数（図示例では４つ）形成されている。ここで、各ランド５２Ａ〜５２Ｄの平面視形状は、図２に示すように、複数の外部端子２５，２５，２５ａや、第２のグランド用外部端子３３と第３のグランド用外部端子３９とを合わせたものと同様の略矩形状をなしている。また、グランドパターンをなすグランド用ランド５２Ａは、前述したように第１のグランド用外部端子２５ａと電気接続されるようになっており、さらに、グランドパターンをなすグランド用ランド５２Ｄは第２のグランド用外部端子３３及び第３のグランド用外部端子３９と電気接続されるようになっている。

この実装基板５１の表面５１ａに半導体装置１を実装する際には、実装基板５１の表面５１ａに基板３の裏面３ｂを対向させて、はんだ５３等により半導体装置１の各外部端子２５，２５，２５ａ及び２つのグランド用外部端子３３，３９をそれぞれランド５２Ａ〜５２Ｄに接合すればよい。ここで、２つのグランド用外部端子３３，３９は、同一のグランド用ランド５２Ｄに接合される。
この接合状態においては、蓋体９及び下部シールド層３５が、実装基板５１のグランドパターンに電気接続されるため、凹部１５の上方側及び下方側から空洞部Ｓ内に侵入しようとするノイズを遮断する電磁シールドとしての役割を果たすことになる。

上記半導体装置１及びこれを実装基板５１に実装する実装構造によれば、グランド用接続配線部２１ａ、基板３の下部シールド層３５及び蓋体９が、それぞれ別個のグランド用外部端子２５ａ，３３，３９に電気接続されているため、グランド用接続配線部２１ａ、基板３の下部シールド層３５及び蓋体９から実装基板５１のグランドパターンに至るまでの電気配線部分に共通インピーダンスが生じることはない。したがって、マイクロフォンチップ５の出力信号に重畳されるノイズを低減して、ノイズの少ない出力信号を得ることができる。すなわち、この半導体装置１においては、音響等の圧力変動を正確に検出することが可能となる。

また、２つのグランド用外部端子３３，３９を相互に隣り合わせて配置しておくことで、上述したように、同一のグランド用ランド５２Ｄに接合することができるため、半導体装置１の実装を簡便に実施することができる。また、実装基板５１に形成するランド５２Ａ〜５２Ｄの数を外部端子２５，３３，３９の数よりも減らして、実装基板５１の表面５１ａにおけるランド５２Ａ〜５２Ｄのレイアウトを簡素化することも可能となる。

なお、上記実施形態において、２つのグランド用外部端子３３，３９が相互に隣り合わせて配されるとしたが、これに限ることはなく、少なくともそれぞれ独立して基板３の裏面３ｂに露出していればよく、例えば相互に離間して配されるとしても構わない。
また、上記実施形態のように、蓋体９及び下部シールド層３５が相互に異なるグランド用外部端子３３，３９に電気接続されている場合には、例えばグランド用接続配線部２１ａが基板３の内部において蓋体９や下部シールド層３５に電気接続されるとしても構わない。この場合でも、蓋体９と下部シールド層３５とが相互に異なるグランド用外部端子に電気接続されているため、蓋体９及び下部シールド層３５から実装基板のグランドパターンに至るまでの電気配線部分に共通インピーダンスが生じることがなく、上記実施形態と同様にマイクロフォンチップ５の出力信号に重畳されるノイズを低減できる。

さらに、ＬＳＩチップ７のグランド端子に電気接続される第１のグランド用外部端子２５ａは、蓋体９に電気接続される第２のグランド用外部端子３３及び下部シールド層３５に電気接続される第３のグランド用外部端子３９から離れた位置に配されるとしたが、例えば、第２のグランド用外部端子３３及び第３のグランド用外部端子３９に隣り合わせて配置されるとしても構わない。この構成の場合には、上記実施形態と同様にマイクロフォンチップ５の出力信号に重畳されるノイズを低減できることに加えて、マイクロフォンチップ５、蓋体９及び下部シールド層３５を１つのグランド用ランド５２Ｄに集約して電気接続できるため、実装基板５１の表面５１ａにおけるランド５２Ａ〜５２Ｄのレイアウトをさらに簡素化することができる。

また、蓋体９及び下部シールド層３５は、個別のグランド用外部端子３３，３９に電気接続されるとしたが、グランド用接続配線部２１ａとシールド部８とが相互に異なるグランド用外部端子に電気接続されている場合には、例えば同一のグランド用外部端子に電気接続されるとしても構わない。すなわち、例えば図３に示すように、蓋体９及び下部シールド層３５が同一の第２のグランド用外部端子３３に電気接続され、また、グランド用接続配線部２１ａが第２のグランド用外部端子３３と相互に隣り合う第３のグランド用外部端子３９に電気接続されるとしても構わない。この場合でも、グランド用接続配線部２１ａとシールド部８とが相互に異なるグランド用外部端子に電気接続されているため、グランド用接続配線部２１ａ及びシールド部８から実装基板のグランドパターンに至るまでの電気配線部分に共通インピーダンスが生じることがなく、上記実施形態と同様にマイクロフォンチップ５の出力信号に重畳されるノイズを低減できる。
なお、図３においては、グランド用接続配線部２１ａを構成する導線部２７ａの一部が、凹部１５の底面１５ａに沿って形成されているが、この場合、導線部２７ａはマイクロフォンチップ５やＬＳＩチップ７に接触しなければ前記底面１５ａに露出していても構わない。

さらに、蓋体９は、導電性を有する材料を略板状に形成してなるとしたが、これに限ることはなく、例えば、略板状の非導電性材料の表面に導電性材料からなる薄膜を形成して構成されていてもよい。さらに、蓋体９は、その全体が導電性を有している必要はなく、少なくともマイクロフォンチップ５の上方に配される部分が導電性を有する導電部をなして、この導電部がグランド用外部端子に電気接続されていればよい。
また、下部シールド層３５は、基板３の底面１５ａの下方側全体を覆うように形成されるとしたが、これに限ることはなく、少なくともマイクロフォンチップ５の下方に配されていればよい。

さらに、シールド部８は、基板３の下部シールド層３５及び蓋体９によって構成されるとしたが、これに限ることはなく、例えば基板３の下部シールド層３５のみ、もしくは、蓋体９のみからなるとしても構わない。
また、空洞部Ｓを外方に連通させる開口部４１は、蓋体９に形成されるとしたが、これに限ることはなく、例えば基板３に形成されるとしても構わない。

さらに、基板３は、凹部１５を有する形状に形成されるとしたが、これに限ることはなく、例えば、単純な板状に形成されるとしてもよい。また、蓋体９は、マイクロフォンチップ５を搭載する基板３の表面３ａに被せる有底筒状に形成しても構わない。
また、上記実施形態においては、マイクロフォンチップ５を所謂コンデンサマイクロフォンとして説明したが、これに限ることはなく、マイクロフォンチップ５は例えば圧電素子を利用した所謂ピエゾ型マイクロフォンであっても構わない。ピエゾ型マイクロフォンではこれにグランド端子が形成されている場合があるため、この場合には、ワイヤー等によりマイクロフォンチップ５のグランド端子を基板３のグランド用接続配線部２１ａに直接電気接続すればよい。
さらに、マイクロフォンチップ５にグランド端子が形成されている場合には、上記実施形態のように、基板３の底面１５ａにＬＳＩチップ７を搭載せずにマイクロフォンチップ５のみを搭載するとしてもよい。なお、この場合には、ＬＳＩチップ７を例えば半導体装置１とは個別に実装基板５１上に搭載すればよい。

さらに、中空の空洞部Ｓ内にはマイクロフォンチップ５が配されるとしたが、これに限ることはなく、例えば、加速度センサチップ等の他の半導体センサチップが配されるとしても構わない。なお、加速度センサチップ等のように、空洞部Ｓを外方に連通させる必要がない場合には、基板３や蓋体９に開口部を形成しなくてもよい。

以上、本発明の実施形態について図面を参照して詳述したが、具体的な構成はこの実施形態に限られるものではなく、本発明の要旨を逸脱しない範囲の設計変更等も含まれる。

この発明の一実施形態に係る半導体装置を示す概略断面図である。 図１の半導体装置の裏面を示す概略平面図である。 この発明の他の実施形態に係る半導体装置を示す概略断面図である。

符号の説明

１・・・半導体装置、３・・・基板、３ｂ・・・裏面（他端面）、４・・・ハウジング、５・・・マイクロフォンチップ（半導体センサチップ）、８・・・シールド部、９・・・蓋体（導電部）、１３・・・ダイヤフラム、１５ａ・・・底面（一端面）、２１ａ・・・グランド用接続配線部（グランド用配線部）、２５・・・外部端子、２５ａ・・・第１のグランド用外部端子（外部端子）、３３・・・第２のグランド用外部端子（外部端子）、３５・・・下部シールド層、３９・・・第３のグランド用外部端子（外部端子）、５１・・・実装基板、５１ａ・・・表面、５２Ａ，５２Ｄ・・・グランド用ランド、Ｓ・・・空洞部

Claims (10)

1. 中空の空洞部を有するハウジング内に半導体センサチップを設けて構成される半導体装置であって、
   前記ハウジングが、グランド用配線部と、前記ハウジングの外側に露出する複数の外部端子と、前記空洞部内に侵入しようとする電磁気的なノイズを遮断する導電性のシールド部とを備え、
   前記グランド用配線部と前記シールド部とが、相互に異なる前記外部端子に電気接続されていることを特徴とする半導体装置。
2. 前記ハウジングが、一端面に前記半導体センサチップを搭載する基板と、前記一端面及び前記半導体センサチップの上方を覆って前記基板と共に前記空洞部を形成する蓋体とを備え、
   前記基板に前記グランド用配線部が形成されると共に、前記基板の他端面に前記複数の外部端子が形成され、
   前記シールド部が、前記基板に形成されて少なくとも前記半導体センサチップの下方に配される導電性の下部シールド層と、前記蓋体の少なくとも一部をなして前記半導体センサチップの上方に配される導電部を備え、
   前記導電部と前記下部シールド層とが、相互に異なる前記外部端子に電気接続されていることを特徴とする請求項１に記載の半導体装置。
3. 前記導電部及び前記下部シールド層に電気接続される複数の前記外部端子が、相互に隣り合わせて配置されていることを特徴とする請求項２に記載の半導体装置。
4. 前記グランド用配線部及び前記シールド部に電気接続される複数の前記外部端子が、相互に隣り合わせて配置されていることを特徴とする請求項１から請求項３のいずれか１項に記載の半導体装置。
5. 前記半導体センサチップが、圧力変動を振動により検出するダイヤフラムを備え、
   前記ハウジングに、前記空洞部を外方に連通させる開口部が形成されていることを特徴とする請求項１から請求項４に記載の半導体装置。
6. 基板の一端面に半導体センサチップを搭載すると共に前記一端面及び前記半導体センサチップの上方を蓋体により覆って、これら基板及び蓋体により前記半導体センサチップを含む中空の空洞部を形成した構成の半導体装置であって、
   前記蓋体のうち少なくとも前記半導体センサチップの上方に配される部分が、導電性を有する導電部とされ、
   前記基板に、少なくとも前記半導体センサチップの下方に配される導電性の下部シールド層と、前記基板の他端面に露出する複数の外部端子とが形成され、
   前記導電部と前記下部シールド層とが、相互に異なる前記外部端子に電気接続されていることを特徴とする半導体装置。
7. 前記導電部及び前記下部シールド層に電気接続される複数の前記外部端子が、相互に隣り合わせて配置されていることを特徴とする請求項６に記載の半導体装置。
8. 前記半導体センサチップが、圧力変動を振動により検出するダイヤフラムを備え、
   前記基板若しくは前記蓋体の一方に、前記空洞部を外方に連通させる開口部が形成されていることを特徴とする請求項６又は請求項７に記載の半導体装置。
9. 請求項１から請求項５のいずれか１項に記載の半導体装置を実装基板の表面に実装する半導体装置の実装構造であって、
   前記グランド用配線部及び前記シールド部に各々電気接続される複数の前記外部端子が、前記実装基板の表面に形成されてグランドパターンをなすグランド用ランドに接合されることを特徴とする半導体装置の実装構造。
10. 請求項６から請求項８のいずれか１項に記載の半導体装置を実装基板の表面に実装する半導体装置の実装構造であって、
    前記導電部及び前記下部シールド層に各々電気接続される複数の前記外部端子が、前記実装基板の表面に形成されてグランドパターンをなすグランド用ランドに接合されることを特徴とする半導体装置の実装構造。

Images