JP2007180201A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2007180201A JP2007180201A JP2005375837A JP2005375837A JP2007180201A JP 2007180201 A JP2007180201 A JP 2007180201A JP 2005375837 A JP2005375837 A JP 2005375837A JP 2005375837 A JP2005375837 A JP 2005375837A JP 2007180201 A JP2007180201 A JP 2007180201A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- semiconductor device
- semiconductor
- semiconductor chip
- circuit board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Landscapes
- Pressure Sensors (AREA)
- Measuring Fluid Pressure (AREA)
- Electrostatic, Electromagnetic, Magneto- Strictive, And Variable-Resistance Transducers (AREA)
Abstract
【課題】音圧センサチップ等の半導体チップを備える半導体装置において、その小型化を容易に図ることができるようにする。
【解決手段】基板3と、圧力変動に応じて振動する薄膜状のダイヤフラム7aを備えた半導体チップ7と、該半導体チップ7と電気的に接続されて前記半導体チップ7を制御する回路チップ5とを備え、前記半導体チップ7は、前記基板3の表面3aに配された前記回路チップ5上に、前記ダイヤフラム7aが前記回路チップ5に対向するように、積層して配されることを特徴とする半導体装置1を提供する。
【選択図】図1
【解決手段】基板3と、圧力変動に応じて振動する薄膜状のダイヤフラム7aを備えた半導体チップ7と、該半導体チップ7と電気的に接続されて前記半導体チップ7を制御する回路チップ5とを備え、前記半導体チップ7は、前記基板3の表面3aに配された前記回路チップ5上に、前記ダイヤフラム7aが前記回路チップ5に対向するように、積層して配されることを特徴とする半導体装置1を提供する。
【選択図】図1
Description
この発明は、音圧センサチップや圧力センサチップ等の半導体チップを備える半導体装置に関する。
従来、シリコンマイクや圧力センサ等の半導体装置では、音圧センサチップや圧力センサチップ等のように、音響等の圧力変動を振動により検出するダイヤフラムを有する半導体チップを回路基板の表面に実装している(例えば、特許文献1参照)。この種の半導体チップを回路基板の表面に配した状態においては、ダイヤフラムと回路基板の表面との間に空洞部が形成されることになる。
また、空洞部の容積が小さい場合には、空洞部の空気バネ定数が大きくなってダイヤフラムが振動しにくくなるため、ダイヤフラムの変位量が小さくなって圧力変動を精度良く検出することができなくなる。すなわち、ダイヤフラムを振動させて、空洞部として十分な大きさを確保する必要がある。また、空洞部の容積は、半導体チップの特性に応じて適宜変更する必要がある。従来の半導体装置では、回路基板の表面から窪んだ凹部を形成することで、空洞部の容積拡大を図っている。
また、上述した構成の半導体装置では、回路基板の表面に、半導体チップを制御する回路チップを上記半導体チップに並べて実装している。
特開2004−537182号公報
また、上述した構成の半導体装置では、回路基板の表面に、半導体チップを制御する回路チップを上記半導体チップに並べて実装している。
しかしながら、上記従来の半導体装置においては、半導体チップ及び回路チップを回路基板の表面に並べて配置しているため、回路基板のサイズが大きくなって半導体装置の小型化が困難になるという問題がある。
この発明は、上述した事情に鑑みてなされたものであって、小型化を容易に図ることができる半導体装置を提供することを目的としている。
この発明は、上述した事情に鑑みてなされたものであって、小型化を容易に図ることができる半導体装置を提供することを目的としている。
上記課題を解決するために、この発明は以下の手段を提案している。
請求項1に係る発明は、基板と、圧力変動に応じて振動する薄膜状のダイヤフラムを備えた半導体チップと、該半導体チップと電気的に接続されて前記半導体チップを制御する回路チップとを備え、前記半導体チップは、前記基板の表面に配された前記回路チップ上に、前記ダイヤフラムが前記回路チップに対向するように、積層して配されることを特徴とする半導体装置を提案している。
この発明に係る半導体装置によれば、半導体チップ及び回路チップを基板の表面に積層して配することで、基板の表面の面積を小さくすることが可能となる。
請求項1に係る発明は、基板と、圧力変動に応じて振動する薄膜状のダイヤフラムを備えた半導体チップと、該半導体チップと電気的に接続されて前記半導体チップを制御する回路チップとを備え、前記半導体チップは、前記基板の表面に配された前記回路チップ上に、前記ダイヤフラムが前記回路チップに対向するように、積層して配されることを特徴とする半導体装置を提案している。
この発明に係る半導体装置によれば、半導体チップ及び回路チップを基板の表面に積層して配することで、基板の表面の面積を小さくすることが可能となる。
請求項2に係る発明は、請求項1に記載の半導体装置において、前記ダイヤフラムに対向する前記回路チップの表面に、該表面から窪む凹部が形成されていることを特徴とする半導体装置を提案している。
この発明に係る半導体装置によれば、ダイヤフラムが回路チップの表面に対向するように回路チップに半導体チップを配することで、ダイヤフラムと半導体チップの表面との間に空洞部が形成されることになる。回路チップには、その表面から窪む凹部が形成されているため、上記空洞部の容積が拡大することになる。
この発明に係る半導体装置によれば、ダイヤフラムが回路チップの表面に対向するように回路チップに半導体チップを配することで、ダイヤフラムと半導体チップの表面との間に空洞部が形成されることになる。回路チップには、その表面から窪む凹部が形成されているため、上記空洞部の容積が拡大することになる。
請求項3に係る発明は、請求項1又は請求項2に記載の半導体装置において、前記基板の表面に相対する前記回路チップの裏面に、前記基板と電気的に接続するための接続端子が設けられていることを特徴とする半導体装置を提案している。
この発明に係る半導体装置においては、回路チップの搭載領域に位置する基板の表面に、回路チップと電気接続するための電極パッドを設けることにより、回路チップを基板の表面に設置するだけで接続端子と電極パッドとを電気的に接続することが可能となる。
すなわち、回路チップの搭載領域から外れて位置する基板の表面に、上記と同様の電極パッドを設ける必要が無くなるため、回路チップの搭載に要する基板表面の領域を小さくすることができる。したがって、基板表面の面積をさらに小さくすることが可能となる。
この発明に係る半導体装置においては、回路チップの搭載領域に位置する基板の表面に、回路チップと電気接続するための電極パッドを設けることにより、回路チップを基板の表面に設置するだけで接続端子と電極パッドとを電気的に接続することが可能となる。
すなわち、回路チップの搭載領域から外れて位置する基板の表面に、上記と同様の電極パッドを設ける必要が無くなるため、回路チップの搭載に要する基板表面の領域を小さくすることができる。したがって、基板表面の面積をさらに小さくすることが可能となる。
請求項4に係る発明は、請求項1から請求項3のいずれか1項に記載の半導体装置において、前記回路チップの表面及び該表面に対向する前記半導体チップの対向面に、これら回路チップ及び半導体チップを相互に電気接続するためのチップ接続端子が設けられていることを特徴とする半導体装置を提案している。
この発明に係る半導体装置においては、半導体チップを回路チップの表面に積層するだけで回路チップ及び半導体チップのチップ接続端子を相互に電気的に接続することが可能となる。このため、回路チップと基板とを電気的に接続するだけで、半導体チップを基板と電気的に接続することができる。
すなわち、回路チップの搭載領域から外れて位置する基板の表面に、半導体チップと電気接続するための電極パッドを設ける必要が無くなるため、半導体チップ及び回路チップの搭載に要する基板表面の領域を小さくすることができる。
すなわち、回路チップの搭載領域から外れて位置する基板の表面に、半導体チップと電気接続するための電極パッドを設ける必要が無くなるため、半導体チップ及び回路チップの搭載に要する基板表面の領域を小さくすることができる。
なお、上記構成に加えて、回路チップの裏面に基板と電気接続する接続端子を設けた場合には、回路チップの搭載領域から外れて位置する基板の表面に、半導体チップ及び回路チップと電気接続するための電極パッドを一切設ける必要が無くなるため、半導体チップ及び回路チップの搭載に要する基板表面の領域を最小限に抑えることができる。
請求項5に係る発明は、請求項1又は請求項2に記載の半導体装置において、前記半導体チップと前記回路チップとの間に配される略板状のスペーサを備え、前記回路チップに相対する前記スペーサの一端面が、該一端面に相対する前記回路チップの表面の面積よりも小さいことを特徴とする半導体装置を提案している。
なお、上記半導体装置では、ダイヤフラムがスペーサの他端面に相対するように、スペーサの他端面に半導体チップを配することで、ダイヤフラムとスペーサの他端面との間に空洞部が形成されることになる。
なお、上記半導体装置では、ダイヤフラムがスペーサの他端面に相対するように、スペーサの他端面に半導体チップを配することで、ダイヤフラムとスペーサの他端面との間に空洞部が形成されることになる。
この発明に係る半導体装置によれば、スペーサの一端面が回路チップの表面の面積よりも小さいため、回路チップと半導体チップとの間に隙間が形成されると共に回路チップの表面の一部が外方に露出することになる。したがって、回路チップの表面の露出部分に基板と電気接続するための接続端子を設けておくことにより、この接続端子と基板との間をワイヤーボンディングにより電気接続することが可能となる。
請求項6に係る発明は、請求項5に記載の半導体装置において、前記スペーサに、前記積層方向に貫通する貫通孔が形成され、前記ダイヤフラムが前記貫通孔を介して前記回路チップの表面に対向することを特徴とする半導体装置を提案している。
また、請求項7に係る発明は、請求項1から請求項4のいずれか1項に記載の半導体装置において、前記半導体チップと前記回路チップとの間に配される略板状のスペーサを備え、前記スペーサに、前記積層方向に貫通する貫通孔が形成され、前記ダイヤフラムが前記貫通孔を介して前記回路チップの表面に対向することを特徴とする半導体装置を提案している。
これらの発明に係る半導体装置によれば、スペーサに貫通孔を形成することにより、ダイヤフラムと半導体チップの表面との間に形成される空洞部が、貫通孔を形成するスペーサの厚さ寸法分だけ拡大されることになる。
請求項1、請求項3及び請求項4に係る発明によれば、半導体チップ及び回路チップを搭載する基板の表面の面積を小さくすることができるため、半導体装置の小型化を容易に図ることができる。
また、請求項2に係る発明によれば、回路チップに凹部を形成することにより、空洞部の容積拡大を簡便に図ることができるため、ダイヤフラムが振動しにくくなることを抑制できる。したがって、音響等の圧力変動をダイヤフラムの振動により精度良く検出することが可能となる。
また、従来のように、基板に空洞部を拡大するための凹部を形成する必要が無くなるため、強度等を考慮して基板の厚さ寸法を大きくする必要も無くなり、基板の薄型化を容易に図ることが可能となる。
また、従来のように、基板に空洞部を拡大するための凹部を形成する必要が無くなるため、強度等を考慮して基板の厚さ寸法を大きくする必要も無くなり、基板の薄型化を容易に図ることが可能となる。
また、請求項5に係る発明によれば、回路チップの接続端子が半導体チップに対向する表面に配されていても、接続端子と基板との間でワイヤーボンディングすることができるため、回路チップと基板とを容易に電気接続することができる。
また、請求項6及び請求項7に係る発明によれば、スペーサに貫通孔を形成することにより、ダイヤフラムを振動させるための空洞部の容積拡大を簡便に図ることができ、音響等の圧力変動をダイヤフラムの振動により精度良く検出することが可能となる。
図1は、本発明の第1の実施形態を示している。図1に示すように、この実施形態に係る半導体装置1は、回路基板3と、回路基板3の表面3a上に順次積層されたLSIチップ(回路チップ)5及び半導体チップ7とを備えている。また、この半導体装置1には、回路基板3の表面に配されると共に、LSIチップ5及び半導体チップ7を覆う蓋体部9が設けられている。
回路基板3は、その内部に電気的な配線部(不図示)を設けた所謂多層配線基板からなり、LSIチップ5や半導体チップ7と電気的に接続できるように構成されている。
回路基板3は、その内部に電気的な配線部(不図示)を設けた所謂多層配線基板からなり、LSIチップ5や半導体チップ7と電気的に接続できるように構成されている。
蓋体部9は、回路基板3の表面3aから厚さ方向に離間した位置に配される略板状の上端壁部11と、回路基板3の表面3aの周縁に固定される略環状の側壁部13とを備えている。すなわち、蓋体部9は、これら上端壁部11及び側壁部13により側壁部13の先端部側に開口する略凹状に形成されている。
したがって、側壁部13の先端部を回路基板3の表面3aに配した状態においては、回路基板3及び蓋体部9によりLSIチップ5及び半導体チップ7を含む中空空間S1が画定されることになる。この中空空間S1は、上端壁部11に形成された開口部11aを介して半導体装置1の外側に位置する外方空間に連通している。
したがって、側壁部13の先端部を回路基板3の表面3aに配した状態においては、回路基板3及び蓋体部9によりLSIチップ5及び半導体チップ7を含む中空空間S1が画定されることになる。この中空空間S1は、上端壁部11に形成された開口部11aを介して半導体装置1の外側に位置する外方空間に連通している。
LSIチップ5は、半導体チップ7を制御するためのものであり、例えば半導体チップ7からの電気信号を増幅するための増幅回路や、前記電気信号をデジタル信号として処理するためのDSP(デジタルシグナルプロセッサ)、A/D変換器等を含んでいる。このLSIチップ5は、銀ペースト等の接着剤(不図示)を介して回路基板3の表面3aに固定されている。
また、このLSIチップ5は、その表面5aに設けられた複数の電極パッド15と回路基板3の表面3aに設けられた複数の電極パッド17との間に配されたワイヤー19によって回路基板3と電気的に接続されている。なお、LSIチップ5の電極パッド15は、後述する半導体チップ7の搭載領域から外れた位置に形成されている。
また、このLSIチップ5は、その表面5aに設けられた複数の電極パッド15と回路基板3の表面3aに設けられた複数の電極パッド17との間に配されたワイヤー19によって回路基板3と電気的に接続されている。なお、LSIチップ5の電極パッド15は、後述する半導体チップ7の搭載領域から外れた位置に形成されている。
半導体チップ7は、音響を電気信号に変換するシリコン製の音圧センサチップである。すなわち、この半導体チップ7は、半導体装置1の外側に位置する外方空間からの音響等の圧力変動に応じて振動するダイヤフラム7aを備えている。ダイヤフラム7aは、半導体チップ7の厚さ方向に振動するように構成されている。なお、この半導体チップ7には、LSIチップ5の表面5aに対向する裏面(対向面)7bから窪む凹部8が形成されており、この凹部8の底面が上記ダイヤフラム7aにより構成されている。この凹部8は、例えば、シリコンエッチングにより形成されている。
上記半導体チップ7は、ダイヤフラム7aが隙間を介してLSIチップ5の表面5aに対向するように、銀ペースト等の接着剤(不図示)を介してLSIチップ5の表面5aに固定されている。すなわち、LSIチップ5と半導体チップ7とにより、ダイヤフラム7aやLSIチップ5の表面5aによって区画された空洞部S2が形成されることになる。
上記半導体チップ7は、ダイヤフラム7aが隙間を介してLSIチップ5の表面5aに対向するように、銀ペースト等の接着剤(不図示)を介してLSIチップ5の表面5aに固定されている。すなわち、LSIチップ5と半導体チップ7とにより、ダイヤフラム7aやLSIチップ5の表面5aによって区画された空洞部S2が形成されることになる。
また、この半導体チップ7は、その表面7cに設けられた複数の電極パッド21と回路基板3の表面3aに形成された複数の電極パッド23との間に配されたワイヤー25によって回路基板3と電気的に接続されると共に、上述したワイヤー19,25や回路基板3の電極パッド17,23を介してLSIチップ5と電気的に接続されている。
なお、上述した回路基板3の電極パッド17,21は、いずれもLSIチップ5の搭載領域から外れた位置に形成されている。
なお、上述した回路基板3の電極パッド17,21は、いずれもLSIチップ5の搭載領域から外れた位置に形成されている。
以上のように構成された半導体装置1を製造する際には、はじめに、回路基板3の表面3aに周縁に略環状の側壁部13を固定しておき、接着剤を介して回路基板3の表面3aにLSIチップ5を固定する。この際には、予め接着剤を回路基板3の表面3aに付着させた後に、LSIチップ5を配すればよい。
次いで、接着剤を介してLSIチップ5の表面5aに半導体チップ7を固定する。この際には、予め接着剤をLSIチップ5の表面5aに付着させた後に、半導体チップ7を配すればよい。なお、LSIチップ5の表面5aと半導体チップ7との隙間は上記接着剤により埋めることができる。
次いで、接着剤を介してLSIチップ5の表面5aに半導体チップ7を固定する。この際には、予め接着剤をLSIチップ5の表面5aに付着させた後に、半導体チップ7を配すればよい。なお、LSIチップ5の表面5aと半導体チップ7との隙間は上記接着剤により埋めることができる。
その後、ワイヤーボンディングによりLSIチップ5及び半導体チップ7のそれぞれと回路基板3とをワイヤー19,25により電気接続し、最後に、上端壁部11を側壁部13に固定して蓋体部9を構成することで、半導体装置1の製造が終了する。なお、この製造工程は、一例を示したにすぎない。例えば、LSIチップ5に半導体チップ7を接着させた後に、このLSIチップ5を回路基板3の表面3aに固定させるとしてもよい。
上記の半導体装置1によれば、LSIチップ5及び半導体チップ7を回路基板3の表面3aに積層して配することで、回路基板3の表面3aの面積を小さくすることが可能となるため、半導体装置1の小型化を容易に図ることができる。
上記の半導体装置1によれば、LSIチップ5及び半導体チップ7を回路基板3の表面3aに積層して配することで、回路基板3の表面3aの面積を小さくすることが可能となるため、半導体装置1の小型化を容易に図ることができる。
次に、本発明による第2の実施形態について図2を参照して説明する。なお、この第2の実施形態に係る半導体装置は、第1の実施形態の半導体装置1とLSIチップの構成についてのみ異なっている。ここでは、LSIチップの構造のみについて説明し、第1の実施形態の半導体装置1の構成要素と同一の部分については同一符号を付し、その説明を省略する。
図2に示すように、この実施形態に係る半導体装31のLSIチップ(回路チップ)33は、シリコンにより形成されたものであり、第1の実施形態のLSIチップ5と同様の機能を有している。このLSIチップ33には、半導体チップ7を配置する表面33aから窪む凹部35が形成されている。この凹部35は、半導体チップ7のダイヤフラム7aに対向する位置に設けられている、すなわち、空洞部S2の容積拡大を図る役割を果たしている。なお、この凹部35は、例えば、シリコンエッチングにより形成されている。
この半導体装置31は、第1の実施形態の半導体装置1と同様の効果を奏する。また、上記半導体装置31によれば、LSIチップ33に凹部35を形成することにより、空洞部S2の容積拡大を簡便に図ることができるため、半導体チップ7のダイヤフラム7aが振動しにくくなることを抑制できる。したがって、音響等の圧力変動をダイヤフラム7aの振動により精度良く検出することが可能となる。
また、従来のように、回路基板3に空洞部S2を拡大するための凹部を形成する必要が無くなるため、強度等を考慮して基板の厚さ寸法を大きくする必要も無くなり、回路基板3の薄型化を容易に図ることも可能となる。
また、従来のように、回路基板3に空洞部S2を拡大するための凹部を形成する必要が無くなるため、強度等を考慮して基板の厚さ寸法を大きくする必要も無くなり、回路基板3の薄型化を容易に図ることも可能となる。
なお、上述した第2の実施形態においては、LSIチップ33に凹部35を形成することで空洞部S2の容積拡大を図るとしたが、これに限ることはない。例えば、図3に示すように、第1の実施形態と同様のLSIチップ5と半導体チップ7との間に略板状のスペーサ43を配して、このスペーサ43により空洞部S2の容積拡大を図るとしても構わない。具体的には、スペーサ43に半導体チップ7の積層方向に貫通する貫通孔43aを形成し、この貫通孔43aを介してダイヤフラム7aがLSIチップ5の表面5aに対向するように構成すればよい。
この構成の半導体装置41では、貫通孔43aを形成したスペーサ43の厚さ寸法分だけ、空洞部S2の容積を拡大することができる。すなわち、ダイヤフラム7aを振動させるための空洞部S2の容積拡大を簡便に図ることができ、音響等の圧力変動をダイヤフラム7aの振動により精度良く検出することが可能となる。
この構成の半導体装置41では、貫通孔43aを形成したスペーサ43の厚さ寸法分だけ、空洞部S2の容積を拡大することができる。すなわち、ダイヤフラム7aを振動させるための空洞部S2の容積拡大を簡便に図ることができ、音響等の圧力変動をダイヤフラム7aの振動により精度良く検出することが可能となる。
次に、本発明による第3の実施形態について図4を参照して説明する。なお、この第3の実施形態に係る半導体装置は、第1の実施形態の半導体装置1と回路基板及び半導体チップの積層構造についてのみ異なっている。ここでは、回路基板及び半導体チップの積層構造のみについて説明し、第1の実施形態の半導体装置1の構成要素と同一の部分については同一符号を付し、その説明を省略する。
図4に示すように、この実施形態に係る半導体装置51は、回路基板3の表面3aに、LSIチップ(回路チップ)53、略板状のスペーサ55及び半導体チップ7を順次積層して構成されている。LSIチップ53及びスペーサ55、あるいは、スペーサ55及び半導体チップ7は、銀ペースト等の接着剤を介して相互に固定されている。
したがって、この構成においては、ダイヤフラム7aがスペーサ55の表面(他端面)55aに相対するように、スペーサ55の表面55aに半導体チップ7を配することで、ダイヤフラム7aとスペーサ55の表面55aとの間に空洞部S3が形成されることになる。
したがって、この構成においては、ダイヤフラム7aがスペーサ55の表面(他端面)55aに相対するように、スペーサ55の表面55aに半導体チップ7を配することで、ダイヤフラム7aとスペーサ55の表面55aとの間に空洞部S3が形成されることになる。
そして、LSIチップ53の表面53aの面積は、半導体チップ7の裏面7bの面積と略同等に形成されている、すなわち、LSIチップ53の平面視形状が半導体チップ7の平面視形状と略等しくなっている。また、LSIチップ53の表面53aに相対するスペーサ55の裏面(一端面)55bは、LSIチップ53の表面53a及び半導体チップ7の裏面7bの面積よりも小さく形成されている。
以上の構成によって、LSIチップ53と半導体チップ7との間には、スペーサ55の厚さ寸法分の隙間が形成されることになる。なお、半導体チップ7に対向するLSIチップ53の表面53aの露出部分には複数の電極パッド(接続端子)57が形成されており、この電極パッド57はワイヤー59によって回路基板3の電極パッド17と電気的に接続されている。
以上の構成によって、LSIチップ53と半導体チップ7との間には、スペーサ55の厚さ寸法分の隙間が形成されることになる。なお、半導体チップ7に対向するLSIチップ53の表面53aの露出部分には複数の電極パッド(接続端子)57が形成されており、この電極パッド57はワイヤー59によって回路基板3の電極パッド17と電気的に接続されている。
この半導体装置51を製造する際には、はじめに、第1の実施形態の場合と同様に、接着剤を介してLSIチップ53を回路基板3の表面3aに固定する。次いで、ワイヤーボンディングによりLSIチップ53と回路基板3とをワイヤー59により電気接続する。
その後、接着剤を介してLSIチップ53の表面53aにスペーサ55を固定し、さらに、接着剤を介してスペーサ55の表面55aに半導体チップ7を固定する。なお、スペーサ55の表面55aと半導体チップ7との隙間は上記接着剤により埋められる。
最後に、ワイヤーボンディングにより半導体チップ7と回路基板3とをワイヤー25により電気接続することで、半導体装置1の製造が終了する。なお、蓋体部9の取付方法については、第1の実施形態の場合と同様である。
その後、接着剤を介してLSIチップ53の表面53aにスペーサ55を固定し、さらに、接着剤を介してスペーサ55の表面55aに半導体チップ7を固定する。なお、スペーサ55の表面55aと半導体チップ7との隙間は上記接着剤により埋められる。
最後に、ワイヤーボンディングにより半導体チップ7と回路基板3とをワイヤー25により電気接続することで、半導体装置1の製造が終了する。なお、蓋体部9の取付方法については、第1の実施形態の場合と同様である。
上記半導体装置51は、第1の実施形態の半導体装置1と同様の効果を奏する。また、この半導体装置51によれば、LSIチップ53の電極パッド57が半導体チップ7に対向する表面53aに配されていても、スペーサ55を配することで上記電極パッド57と回路基板3の電極パッド17との間でワイヤーボンディングすることができるため、LSIチップ53と回路基板3とを容易に電気接続することができる。
さらに、LSIチップ53の表面53aの面積を半導体チップ7の裏面7bの面積と略同等に形成することにより、回路基板3に対するLSIチップ53の搭載面積を小さくすることができるため、回路基板3の小型化をさらに図ることもできる。
さらに、LSIチップ53の表面53aの面積を半導体チップ7の裏面7bの面積と略同等に形成することにより、回路基板3に対するLSIチップ53の搭載面積を小さくすることができるため、回路基板3の小型化をさらに図ることもできる。
なお、第3の実施形態の半導体装置51では、図3に示す半導体装置41と同様に、図5に示すように、スペーサ55にダイヤフラム7aとLSIチップ54を相互に対向させる貫通孔55cを形成してもよい。この構成の場合には、ワイヤーボンディングが可能になることに加え、空洞部S3の容積拡大を図ることができるという効果も奏する。
また、上述した第3の実施形態において、LSIチップ53の表面53aの面積は、半導体チップ7の裏面7bの面積と略同等に形成されるとしたが、例えば、半導体チップ7の裏面7bよりも小さく形成されるとしても構わない。
また、上述した第3の実施形態において、LSIチップ53の表面53aの面積は、半導体チップ7の裏面7bの面積と略同等に形成されるとしたが、例えば、半導体チップ7の裏面7bよりも小さく形成されるとしても構わない。
次に、本発明による第4の実施形態について図6を参照して説明する。なお、この第3の実施形態に係る半導体装置は、第1の実施形態の半導体装置1と回路基板及びLSIチップの構成についてのみ異なっている。ここでは、回路基板及びLSIチップの構成について説明し、第1の実施形態の半導体装置1の構成要素と同一の部分については同一符号を付し、その説明を省略する。
図6に示すように、この実施形態に係る半導体装置61のLSIチップ(回路チップ)63は、上述した第3の実施形態と同様に、その表面65aの面積が、半導体チップ7の裏面7bの面積と略同等に形成されるように構成されている。また、このLSIチップ63は、回路基板65の表面65aに相対する裏面63bに、接続端子としての半田ボール67を複数設けて構成されている。半田ボール67は、LSIチップ63の裏面63bから突出しており、LSIチップ63を回路基板65と電気的に接続する役割を果たすものである。すなわち、このLSIチップ63は、チップサイズパッケージ(Chip Size Package)等の表面実装型の構成をなしている。
また、上記LSIチップ63の搭載領域に位置する回路基板65の表面65aには、半田ボール67に接触させるための電極パッド69が複数設けられている。すなわち、LSIチップ63は、半田ボール67によって回路基板65と電気的に接続されると共に回路基板65の表面65aに固定されている。
また、上記LSIチップ63の搭載領域に位置する回路基板65の表面65aには、半田ボール67に接触させるための電極パッド69が複数設けられている。すなわち、LSIチップ63は、半田ボール67によって回路基板65と電気的に接続されると共に回路基板65の表面65aに固定されている。
上記構成の半導体装置61を製造する際には、はじめに、LSIチップ63の裏面63bを回路基板65の表面65aに対向させた状態で、半田ボール67を加熱しながらLSIチップ63を回路基板65に押しつける。これにより、LSIチップ63が回路基板65の表面65aに固定されると共に回路基板65と電気的に接続されることになる。
その後、第1の実施形態と同様に、接着剤を介してLSIチップ63の表面63aに半導体チップ7を固定し、ワイヤーボンディングにより半導体チップ7と回路基板65とをワイヤー25により電気接続することで、半導体装置81の製造が完了する。なお、蓋体部9の取付方法については、第1の実施形態の場合と同様である。
その後、第1の実施形態と同様に、接着剤を介してLSIチップ63の表面63aに半導体チップ7を固定し、ワイヤーボンディングにより半導体チップ7と回路基板65とをワイヤー25により電気接続することで、半導体装置81の製造が完了する。なお、蓋体部9の取付方法については、第1の実施形態の場合と同様である。
この半導体装置61は、第1の実施形態の半導体装置1と同様の効果を奏する。
また、半導体装置61によれば、LSIチップ63の搭載領域から外れて位置する回路基板65の表面65aに、第1の実施形態のような電極パッド17を設ける必要が無くなるため、LSIチップ63の搭載に要する回路基板65の表面65aの領域を小さくすることができる。したがって、回路基板65の表面65aの面積をさらに小さくすることが可能となる。
また、半導体装置61によれば、LSIチップ63の搭載領域から外れて位置する回路基板65の表面65aに、第1の実施形態のような電極パッド17を設ける必要が無くなるため、LSIチップ63の搭載に要する回路基板65の表面65aの領域を小さくすることができる。したがって、回路基板65の表面65aの面積をさらに小さくすることが可能となる。
さらに、第3の実施形態の半導体装置51と同様に、LSIチップ63の表面63aの面積を半導体チップ7の裏面7bの面積と略同等に形成しているため、回路基板65に対するLSIチップ63の搭載面積を小さくすることができる。
以上のことから、回路基板65の小型化をさらに図って、半導体装置1のさらなる小型化を図ることができる。
また、半田ボール67により、LSIチップ63と回路基板65とを電気的に接続すると同時に、LSIチップ63を回路基板65の表面に固定することができるため、半導体装置61の製造効率の向上を図ることもできる。
以上のことから、回路基板65の小型化をさらに図って、半導体装置1のさらなる小型化を図ることができる。
また、半田ボール67により、LSIチップ63と回路基板65とを電気的に接続すると同時に、LSIチップ63を回路基板65の表面に固定することができるため、半導体装置61の製造効率の向上を図ることもできる。
なお、上記第4の実施形態に記載した半導体装置61には、前述した図2,3の半導体装置31,41と同様に、空洞部S2の容積拡大を図る構成を加えるとしても構わない。すなわち、例えば、図7に示すように、半導体装置61のLSIチップ63には、その表面63aから窪む凹部71を形成するとしても構わない。この凹部71は、例えば、シリコンエッチングにより形成される。
また、上記LSIチップ63の具体的な構成としては、例えば、図8に示すように、LSIチップ63の表面63a側をなす略板状のLSIチップ本体81と、LSIチップ63の裏面63b側をなす配線パッケージ部83とを積層したものとしてもよい。
また、上記LSIチップ63の具体的な構成としては、例えば、図8に示すように、LSIチップ63の表面63a側をなす略板状のLSIチップ本体81と、LSIチップ63の裏面63b側をなす配線パッケージ部83とを積層したものとしてもよい。
この構成において、LSIチップ本体81は、シリコンにより形成されており、半導体チップ7に対向する表面63aに上述した凹部71を形成して構成されている。なお、LSIチップ本体81は、銀ペースト等の接着剤80を介して半導体チップ7に接着されている。また、配線パッケージ部83側に位置するLSIチップ本体81の主面81bには、半田ボール67と電気的に接続するためのパッド電極85が複数形成されている。
配線パッケージ部83は、複数のパッド電極85及び半田ボール67を個々に電気的に接続する配線部87と、LSIチップ本体81の主面81bを覆うと共に配線部87を封止する絶縁層89とを備えている。配線部87は再配線層91や銅ポスト93により構成されている。銅ポスト93の先端は、絶縁層89からなるLSIチップ63の裏面63bから外方に露出しており、上記先端に半田ボール67が取り付けられている。
また、上述した全ての実施形態においては、半導体チップ7の電極パッド21と回路基板3,65の電極パッド23とをワイヤー25により直接電気的に接続するとしたが、これに限ることはなく、例えば、半導体チップ7は、LSIチップ5,33,53,63と直接電気的に接続したり、LSIチップ5,33,53,63を介して回路基板3,65に電気接続されるとしても構わない。
すなわち、例えば、図9に示すように、上述した全ての実施形態とは反対の向きに半導体チップ7でLSIチップ93の表面93aに固定するとしても構わない。
すなわち、例えば、図9に示すように、上述した全ての実施形態とは反対の向きに半導体チップ7でLSIチップ93の表面93aに固定するとしても構わない。
この構成においては、パッド電極(チップ接続端子)21を設けた半導体チップ7の表面7cがLSIチップ93の表面93aに対向する対向面をなす。また、半導体チップ7のパッド電極21に対向するLSIチップ本体95の表面93aには、上記パッド電極21と電気的に接続するチップ接続端子97が形成されている。これらパッド電極21とチップ接続端子97とは、半田99を介して相互に電気的に接続されると共に相互に固定されることになる。
なお、上記チップ接続端子97は、シリコンからなるLSIチップ本体95の表面93aから主面95bまで延びるスルーホール101を介して、図8と同様の配線部103と電気的に接続されている。そして、この配線部103の銅ポストの先端に半田ボール105が取り付けられている。すなわち、半導体チップ7のパッド電極21は、LSIチップ93のチップ接続端子97、スルーホール101、配線部103及び半田ボール105を介して回路基板107の表面107aに形成された電極パッド109と電気的に接続されることになる。
上記構成の半導体装置91によれば、半導体チップ7をLSIチップ93の表面93aに積層するだけで、半導体チップ7を回路基板107と電気的に接続することができる。すなわち、LSIチップ93の搭載領域から外れて位置する回路基板107の表面107aに、半導体チップ7と電気接続するための電極パッドを別途設ける必要が無くなるため、半導体チップ7及びLSIチップ93の搭載に要する回路基板107の表面107aの実質的な領域を小さくすることができる。したがって、半導体装置91の小型化をさらに図ることができる。
また、上記構成の半導体装置91に、前述同様に、LSIチップ93の裏面93bに回路基板107と電気接続する半田ボールを設けた場合には、LSIチップ93の搭載領域から外れて位置する回路基板107の表面107aに、半導体チップ7及びLSIチップ93と電気接続するための電極パッドを一切設ける必要が無くなるため、半導体チップ7及びLSIチップ93の搭載に要する回路基板107の表面107aの領域を最小限に抑えることができる。
なお、図9に示すように、LSIチップ93に半導体チップ7を積層する場合には、LSIチップ93にその厚さ方向に貫通してダイヤフラム7aに対向する貫通孔111を形成すると共に、回路基板107にその厚さ方向に貫通して上記貫通孔111に向けて開口する連通孔113を形成することが好ましい。
この構成の場合には、回路基板107の連通孔113及びLSIチップ93の貫通孔111を介して、ダイヤフラム7aに音響等の圧力変動を到達させるように構成される。すなわち、ダイヤフラム7aを挟んでLSIチップ93が配されていない側の空間が、ダイヤフラム7aを振動させるための空洞部となる。すなわち、上記空洞部の大きさが回路基板107やLSIチップ93によって制限されないため、空洞部の拡大をさらに容易に図ることができる。
この構成の場合には、回路基板107の連通孔113及びLSIチップ93の貫通孔111を介して、ダイヤフラム7aに音響等の圧力変動を到達させるように構成される。すなわち、ダイヤフラム7aを挟んでLSIチップ93が配されていない側の空間が、ダイヤフラム7aを振動させるための空洞部となる。すなわち、上記空洞部の大きさが回路基板107やLSIチップ93によって制限されないため、空洞部の拡大をさらに容易に図ることができる。
なお、図6〜9に示した半導体装置61,91の構成において、LSIチップ63,93には、その裏面63b,93bから突出する半田ボール67,105が設けられるとしたが、これに限ることはなく、少なくともLSIチップ63,93を回路基板65,107と電気的に接続するための接続端子が上記裏面63b,93に設けられていればよい。
また、上述した全ての実施形態において、半導体チップ7は、ダイヤフラム7aを備えた音圧センサチップからなるとしたが、これに限ることはなく、少なくとも半導体チップ7を構成するダイヤフラム7aのような可動部分を有していればよい。したがって、半導体チップは、例えば、半導体装置1の外方空間の圧力や圧力変化を計測する圧力センサチップであってもよい。
また、上述した全ての実施形態において、半導体チップ7は、ダイヤフラム7aを備えた音圧センサチップからなるとしたが、これに限ることはなく、少なくとも半導体チップ7を構成するダイヤフラム7aのような可動部分を有していればよい。したがって、半導体チップは、例えば、半導体装置1の外方空間の圧力や圧力変化を計測する圧力センサチップであってもよい。
以上、本発明の実施形態について図面を参照して詳述したが、具体的な構成はこの実施形態に限られるものではなく、本発明の要旨を逸脱しない範囲の設計変更等も含まれる。
1,31,41,51,61,91・・・半導体装置、3,65,107・・・回路基板、3a,65a,107a・・・表面、5,33,53,63,93・・・LSIチップ(回路チップ)、7・・・半導体チップ、7a・・・ダイヤフラム、7b・・・裏面(対向面)、7c・・・表面(対向面)、21・・・パッド電極(チップ接続端子)、33a,53a,63a,93a・・・表面、35,71・・・凹部、43,55・・・スペーサ、55b・・・裏面(一端面)、43a,55c・・・貫通孔、63b,93b・・・裏面、67・・・半田ボール(接続端子)、97・・・チップ接続端子
Claims (7)
- 基板と、圧力変動に応じて振動する薄膜状のダイヤフラムを備えた半導体チップと、該半導体チップと電気的に接続されて前記半導体チップを制御する回路チップとを備え、
前記半導体チップは、前記基板の表面に配された前記回路チップ上に、前記ダイヤフラムが前記回路チップに対向するように、積層して配されることを特徴とする半導体装置。 - 前記ダイヤフラムに対向する前記回路チップの表面に、該表面から窪む凹部が形成されていることを特徴とする請求項1に記載の半導体装置。
- 前記基板の表面に相対する前記回路チップの裏面に、前記基板と電気的に接続するための接続端子が設けられていることを特徴とする請求項1又は請求項2に記載の半導体装置。
- 前記回路チップの表面及び該表面に対向する前記半導体チップの対向面に、これら回路チップ及び半導体チップを相互に電気接続するためのチップ接続端子が設けられていることを特徴とする請求項1から請求項3のいずれか1項に記載の半導体装置。
- 前記半導体チップと前記回路チップとの間に配される略板状のスペーサを備え、
前記回路チップに相対する前記スペーサの一端面が、該一端面に相対する前記回路チップの表面の面積よりも小さいことを特徴とする請求項1又は請求項2に記載の半導体装置。 - 前記スペーサに、前記積層方向に貫通する貫通孔が形成され、前記ダイヤフラムが前記貫通孔を介して前記回路チップの表面に対向することを特徴とする請求項5に記載の半導体装置。
- 前記半導体チップと前記回路チップとの間に配される略板状のスペーサを備え、
前記スペーサに、前記積層方向に貫通する貫通孔が形成され、前記ダイヤフラムが前記貫通孔を介して前記回路チップの表面に対向することを特徴とする請求項1から請求項4のいずれか1項に記載の半導体装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005375837A JP2007180201A (ja) | 2005-12-27 | 2005-12-27 | 半導体装置 |
CN 200610172729 CN1993001A (zh) | 2005-12-27 | 2006-12-26 | 半导体器件 |
US11/616,125 US20070158826A1 (en) | 2005-12-27 | 2006-12-26 | Semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005375837A JP2007180201A (ja) | 2005-12-27 | 2005-12-27 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007180201A true JP2007180201A (ja) | 2007-07-12 |
Family
ID=38214845
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005375837A Pending JP2007180201A (ja) | 2005-12-27 | 2005-12-27 | 半導体装置 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP2007180201A (ja) |
CN (1) | CN1993001A (ja) |
Cited By (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009135661A (ja) * | 2007-11-29 | 2009-06-18 | Funai Electric Co Ltd | マイクロフォンユニット及びその製造方法並びに音声入力装置 |
JP2009303051A (ja) * | 2008-06-16 | 2009-12-24 | Rohm Co Ltd | Memsセンサ |
JP2010025822A (ja) * | 2008-07-22 | 2010-02-04 | Alps Electric Co Ltd | 物理量センサ及びその製造方法 |
WO2010113384A1 (ja) * | 2009-04-01 | 2010-10-07 | パナソニック株式会社 | 半導体装置とその製造方法 |
JP2010243468A (ja) * | 2009-04-10 | 2010-10-28 | Seiko Epson Corp | 圧力検出モジュール |
JP2011254267A (ja) * | 2010-06-01 | 2011-12-15 | Omron Corp | マイクロフォン |
US8174085B2 (en) | 2008-10-16 | 2012-05-08 | Rohm Co., Ltd. | Method of manufacturing MEMS sensor and MEMS sensor |
JP2012090332A (ja) * | 2011-12-28 | 2012-05-10 | Omron Corp | マイクロフォン |
JP2013055693A (ja) * | 2007-12-24 | 2013-03-21 | Industrial Technology Research Institute | 微小電気機械システムの電気音響センサーチップの超薄型パッケージ |
US8973446B2 (en) | 2012-03-29 | 2015-03-10 | Kabushiki Kaisha Toshiba | Pressure sensor and microphone |
US9250142B2 (en) | 2012-11-20 | 2016-02-02 | Kabushiki Kaisha Toshiba | Pressure sensor, microphone, blood pressure sensor, and touch panel |
US9342179B2 (en) | 2013-09-20 | 2016-05-17 | Kabushiki Kaisha Toshiba | Strain sensing element, pressure sensor, microphone, blood pressure sensor, and touch panel |
US9401349B2 (en) | 2014-06-12 | 2016-07-26 | Stmicroelectronics (Grenoble 2) Sas | Stack of integrated-circuit chips and electronic device |
US9790087B2 (en) | 2011-09-27 | 2017-10-17 | Kabushiki Kaisha Toshiba | Strain and pressure sensing device, microphone, method for manufacturing strain and pressure sensing device, and method for manufacturing microphone |
US9791341B2 (en) | 2013-09-20 | 2017-10-17 | Kabushiki Kaisha Toshiba | Pressure sensor, microphone, blood pressure sensor, and touch panel |
US9853209B2 (en) | 2014-03-19 | 2017-12-26 | Kabushiki Kaisha Toshiba | Method of manufacturing pressure sensor, deposition system, and annealing system |
US9872624B2 (en) | 2013-09-20 | 2018-01-23 | Kabushiki Kaisha Toshiba | Strain sensing element, pressure sensor, microphone, blood pressure sensor, and touch panel |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103002390A (zh) * | 2011-09-08 | 2013-03-27 | 苏州恒听电子有限公司 | 用于助听器的传声器电磁屏蔽壳 |
DE102012209235B4 (de) * | 2012-05-31 | 2023-08-10 | Robert Bosch Gmbh | Sensormodul mit zwei mikromechanischen Sensorelementen |
US20140064546A1 (en) * | 2012-08-01 | 2014-03-06 | Knowles Electronics, Llc | Microphone assembly |
US20140090485A1 (en) * | 2012-10-02 | 2014-04-03 | Robert Bosch Gmbh | MEMS Pressure Sensor Assembly |
CN103905962B (zh) * | 2012-12-28 | 2017-12-26 | 美律电子(深圳)有限公司 | 微机电麦克风封装结构 |
CN104598858B (zh) * | 2013-11-01 | 2018-09-28 | 北京嘉岳同乐极电子有限公司 | 超薄磁头及读卡器 |
CN103956343B (zh) * | 2014-05-09 | 2016-10-19 | 应达利电子股份有限公司 | 一种芯片封装结构及其制作工艺 |
JP6287659B2 (ja) * | 2014-07-22 | 2018-03-07 | 株式会社オートネットワーク技術研究所 | 回路構成体 |
CN104581588A (zh) * | 2014-11-18 | 2015-04-29 | 上海微联传感科技有限公司 | 一种高灵敏度高信噪比的mems硅麦克风 |
CN206136291U (zh) * | 2015-06-30 | 2017-04-26 | 意法半导体股份有限公司 | 微机电麦克风和电子系统 |
CN107643228B (zh) * | 2017-08-31 | 2021-04-27 | 中国船舶重工集团公司第七一九研究所 | 一种测量汞蒸气的芯片的制备方法及其传感器的使用方法 |
CN114466296B (zh) * | 2017-11-30 | 2023-07-14 | 住友理工株式会社 | 换能器及其制造方法 |
CN108109969A (zh) * | 2017-12-19 | 2018-06-01 | 王孝裕 | 一种新型集成电路半导体器件 |
CN108336038B (zh) * | 2018-03-13 | 2024-03-22 | 昆山丘钛微电子科技有限公司 | 封装结构、封装方法和摄像头模组 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06160219A (ja) * | 1992-11-17 | 1994-06-07 | Fujikura Ltd | 半導体圧力センサ |
JPH10227709A (ja) * | 1997-02-18 | 1998-08-25 | Fujikura Ltd | 圧力センサ装置 |
JP2002345092A (ja) * | 2001-05-15 | 2002-11-29 | Citizen Electronics Co Ltd | コンデンサマイクロホンの製造方法 |
JP2005091166A (ja) * | 2003-09-17 | 2005-04-07 | Matsushita Electric Works Ltd | 半導体圧力センサ |
-
2005
- 2005-12-27 JP JP2005375837A patent/JP2007180201A/ja active Pending
-
2006
- 2006-12-26 CN CN 200610172729 patent/CN1993001A/zh active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06160219A (ja) * | 1992-11-17 | 1994-06-07 | Fujikura Ltd | 半導体圧力センサ |
JPH10227709A (ja) * | 1997-02-18 | 1998-08-25 | Fujikura Ltd | 圧力センサ装置 |
JP2002345092A (ja) * | 2001-05-15 | 2002-11-29 | Citizen Electronics Co Ltd | コンデンサマイクロホンの製造方法 |
JP2005091166A (ja) * | 2003-09-17 | 2005-04-07 | Matsushita Electric Works Ltd | 半導体圧力センサ |
Cited By (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009135661A (ja) * | 2007-11-29 | 2009-06-18 | Funai Electric Co Ltd | マイクロフォンユニット及びその製造方法並びに音声入力装置 |
JP2013055693A (ja) * | 2007-12-24 | 2013-03-21 | Industrial Technology Research Institute | 微小電気機械システムの電気音響センサーチップの超薄型パッケージ |
JP2009303051A (ja) * | 2008-06-16 | 2009-12-24 | Rohm Co Ltd | Memsセンサ |
US8039911B2 (en) | 2008-06-16 | 2011-10-18 | Rohm Co., Ltd. | MEMS sensor |
US8390084B2 (en) | 2008-06-16 | 2013-03-05 | Rohm Co., Ltd. | MEMS sensor |
JP2010025822A (ja) * | 2008-07-22 | 2010-02-04 | Alps Electric Co Ltd | 物理量センサ及びその製造方法 |
US8174085B2 (en) | 2008-10-16 | 2012-05-08 | Rohm Co., Ltd. | Method of manufacturing MEMS sensor and MEMS sensor |
WO2010113384A1 (ja) * | 2009-04-01 | 2010-10-07 | パナソニック株式会社 | 半導体装置とその製造方法 |
JP2010243468A (ja) * | 2009-04-10 | 2010-10-28 | Seiko Epson Corp | 圧力検出モジュール |
JP2011254267A (ja) * | 2010-06-01 | 2011-12-15 | Omron Corp | マイクロフォン |
US8620014B2 (en) | 2010-06-01 | 2013-12-31 | Omron Corporation | Microphone |
US9790087B2 (en) | 2011-09-27 | 2017-10-17 | Kabushiki Kaisha Toshiba | Strain and pressure sensing device, microphone, method for manufacturing strain and pressure sensing device, and method for manufacturing microphone |
US10246324B2 (en) | 2011-09-27 | 2019-04-02 | Kabushiki Kaisha Toshiba | Strain and pressure sensing device, microphone, method for manufacturing strain and pressure sensing device, and method for manufacturing microphone |
JP2012090332A (ja) * | 2011-12-28 | 2012-05-10 | Omron Corp | マイクロフォン |
US8973446B2 (en) | 2012-03-29 | 2015-03-10 | Kabushiki Kaisha Toshiba | Pressure sensor and microphone |
US9759618B2 (en) | 2012-03-29 | 2017-09-12 | Kabushiki Kaisha Toshiba | Pressure sensor and microphone |
US10082430B2 (en) | 2012-03-29 | 2018-09-25 | Kabushiki Kaisha Toshiba | Pressure sensor and microphone |
US9250142B2 (en) | 2012-11-20 | 2016-02-02 | Kabushiki Kaisha Toshiba | Pressure sensor, microphone, blood pressure sensor, and touch panel |
US9342179B2 (en) | 2013-09-20 | 2016-05-17 | Kabushiki Kaisha Toshiba | Strain sensing element, pressure sensor, microphone, blood pressure sensor, and touch panel |
US9791341B2 (en) | 2013-09-20 | 2017-10-17 | Kabushiki Kaisha Toshiba | Pressure sensor, microphone, blood pressure sensor, and touch panel |
US9872624B2 (en) | 2013-09-20 | 2018-01-23 | Kabushiki Kaisha Toshiba | Strain sensing element, pressure sensor, microphone, blood pressure sensor, and touch panel |
US10413198B2 (en) | 2013-09-20 | 2019-09-17 | Kabushiki Kaisha Toshiba | Strain sensing element, pressure sensor, microphone, blood pressure sensor, and touch panel |
US9853209B2 (en) | 2014-03-19 | 2017-12-26 | Kabushiki Kaisha Toshiba | Method of manufacturing pressure sensor, deposition system, and annealing system |
US9401349B2 (en) | 2014-06-12 | 2016-07-26 | Stmicroelectronics (Grenoble 2) Sas | Stack of integrated-circuit chips and electronic device |
Also Published As
Publication number | Publication date |
---|---|
CN1993001A (zh) | 2007-07-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2007180201A (ja) | 半導体装置 | |
JP4264104B2 (ja) | エレクトレットコンデンサーマイクロホン | |
JP4505035B1 (ja) | ステレオマイクロホン装置 | |
US20080219482A1 (en) | Condenser microphone | |
US20070158826A1 (en) | Semiconductor device | |
JP4380748B2 (ja) | 半導体装置、及び、マイクロフォンパッケージ | |
JP2006211468A (ja) | 半導体センサ | |
JP2013517953A (ja) | Mems及びasicを備える小型化した電気的デバイス及びその製造方法 | |
JP2009164475A (ja) | マイクロフォンパッケージ、リードフレーム、モールド基板及びマイクロフォンパッケージの実装構造 | |
JP2008187607A (ja) | 半導体装置 | |
WO2012114538A1 (ja) | 半導体装置の製造方法及びマイクロフォンの製造方法 | |
JP2008271426A (ja) | 音響センサ | |
JP2007174622A (ja) | 音響センサ | |
US10405102B2 (en) | MEMS transducer package | |
GB2555659A (en) | Package for MEMS device and process | |
JP2009038053A (ja) | 半導体センサ装置 | |
JP5065974B2 (ja) | マイクロホンユニット及びその製造方法 | |
JP2010141870A (ja) | シリコンマイクロホンモジュール及びその製造方法 | |
JP2007071821A (ja) | 半導体装置 | |
JP7166602B2 (ja) | Memsマイクロホン | |
JP2008066983A (ja) | マイクロフォンパッケージ | |
JP4670699B2 (ja) | マイクロホンチップの実装方法、及びその方法で実装したマイクロホンチップ | |
JP2008136195A (ja) | コンデンサマイクロホン | |
JP4642634B2 (ja) | 音響センサの製造方法 | |
JP5245052B2 (ja) | ハイブリッドセンサ部品 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081020 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120508 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120911 |