JPWO2015147058A1 - 圧力検出装置 - Google Patents

Abstract

圧力Ｐを受けることにより当該圧力Ｐに対応した検出信号Ｑｉを出力する圧力検出素子２１とこの圧力検出素子２１から出力する検出信号Ｑｉを処理して出力する処理回路３０とを備えてなる圧力検出装置１０であって、導体パターンを形成した回路基板４０に、所定の電圧値に設定した基準電圧Ｖｒを動作基準として検出信号Ｑｉを電圧波形に変換するアナログ回路を有する集積回路ＩＣ１を実装し、かつ検出信号Ｑｉを当該集積回路ＩＣ１に付与する入力回路５０を有するとともに、この入力回路５０の少なくとも一部の領域を囲み、かつ基準電圧Ｖｒが印加されるシールドパターンＳＨＰ１を有する処理回路３０を備える。

Description

本発明は、エンジンの燃焼圧等の圧力を検出する際に用いて好適な圧力検出装置に関する。

一般に、圧力や磁気等の物理量を検出して電気信号に変換する様々な検出装置が提案されている。このような検出装置は、通常、センサが物理量の変化を微分値として出力するため、そのセンサからの検出信号を、積分回路による積分により物理量の変化に相似した波形の電圧に変換するための処理回路を備えている。

図８に、物理量としてエンジンの燃焼圧を検出する圧力検出装置の処理回路の一例を示す。図８において、処理回路１００は、検出信号を積分する積分回路と、積分した出力信号を増幅する増幅回路との二つのオペアンプＡ１、Ａ２で構成されている。そして、圧力を検出する圧電素子１０１の片方の端子は、導電部材１０２を通り、処理回路１００の入力コンデンサＣ１を介してオペアンプＡ１の反転入力端子に接続される。また、圧電素子１０１の他方の端子は、導電部材１０２を通り、処理回路１００のＧＮＤに接続される。これにより、オペアンプＡ１の反転入力端子には圧電素子１０１からの電荷信号Ｑｉが付与される。

一方、オペアンプＡ１の非反転入力端子には、レギュレータによる基準電源Ｒｇ１からの基準電圧Ｖｒが付与される。この基準電源Ｒｇ１は、外部からの電源Ｖｄｄが入力して安定化した基準電圧Ｖｒを出力する。また、オペアンプＡ１の反転入力端子とオペアンプＡ１の出力端子間には、チャージコンデンサＣ２と放電抵抗Ｒ１が接続されている。そして、オペアンプＡ１の出力端子からは、電荷信号Ｑｉを積分して電圧に変換した出力信号Ａ１ｏｕｔが得られる。

この出力信号Ａ１ｏｕｔは、増幅回路であるオペアンプＡ２の非反転入力端子に付与される。この非反転入力端子は、抵抗Ｒ４を介して基準電圧Ｖｒに接続される。また、オペアンプＡ２の反転入力端子は、抵抗Ｒ５を介して基準電圧Ｖｒに接続されるとともに、抵抗Ｒ６を介して出力端子に接続される。これにより、オペアンプＡ２の出力端子からは増幅された出力信号Ｖｏｕｔが得られる。

他方、圧電素子１０１は、検出装置の筐体１１０に収容されており、エンジンの燃焼圧を検出する燃焼圧センサの場合、この筐体１１０はエンジン（図示せず）と共通に接地（アース）されている。なお、オペアンプＡ１による積分回路とオペアンプＡ２による増幅回路のそれぞれの入力が基準電圧Ｖｒに接続されている理由は、処理回路１００の電源を簡素化するために単電源駆動（電源Ｖｄｄ）を採用しており、このために、オペアンプＡ１、Ａ２が動作する基準として、電源ＶｄｄとＧＮＤの間の中間電圧を必要とするためである。例示の場合、電源Ｖｄｄ＝ＤＣ＋５Ｖ、基準電圧Ｖｒ＝ＤＣ＋１Ｖである。

次に、圧力検出装置の基本動作を図９を用いて説明する。図９（ａ）は、圧電素子１０１が周期Ｔ０で燃焼圧の変化を検出した場合の時間ｔに対する電荷信号Ｑｉの微分波形を模式的に示している。この電荷信号Ｑｉは、図８に示す入力コンデンサＣ１を通過して、処理回路１００のオペアンプＡ１の反転入力端子に付与される。

図９（ｂ）は、オペアンプＡ１の出力端子から出力される出力信号Ａ１ｏｕｔの電圧波形の一例を示している。オペアンプＡ１は、基準電圧Ｖｒを基準として動作するため、電荷信号Ｑｉは積分により電圧に変換され、オペアンプＡ１の出力端子からは圧力変化に相似した出力信号Ａ１ｏｕｔが得られる。なお、オペアンプＡ１は基準電圧Ｖｒを動作基準としているため、例えば、ｔ１時点のように、電荷信号Ｑｉが無信号のとき、出力信号Ａ１ｏｕｔの電圧レベルは、基準電圧Ｖｒ（例示は、ＤＣ１Ｖ）にほぼ等しい。

図９（ｃ）は、オペアンプＡ２の出力端子から出力される出力信号Ｖｏｕｔの電圧波形の一例を示している。ここで、オペアンプＡ２は、基準電圧Ｖｒを動作基準とする非反転増幅回路として動作し、その出力信号Ｖｏｕｔは、入力する出力信号Ａ１ｏｕｔと同相となり、その振幅は所定の増幅率により増幅された大きさとなる。なお、オペアンプＡ２も基準電圧Ｖｒを動作基準としているため、ｔ１時点のように、入力する出力信号Ａ１ｏｕｔが無信号のとき、出力信号Ｖｏｕｔの電圧レベルは、基準電圧Ｖｒ（例示は、ＤＣ１Ｖ）にほぼ等しい。

この場合、圧力検出素子としての圧電素子１０１は、直流インピーダンスがきわめて高く、また、検出信号である電荷信号Ｑｉの電荷量は小さいため、電荷信号Ｑｉが付与されるオペアンプＡ１は、入力インピーダンスがきわめて高い性能を備えたオペアンプが必要になるとともに、チャージコンデンサＣ２と放電抵抗Ｒ１も、ハイ・インピーダンスにする必要がある。これにより、オペアンプＡ１の入力回路、即ち、オペアンプＡ１の反転入力端子、入力コンデンサＣ１、チャージコンデンサＣ２、放電抵抗Ｒ１を含む回路は、周辺回路と比較して、ハイ・インピーダンスとなり、外部からの誘導ノイズやリーク電流の影響を受けやすい特性を有している。

なお、外部からの誘導ノイズがオペアンプＡ１の入力回路に混入した場合、そのノイズ成分も電荷信号Ｑｉと共に積分されるため、出力信号Ａ１ｏｕｔに大きな誤差が生じてしまう。また、オペアンプＡ１の入力回路から近傍の電源ＶｄｄやＧＮＤにリーク電流が流れた場合、オペアンプＡ１の出力信号Ａ１ｏｕｔには直流のオフセット電圧が生じ、最悪の場合、出力信号Ａ１ｏｕｔの電位は、電源ＶｄｄまたはＧＮＤに振り切れてしまう危険性がある。したがって、電荷信号Ｑｉを高精度に積分し、電圧波形に変換するためには、オペアンプＡ１の入力回路が誘導ノイズやリーク電流の影響をできる限り低減させることがきわめて重要な課題となる。

以上の背景により、ハイ・インピーダンス回路や高速信号回路等では、誘導ノイズやリーク電流の影響を低減するための対策が必要となり、従来より、様々なノイズ低減手段が提案されている。

例えば、特許文献１には、多ピンのＬＳＩの配線に対するシールド手段を備える半導体装置が開示されている。このシールド手段は、特に、ノイズの影響を受けやすい高速信号線を囲むようにガードリングし、そのガードリングに接続する電源端子数を高速信号端子よりも少なくするとともに、さらに、電源端子からの距離や経路に応じてカードリングの配線幅を変え、ガードリングに流れる電流の均一性を改善しようとしたものである。

また、特許文献２には、多層基板を用いたプローブカードが開示されている。このプローブカードは、多層基板を用いることにより、信号線に対してその信号線と同電位のガード線を多層基板の平面方向と縦方向の両方で覆い、さらに、その外側にＧＮＤ線を配置するようにしたものである。これにより、ガード線には、信号線をアンプによって低インピーダンスとした同電位の信号が供給されるため、ガード線によってリーク電流の発生が抑制され、ＧＮＤ線によるシールド効果が得られるようにしたものである。

特開２０１０−１３５５５５号公報 特開２００３−３０７５２７号公報

しかし、上述した特許文献１及び２に開示される従来のノイズ低減手段は次のような問題点があった。

特許文献１に開示される半導体装置に備えるシールド手段は、多ピンのＬＳＩの配線に対するシールド手段であり、応用範囲が狭くなる。また、シールド線の距離に応じて配線幅を変えることにより、シールド線に流れる電流の均一性を改善しようとするが、シールド線に流れる電流の均一性によってノイズの影響が低減できることにはならず、特に、ハイ・インピーダンス回路のノイズ低減手段としては効果を期待できない。しかも、信号線とシールド線に電位差がある場合は、信号線からシールド線にリーク電流が流れ、信号線の信号波形に誤差が生じてしまうため、正確な信号検出ができない。

一方、特許文献２に開示されるプローブカードは、プローブの信号線をガード線で覆い、その外側をＧＮＤ線で覆う２重構造のシールド形態となるが、ガード線には信号線をアンプで低インピーダンス化した信号線と同電位の信号を供給しているため、信号線に、検出された電圧波形が生じた際には、ガード線にも同レベルの電圧波形が生じる。このとき、信号線はハイ・インピーダンスであり、かつガード線は低インピーダンスであるため、信号線はガード線の影響を受けて正帰還がかかった状態となる。この結果、信号波形にゆがみやリンキングが生じ、最悪の場合、発振する危険性も想定される。したがって、ガード線には、リーク電流を無くす効果よりも、むしろ大きな負の副作用、即ち、信号波形のゆがみ、リンキング、発振等が現れる危険性がある。

本発明は、このような背景技術に存在する課題を解決した圧力検出装置の提供を目的とするものである。

本発明は、上述した課題を解決するため、圧力Ｐを受けることにより当該圧力Ｐに対応した検出信号Ｑｉを出力する圧力検出素子２１とこの圧力検出素子２１から出力する検出信号Ｑｉを処理して出力する処理回路３０とを備えてなる圧力検出装置１０であって、導体パターンを形成した回路基板４０に、所定の電圧値に設定した基準電圧Ｖｒを動作基準として検出信号Ｑｉを電圧波形に変換するアナログ回路を有する集積回路ＩＣ１を実装し、かつ検出信号Ｑｉを当該集積回路ＩＣ１に付与する入力回路５０を有するとともに、この入力回路５０の少なくとも一部の領域を囲み、かつ基準電圧Ｖｒが印加されるシールドパターンＳＨＰ１を有する処理回路３０を備えることを特徴とする。

この場合、発明の好適な態様により、集積回路ＩＣ１には、少なくとも、検出信号Ｑｉを入力する入力端子ＬＡ−ＩＮとこの入力端子ＬＡ−ＩＮに隣接したシールド端子Ｌ−ＳＨ１…を設けることができる。また、シールドパターンＳＨＰ１は、シールド端子Ｌ−ＳＨ１…に対して電気的に接続し、入力端子ＬＡ−ＩＮを含む入力回路５０の少なくとも一部の領域を囲む枠状に形成することができる。この際、シールドパターンＳＨＰ１は、入力回路５０に備える部品を実装するランド間の隙間に配することができる。さらに、基準電圧Ｖｒは、電源Ｖｄｄの中間値に設定することができるとともに、基準電圧Ｖｒは、保護抵抗Ｒ３を介してシールドパターンＳＨＰ１に印加することができる。一方、回路基板４０には、集積回路ＩＣ１が実装された表面層４１に対する裏面層４４であって、入力回路５０の少なくとも一部の領域に対向する裏面領域に、基準電圧Ｖｒを印加するシールドパターンＳＨＰ４を形成することができる。また、回路基板４０には、多層基板により構成するとともに、回路基板４０における内面層４２，４３であって、入力回路５０の少なくとも一部の領域に対向する内面領域に、基準電圧Ｖｒを印加するシールドパターンＳＨＰ２，ＳＨＰ３を形成することができる。他方、アナログ回路には、検出信号Ｑｉを積分処理する積分回路を設けることができ、この積分回路は、単電源で動作する演算増幅回路Ａ１により構成することができる。なお、圧力検出装置１０は、自動車に搭載するエンジン１の燃焼圧Ｐを検出する際に用いて好適となる。

このような構成を有する本発明に係る圧力検出装置１０によれば、基本的な構成として、導体パターンを形成した回路基板４０に、所定の電圧値に設定した基準電圧Ｖｒを動作基準として検出信号Ｑｉを電圧波形に変換するアナログ回路を有する集積回路ＩＣ１を実装し、かつ検出信号Ｑｉを当該集積回路ＩＣ１に付与する入力回路５０を有するとともに、この入力回路５０の少なくとも一部の領域を囲み、かつ基準電圧Ｖｒが印加されるシールドパターンＳＨＰ１を有する処理回路３０を備えるため、ハイ・インピーダンスの入力回路５０は、検出信号Ｑｉを変換処理する際の動作基準となる基準電圧Ｖｒが印加されるシールドパターンＳＨＰ１により囲まれる。この結果、物理量としての圧力Ｐを検出する圧力検出装置１０の入力回路５０のリーク電流を減少し、また、外来ノイズの影響を低減することにより、誤差の少ない高精度の圧力検出を実現することができる。

本発明の好適実施形態に係る圧力検出装置を装着したエンジンを示す概略構成図、 同圧力検出装置の全体構成を示す側面図及び検出部の拡大断面図、 同圧力検出装置の処理回路の概略回路図、 同処理回路の回路基板の表面層の一例を示す導体パターン図、 同処理回路の回路基板の裏面層の一例を示す導体パターン図、 同処理回路の回路基板の内面層の一例を示す導体パターン図、 同処理回路の回路基板の図４で示す切断線Ａ−Ａ′による断面図、 背景従来に係る圧力検出装置の処理回路の概略回路図、 同圧力検出装置の動作を説明する波形図、

１０：圧力検出装置，Ｐ：圧力（燃焼圧），２１：圧力検出素子，３０：処理回路，４０：回路基板，４１：表面層，４２：内面層，４３：内面層，４４：裏面層，５０：入力回路，Ｑｉ：検出信号，Ｖｒ：基準電圧，ＩＣ１：集積回路，ＳＨＰ１：シールドパターン，ＳＨＰ２：シールドパターン，ＳＨＰ３：シールドパターン，ＳＨＰ４：シールドパターン，ＬＡ−ＩＮ：入力端子，Ｌ−ＳＨ１：シールド端子，Ｌ−ＳＨ２：シールド端子，Ｖｄｄ：電源，Ｒ３：保護抵抗，Ａ１：演算増幅回路，１：エンジン

次に、本発明に係る最良実施形態を挙げ、図面に基づき詳細に説明する。

まず、本実施形態に係る圧力検出装置の理解を容易にするため、同圧力検出装置を装着したエンジン構成の一例について、図１を参照して説明する。

図１に例示するエンジン１は、自動車に搭載されるエンジン（内燃機関）であり、このエンジンに装着する圧力検出装置１０はエンジン１の燃焼圧を検出する機能を備える。エンジン１は、シリンダ２ａを有するシリンダブロック２と、シリンダ２ａ内を往復動するピストン３と、シリンダブロック２に結合し、シリンダ２ａ及びピストン３等とともに燃焼室Ｃを構成するシリンダヘッド４とを備えている。

シリンダヘッド４には、連通孔４ａを設け、燃焼室Ｃ内の混合気を爆発させるための点火を行う点火プラグ５を装着する。さらに、シリンダヘッド４の他の位置には、連通孔４ｂを設け、本実施形態に係る圧力検出装置１０を装着する。また、図示しないが、シリンダヘッド４には、燃焼室Ｃ内に燃料を噴射する燃料噴射装置を装着する。

圧力検出装置１０は円柱状であり、連通孔４ｂに装着した圧力検出装置１０は、シリンダヘッド４を貫通し、先端の検出部２０は燃焼室Ｃの内部に臨み、燃焼室Ｃ内の内圧（燃焼圧：矢印Ｐ）を検出する。また、圧力検出装置１０には、検出部２０からの検出信号に処理を施して出力する処理回路３０を組込み、処理回路３０から出力信号Ｖｏｕｔは外部のエンジン制御部（図示せず）に付与される。

次に、圧力検出装置１０の機械的な概略構成について図２を参照して説明する。図２において、圧力検出装置１０は、図面上の上部に位置する先端が細い円柱状であり、その先端には燃焼圧を検出する検出部２０を備える。また、図面上の下部に位置する圧力検出装置１０の下端付近には、処理回路３０を組込み、この処理回路３０と検出部２０は、検出部２０からの検出信号を伝達する導電部材１１により接続する。

なお、処理回路３０には、透視図として示す複数の電子部品を搭載する。また、処理回路３０には隣接したコネクタ部３９を配し、このコネクタ部３９には、処理回路３０からの出力信号Ｖｏｕｔ（図１参照）を外部に出力するための図に現れないコネクタ端子を備える。

また、図２に示す円内は、圧力検出装置１０の先端に配置した検出部２０を、長さ方向に切断した拡大断面図である。検出部２０の最先端部にはダイヤフラム２２を備え、このダイヤフラム２２に台座２３が密着するとともに、この台座２３には圧力検出素子としての圧電素子２１が密着する。これにより、図１に示す燃焼室Ｃ内において燃焼圧Ｐが発生すれば、燃焼圧Ｐを受けたダイヤフラム２２の変位が台座２３を介して圧電素子２１に圧縮力として伝えられ、この圧縮力を受けた圧電素子２１が電荷信号を生成し、電極２４に接続された導電部材１１を通して処理回路３０に伝達される。

このように、実施形態で示す圧力検出装置１０は、検出部２０と処理回路３０が一体構成であり、かつ独立した圧力検出装置１０としてエンジン１に装着されるため、エンジン１への装着が容易であり、メンテナンス性にも優れる特徴を備えている。

次に、本実施形態に係る圧力検出装置１０の処理回路３０の回路構成について、図３を参照して説明する。図３において、処理回路３０はアナログ集積回路である検出回路ＩＣ１と複数のコンデンサ、抵抗等により構成する。この場合、処理回路３０の基本構成部分は、前述した図８の処理回路１００と同様となるため、同一要素に同一番号を付し、重複する説明については一部省略する。

処理回路３０は、外部から供給される電源ＶｄｄとグランドＧＮＤの各端子を備えている。また、圧電素子２１の片方の端子と接続し、検出信号としての電荷信号Ｑｉを入力する入力ＩＮを有し、圧電素子２１の他方の端子はＧＮＤに接続する。なお、圧電素子２１と処理回路３０の間における前述した導電部材１１は図示を省略する。さらに、処理回路３０は出力信号Ｖｏｕｔを出力する端子ＯＵＴを備える。

検出回路ＩＣ１は、単電源となる電源Ｖｄｄにより動作するアナログ回路である二つのオペアンプ（演算増幅回路）Ａ１、Ａ２と、レギュレータによる基準電源Ｒｇ１を内蔵する。オペアンプＡ１は、図８と同様、検出信号である電荷信号Ｑｉを入力して積分し、電圧波形に変換する積分回路として機能する。また、オペアンプＡ２は、オペアンプＡ１の出力信号Ａ１ｏｕｔを付与して増幅する増幅回路として機能する。さらに、基準電源Ｒｇ１は、電源Ｖｄｄが付与されることにより所定の電圧値である基準電圧Ｖｒを出力する。なお、検出回路ＩＣ１が基準電源Ｒｇ１を内蔵する理由は、図８で示した処理回路１００と同様の理由による。例示の場合、電源Ｖｄｄ＝ＤＣ＋５Ｖ、基準電圧Ｖｒ＝ＤＣ＋１Ｖである。

検出回路ＩＣ１の入力端子ＡＩＮは、検出回路ＩＣ１の内部において、オペアンプＡ１の反転入力端子に接続する。また、この入力端子ＡＩＮは、検出回路ＩＣ１の外部において、入力コンデンサＣ１の片方の端子に接続するとともに、入力コンデンサＣ１の他方の端子は、処理回路３０の入力ＩＮに接続する。さらに、検出回路ＩＣ１の入力端子ＡＩＮは、検出回路ＩＣ１の外部において、チャージコンデンサＣ２と放電抵抗Ｒ１の片方の端子にそれぞれ接続するとともに、チャージコンデンサＣ２と放電抵抗Ｒ１の他方の端子は、オペアンプＡ１の出力端子Ａ１ＯＵＴに接続する。一方、オペアンプＡ１の非反転入力端子は、基準電源Ｒｇ１の出力となる基準電圧Ｖｒに接続する。以上の構成により、検出回路ＩＣ１のオペアンプＡ１は、入力ＩＮから付与される電荷信号Ｑｉを積分し、電圧波形に変換する積分回路として動作する。

この場合、チャージコンデンサＣ２と放電抵抗Ｒ１は、圧電素子２１に所定の燃焼圧Ｐが加えられたときに、オペアンプＡ１の出力信号Ａ１ｏｕｔが適切な大きさとなる容量値と抵抗値を設定している。なお、チャージコンデンサＣ２と放電抵抗Ｒ１は、ハイパスフィルタを構成するため、その時定数ＲＣは、検出する燃焼圧Ｐの周波数範囲と比較して十分に長くなる値を選定する必要がある。

これにより、特に、放電抵抗Ｒ１はきわめて高い抵抗値を選択し、また、前述したように、オペアンプＡ１の入力インピーダンスも高い値となるため、検出回路ＩＣ１の入力端子ＡＩＮと、この入力端子ＡＩＮに接続する入力コンデンサＣ１、チャージコンデンサＣ２、放電抵抗Ｒ１への配線は、図８に示した処理回路１００と同様に、ハイ・インピーダンスとなる。以下、検出回路ＩＣ１の入力端子ＡＩＮ、入力コンデンサＣ１、チャージコンデンサＣ２、放電抵抗Ｒ１、及び、これらの電子部品を結ぶ配線（導体パターン）を含む回路は、ハイ・インピーダンス入力回路（ＨＩ入力回路と略記）５０と定義する。なお、単にＨＩ入力回路（又は入力回路）５０と記載した場合には、その全部又は一部の双方を含む概念である。

検出回路ＩＣ１は、入力端子ＡＩＮに隣接する二つのシールド端子ＳＨ１とＳＨ２を備えている。即ち、シールド端子ＳＨ１、ＳＨ２は、入力端子ＡＩＮを挟んで配置し、このシールド端子ＳＨ１、ＳＨ２は、検出回路ＩＣ１の内部において保護抵抗Ｒ３を介して基準電圧Ｖｒに接続する。なお、シールド端子ＳＨ１、ＳＨ２を、保護抵抗Ｒ３を介して基準電圧Ｖｒに接続する理由は、シールド端子ＳＨ１、ＳＨ２を経由した静電気放電（ＥＳＤ）による基準電源Ｒｇ１の破壊を防止し、保護するためである。ここで、保護抵抗Ｒ３の抵抗値は、大きすぎる場合には、後述するノイズに対するシールド効果が弱まり、抵抗値が小さすぎる場合には、ＥＳＤ保護効果が弱まるため、一例として、１０Ｋオーム程度が望ましい。

一方、このシールド端子ＳＨ１、ＳＨ２は、検出回路ＩＣ１の外部において回路基板の表面層に形成したシールドパターンＳＨＰ１（図面上の太いライン）に接続することにより、このシールドパターンＳＨＰ１を、前述したＨＩ入力回路５０を囲むように配置する。このシールドパターンＳＨＰ１の詳細は後述する。

また、オペアンプＡ２の非反転外部入力端子Ａ２ＩＮは、検出回路ＩＣ１の外部においてオペアンプＡ１の出力端子Ａ１ＯＵＴに接続し、これにより、オペアンプＡ１の出力信号Ａ１ｏｕｔをオペアンプＡ２の非反転入力端子に付与する。さらに、オペアンプＡ２の非反転入力端子は、抵抗Ｒ４を介して基準電圧にＶｒに接続するとともに、オペアンプＡ２の反転入力端子は、抵抗Ｒ５を介して基準電圧Ｖｒに接続する。また、オペアンプＡ２の反転入力端子と出力端子は、抵抗Ｒ６を介して接続する。

以上の構成により、オペアンプＡ２は非反転増幅回路として機能し、オペアンプＡ１から付与される出力信号Ａ１ｏｕｔを所定の増幅率により増幅するとともに、出力端子から出力信号Ｖｏｕｔを出力する。この出力信号Ｖｏｕｔは、処理回路３０の出力ＯＵＴから出力し、図示しないエンジン１のエンジン制御部に伝達される。この場合、オペアンプＡ２の増幅率は、抵抗Ｒ５と抵抗Ｒ６の抵抗値の比により決定される。なお、オペアンプＡ１の出力信号Ａ１ｏｕｔの電圧レベルが十分な大きさの場合には、増幅回路としてのオペアンプＡ２を省略可能である。

次に、処理回路３０の動作について、図３を参照して説明する。なお、処理回路３０の基本的な動作は、図９で示した圧力検出装置の処理回路１００の動作と同様であるため、出力波形等の重複する説明は省略し、本発明の特徴部分となるＨＩ入力回路５０を囲うシールドパターンＳＨＰ１の機能及び効果を中心に説明する。

図３において、検出回路ＩＣ１のオペアンプＡ１による積分回路の入力端子ＡＩＮとその周辺回路、即ち、ＨＩ入力回路５０は、回路基板の表面層に形成したシールドパターンＳＨＰ１により囲まれる。前述したように、ＨＩ入力回路５０は、外部からの誘導ノイズやリーク電流の影響を受けやすい特性を有するとともに、一方、オペアンプＡ１の非反転入力端子は、基準電圧Ｖｒが接続されているため、オペアンプＡ１は、基準電圧Ｖｒを基準として動作する。これにより、電荷信号Ｑｉは、図９（ａ）のｔ１時点のように、無信号のときは、オペアンプＡ１の反転入力端子、即ち、入力端子ＡＩＮを中心としたＨＩ入力回路５０の直流電位は、基準電圧Ｖｒ（例えば、ＤＣ１Ｖ）にほぼ等しい。

この場合、シールドパターンＳＨＰ１は、オペアンプＡ１の動作基準である基準電圧Ｖｒに接続しているため、このシールドパターンＳＨＰ１に囲まれるオペアンプＡ１のＨＩ入力回路５０は、同電位となる基準電圧Ｖｒが接続されたシールドパターンＳＨＰ１により囲まれることになる。この結果、ハイ・インピーダンスとなるＨＩ入力回路５０から電位差のある電源Ｖｄｄ（５Ｖ）やＧＮＤ（０Ｖ）にリーク電流が流れようとしても、ＨＩ入力回路５０は同電位のシールドパターンＳＨＰ１により囲まれるため、ＨＩ入力回路５０からリーク電流が流れるルートがシールドパターンＳＨＰ１によりガードされることになる。これにより、リーク電流は、ほとんど流れないことになり、オペアンプＡ１に対するリーク電流の影響を確実に減少させることができる。また、電荷信号Ｑｉが無信号のときのオペアンプＡ１の出力信号Ａ１ｏｕｔの電位は、図９（ｂ）のｔ１時点のように、基準電圧Ｖｒにほぼ等しくなるため、リーク電流の影響により出力信号Ａ１ｏｕｔにオフセット電圧が生じ、圧力検出に誤差が発生する不具合を回避できる。

さらに、基準電圧Ｖｒは、前述したように、レギュレータによる基準電源Ｒｇ１によって生成されるため、その出力インピーダンスは低インピーダンスとなる。この結果、ＨＩ入力回路５０は、低インピーダンスの基準電圧Ｖｒが印加されたシールドパターンＳＨＰ１に囲まれることになり、外部から誘導ノイズ等が到来しても、低インピーダンスのシールドパターンＳＨＰ１によりガードするため、ＨＩ入力回路５０に対するノイズの混入を低減できる。

このようにして、オペアンプＡ１による積分回路は、ハイ・インピーダンスの特性を持った入力回路５０により構成されるが、そのＨＩ入力回路５０を、基準電圧Ｖｒが印加されたシールドパターンＳＨＰ１で囲うことにより、リーク電流の影響や外来ノイズの影響を低減し、誤差の少ない高精度な積分動作を実現できるため、検出精度に優れた圧力検出装置を提供できる。なお、シールドパターンは、回路基板の他の層にも形成され、ＨＩ入力回路５０を覆うが、このシールドパターンの構成の詳細は後述する。

次に、処理回路３０の回路基板４０の表面層における導体パターンについて、図４を参照して説明する。なお、処理回路３０の回路構成については図３を参照する。図４において、符号４０は、処理回路３０の電子部品を実装する回路基板である。一例として示す回路基板４０は、４層基板であり、例示は、電子部品を実装する表面層４１に、銅箔等により導体パターンを形成したものである。なお、図４は、検出回路ＩＣ１のＨＩ入力回路５０周辺の導体パターンを中心に示しており、他の個所については本発明とは直接係わらないため、図示は省略した。

破線で示す検出回路ＩＣ１は、表面実装のパッケージを有しており、図示を省略した各入出力端子に対応する表面層４１の位置に、導電パターンによる複数のランドＬを形成し、検出回路ＩＣ１をハンダ等（図示せず）により実装する。図中、Ｌ−ＡＩＮは、検出回路ＩＣ１の入力端子ＡＩＮに対応するランドを示し、Ｌ−ＳＨ１は、検出回路ＩＣ１のシールド端子ＳＨ１に対応するランドを示し、Ｌ−ＳＨ２は、検出回路ＩＣ１のシールド端子ＳＨ２に対応するランドを示している。

ランドＬ−ＡＩＮは、図４に示すように、導体パターンによる配線を介して、入力コンデンサＣ１、チャージコンデンサＣ２、放電抵抗Ｒ１のそれぞれにおける一方の各電極に対するランドに連続形成する。このランドＬ−ＡＩＮからの導体パターンの配線は入力ラインＩＮＬとなる。また、入力コンデンサＣ１の他方の電極に対するランドは、スルホールＳ１を囲む導体パターンに連続形成する。このスルホールＳ１は処理回路３０の入力ＩＮとなる。したがって、図示を省略したが、この入力ＩＮには、図３に示した導電部材１１の片方の信号線が接続され、圧電素子２１からの電荷信号Ｑｉが入力する。

一方、チャージコンデンサＣ２、放電抵抗Ｒ１の他方の電極に対するランドは、図示する導体パターンを介してランドＬ−Ａ１ＯＵＴに連続形成する。このランドＬ−Ａ１ＯＵＴは、検出回路ＩＣ１のオペアンプＡ１の出力端子Ａ１ＯＵＴに対応するランドであり、これにより、チャージコンデンサＣ２、放電抵抗Ｒ１は、オペアンプＡ１の出力端子Ａ１ＯＵＴに接続され、オペアンプＡ１による積分回路を構成する。

また、ランドＬ−ＳＨ１、Ｌ−ＳＨ２は、図示のように、枠状（リング状）の導体パターンの両端にそれぞれ連続形成する。これにより、入力ラインＩＮＬの導体パターンを囲むように形成される。このランドＬ−ＳＨ１、Ｌ−ＳＨ２に連続形成する導体パターンが、図３で示したシールドパターンＳＨＰ１となり、入力コンデンサＣ１、チャージコンデンサＣ２、放電抵抗Ｒ１の各ランドの隙間を通り、ＨＩ入力回路５０である入力ラインＩＮＬをリング状に囲む形状となる。このように、回路基板４０の表面層４１においてシールドパターンＳＨＰ１が、ＨＩ入力回路５０を囲む枠状に形成することにより、リーク電流の影響や外来ノイズの影響を低減することができる。

一方、スルホールＳ２は、ランドＬ−ＳＨ１、Ｌ−ＳＨ２と導体パターンにより連続形成し、後述するように、このスルホールＳ２により、回路基板４０の他の層のシールドパターンに対して電気的に接続する。また、スルホールＳ３は、処理回路３０のＧＮＤであり、導電部材１１の他方の信号線に接続する。このスルホールＳ３は、検出回路ＩＣ１のＧＮＤ端子に接続するランドＬ−ＧＮＤと導体パターンにより接続する。さらに、スルホールＳ３は、後述するように、回路基板４０の他の層のＧＮＤパターンと電気的に接続する。

次に、処理回路３０の回路基板４０の裏面層の導体パターンについて、図５を参照して説明する。なお、図５及び後述する図６は、回路基板４０の表面層４１側から透視して見た図となる。図５において、回路基板４０の表面層４１に対向する裏面層４４は、導体パターンによる面状のＧＮＤパターンＧＰ４と、面状のシールドパターンＳＨＰ４によりほぼ覆うように形成する。この場合、シールドパターンＳＨＰ４は、回路基板４０の表面層４１のシールドパターンＳＨＰ１により、ＨＩ入力回路５０を囲む枠状に形成した領域（図４参照）と同じ領域を面状に覆っている。

この結果、ＨＩ入力回路５０が位置する表面層４１の領域直下が、裏面層４４のシールドパターンＳＨＰ４により覆われる。このシールドパターンＳＨＰ４は、スルホールＳ２を介して、表面層４１のランドＬ−ＳＨ１、Ｌ−ＳＨ２に対して電気的に接続する。これにより、シールドパターンＳＨＰ４には、検出回路ＩＣ１の基準電圧Ｖｒが印加され、ハイ・インピーダンスとなる入力ラインＩＮＬ、即ち、ＨＩ入力回路５０の領域直下が基準電圧Ｖｒにより覆われることになる。なお、破線で示す検出回路ＩＣ１、入力コンデンサＣ１、チャージコンデンサＣ２、放電抵抗Ｒ１は、表面層４１に実装されるそれぞれの位置を示している。

また、シールドパターンＳＨＰ４の領域以外の大部分は、ＧＮＤパターンＧＰ４により覆うことになるが、導電部材１１に接続し、電荷信号Ｑｉを入力する入力ＩＮのスルホールＳ１を形成した個所のＧＮＤパターンＧＰ４は、円形に繰り抜かれるため、入力ＩＮとＧＮＤの絶縁を保持している。さらに、このＧＮＤパターンＧＰ４は、スルホールＳ３を介して表面層４１のＧＮＤに対して電気的に接続する。

次に、処理回路３０の回路基板４０の内面層の導体パターンについて、図６を参照して説明する。図６は、表面層４１に近い第１内面層４２の導体パターンを示しており、第１内面層４２は、導体パターンによる面状のＧＮＤパターンＧＰ２と、面状のシールドパターンＳＨＰ２によりほぼ覆うように形成する。この場合、シールドパターンＳＨＰ２は、回路基板４０の表面層４１のシールドパターンＳＨＰ１により、ＨＩ入力回路５０を囲む枠状に形成した領域（図４参照）と同じ領域を面状に覆っている。

この結果、ＨＩ入力回路５０が位置する表面層４１の領域直下が、第１内面層４２のシールドパターンＳＨＰ２により覆われる。このシールドパターンＳＨＰ２は、スルホールＳ２を介して、表面層４１のランドＬ−ＳＨ１、Ｌ−ＳＨ２に対して電気的に接続する。これにより、シールドパターンＳＨＰ２には、検出回路ＩＣ１の基準電圧Ｖｒが印加され、ハイ・インピーダンスとなる入力ラインＩＮＬ、即ち、ＨＩ入力回路５０の領域直下が基準電圧Ｖｒにより覆われることになる。なお、破線で示す検出回路ＩＣ１、入力コンデンサＣ１、チャージコンデンサＣ２、放電抵抗Ｒ１は、表面層４１に実装されるそれぞれの位置を示している。

また、シールドパターンＳＨＰ４の領域以外の大部分は、ＧＮＤパターンＧＰ４により覆うことになるが、導電部材１１に接続し、電荷信号Ｑｉを入力する入力ＩＮのスルホールＳ１を形成した個所のＧＮＤパターンＧＰ２は、円形に繰り抜かれるため、入力ＩＮとＧＮＤの絶縁を保持している。さらに、このＧＮＤパターンＧＰ２は、スルホールＳ３を介して表面層４１のＧＮＤに対して電気的に接続する。

さらに、回路基板４０における、裏面層４４側には、第２内面層４３を形成し、導体パターンによる面状のＧＮＤパターンＧＰ３と、面状のシールドパターンＳＨＰ３によりほぼ覆うように形成する。この第２内面層４３の導体パターンの形状は、前述した第１内面層４２の導体パターンと同様に形成するため、説明は省略する。

次に、処理回路３０の回路基板４０の断面構造について、図７を参照して説明する。図７は、図４に示した切断線Ａ−Ａ′による回路基板４０の断面図である。図７に示す回路基板４０は、前述したように４層の多層基板である。なお、回路基板４０は４層基板に限定されるものではなく、例えば、配線上の問題がなければ、表面層と裏面層による２層基板でもよいし、或いは４層以上の多層基板であってもよい。

この場合、回路基板４０の表面層４１には、入力コンデンサＣ１、放電抵抗Ｒ１を実装し、この二つの部品を入力端子ＡＩＮに接続する導電パターン、即ち、入力ラインＩＮＬにより接続する。なお、図示を省略したが、チャージコンデンサＣ２も同様に入力ラインＩＮＬに接続される（図４参照）。また、入力コンデンサＣ１、放電抵抗Ｒ１の直下には、シールドパターンＳＨＰ１が通る。これにより、このシールドパターンＳＨＰ１は、ＨＩ入力回路５０である入力ラインＩＮＬを、回路基板４０の平面方向で囲む形状となる。

さらに、第１内面層４２は、ＨＩ入力回路５０の領域を覆うように、その領域直下にシールドパターンＳＨＰ２を形成する。また、第２内面層４３は、第１内面層４２と同様に、ＨＩ入力回路５０の領域を覆うように、その領域直下にシールドパターンＳＨＰ３を形成する。一方、裏面層４４は、第１内面層４２、第２内面層４３と同様に、ＨＩ入力回路５０の領域を覆うように、その領域直下にシールドパターンＳＨＰ４を形成する。これにより、表面層４１のＨＩ入力回路５０の領域がシールドパターンＳＨＰ２、ＳＨＰ３、ＳＨＰ４により回路基板４０の垂直方向から覆われることになる。

また、スルホールＳ１は、図示のように、回路基板４０を貫通し、裏面層４４の導電パターンである入力ＩＮと表面層４１の入力コンデンサＣ１の入力側端子を導体パターンにより接続する。これにより、裏面層４４の入力ＩＮに、図示を省略した導電部材１１がハンダ付け等により接続すれば、導電部材１１からの電荷信号Ｑｉが表面層４１に実装された入力コンデンサＣ１に伝達される。なお、導電部材１１を回路基板４０に接続する方法は、例示に限定されるものではなく、例えば、小型のコネクタ等を用いてもよい。

以上のように、ハイ・インピーダンスである処理回路３０の入力回路、即ち、ＨＩ入力回路５０の入力ラインＩＮＬ周辺は、回路基板４０の平面方向が、シールドパターンＳＨＰ１で囲まれることにより、覆われるとともに、回路基板４０の垂直方向が、シールドパターンＳＨＰ２、ＳＨＰ３、ＳＨＰ４により何重にも覆われることになる。

これにより、シールドパターンＳＨＰ１〜ＳＨＰ４には、前述のように、すべて低インピーダンスの基準電圧Ｖｒが印加されるため、外部からの誘導ノイズ等がＨＩ入力回路５０に混入することを防止できる。また、オペアンプＡ１の動作基準である基準電圧Ｖｒにより、ＨＩ入力回路５０が、平面方向及び垂直方向において覆われるため、ＨＩ入力回路５０の電位と同電位であるシールドパターンＳＨＰ１〜ＳＨＰ４がガードとなり、ＨＩ入力回路５０から電源ＶｄｄやＧＮＤにリーク電流が流れることを防止できる。この結果、外来ノイズやリーク電流の影響を低減し、誤差の少ない高精度な圧力検出を可能にする圧力検出装置を提供できる。

以上、最良実施形態について詳細に説明したが、本発明は、このような実施形態に限定されるものではなく、細部の構成，形状，素材，数量，手法等において、本発明の要旨を逸脱しない範囲で、任意に変更，追加，削除することができる。

例えば、実施形態で示した各回路図や導体パターン図等は、これに限定されるものではなく、本発明の要旨を満たすものであれば、任意に変更することができる。また、実施形態では、圧力検出装置が独立してエンジンに装着される形態を記述したが、本発明の圧力検出装置は上記の形態に限定されるものではなく、どのような形態でエンジンに装着されても本発明は適応できる。

本発明に係る圧力検出装置は、エンジンの燃焼圧の検出をはじめ、様々な用途の圧力検出に幅広く利用することができる。

Claims (11)

1. 圧力を受けることにより当該圧力に対応した検出信号を出力する圧力検出素子とこの圧力検出素子から出力する検出信号を処理して出力する処理回路とを備えてなる圧力検出装置であって、導体パターンを形成した回路基板に、所定の電圧値に設定した基準電圧を動作基準として前記検出信号を電圧波形に変換するアナログ回路を有する集積回路を実装し、かつ前記検出信号を当該集積回路に付与する入力回路を有するとともに、前記入力回路の少なくとも一部の領域を囲み、かつ前記基準電圧が印加されるシールドパターンを有する前記処理回路を備えることを特徴とする圧力検出装置。
2. 前記集積回路は、少なくとも、前記検出信号を入力する入力端子とこの入力端子に隣接したシールド端子を備えることを特徴とする請求項１記載の圧力検出装置。
3. 前記シールドパターンは、前記シールド端子に対して電気的に接続し、前記入力端子を含む前記入力回路の少なくとも一部の領域を囲む枠状に形成することを特徴とする請求項２に記載の圧力検出装置。
4. 前記シールドパターンは、前記入力回路に備える部品を実装するランド間の隙間に配することを特徴とする請求項１，２又は３に記載の圧力検出装置。
5. 前記基準電圧は、電源の中間値に設定してなることを特徴とする請求項１記載の圧力検出装置。
6. 前記基準電圧は、保護抵抗を介して前記シールドパターンに印加することを特徴とする請求項１又は５に記載の圧力検出装置。
7. 前記回路基板は、前記集積回路が実装された表面層に対する裏面層であって、前記入力回路の少なくとも一部の領域に対向する裏面領域に、前記基準電圧を印加するシールドパターンを形成してなることを特徴とする請求項１記載の圧力検出装置。
8. 前記回路基板は、多層基板により構成するとともに、前記回路基板における内面層であって、前記入力回路の少なくとも一部の領域に対向する内面領域に、前記基準電圧を印加するシールドパターンを形成してなることを特徴とする請求項１記載の圧力検出装置。
9. 前記アナログ回路は、前記検出信号を積分処理する積分回路を備えてなることを特徴とする請求項１記載の圧力検出装置。
10. 前記積分回路は、単電源で動作する演算増幅回路により構成することを特徴とする請求項９記載の圧力検出装置。
11. 自動車に搭載するエンジンの燃焼圧を検出する圧力検出装置に適用してなることを特徴とする請求項１記載の圧力検出装置。

Images