JPWO2006033269A1 - 信号増幅回路及びこれを備えた加速度センサ - Google Patents

Abstract

静電容量検出素子による検出精度を損なうことなく、小規模な回路構成で低消費電力の信号増幅回路を提供する。交流結合された増幅器２と、交流結合の基準となる直流のバイアス電圧Ｖ１を発生する電圧発生回路３と、バイアス電圧Ｖ１を増幅器２へ伝達する伝達手段Ｒ４とを有する。静電容量検出素子１が出力する微小電圧信号を交流成分としてバイアス電圧Ｖ１に重畳して増幅する。上記構成の信号増幅回路であって、以下の特徴を有する。静電容量検出素子１から見た伝達手段Ｒ４の入力インピーダンスが、静電容量検出素子１の出力インピーダンスよりも高くなるように構成される。

Description

本発明は、交流結合された増幅器と、前記交流結合の基準となる直流のバイアス電圧を発生する電圧発生回路と、前記バイアス電圧を前記増幅器へ伝達する伝達手段とを備え、静電容量検出素子が出力する微小電圧信号を交流成分として前記バイアス電圧に重畳して増幅する信号増幅回路に関する。また、前記静電容量素子をエレクトレットコンデンサ（ElectretCondenser）で構成し、前記信号増幅回路を備えた加速度センサに関する。

静電容量素子、例えばマイクロホン等に用いられるエレクトレットコンデンサの出力は、ＦＥＴ（電界効果トランジスタ）のゲートを０Ｖ（zero volt）にバイアスして取り出されることが多い。このような回路では、ＦＥＴのドレインには、平均してゲート−ソース間電圧０Ｖ時の飽和電流（ドレイン電流）が流れ続ける。この飽和電流は通常１００〜５００μＡ（micro ampere）程度である。このため、エレクトレットコンデンサを用いたマイクロホンや、振動センサ、加速度センサ等を、携帯電話や歩数計等、携帯型の電池駆動の機器に適用した場合、消費電力が大きな問題となる。

このような課題に対して、例えば特許文献１には、ドレイン電流をタイミングパルスに応じて入切する電流制御手段と、このタイミングパルスを発生するパルス発生器とを有したエレクトレットコンデンサマイクロホンの駆動回路が提案されている。この駆動回路は、ＦＥＴへの電力の供給ラインをタイミングパルスに従って電気的な接続状態と非接続状態とに切り替える。そして、ドレインに電圧が印加された時に発生するドレイン出力電圧を検出し、ドレインへの電圧の印加が絶たれた時にはこのドレイン電圧をレベルホールド回路で保持する。このようにしてタイミングパルスによって量子化された電圧波形を得ると、必要に応じて増幅回路に帯域制限を加えて、階段状の波形を連続的な波形へと整形する。ＦＥＴには、電圧が印加された時にのみ電流が流れる。従って、例えば電圧の印加期間が非印加期間の１／１００であれば、平均電流も１／１００となり、消費電流が大幅に削減される。
特開２００２−２３２９９７号公報（００１４〜００２６段落、第１〜３図）

しかし、特許文献１に記載されたように、タイミングパルスによって電源供給を制御しようとすると、このタイミングパルスを発生するための論理回路やマイクロコンピュータ等の制御手段を要する。また、電源供給をオン／オフするためのスイッチング手段も必要である。また、帯域制限を加えて、量子化されて離散的となった階段状の波形を連続的な波形に整形することはできるものの、静電容量検出素子によって検出される静電容量の変化の情報は、電源供給が絶たれている間は捨てられている。その結果、静電容量検出素子の有する検出精度を駆動回路側で喪失することとなる。例えば、マイクロホンに適用した場合には、音声信号の音質の低下となり、振動センサや加速度センサの場合には、検出精度を低下させることにもつながる。

本願発明の目的は、このような課題に鑑みて、静電容量検出素子による検出精度を損なうことなく、小規模な回路構成で低消費電力の信号増幅回路を提供することにある。

上記目的を達成するための本発明に係る信号増幅回路の特徴構成は、交流結合された増幅器と、前記交流結合の基準となる直流のバイアス電圧を発生する電圧発生回路と、前記バイアス電圧を前記増幅器へ伝達する伝達手段とを有し、静電容量検出素子が出力する微小電圧信号を交流成分として前記バイアス電圧に重畳して増幅する信号増幅回路であって、以下のように構成される点にある。
即ち、前記静電容量検出素子から見た前記伝達手段の入力インピーダンスが、前記静電容量検出素子の出力インピーダンスよりも高くなるように構成される点を特徴とする。

この特徴構成によれば、静電容量検出素子からの出力をＦＥＴ（電界効果トランジスタ）を用いずに取り出して増幅するので、通常１００〜５００μＡ程度であるドレイン電流が流れることがない。従って、低消費電力な信号増幅回路を構成することができる。また、微小電圧信号を出力する静電容量検出素子から見た伝達手段の入力インピーダンスが、静電容量検出素子の出力インピーダンスよりも高くなるように構成される。従って、容量性で出力インピーダンスの高い微小電圧信号の減衰が抑制される。その結果、検出精度を損なうことなく、小規模な回路構成で低消費電力の信号増幅回路が実現される。

ここで、本発明に係る信号増幅回路は、下記のように構成されることができる。
前記増幅器は、出力端子と、この出力端子からのフィードバック信号が入力されるフィードバック入力端子と、前記微小電圧信号を重畳した前記バイアス電圧が入力される信号入力端子と、を有し、これら２つの入力端子の間に電位差が生じないようにフィードバック制御することによって入力信号を増幅する演算増幅器で構成される。
前記伝達手段は、一端が前記電圧発生回路及び交流結合コンデンサを介して前記フィードバック入力端子に接続され、他端が前記信号入力端子及び前記静電容量検出素子の出力端子に接続される抵抗器で構成される。
そして、前記抵抗器は、その両端に電位差が生じないように前記フィードバック制御に連動して制御されることによって、抵抗値に拘わらず高インピーダンスとなるようにインピーダンス変換される。

演算増幅器は、入力インピーダンスが非常に高い素子であり、消費電流も非常に少ない。従って、ＦＥＴを用いた回路では通常１００〜５００μＡ程度発生する消費電流を数μ〜数十μＡと非常に少なくすることができる。演算増幅器は、仮想接地（virtual short）の性質に基づいて、静電容量検出素子が出力する微小振動信号（交流成分）の変化に追従し、２つの入力端子間に電位差が生じないようにフィードバック制御する。バイアス電圧を伝達する抵抗器（伝達回路）は、交流動作において、交流結合コンデンサを介して演算増幅器の２つの入力端子間が接続されることになる。しかし、上述したようにこれら入力端子間には電位差は生じない。従って、バイアス電圧を伝達する抵抗器の両端にも電位差は生じず、この抵抗器には電流が流れない。つまり、伝達回路としての抵抗器は、自身の有する抵抗値に拘わらず、非常に高いインピーダンスを有する回路へとインピーダンス変換される。その結果、静電容量検出素子から見た伝達手段の入力インピーダンスが、静電容量検出素子の出力インピーダンスよりも高くなるように構成されるので、微小電圧信号の減衰を抑制することができる。

また、本発明に係る信号増幅回路は下記のように構成されることができる。
前記増幅器は、出力端子と、この出力端子からのフィードバック信号が入力されるフィードバック入力端子と、前記微小電圧信号を重畳した前記バイアス電圧が入力される信号入力端子と、を有し、これら２つの入力端子の間に電位差が生じないようにフィードバック制御することによって入力信号を増幅する演算増幅器で構成される。
前記伝達手段は、一端が前記電圧発生回路に接続され、他端が前記他方の入力端子及び前記静電容量検出素子の出力端子に接続される高抵抗回路で構成される。

伝達手段を高抵抗回路で構成すると、特に静電容量検出素子の出力インピーダンスよりも高いインピーダンスを有する高抵抗回路で構成すると、静電容量検出素子が出力する微小電圧信号の減衰を抑制することができる。つまり、静電容量検出素子から見た伝達手段の入力インピーダンスが、静電容量検出素子の出力インピーダンスよりも高くなるように構成されるので、微小電圧信号の減衰を抑制することができる。

ここで、前記高抵抗回路は、２つの整流素子を互いに逆方向を順方向として並列接続することにより構成されることができる。

ダイオードは、逆方向は勿論のこと順方向であっても、端子間に０．６〜０．７Ｖ程度の順方向電圧を有する。従って、例え順方向であっても、この順方向電圧以上の電位差が端子間に現れない限り、電流が流れない。静電容量検出素子が出力する微小電圧信号は数ｍＶ〜数十ｍＶであるので、ダイオードには電流が流れない。従って、ダイオードを利用して非常に高いインピーダンスを有する高抵抗回路が構成される。

また、前記高抵抗回路は、高抵抗値抵抗器（High Resistance Resistor）により構成されることができる。

従来、数１０Ｍオーム（Mega ohm）程度までの抵抗器で無ければ小信号回路への適用は、コスト的、実装スペース的に現実的ではなかった。しかし、近年、数Ｇ（Giga）〜数１０Ｇオームの高抵抗値抵抗器が実用化されてきている。この高抵抗値抵抗器を利用すれば、例えば上述したダイオードの並列回路に比べて、小規模な回路を構成することができる。また、これにより、省スペース化、低コスト化が図られる。

さらに、上記特徴構成に加え、前記演算増幅器の前記フィードバック入力端子と、前記静電容量検出素子の前記出力端子と、前記伝達手段の前記他端とを接続する基板上の配線を囲んでガードリングパターンが備えられ、このガードリングパターンが下記のように接続されることを特徴とすることができる。
即ち、このガードリングパターンと、前記演算増幅器の前記フィードバック入力端子とが接続される、または、このガードリングパターンと、前記伝達手段の前記一端とが接続される。

本発明に係る信号増幅器回路において、演算増幅器の他方の入力端子と、静電容量検出素子の出力端子と、伝達手段の他端とが接続される回路は、高インピーダンス回路である。従って、数ｐ（pico）Ａ程度の僅かなリーク電流によっても、大きな電圧降下を生じたり、信号の減衰を生じたりする場合がある。
本発明の信号増幅回路は、プリント配線基板（printed-circuit board）などで具現化される。従って、基板に部品を実装した状態で、基板表面にちりやほこりが付き、それらが吸湿することにより、基板表面にリーク電流が流れる。リーク電流は、グラウンドや電源電圧、演算増幅器の出力信号などの低インピーダンス回路と、高インピーダンス回路との間に流れる。
上記特徴構成によれば、高インピーダンス回路を囲うように設けられたガードリングパターンが、低インピーダンス回路と高インピーダンス回路との間に流れようとするリーク電流をガードする。ガードリングパターンは、演算増幅器の出力信号がフィードバックして入力されるフィードバック入力端子の配線パターンと接続されている。演算増幅器は、深いフィードバックを掛けることが可能な性質を有している。従って、フィードバック入力端子に接続されたガードリングパターンにリーク電流が流れても、この影響を受けずに２つの入力端子が仮想接地の関係を満足するようにフィードバック制御を行う。
これにより、フィードバック入力端子とガードリングパターンと信号入力端子とは同電位に保たれる。従って、高インピーダンス回路とガードリングパターンとは同電位となり、この間においてもリーク電流は流れない。その結果、高インピーダンス回路は、リーク電流の影響をほとんど受けることがなくなる。
また、ガードリングパターンが、バイアス電圧が入力される伝達手段の一端の配線パターンと接続される場合も同様に考えることができる。バイアス電圧が伝達される先は高インピーダンス回路であるから、伝達手段に電流はほとんど流れない。従って、微小電圧信号が重畳される前後において、つまり伝達手段の前後において、電位差は微小であるため、高インピーダンス回路とガードリングパターンとは、ほぼ同電位と考えてよい。従って、同様に高インピーダンス回路とガードリングパターンとの間におけるリーク電流の発生が抑制される。

また、前記静電容量検出素子はエレクトレットコンデンサで構成され、上記各構成の本発明に係る信号増幅回路が備えられて、加速度センサを構成することができる。

小型で低消費電力の加速度センサを得ようとする場合、エレクトレットコンデンサ型（ＥＣＭ型）の構成を採ると好ましい。即ち、静電容量の検出に際して、大きなバイアス電圧を印加することなく、エレクトレットコンデンサを用いて良好に静電容量の変化を検出することができる。また、小型で低消費電力の加速度センサは、電池駆動の機器に備えられることが多く、本発明に係る各構成の信号増幅回路を備えて加速度センサを構成すると、静電容量検出素子（ＥＣＭ）による検出精度を損なうことなく、小規模な回路構成で低消費電力の加速度センサを得ることができる。

以下、本発明の実施形態を図面に基づいて説明する。
本発明に係る信号増幅回路は、マイクロホン、振動センサ、加速度センサ等、微小電圧信号を出力する静電容量検出素子を備えたシステム、装置、回路等に適用可能である。以下に説明する実施形態では、微小電圧信号を出力する静電容量検出素子として、エレクトレットコンデンサマイクロホン型（ＥＣＭ型）のセンサを用いている。

このセンサは、例えば、図５に示すように、円筒形の筐体に２本の端子を有して構成される。図６に示すように、筐体の中に、可動電極として機能する振動板１０又は振動膜等と、固定電極１４として機能する電極基板１１等とを有する。そして、振動板１０と固定電極１４との少なくとも何れか一方にエレクトレット層１２を有する。スペーサ１３によって所定の間隔を有した両電極間の静電容量の変化は、微小電圧信号として出力される。尚、図６に示した例では、固定電極１４はエレクトレット層１２を均一に形成するために、電極基板１１に対して突出及び陥没することなく、電極基板１１に埋め込む形で形成されている。
振動板１０に重り１５を有するなどして、センサ外部からの衝撃や振動を加振できるようにすれば、振動を検出する振動センサや加速度センサとすることができる。また、筐体に音孔を有して空気の振動によって振動膜を振動させるようにすれば、音響信号を検出する音響センサ（マイクロホン）とすることができる。

また、振動センサと同様の構成にて、図７に示すように、電極基板１１に設ける固定電極１４を分割形成すると、振動板１０の変位の方向も検出できる。このようにすると、３軸の加速度センサとして構成される。図７中において、電極１４ａと１４ｂとは、夫々いわゆるＸＹ軸方向の加速度を検出する固定電極である。中心部の電極１４ｃは、このＸＹ方向に直行する、いわゆるＺ軸方向の加速度を検出する固定電極である。

本発明は、このような様々なセンサからの出力を増幅する信号増幅回路に適用することのできるものである。特に、３軸加速度センサに本発明の信号増幅回路を適用した場合、３軸それぞれに対して必要となる増幅回路を、検出精度を損なうことなく、小規模な回路構成且つ低消費電力で構成できる。

〔第一実施形態〕
図１は、本発明に係る信号増幅回路の第一実施形態を示す回路図である。この信号増幅回路は、静電容量検出素子としてのＥＣＭ型のセンサ部１からの出力信号を演算増幅器２で増幅するものである。図に示すように、コンデンサＣ２によって交流結合された演算増幅器２と、交流結合の基準となる直流のバイアス電圧Ｖ１を発生する電圧発生回路３と、バイアス電圧Ｖ１を演算増幅器２へ伝達する伝達手段としての抵抗器Ｒ４とが備えられている。微小電圧信号は、交流成分としてバイアス電圧Ｖ１に重畳され、増幅される。尚、本実施形態において演算増幅器２は低消費電流型のＣＭＯＳオペアンプである。

ここで、センサ部１は静電容量性の素子であり、その出力は微小電圧出力である。即ち、大きな電流を出力することはできず、数Ｇオーム程度の大きな内部抵抗を有する高インピーダンスの出力である。この出力を低インピーダンスの回路と接続すると、高インピーダンスと、低インピーダンスとの抵抗分圧によって、センサ部１の出力電圧が減衰してしまうことになる。これを抑制するため、インピーダンス変換を行って、センサ部１から見た抵抗器Ｒ４（伝達手段）の入力インピーダンスが、センサ部１（静電容量検出素子）の出力インピーダンスよりも高くなるように構成されている。具体的な回路の動作については、直流動作と交流動作とに分けて以下に説明する。尚、演算増幅器２の反転入力端子（−端子）は、本発明のフィードバック入力端子に相当し、非反転入力端子（＋端子）は、本発明の信号入力端子に相当する。

〔直流動作〕
初めに、本実施形態に係る信号増幅回路の直流動作について説明する。抵抗器Ｒ１とＲ２との抵抗分圧による電圧発生回路３によって、電源ＶＤＤ−グラウンド間の電圧の１／２のバイアス電圧Ｖ１が生成されている。このバイアス電圧Ｖ１は直流成分の信号であるので、演算増幅器２の反転入力端子（−端子）への直接の入力は、コンデンサＣ２によって遮断されている。一方、非反転入力端子（＋端子）へは、抵抗器Ｒ３及びＲ４を経由してバイアス電圧Ｖ１が印加されている。演算増幅器２の入力インピーダンスは非常に高いので、抵抗器Ｒ３及びＲ４にはほとんど電流は流れず、抵抗分圧されたバイアス電圧Ｖ１が非反転入力端子に印加される。直流動作において、演算増幅器２の出力のフィードバックは、上記と同様にコンデンサＣ２によって遮断されるので、出力端子からフィードバックされる電圧は、反転入力端子のみへの入力となる。従って、直流動作としては、演算増幅器２はボルテージフォロワ（voltage follower）として作用し、バイアス電圧Ｖ１＝ＶＤＤ／２が、出力端子から出力される。尚、バイアス電圧Ｖ１の電圧値は本例に限定されるものでななく、適宜改変可能である。

〔交流動作〕
振動する信号、即ち交流成分の信号としてのセンサ部１からの出力信号は、図１に示すように抵抗器Ｒ４の一端と、演算増幅器２の非反転入力端子とに入力される。演算増幅器２は、例えば、入力インピーダンスが数百Ｇ〜数Ｔ（Tera）オームとされるように非常に高い入力インピーダンスを有している。これは、上述したセンサ部１の出力インピーダンス（数Ｇオーム）よりも充分大きいため、センサ部１の出力電圧は演算増幅器２の入力端子の影響で減衰することなく入力される。

演算増幅器２の出力電圧は、フィードバック回路の抵抗器Ｒｆ及びコンデンサＣｆによって反転入力端子へ導かれる。演算増幅器２の有する仮想接地の性質によって、反転入力端子と非反転入力端子との電圧は同電位に制御される。交流成分の信号としてのセンサ部１の出力信号の周波数において、コンデンサＣ２と可変抵抗器ＶＲ１とのインピーダンスは、低くなるように回路定数が選択されている。従って、反転入力端子の電位と、抵抗器Ｒ４の他端（センサ部１と接続される一端とは反対の端子）の電位とは等しくなる。即ち、センサ部１の出力信号の電位と等しくなるので、抵抗器Ｒ４には電流が流れない。

その結果、例えば、通常１０Ｍオーム程度の抵抗値である抵抗器Ｒ４は、その回路定数に拘わらず、センサ部１から見たインピーダンスが、数十Ｇオーム以上の非常に大きなものとなる。即ち、インピーダンス変換が行われ、センサ部１から見た伝達手段としての抵抗器４の入力インピーダンスは、静電容量検出素子であるセンサ部１の出力インピーダンスよりも高くなるように構成される。その結果、センサ部１から出力される電圧信号の減衰が抑制される。

尚、演算増幅器２の出力端子からは、バイアス電圧Ｖ１に、増幅したセンサ部１の信号電圧を重畳した電圧が出力される。また、コンデンサＣｆと抵抗器Ｒｆとは、その組み合わせでローパスフィルタを構成している。ノイズ成分である不要な高周波は、このフィルタで除去される。また、可変抵抗器ＶＲ１を操作して抵抗値を変更することにより、おおよそ、（Ｒ３×Ｒ４）／ＶＲ１で示されるセンサ部１から見た抵抗器Ｒ４のインピーダンスを変えることができ、演算増幅器２の出力振幅を変更することができる。

〔第二実施形態〕
図２は、本発明に係る信号増幅回路の第二実施形態を示す回路図である。この信号増幅回路もＥＣＭ型のセンサ部１からの出力信号を演算増幅器２で増幅するものである。図に示すように、コンデンサＣ２によって交流結合された演算増幅器２と、交流結合の基準となる直流のバイアス電圧Ｖ１を発生する電圧発生回路３とを有する。さらに、バイアス電圧Ｖ１を演算増幅器２へ伝達する伝達手段として、互いに逆方向を順方向として並列接続されたダイオード（整流素子）Ｄ１、Ｄ２とを有する。静電容量検出素子としてのセンサ部１が出力する微小電圧信号は、交流成分としてバイアス電圧Ｖ１に重畳され増幅される。尚、本実施形態においても演算増幅器２は低消費電流型のＣＭＯＳオペアンプである。演算増幅器２の反転入力端子（−端子）は、本発明のフィードバック入力端子に相当し、非反転入力端子（＋端子）は、本発明の信号入力端子に相当する。また、互いに逆方向を順方向として並列接続されたダイオードＤ１、Ｄ２は、本発明の高抵抗回路に相当する。

〔直流動作〕
初めに、本実施形態に係る信号増幅回路の直流動作について説明する。抵抗器Ｒ１とＲ２とによる抵抗分圧による電圧発生回路３によって、電源ＶＤＤ−グラウンド間の電圧の１／２の電圧が生成されている。この電圧は、一方のダイオード、ダイオードＤ１を介して、演算増幅器２の非反転入力端子（＋端子）に接続されて、バイアス電圧Ｖ１となる。尚、他方のダイオード、ダイオードＤ２は演算増幅器２の非反転入力端子の過電圧防止のため、ダイオードＤ１とは逆方向に接続されている。また、ダイオードは一般に順方向へ約０．６〜０．７Ｖの順方向電圧を有するが、ダイオードＤ１にはほとんど電流が流れないため、電圧発生回路３によって生成したＶＤＤ／２の電圧（バイアス電圧Ｖ１）は、そのまま演算増幅器２の非反転入力端子に印加される。演算増幅器２の出力のフィードバックは、コンデンサＣ２によって遮断されるので、反転入力端子のみへのものとなる。従って、直流動作としては、演算増幅器２はボルテージフォロワとして作用し、バイアス電圧Ｖ１が、出力される。尚、バイアス電圧Ｖ１の電圧値は、本例に限定されず適宜改変可能である。

〔交流動作〕
振動する信号、即ち交流成分の信号としてのセンサ部１からの出力信号は、図２に示すようにダイオードＤ１のカソード端子と、ダイオードＤ２のアノード端子と、演算増幅器２の非反転入力端子とに入力される。既に述べたように演算増幅器２は、非常に高い入力インピーダンスを有しており、例えば本実施形態のものは１Ｔオームである。また、センサ部１からの出力電圧は数ｍＶ〜数十ｍＶと微小なため、ダイオードＤ１、Ｄ２の逆降伏電圧はおろか、ダイオードＤ１、Ｄ２の順方向電圧さえも超えることはない。従って、ダイオードＤ１及びＤ２は共に非導通であり、高インピーダンスとなる。こうして、センサ部１の出力電圧は演算増幅器２の入力端子の影響で減衰することなく、演算増幅器２へ入力される。尚、ダイオードＤ１、Ｄ２は、センサ部１の出力に影響を与えないように、共に端子間静電容量が小さいものを選定することが好ましい。

演算増幅器２の出力電圧は、フィードバック回路の抵抗器Ｒｆ及びコンデンサＣｆによって反転入力端子へ導かれ、交流成分は抵抗器Ｒ３を介して、グラウンドへと導かれる。そして、非反転増幅器として機能し、バイアス電圧Ｖ１に増幅したセンサ部１の電圧信号を重畳した電圧が演算増幅器２から出力される。

また、コンデンサＣｆと抵抗器Ｒｆとは、その組み合わせでローパスフィルタを構成する。ノイズ成分である不要な高周波は、このフィルタで除去される。一方、コンデンサＣ２と抵抗器Ｒ３とは演算増幅器２との組み合わせで、ハイパスフィルタの構成となる。従って、センサ部１の信号が減衰しないような回路定数が選定される。また、抵抗器Ｒ３の一部を可変抵抗器に変更すると、この可変抵抗器の操作により抵抗値を変更することができ、おおよそ、１＋Ｒｆ／Ｒ３で示される増幅率を変えることができる。

〔第三実施形態〕
図３は、本発明に係る信号増幅回路の第三実施形態を示す回路図である。第二実施形態と同様に、コンデンサＣ２によって交流結合された演算増幅器２と、交流結合の基準となる直流のバイアス電圧Ｖ１を発生する電圧発生回路３と、が備えられている。本第三実施形態では、バイアス電圧Ｖ１を演算増幅器２へ伝達する伝達手段として、高抵抗値抵抗器Ｒ５（以下、適宜抵抗器Ｒ５と称す。）を用いた高抵抗回路が備えられている。抵抗器Ｒ５は、一端が電圧発生回路３に接続され、他端がセンサ１と演算増幅器２とに接続されることによって、伝達手段を構成している。抵抗器Ｒ５は、数１０Ｇオームの抵抗値を有する。信号増幅回路は、静電容量検出素子としてのセンサ部１が出力する微小電圧信号を交流成分としてバイアス電圧Ｖ１に重畳して増幅する。尚、本実施形態においても演算増幅器２は低消費電流型のＣＭＯＳオペアンプである。演算増幅器２の反転入力端子（−端子）は、本発明のフィードバック入力端子に相当し、非反転入力端子（＋端子）は、本発明の信号入力端子に相当する。

〔直流動作〕
第二実施形態と同様に、抵抗分圧による電圧発生回路３によって、電源ＶＤＤ−グラウンド間の電圧の１／２の電圧が生成されている。この電圧は、抵抗器Ｒ５を介して、演算増幅器２の非反転入力端子（＋端子）に接続されて、バイアス電圧Ｖ１となる。演算増幅器２の出力のフィードバックは、コンデンサＣ２によって遮断されるので、反転入力端子のみへのものとなる。従って、直流動作としては、演算増幅器２はボルテージフォロワとして作用し、バイアス電圧Ｖ１が、出力される。バイアス電圧Ｖ１の電圧値は、本例に限定されず適宜改変可能である。

〔交流動作〕
交流成分の信号としてのセンサ部１からの出力信号は、図３に示すように抵抗器Ｒ５の他端と、演算増幅器２の非反転入力端子とに入力される。既に述べたように演算増幅器２は、例えば１Ｔオーム程度の非常に高い入力インピーダンスを有している。また、抵抗器Ｒ５は、数１０Ｇオーム程度の高抵抗値を有している。従って、同様にセンサ部１から見た伝達手段の入力インピーダンスも同様に非常に高い。こうして、センサ部１の出力電圧は演算増幅器２の入力端子の影響で減衰することなく、演算増幅器２へ入力される。
従来、数１０Ｍオーム程度までの抵抗器で無ければ小信号回路への適用は、コスト的、実装スペース的に現実的ではなかった。しかし、近年、数Ｇ〜数１０Ｇオームの高抵抗値抵抗器が実用化されてきている。この高抵抗値抵抗器を利用すれば、例えば上述したダイオードの並列回路に比べて、小規模な回路を構成することができる。また、これにより、省スペース化、低コスト化が図られる。

〔リーク電流対策〕
図３に示した信号増幅器回路において、演算増幅器２の他方の入力端子（図３の非反転入力端子）と、センサ部１の出力端子と、抵抗器Ｒ５とが接続される回路は、高インピーダンス回路である。従って、数ｐＡ程度の僅かなリーク電流によっても、大きな電圧降下を生じたり、信号の減衰を生じたりする場合がある。
信号増幅回路は、プリント配線基板などで具現化される。従って、基板に部品を実装した状態で、基板表面にちりやほこりが付き、それらが吸湿することにより、基板表面にリーク電流を発生する場合がある。リーク電流は、グラウンドや電源電圧、演算増幅器の出力信号などの低インピーダンス回路と、高インピーダンス回路との間に流れる。

そこで、リーク電流対策として、図３に示した回路における演算増幅器２の非反転入力端子と、センサ部１子の出力端子と、抵抗器Ｒ５とが接続される基板上の配線を囲んでガードリングパターンが備えられる。ガードリングパターンは、低インピーダンス回路と高インピーダンス回路との間に流れようとするリーク電流から高インピーダンス回路をガードする。そして、このガードリングパターンは、演算増幅器２の反転入力端子と接続される。または、このガードリングパターンは、抵抗器Ｒ５の上記と反対側の端子（電圧発生回路３の出力側の端子）と接続される。

ガードリングパターンが、演算増幅器２の反転入力端子（フィードバック入力端子）の配線パターンと接続される場合、ガードリングパターンがリーク電流を吸収しても、演算増幅器２はこの影響を受けずに２つの入力端子が仮想接地の関係を満足するようにフィードバック制御を行う。
これにより、フィードバック入力端子とガードリングパターンと信号入力端子とは同電位に保たれる。従って、高インピーダンス回路とガードリングパターンとは同電位となり、この間においてリーク電流は流れない。その結果、高インピーダンス回路は、リーク電流の影響をほとんど受けることがなくなる。

また、ガードリングパターンが、電圧発生回路３の出力の配線パターンと接続される場合も同様に考えることができる。バイアス電圧Ｖ１が伝達される先は高インピーダンス回路であるから、伝達手段（抵抗器Ｒ５）に電流はほとんど流れない。このため、微小電圧信号が重畳される前後において、つまり抵抗器Ｒ５の前後において、ほとんど電位差は生じない。高インピーダンス回路とガードリングパターンとは、ほぼ同電位となる。従って、上記と同様に高インピーダンス回路は、ガードリングパターンによってリーク電流の影響からガードされる。電圧発生回路３が、定電圧回路であれば、さらに安定して高インピーダンス回路とガードリングパターンとを同電位に保つことができる。ガードリングパターンがリーク電流を吸収しても、定電圧回路がこの影響を受けずにバイアス電圧Ｖ１を一定に保つからである。

ガードリングパターンを設ける例を説明する。
図４は、演算増幅器２と、フィードバック回路の抵抗器Ｒｆ、コンデンサＣｆと、バイアス電圧Ｖ１を演算増幅器２へ伝達する伝達手段としての高抵抗値抵抗器Ｒ５と、センサ部１からの信号入力との電極パターン、配線パターンを示す説明図である。

ここで、演算増幅器２は、８ピン又は５ピンのＩＣ（integrated circuit）であり、本例では８ピンの表面実装タイプのＩＣの場合を図示している。電極パターンａ１〜ａ８は、演算増幅器２の１ピン〜８ピンにそれぞれ対応する。演算増幅器２の２ピンは反転入力端子、３ピンは非反転入力端子、６ピンは出力端子である。他の端子は、電源電圧及びグラウンドの電源端子、未使用端子である。

電極パターンｃ１及びｃ２、電極パターンｄ１及びｄ２の２組は、演算増幅器２の出力端子（６ピン）から、反転入力端子（２ピン）へのフィードバック回路のコンデンサＣｆ、抵抗器Ｒｆが実装される電極パターンである。本例では、表面実装部品（チップ部品）の場合を図示している。
電極パターンｂ１及びｂ２は、バイアス電圧Ｖ１を演算増幅器２へ伝達する伝達手段としての抵抗器Ｒ５が実装される電極パターンである。本例では、表面実装部品（チップ部品）の場合を図示している。

スルーホールを有する電極パターンｅ１及びｅ２は、センサ部１の端子に接続される電極パターンである。図５に示すような外形形状を有するセンサ部１のリード端子が、スルーホールに挿入されて実装される。電極パターンｅ１は、センサ部１からの信号入力を伝達する電極パターンである。

演算増幅器２の出力端子に対応する電極パターンａ６からは、配線パターンｈが電極パターンｃ２及びｄ２へと延出されている。そして、演算増幅器２の出力信号は、電極パターンｃ２、ｄ２からコンデンサＣｆ、抵抗器Ｒｆをそれぞれ介して、電極パターンｃ１、ｄ１へ伝達される。電極パターンｃ１、ｄ１からは、配線パターンｉを介して、反転入力端子（２ピン）の電極パターンａ２へと伝達される。以上により、フィードバック回路が構成される。

電極パターンｅ１と、抵抗器Ｒ５の一方の電極パターンｂ１とは、配線パターンｆを介して、非反転入力端子（３ピン）の電極パターンａ３と接続される。配線パターンｆは、非常にセンシティブ（sensitive）な信号配線であるので、図に示すように可能な限り、短い距離で配線される。

さらに、配線パターンｆには、図に示すように、ガードリングパターンｇが設けられる。つまり、抵抗器Ｒ５の演算増幅器２側の端子、センサ部１の信号出力部、演算増幅器２の非反転入力端子（３ピン）を囲うガードリングパターンｇが設けられる。

このガードリングパターンｇは、接続点Ｐにおいて、反転入力端子（２ピン）の配線パターンに接続される。演算増幅器２の仮想接地の性質により、反転入力端子と非反転入力端子とは同電位に制御される。従って、ガードリングパターンｇと、配線パターンｆに接続される高インピーダンス回路とは同電位となる。このため、両パターン間にリーク電流が流れることはない。その結果、演算増幅器２はリーク電流に影響されることなく、安定した動作を行うことができる。

尚、図示、及び説明を容易にするため、演算増幅器２の他の端子の配線パターン、他の回路の配線パターンなどは省略している。また、本例では、演算増幅器２、各抵抗器、コンデンサ等を表面実装部品として、説明したが、これは発明を限定するものではない。勿論、配線パターンも図示した例に限定されるものではない。ディスクリート部品を用いた回路構成や、他の配線パターンなど、適宜改変可能である。

以上、説明したように本発明によって、静電容量検出素子による検出精度を損なうことなく、小規模な回路構成で低消費電力の信号増幅回路を提供することができる。

静電容量素子をエレクトレットコンデンサで構成したセンサ部を有し、本発明の信号増幅回路を備えて、加速度センサ、振動センサ、音響センサ、マイクロホン等を構成することができる。

本発明に係る信号増幅回路の第一実施形態を示す回路図 本発明に係る信号増幅回路の第二実施形態を示す回路図 本発明に係る信号増幅回路の第三実施形態を示す回路図 図３に示す回路にガードリングパターンを備える例を示す配線パターン図 本発明に係る信号増幅回路が備えられるセンサの一例を示す外形図 本発明に係る信号増幅回路が備えられるセンサの構成例を示す断面図 本発明に係る信号増幅回路が備えられる３軸加速度センサの電極基板の構成例を示す断面図

符号の説明

１ センサ部（静電容量検出素子）
２ 演算増幅器（増幅器）
３ 電圧発生回路
Ｒ４ 抵抗器（伝達手段）
Ｖ１ バイアス電圧

【０００２】
１００となり、消費電流が大幅に削減される。
【特許文献１】特開２００２−２３２９９７号公報（００１４〜００２６段落、第１〜３図）
【発明の開示】
【発明が解決しようとする課題】
［０００４］
しかし、特許文献１に記載されたように、タイミングパルスによって電源供給を制御しようとすると、このタイミングパルスを発生するための論理回路やマイクロコンピュータ等の制御手段を要する。また、電源供給をオン／オフするためのスイッチング手段も必要である。また、帯域制限を加えて、量子化されて離散的となった階段状の波形を連続的な波形に整形することはできるものの、静電容量検出素子によって検出される静電容量の変化の情報は、電源供給が絶たれている間は捨てられている。その結果、静電容量検出素子の有する検出精度を駆動回路側で喪失することとなる。例えば、マイクロホンに適用した場合には、音声信号の音質の低下となり、振動センサや加速度センサの場合には、検出精度を低下させることにもつながる。
［０００５］
本願発明の目的は、このような課題に鑑みて、静電容量検出素子による検出精度を損なうことなく、小規模な回路構成で低消費電力の信号増幅回路を提供することにある。
【課題を解決するための手段】
［０００６］
上記目的を達成するための本発明に係る信号増幅回路は、演算増幅器と、バイアス電圧を発生する電圧発生回路と、このバイアス電圧を前記演算増幅器へ伝達する伝達手段と、を有し、静電容量検出素子が出力する微小電圧信号を交流成分として前記バイアス電圧に重畳して増幅する信号増幅回路であって、下記に示す特徴構成を備える。
ここで、上記演算増幅器は、出力端子と、この出力端子からのフィードバック信号が入力されるフィードバック入力端子とを有するものである。そして、この演算増幅器は、前記２つの入力端子との間に電位差が生じないようにフィードバック制御することによって入力信号を増幅すると共に、交流結合されたものである。
そして、本発明に係る信号増幅回路の特徴構成は、前記伝達手段が、一端が前記電圧発生回路に接続されると共に交流結合コンデンサを介して前記フィードバック入力端子に接続さ

【０００３】
れ、他端が前記信号入力端子及び前記静電容量検出素子の出力端子に接続される抵抗器で構成され、
前記フィードバック制御によって、前記抵抗器の両端に電位差が生じないように制御されることによって、前記抵抗器の抵抗値に拘わらず、前記静電容量検出素子から見た前記伝達手段の入力インピーダンスが、前記静電容量検出素子の出力インピーダンスよりも高くなるように構成される点にある。
［０００７］
この特徴構成によれば、静電容量検出素子からの出力をＦＥＴ（電界効果トランジスタ）を用いずに取り出して増幅するので、通常１００〜５００μＡ程度であるドレイン電流が流れることがない。従って、低消費電力な信号増幅回路を構成することができる。また、微小電圧信号を出力する静電容量検出素子から見た伝達手段の入力インピーダンスが、静電容量検出素子の出力インピーダンスよりも高くなるように構成される。従って、容量性で出力インピーダンスの高い微小電圧信号の減衰が抑制される。その結果、検出精度を損なうことなく、小規模な回路構成で低消費電力の信号増幅回路が実現される。
［０００８］
演算増幅器は、入力インピーダンスが非常に高い素子であり、消費電流も非常に少ない。従って、ＦＥＴを用いた回路では通常１００〜５００μＡ程度発生する消費電流を数μ〜数十μＡと非常に少なくすることができる。演算増幅器は、仮想接地（ｖｉｒｔｕａｌ ｓｈｏｒｔ）の性質に基づいて、静電容量検出素子が出力する微小振動信号（交流成分）の変化に追従し、２つの入力端子間に電位差が生じないようにフィードバック制御する。バイアス電圧を伝達する抵抗器（伝達回路）は、交流動作において、交流結合コンデンサを介して演算増幅器の２つの入力端子間が接続されることになる。しかし、上述したようにこれら入力端子間には電位差は生じない。従って、バイアス電圧を伝達する抵抗器の両端にも電位差は生じず、この抵抗器には電流が流れない。つまり、伝達回路としての抵抗器は、自身の有する抵抗値に拘わらず、非常に高いインピーダンスを有する回路へとインピーダンス変換される。その結果、静電容量検出素子から見た伝達手段の入力インピーダンスが、静電容量検出素子の出力インピーダンスよりも高くなるように構成されるので、微小電圧信号の減衰を抑制することができる。
［０００９］

【０００４】
また、本発明に係る信号増幅回路は、演算増幅器と、バイアス電圧を発生する電圧発生回路と、このバイアス電圧を前記演算増幅器へ伝達する伝達手段と、を有し、静電容量検出素子が出力する微小電圧信号を交流成分として前記バイアス電圧に重畳して増幅する信号増幅回路であって、下記に示す別の特徴構成を備える。
ここで、上記演算増幅器は、出力端子と、この出力端子からのフィードバック信号が入力されるフィードバック入力端子とを有するものである。そして、この演算増幅器は、前記２つの入力端子との間に電位差が生じないようにフィードバック制御することによって入力信号を増幅すると共に、交流結合されたものである。
そして、本発明に係る信号増幅回路の別の特徴構成は、前記伝達手段が、一端が前記電圧発生回路に接続され、他端が前記信号入力端子及び前記静電容量検出素子の出力端子に接続され、前記静電容量検出素子の出力インピーダンスよりも高い抵抗値を有する高抵抗回路である点にある。
［００１０］
この特徴構成によれば、静電容量検出素子からの出力をＦＥＴ（電界効果トランジスタ）を用いずに取り出して増幅するので、通常１００〜５００μＡ程度であるドレイン電流が流れることがない。従って、低消費電力な信号増幅回路を構成することができる。また、微小電圧信号を出力する静電容量検出素子から見た伝達手段の入力インピーダンスが、静電容量検出素子の出力インピーダンスよりも高くなるように構成される。従って、容量性で出力インピーダンスの高い微小電圧信号の減衰が抑制される。その結果、検出精度を損なうことなく、小規模な回路構成で低消費電力の信号増幅回路が実現される。
［００１１］
伝達手段を高抵抗回路で構成すると、特に静電容量検出素子の出力インピーダンスよりも高いインピーダンスを有する高抵抗回路で構成すると、静電容量検出素子が出力する微小電圧信号の減衰を抑制することができる。つまり、静電容量検出素子から見た伝達手段の入力インピーダンスが、静電容量検出素子の出力インピーダンスよりも高くなるように構成されるので、微小電圧信号の減衰を抑制することができる。
［００１２］
ここで、前記高抵抗回路は、２つの整流素子を互いに逆方向を順方向として並列接続することにより構成されることができる。
［００１３］
ダイオードは、逆方向は勿論のこと順方向であっても、端子間に０．６〜０．７Ｖ程度の順方向電圧を有する。従って、例え順方向であっても、この順方向電圧以上の電位差が端子間に現れない限り、電流が流れない。静電容量検出素子が出力する微小電圧信号は数ｍＶ〜数十ｍＶであるので、ダイオードには電流が流れない。従って、ダイオードを利用して非常に高いインピーダンスを有する高抵抗回路が構成される。
［００１４］
また、前記高抵抗回路は、前記静電容量検出素子の出力インピーダンスよりも高い抵抗値の高抵抗値抵抗器（Ｈｉｇｈ Ｒｅｓｉｓｔａｎｃｅ Ｒｅｓｉｓｔｏｒ）により構成されることができる。
［００１５］
従来、数１０Ｍオーム（Ｍｅｇａ ｏｈｍ）程度までの抵抗器で無ければ小信号回路への適用は、コスト的、実装スペース的に現実的ではなかった。しかし、近年、数Ｇ（Ｇｉｇａ）

【０００５】
〜数１０Ｇオームの高抵抗値抵抗器が実用化されてきている。この高抵抗値抵抗器を利用すれば、例えば上述したダイオードの並列回路に比べて、小規模な回路を構成することができる。また、これにより、省スペース化、低コスト化が図られる。
［００１６］
さらに、上記特徴構成に加え、前記演算増幅器の前記フィードバック入力端子と、前記静電容量検出素子の前記出力端子と、前記伝達手段の前記他端とを接続する基板上の配線を囲んでガードリングパターンが備えられ、このガードリングパターンが下記のように接続されることを特徴とすることができる。
即ち、このガードリングパターンと、前記演算増幅器の前記フィードバック入力端子とが接続される、または、このガードリングパターンと、前記伝達手段の前記一端とが接続される。
［００１７］
本発明に係る信号増幅回路において、演算増幅器の他方の入力端子と、静電容量検出素子の出力端子と、伝達手段の他端とが接続される回路は、高インピーダンス回路である。従って、数ｐ（ｐｉｃｏ）Ａ程度の僅かなリーク電流によっても、大きな電圧降下を生じたり、信号の減衰を生じたりする場合がある。
本発明の信号増幅回路は、プリント配線基板（ｐｒｉｎｔｅｄ−ｃｉｒｃｕｉｔ ｂｏａｒｄ）などで具現化される。従って、基板に部品を実装した状態で、基板表面にちりやほこりが付き、それらが吸湿することにより、基板表面にリーク電流が流れる。リーク電流は、グラウンドや電源電圧、演算増幅器の出力信号などの低インピーダンス回路と、高インピーダンス回路との間に流れる。
上記特徴構成によれば、高インピーダンス回路を囲うように設けられたガードリングパターンが、低インピーダンス回路と高インピーダンス回路との間に流れようとするリーク電流をガードする。ガードリングパターンは、演算増幅器の出力信号がフィードバックして入力されるフィードバック入力端子の配線パターンと接続されている。演算増幅器は、深いフィードバックを掛けることが可能な性質を有している。従って、フィードバック入力端子に接続されたガードリングパターンにリーク電流が流れても、この影響を受けずに２つの入力端子が仮想接地の関係を満足するようにフィードバック制御を行う。
これにより、フィードバック入力端子とガードリングパターンと信号入力端子とは同電位に保たれる。従って、高インピーダンス回路とガードリングパターンとは同電

Claims (8)

1. 交流結合された増幅器と、前記交流結合の基準となる直流のバイアス電圧を発生する電圧発生回路と、前記バイアス電圧を前記増幅器へ伝達する伝達手段とを有し、
   静電容量検出素子が出力する微小電圧信号を交流成分として前記バイアス電圧に重畳して増幅する信号増幅回路であって、
   前記静電容量検出素子から見た前記伝達手段の入力インピーダンスが、前記静電容量検出素子の出力インピーダンスよりも高くなるように構成される信号増幅回路。
2. 前記増幅器は、出力端子と、この出力端子からのフィードバック信号が入力されるフィードバック入力端子と、前記微小電圧信号を重畳した前記バイアス電圧が入力される信号入力端子と、を有し、これら２つの入力端子の間に電位差が生じないようにフィードバック制御することによって入力信号を増幅する演算増幅器であり、
   前記伝達手段は、一端が前記電圧発生回路に接続されると共に交流結合コンデンサを介して前記一方の入力端子に接続され、他端が前記信号入力端子及び前記静電容量検出素子の出力端子に接続される抵抗器で構成され、
   前記抵抗器は、その両端に電位差が生じないように前記フィードバック制御に連動して制御されることによって、抵抗値に拘わらず高インピーダンスとなるようにインピーダンス変換される請求項１に記載の信号増幅回路。
3. 前記増幅器は、出力端子と、この出力端子からのフィードバック信号が入力されるフィードバック入力端子と、前記微小電圧信号を重畳した前記バイアス電圧が入力される信号入力端子と、を有し、これら２つの入力端子の間に電位差が生じないようにフィードバック制御することによって入力信号を増幅する演算増幅器であり、
   前記伝達手段は、一端が前記電圧発生回路に接続され、他端が前記フィードバック入力端子及び前記静電容量検出素子の出力端子に接続される高抵抗回路である請求項１記載の信号増幅回路。
4. 前記高抵抗回路は、２つの整流素子を互いに逆方向を順方向として並列接続することにより構成される請求項３に記載の信号増幅回路。
5. 前記高抵抗回路は、高抵抗値抵抗器により構成される請求項３に記載の信号増幅回路。
6. 前記演算増幅器の前記信号入力端子と、前記静電容量検出素子の前記出力端子と、前記伝達手段の前記他端とを接続する基板上の配線を囲んでガードリングパターンが備えられ、このガードリングパターンと前記演算増幅器の前記フィードバック入力端子とが接続される請求項２〜５の何れか一項に記載の信号増幅回路。
7. 前記演算増幅器の前記信号入力端子と、前記静電容量検出素子の前記出力端子と、前記伝達手段の前記他端とを接続する基板上の配線を囲んでガードリングパターンが備えられ、このガードリングパターンと前記伝達手段の前記一端とが接続される請求項２〜５の何れか一項に記載の信号増幅回路。
8. 前記静電容量検出素子はエレクトレットコンデンサで構成され、請求項１〜５の何れか一項に記載の信号増幅回路が備えられる加速度センサ。

Images