WO2006033269A1

WO2006033269A1 - 信号増幅回路及びこれを備えた加速度センサ

Info

Publication number: WO2006033269A1
Application number: PCT/JP2005/016940
Authority: WO
Inventors: Yasuo Sugimori
Original assignee: Hosiden Corporation
Priority date: 2004-09-24
Filing date: 2005-09-14
Publication date: 2006-03-30
Also published as: JPWO2006033269A1; KR20070055516A; EP1802164A1; US20080190203A1; TW200614846A

Abstract

　静電容量検出素子による検出精度を損なうことなく、小規模な回路構成で低消費電力の信号増幅回路を提供する。　交流結合された増幅器２と、交流結合の基準となる直流のバイアス電圧Ｖ１を発生する電圧発生回路３と、バイアス電圧Ｖ１を増幅器２へ伝達する伝達手段Ｒ４とを有する。静電容量検出素子１が出力する微小電圧信号を交流成分としてバイアス電圧Ｖ１に重畳して増幅する。上記構成の信号増幅回路であって、以下の特徴を有する。　静電容量検出素子１から見た伝達手段Ｒ４の入力インピーダンスが、静電容量検出素子１の出力インピーダンスよりも高くなるように構成される。

Description

明細書

信号増幅回路及びこれを備えた加速度センサ

技術分野

[0001] 本発明は、交流結合された増幅器と、前記交流結合の基準となる直流のバイアス電圧を発生する電圧発生回路と、前記バイアス電圧を前記増幅器へ伝達する伝達手段とを備え、静電容量検出素子が出力する微小電圧信号を交流成分として前記バイアス電圧に重畳して増幅する信号増幅回路に関する。また、前記静電容量素子をエレクトレットコンデンサ (ElectretCondenser)で構成し、前記信号増幅回路を備えた加速度センサに関する。

背景技術

[0002] 静電容量素子、例えばマイクロホン等に用いられるエレクトレットコンデンサの出力は、 FET (電界効果トランジスタ）のゲートを OV (zero volt)にバイアスして取り出されることが多い。このような回路では、 FETのドレインには、平均してゲート一ソース間電圧 0V時の飽和電流（ドレイン電流）が流れ続ける。この飽和電流は通常 100〜50 A (micro ampere)程度である。このため、エレクトレットコンデンサを用いたマイク口ホンや、振動センサ、加速度センサ等を、携帯電話や歩数計等、携帯型の電池駆動の機器に適用した場合、消費電力が大きな問題となる。

[0003] このような課題に対して、例えば特許文献 1には、ドレイン電流をタイミングパルスに応じて入切する電流制御手段と、このタイミングパルスを発生するパルス発生器とを有したエレクトレットコンデンサマイクロホンの駆動回路が提案されている。この駆動回路は、 FETへの電力の供給ラインをタイミングパルスに従って電気的な接続状態と非接続状態とに切り替える。そして、ドレインに電圧が印加された時に発生するドレイン出力電圧を検出し、ドレインへの電圧の印加が絶たれた時にはこのドレイン電圧をレベルホールド回路で保持する。このようにしてタイミングパルスによって量子化された電圧波形を得ると、必要に応じて増幅回路に帯域制限を加えて、階段状の波形を連続的な波形へと整形する。 FETには、電圧が印加された時にのみ電流が流れる。従って、例えば電圧の印加期間が非印加期間の 1Z100であれば、平均電流も 1Z 100となり、消費電流が大幅に削減される。

特許文献 1 :特開 2002— 232997号公報（0014〜0026段落、第 1〜綱

発明の開示

発明が解決しょうとする課題

[0004] しかし、特許文献 1に記載されたように、タイミングパルスによって電源供給を制御しようとすると、このタイミングパルスを発生するための論理回路やマイクロコンピュータ等の制御手段を要する。また、電源供給をオン Zオフするためのスイッチング手段も必要である。また、帯域制限を加えて、量子化されて離散的となった階段状の波形を連続的な波形に整形することはできるものの、静電容量検出素子によって検出される静電容量の変化の情報は、電源供給が絶たれている間は捨てられている。その結果、静電容量検出素子の有する検出精度を駆動回路側で喪失することとなる。例えば、マイクロホンに適用した場合には、音声信号の音質の低下となり、振動センサやカロ速度センサの場合には、検出精度を低下させることにもつながる。

[0005] 本願発明の目的は、このような課題に鑑みて、静電容量検出素子による検出精度を損なうことなぐ小規模な回路構成で低消費電力の信号増幅回路を提供することにある。

課題を解決するための手段

[0006] 上記目的を達成するための本発明に係る信号増幅回路の特徴構成は、交流結合された増幅器と、前記交流結合の基準となる直流のバイアス電圧を発生する電圧発生回路と、前記バイアス電圧を前記増幅器へ伝達する伝達手段とを有し、静電容量検出素子が出力する微小電圧信号を交流成分として前記バイアス電圧に重畳して増幅する信号増幅回路であって、以下のように構成される点にある。

即ち、前記静電容量検出素子から見た前記伝達手段の入力インピーダンスが、前記静電容量検出素子の出力インピーダンスよりも高くなるように構成される点を特徴とする。

[0007] この特徴構成によれば、静電容量検出素子力ゝらの出力を FET (電界効果トランジスタ）を用いずに取り出して増幅するので、通常 100〜500 /ζ Α程度であるドレイン電流が流れることがない。従って、低消費電力な信号増幅回路を構成することができる。また、微小電圧信号を出力する静電容量検出素子力見た伝達手段の入力インピ一ダンス力静電容量検出素子の出力インピーダンスよりも高くなるように構成される。従って、容量性で出力インピーダンスの高い微小電圧信号の減衰が抑制される。その結果、検出精度を損なうことなぐ小規模な回路構成で低消費電力の信号増幅回路が実現される。

[0008] ここで、本発明に係る信号増幅回路は、下記のように構成されることができる。

前記増幅器は、出力端子と、この出力端子力ものフィードバック信号が入力されるフィードバック入力端子と、前記微小電圧信号を重畳した前記バイアス電圧が入力される信号入力端子と、を有し、これら 2つの入力端子の間に電位差が生じないようにフィードバック制御することによって入力信号を増幅する演算増幅器で構成される。前記伝達手段は、一端が前記電圧発生回路及び交流結合コンデンサを介して前記フィードバック入力端子に接続され、他端が前記信号入力端子及び前記静電容量検出素子の出力端子に接続される抵抗器で構成される。

そして、前記抵抗器は、その両端に電位差が生じないように前記フィードバック制御に連動して制御されることによって、抵抗値に拘わらず高インピーダンスとなるようにインピーダンス変換される。

[0009] 演算増幅器は、入力インピーダンスが非常に高い素子であり、消費電流も非常に少ない。従って、 FETを用いた回路では通常 100〜500 /ζ A程度発生する消費電流を数〜数十 Aと非常に少なくすることができる。演算増幅器は、仮想接地 (virt ual short)の性質に基づいて、静電容量検出素子が出力する微小振動信号 (交流成分)の変化に追従し、 2つの入力端子間に電位差が生じな、ようにフィードバック制御する。バイアス電圧を伝達する抵抗器 (伝達回路）は、交流動作において、交流結合コンデンサを介して演算増幅器の 2つの入力端子間が接続されることになる。しかし、上述したようにこれら入力端子間には電位差は生じない。従って、バイアス電圧を伝達する抵抗器の両端にも電位差は生じず、この抵抗器には電流が流れない。つまり、伝達回路としての抵抗器は、自身の有する抵抗値に拘わらず、非常に高いインピ一ダンスを有する回路へとインピーダンス変換される。その結果、静電容量検出素子力も見た伝達手段の入力インピーダンスが、静電容量検出素子の出力インピーダンスよりも高くなるように構成されるので、微小電圧信号の減衰を抑制することができる

[0010] また、本発明に係る信号増幅回路は下記のように構成されることができる。

前記増幅器は、出力端子と、この出力端子力ものフィードバック信号が入力されるフィードバック入力端子と、前記微小電圧信号を重畳した前記バイアス電圧が入力される信号入力端子と、を有し、これら 2つの入力端子の間に電位差が生じないようにフィードバック制御することによって入力信号を増幅する演算増幅器で構成される。前記伝達手段は、一端が前記電圧発生回路に接続され、他端が前記他方の入力端子及び前記静電容量検出素子の出力端子に接続される高抵抗回路で構成される

[0011] 伝達手段を高抵抗回路で構成すると、特に静電容量検出素子の出力インピーダンスよりも高いインピーダンスを有する高抵抗回路で構成すると、静電容量検出素子が出力する微小電圧信号の減衰を抑制することができる。つまり、静電容量検出素子力も見た伝達手段の入力インピーダンスが、静電容量検出素子の出力インピーダンスよりも高くなるように構成されるので、微小電圧信号の減衰を抑制することができる

[0012] ここで、前記高抵抗回路は、 2つの整流素子を互いに逆方向を順方向として並列接続すること〖こより構成されることができる。

[0013] ダイオードは、逆方向は勿論のこと順方向であっても、端子間に 0. 6〜0. 7V程度の順方向電圧を有する。従って、例え順方向であっても、この順方向電圧以上の電位差が端子間に現れない限り、電流が流れない。静電容量検出素子が出力する微小電圧信号は数 mV〜数十 mVであるので、ダイオードには電流が流れない。従って、ダイオードを利用して非常に高いインピーダンスを有する高抵抗回路が構成される

[0014] また、前記高抵抗回路は、高抵抗値抵抗器 (High Resistance Resistor)により構成されることがでさる。

[0015] 従来、数 10Mオーム (Mega ohm)程度までの抵抗器で無ければ小信号回路への適用は、コスト的、実装スペース的に現実的ではな力つた。しかし、近年、数 G (Giga) 〜数 10Gオームの高抵抗値抵抗器が実用化されてきてヽる。この高抵抗値抵抗器を利用すれば、例えば上述したダイオードの並列回路に比べて、小規模な回路を構成することができる。また、これにより、省スペース化、低コストィ匕が図られる。

[0016] さらに、上記特徴構成に加え、前記演算増幅器の前記フィードバック入力端子と、前記静電容量検出素子の前記出力端子と、前記伝達手段の前記他端とを接続する基板上の配線を囲んでガードリングパターンが備えられ、このガードリングパターンが下記のように接続されることを特徴とすることができる。

即ち、このガードリングパターンと、前記演算増幅器の前記フィードバック入力端子とが接続される、または、このガードリングパターンと、前記伝達手段の前記一端とが接続される。

[0017] 本発明に係る信号増幅器回路において、演算増幅器の他方の入力端子と、静電容量検出素子の出力端子と、伝達手段の他端とが接続される回路は、高インピーダンス回路である。従って、数 p (pico) A程度の僅かなリーク電流によっても、大きな電圧降下を生じたり、信号の減衰を生じたりする場合がある。

本発明の信号増幅回路は、プリント配線基板 (printed-circuit board)などで具現ィ匕される。従って、基板に部品を実装した状態で、基板表面にちりやほこりが付き、それらが吸湿することにより、基板表面にリーク電流が流れる。リーク電流は、グラウンドや電源電圧、演算増幅器の出力信号などの低インピーダンス回路と、高インピーダンス回路との間に流れる。

上記特徴構成によれば、高インピーダンス回路を囲うように設けられたガードリングパターンが、低インピーダンス回路と高インピーダンス回路との間に流れようとするリーク電流をガードする。ガードリングパターンは、演算増幅器の出力信号力 Sフィードノックして入力されるフィードバック入力端子の配線パターンと接続されて、る。演算増幅器は、深いフィードバックを掛けることが可能な性質を有している。従って、フィードバック入力端子に接続されたガードリングパターンにリーク電流が流れても、この影響を受けずに 2つの入力端子が仮想接地の関係を満足するようにフィードバック制御を行う。

これにより、フィードバック入力端子とガードリングパターンと信号入力端子とは同電位に保たれる。従って、高インピーダンス回路とガードリングパターンとは同電位となり、この間においてもリーク電流は流れない。その結果、高インピーダンス回路は、リーク電流の影響をほとんど受けることがなくなる。

また、ガードリングパターンが、バイアス電圧が入力される伝達手段の一端の配線ノターンと接続される場合も同様に考えることができる。バイアス電圧が伝達される先は高インピーダンス回路であるから、伝達手段に電流はほとんど流れない。従って、微小電圧信号が重畳される前後において、つまり伝達手段の前後において、電位差は微小であるため、高インピーダンス回路とガードリングパターンとは、ほぼ同電位と考えてよい。従って、同様に高インピーダンス回路とガードリングパターンとの間におけるリーク電流の発生が抑制される。

[0018] また、前記静電容量検出素子はエレクトレットコンデンサで構成され、上記各構成の本発明に係る信号増幅回路が備えられて、加速度センサを構成することができる。

[0019] 小型で低消費電力の加速度センサを得ようとする場合、エレクトレットコンデンサ型（ ECM型）の構成を採ると好ましい。即ち、静電容量の検出に際して、大きなバイアス電圧を印加することなぐエレクトレットコンデンサを用いて良好に静電容量の変化を検出することができる。また、小型で低消費電力の加速度センサは、電池駆動の機器に備えられることが多ぐ本発明に係る各構成の信号増幅回路を備えて加速度センサを構成すると、静電容量検出素子 (ECM)による検出精度を損なうことなぐ小規模な回路構成で低消費電力の加速度センサを得ることができる。

発明を実施するための最良の形態

[0020] 以下、本発明の実施形態を図面に基づいて説明する。

本発明に係る信号増幅回路は、マイクロホン、振動センサ、加速度センサ等、微小電圧信号を出力する静電容量検出素子を備えたシステム、装置、回路等に適用可能である。以下に説明する実施形態では、微小電圧信号を出力する静電容量検出素子として、エレクトレットコンデンサマイクロホン型（ECM型）のセンサを用いて、る

[0021] このセンサは、例えば、図 5に示すように、円筒形の筐体に 2本の端子を有して構成される。図 6に示すように、筐体の中に、可動電極として機能する振動板 10又は振動膜等と、固定電極 14として機能する電極基板 11等とを有する。そして、振動板 10と固定電極 14との少なくとも何れか一方にエレクトレット層 12を有する。スぺーサ 13によって所定の間隔を有した両電極間の静電容量の変化は、微小電圧信号として出力される。尚、図 6に示した例では、固定電極 14はエレクトレット層 12を均一に形成するために、電極基板 11に対して突出及び陥没することなぐ電極基板 11に埋め込む形で形成されている。

振動板 10に重り 15を有するなどして、センサ外部からの衝撃や振動を加振できるようにすれば、振動を検出する振動センサや加速度センサとすることができる。また、筐体に音孔を有して空気の振動によって振動膜を振動させるようにすれば、音響信号を検出する音響センサ (マイクロホン）とすることができる。

[0022] また、振動センサと同様の構成にて、図 7に示すように、電極基板 11に設ける固定電極 14を分割形成すると、振動板 10の変位の方向も検出できる。このようにすると、 3軸の加速度センサとして構成される。図 7中において、電極 14aと 14bとは、夫々いわゆる XY軸方向の加速度を検出する固定電極である。中心部の電極 14cは、この X Y方向に直行する、ヽゎゆる Z軸方向の加速度を検出する固定電極である。

[0023] 本発明は、このような様々なセンサ力もの出力を増幅する信号増幅回路に適用することのできるものである。特に、 3軸加速度センサに本発明の信号増幅回路を適用した場合、 3軸それぞれに対して必要となる増幅回路を、検出精度を損なうことなぐ小規模な回路構成且つ低消費電力で構成できる。

[0024] 〔第一実施形態〕

図 1は、本発明に係る信号増幅回路の第一実施形態を示す回路図である。この信号増幅回路は、静電容量検出素子としての ECM型のセンサ部 1からの出力信号を演算増幅器 2で増幅するものである。図に示すように、コンデンサ C2によって交流結合された演算増幅器 2と、交流結合の基準となる直流のバイアス電圧 VIを発生する電圧発生回路 3と、バイアス電圧 VIを演算増幅器 2へ伝達する伝達手段としての抵抗器 R4とが備えられている。微小電圧信号は、交流成分としてバイアス電圧 VIに重畳され、増幅される。尚、本実施形態において演算増幅器 2は低消費電流型の CM OSオペアンプである。 [0025] ここで、センサ部 1は静電容量性の素子であり、その出力は微小電圧出力である。即ち、大きな電流を出力することはできず、数 Gオーム程度の大きな内部抵抗を有する高インピーダンスの出力である。この出力を低インピーダンスの回路と接続すると、高インピーダンスと、低インピーダンスとの抵抗分圧によって、センサ部 1の出力電圧が減衰してしまうことになる。これを抑制するため、インピーダンス変換を行って、センサ部 1から見た抵抗器 R4 (伝達手段）の入力インピーダンスが、センサ部 1 (静電容量検出素子)の出力インピーダンスよりも高くなるように構成されて、る。具体的な回路の動作については、直流動作と交流動作とに分けて以下に説明する。尚、演算増幅器 2の反転入力端子（一端子）は、本発明のフィードバック入力端子に相当し、非反転入力端子（+端子）は、本発明の信号入力端子に相当する。

[0026] 〔直流動作〕

初めに、本実施形態に係る信号増幅回路の直流動作について説明する。抵抗器 R 1と R2との抵抗分圧による電圧発生回路 3によって、電源 VDD—グラウンド間の電圧の 1Z2のバイアス電圧 VIが生成されている。このバイアス電圧 VIは直流成分の信号であるので、演算増幅器 2の反転入力端子（一端子)への直接の入力は、コンデンサ C2によって遮断されている。一方、非反転入力端子（+端子)へは、抵抗器 R3 及び R4を経由してノィァス電圧 VIが印加されている。演算増幅器 2の入力インピーダンスは非常に高いので、抵抗器 R3及び R4にはほとんど電流は流れず、抵抗分圧されたバイアス電圧 VIが非反転入力端子に印加される。直流動作において、演算増幅器 2の出力のフィードバックは、上記と同様にコンデンサ C2によって遮断されるので、出力端子力もフィードバックされる電圧は、反転入力端子のみへの入力となる。従って、直流動作としては、演算増幅器 2はボルテージフォロワ（voltage follower)として作用し、バイアス電圧 V1 =VDDZ2が、出力端子から出力される。尚、バイアス電圧 VIの電圧値は本例に限定されるものでななぐ適宜改変可能である。

[0027] 〔交流動作〕

振動する信号、即ち交流成分の信号としてのセンサ部 1からの出力信号は、図 1に示すように抵抗器 R4の一端と、演算増幅器 2の非反転入力端子とに入力される。演算増幅器 2は、例えば、入力インピーダンスが数百 G〜数 T(Tera)オームとされるように非常に高い入力インピーダンスを有している。これは、上述したセンサ部 1の出力インピーダンス (数 Gオーム)よりも充分大きいため、センサ部 1の出力電圧は演算増幅器 2の入力端子の影響で減衰することなく入力される。

[0028] 演算増幅器 2の出力電圧は、フィードバック回路の抵抗器 Rf及びコンデンサ Cfによつて反転入力端子へ導かれる。演算増幅器 2の有する仮想接地の性質によって、反転入力端子と非反転入力端子との電圧は同電位に制御される。交流成分の信号としてのセンサ部 1の出力信号の周波数にぉ、て、コンデンサ C2と可変抵抗器 VR1とのインピーダンスは、低くなるように回路定数が選択されている。従って、反転入力端子の電位と、抵抗器 R4の他端 (センサ部 1と接続される一端とは反対の端子)の電位とは等しくなる。即ち、センサ部 1の出力信号の電位と等しくなるので、抵抗器 R4には電流が流れない。

[0029] その結果、例えば、通常 10Mオーム程度の抵抗値である抵抗器 R4は、その回路定数に拘わらず、センサ部 1から見たインピーダンス力数十 Gオーム以上の非常に大きなものとなる。即ち、インピーダンス変換が行われ、センサ部 1から見た伝達手段としての抵抗器 4の入力インピーダンスは、静電容量検出素子であるセンサ部 1の出力インピーダンスよりも高くなるように構成される。その結果、センサ部 1から出力される電圧信号の減衰が抑制される。

[0030] 尚、演算増幅器 2の出力端子からは、バイアス電圧 VIに、増幅したセンサ部 1の信号電圧を重畳した電圧が出力される。また、コンデンサ Cfと抵抗器 Rfとは、その組み合わせでローパスフィルタを構成している。ノイズ成分である不要な高周波は、このフィルタで除去される。また、可変抵抗器 VR1を操作して抵抗値を変更することにより、おおよそ、（R3 XR4) ZVR1で示されるセンサ部 1から見た抵抗器 R4のインピーダンスを変えることができ、演算増幅器 2の出力振幅を変更することができる。

[0031] 〔第二実施形態〕

図 2は、本発明に係る信号増幅回路の第二実施形態を示す回路図である。この信号増幅回路も ECM型のセンサ部 1からの出力信号を演算増幅器 2で増幅するものである。図に示すように、コンデンサ C2によって交流結合された演算増幅器 2と、交流結合の基準となる直流のバイアス電圧 VIを発生する電圧発生回路 3とを有する。さらに、バイアス電圧 VIを演算増幅器 2へ伝達する伝達手段として、互いに逆方向を順方向として並列接続されたダイオード (整流素子) Dl、 D2とを有する。静電容量検出素子としてのセンサ部 1が出力する微小電圧信号は、交流成分としてバイアス電圧 VIに重畳され増幅される。尚、本実施形態においても演算増幅器 2は低消費電流型の CMOSオペアンプである。演算増幅器 2の反転入力端子（—端子）は、本発明のフィードバック入力端子に相当し、非反転入力端子（+端子）は、本発明の信号入力端子に相当する。また、互いに逆方向を順方向として並列接続されたダイオード Dl、 D2は、本発明の高抵抗回路に相当する。

[0032] 〔直流動作〕

初めに、本実施形態に係る信号増幅回路の直流動作について説明する。抵抗器 R 1と R2とによる抵抗分圧による電圧発生回路 3によって、電源 VDD -グラウンド間の電圧の 1Z2の電圧が生成されている。この電圧は、一方のダイオード、ダイオード 1を介して、演算増幅器 2の非反転入力端子（+端子）に接続されて、ノィァス電圧 V 1となる。尚、他方のダイオード、ダイオード D2は演算増幅器 2の非反転入力端子の過電圧防止のため、ダイオード D1とは逆方向に接続されている。また、ダイオードは一般に順方向へ約 0. 6〜0. 7Vの順方向電圧を有する力ダイオード D1にはほとんど電流が流れないため、電圧発生回路 3によって生成した VDDZ2の電圧 (バイァス電圧 VI)は、そのまま演算増幅器 2の非反転入力端子に印加される。演算増幅器 2の出力のフィードバックは、コンデンサ C2によって遮断されるので、反転入力端子のみへのものとなる。従って、直流動作としては、演算増幅器 2はボルテージフォロヮとして作用し、バイアス電圧 VIが、出力される。尚、バイアス電圧 VIの電圧値は、本例に限定されず適宜改変可能である。

[0033] 〔交流動作〕

振動する信号、即ち交流成分の信号としてのセンサ部 1からの出力信号は、図 2に示すようにダイオード D1の力ソード端子と、ダイオード D2のアノード端子と、演算増幅器 2の非反転入力端子とに入力される。既に述べたように演算増幅器 2は、非常に高、入力インピーダンスを有しており、例えば本実施形態のものは 1Tオームである。また、センサ部 1からの出力電圧は数 mV〜数十 mVと微小なため、ダイオード Dl、 D2の逆降伏電圧はおろか、ダイオード Dl、 D2の順方向電圧さえも超えることはない。従って、ダイオード D1及び D2は共に非導通であり、高インピーダンスとなる。こうして、センサ部 1の出力電圧は演算増幅器 2の入力端子の影響で減衰することなぐ演算増幅器 2へ入力される。尚、ダイオード Dl、 D2は、センサ部 1の出力に影響を与えな、ように、共に端子間静電容量が小さ、ものを選定することが好ま、。

[0034] 演算増幅器 2の出力電圧は、フィードバック回路の抵抗器 Rf及びコンデンサ Cfによつて反転入力端子へ導かれ、交流成分は抵抗器 R3を介して、グラウンドへと導かれる。そして、非反転増幅器として機能し、バイアス電圧 VIに増幅したセンサ部 1の電圧信号を重畳した電圧が演算増幅器 2から出力される。

[0035] また、コンデンサ Cfと抵抗器 Rfとは、その組み合わせでローノスフィルタを構成する。ノイズ成分である不要な高周波は、このフィルタで除去される。一方、コンデンサ C2と抵抗器 R3とは演算増幅器 2との組み合わせで、ハイパスフィルタの構成となる。従って、センサ部 1の信号が減衰しないような回路定数が選定される。また、抵抗器 R 3の一部を可変抵抗器に変更すると、この可変抵抗器の操作により抵抗値を変更することができ、おおよそ、 l +RfZR3で示される増幅率を変えることができる。

[0036] 〔第三実施形態〕

図 3は、本発明に係る信号増幅回路の第三実施形態を示す回路図である。第二実施形態と同様に、コンデンサ C2によって交流結合された演算増幅器 2と、交流結合の基準となる直流のバイアス電圧 VIを発生する電圧発生回路 3と、が備えられてヽる。本第三実施形態では、バイアス電圧 VIを演算増幅器 2へ伝達する伝達手段として、高抵抗値抵抗器 R5 (以下、適宜抵抗器 R5と称す。）を用いた高抵抗回路が備えられている。抵抗器 R5は、一端が電圧発生回路 3に接続され、他端がセンサ 1と演算増幅器 2とに接続されることによって、伝達手段を構成している。抵抗器 R5は、数 1 OGオームの抵抗値を有する。信号増幅回路は、静電容量検出素子としてのセンサ部 1が出力する微小電圧信号を交流成分としてバイアス電圧 VIに重畳して増幅する。尚、本実施形態においても演算増幅器 2は低消費電流型の CMOSオペアンプである。演算増幅器 2の反転入力端子（—端子）は、本発明のフィードバック入力端子に相当し、非反転入力端子（+端子）は、本発明の信号入力端子に相当する。 [0037] 〔直流動作〕

第二実施形態と同様に、抵抗分圧による電圧発生回路 3によって、電源 VDD—グラウンド間の電圧の 1/2の電圧が生成されている。この電圧は、抵抗器 R5を介して、演算増幅器 2の非反転入力端子（+端子）に接続されて、バイアス電圧 VIとなる。演算増幅器 2の出力のフィードバックは、コンデンサ C2によって遮断されるので、反転入力端子のみへのものとなる。従って、直流動作としては、演算増幅器 2はボルテ一ジフォロワとして作用し、バイアス電圧 VIが、出力される。バイアス電圧 VIの電圧値は、本例に限定されず適宜改変可能である。

[0038] 〔交流動作〕

交流成分の信号としてのセンサ部 1からの出力信号は、図 3に示すように抵抗器 R5 の他端と、演算増幅器 2の非反転入力端子とに入力される。既に述べたように演算増幅器 2は、例えば 1Tオーム程度の非常に高い入力インピーダンスを有している。また、抵抗器 R5は、数 10Gオーム程度の高抵抗値を有している。従って、同様にセンサ部 1から見た伝達手段の入力インピーダンスも同様に非常に高い。こうして、センサ部 1の出力電圧は演算増幅器 2の入力端子の影響で減衰することなぐ演算増幅器 2へ入力される。

従来、数 10Mオーム程度までの抵抗器で無ければ小信号回路への適用は、コスト的、実装スペース的に現実的ではな力つた。しかし、近年、数 G〜数 10Gオームの高抵抗値抵抗器が実用化されてきている。この高抵抗値抵抗器を利用すれば、例えば上述したダイオードの並列回路に比べて、小規模な回路を構成することができる。また、これにより、省スペース化、低コストィ匕が図られる。

[0039] 〔リーク電流対策〕

図 3に示した信号増幅器回路において、演算増幅器 2の他方の入力端子（図 3の非反転入力端子)と、センサ部 1の出力端子と、抵抗器 R5とが接続される回路は、高インピーダンス回路である。従って、数 pA程度の僅かなリーク電流によっても、大きな電圧降下を生じたり、信号の減衰を生じたりする場合がある。

信号増幅回路は、プリント配線基板などで具現化される。従って、基板に部品を実装した状態で、基板表面にちりやほこりが付き、それらが吸湿することにより、基板表面にリーク電流を発生する場合がある。リーク電流は、グラウンドや電源電圧、演算増幅器の出力信号などの低インピーダンス回路と、高インピーダンス回路との間に流れる。

[0040] そこで、リーク電流対策として、図 3に示した回路における演算増幅器 2の非反転入力端子と、センサ部 1子の出力端子と、抵抗器 R5とが接続される基板上の配線を囲んでガードリングパターンが備えられる。ガードリングパターンは、低インピーダンス回路と高インピーダンス回路との間に流れようとするリーク電流から高インピーダンス回路をガードする。そして、このガードリングパターンは、演算増幅器 2の反転入力端子と接続される。または、このガードリングパターンは、抵抗器 R5の上記と反対側の端子 (電圧発生回路 3の出力側の端子)と接続される。

[0041] ガードリングパターンが、演算増幅器 2の反転入力端子 (フィードバック入力端子）の配線パターンと接続される場合、ガードリングパターンがリーク電流を吸収しても、演算増幅器 2はこの影響を受けずに 2つの入力端子が仮想接地の関係を満足するようにフィードバック制御を行う。

これにより、フィードバック入力端子とガードリングパターンと信号入力端子とは同電位に保たれる。従って、高インピーダンス回路とガードリングパターンとは同電位となり、この間においてリーク電流は流れない。その結果、高インピーダンス回路は、リーク電流の影響をほとんど受けることがなくなる。

[0042] また、ガードリングパターンが、電圧発生回路 3の出力の配線パターンと接続される場合も同様に考えることができる。バイアス電圧 VIが伝達される先は高インピーダンス回路であるから、伝達手段 (抵抗器 R5)に電流はほとんど流れない。このため、微小電圧信号が重畳される前後において、つまり抵抗器 R5の前後において、ほとんど電位差は生じない。高インピーダンス回路とガードリングパターンとは、ほぼ同電位となる。従って、上記と同様に高インピーダンス回路は、ガードリングパターンによってリーク電流の影響力ガードされる。電圧発生回路 3が、定電圧回路であれば、さらに安定して高インピーダンス回路とガードリングパターンとを同電位に保つことができる。ガードリングパターンがリーク電流を吸収しても、定電圧回路がこの影響を受けずにバイアス電圧 VIを一定に保つからである。 [0043] ガードリングパターンを設ける例を説明する。

図 4は、演算増幅器 2と、フィードバック回路の抵抗器 Rf、コンデンサ Cfと、ノィァス電圧 VIを演算増幅器 2へ伝達する伝達手段としての高抵抗値抵抗器 R5と、センサ部 1からの信号入力との電極パターン、配線パターンを示す説明図である。

[0044] ここで、演算増幅器 2は、 8ピン又は 5ピンの IC (integrated circuit)であり、本例では 8ピンの表面実装タイプの ICの場合を図示している。電極パターン al〜a8は、演算増幅器 2の 1ピン〜 8ピンにそれぞれ対応する。演算増幅器 2の 2ピンは反転入力端子、 3ピンは非反転入力端子、 6ピンは出力端子である。他の端子は、電源電圧及びグラウンドの電源端子、未使用端子である。

[0045] 電極パターン cl及び c2、電極パターン dl及び d2の 2組は、演算増幅器 2の出力端子 (6ピン)から、反転入力端子（2ピン)へのフィードバック回路のコンデンサ Cf、抵抗器 Rfが実装される電極パターンである。本例では、表面実装部品（チップ部品）の場合を図示している。

電極パターン bl及び b2は、バイアス電圧 VIを演算増幅器 2へ伝達する伝達手段としての抵抗器 R5が実装される電極パターンである。本例では、表面実装部品（チップ部品）の場合を図示して!/、る。

[0046] スルーホールを有する電極パターン el及び e2は、センサ部 1の端子に接続される電極パターンである。図 5に示すような外形形状を有するセンサ部 1のリード端子が、スルーホールに挿入されて実装される。電極パターン elは、センサ部 1からの信号入力を伝達する電極パターンである。

[0047] 演算増幅器 2の出力端子に対応する電極パターン a6からは、配線パターン hが電極パターン c2及び d2へと延出されている。そして、演算増幅器 2の出力信号は、電極パターン c2、 d2からコンデンサ Cf、抵抗器 Rfをそれぞれ介して、電極パターン cl 、 dlへ伝達される。電極パターン cl、 dlからは、配線パターン iを介して、反転入力端子（2ピン)の電極パターン a2へと伝達される。以上により、フィードバック回路が構成される。

[0048] 電極パターン elと、抵抗器 R5の一方の電極パターン blとは、配線パターン fを介して、非反転入力端子（3ピン)の電極パターン a3と接続される。配線パターン fは、非常にセンシティブ (sensitive)な信号配線であるので、図に示すように可能な限り、短い距離で配線される。

[0049] さらに、配線パターン fには、図に示すように、ガードリングパターン gが設けられる。

つまり、抵抗器 R5の演算増幅器 2側の端子、センサ部 1の信号出力部、演算増幅器 2の非反転入力端子（3ピン)を囲うガードリングパターン gが設けられる。

[0050] このガードリングパターン gは、接続点 Pにおいて、反転入力端子（2ピン)の配線パターンに接続される。演算増幅器 2の仮想接地の性質により、反転入力端子と非反転入力端子とは同電位に制御される。従って、ガードリングパターン gと、配線パターン fに接続される高インピーダンス回路とは同電位となる。このため、両パターン間にリーク電流が流れることはない。その結果、演算増幅器 2はリーク電流に影響されることなぐ安定した動作を行うことができる。

[0051] 尚、図示、及び説明を容易にするため、演算増幅器 2の他の端子の配線パターン、他の回路の配線パターンなどは省略している。また、本例では、演算増幅器 2、各抵抗器、コンデンサ等を表面実装部品として、説明したが、これは発明を限定するものではない。勿論、配線パターンも図示した例に限定されるものではない。ディスクリート部品を用いた回路構成や、他の配線パターンなど、適宜改変可能である。

[0052] 以上、説明したように本発明によって、静電容量検出素子による検出精度を損なうことなぐ小規模な回路構成で低消費電力の信号増幅回路を提供することができる。産業上の利用可能性

[0053] 静電容量素子をエレクトレットコンデンサで構成したセンサ部を有し、本発明の信号増幅回路を備えて、加速度センサ、振動センサ、音響センサ、マイクロホン等を構成することができる。

図面の簡単な説明

[0054] [図 1]本発明に係る信号増幅回路の第一実施形態を示す回路図

[図 2]本発明に係る信号増幅回路の第二実施形態を示す回路図

[図 3]本発明に係る信号増幅回路の第三実施形態を示す回路図

[図 4]図 3に示す回路にガードリングパターンを備える例を示す配線パターン図

[図 5]本発明に係る信号増幅回路が備えられるセンサの一例を示す外形図圆 6]本発明に係る信号増幅回路が備えられるセンサの構成例を示す断面図圆 7]本発明に係る信号増幅回路が備えられる 3軸加速度センサの電極基板の構成例を示す断面図

符号の説明

1 センサ部 (静電容量検出素子）

2 演算増幅器 (増幅器）

3 電圧発生回路

R4 抵抗器 (伝達手段）

VI バイアス電圧

Claims

請求の範囲

[1] 交流結合された増幅器と、前記交流結合の基準となる直流のバイアス電圧を発生する電圧発生回路と、前記バイアス電圧を前記増幅器へ伝達する伝達手段とを有し静電容量検出素子が出力する微小電圧信号を交流成分として前記バイアス電圧に重畳して増幅する信号増幅回路であって、

前記静電容量検出素子から見た前記伝達手段の入力インピーダンスが、前記静電容量検出素子の出力インピーダンスよりも高くなるように構成される信号増幅回路。

[2] 前記増幅器は、出力端子と、この出力端子力ものフィードバック信号が入力されるフィードバック入力端子と、前記微小電圧信号を重畳した前記バイアス電圧が入力される信号入力端子と、を有し、これら 2つの入力端子の間に電位差が生じないようにフィードバック制御することによって入力信号を増幅する演算増幅器であり、前記伝達手段は、一端が前記電圧発生回路に接続されると共に交流結合コンデンサを介して前記一方の入力端子に接続され、他端が前記信号入力端子及び前記静電容量検出素子の出力端子に接続される抵抗器で構成され、

前記抵抗器は、その両端に電位差が生じな、ように前記フィードバック制御に連動して制御されることによって、抵抗値に拘わらず高インピーダンスとなるようにインピーダンス変換される請求項 1に記載の信号増幅回路。

[3] 前記増幅器は、出力端子と、この出力端子力ものフィードバック信号が入力されるフィードバック入力端子と、前記微小電圧信号を重畳した前記バイアス電圧が入力される信号入力端子と、を有し、これら 2つの入力端子の間に電位差が生じないようにフィードバック制御することによって入力信号を増幅する演算増幅器であり、前記伝達手段は、一端が前記電圧発生回路に接続され、他端が前記フィードバック入力端子及び前記静電容量検出素子の出力端子に接続される高抵抗回路である請求項 1記載の信号増幅回路。

[4] 前記高抵抗回路は、 2つの整流素子を互いに逆方向を順方向として並列接続することにより構成される請求項 3に記載の信号増幅回路。

[5] 前記高抵抗回路は、高抵抗値抵抗器により構成される請求項 3に記載の信号増幅回路。

[6] 前記演算増幅器の前記信号入力端子と、前記静電容量検出素子の前記出力端子と、前記伝達手段の前記他端とを接続する基板上の配線を囲んでガードリングバターンが備えられ、このガードリングパターンと前記演算増幅器の前記フィードバック入力端子とが接続される請求項 2〜5の何れか一項に記載の信号増幅回路。

[7] 前記演算増幅器の前記信号入力端子と、前記静電容量検出素子の前記出力端子と、前記伝達手段の前記他端とを接続する基板上の配線を囲んでガードリングバターンが備えられ、このガードリングパターンと前記伝達手段の前記一端とが接続される請求項 2〜5の何れか一項に記載の信号増幅回路。

[8] 前記静電容量検出素子はエレクトレットコンデンサで構成され、請求項 1〜5の何れか一項に記載の信号増幅回路が備えられる加速度センサ。