KR20070055516A

KR20070055516A - 신호 증폭 회로 및 이것을 구비한 가속도 센서

Info

Publication number: KR20070055516A
Application number: KR1020077004759A
Authority: KR
Inventors: 야스오 스기모리
Original assignee: 호시덴 가부시기가이샤
Priority date: 2004-09-24
Filing date: 2005-09-14
Publication date: 2007-05-30
Also published as: WO2006033269A1; US20080190203A1; EP1802164A1; TW200614846A; JPWO2006033269A1

Abstract

정전 용량 검출 소자에 의한 검출 정밀도를 저하시키지 않고, 소규모의 회로 구성으로 저소비 전력의 신호 증폭 회로를 제공한다. 교류 결합(AC coupled)된 증폭기(2)와, 상기 교류 결합의 기준이 되는 직류의 바이어스 전압 V1을 발생하는 전압 발생 회로(3)와, 상기 바이어스 전압 V1을 증폭기(2)에 전달하는 전달 수단 R4를 구비한다. 정전 용량 검출 소자(1)가 출력하는 미소 전압 신호를 교류 성분으로 하여 바이어스 전압 V1에 중첩시켜서 증폭한다. 전술한 바와 같이 구성된 신호 증폭 회로는, 이하와 같은 특징이 있다. 즉, 정전 용량 검출 소자로부터 보았을 때, 전달 수단 R4의 입력 임피던스가, 정전 용량 검출 소자(1)의 출력 임피던스보다 높아지도록 구성된다.

증폭기, 드레인 전류, 가속도 센서, 임피던스, 바이어스 전압, 정전 용량, 저항기, 교류 결합

Description

신호 증폭 회로 및 이것을 구비한 가속도 센서{SIGNAL AMPLIFYING CIRCUIT AND ACCELERATION SENSOR HAVING THE SAME}

본 발명은, 교류 결합된(AC coupled) 증폭기와, 상기 교류 결합의 기준이 되는 직류 바이어스 전압을 발생하는 전압 발생 회로와, 상기 바이어스 전압을 상기 증폭기에 전달하는 전달 수단을 구비하고, 정전 용량 검출 소자가 출력하는 미소 전압 신호를 교류 성분으로서 상기 바이어스 전압에 중첩시켜서 증폭하는 신호 증폭 회로에 관한 것이다. 또한, 상기 정전 용량 소자를 일렉트릿 콘덴서(Electret Condenser)로 구성하고, 상기 신호 증폭 회로를 구비한 가속도 센서에 관한 것이다.

정전 용량 소자, 예를 들면 마이크로폰 등에 사용되는 일렉트릿 콘덴서에서는, FET(전계 효과 트랜지스터)의 게이트를 0V(zero volt)로 바이어스되어 출력되는 경우가 많다. 이와 같은 회로에서는, FET의 드레인에는, 평균적으로 게이트-소스간 전압0V 시의 포화 전류(드레인 전류)가 계속 흐른다. 상기 포화 전류는 통상 100 내지 500㎂(micro amnpere)정도이다. 그러므로, 일렉트릿 콘덴서를 사용한 마이크로폰이나, 진동 센서, 가속도 센서 등을, 휴대 전화기나 보수계(步數計) 등, 휴대형의 전지 구동 기기에 적용할 경우, 소비 전력이 큰 문제가 된다.

전술한 바와 같은 과제에 대해서, 예를 들면 특허 문헌 1에는, 드레인 전류를 타이밍 펄스에 따라 온/오프(on/off)하는 전류 제어 수단과, 상기 타이밍 펄스를 발생하는 펄스 발생기를 가지는 일렉트릿 콘덴서 마이크로폰의 구동 회로가 제안되어 있다. 상기 구동 회로는, FET에 대한 전력의 공급 라인을 타이밍 펄스에 따라 전기적인 접속 상태와 비접속 상태로 전환한다. 그리고, 드레인에 전압이 인가되었을 때에 발생하는 드레인 출력 전압을 검출하고, 드레인에의 전압의 인가가 끊겼을 때에는 상기 드레인 전압을 레벨 홀드 회로에서 유지한다. 이같이 하여 타이밍 펄스에 의해 양자화된 전압 파형을 얻으면, 필요에 따라 증폭 회로에 대역 제한을 가하여, 계단형의 파형을 연속적인 파형으로 정형한다. FET에는 전압이 인가될 때만 전류가 흐른다. 따라서, 예를 들면 전압의 인가 기간이 비인가 기간의 1/100이면, 평균 전류도 1/100이 되어, 소비 전류이 대폭 삭감된다.

[특허 문헌 1] 일본국 특개 2002-232997호 공보(0014 내지 0026 단락, 도 1 내지 도 3)

그러나, 특허 문헌 1에 기재된 바와 같이, 타이밍 펄스에 의해 전원 공급을 제어하고자 하면, 상기 타이밍 펄스를 발생시키는 논리 회로나 마이크로 컴퓨터 등의 제어 수단을 필요로 한다. 또한, 전원 공급을 온/오프하기 위한 스위칭 수단도 필요하다. 또한, 대역 제한을 가하여, 양자화되어 이산화된 스텝형의 파형을 연속 파형으로 정형할 수 있지만, 정전 용량 검출 소자에 의해 검출되는 정전 용량에 대한 변화 정보는, 전원 공급이 끊기는 동안에는 버려지게 된다. 그 결과, 정전 용량 검출 소자가 가지는 검출 정밀도가 구동 회로 측에서 상실된다. 예를 들면, 마이크로폰에 적용할 경우에는 음성 신호의 음질이 저하되고, 진동 센서나 가속도 센서의 경우에는 검출 정밀도가 저하된다.

본 발명의 목적은, 전술한 같은 문제점을 감안하여, 정전 용량 검출 소자에 의한 검출 정밀도를 저하시키지 않고, 소규모의 회로 구성으로 저소비 전력의 신호 증폭 회로를 제공하는 것이다.

상기 목적을 달성하기 위하여, 본 발명에 따른 신호 증폭 회로의 구성상의 특징은, 교류 결합된 증폭기와, 상기 교류 결합의 기준이 되는 직류 바이어스 전압을 발생하는 전압 발생 회로와, 상기 바이어스 전압을 상기 증폭기에 전달하는 전달 수단을 가지고, 정전 용량 검출 소자가 출력하는 미소 전압 신호를 교류 성분으로서 상기 바이어스 전압에 중첩시켜서 증폭하는 신호 증폭 회로로서, 다음과 같이 구성된다.

즉, 상기 정전 용량 검출 소자의 관점에서, 상기 전달 수단의 입력 임피던스가 상기 정전 용량 검출 소자의 출력 임피던스보다 높아지도록 구성되는 점을 특징으로 한다.

이러한 구성상의 특징에 의하면, 정전 용량 검출 소자로부터의 출력을 FET(전계 효과 트랜지스터)를 이용하지 않고 인출하여 증폭하므로, 통상 100 내지 500㎂정도 흐르는 드레인 전류가 흐르지 않게 된다. 따라서, 저소비 전력 신호 증폭 회로를 구성할 수 있다.

또한, 미소 전압 신호를 출력하는 정전 용량 검출 소자의 관점에서, 전달 수단의 입력 임피던스가 정전 용량 검출 소자의 출력 임피던스보다 높아지도록 구성된다. 따라서, 용량성의 측면에서 출력 임피던스의 높은 미소 전압 신호의 감쇠가 억제된다. 그 결과, 검출 정밀도가 저하되지 않고, 소규모의 회로 구성으로 저소비 전력의 신호 증폭 회로를 실현할 수 있다.

여기서, 본 발명에 따른 신호 증폭 회로는, 하기와 같이 구성될 수 있다.

상기 증폭기는, 출력 단자와 이 출력 단자로부터의 피드백 신호가 입력되는 피드백 입력 단자와, 상기 미소 전압 신호를 중첩시킨 상기 바이어스 전압이 입력되는 신호 입력 단자를 구비하고, 상기 신호 입력 단자와 상기 피드백 입력 단자의 사이에 전위차가 생기지 않도록 피드백 제어함으로써 입력 신호를 증폭하는 연산 증폭기로 구성된다.

상기 전달 수단은, 그 일단이 상기 전압 발생 회로 및 교류 결합 콘덴서를 통하여 상기 피드백 입력 단자에 접속되고, 그 타단이 상기 신호 입력 단자 및 상기 정전 용량 검출 소자의 출력 단자에 접속되는 저항기로 구성된다.

그리고, 상기 저항기는, 그 양단에 전위차가 생기지 않도록 상기 피드백 제어에 연동하여 제어됨으로써, 저항값과 관계없이 고임피던스가 되도록 임피던스 변환된다.

연산 증폭기는, 입력 임피던스가 높은 소자이며, 소비 전류도 적다. 따라서, FET를 사용한 회로에서는 통상 100 내지 500㎂정도 발생하는 소비 전류를 수 내지 수십㎂로 매우 작게 할 수 있다. 연산 증폭기는, 가상 접지(virtual short)의 성질에 따라, 정전 용량 검출 소자가 출력하는 미소 진동 신호(교류 성분)의 변화에 대응하여, 상기 신호 입력 단자와 상기 피드백 입력 단자 사이에 전위차가 생기지 않도록 피드백 제어한다. 바이어스 전압을 전달하는 저항기(전달 회로)는, 교류 동작에 있어서, 교류 결합 콘덴서를 통하여 연산 증폭기의 2개의 입력 단자 사이가 접속되게 된다. 그러나, 전술한 바와 같이 이들 입력 단자 사이에는 전위차는 생기지 않는다. 따라서, 바이어스 전압을 전달하는 저항기의 양단에도 전위차는 생기지 않고, 상기 저항기에는 전류가 흐르지 않는다. 또한, 전달 회로로서의 저항기는, 자체에서 가지는 저항값에 관계없이, 매우 높은 임피던스를 가지는 회로로 임피던스 변환된다. 그 결과, 정전 용량 검출 소자의 관점에서 전달 수단의 입력 임피던스가 정전 용량 검출 소자의 출력 임피던스보다 높아지도록 구성되므로, 미소 전압 신호의 감쇠를 억제할 수 있다.

또한, 본 발명에 따른 신호 증폭 회로는 다음과 같이 구성될 수 있다.

상기 증폭기는, 출력 단자와, 이 출력 단자로부터의 피드백 신호가 입력되는 피드백 입력 단자와, 상기 미소 전압 신호를 중첩시킨 상기 바이어스 전압이 입력되는 신호 입력 단자를 구비하고, 상기 신호 입력 단자와 상기 피드백 입력 단자 사이에 전위차가 생기지 않도록 피드백 제어함으로써 입력 신호를 증폭하는 연산 증폭기로 구성된다.

상기 전달 수단은, 그 일단이 상기 전압 발생 회로에 접속되고, 그 타단이 상기 다른 쪽의 입력 단자 및 상기 정전 용량 검출 소자의 출력 단자에 접속되는 고저항 회로로 구성된다.

상기 전달 수단을 고저항 회로로 구성하면, 특히 정전 용량 검출 소자의 출력 임피던스보다 높은 임피던스를 가지는 고저항 회로로 구성하면, 정전 용량 검출 소자가 출력하는 미소 전압 신호의 감쇠를 억제할 수 있다. 또한, 정전 용량 검출 소자의 관점에서, 전달 수단의 입력 임피던스가 정전 용량 검출 소자의 출력 임피던스보다 높아지도록 구성되므로, 미소 전압 신호의 감쇠를 억제할 수 있다.

여기서, 상기 고저항 회로는, 2개의 정류 소자를 서로 역방향을 순방향으로 하여 병렬 접속함으로써 구성될 수 있다.

다이오드는, 역방향은 물론 순방향이라 하더라도, 단자 사이에 0.6 내지 0.7V정도의 순방향 전압을 가진다. 따라서, 순방향이라 하더라도, 상기 순방향 전압 이상의 전위차가 단자 사이에 나타나지 않는 이상, 전류가 흐르지 않는다. 정전 용량 검출 소자가 출력하는 미소 전압 신호는 수mV 내지 수십mV이므로, 다이오드에는 전류가 흐르지 않는다. 따라서, 다이오드를 이용하여 매우 높은 임피던스를 가지는 고저항 회로가 구성된다

또한, 상기 고저항 회로는, 고저항값 저항기(High Resistance Resistor)에 의해 구성될 수 있다.

종래에는, 수십 ㏁(Mega ohm)정도까지의 저항기가 아니면 소신호 회로에 적용하는 것은, 비용면이나, 실장 공간을 고려하면 현실적이지 않았다. 그러나, 최근, 수G(Giga) 내지 수십GΩ의 고저항값 저항기가 실용화되고 있다. 상기 고저항값 저항기를 이용하면, 예를 들면 전술한 다이오드의 병렬 회로에 비해, 소규모의 회로를 구성할 수 있다. 또한, 이에 따라, 공간을 절약할 수 있고, 저비용화가 도모된다.

또한, 상기 특징 구성에 더하여, 상기 연산 증폭기의 상기 피드백 입력 단자와, 상기 정전 용량 검출 소자의 상기 출력 단자와, 상기 전달 수단의 상기 타단을 접속하는 기판상의 배선을 둘러싼 가드링 패턴이 구비되고, 상기 가드링 패턴은 하기와 같이 접속되는 특징을 가진다.

즉, 상기 가드링 패턴과, 상기 연산 증폭기의 상기 피드백 입력 단자가 접속되거나, 또는, 상기 가드링 패턴과 상기 전달 수단의 상기 일단이 접속된다.

본 발명에 따른 신호 증폭기 회로에 있어서, 연산 증폭기의 다른 쪽의 입력 단자와, 정전 용량 검출 소자의 출력 단자와 전달 수단의 타단이 접속되는 회로는, 고임피던스 회로이다. 따라서, 수p(pico)A정도의 근소한 리크 전류(leak current)에 의해서도, 전압이 크게 강하되거나, 신호의 감쇠가 생길 경우가 있다.

본 발명의 신호 증폭 회로는, 프린트 배선 기판(printed-circuit board) 등으로 구현된다. 따라서, 기판에 부품을 실장한 상태에서, 기판 표면에 티끌이나 먼지가 붙고, 이들이 습기를 흡수함으로써, 기판 표면에 리크 전류가 흐른다. 리크 전류는, 그라운드나 전원 전압, 연산 증폭기의 출력 신호 등의 저임피던스 회로와, 고인피던 회로 사이에 흐른다.

상기 구성상의 특징에 의하면, 고임피던스 회로를 둘러싸도록 설치된 가드링 패턴이, 저임피던스 회로와 고임피던스 회로 사이에서 흐르도록 리크 전류를 막는다. 가드링 패턴은, 연산 증폭기의 출력 신호가 피드백되어 입력되는 피드백 입력 단자의 배선 패턴과 접속되어 있다. 연산 증폭기는, 피드백을 많이 걸 수 있는 성질을 가지고 있다. 따라서, 피드백 입력 단자에 접속된 가드링 패턴에 리크 전류가 흐르더라도, 이 영향을 받지 않고 2개의 입력 단자가 가상 접지의 관계를 만족하도록 피드백 제어를 행한다.

이에 따라, 피드백 입력 단자와 가드링 패턴 및 신호 입력 단자는 동일한 전위로 유지된다. 따라서, 고임피던스 회로와 가드링 패턴은 동일한 전위가 되고, 이 사이에 리크 전류도 흐르지 않는다. 그 결과, 고임피던스 회로는, 리크 전류의 영향을 거의 받지 않게 된다.

또한, 가드링 패턴이, 바이어스 전압이 입력되는 전달 수단의 일단의 배선 패턴과 접속되는 경우도 마찬가지로 생각할 수 있다. 바이어스 전압은 고임피던스 회로에 전달되므로, 전달 수단에 전류는 거의 흐르지 않는다. 따라서, 미소 전압 신호가 중첩되기 전후, 즉 전달 수단의 전후에 있어서, 전위차는 미소하기 때문에, 고임피던스 회로와 가드링 패턴은, 거의 동일한 전위를 가진다 할 수 있다. 따라서, 마찬가지로 고임피던스 회로와 가드링 패턴 사이에서의 리크 전류의 발생이 억제된다.

또한, 상기 정전 용량 검출 소자는 일렉트릿 콘덴서로 구성되며, 각각의 구성에서 본 발명에 따른 신호 증폭 회로가 구비되어, 가속도 센서를 구성할 수 있다.

소형이면서 저소비 전력의 가속도 센서를 얻고자 하는 경우, 일렉트릿 콘덴서형(ECM형)의 구성을 취하면 바람직하다. 즉, 정전 용량을 검출할 때, 큰 바이어스 전압을 인가하지 않고, 일렉트릿 콘덴서를 사용하여 정전 용량의 변화를 양호하게 검출할 수 있다. 또한, 소형이면서 저소비 전력의 가속도 센서는, 전지 구동의 기기에 구비되는 경우가 많고, 본 발명에 따른 각 구성의 신호 증폭 회로를 구비하여 가속도 센서를 구성하면, 정전 용량 검출 소자(ECM)에 의한 검출 정밀도를 저하시키지 않고, 소규모 회로 구성으로 저소비 전력의 가속도 센서를 얻을 수 있다.

도 1은 본 발명에 따른 신호 증폭 회로의 제1 실시예를 나타낸 회로도이다.

도 2는 본 발명에 따른 신호 증폭 회로의 제2 실시예를 나타낸 회로도이다.

도 3은 본 발명에 따른 신호 증폭 회로의 제3 실시예를 나타낸 회로도이다.

도 4는 도 3에 나타낸 회로가 가드링 패턴을 구비하는 예를 나타낸 배선 패턴 도이다.

도 5는 본 발명에 따른 신호 증폭 회로가 구비된 센서의 일례를 나타낸 외형 도이다.

도 6은 본 발명에 따른 신호 증폭 회로가 구비된 센서의 구성예를 나타낸 단면도이다.

도 7은 본 발명에 따른 신호 증폭 회로가 구비되는 3축 가속도 센서의 전극 기판의 구성예를 나타낸 단면도이다.

[부호의 설명]

1: 센서부(정전 용량 검출 소자) 2: 연산 증폭기(증폭기)

3: 전압 발생 회로 R4: 저항기(전달 수단)

V1: 바이어스 전압

이하, 본 발명의 실시예를 도면을 참조하여 설명한다.

본 발명에 따른 신호 증폭 회로는, 마이크로폰, 진동 센서, 가속도 센서 등, 미소 전압 신호를 출력하는 정전 용량 검출 소자를 구비한 시스템, 장치, 회로 등에 적용할 수 있다. 이하에서 설명하는 실시예에서는, 미소 전압 신호를 출력하는 정전 용량 검출 소자로서, 일렉트릿 콘덴서 마이크로폰형(ECM형)의 센서를 사용하고 있다. 상기 센서는, 예를 들면, 도 5에 나타낸 바와 같이, 원통형의 상자체에 2개의 단자를 형성하여 구성된다. 도 6에 나타낸 바와 같이, 상자체 내에, 가동 전극으로서 기능하는 진동판(10) 또는 진동막 등과 고정 전극(14)으로서 기능하는 전극 기판(11) 등이 위치한다. 그리고, 진동판(10)과 고정 전극(14) 중 적어도 어느 한쪽에 일렉트릿층(12)이 형성된다. 스페이서(13)에 의해 소정의 간격을 형성된 양 전극 사이의 정전 용량의 변화는, 미소 전압 신호로서 출력된다. 그리고, 도 6에 나타낸 예에서는, 일렉트릿층(12)을 균일하게 형성하기 위해, 고정 전극(14)는 전극 기판(11)에 대해서 돌출 및 함몰하지 않고, 전극 기판(11)에 매립되는 형태로 형성되어 있다.

진동판(10)에 웨이트(15) 등을 가하여, 센서 외부로부터의 충격이나 진동이 일어나도록 하면, 진동을 검출하는 진동 센서나 가속도 센서로 사용할 수 있다. 또한, 상자체에 음공(音孔)을 형성하여 공기의 진동에 의해 진동막을 진동시키면, 음악 신호를 검출하는 음악 센서(마이크로폰)로 사용할 수 있다.

또한, 진동 센서와 동일하게 구성하여, 도 7에 나타낸 바와 같이, 전극 기판(11)에 설치하는 고정 전극(14)을 분할 형성하면, 진동판(10)의 변위의 방향도 검출할 수 있다. 이와 같이 하면, 3축의 가속도 센서로서 구성된다. 도 7에 있어서, 전극(14a)과 전극(14b)은, 각각 XY축 방향의 가속도를 검출하는 고정 전극이다. 중심부의 전극(14c)은, 상기 XY방향과 직교하는, 이른바 Z축 방향의 가속도를 검출하는 고정 전극이다.

본 발명은, 전술한 바와 같은 다양한 센서로부터의 출력을 증폭하는 신호 증폭 회로에 적용할 수 있다. 특히, 3축 가속도 센서에 본 발명의 신호 증폭 회로를 적용할 경우, 각각의 3축에 대하여 필요한 증폭 회로를, 검출 정밀도를 저하시키지 않고, 소규모의 회로이면서, 동시에 소비 전력이 저감되도록 구성할 수 있다.

[제1 실시예]

도 1은 본 발명에 따른 신호 증폭 회로의 제1 실시예를 나타낸 회로도이다. 상기 신호 증폭 회로는, 정전 용량 검출 소자로서의 ECM형의 센서부(1)로부터의 출력 신호를 연산 증폭기(2)로 증폭하는 것이다. 도면에 나타낸 바와 같이, 콘덴서 C2에 의해 교류 결합된 연산 증폭기(2)와, 교류 결합의 기준이 되는 직류 바이어스 전압 V1을 발생하는 전압 발생 회로(3)와, 바이어스 전압 V1을 연산 증폭기(2)에 전달하는 전달 수단으로서의 저항기 R4가 구비되어 있다. 미소 전압 신호는, 교류 성분으로서 바이어스 전압 V1에 중첩되어 증폭된다. 그리고, 본 실시예에 있어서 연산 증폭기(2)는 저소비 전류형의 CMOS 오피 앰프이다.

여기서, 센서부(1)는 정전 용량성 소자이며, 그 출력은 미소 전압 출력이다. 즉, 큰 전류를 출력하지는 못하고, 수 GΩ정도의 큰 내부 저항을 가지는 고임피던스의 출력이다. 상기 출력을 저임피던스의 회로와 접속하면, 고임피던스와 저임피 던스의 저항 분압에 의해, 센서부(1)의 출력 전압이 감쇠된다. 이를 억제하기 위해, 임피던스 변환을 행하여, 센서부(1)에서 볼 때 저항기 R4(전달 수단)의 입력 임피던스가, 센서부(1)(정전 용량 검출 소자)의 출력 임피던스보다 높아지도록 구성되어 있다. 구체적인 회로의 동작에 대하여는, 직류 동작과 교류 동작으로 나누어서 이하에서 설명한다. 그리고, 연산 증폭기(2)의 반전 입력 단자(마이너스(-) 단자)는 본 발명의 피드백 입력 단자에 해당하며, 비반전 입력 단자(플러스(+) 단자)는 본 발명의 신호 입력 단자에 해당한다.

[직류 동작]

처음에, 본 실시예에 따른 신호 증폭 회로의 직류 동작에 대하여 설명한다. 저항기 R1과 R2의 저항 분압에 의한 전압 발생 회로(3)에 의해, 전원 VDD-그라운드 사이의 전압의 1/2의 바이어스 전압 V1이 생성되어 있다. 상기 바이어스 전압 V1은 직류 성분의 신호이므로, 연산 증폭기(2)의 반전 입력 단자(-단자)에 대한 직접적인 입력은 콘덴서 C2에 의해 차단되어 있다. 한편, 비반전 입력 단자(+단자)에는, 저항기 R3 및 R4를 경유하여 바이어스 전압 V1이 인가되어 있다. 연산 증폭기(2)의 입력 임피던스는 매우 높으므로, 저항기 R3 및 R4에 전류는 흐르지 않고, 저항 분압된 바이어스 전압 V1이 비반전 입력 단자에 인가된다. 직류 동작에 있어서, 연산 증폭기(2)의 출력의 피드백은, 상기와 마찬가지로 콘덴서 C2에 의해 차단되므로, 출력 단자로부터 피드백되는 전압은, 반전 입력 단자에 대해서만 입력이 된다. 따라서, 직류 동작으로서는, 연산 증폭기(2)는 전압 폴로워(voltage follower)로서 작용하며, 바이어스 전압 V1 = VDD/2가 출력 단자로부터 출력된다. 그리고, 바이어스 전압 V1의 전압값은 본 예로 한정되지 않고, 적당히 변조할 수 있다.

[교류 동작]

진동하는 신호, 즉 교류 성분의 신호로서의 센서부(1)로부터의 출력 신호는, 도 1에 나타낸 바와 같이 저항기 R4의 일단과 연산 증폭기(2)의 비반전 입력 단자에 입력된다. 연산 증폭기(2)는, 예를 들면, 입력 임피던스가 수백G 내지 수T(Tera)Ω으로서 매우 높은 입력 임피던스를 가지고 있다. 이것은, 전술한 센서부(1)의 출력 임피던스(수GΩ)보다 충분히 크기 때문에, 센서부(1)의 출력 전압은 연산 증폭기(2)의 입력 단자의 영향으로 감쇠되지 않고 입력된다.

연산 증폭기(2)의 출력 전압은, 피드백 회로의 저항기 Rf 및 콘덴서 Cf에 의하여, 반전 입력 단자에 안내된다. 연산 증폭기(2)가 가지는 가상 접지의 성질에 의해, 반전 입력 단자와 비반전 입력 단자의 전압은 서로 동일한 전위가 되도록 제어된다. 교류 성분의 신호로서의 센서부(1)의 출력 신호의 주파수에 있어서, 콘덴 C2와 가변 저항기 VR1의 임피던스는 낮아지도록 회로 상수가 선택되어 있다. 따라서, 반전 입력 단자의 전위와 저항기 R4의 타단(센서부(1)와 접속되는 일단과 반대되는 단자)의 전위는 같아지게 된다. 즉, 센서부(1)의 출력 신호의 전위와 같아지므로, 저항기 R4에는 전류가 흐르지 않는다.

그 결과, 예를 들면, 통상 10MΩ 정도의 저항값을 가지는 저항기 R4은, 그 회로 상수에 관계없이, 센서부(1)로부터 본 임피던스가, 수십GΩ 이상으로 매우 커지게 된다. 즉, 임피던스 변환가 행해지고, 센서부에서 본 전달 수단로서의 저항 기 R4의 입력 임피던스는 정전 용량 검출 소자인 센서부(1)의 출력 임피던스보다 높아지도록 구성된다. 그 결과, 센서부(1)로부터 출력되는 전압 신호의 감쇠가 억제된다.

그리고, 연산 증폭기(2)의 출력 단자로부터는, 바이어스 전압 V1에, 증폭한 센서부(1)의 신호 전압을 중첩시킨 전압이 출력된다. 또한, 콘덴서 Cf와 저항기 Rf는, 그 조합에 의해 저역 통과 필터를 구성하고 있다. 노이즈 성분인 불필요한 고주파는 상기 필터로 제거된다. 또한, 가변 저항기 VR1을 조작하여 저항값을 변경함으로써, 대략, (R3 × R4)/VR1으로 나타내는 센서부(1)로부터 본 저항기 R4의 임피던스를 바꿀 수가 있고, 연산 증폭기(2)의 출력 진폭을 변경할 수 있다.

[제2 실시예]

도 2는, 본 발명에 따른 신호 증폭 회로의 제2 실시예를 나타낸 회로도이다. 상기 신호 증폭 회로도 ECM형의 센서부(1)로부터의 출력 신호를 연산 증폭기(2)로 증폭한다. 도면에 나타낸 바와 같이, 콘덴서 C2에 의해 교류 결합된 연산 증폭기(2)와, 교류 결합의 기준이 되는 직류 바이어스 전압 V1을 발생하는 전압 발생 회로(3)를 구비한다.

또한, 바이어스 전압 V1을 연산 증폭기(2)에 전달하는 전달 수단으로서, 서로 역방향을 순방향으로 하여 병렬 접속된 다이오드(정류 소자) D1, D2를 구비한다. 정전 용량 검출 소자로서의 센서부(1)가 출력하는 미소 전압 신호는, 교류 성분으로서 바이어스 전압 V1에 중첩되어 증폭된다. 그리고, 본 실시예에 있어서도 연산 증폭기(2)는 저소비 전류형의 CMOS 오피 앰프이다. 연산 증폭기(2)의 반전 입력 단자(-단자)는, 본 발명의 피드백 입력 단자에 해당하고, 비반전 입력 단자(+단자)는, 본 발명의 신호 입력 단자에 해당한다. 또한, 서로 역방향을 순방향으로 하여 병렬 접속된 다이오드 D1, D2는, 본 발명의 고저항 회로에 행당한다.

[직류 동작]

처음에, 본 실시예에 따른 신호 증폭 회로의 직류 동작에 대하여 설명한다. 저항기 R1과 R2에 의한 저항 분압에 의한 전압 발생 회로(3)에 의해, 전원 VDD-그라운드 사이의 전압의 1/2의 전압이 생성되어 있다. 상기 전압은, 한쪽의 다이오드인 다이오드 D1을 통하여, 연산 증폭기(2)의 비반전 입력 단자((+단자)에 접속되어, 바이어스 전압 V1이 된다. 그리고, 다른 쪽의 다이오드인 다이오드 D2는 연산 증폭기(2)의 비반전 입력 단자의 과전압 방지를 위해, 다이오드 D1와 역방향으로 접속되어 있다. 또한, 다이오드는 일반적으로 순방향으로 약 0.6 내지 0.7V의 순방향 전압을 가지지만, 다이오드 D1에는 거의 전류가 흐르지 않기 때문에, 전압 발생 회로(3)에 의해 생성한 VDD/2의 전압(바이어스 전압 V1)은, 그대로 연산 증폭기(2)의 비반전 입력 단자에 인가된다. 연산 증폭기(2)의 출력의 피드백은, 콘덴서 C2에 의해 차단되므로, 반전 입력 단자에만 걸리게 된다. 따라서, 직류 동작으로서는, 연산 증폭기(2)는 접압 폴로워로서 작용하고, 바이어스 전압 V1이 출력된다. 그리고, 바이어스 전압 V1의 전압값은, 본 예에 한정되지 않고 적절하게 변조될 수 있다.

[교류 동작]

진동하는 신호, 즉 교류 성분의 신호로서의 센서부(1)로부터의 출력 신호는, 도 2에 나타낸 바와 같이 다이오드 D1의 음극 단자와, 다이오드 D2의 애노드 단자와, 연산 증폭기(2)의 비반전 입력 단자에 입력된다. 전술한 바와 같이 연산 증폭기(2)는, 매우 높은 입력 임피던스를 가지고 있고, 예를 들면 본 실시예에서는 1TΩ이다. 또한, 센서부(1)로부터의 출력 전압은 수mV 내지 수십mV로서 미소하기 때문에, 다이오드 D1,D2의 역항복 전압은 커녕, 타이오드 D1, D2의 순방향 전압조차 초과하지 못한다. 따라서, 다이오드 D1 및 D2는 함께 비도통이며, 고임피던스가 된다. 이와 같이 하여, 센서부(1)의 출력 전압은 연산 증폭기(2)의 입력 단자의 영향으로 감쇠되지 않고, 연산 증폭기(2)에 입력된다. 그리고, 다이오드 Dl, D2는, 센서부(1)의 출력에 영향을 주지 않도록, 둘다 단자 사이 정전 용량이 작은 것이 선정되는 것이 바람직하다.

연산 증폭기(2)의 출력 전압은, 피드백 회로의 저항기 Rf 및 콘덴서 Cf에 의하여 반전 입력 단자에 안내되고, 교류 성분은 저항기 R3를 통하여, 그라운드로 안내된다. 그리고, 비반전 증폭기로서 기능하고, 바이어스 전압 V1에 증폭한 센서부(1)의 전압 신호를 중첩시킨 전압이 연산 증폭기(2)로부터 출력된다.

또한, 콘덴서 Cf와 저항기 Rf는, 그 조합에 의해 저역 통과 필터를 구성한다. 노이즈 성분인 불필요한 고주파는 상기 필터로 제거된다. 한편, 콘덴서 C2와 저항기 R3는 연산 증폭기(2)와 조합에 의해, 고역 통과 필터로서 구성된다. 따라서, 센서부(1)의 신호가 감쇠하지 않도록 회로 상수가 선정된다. 또한, 저항기 R3의 일부를 가변 저항기로 변경하면, 상기 가변 저항기의 조작에 의해 저항값을 변경할 수 있고, 대략, 1 + Rf/R3로 나타내는 증폭율을 바꿀 수 있다.

[제3 실시예]

도 3은 본 발명에 따른 신호 증폭 회로의 제3 실시예를 나타낸 회로도이다. 제2 실시예와 마찬가지로, 콘덴서 C2에 의해 교류 결합된 연산 증폭기(2)와, 교류 결합의 기준이 되는 직류 바이어스 전압 V1을 발생하는 전압 발생 회로(3)가 구비되어 있다. 본 실시예에서는, 바이어스 전압 V1을 연산 증폭기(2)에 전달하는 전달 수단으로서, 고저항값 저항기 R5(이하, 저항기 R5라 한다.)를 사용한 고저항 회로가 구비되어 있다. 저항기 R5는, 그 일단이 전압 발생 회로(3)에 접속되고, 그 타단이 센서(1)와 연산 증폭기(2)에 접속되어, 전달 수단을 구성하고 있다. 저항기 R5는, 수십GΩ의 저항값을 가진다. 신호 증폭 회로는, 정전 용량 검출 소자로서의 센서부(1)가 출력하는 미소 전압 신호를 교류 성분으로서 바이어스 전압 V1에 중첩시켜서 증폭한다. 그리고, 본 실시예에 있어서도 연산 증폭기(2)는 저소비 전류형의 CMOS 오피 앰프이다. 연산 증폭기(2)의 반전 입력 단자(-단자)는 본 발명의 피드백 입력 단자에 해당하고, 비반전 입력 단자(+단자)는 본 발명의 신호 입력 단자에 해당한다.

[직류 동작]

제2 실시예와 마찬가지로, 저항 분압에 의한 전압 발생 회로(3)에 의해, 전원 VDD-그라운드 사이의 전압의 1/2의 전압이 생성되어 있다. 상기 전압은, 저항기 R5를 통하여, 연산 증폭기(2)의 비반전 입력 단자((+단자)에 접속되어, 바이어스 전압 V1이 된다. 연산 증폭기(2)의 출력의 피드백은, 콘덴서 C2에 의해 차단되므로, 반전 입력 단자에만 걸린다. 따라서, 직류 동작으로서는, 연산 증폭기(2)는 전압 폴로워로서 작용하고, 바이어스 전압 V1이 출력된다. 바이어스 전압 V1의 전압값은, 본 예에 한정되지 않고 적절하게 변조될 수 있다.

[교류 동작]

교류 성분의 신호로서의 센서부(1)로부터의 출력 신호는, 도 3에 나타낸 바와 같이 저항기 R5의 타단과, 연산 증폭기(2)의 비반전 입력 단자에 입력된다. 전술한 바와 같이 연산 증폭기(2)는, 예를 들면 1TΩ정도의 매우 높은 입력 임피던스를 가지고 있다. 또한, 저항기 R5는, 수십GΩ 정도의 고저항값을 가지고 있다. 따라서, 마찬가지로 센서부(1)로부터 본 전달 수단의 입력 임피던스도 매우 높다. 이같이 하여, 센서부(1)의 출력 전압은 연산 증폭기(2)의 입력 단자의 영향으로 감쇠되지 않고, 연산 증폭기(2)에 입력된다.

종래에는, 수십MΩ정도까지의 저항기가 아니면, 비용면이나 실장 공간을 고려하면, 현실적으로 소신호 회로에 적용하기 곤란하였다. 그러나, 최근, 수G 내지 수십GΩ의 고저항값 저항기가 실용화되고 있다. 상기 고저항값 저항기를 이용하면, 예를 들면 전술한 다이오드의 병렬 회로에 비해, 소규모의 회로를 구성할 수 있다. 또한, 이에 따라, 공간을 절약할 수 있고, 저비용화가 도모된다.

[리크 전류 대책]

도 3에 나타낸 신호 증폭기 회로에 있어서, 연산 증폭기(2)의 다른 쪽의 입력 단자(도 3의 비반전 입력 단자)와, 센서부(1)의 출력 단자와, 저항기 R5가 접속되는 회로는, 고임피던스 회로이다. 따라서, 수pA정도의 근소한 리크 전류에 의해서도, 큰 전압 강하가 생기거나, 신호의 감쇠가 생기는 경우가 있다.

신호 증폭 회로는, 프린트 배선 기판 등으로 구현된다. 따라서, 기판에 부품을 실장한 상태에서, 기판 표면에 티끌이나 먼지가 붙고, 이들이 습기를 흡수함으로써, 기판 표면 리크 전류가 발생하는 경우가 있다. 리크 전류는, 그라운드나 전원 전압, 연산 증폭기의 출력 신호 등의 저임피던스 회로와, 고임피던스 회로 사이에 흐른다.

그래서, 리크 전류 대책으로서 도 3에 나타낸 회로에서의 연산 증폭기(2)의 비반전 입력 단자와, 센서부(1)의 출력 단자와, 저항기 R5가 접속되는 기판상의 배선을 둘러싸서 가드링 패턴이 구비된다. 가드링 패턴은, 저임피던스와 고임피던스 회로 사이에 흐르도록 리크 전류로부터 고임피던스 회로를 가드한다. 그리고, 상기 가드링 패턴은, 연산 증폭기(2)의 반전 입력 단자와 접속된다. 또는, 상기 가드링 패턴은, 저항기 R5의 상기와 반대측의 단자(전압 발생 회로(3)의 출력 측의 단자)와 접속된다.

가드링 패턴이, 연산 증폭기(2)의 반전 입력 단자(피드백 입력 단자)의 배선 패턴과 접속되는 경우, 가드링 패턴이 리크 전류를 흡수하더라도, 연산 증폭기(2)는 이 영향을 받지 않으므로, 2개의 입력 단자가 가상 접지의 관계를 만족시키도록 피드백 제어를 행한다.

이에 따라, 피드백 입력 단자와 가드링 패턴과 신호 입력 단자는 동일한 전위로 유지된다. 따라서, 고임피던스 회로와 가드링 패턴은 동일한 전위가 되고, 이 사이에는 리크 전류가 흐르지 않는다. 그 결과, 고임피던스 회로는 리크 전류의 영향을 거의 받지 않게 된다.

또한, 가드링 패턴이, 전압 발생 회로(3)의 출력의 배선 패턴과 접속되는 경우도 마찬가지로 생각할 수 있다. 바이어스 전압 V1은 고임피던스 회로에 전달되므로, 전달 수단(저항기 R5)에 전류는 거의 흐르지 않는다. 그러므로, 미소 전압 신호가 중첩되는 전후에 있어서, 즉, 저항기 R5의 전후에 있어서, 전위차는 거의 생기지 않는다. 고임피던스 회로와 가드링 패턴은, 거의 동일한 전위가 된다. 따라서, 상기와 마찬가지로 고임피던스 회로는, 가드링 패턴에 따라 리크 전류의 영향으로부터 가드된다. 전압 발생 회로(3)가 정전압 회로라면, 더욱 안정적으로 고임피던스 회로와 가드링 패턴을 동일한 전위로 유지할 수 있다. 가드링 패턴이 리크 전류를 흡수 하더라도, 정전압 회로가 이 영향을 받지 않고 바이어스 전압 V1를 일정하게 유지하기 때문이다.

가드링 패턴을 설치하는 예를 설명한다.

도 4는, 연산 증폭기(2)와 피드백 회로의 저항기 Rf, 콘덴서 Cf와, 바이어스 전압 V1을 연산 증폭기(2)에 전달하는 전달 수단으로서의 고저항값 저항기 R5와, 센서부(1)로부터의 신호 입력과의 전극 패턴, 배선 패턴을 나타낸 설명도이다.

여기서, 연산 증폭기(2)는, 8핀 또는 5핀의 IC(Integrated Circuit)이며, 본 예에서는 8핀의 표면 실장 타입의 IC의 경우를 도시하고 있다. 전극 패턴 a1 내지 a8은, 연산 증폭기(2)의 1핀 내지 8핀에 각각 대응한다. 연산 증폭기(2)의 2핀은 반전 입력 단자, 3핀은 비반전 입력 단자, 6핀은 출력 단자이다. 다른 단자는, 전원 전압 및 그라운드의 전원 단자 및 미사용 단자이다.

전극 패턴 c1 및 c2, 전극 패턴 d1 및 d2의 2쌍은, 연산 증폭기(2)의 출력 단자(6핀)로부터, 반전 입력 단자(2핀)에의 피드백 회로의 콘덴서 Cf, 거항기 Rf가 실장 되는 전극 패턴이다. 본 예에서는, 표면 실장 부품(칩 부품)의 경우를 도시하고 있다.

전극 패턴 b1 및 b2는, 바이어스 전압 V1을 연산 증폭기(2)에 전달하는 전달 수단로서의 저항기 R5가 실장되는 전극 패턴이다. 본 예에서는, 표면 실장 부품(칩 부품)의 경우를 도시하고 있다.

관통홀을 가지는 전극 패턴 e1 및 e2는, 센서부(1)의 단자에 접속되는 전극 패턴이다. 도 5에 나타낸 바와 같은 외형을 가지는 센서부(1)의 리드 단자가 관통홀에 삽입되어 실장된다. 전극 패턴 e1은 센서부(1)로부터의 신호 입력을 전달하는 전극 패턴이다.

연산 증폭기(2)의 출력 단자와 대응하는 전극 패턴 a6로부터는, 배선 패턴 h가 전극 패턴 c2 및 d2로 연장되어 있다. 그리고, 연산 증폭기(2)의 출력 신호는, 전극 패턴 c2 및 d2로부터 콘덴서 Cf, 저항기 Rf를 각각 통하여, 전극 패턴 c1 및 d1으로 전달되며, 전극 패턴 c1 및 d1으로부터는, 배선 패턴 i를 통하여, 반전 입력 단자(2핀)의 전극 패턴 a2로 전달된다. 이상에 의해, 피드백 회로가 구성된다.

전극 패턴 e1과, 저항기 R5의 한쪽의 전극 패턴 b1은, 배선 패턴 f를 통하여, 비반전 입력 단자(3핀)의 전극 패턴 a3와 접속된다. 배선 패턴 f는, 매우 고감도(sensitive)인 신호 배선이므로, 도면에 나타낸 바와 같이 가능한 한, 짧은 거리로 배선된다.

또한, 배선 패턴 f에는, 도면에 나타낸 바와 같이, 가드링 패턴 g가 설치된 다. 즉, 저항기 R5의 연산 증폭기(2) 측의 단자, 센서부(1)의 신호 출력부, 연산 증폭기(2)의 비반전 입력 단자(3핀)를 둘러싸는 가드링 패턴 g가 설치된다.

상기 가드링 패턴 g는, 접속점 P에 있어서, 반전 입력 단자(2핀)의 배선 패턴에 접속된다. 연산 증폭기(2)의 가상 접지의 성질에 의해, 반전 입력 단자와 비반전 입력 단자는 동일한 전위가 되도록 제어된다. 따라서, 가드링 패턴 g와 배선 패턴 f에 접속되는 고임피던스 회로는 동일한 전위가 된다. 그러므로, 양 패턴 간에 리크 전류가 흐르지 않게 된다. 그 결과, 연산 증폭기(2)는 리크 전류에 영향을 받지 않고, 안정된 동작을 행할 수 있다.

그리고, 도시 및 설명을 용이하게 하기 위해, 연산 증폭기(2)의 다른 단자의 배선 패턴, 다른 회로의 배선 패턴 등은 생략하고 있다. 또한, 본 예에서는, 연산 증폭기(2), 각 저항기, 콘덴서 등을 표면 실장 부품으로서 설명하였으나, 이들에 의하여 발명이 한정되는 것은 아니다. 물론, 배선 패턴도 도시한 예로 한정되는 것은 아니다. 디스크 리드 부품을 사용한 회로 구성이나, 다른 배선 패턴 등, 적절하게 변조할 수 있다.

본 발명에 따르면, 정전 용량 검출 소자에 의한 검출 정밀도를 저하시키지 않고, 소규모의 회로 구성으로 저소비 전력의 신호 증폭 회로를 제공할 수 있다.

본 발명에 따르면, 정전 용량 소자를 일렉트릿 콘덴서로 구성한 센서부를 가지고, 본 발명의 신호 증폭 회로를 구비하여, 가속도 센서, 진동 센서, 음악 센서 및 마이크로폰 등을 구성할 수 있다.

Claims

교류 결합된(AC coupled) 증폭기와, 상기 교류 결합의 기준이 되는 직류 바이어스 전압을 발생하는 전압 발생 회로와, 상기 바이어스 전압을 상기 증폭기에 전달하는 전달 수단을 구비하고,

정전 용량 검출 소자가 출력하는 미소 전압 신호를 교류 성분으로서 상기 바이어스 전압에 중첩시켜서 증폭하는 신호 증폭 회로로서,

상기 정전 용량 검출 소자로부터 보았을 때, 상기 전달 수단의 입력 임피던스가 상기 정전 용량 검출 소자의 출력 임피던스보다 높아지도록 구성되는 신호 증폭 회로.
제1항에 있어서,

상기 증폭기는, 출력 단자와 이 출력 단자로부터의 피드백 신호가 입력되는 피드백 입력 단자와, 상기 미소 전압 신호를 중첩한 상기 바이어스 전압이 입력되는 신호 입력 단자를 구비하고, 상기 신호 입력 단자와 상기 피드백 입력 단자 사이에 전위차가 생기지 않도록 피드백 제어함으로써 입력 신호를 증폭하는 연산 증폭기이며,

상기 전달 수단은, 그 일단이 상기 전압 발생 회로에 접속됨과 동시에, 교류 결합 콘덴서를 통하여 상기 한쪽의 입력 단자에 접속되고, 그 타단이 상기 신호 입력 단자 및 상기 정전 용량 검출 소자의 출력 단자에 접속되는 저항기로 구성되며,

상기 저항기는, 그 양단에 전위차가 생기지 않도록 상기 피드백 제어와 연동되어 제어됨으로써, 저항값에 관계없이 고임피던스가 되도록 임피던스 변환되는, 신호 증폭 회로.
제1항에 있어서,

상기 증폭기는, 출력 단자와 이 출력 단자로부터의 피드백 신호가 입력되는 피드백 입력 단자와, 상기 미소 전압 신호를 중첩시킨 상기 바이어스 전압이 입력되는 신호 입력 단자를 구비하고, 상기 신호 입력 단자와 상기 피드백 입력 단자 사이에 전위차가 생기지 않도록 피드백 제어함으로써 입력 신호를 증폭하는 연산 증폭기이며,

상기 전달 수단은, 그 일단이 상기 전압 발생 회로에 접속되고, 그 타단이 상기 피드백 입력 단자 및 상기 정전 용량 검출 소자의 출력 단자에 접속되는 고저항 회로인, 신호 증폭 회로.
제3항에 있어서,

상기 고저항 회로는, 2개의 정류 소자를 서로 역방향을 순방향으로 하여 병렬 접속함으로써 구성되는, 신호 증폭 회로.
제3항에 있어서,

상기 고저항 회로는 고저항값 저항기에 의해 구성되는, 신호 증폭 회로.
제2항 내지 제5항 중 어느 한 항에 있어서,

상기 연산 증폭기의 상기 신호 입력 단자와, 상기 정전 용량 검출 소자의 상기 출력 단자와, 상기 전달 수단의 상기 타단을 접속하는 기판상의 배선을 둘러싸는 가드링 패턴이 구비되고, 상기 가드링 패턴과 상기 연산 증폭기의 상기 피드백 입력 단자가 접속되는, 신호 증폭 회로.
제2항 내지 제5항 중 어느 한 항에 있어서,

상기 연산 증폭기의 상기 신호 입력 단자와, 상기 정전 용량 검출 소자의 상기 출력 단자와, 상기 전달 수단의 상기 타단을 접속하는 기판상의 배선을 둘러싸는 가드 링 패턴이 구비되고, 상기 가드링 패턴과 상기 전달 수단의 상기 일단이 접속되는, 신호 증폭 회로.
상기 정전 용량 검출 소자는 일렉트릿 콘덴서(electret condenser)로 구성되며, 제1항 내지 제5항 중 어느 한 항에 기재된 신호 증폭 회로를 구비하는 가속도 센서.