JP5362469B2 - 液晶パネルの駆動回路 - Google Patents

液晶パネルの駆動回路 Download PDF

Info

Publication number
JP5362469B2
JP5362469B2 JP2009168212A JP2009168212A JP5362469B2 JP 5362469 B2 JP5362469 B2 JP 5362469B2 JP 2009168212 A JP2009168212 A JP 2009168212A JP 2009168212 A JP2009168212 A JP 2009168212A JP 5362469 B2 JP5362469 B2 JP 5362469B2
Authority
JP
Japan
Prior art keywords
operational amplifier
terminal
liquid crystal
output
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009168212A
Other languages
English (en)
Other versions
JP2010226692A (ja
Inventor
厚司 山崎
兼一 椎林
厚志 平間
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lapis Semiconductor Co Ltd
Original Assignee
Lapis Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lapis Semiconductor Co Ltd filed Critical Lapis Semiconductor Co Ltd
Priority to JP2009168212A priority Critical patent/JP5362469B2/ja
Priority to US12/709,535 priority patent/US20100214277A1/en
Publication of JP2010226692A publication Critical patent/JP2010226692A/ja
Application granted granted Critical
Publication of JP5362469B2 publication Critical patent/JP5362469B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/34—Negative-feedback-circuit arrangements with or without positive feedback
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/297—Indexing scheme relating to amplifiers the loading circuit of an amplifying stage comprising a capacitor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal (AREA)
  • Logic Circuits (AREA)

Description

本発明は、出力回路及び表示装置の駆動回路に係り、特にＦＥＤ（電界放出ディスプレイ）等の表示装置の駆動回路に設けられている出力回路、及び表示装置の駆動回路に関する。
従来の表示装置の駆動回路に設けられている出力回路では、オペアンプの出力部と帰還部との間にＥＳＤ（静電気放電）保護抵抗を設けて、オペアンプを静電気放電から保護すると共に、ＥＳＤ保護抵抗による出力部の電圧降下を抑制することが行われている（特許文献１）。
特開２００５−２０１９７４号公報
しかしながら、特許文献１に記載の表示装置の駆動回路に設けられている出力回路では、オペアンプの寄生容量及びＥＳＤ保護抵抗によって、オペアンプの入力部へ帰還される出力信号の位相が遅れ、出力信号が発振し易くなる、という問題がある。
本発明は、上記問題点を解決するためになされたもので、ＥＳＤ保護抵抗による出力部の電圧降下を抑制すると共に、出力回路の入力部へ帰還される出力信号の位相の遅れを抑制し、出力回路の発振安定性を維持することができる出力回路及び表示装置の駆動回路を提供することを目的とする。
上記目的を達成するために請求項１記載の発明に係る液晶パネルの駆動回路は、信号が入力される非反転端子、反転端子、および出力端子を備えたオペアンプと、一端が前記オペアンプの出力端子に接続され、かつ他端が液晶パネルに設けられた薄膜トランジスタのソース端子にデータ線を介して接続された出力パッドに接続され、該出力パッドに蓄積された静電気から前記オペアンプの出力端子を保護すると共に、前記オペアンプの出力端子から出力された信号の直流成分を電圧降下させる第１の保護抵抗と、一端が前記第１の保護抵抗の他端に接続され、かつ他端が前記オペアンプの反転端子に接続され、前記出力パッドに蓄積された静電気から前記オペアンプの反転端子を保護すると共に、前記第１の保護抵抗で電圧降下された信号の電位が前記オペアンプの非反転端子に入力されたデータ信号と同電位になるようにした第２の保護抵抗と、一端が前記オペアンプの出力端子に接続され、かつ他端が前記オペアンプの反転端子に接続され、前記出力端子から出力された信号の交流成分を前記反転端子に負帰還させるコンデンサと、を含んで構成されている。
請求項１の発明によれば、オペアンプの出力端を第１の保護抵抗の一端及びコンデンサの一端と接続し、第１の保護抵抗の他端を負荷及び第２の保護抵抗の一端と接続し、第２の保護抵抗の他端及びコンデンサの他端をオペアンプの帰還入力に接続することで、オペアンプの帰還入力へ入力される信号の位相の遅れを抑制することができる。
請求項１の発明によれば、第１の保護抵抗及び第２の保護抵抗を保護抵抗としているため、オペアンプを静電気放電による破壊から保護することができる。
請求項１の発明によれば、負荷へ出力される信号の電位をオペアンプへ入力される入力信号と同電位にすることができる。
また、請求項２の発明に係る表示パネルの駆動回路において、前記液晶パネルは、一端が前記薄膜トランジスタのドレイン端子に接続され他端が予め定められた基準電位に接続された液晶セル容量を備え、前記オペアンプの非反転端子に、前記基準電位より高い電位のデータ信号が予め定められた時間入力されると、前記液晶パネルに画像が表示され、前記オペアンプの非反転端子に、前記基準電位より低い電位のデータ信号が予め定められた時間入力されると、前記液晶パネルの画像が非表示となり、前記表示パネルは、前記オペアンプの出力端から出力された信号に応じて流れる電流で駆動される表示装置である。
請求項２の発明によれば、表示パネルをオペアンプの出力端から出力される信号に応じて流れる電流で駆動させることができる。
以上説明したように請求項１の発明によれば、インピーダンス変換手段の出力端に第１の抵抗の一端及びコンデンサの一端を接続し、第１の抵抗の他端に負荷及び第２の抵抗の一端を接続し、第２の抵抗の他端及びコンデンサの他端をインピーダンス変換手段の帰還入力に接続することで、インピーダンス変換手段の帰還入力へ帰還される信号の位相の遅れを抑制することができる、という効果が得られる。
また、請求項２の発明によれば、第１の抵抗及び第２の抵抗を蓄積された静電気に対する保護抵抗として用いているため、インピーダンス変換手段を静電気放電による破壊から保護することができる、という効果が得られる。
また、請求項３の発明によれば、インピーダンス変換手段にオペアンプを用いているため、負荷へ出力される電位をオペアンプに入力される信号と同電位にすることができる、という効果が得られる。
また、請求項４の発明によれば、出力回路を複数用いて、インピーダンス変換手段へ入力された信号を表示装置へ出力し、表示装置を駆動することができる、という効果が得られる。
また、請求項５の発明によれば、表示装置をインピーダンス変換手段の出力端から出力される信号に応じて流れる電流で駆動させることができる、という効果が得られる。
また、請求項６の発明によれば、液晶表示装置を用いているので、液晶素子の光透過率を変化させて、光を透過または遮光することができる、という効果が得られる。
本実施の形態に係る液晶表示装置の概略構成図である。 本実施の形態に係る液晶表示装置の駆動回路の構成図である。
以下、図面を参照して本発明の実施の形態を詳細に説明する。
本実施の形態は、インピーダンス変換手段としてオペアンプを用い、液晶表示装置の駆動回路のボルテージフォロア回路に本発明を適用したものである。
図１に示すように、本実施の形態に係る液晶表示装置１０は、表示デバイスとしての液晶パネル１２とゲートドライバ１４とソースドライバ１６とで構成されている。
液晶パネル１２は、所定の間隔を隔てて対向配置された図示しない一対の透明電極の間に液晶が封入された複数の液晶セル容量１８、図１のＸ方向に一定間隔で配置されると共に、各々Ｙ方向に沿って延びるｍ本のデータ線２０１〜２０ｍ、図１のＹ方向に沿って一定間隔で配置されると共に、Ｘ方向に沿って延びるｎ本のゲート線２２１〜２２ｎ、及びｍ本のデータ線２０１〜２０ｍとｎ本のゲート線２２１〜２２ｎとの交差位置（画素位置）の近傍に各々配置された薄膜トランジスタ（以下、ＴＦＴという。）２４で構成されている。
各々の液晶セル容量１８の一方の透明電極は、ＴＦＴ２４のドレイン端子に接続され、他方の透明電極は、所定の基準電位ＶＣＯＭを備えた部位に接続されている。
各々のＴＦＴ２４のソース端子は、データ線２０に接続され、ゲート端子は、ゲート線２２に接続されている。
ゲートドライバ１４は、ｎ個の駆動回路を備え、駆動回路の各々は、ゲート線２２１〜２２ｎと接続されている。
ソースドライバ１６は、ｍ個の駆動回路２６１〜２６ｍで構成されている。
ｍ個の駆動回路２６１〜２６ｍの各々は、同一の構成であり、それぞれデータ線２０１〜２０ｍと接続されている。
次に、図２を参照してｍ個の駆動回路２６１〜２６ｍの１つについて説明する。
レイル・ツー・レイル（rail to rail）動作を行うオペアンプ３０の非反転入力端子は、図示しない入力信号生成部と接続され、反転入力端子は、オペアンプ３０の反転入力端子を、出力パッド２８等に蓄積された静電気の放電による破壊から保護する第１の保護抵抗３２の一端と接続されると共に、オペアンプ３０の出力端子（ＯＵＴ）から出力される位相遅れのないデータ信号を反転入力端子へ帰還させるコンデンサ３４の一端と接続されている。また、オペアンプ３０の出力端子（ＯＵＴ）は、コンデンサ３４の他端と接続されると共に、オペアンプ３０の出力端子（ＯＵＴ）を蓄積された静電気の放電による破壊から保護する第２の保護抵抗３６を介して第１の保護抵抗３２の他端及び出力パッド２８と接続されている。なお、第１の保護抵抗３２は本発明に係る第２の抵抗に対応しており、第２の保護抵抗３６は本発明に係る第１の抵抗に対応している。
出力パッド２８は、データ線２０を介して液晶パネル１２と接続されている。
次に液晶表示装置１０の動作について説明する。
ゲートドライバ１４からゲート線２２へゲート信号が所定時間入力されると、ゲート信号が入力されたゲート線２２と接続されている１ライン分のＴＦＴ２４がオン状態となる。
図示しない入力信号生成部から１または複数のオペアンプ３０の非反転入力端子に基準電位ＶＣＯＭより高い電位の入力信号が所定時間入力されると、オペアンプ３０の出力端子（ＯＵＴ）からデータ信号が出力される。
入力信号が入力されたオペアンプ３０の出力端子（ＯＵＴ）から出力されたデータ信号の交流成分は、コンデンサ３４を介して負帰還されてオペアンプ３０の反転入力端子へ入力される。また、オペアンプ３０の出力端子（ＯＵＴ）から出力されたデータ信号の直流成分は、第２の保護抵抗３６によって電圧降下し、入力信号と同電位の出力信号となって出力パッド２８を介して対応するデータ線２０へ入力されると共に、第１の保護抵抗３２を介してオペアンプ３０の反転入力端子へ入力される。
データ線２０へデータ信号が入力されると、データ線２０と接続されているＴＦＴ２４のソース端子へデータ信号が入力される。
ゲート信号が入力されてオン状態になったＴＦＴ２４のソース端子にデータ信号が入力されると、ＴＦＴ２４のソース端子からドレイン端子を介して液晶セル容量１８にドレイン電流が流れ、液晶セル容量１８は、充電されると共に、液晶の光透過率が変化する。これにより、液晶パネル１２に１ライン分の画像が表示される。
そして、ゲートドライバ１４によって、ゲート信号を入力するゲート線２２を次のラインへ切り替えて上記処理を繰り返すことで、液晶パネル１２に画像が表示される。
図示しない入力信号生成部から１または複数のオペアンプ３０の非反転入力端子に基準電位ＶＣＯＭより低い電位の入力信号が所定時間入力されると、オペアンプ３０の出力端子（ＯＵＴ）は、データ信号を出力する。
データ信号が出力された出力端子（ＯＵＴ）と第２の保護抵抗３６、出力パッド２８、データ線２０、及びＴＦＴ２４を介して接続されている液晶セル容量１８のうち、オンしているＴＦＴ２４のドレイン端子と接続されている液晶セル容量１８は、充電されていた電荷が放電されると共に、液晶の光透過率が変化する。
液晶セル容量１８から放電された放電電流は、データ線２０、出力パッド２８、第２の保護抵抗３６、及びオペアンプ３０の出力端子（ＯＵＴ）を介してオペアンプ３０内のグランドへ流れると共に、データ線２０、出力パッド２８、及び第１の保護抵抗３２を介してオペアンプ３０の反転入力端子へ流れる。
これにより、液晶パネル１２に表示された１ライン分の画像を非表示にする。
そして、ゲートドライバ１４によって、ゲート信号を入力するゲート線２２の次のラインへ切り替えて上記処理を繰り返すことで、液晶パネル１２に表示された画像を非表示にする。
以上説明したように、本実施の形態に係る液晶表示装置は、オペアンプの反転入力端子を、第１の保護抵抗及び第２の保護抵抗を介して出力端子と接続すると共に、コンデンサを介して出力端子と接続しているので、直流成分については、出力パッドに出力される電圧が、保護抵抗によって電圧降下されて入力電圧と同電位になると共に、交流成分については、反転入力端子と出力端子との間に接続されたコンデンサによって、オペアンプの出力端子から出力される出力信号が負帰還されることから、発振条件を満たさなくなるので、オペアンプの発振安定性を維持することができる。
なお、本実施の形態では、液晶パネル１２を用いた場合を説明したが、ＦＥＤ（電界放出ディスプレイ）、プラズマディスプレイ、有機ＥＬディスプレイ等の他のディスプレイに適用することもできる。
また、本実施の形態では、レイル・ツー・レイル（rail to rail）動作を行うオペアンプ３０を用いた場合を説明したが、レイル・ツー・レイル（rail to rail）動作を行うオペアンプに代えてシンク・アンド・ソース（Sink & Source）型のオペアンプを用いてもよい。
さらに、本実施の形態では、インピーダンス変換手段としてオペアンプを用いた場合を説明したが、オペアンプに代えて減衰器を用いてもよい。
１０ 液晶表示装置
１２ 液晶パネル
１４ ゲートドライバ
１６ ソースドライバ
１８ 液晶セル容量
２０ データ線
２２ ゲート線
２４ 薄膜トランジスタ
２６ 駆動回路
２８ 出力パッド
３０ オペアンプ
３２ 第１の保護抵抗
３４ コンデンサ
３６ 第２の保護抵抗
ＶＣＯＭ 基準電位

Claims (2)

  1. 信号が入力される非反転端子、反転端子、および出力端子を備えたオペアンプと、
    一端が前記オペアンプの出力端子に接続され、かつ他端が液晶パネルに設けられた薄膜トランジスタのソース端子にデータ線を介して接続された出力パッドに接続され、該出力パッドに蓄積された静電気から前記オペアンプの出力端子を保護すると共に、前記オペアンプの出力端子から出力された信号の直流成分を電圧降下させる第１の保護抵抗と、
    一端が前記第１の保護抵抗の他端に接続され、かつ他端が前記オペアンプの反転端子に接続され、前記出力パッドに蓄積された静電気から前記オペアンプの反転端子を保護すると共に、前記第１の保護抵抗で電圧降下された信号の電位が前記オペアンプの非反転端子に入力されたデータ信号と同電位になるようにした第２の保護抵抗と、
    一端が前記オペアンプの出力端子に接続され、かつ他端が前記オペアンプの反転端子に接続され、前記出力端子から出力された信号の交流成分を前記反転端子に負帰還させるコンデンサと、
    を含む液晶パネルの駆動回路。
  2. 前記液晶パネルは、一端が前記薄膜トランジスタのドレイン端子に接続され他端が予め定められた基準電位に接続された液晶セル容量を備え、
    前記オペアンプの非反転端子に、前記基準電位より高い電位のデータ信号が予め定められた時間入力されると、前記液晶パネルに画像が表示され、
    前記オペアンプの非反転端子に、前記基準電位より低い電位のデータ信号が予め定められた時間入力されると、前記液晶パネルの画像が非表示となる、
    請求項１記載の液晶パネルの駆動回路。
JP2009168212A 2009-02-26 2009-07-16 液晶パネルの駆動回路 Active JP5362469B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2009168212A JP5362469B2 (ja) 2009-02-26 2009-07-16 液晶パネルの駆動回路
US12/709,535 US20100214277A1 (en) 2009-02-26 2010-02-22 Output circuit and driving circuit for display device

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009044362 2009-02-26
JP2009044362 2009-02-26
JP2009168212A JP5362469B2 (ja) 2009-02-26 2009-07-16 液晶パネルの駆動回路

Publications (2)

Publication Number Publication Date
JP2010226692A JP2010226692A (ja) 2010-10-07
JP5362469B2 true JP5362469B2 (ja) 2013-12-11

Family

ID=42630560

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009168212A Active JP5362469B2 (ja) 2009-02-26 2009-07-16 液晶パネルの駆動回路

Country Status (2)

Country Link
US (1) US20100214277A1 (ja)
JP (1) JP5362469B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5288479B2 (ja) * 2009-04-27 2013-09-11 ルネサスエレクトロニクス株式会社 表示パネルドライバ
JP2012181329A (ja) * 2011-03-01 2012-09-20 Funai Electric Co Ltd 液晶表示装置
JP5644589B2 (ja) * 2011-03-01 2014-12-24 船井電機株式会社 液晶表示装置
KR20230001623A (ko) * 2021-06-28 2023-01-05 삼성디스플레이 주식회사 데이터 구동부 및 이를 포함하는 표시 장치
US20230109442A1 (en) * 2021-10-01 2023-04-06 Novatek Microelectronics Corp. Readout circuit and output circuit for reducing resistance

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52103993A (en) * 1976-02-11 1977-08-31 Rank Organisation Ltd Liquid crystal display unit
JP2522567Y2 (ja) * 1990-10-09 1997-01-16 日本ヒューレット・パッカード株式会社 負帰還演算増幅器の位相補償回路
JPH0666124U (ja) * 1993-02-12 1994-09-16 株式会社アドバンテスト 定電圧回路
US5883477A (en) * 1996-10-21 1999-03-16 Thomson Consumer Electronics, Inc. Pincushion control circuit
JP4770001B2 (ja) * 2000-06-22 2011-09-07 日本テキサス・インスツルメンツ株式会社 駆動回路及び電圧ドライバ
JP3450290B2 (ja) * 2000-10-17 2003-09-22 山形日本電気株式会社 液晶パネル駆動回路
KR100363095B1 (ko) * 2000-12-06 2002-12-05 삼성전자 주식회사 정전기 방전 보호를 위한 액정 표시 장치 드라이버 회로
US7605649B2 (en) * 2001-03-13 2009-10-20 Marvell World Trade Ltd. Nested transimpedance amplifier
JP4303545B2 (ja) * 2003-09-09 2009-07-29 富士通株式会社 可動エレメント装置
JP3942595B2 (ja) * 2004-01-13 2007-07-11 沖電気工業株式会社 液晶パネルの駆動回路
TW200614846A (en) * 2004-09-24 2006-05-01 Hosiden Corp Signal amplifying circuit and acceleration sensor having the same
JP5030216B2 (ja) * 2007-06-20 2012-09-19 日置電機株式会社 電流電圧変換回路

Also Published As

Publication number Publication date
JP2010226692A (ja) 2010-10-07
US20100214277A1 (en) 2010-08-26

Similar Documents

Publication Publication Date Title
JP5581261B2 (ja) 半導体装置、表示装置および電子機器
US9772532B2 (en) Electrostatic discharge circuit and liquid crystal display device including the same
US10481448B2 (en) Liquid crystal display
KR101995714B1 (ko) 표시장치
US8330884B2 (en) Pixel array substrate
JP5362469B2 (ja) 液晶パネルの駆動回路
US10042223B2 (en) TFT arrays, display panels, and display devices
US20160027372A1 (en) Array substrate, display panel and display device
US20150054724A1 (en) Liquid crystal device and display device
TWI482428B (zh) 放大電路
US20090244421A1 (en) Display apparatus
JP2004117608A (ja) 表示装置用駆動回路及び電圧生成回路並びにそれを用いた表示装置
KR102182954B1 (ko) 정전기 방전 회로와 이를 포함하는 액정 디스플레이 장치
US9257087B2 (en) Display devices and pixel driving methods therefor
KR102397866B1 (ko) 정전기 방전회로 및 이를 포함하는 표시장치
JP2012073306A (ja) 表示装置
CN100399133C (zh) 液晶显示板保护电路以及液晶显示器
JP4951841B2 (ja) 液晶パネル
JP5027464B2 (ja) 電源装置、液晶駆動装置、表示装置
CN103778895B (zh) 自我侦测电荷分享模块
JP2003298057A5 (ja)
JP2011145447A (ja) 表示素子駆動回路、電気光学装置及び電子機器
JP2018092013A (ja) 液晶表示装置および液晶表示装置の駆動方法
US9664970B2 (en) LCD panel wherein TFT units to mitigate gate signal delay are disposed opposite to the gate driver and connected to individual gate lines
JP2007212688A (ja) 液晶表示素子

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120627

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130606

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130611

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130809

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130827

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130904

R150 Certificate of patent or registration of utility model

Ref document number: 5362469

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150