JP5644589B2 - 液晶表示装置 - Google Patents

Description

本発明は、アクティブマトリクス型の液晶表示装置に用いられる階調電圧の生成に関する。

アクティブマトリクス型の液晶表示装置は、対向する２つの基板と、これらの基板間に封入された液晶層とを有し、一方の基板に、マトリクス状に配置された複数の画素電極と、各画素電極に対応して設けられたＴＦＴ（Thin Film Transistor；薄膜トランジスタ）のようなスイッチ素子と、各スイッチ素子に接続される信号電極および走査電極とを備え、他方の基板に各画素電極と対向する対向電極を備えたものである。

このようなアクティブマトリクス型液晶表示装置においては、画素電極と対向電極との対向部分に画素が形成され、両電極間に印加される電圧に応じて液晶分子の配列方向が変化し、光の透過率が変化する。この場合、印加されるビデオ信号に応じた電圧（ソース電圧ともいう）は、極性が正負に変化する交流電圧となる。これは、電極間に直流電圧を印加すると、液晶層中の不純物等が一方の電極に集中して、液晶層の劣化を早めるからである。そこで、例えば１フレームごとに正負を反転するフレーム反転方式などによって、ソース電圧を交流駆動することが行なわれている（例えば、特許文献１−３参照）。

ところで、ソース電圧はビデオ信号の階調値（例えば、２５６階調）に応じた電圧値を備え、各電圧値と液晶層の光の透過率とが対応することで出力映像の階調を再現する。そのため、階調値に応じたソース電圧を生成するために、従来では、基準となる電圧（以下、階調電圧と記載する）をもとに、以下のようにソース電圧を生成する。まず、ソース電圧の最大値に対応する電圧、中間値に対応する電圧、及び最低値に対応する電圧をそれぞれ生成する。そして、生成された各電圧の間に位置する電圧をラダー抵抗を用いた抵抗分圧により取り出す。

特開２００６−１１３３０１号公報 特開２００６−１５４３７９号公報 特開平３−１５５５２３号公報

上記した階調電圧は、従来、ＤＣ／ＤＣコンバータをもとに入力電圧を降圧して生成することが一般的であるが、ＤＣ／ＤＣコンバータは高価なため、製品のコストを押上げていた。

本発明は、上記課題にかんがみてなされたもので、階調電圧を生成する際に用いられるＤＣ／ＤＣコンバータを抹消した液晶表示装置の提供を目的とする。

上記課題を解決するために、本発明では、ビデオ信号の階調値に応じたソース電圧が供給される第１の基板と、前記第１の基板に対して対向するよう配置される第２の基板と、前記第１の基板と前記第２の基板の間に配置される液晶層と、前記第１の基板に供給されるソース電圧のもととなる階調電圧を生成する階調電圧生成回路と、を備える液晶表示装置において、前記階調電圧生成回路は、出力端子と反転入力端子とが接続されて帰還ループを構成し、非反転入力端子に供給される入力信号を非反転増幅する演算増幅器と、前記演算増幅器の前記出力端子と前記反転入力端子との間に直列に接続された抵抗と、
前記抵抗と並列接続されたコンデンサーと、を有する構成としてある。

上記のように構成された発明では、階調電圧を生成するために用いられる階調電圧生成回路は、出力端子と反転入力端子とが接続されて帰還ループを構成し、非反転入力端子に供給される入力信号を非反転増幅する演算増幅器を有する。この演算増幅器の出力端子と反転入力端子との間には抵抗が直列に接続され、この抵抗と並列にコンデンサーが接続されている。

そのため、演算増幅器の出力端子に抵抗を接続することで、電流利得を稼ぐことができるが、この抵抗に係る負荷を軽減する必要が生じる。そこで、抵抗に対して並列にコンデンサーを接続することで、抵抗の負荷をコンデンサーにより軽減するよう構成されている。その結果、ＤＣ／ＤＣ回路を用いることなく階調電圧を生成することが可能となる。

以上説明したように本発明によれば、階調電圧を生成する際に用いられるＤＣ／ＤＣコンバータを用いることなく回路を構成することができる。

本発明に係るアクティブマトリクス型液晶表示装置および階調電圧生成回路の一実施形態を示した図である。 液晶パネル２０の概略断面図である。 Ｘドライバの概略構成図である。 基準電圧（ＧＭＡ１〜ＧＭＡ１４）を示す図である。 階調電圧生成回路３０の一例としての構成を示す図である。 第２階調電圧生成回路４０の出力波形を示す。

以下、下記の順序に従って本発明の実施形態を説明する。
１．第１の実施形態：
２．その他の実施形態：

１．第１の実施形態：
以下、図を参照して、この発明に係る液晶表示装置１００を具体化した第１の実施の形態について説明する。図１は、本発明に係るアクティブマトリクス型液晶表示装置および階調電圧生成回路の一実施形態を示した図である。ここでは、本発明を液晶テレビに適用した場合を例に挙げている。

１０は、液晶パネル２０を駆動するための液晶駆動部であって、ビデオ信号を出力する映像処理回路１１と、タイミング信号を出力するタイミングコントローラ１２と、各種制御を行なうマイクロコンピュータ１３とが内蔵されたワンチップＩＣにより構成される。液晶駆動部１０には、テレビ信号や外部入力信号のほか、リモコンからのリモコン信号も入力される。

液晶パネル２０には、Ｘドライバ（ソースドライバ）２１、Ｙドライバ（ゲートドライバ）２２、アレイ基板２３および対向電極基板２４が備わっている。液晶駆動部１０から出力されるタイミングパルスなどの制御信号は、Ｘドライバ２１とＹドライバ２２に与えられ、液晶駆動部１０から出力されるビデオ信号は、Ｘドライバ２１に与えられる。Ｘドライバ２１は、ビデオ信号により指定された階調値に応じたソース電圧を生成する。

図２は、液晶パネル２０の概略断面図である。液晶パネル２０は、アレイ基板２３と対向電極基板２４との間に液晶層５０が封入された構造となっている。アレイ基板２３には、走査電極２６、信号電極２７、ＴＦＴ（薄膜トランジスタ）２８、画素電極２９が形成されている。画素電極２９は、基板上にマトリクス状に配置され、各画素電極２９に対応してＴＦＴ２８が設けられる。ＴＦＴ２８のドレインは、対応する画素電極２９と接続されている。走査電極２６はＹドライバ２２からの駆動信号をＴＦＴ２８のゲートに供給し、信号電極２７はＸドライバ２１からの出力電圧をＴＦＴ２８のソースに供給する。対向電極基板２４には、アレイ基板２３の画素電極２９と対向する対向電極２５が全面的に形成されている。この対向電極２５には、コモン電圧が印加される。Ｘドライバ２１は、Ｙドライバ２２により選択されたＴＦＴ２８を介して、ビデオ信号の階調値に応じたソース電圧を画素電極２９へ与え、画素電極２９と対向電極２５との対向部分に形成される画素に電圧を書き込む。

以上において、アレイ基板２３は、本発明における第１の基板の一実施形態を構成し、対向電極基板２４は、本発明における第２の基板の一実施形態を構成する。

図３は、Ｘドライバの概略構成図である。本実施形態に係るＸドライバ２１は、入力ラッチ部２１ａと、シフトレジスタ２１ｂと、データラッチ部２１ｃと、Ｄ／Ａコンバータ２１ｄと、出力バッファ２１ｅと、ガンマ回路２１ｆと、階調電圧生成回路３０と、を備えて構成されている。液晶駆動部１０から出力されたビデオ信号は、入力ラッチ部２１ａにより制御信号に応じてラッチされ、シフトレジスタ２１ｂの制御のもと、データラッチ部２１ｃを経由してＤ／Ａコンバータ２１ｄに出力される。Ｄ／Ａコンバータ２１ｄは、ガンマ回路２１ｆから供給される基準電圧（ＧＭＡ１〜ＧＭＡ１４）により、ビデオ信号の階調値に応じたソース電圧を生成し、出力バッファを経由して液晶パネル２０に出力する。ここで、基準電圧（ＧＭＡ１〜ＧＭＡ１４）は、階調電圧生成回路３０が生成する階調電圧（ＶＤＤＡ、Ｈａｌｆ−ＶＤＤＡ）をもとに生成される。

図４は、基準電圧（ＧＭＡ１〜ＧＭＡ１４）を示す図である。本実施形態に係る基準電圧は、正極性側の電圧ＧＭＡ１〜ＧＭＡ７と、負極性側の電圧ＧＭＡ８〜ＧＭＡ１４により構成される。ガンマ回路２１ｆは、抵抗を直列接続したラダー抵抗を備え、階調電圧生成回路３０から供給される階調電圧（ＶＤＤＡ、Ｈａｌｆ−ＶＤＤＡ）を各抵抗の分圧比に応じて取り出すことにより基準電圧が生成される。より具体的には、基準電圧の最大値となる電圧ＶＤＤＡと、この電圧ＶＤＤＡの半分の電圧であるＨａｌｆ−ＶＤＤＡとの間を抵抗分割して基準電圧（ＧＭＡ１〜ＧＭＡ７）を生成し、Ｈａｌｆ−ＶＤＤＡとＧＮＤとの間を抵抗分割して基準電圧（ＧＭＡ８〜ＧＭＡ１４）を生成する。例えば、階調電圧ＶＤＤＡが１０．８Ｖの場合は、Ｈａｌｆ−ＶＤＤＡは５．４Ｖである。

次に、階調電圧生成回路３０について説明する。図５は、階調電圧生成回路３０の一例としての構成を示す図である。本実施形態に係る階調電圧生成回路３０は、ＶＤＤＡを生成する第１階調電圧生成回路３１と、Ｈａｌｆ−ＶＤＤＡを生成する第２階調電圧生成回路４０と、を備えて構成されている。上記のように、ＶＤＤＡはＨａｌｆ−ＶＤＤＡに対して約２倍の電圧値を持つ。

第１階調電圧生成回路３１は、図示しない電源回路から供給される電源電圧を降圧する降圧回路により構成される。降圧回路の構成の一例としては、トランジスタのスイッチ動作により降圧を行うＤ／Ｄコンバータである。さらに、降圧回路の出力は、コンデンサーを介してガンマ回路２１ｆの入力端子に接続されており、この降圧回路の出力端子ｃからＶＤＤＡが取り出され、ガンマ回路２１ｆに供給される。

第２階調電圧生成回路４０は、入力電圧生成回路４１と、この入力電圧生成回路４１の出力を非反転増幅する演算増幅器４２と、演算増幅器４２からの出力を充電するコンデンサーＣ３を備えて構成されている。

入力電圧生成回路４１は、ガンマ回路２１ｆの出力端子（ＯＵＴ＿ＧＭＡ７、ＯＵＴ＿ＧＭＡ８）に接続された抵抗Ｒ１〜Ｒ３及びコンデンサーＣ１により構成され、抵抗Ｒ２及びＲ３が接続された中点は演算増幅器４２の非反転入力端子ａに接続されている。ここで、抵抗Ｒ２及びＲ３は同じ抵抗値であるため、非反転入力端子ａには、基準電圧ＧＭＡ７と基準電圧ＧＭＡ８との中間電位（即ち、理想とするＨａｌｆ−ＶＤＤＡの電圧）が入力電圧として供給される。

演算増幅器４２は、図示しない電源回路から１２Ｖの電源の供給を受け、入力電圧生成回路４１から供給される入力電圧を非反転増幅する。演算増幅器４２は、出力端子ｃが反転入力端子ｂに接続されており、全帰還型（帰還率１００％）のボルテージフォロワを構成している。即ち、本実施形態では、演算増幅器４２の電圧増幅率は１となり、演算増幅器４２の出力端子ｃには、入力電圧と同じ電圧が出力される。さらに、演算増幅器４２の出力は、コンデンサーＣ３を介してガンマ回路２１ｆの入力端子に接続されており、この演算増幅器４２の出力端子ｃからＨａｌｆ−ＶＤＤＡが取り出され、ガンマ回路２１ｆに供給される。なお、演算増幅器４２を駆動するために１２Ｖの電源を供給することは一例であり、これに限定されない。

また、演算増幅器４２の出力端子ｃと反転入力端子ｂとの間には、演算増幅器４２の増幅率を調整するための抵抗Ｒ４が接続されている。さらに、この抵抗Ｒ４には、コンデンサーＣ４が並列接続され、並列回路が構成されている。

＜＜本発明の効果について＞＞
図６は、第２階調電圧生成回路４０の出力波形を示す。ここで、図６Ａは、本実施形態に係る第２階調電圧生成回路４０の電流波形を示す。また、図６Ｂは、抵抗Ｒ４に流れる電流成分を示し、図６Ｃは、コンデンサーＣ４に流れる電流成分を示す。なお、図６に示す波形図は、縦軸が電流値（Ａ）であり、横軸が時間軸（２０μｓｅｃオーダー）である。

本実施形態では、演算増幅器４２の出力端子ｃには抵抗Ｒ４が接続されており、第２階調電圧生成回路４０におけるオープンループゲインを調整する。即ち、抵抗Ｒ４は演算増幅器４２の飽和を抑制するよう作用し、第２階調電圧生成回路４０での電流利得を稼ぐ。ここで、演算増幅器４２の出力端子ｃを抵抗Ｒ４を介してガンマ回路２１ｆに接続する場合、図６Ａに示す電流が抵抗Ｒ４のみに流れることとなり、抵抗Ｒ４の発熱が大きくなりすぎる場合もおこりうる。

一方、本実施形態では、抵抗Ｒ４と並列にコンデンサーＣ４を接続することにより、演算増幅器４２の出力端子ｃから流れる電流Ｉａは、概略的には、抵抗Ｒ４に流れる電流Ｉｒと、コンデンサーＣ１に流れる電流Ｉｃとの総和となる。即ち、コンデンサーＣ４を用いることで抵抗Ｒ４に生じる電流量を少なくすることが可能となる。

なお、電流Ｉｒと電流Ｉｃは、以下の式（１）及び式（２）より求めることができる。
Ｉｒ＝Ｖｏｕｔ／Ｒ２ …（１）
Ｉｃ＝Ｃ・ｄＶｏｕｔ／ｄｔ …（２）
ここで、Ｖｏｕｔは、演算増幅器４２の出力端子ｃの電圧、Ｃはコンデンサーの容量（Ｆ：ファラッド）である。

また、抵抗Ｒ４にコンデンサーを並列接続する構成とすれば、第２階調電圧生成回路４０において得たい電流のゲイン量をより算出し易くすることが可能となる。

そして、演算増幅器４２の入力電圧を基準電圧の中間値に応じた値とすることで、Ｈａｌｆ−ＶＤＤＡの電圧値をより精度よく設定することができる。また、本実施形態では、演算増幅器４２の入力電圧を、ガンマ回路から出力される基準電圧値の中間の電圧となるよう設定しているため、ガンマ回路との対応を取ることができるとともに、基準電圧が変更された場合でも柔軟に対応することが可能となる。

更に、本実施形態では、Ｈａｌｆ−ＶＤＤＡというＶＤＤＡより電圧値が低い電圧を生成する際に演算増幅器４２を用いることで、演算増幅器４２の耐圧を小さくすることができ、より本発明を実行可能たらしめている。

２．その他の実施形態：
本発明は様々な実施形態が存在する。
液晶表示装置は、テレビジョン受像機以外にも、チューナー部を備えない表示装置であってもよい。
また、階調電圧生成回路３０は、Ｘドライバ２１の内部に実装される構成であってもよい。

なお、本発明は上記実施例に限られるものでないことは言うまでもない。当業者であれば言うまでもないことであるが、
・上記実施例の中で開示した相互に置換可能な部材および構成等を適宜その組み合わせを変更して適用すること
・上記実施例の中で開示されていないが、公知技術であって上記実施例の中で開示した部材および構成等と相互に置換可能な部材および構成等を適宜置換し、またその組み合わせを変更して適用すること
・上記実施例の中で開示されていないが、公知技術等に基づいて当業者が上記実施例の中で開示した部材および構成等の代用として想定し得る部材および構成等と適宜置換し、またその組み合わせを変更して適用すること
は本発明の一実施例として開示されるものである。

１０…液晶駆動部、１１…映像処理回路、１２…タイミングコントローラ、１３…マイクロコンピュータ、２０…液晶パネル、２１…Ｘドライバ、２２…Ｙドライバ、２３…アレイ基板、２４…対向電極基板、２５…対向電極、２６…走査電極、２７…信号電極、２８…ＴＦＴ、２９…画素電極、３０…階調電圧生成回路、３１…第１階調電圧生成回路、４０…第２階調電圧生成回路、４１…入力電圧生成回路、４２…演算増幅器、５０…液晶層

Claims (3)

1. ビデオ信号の階調値に応じたソース電圧が供給される第１の基板と、前記第１の基板に対して対向するよう配置される第２の基板と、前記第１の基板と前記第２の基板の間に配置される液晶層と、前記第１の基板に供給する前記ソース電圧を生成するドライバと、前記ドライバが前記ソース電圧を生成するための階調電圧を生成する階調電圧生成回路と、を有し、
   前記階調電圧生成回路は、
   出力端子と反転入力端子とが接続されて帰還ループを構成し、非反転入力端子に供給される入力信号を非反転増幅する演算増幅器と、
   前記演算増幅器の前記出力端子と前記反転入力端子との間に直列に接続された抵抗と、
   前記抵抗と並列接続されたコンデンサーと、を有し、
   前記ドライバは、前記階調電圧生成回路から供給される前記階調電圧をラダー抵抗で抵抗分割して、前記ビデオ信号の階調値に応じたソース電圧を生成する、ことを特徴とする液晶表示装置。
2. 前記演算増幅器により増幅される出力電圧の値は、前記ラダー抵抗が生成する基準電圧の中間値をもとに生成されることを特徴とする請求項１に記載の液晶表示装置。
3. 前記階調電圧生成回路は、第１の階調電圧を生成する第１の階調電圧生成回路と、前記第１の階調電圧の半分の電圧値である第２の階調電圧を生成する第２の階調電圧生成回路とで構成され、
   前記演算増幅器は、前記第２の階調電圧生成回路に備えられることを特徴とする請求項１又は請求項２のいずれかに記載の液晶表示装置。

Images