JP5687487B2 - 駆動回路 - Google Patents
駆動回路 Download PDFInfo
- Publication number
- JP5687487B2 JP5687487B2 JP2010292959A JP2010292959A JP5687487B2 JP 5687487 B2 JP5687487 B2 JP 5687487B2 JP 2010292959 A JP2010292959 A JP 2010292959A JP 2010292959 A JP2010292959 A JP 2010292959A JP 5687487 B2 JP5687487 B2 JP 5687487B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- gradation
- output
- video
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004973 liquid crystal related substance Substances 0.000 description 48
- 239000000758 substrate Substances 0.000 description 18
- 238000010586 diagram Methods 0.000 description 12
- 239000011521 glass Substances 0.000 description 11
- 238000000034 method Methods 0.000 description 10
- 239000010409 thin film Substances 0.000 description 6
- 230000001105 regulatory effect Effects 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 4
- 239000003566 sealing material Substances 0.000 description 3
- 230000003321 amplification Effects 0.000 description 2
- 238000013459 approach Methods 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 239000003086 colorant Substances 0.000 description 1
- 230000001276 controlling effect Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000009189 diving Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000009191 jumping Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3685—Details of drivers for data electrodes
- G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0291—Details of output amplifiers or buffers arranged for use in a driving circuit
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0219—Reducing feedthrough effects in active matrix panels, i.e. voltage changes on the scan electrode influencing the pixel voltage due to capacitive coupling
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0238—Improving the black level
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0271—Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping
- G09G2320/0276—Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping for the purpose of adaptation to the characteristics of a display device, i.e. gamma correction
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/02—Details of power systems and of start or stop of display operation
- G09G2330/028—Generation of voltages supplied to electrode drivers in a matrix display other than LCD
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3614—Control of polarity reversal in general
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
- G09G3/3655—Details of drivers for counter electrodes, e.g. common electrodes for pixel capacitors or supplementary storage capacitors
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3696—Generation of voltages supplied to electrode drivers
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal Display Device Control (AREA)
- Liquid Crystal (AREA)
Description
液晶表示装置は、基本的には、少なくとも一方が透明なガラス等からなる二枚の(一対の)基板の間に、液晶層を挟持した、所謂、液晶表示パネルを有し、この液晶表示パネルの基板に形成したサブピクセル形成用の各種電極に選択的に電圧を印加して、所定サブピクセルの点灯と消灯を行うもので、コントラスト性能、高速表示性能に優れている。
一般に、液晶表示パネルは、映像線を有し、液晶表示パネル内の各サブピクセルの画素電極には、この映像線を介して、ドレインドライバから階調電圧が入力される。
ドレインドライバは、多階調電圧生成回路と、この多階調電圧生成回路で生成された多階調電圧の中から、表示データに対応する1つの階調電圧を選択する階調電圧選択回路と、階調電圧選択回路で選択された1つの階調電圧が入力されるアンプ回路とを備えている。
しかしながら、ドレインドライバのアンプ回路では、完全なGND電位(0V)を出力することが困難であり、高コントラスト化を目指すに当たり、黒表示の輝度が増加してしまいコントラスト低下を招くという問題が発生する。
これは、以下の理由による。ドレインドライバのアンプ回路は、一般に、差動段、出力段で構成されているが、通常、出力段では、所望の映像電圧(階調電圧)を、VDDの電源電圧、あるいは、GNDの電源電圧から、MOSトランジスタを介して供給している。
ここで、出力段からGND電位(0V)を出力する場合、MOSトランジスタを介して、出力段の出力端子と、GNDの電源電圧が供給される電源ラインとを接続することになるが、出力電圧が、GNDレベルに近づくにつれて、MOSトランジスタのドレイン−ソース間の電圧差が小さくなる。そして、MOSトランジスタの閾値電圧まで、出力段の出力電圧が小さくなると、出力段の出力端子と、GNDの電源電圧が供給される電源ラインとの間に電流が流れなくなる。その結果、液晶表示パネルに黒表示を行う際、出力電圧が浮き上がりコントラスト低下を招くことになる。
本発明は、前記従来技術の問題点を解決するためになされたものであり、本発明の目的は、表示装置に使用される駆動回路おいて、従来よりもコントラストを向上させることが可能となる技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述及び添付図面によって明らかにする。
(1)表示パネルと、外部から映像データが入力される駆動回路とを有し、前記表示パネルは、前記駆動回路から階調電圧が供給される映像線と、前記映像線を介して前記階調電圧が供給される画素とを有し、前記画素は、画素電極と対向電極とを有する表示装置における駆動回路であって、前記対向電極上の対向電圧との間の電位差が最も小さい階調電圧の階調を最小階調とするとき、前記最小階調の階調電圧は、映像電圧書き込み経過後の前記画素電極の電圧が、前記対向電圧と一致する電圧(例えば、GNDの電圧)である。
(2)表示パネルと、外部から映像データが入力される駆動回路とを有し、前記表示パネルは、前記駆動回路から階調電圧が供給される映像線と、前記映像線を介して前記階調電圧が供給される画素とを有し、前記画素は、画素電極と対向電極とを有する表示装置における駆動回路であって、前記外部から入力される映像データを、当該映像データに対応する階調電圧に変換するDA変換回路と、前記DA変換回路から出力される階調電圧を増幅する増幅回路と、前記映像線に出力する電圧として、前記増幅回路から出力された階調電圧と、所定の電圧を選択可能なスイッチ回路とを有し、前記対向電極上の対向電圧との間の電位差が最も小さい階調電圧の階調を最小階調とするとき、最小階調以外の階調電圧を出力するときに、前記スイッチ回路から前記増幅回路から出力された階調電圧を前記映像線に出力し、最小階調の階調電圧を出力するときに、前記スイッチ回路から前記所定の電圧を前記映像線に出力し、前記所定の電圧は、映像電圧書き込み経過後の前記画素電極の電圧が、前記対向電圧と一致する電圧(例えば、GNDの電圧)である。
(4)表示パネルと、外部から映像データが入力される駆動回路とを有し、前記表示パネルは、前記駆動回路から階調電圧が供給される映像線と、前記映像線を介して前記階調電圧が供給される画素とを有し、前記画素は、画素電極と対向電極とを有する表示装置における駆動回路であって、前記外部から入力される映像データを、当該映像データに対応する階調電圧に変換するDA変換回路と、前記DA変換回路から出力される階調電圧を増幅する増幅回路と、前記DA変換回路に複数の階調電圧を供給力する階調電圧生成回路とを有し、前記階調電圧生成回路で生成される最小階調の階調電圧は、GNDの電圧である。
(5)(4)において、前記階調電圧生成回路は、外部から入力される複数の階調基準電圧を分圧して各階調の階調電圧を生成し、前記複数の階調基準電圧の一つは、前記最小階調の階調電圧と同じ電圧である。
本発明の駆動回路を使用する表示装置によれば、従来よりもコントラストを向上させることが可能となる。
なお、実施例を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。また、以下の実施例は、本発明の特許請求の範囲の解釈を限定するためのものではない。
[実施例]
図1は、本発明の実施例のドレインドライバを使用する液晶表示装置の概略構成を示すブロック図である。同図において、100はコントローラ回路、120は電源回路、130はドレインドライバ、140はゲートドライバ、150はメモリ回路、PNLは液晶表示パネル、DLは映像線(ソース線またはドレイン線)、GLは走査線(またはゲート線)、TFTは薄膜トランジスタ、PXは画素電極、CTは対向電極(共通電極、または、コモン電極ともいう)、LCは液晶容量、Caddは保持容量、SUB1は第1のガラス基板、DRVは駆動回路、FPCはフレキシブル配線基板である。
液晶表示パネル(PNL)には、複数の走査線(GL)と、映像線(DL)とが各々並列して設けられる。走査線(GL)と映像線(DL)との交差する部分に対応して、サブピクセルが設けられる。
複数のサブピクセルはマトリックス状に配置され、各サブピクセルには、画素電極(PX)と薄膜トランジスタ(TFT)が設けられる。各画素電極(PX)に対向するように、対向電極(CT)が設けられる。そのため、各画素電極(PX)と対向電極(CT)との間には液晶容量(LC)と、保持容量(Cadd)が形成される。
なお、本発明は、液晶表示パネルの内部構造とは関係がないので、液晶表示パネルの内部構造の詳細な説明は省略する。さらに、本発明は、どのような構造の液晶表示パネルであっても適用可能である。例えば、縦電界方式の場合、対向電極(CT)は第2のガラス基板に形成される。横電界方式の場合、対向電極(CT)は、第1のガラス基板(SUB1)に形成される。
駆動回路(DRV)は、コントローラ回路100と、液晶表示パネル(PNL)の映像線(DL)を駆動するドレインドライバ130と、液晶表示パネル(PNL)の走査線(GL)を駆動するゲートドライバ140と、液晶表示パネル(PNL)に画像を表示するために必要な電源電圧などを生成する電源回路120と、メモリ回路150とを有する。
コントローラ回路100には、本体側のマイコン(Micro controller Unit;以下、MCUという)から、または、グラフィックコントローラなどから、表示データと表示コントロール信号が入力される。
図1において、SIは、システムインターフェースのことであり、MCU等から各種コントロール信号および画像データが入力される系である。
DIは、表示データインターフェース(RGBインターフェース)のことであり、外部のグラフィックコントローラで形成された画像データと、データ取り込み用のクロックが連続的に入力される系(外部データ)である。
この表示データインターフェース(DI)では、従来のパーソナルコンピュータに使用されるドレインドライバと同様に取り込み用クロックに合わせて画像データを順次取り込む。
コントローラ回路100は、システムインターフェース(SI)、および表示データインターフェース(DI)から受け取った表示データを、ソースドライバ130、メモリ回路150に送り表示を制御する。
図2は、本発明の実施例のドレインドライバ130の概略構成を示すブロック図である。
正極性階調電圧生成回路151aは、電源回路120から入力される正極性の6値の階調基準電圧(V1〜V6)に基づいて、正極性の256階調の階調電圧を生成し、電圧バスライン158aを介して出力回路157に出力する。負極性階調電圧生成回路151bは、電源回路120から入力される負極性の6値の階調基準電圧(V7〜V12)に基づいて、負極性の256階調の階調電圧を生成し、電圧バスライン158bを介して出力回路157に出力する。
ドレインドライバ130の制御回路152内のシフトレジスタ回路153は、コントローラ回路100から入力されるクロック(CL2)に基づいて、入力レジスタ回路154のデータ取り込み用信号を生成し、入力レジスタ回路154に出力する。
入力レジスタ回路154は、シフトレジスタ回路153から出力されるデータ取り込み用信号に基づき、コントローラ回路100から入力されるクロック(CL2)に同期して、各色毎8ビットの表示データを出力本数分だけラッチする。
ストレージレジスタ回路155は、コントローラ回路100から入力されるクロック(CL1)に応じて、入力レジスタ回路154内の表示データをラッチする。
このストレージレジスタ回路155に取り込まれた表示データは、レベルシフト回路156を介して出力回路157に入力される。出力回路157は、正極性の256階調の階調電圧、あるいは負極性の256階調の階調電圧に基づき、表示データに対応した1つの階調電圧(256階調の中の1つの階調電圧)を選択して、各映像線(DL)に出力する。
同図において、スイッチ部(1)262は、データラッチ部265に入力されるデータ取り込み用信号を切り替える。また、153は図2に示す制御回路152内のシフトレジスタ回路、156は図2に示すレベルシフト回路であり、また、データラッチ部265は、図2に示す入力レジスタ回路154とストレージレジスタ回路155とを表し、さらに、デコーダ部(階調電圧選択回路)261、アンプ回路対263、アンプ回路対263の出力を切り替えるスイッチ部(2)264が、図1に示す出力回路157を構成する。ここで、スイッチ部(1)262およびスイッチ部(2)264は、交流化信号(M)に基づいて制御される。
また、DL1,DL2,DL3,DL4,DL5,DL6は、それぞれ第1番目、第2番目、第3番目、第4番目、第5番目、第6番目の映像線(DL)を示している。
図3に示すドレインドライバ130においては、スイッチ部(1)262により、データラッチ部265(より詳しくは、図2に示す入力レジスタ回路154)に入力されるデータ取り込み用信号を切り替えて、各色毎の表示データを各色毎の隣合うデータラッチ部265に入力する。
デコーダ部261は、階調電圧生成回路151aから電圧バスライン158aを介して出力される正極性の256階調の階調電圧の中から、各データラッチ部265(より詳しくは、図2に示すストレージレジスタ回路155)から出力される表示用データに対応する正極性の階調電圧を選択する高電圧用デコーダ回路278と、負極性の階調電圧生成回路151bから電圧バスライン158bを介して出力される負極性の256階調の階調電圧の中から、各データラッチ部265から出力される表示用データに対応する負極性の階調電圧を選択する低電圧用デコーダ回路279とから構成される。この高電圧用デコーダ回路278と低電圧用デコーダ回路279とは、隣接するデータラッチ部265毎に設けられる。
低電圧用アンプ回路272には低電圧用デコーダ回路279で生成された負極性の階調電圧が入力され、低電圧用アンプ回路272は負極性の階調電圧を出力する。
ドット反転駆動法では、隣接する各色の階調電圧は互いに逆極性となり、また、アンプ回路対263の高電圧用アンプ回路271および低電圧用アンプ回路272の並びは、高電圧用アンプ回路271→低電圧用アンプ回路272→高電圧用アンプ回路271→低電圧用アンプ回路272となるので、スイッチ部(1)262により、データラッチ部265に入力されるデータ取り込み用信号を切り替えて、各色毎の表示データを、各色毎の隣り合うデータラッチ部265に入力し、それに合わせて、高電圧用アンプ回路271あるいは低電圧用アンプ回路272から出力される出力電圧をスイッチ部(2)264により切り替え、各色毎の階調電圧が出力される映像線(DL)、例えば、第1番目の映像線(D1)と第4番目の映像線(D4)とに出力することにより、各映像線(DL)に正極性あるいは負極性の階調電圧を出力することが可能となる。
高電圧用アンプ回路271、および低電圧用アンプ回路272としては、例えば、図4に示すような、オペアンプ(OP)の反転入力端子(−)と出力端子とが直結され、その非反転入力端子(+)が入力端子とされるボルテージホロワ回路で構成される。
また、ボルテージホロワ回路に使用されるオペアンプ(OP)は、差動増幅回路で構成される。図5に、低電圧用アンプ回路272の一例を示す。
図5に示す低電圧用アンプ回路272は、入力段のPMOSトランジスタ(PM51)と、能動負荷回路を構成するNMOSトランジスタ(NM63,NM64)と、出力段のNMOSトランジスタ(NM65)とで構成される。
そして、出力段の出力端子(図5のOUT)からGND電位(0V)を出力する場合、MOSトランジスタ(図5のNMOSトランジスタ(NM65)を介して、出力段の出力端子(図5のOUT)と、GNDの電源電圧が供給される電源ラインとを接続することになるが、出力電圧が、GNDレベルに近づくにつれて、MOSトランジスタのドレイン−ソース間の電圧差が小さくなる。そして、MOSトランジスタの閾値電圧まで、出力段の出力電圧が小さくなると、出力段の出力端子と、GNDの電源電圧が供給される電源ラインとの間に電流が流れなくなる。その結果、液晶表示パネル(PNL)に黒を表示する際に、出力電圧が浮き上がりコントラスト(コントラスト=白輝度/黒輝度)の低下を招く。
コントラストを向上させるためには、液晶表示パネル(PNL)に黒を表示する時に、画素電極(PX)と対向電極(CT)に入力する電圧を同じにして、液晶の両端の電位差を「0V」にする必要がある。
12は階調電圧生成回路(図2の正極性階調電圧生成回路151a、あるいは、負極性階調電圧生成回路151b)であり、階調電圧生成回路12は、電源回路120から入力される階調基準電圧(正極性の6値の階調基準電圧(V1〜V6)あるいは、負極性の6値の階調基準電圧(V7〜V12))に基づいて、256階調の階調電圧(正極性の256階調の階調電圧、あるいは、負極性の256階調の階調電圧)を生成する。電源回路120内の階調基準電圧生成回路13は、抵抗分圧回路で構成される。なお、BAはバッファ回路である。
デコーダ回路11は、階調電圧生成回路12から入力される階調電圧の中から、表示用データに対応する階調電圧を選択する。
アンプ回路10は、デコーダ回路11から入力される階調電圧を電流増幅して、端子部(T−DL)に出力する。
図6の回路構成では、最小階調(0階調)の階調電圧となる階調基準電圧は、図6のAに示す抵抗素子RBAにより、約0.2Vの電圧とされる。このため、液晶の両端の電位差を「0V」にすることができない。
図7において、走査線(GL)に、Highレベル(以下、Hレベル)の選択走査電圧が供給されている映像電圧書き込み期間内に、薄膜トランジスタ(TFT)を介して、映像線(DL)から画素電極(PX)に(Vd)の映像電圧が書き込まれる。
次に、映像電圧書き込み期間経過後の、走査線(GL)にLowレベル(以下、Lレベル)の非選択走査電圧が供給されているホールド期間なると、画素電極(PX)の電位は、(Vd)の電位から(Vd−ΔV)の電位に変化する。
これは、薄膜トランジスタ(TFT)のゲート電圧が、HレベルからLレベルに変化すると、画素電極(PX)−走査線(GL)との間の寄生容量によるカップリングの影響で、画素電極(PX)の電位が低下するためである。(一般に、飛び込みと呼ばれる。)
本実施例の液晶表示装置は、交流駆動方式として、ドット反転駆動法を採用しているが、ドット反転駆動法では、対向電極(CT)に入力される対向電圧(Vcom)は、一定電位の電圧とされる。
また、ドット反転駆動法では、同じ階調の場合、画素電極(PX)に正極性の階調電圧を入力する時と、画素電極(PX)に負極性の階調電圧を入力する時とで、対向電極(CT)との間の電位差が同じ電圧を入力する必要がある。
しかしながら、画素電極(PX)の電位は、正極性の映像電圧書き込みの場合と、負極性の映像電圧書き込みの場合も飛び込みにより下側にシフトするので、対向電極(CT)のコモン電圧(Vcom)も、それに合わせて、(Vcom−ΔV)の電圧に変化させなければならない。即ち、Vcomの電位が、GNDの電位とすると、対向電極(CT)には、(GND−ΔV)の電圧を入力する必要がある。
対向電極(CT)に(GND−ΔV)の電圧が入力されている状態で、液晶表示パネル(PNL)に表示される黒輝度を下げるために、液晶層の両端の電位差を「0V」とするには、画素電極(PX)に、(GND−ΔV)の電圧を入力する必要がある。即ち、ドレインドライバ130のアンプ回路(高電圧用アンプ回路271あるいは低電圧用アンプ回路272)から出力される電圧が、「0V」のときに、黒の輝度が、最も低くなる。
本実施例では、アンプ回路10と、端子部(T−DL)との間にスイッチ回路(SW)を設け、端子部(T−DL)から最小階調(0階調)の階調電圧を出力する時に、スイッチ回路(SW)を切り換え、GNDの電圧を出力するようにしたものである。
ここで、図8では、最小階調(0階調)の時にHレベル、それ以外の階調(1〜255階調)の時にLレベルとなる信号(BS)により、スイッチ回路(SW)を制御する。即ち、スイッチ回路(SW)は、信号BSがLレベルの時にアンプ回路10の出力を端子部(T−DL)に出力し、信号BSがHレベルの時に、GNDの電圧を端子部(T−DL)に出力する。
図9は、本発明の実施例のドレインドライバを使用する液晶表示装置における黒表示時の輝度と、従来のドレインドライバを使用する液晶表示装置における黒表示時の輝度とを対比して示すグラフである。
なお、図9のグラフにおいて、横軸は階調電圧、縦軸は輝度を示している。また、図9のA1が、本実施例の液晶表示装置における階調電圧−輝度特性を、図9のA2が、従来の液晶表示装置における階調電圧−輝度特性を示す。
図9のグラフから分かるように、液晶表示パネル(PNL)に画像を表示する際に、本実施例では、最小階調(0階調)付近の輝度が、従来の液晶表示装置よりも、低くなっている。
したがって、本実施例では、従来の液晶表示装置よりも、コントラスト(コントラスト=白輝度/黒輝度)を向上させることが可能となる。
なお、本実施例では、図9のA1に示す階調電圧−輝度特性に合わせるために、階調基準電圧生成回路13の抵抗素子、特に、図8の抵抗素子(RBA)の値を適宜調整する必要がある。
図10Aは、本発明の実施例2のドレインドライバにおける、正極性の階調電圧生成部の回路構成を示す図であり、図10Bは、本発明の実施例2のドレインドライバにおける、負極性の階調電圧生成部の回路構成を示す図である。
本実施例では、RG1とRG2のレジスタ回路を設け、レジスタ回路(RG1)に格納するデータAの電圧レベルと、レジスタ回路(RG2)に格納するデータBの電圧レベルにおいて、最小階調(0階調)の時に、端子部(T−DL)から、アンプ回路10の出力と、GNDの電圧と切り換えて、出力できるようにしたものである。
即ち、図10Aの場合、レジスタ回路(RG1)に格納するデータAの電圧レベルが、Hレベルの時(状態1)に、アンド回路(AND)は、信号BSがHレベルの時にHレベル、信号BSがLレベルの時にLレベルとなる。したがって、状態1の場合は、スイッチ回路(SW)は、信号BSがLレベルの時に、高電圧用デコーダ回路278の出力を増幅する高電圧用アンプ回路271の出力を端子部(T−DL)に出力し、信号BSがHレベルの時に、GNDの電圧を端子部(T−DL)に出力する。
また、図10Aの場合、レジスタ回路(RG1)に格納するデータAの電圧レベルが、Lレベルの時(状態2)に、アンド回路(AND)は、常時Lレベルとなる。したがって、状態2の場合は、信号BSのHレベル、Lレベルに限らず、スイッチ回路(SW)は、高電圧用アンプ回路271の出力を端子部(T−DL)に出力する。
図10Bの場合も同様、レジスタ回路(RG2)に格納するデータBの電圧レベルが、Hレベルの時(状態3)に、アンド回路(AND)は、信号BSがHレベルの時にHレベル、信号BSがLレベルの時にLレベルとなる。したがって、状態3の場合は、前スイッチ回路(SW)は、信号BSがLレベルの時に、低電圧用デコーダ回路279を増幅する低電圧用アンプ回路272の出力を端子部(T−DL)に出力し、信号BSがHレベルの時に、GNDの電圧を端子部(T−DL)に出力する。
また、図10Bの場合、レジスタ回路(RG2)に格納するデータBの電圧レベルが、Lレベルの時(状態4)に、アンド回路(AND)は、常時Lレベルとなる。したがって、状態4の場合は、信号BSのHレベル、Lレベルに限らず、スイッチ回路(SW)は、低電圧用アンプ回路272の出力を端子部(T−DL)に出力する。
表1に、レジスタ回路(RG1)に格納するデータAと、レジスタ回路(RG2)に格納するデータBの電圧レベルの組み合わせに対する、端子部(T−DL)から出力される最小階調(0階調)時の電圧を示す。
図11は、本発明の実施例3のドレインドライバにおける階調電圧生成部の回路構成を示す図である。
図6の回路と、図11の回路とを比較すると、図11では、図6に示す抵抗素子(RBA)が省略されている。これにより、本実施例では、最小階調(0階調)の階調電圧となる階調基準電圧は、GNDの電圧となる。
したがって、本実施例において、液晶表示パネル(PNL)に最小階調(0階調)を表示するときに、最小階調(0階調)の階調電圧を、約0.05〜0.1Vに低下させることが可能となり、同時に黒輝度が低下するので、コントラストを向上させることが可能となる。
なお、前述の説明では、本発明の駆動回路を液晶表示装置に適用した実施例について説明したが、本発明はこれに限定されるものではなく、本発明の駆動回路は、有機EL表示装置、無機EL表示装置等の表示装置にも適用可能である。
以上、本発明者によってなされた発明を、前記実施例に基づき具体的に説明したが、本発明は、前記実施例に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは勿論である。
11 デコーダ回路
12 階調電圧生成回路
13 階調基準電圧生成回路
100 コントローラ回路
120 電源回路
130 ドレインドライバ
140 ゲートドライバ
150 メモリ回路
151a 正極性の階調電圧生成回路
151b 負極性の階調電圧生成回路
152 制御回路
153 シフトレジスタ回路
154 入力レジスタ回路
155 ストレージレジスタ回路
156 レベルシフト回路
157 出力回路
158a,158b 電圧バスライン
261 デコーダ部
262,264 スイッチ部
263 アンプ回路対
265 データラッチ部
271 高電圧用アンプ回路
272 低電圧用アンプ回路
278 高電圧用デコーダ回路
279 低電圧用デコーダ回路
DL 映像線(ソース線またはドレイン線)
GL 走査線(またはゲート線)
PX 画素電極
CT 対向電極
TFT 薄膜トランジスタ
LC 液晶容量
Cadd 保持容量
PM,PA,PB PMOSトランジスタ
NM,NA,NB NMOSトランジスタ
PNL 液晶表示パネル
SUB1 第1のガラス基板
DRV 駆動回路
FPC フレキシブル配線基板
BA バッファ回路
SW スイッチ回路
T−DL 端子部
INV インバータ回路
RG1,RG2 レジスタ回路
AND アンド回路
RBA 抵抗素子
OP オペアンプ
Claims (1)
- 表示パネルと、
外部から映像データが入力される駆動回路とを有し、
前記表示パネルは、前記駆動回路から階調電圧が供給される映像線と、前記駆動回路から選択走査電圧が供給される走査線と、前記映像線を介して前記階調電圧が供給される画素とを有し、
前記画素は、画素電極と対向電極と前記画素電極と前記映像線との間に設けられ前記選択走査電圧に応じてオンする画素トランジスタとを有し、
前記駆動回路は、前記対向電極に対向電圧を出力し、
前記対向電圧との間の電位差が最も小さい階調電圧の階調を最小階調とするとき、前記駆動回路から前記映像線に供給される前記最小階調の階調電圧は、前記対向電圧と異なり、かつ前記画素トランジスタをオンとして前記映像線から前記画素に印加され、その後前記画素トランジスタがオフとなった後、前記画素電極の電圧が、前記対向電圧と一致する電圧である、
表示装置における駆動回路であって、
前記外部から入力される映像データを、当該映像データに対応する電圧に変換するDA変換回路と、
前記DA変換回路から出力される電圧を入力し、前記階調電圧として出力するボルテージフォロワ回路と、
前記映像線に出力する電圧として、前記ボルテージフォロア回路から出力される階調電圧と、前記最小階調の階調電圧を選択可能なスイッチ回路と、
映像電圧書き込み期間に前記走査線に前記選択走査電圧を供給するゲートドライバと、
を有し、
前記DA変換回路は、電源電圧として前記最小階調の階調電圧が供給され、階調基準電圧を出力する階調基準電圧生成回路と、前記階調基準電圧を分圧する階調電圧生成回路と、前記階調電圧生成回路から入力される電圧の中から、当該映像データに対応する電圧を選択して出力するデコーダ回路を含み、
前記ボルテージフォロア回路は、前記スイッチ回路に電気的に接続されるドレインと前記最小階調の階調電圧に同じ電圧である電源電圧が供給されるソースとを含むMOSトランジスタを含み、
前記スイッチ回路は、前記最小階調以外の階調電圧を出力するときに、前記ボルテージフォロワ回路から出力される階調電圧を選択し、前記最小階調の階調電圧を出力するときに、前記MOSトランジスタのソースに供給される電源電圧を選択することを特徴とする駆動回路。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010292959A JP5687487B2 (ja) | 2010-12-28 | 2010-12-28 | 駆動回路 |
US13/334,233 US9165523B2 (en) | 2010-12-28 | 2011-12-22 | Driver circuit for image lines of a display device with arrangement to improve multi-level grayscale display |
TW100148705A TWI450245B (zh) | 2010-12-28 | 2011-12-26 | Drive circuit |
CN201110456259.3A CN102568419B (zh) | 2010-12-28 | 2011-12-27 | 驱动电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010292959A JP5687487B2 (ja) | 2010-12-28 | 2010-12-28 | 駆動回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012141393A JP2012141393A (ja) | 2012-07-26 |
JP5687487B2 true JP5687487B2 (ja) | 2015-03-18 |
Family
ID=46316145
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010292959A Active JP5687487B2 (ja) | 2010-12-28 | 2010-12-28 | 駆動回路 |
Country Status (4)
Country | Link |
---|---|
US (1) | US9165523B2 (ja) |
JP (1) | JP5687487B2 (ja) |
CN (1) | CN102568419B (ja) |
TW (1) | TWI450245B (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6032794B2 (ja) * | 2012-06-08 | 2016-11-30 | 株式会社ジャパンディスプレイ | 液晶表示装置 |
JP2015135454A (ja) * | 2014-01-20 | 2015-07-27 | セイコーエプソン株式会社 | 電気光学装置、電子機器および電気光学装置の駆動方法 |
US11615756B2 (en) | 2017-12-22 | 2023-03-28 | Semiconductor Energy Laboratory Co., Ltd. | Display device, semiconductor device, and electronic device |
Family Cites Families (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1996042033A1 (fr) * | 1995-06-09 | 1996-12-27 | International Business Machines Corporation | Dispositif d'attaque d'un panneau d'affichage a cristaux liquides |
KR100272723B1 (ko) * | 1996-06-06 | 2000-11-15 | 니시무로 타이죠 | 평면표시장치 |
JP3595153B2 (ja) * | 1998-03-03 | 2004-12-02 | 株式会社 日立ディスプレイズ | 液晶表示装置および映像信号線駆動手段 |
JPH11338430A (ja) * | 1998-05-25 | 1999-12-10 | Mitsubishi Electric Corp | 液晶駆動回路 |
JP2001282205A (ja) * | 2000-03-31 | 2001-10-12 | Matsushita Electric Ind Co Ltd | アクティブマトリクス型液晶表示装置およびその駆動方法 |
US20020126081A1 (en) * | 2001-03-06 | 2002-09-12 | Matsushita Electric Industrial Co., Ltd. | Liquid crystal display device and method for driving the same |
KR100539833B1 (ko) * | 2002-10-21 | 2005-12-28 | 엘지.필립스 엘시디 주식회사 | 액정표시장치용 어레이 기판 및 그 제조방법 |
JP2004274335A (ja) * | 2003-03-07 | 2004-09-30 | Alps Electric Co Ltd | 信号処理回路及びこれを用いた液晶表示装置 |
JP2005156621A (ja) | 2003-11-20 | 2005-06-16 | Hitachi Displays Ltd | 表示装置 |
JP4847702B2 (ja) * | 2004-03-16 | 2011-12-28 | ルネサスエレクトロニクス株式会社 | 表示装置の駆動回路 |
CN101233556B (zh) | 2005-08-01 | 2012-01-25 | 夏普株式会社 | 显示装置及其驱动电路与驱动方法 |
TWI305335B (en) * | 2005-09-23 | 2009-01-11 | Innolux Display Corp | Liquid crystal display and method for driving the same |
CN101872585B (zh) * | 2007-01-22 | 2013-07-17 | 株式会社日立显示器 | 显示装置 |
KR101031694B1 (ko) * | 2007-03-29 | 2011-04-29 | 도시바 모바일 디스플레이 가부시키가이샤 | El 표시 장치 |
JP2008256811A (ja) | 2007-04-03 | 2008-10-23 | Hitachi Displays Ltd | 液晶表示装置 |
JP5207175B2 (ja) | 2008-03-31 | 2013-06-12 | Nltテクノロジー株式会社 | 表示装置、電子機器、光学部材、表示パネル、コントローラ、及び表示パネルの駆動制御方法 |
KR101492530B1 (ko) * | 2008-04-17 | 2015-02-12 | 삼성디스플레이 주식회사 | 액정 표시 장치 및 그 구동 방법 |
US8552957B2 (en) | 2009-02-02 | 2013-10-08 | Apple Inc. | Liquid crystal display reordered inversion |
CN101847376B (zh) | 2009-03-25 | 2013-10-30 | 北京京东方光电科技有限公司 | 公共电极驱动电路和液晶显示器 |
JP5267432B2 (ja) * | 2009-11-19 | 2013-08-21 | セイコーエプソン株式会社 | 液晶装置、その駆動方法、及び電子機器 |
-
2010
- 2010-12-28 JP JP2010292959A patent/JP5687487B2/ja active Active
-
2011
- 2011-12-22 US US13/334,233 patent/US9165523B2/en active Active
- 2011-12-26 TW TW100148705A patent/TWI450245B/zh active
- 2011-12-27 CN CN201110456259.3A patent/CN102568419B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
CN102568419B (zh) | 2016-03-30 |
US9165523B2 (en) | 2015-10-20 |
CN102568419A (zh) | 2012-07-11 |
TWI450245B (zh) | 2014-08-21 |
US20120162287A1 (en) | 2012-06-28 |
TW201235997A (en) | 2012-09-01 |
JP2012141393A (ja) | 2012-07-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9548031B2 (en) | Display device capable of driving at low speed | |
US8581823B2 (en) | Liquid crystal display device and driving method thereof | |
JP5049101B2 (ja) | 液晶表示装置 | |
JP2002055325A (ja) | スイング共通電極を利用した液晶表示装置及びその駆動方法 | |
US20120120044A1 (en) | Liquid crystal display device and method for driving the same | |
JP5538765B2 (ja) | 液晶表示装置 | |
JP2008003546A (ja) | 液晶パネル、液晶表示装置及びその駆動方法 | |
US20110267323A1 (en) | Electro-optical apparatus and electronics device | |
JP2008033297A (ja) | 液晶装置、および電子機器 | |
JP5687487B2 (ja) | 駆動回路 | |
JP2009210607A (ja) | 液晶表示装置 | |
US7999778B2 (en) | Apparatus and method for driving LCD | |
JP2008216893A (ja) | 平面表示装置及びその表示方法 | |
US20120062535A1 (en) | Driving method of electro-optical device, electro-optical device, and electronic apparatus | |
JP2013228460A (ja) | 表示装置 | |
KR101662839B1 (ko) | 액정표시장치 | |
KR101245912B1 (ko) | 액정표시장치의 게이트 구동회로 | |
JP2008158385A (ja) | 電気光学装置、その駆動方法および電子機器 | |
JP2010107739A (ja) | 液晶表示装置 | |
JP2009205044A (ja) | 電気光学装置、駆動回路および電子機器 | |
JP2009271267A (ja) | 駆動装置、表示装置及びその駆動方法 | |
JP2008287151A (ja) | 電気光学装置、駆動回路および電子機器 | |
JP6185091B2 (ja) | 表示装置用ドライバ | |
KR101232583B1 (ko) | 액정표시소자 및 그의 구동 방법 | |
JP5713658B2 (ja) | 電気光学装置の駆動回路及び駆動方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121212 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121218 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130215 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20131023 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131112 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131224 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140819 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20141015 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150106 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150122 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5687487 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |