KR101031694B1 - Ｅｌ 표시 장치 - Google Patents

Ｅｌ 표시 장치 Download PDF

Info

Publication number
KR101031694B1
KR101031694B1 KR1020080029010A KR20080029010A KR101031694B1 KR 101031694 B1 KR101031694 B1 KR 101031694B1 KR 1020080029010 A KR1020080029010 A KR 1020080029010A KR 20080029010 A KR20080029010 A KR 20080029010A KR 101031694 B1 KR101031694 B1 KR 101031694B1
Authority
KR
South Korea
Prior art keywords
voltage
current
circuit
power supply
transistor
Prior art date
Application number
KR1020080029010A
Other languages
English (en)
Other versions
KR20080088506A (ko
Inventor
히로시 다까하라
Original Assignee
도시바 모바일 디스플레이 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2008049400A external-priority patent/JP2009193037A/ja
Application filed by 도시바 모바일 디스플레이 가부시키가이샤 filed Critical 도시바 모바일 디스플레이 가부시키가이샤
Publication of KR20080088506A publication Critical patent/KR20080088506A/ko
Application granted granted Critical
Publication of KR101031694B1 publication Critical patent/KR101031694B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/12—Light sources with substantially two-dimensional radiating surfaces
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0693—Calibration of display systems
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)

Abstract

전원 회로의 출력 오픈 기능을 이용하여 스위치를 오프로 하여, 캐소드 전압 Vss는, 출력되지 않고, 출력 단자는 하이 임피던스 상태로 되고, 캐소드 전압 Vss의 출력 단자의 패드에, 프로브로 프로빙하고, 프로브(304)와 외부 전원 Vsst 사이에는, 전류를 측정하는 전류계를 배치하고, 조정 시의 캐소드 전압 Vsst=화상 표시 시의 캐소드 전압 Vss로 한다.
표시 패널, 표시 화면, 게이트 드라이버 회로, 소스 드라이버, 화소, 게이트 신호선, 소스 신호선, 트랜지스터, EL 소자

Description

ＥＬ 표시 장치{EL DISPLAY DEVICE}
본 발명은, 유기 또는 무기 일렉트로루미네센스(EL) 소자 등을 이용하는 EL 표시 패널(표시 장치) 등의 자발광 표시 장치를 이용한, EL 표시 장치에 관한 것이다.
전기 광학 변환 물질로서 유기 EL 재료 혹은 무기 EL 재료를 이용한 액티브 매트릭스형의 화상 표시 장치는, 화소에 기입되는 전류에 따라서 발광 휘도가 변화되고, 또한, 각 화소에 발광 소자를 갖는 자발광형이다. 이 EL 표시 장치는, 액정 표시 패널에 비하여 화상의 시인성이 높고, 발광 효율이 높으며, 백라이트가 불필요하고, 응답 속도가 빠르다고 하는 등의 이점을 갖는다.
종래부터, 유기 EL(PLED, OLED, OEL) 패널은, 액티브 매트릭스 방식의 개발이 한창 행해지고 있다. 이 방식은, 각 화소 회로 내부의 발광 소자에 흐르는 전류를, 화소 회로 내부에 형성한 능동 소자(일반적으로는 박막 트랜지스터, TFT)에 의해 제어하는 것이며, 일본특허공개 제2003-255856호 공보와 일본특허공개 제2003-271095호 공보에 기재가 있다.
EL 표시 장치는, 적(R), 녹(G), 청(B)의 EL 소자는, 각각 구성 재료 등이 서 로 다르기 때문에, 발광 효율, 구동 전압이 서로 다르다. 또한，EL 표시 패널의 제조 조건에 의해 EL 소자의 발광 효율, 구동 전압이 변동된다. 그 때문에，EL 표시 장치는, 휘도가 서로 다르고, 색도가 서로 다른 것이 제작되기 때문에, 휘도 및 색도의 조정을 행할 필요가 있었다.
그러나, 휘도의 조정, 색도의 조정은, 점등 영역의 EL 소자에 흐르는 전류량을 조정하여 행한다. 전류량의 조정은, 전류 경로를 차단하고, 차단한 전류 경로에 전류계 등의 측정 기기를 삽입하여 행한다.
전류계 등의 측정 기기의 삽입은, 물리적으로 전류 경로를 차단하는 기구가 필요하며, 전류계에 전류 경로를 다시 연결하는 스위치가 필요했다. 이들 기구의 도입에 의해 EL 표시 장치의 코스트가 높아지고, 또한, 많은 조정 시간을 필요로 하는 문제점이 있었다.
또한，EL 표시 장치는, 표시 화상에 따라서 표시 화면에 흐르는 전류의 크기가 변화된다. 그 때문에, 고휘도의 화상이 표시되면 전원 회로로부터 큰 전류가 흐른다. 그 때문에, 전원 회로는, 사용하는 최대의 전류를 흘릴 수 있도록 설계할 필요가 있었다.
그러나, 사용하는 최대의 전류를 흘릴 수 있도록 설계하면, 전원 IC 등의 전원 회로의 사이즈가 매우 커진다고 하는 문제점이 있었다.
또한，EL 표시 패널의 결함 검사 또는 특성 평가에 장시간을 필요로 한다고 하는 문제점이 있었다.
따라서 본 발명은, 전원 배선을 기구 등의 물리적으로 변화 또는 조작하지 않고 전원 배선에 흐르는 전류를 측정 또는 모니터할 수 있는 EL 표시 장치를 제공한다.
본 발명의 일 실시 형태에 따르면, 복수의 EL 소자가 매트릭스 형상으로 배치된 표시 화면과, 상기 각 EL 소자에 접속되며, 상기 각 EL 소자에 영상 신호를 공급하는 소스 드라이버 회로와, 상기 각 EL 소자에 접속된 게이트 드라이버 회로와, 상기 각 EL 소자에 구동 전압을 전압 출력 단자를 통해서 공급함과 함께, 상기 각 EL 소자와 상기 전압 출력 단자 사이를 개방 또는 단락하는 스위치를 갖고, 또한, 상기 각 EL 소자와 상기 스위치 사이에 배치되며, 상기 각 EL 소자에 흐르는 전류를 취출하는 취출 단자를 갖는 EL 표시 장치이다.
본 발명에 의해, 전원 배선을 기구 등의 물리적으로 변화 또는 조작하지 않고 전원 배선에 흐르는 전류를 측정 또는 모니터할 수 있다.
이하, 본 발명의 일 실시 형태의 EL 표시 장치를 도면에 기초하여 설명한다.
또한, 본 명세서에서, 각 도면은 이해를 용이하게 하기 위해서, 생략 및 확대 또는 축소한 개소가 있다.
또한, 동일 번호, 또는, 기호 등을 붙인 개소는, 동일 또는 유사한 형태, 구성, 재료, 기능, 또는, 동작을 갖는다.
(실시 형태의 개요)
우선, 본 실시 형태의 EL 표시 장치의 개요에 대해서 설명한다.
본 실시 형태는, EL 표시 장치에 이용되는 전원 발생 회로(12) 등에, EL 소자에 전류를 공급하는 전원 배선으로부터 전압 발생 회로를 절단하는 회로를 구비시키고 있다. 또한, 출력 전압을 가변하는 기능을 구비하고 있다.
EL 표시 장치를 조정할 때에는, 전압 발생 회로를 절단하는 회로를 동작시켜, 전원 회로의 전압 발생 회로를 전원 배선으로부터 분리한 상태에서, 전원 배선에 외부 전압 발생 회로로부터 전압을 상기 전원 배선에 인가한다. 또한, 전원 배선과 외부 전압 발생 회로 사이에 전류계를 배치한다.
외부 전압 발생 회로는, EL 표시 장치의 정상 동작 시의 전압을 출력하고, 상기 전류계로 전원 배선에 흐르는 전류를 모니터한 상태에서, EL 표시 장치를 소정의 휘도 또는 EL 표시 장치에 소정의 전류가 흐르도록 조정한다.
이상에 의해, 전원 배선을 기구 등의 물리적으로 변화 또는 조작하지 않고 전원 배선에 흐르는 전류를 측정할 수 있다. 따라서, EL 표시 장치의 코스트가 높아지지도 않고, 조정 시간도 단시간에 실시할 수 있다.
또한，EL 표시 장치에 입력되는 영상 신호를 가산 혹은 가중치 부여 처리를 행함으로써, 표시 화면에 흐르는 전류를 구하거나, 또는 예측하고, 상기 구한 전류 등에 의해 화상 화면에 흑대 형상의 비점등 영역을 발생시키고, 이 흑대 형상의 비점등 영역의 크기를 변화시킨다. 또는, 흑대 형상의 비점등 영역의 폭은 일정하게 하고, 영상 신호의 진폭을 변화시킴으로써, 표시 화면에 흐르는 전류의 크기가 일 정 이상으로 되지 않도록 제어한다. 또한, 이 제어에 의해, 전원 회로로부터 표시 화면에 흐르는 전류를 일정 이하로 되도록 할 수 있어，EL 표시 장치의 발열을 억제할 수 있다. 또한, 전원 회로(전원 IC)(12)가 출력하는 전압을 가변함으로써 EL 표시 장치의 발열을 억제할 수 있다.
또한, 점등 영역에 흐르는 전류를 모니터하면서, EL 표시 장치에 인가하는 전압을 가변함으로써, 최적의 흑 레벨의 조정, 화이트 밸런스를 실현할 수 있다.
또한, 검사 트랜지스터를 제어하는 것 등에 의해, EL 표시 장치의 검사를 실현할 수 있다.
또한, 통상의 표시 상태에서 사용하는 전류보다도 큰 전류를 EL 표시 장치의 점등 영역에 흘릴 수 있기 때문에, 에이징 공정을 실현할 수 있다.
<실시 형태의 상세>
이하, 본 실시 형태의 EL 표시 장치의 상세에 대해서 설명한다.
(1) 게이트 드라이버 회로의 구성
EL 표시 장치의 게이트 드라이버 회로(22)에 대해서 설명한다.
도 2에 도시하는 바와 같이, 표시 화면(21)의 좌단에 게이트 드라이버 회로(22a)를 형성하고, 우단에 게이트 드라이버 회로(22b)를 형성하고 있다. 또한, 게이트 드라이버 회로(12)는, 표시 패널의 빈 영역에 형성하면 된다.
(1-1) 개요
게이트 드라이버 회로(22a)는, 게이트 신호선(27a)을 제어하고, 게이트 드라이버 회로(22b)는 게이트 신호선(27b)을 제어한다. 게이트 드라이버 회로(22a, 22b)에는, 게이트 신호선(27)의 온 전압(VGL)과, 게이트 신호선(27)의 오프 전압(VGH)이 공급되어 있다. 오프 전압(VGH)은, 애노드 전압 Vdd 이상 또는 근방의 전압이다. 온 전압(VGL)은, 캐소드 전압 Vss 또는 그라운드 전압(GND) 근방의 전압이다. 또한, 근방의 전압이란, ±3V의 범위의 전압이다.
본 실시 형태에서는, 트랜지스터(31)의 오프 전압을 VGH로 하고, 온 전압을 VGL로 하여 설명하지만 이에 한정되는 것은 아니다. 온 전압(VGL)과 오프 전압(VGH)의 극성은, 구동용 트랜지스터(31a)의 채널의 종류(P채널 또는 N채널)에 대응하여 설정한다. 또한, 도 31에 도시하는 바와 같이, 게이트 드라이버 회로(22)의 전압의 1개 또는 복수를 GND 전압으로 하여도 된다. 도 31에서는, 게이트 드라이버 회로(22b)는, VGH 전압과, VGL=GND 전압에서 동작하고 있고, 게이트 드라이버 회로(22a)는, VGH 전압과 VGL1 전압에서 동작하고 있다.
본 실시 형태에서는, 구동용 트랜지스터(31a)는 P채널 트랜지스터로 하고 있다. 이 경우에는, 온 전압을 VGL로 하고, 오프 전압을 VGH로 한다. 구동용 트랜지스터(31a)가 N채널 트랜지스터인 경우에는, 온 전압을 VGH로 하고, 오프 전압을 VGL로 한다. 또한, 도 2에 적합하도록, VGH1, VGH2, VGL1, VGL2를 내장시켜도 된다. 그 경우에서도, ON1 커맨드에 의해, Avdd와 VGH1, VGH2, VGL1, VGL2를 동시에 기동하고, ON2에 의해 Vdd, Vss를 기동시킨다.
소스 드라이버 회로(IC)(24)는, 영상 신호 또는 캔슬 전압인 프로그램 전류 Iw 또는 프로그램으로 전압 Vw를 발생한다. 발생한 영상 신호 또는 캔슬 전압은, 소스 신호선(28)에 인가된다. 소스 드라이버 회로(IC)(24)와 소스 신호선(28) 사이에 3선택 회로(481)를 형성하여도 된다. 또한, 선택 회로(481)의 선택수는 3에 한정되는 것이 아니라, 6선택 등의 다른 선택수로 구성하여도 된다.
또한, 본 실시 형태의 EL 표시 장치에서는, 게이트 드라이버 회로(22a)는, 온 전압 VGH1, 오프 전압 VGL1로 하고, 게이트 드라이버 회로(22b)는, 온 전압 VGH2, 오프 전압 VGL2로 한다. 또한，VGH1=VGH2, VGL1<VGL2로 하고 있다. 본 실시 형태에서는, 화소(26)를 선택하여 영상 신호를 기입하는 게이트 신호선(17)의 구동 전압(VGH2, VGL1)과, EL 소자(35)에 흘리는 전류를 제어하는 게이트 신호선(17)의 구동 전압(VGH2, VGL2)을 서로 다르게 하고 있다.
소스 드라이버 회로(24)의 전원 전압을 Vcc(V)로 하고, 애노드 전압을 Vdd(V)로 했을 때, Vdd-1.5(V)≤Vcc≤Vdd의 관계를 만족하도록 구성하고 있다.
또한, 게이트 드라이버 회로의 온 전압 또는 오프 전압을 VGH(V)로 하고, 애노드 전압을 Vdd(V)로 했을 때, Vdd+0.2(V)≤VGH≤Vdd+2.5(V)의 관계를 만족하도록 구성하고 있다.
도 3에 도시하는 일례로서의 EL 표시 장치의 화소 구성에서는, 스위치용 트랜지스터(31b, 31c)는, 소스 드라이버 회로(24)가 출력하는 영상 신호를 인가하는 화소(행)를 선택하기 위한 스위치로서 기능한다. 스위치용 트랜지스터(31d)는, EL 소자(15)에 전류를 공급하기 위한 스위치로서 기능한다. 즉, 스위치용 트랜지스터(31d)는, 발광시키는 화소(행)를 선택하는 스위치로서 동작한다.
또한, 도 3은, 전류 프로그램의 화소 구성이지만(영상 신호는 전류 신호의 Iw), 영상 신호로서, 전압 신호를 인가해도 동작한다.
(1-2) 입력 신호의 인가
게이트 드라이버 회로(22)에는, 클럭 신호(CLK), 스타트 신호(ST1, ST2) 등은, 업다운 신호(UP)가 인가된다. 클럭 신호(CLK)는, 수평 동기 신호(HD)에 동기하고 있다. 또한, 필요에 따라서, EL 표시 장치 내에 내장하는 발진 모듈에서 클럭 신호(CLK)를 발생시킨다. 스타트 신호(ST2)를 제어함으로써, 도 7, 도 57의 duty 구동을 실현할 수 있고, 또한, 도 69의 점등율 제어를 실현할 수 있다. 클럭 신호(CLK), 스타트 신호(ST1, ST2), 업다운 신호(UP) 등 게이트 드라이버 회로(22)에 인가하는 신호는, 소스 드라이버 IC(24)에서 발생하고, 어레이 기판에 형성한 레벨 시프터 회로에서 레벨 시프트하여 게이트 드라이버 회로(22)에 인가된다.
클럭 신호(CLK)는, 선택하는 화소행을 순차적으로 이동시키기 위한 신호이다. 스타트 펄스 신호(ST)는, 선택하는 화소행을 지정하기 위한 신호이다. 스타트 펄스 신호(ST)는 클럭 신호(CLK)에 의해, 게이트 드라이버 회로(22)의 시프트 레지스터 회로 내를 이동한다. 업다운 신호는, 화면의 상하 반전 절환 신호이다. 시프트 레지스터 회로 내의 스타트 펄스 위치에 따라서, 게이트 신호선(27)이 선택된다(게이트 신호선(27)에 온 전압(VGL)이 인가됨).
(2) 화소의 구성
도 3은, EL 표시 장치의 화소(26)의 구성도 예이다. 화소는, 표시 화면(21)에 매트릭스 형상으로 형성되어 있다. 일례로서 화소 내에 TFT로 이루어지는 4개의 트랜지스터(31)가 형성되어 있다.
또한, 본 실시 형태의 EL 표시 장치에서의 화소(26)의 구성은, 도 3의 구성 에 한정되는 것은 아니다. 또한, 각 화소(26) 내에 형성된 트랜지스터(31)의 개수에 한정되는 것은 아니다.
(2-1) 화소 내의 배선
도 3에서, 구동용 트랜지스터(31a)의 게이트 단자는, 스위치용 트랜지스터(31b)의 소스 단자와 접속되어 있다. 스위치용 트랜지스터(31b) 및 스위치용 트랜지스터(31c)의 게이트 단자는, 게이트 신호선(27a)과 접속되어 있다.
트랜지스터(31b)의 드레인 단자는, 스위치용 트랜지스터(31c)의 드레인 단자 및 트랜지스터(31d)의 소스 단자에 접속되어 있다. 스위치용 트랜지스터(31c)의 소스 단자는, 소스 신호선(28)에 접속되어 있다.
트랜지스터(31d)의 게이트 단자는 게이트 신호선(27b)에 접속되어 있다. 트랜지스터(31d)의 드레인 단자는 EL 소자(35)의 애노드 단자에 접속되어 있다. EL 소자(35)의 캐소드 단자는 캐소드 단자(Vss)에 접속되어 있다. 구동용 트랜지스터(31a)의 소스 단자는, 애노드 전압(Vdd)에 접속되어 있다.
일례로서 캐소드 전압 Vss는, -4.5V∼-1.0V이며, 애노드 전압 Vdd는, 3.5V∼7.0V이다. Vss, Vdd, VGH, VGL 등은 본 실시 형태의 전원 회로(12)로부터 공급되고, 필요에 따라서 각 전압의 값은 변경 설정된다.
스위치용 트랜지스터(31b, 31c)는, 게이트 신호선(27a)에 인가된 온/오프 제어 신호(VGH1, VGL1)에 의해 온(클로즈 상태)/오프(오픈 상태) 제어된다. 트랜지스터(31d)의 게이트 단자는, 게이트 신호선(27b)에 접속되어 있다. 트랜지스터(31d)는, 게이트 신호선(27b)에 인가된 온/오프 제어 신호(VGH2, VGL2)에 의해 온/오프 제어된다.
(2-2) 점등 영역과 비점등 영역
영상 신호를 인가하는 화소를 선택하고 있는 상태는, 도 4의 (a)의 상태이다. 스위치용 트랜지스터(31d)는 오프이며, 스위치용 트랜지스터(31b, 31c)는 온이다.
EL 소자(35)를 발광시키고 있는 상태는, 도 4의 (b)의 상태이다. 스위치용 트랜지스터(31d)는 클로즈 상태이며, 스위치용 트랜지스터(31b, 31c)는 오프이다.
이상의 동작을 표시 화면(21)에서 나타내면, 도 5에 도시되는 바와 같다. 도 5의 (a)의 참조 부호 51은, 영상 신호 또는 영상 전압을 기입하기 위해서 선택되어 있는 화소행(기입 화소행)을 나타내고 있다. 기입 화소행(51)은, 비점등(비표시 화소행)으로 한다. 비점등으로 하기 위해서는, 게이트 드라이버 회로(22b)를 제어하고, 화소(26)의 스위치용 트랜지스터(31d)를 오프로 하면 된다.
스위치용 트랜지스터(31d)를 오프로 하기 위해서는, 게이트 신호선(27b)에 오프 전압(VGH1)을 인가하면 된다. 게이트 드라이버 회로(22)가 게이트 신호선(27)에 오프 전압(VGH)을 인가하는 위치는, 수평 동기 신호(HD)에 동기하여 시프트시킨다.
또한, 본 실시 형태의 피크 전류 억제 구동(도 69), duty 구동 및 전압 가변 구동(도 57)은 화소 구성이 전류 구동 방식(예를 들면, 도 3 등), 전압 구동 방식(도 68, 도 74, 도 75 등) 중 어느 것이어도 적용할 수 있다.
비점등(비표시) 상태란, EL 소자(35)에 전류가 흐르고 있지 않은 상태를 말 한다. 또는, 일정 이내의 작은 전류가 흐르고 있는 상태를 말한다. 즉, 어두운 표시 상태이다. 표시 화면(21)의 비표시(비점등)의 범위를 비점등 영역(55)이라고 부른다. 표시 화면(21)의 표시(점등)의 범위를 표시(점등) 영역(56)이라고 부른다. 점등 영역(56)의 화소(26)의 스위치용 트랜지스터(31d)는 온하여, EL 소자(35)에 전류가 흐르고 있다. 점등 영역(56) 또는 비점등 영역(55)은, 화면(21)의 상하 방향으로 이동하여, 화면(21)에 화상을 표시한다.
단, 흑 표시의 화상 표시에서는 EL 소자(35)에 전류가 흐르고 있지 않다. 스위치용 트랜지스터(31d)가 오프인 영역은, 비점등 영역(55)으로 된다.
또한, 본 실시 형태의 EL 표시 장치에서, 점등 영역(56) 또는 비점등 영역(55)을, 화면(21)의 상하 방향으로 이동시켜, 화면(21)에 화상을 표시하는 것으로 했지만, 이에 한정되는 것은 아니다. 예를 들면, 점등 영역(56) 또는 비점등 영역(55)을, 화면(21)의 좌우 방향으로 이동시켜서, 화면(21)에 화상을 표시하여도 된다. 또한, 프레임마다 점등 영역(56) 또는 비점등 영역(55)의 이동 방향을 변화시켜도 된다. 또한, 표시 영역(56) 또는 비표시 영역(56)을 복수로 분할하여도 된다.
(3) 타이밍차트
타이밍차트를 도 6에 도시한다. 선택된 화소행의 화소(26)에서는, 게이트 신호선(27a)에 온 전압(VGL1)이 인가되어 있을 때에는, 게이트 신호선(27b)에는 오프 전압(VGH2)이 인가되어 있다(도 4의 (a)를 참조). 이 기간은, 선택된 화소행의 EL 소자(35)에는 전류가 흐르고 있지 않다(비점등 상태).
게이트 신호선(27a)에 온 전압이 인가되어 있지 않은(즉, 선택되어 있지 않은) 화소행이며, 또한 점등 상태의 화소행에서는, 게이트 신호선(27b)에는 온 전압(VGL2)이 인가되어 있다. 이 화소행의 EL 소자(35)에는 전류가 흘러, EL 소자(35)가 발광하고 있다. 이 발광 휘도를 도 6의 (c)에서는, 휘도 B(nt)로 하고 있다.
게이트 신호선(27a)에 온 전압이 인가되어 있지 않은 화소행이며, 비점등 상태의 화소행에서는, 게이트 신호선(27b)에는 오프 전압(VGH2)이 인가되어 있다. 이 화소행의 EL 소자(35)에는 전류가 흐르지 않아, EL 소자(35)는 비발광 상태이다.
도 5 및 도 6에서는，N1(N1은 1 이상 화소행수 이하의 정수) 화소행의 점등 영역(56)을 발생시킨 상태이다. 점등시킨 N1 화소행의 영역은, 표시 화면(21)의 상변으로부터 하변으로 이동시킨다. 이동시키는 주기는, 게이트 드라이버 회로(22b)의 동작 프레임 레이트(프레임 주기)에 의존한다. 즉, 수직 동기 신호에 동기하여 이동한다.
또한, 표시 화면(21)의 재기입 주기는 게이트 드라이버 회로(22a)의 동작 프레임 레이트(프레임 주파수)에 의존한다. NTSC의 동작 프레임 레이트는 60㎐(1초 동안에 60매, 1화면을 재기입하는 시간은 1/60초), PAL은 50㎐(1초 동안에 50매)이다. MPEG에서는，30프레임(1초 동안에 30매, 1화면을 재기입하는 시간은 1/30초) 또는, 15프레임(1초 동안에 15매, 1화면을 재기입하는 시간은 1/15초)이다.
프레임 주파수에 동기하여, 스타트 펄스(ST1)가 게이트 드라이버 회로(22a) 에 인가된다. 스타트 펄스(ST2)는, 프레임 레이트 주기의 입력 패턴이 생성되고, 게이트 드라이버 회로(22b)에 인가된다.
1초 동안에 화면(21)을 재기입하는 매수는, 70매 이상으로 하는 것이 바람직하다. 또한，130매 이하로 하는 것이 바람직하다. 즉, 프레임 레이트는, 70㎐ 이상 130㎐ 이하로 한다.
도 5에서는, 표시 화면(21) 중，N1 화소행분을 연속하여 점등시키는 것으로 했다. 점등시키는 영역(점등 영역(56))은, 도 7과 같이 분할하여도 된다. 표시 화면(21)의 면적을 100으로 하고, 도 5에서의 점등 영역(56)의 면적을 20, 그 표시 휘도를 10으로 하면, 표시 화면(21)의 표시 휘도 비율은, 20×10/200=1로 된다. 도 7에서도 점등 영역(56)을 4분할하고, 도 5와 동일한 표시 휘도 비율로 하기 위해서는, 각 분할한 점등 영역(56)의 표시 휘도를 10으로 하고, 각 점등 영역(56)의 면적을 N1/4로 하면 된다.
(4) 소스 드라이버 회로(24)
도 8은, 본 실시 형태의 EL 표시 장치의 소스 드라이버 회로(24)의 프로그램 전류(영상 신호)의 발생 회로의 설명도이다. 소스 드라이버 회로(24)는, 적(R), 녹(G), 청(B)에 대응하는 기준 전류 회로(정전류 회로)(83)(83R, 83G, 83B)를 갖고 있다.
기준 전류 회로(83)는, 저항 R1(R1r, R1g, R1b)과 오피 앰프(81a), 트랜지스터(84a)로 구성된다. 저항 R1(R1r, R1g, R1b)의 값은, R, G, B의 계조 전류에 대응하여 독립적으로 조정할 수 있도록 구성되어 있다. 저항 R1은, 소스 드라이버 회로(24)의 외부에 배치된 외장 저항이다.
오피 앰프의 +단자에는, 전자 볼륨(86)에 의해, 전압 Vi가 인가되어 있다. 전압 Vi는, 안정된 기준 전압 Vb를 저항 R로 분압함으로써 얻어진다. 전자 볼륨(86)은, 신호 IDATA에 의해 출력 전압 Vi를 변화시킨다. 기준 전류 Ic는 (Vs-Vi)/R1로 된다. RGB의 기준 전류 Ic(Icr, Icg, Icb)는, 각각 독립된 기준 전류 회로(83)에서 가변된다. 가변은, RGB마다 형성된 전자 볼륨에서 실시된다. 따라서, 전자 볼륨(86)에 인가되는 제어 신호에 의해, 전자 볼륨(86)으로부터 출력되는 전압 Vi의 값이 변화된다. 전압 Vi에 의해 RGB의 기준 전류의 크기가 변화되고, 단자(86)로부터 출력되는 계조 전류(프로그램 전류) Iw의 크기가 비례하여 변화된다.
발생한 기준 전류 Ic(Icr, Icg, Icb)는, 트랜지스터(84a 내지 84b)에 인가된다. 트랜지스터(84b)와 트랜지스터군(85)은 커런트 미러 회로를 구성하고 있다. 도 8에서, 트랜지스터(84b1)는, 1개의 트랜지스터로 구성되어 있는 것처럼 도시하고 있지만, 실제로는, 트랜지스터군(85)과 마찬가지로, 단위 트랜지스터(92)의 집합(트랜지스터군)으로서 형성하고 있다.
트랜지스터군(85)으로부터의 프로그램 전류 Iw는 출력 단자(86)로부터 출력된다. 트랜지스터군(85)의 각 단위 트랜지스터(92)의 게이트 단자 및 트랜지스터(84b)의 게이트 단자는, 게이트 배선(94)으로 접속되어 있다.
트랜지스터군(85)은, 도 9에 도시하는 바와 같이, 단위 트랜지스터(92)의 집합으로서 구성된다. 이해를 용이하게 하기 위해서, 영상 데이터와 프로그램 전류는 비례 또는 상관의 관계로 변환되는 것으로 하여 설명한다. 영상 신호에 의해 스위치(91)가 선택되고, 스위치(91)의 선택에 의해, 단위 트랜지스터(92)의 출력 전류의 집합(가산)으로서의 프로그램 전류 Iw가 발생한다. 따라서, 영상 신호를 프로그램 전류 Iw로 변환할 수 있다. 본 실시 형태는 단위 트랜지스터(92)의 단위 전류가, 영상 데이터의 1의 크기에 해당하도록 구성되어 있다.
단위 전류란, 기준 전류 Ic의 크기에 대응하여 단위 트랜지스터(92)가 출력하는 1단위의 프로그램 전류의 크기이다. 기준 전류 Ic가 변화되면, 단위 트랜지스터(92)가 출력하는 단위 전류도 비례해서 변화된다. 트랜지스터(84b)와 단위 트랜지스터(92)가 커런트 미러 회로를 구성하고 있기 때문이다.
RGB의 각 트랜지스터군(85)은 단위 트랜지스터(92)의 집합으로 구성되어 있고, 단위 트랜지스터(92)의 출력 전류(단위 프로그램 전류)의 크기는, 기준 전류 Ic의 크기로 조정할 수 있다. 기준 전류 Ic의 크기를 조정하면, RGB마다 각 계조의 프로그램 전류(정전류) Iw의 크기를 가변할 수 있다. 따라서, RGB의 단위 트랜지스터(92)의 특성이 동일한 이상적 상태에서는，RGB의 기준 전류 회로(83)의 기준 전류 Ic의 크기를 변화시킴으로써, EL 표시 장치의 표시 화상의 화이트 밸런스를 취할 수 있다.
이하, 설명을 용이하게 하기 위해서, 소스 드라이버 회로(IC)(14)의 트랜지스터군(85)은 6비트인 것으로 하여 설명을 한다. 도 9에서, 각 단위 트랜지스터(92)는, 정전류 데이터(D0∼D5)마다 배치된다. D0 비트에는 1개의 단위 트랜지스터(92)가 배치된다. D1 비트에는 2개의 단위 트랜지스터(92)가 배치된다. D2 비트에는 4개의 단위 트랜지스터(92)가 배치되고, D3 비트에는 8개의 단위 트랜지 스터(92)가 배치되고, D4 비트에는 16개의 단위 트랜지스터(92)가 배치된다. 마찬가지로, D5 비트에는 32개의 단위 트랜지스터(92)가 배치되어 있다.
각 비트의 단위 트랜지스터(92)의 출력 전류가 출력 단자(86)에 출력될지의 여부는, 아날로그 스위치(91)(91a∼91f)에 의한 온/오프 제어로 실현된다. 디코더 회로(95)는, 입력된 영상 데이터 KDATA를 디코드한다. 아날로그 스위치는 영상 신호 데이터 KDATA에 대응하여 온/오프 제어된다.
프로그램 전류 Iw는 내부 배선(93)을 흐른다. 내부 배선(93)의 전위는, 소스 신호선(28)의 전위로 된다. 내부 배선(93)의 전위는 Avdd 이하 GND 전위 이상이다. 소스 신호선(28)의 전위는, 정전류 Iw를 소스 신호선(28)에 인가하고, 정상상태로 했을 때에는, 화소(26)의 구동용 트랜지스터(31a)의 게이트 단자의 전압(도 3의 화소 구성의 경우)이다.
(5) 계조 전압 출력
도 10은, 전압 프로그램 방식의 계조 전압 출력 회로의 설명도이다. 계조 전압 출력 회로에서 발생하는 전위의 최저는, 0V(GND 전위)이며, 전위의 최대는, 소스 드라이버 회로(24)의 전원 전압 Avdd이다.
또한, 감마 커브의 저전위는, 계조 앰프(102L)에서 규정한다. 감마 커브의 고전위는, 계조 앰프(102H)에서 규정한다. 계조 앰프(102H)가 출력하는 전압은 VH로 한다. 계조 앰프(102L)가 출력하는 전압은 VL로 한다. 따라서, 진폭 폭의 최대값은, VH-VL이다.
계조 앰프(102)의 출력 전압은, 진폭 조정 레지스터(101)에서 제어한다. 진 폭 조정 레지스터(101)의 출력 비트는 8비트이다. 따라서, 계조 앰프(102)는, 256단계로 출력 변화가 가능하다. 계조 앰프(102H)의 값을 높게(고전위) 함으로써, 감마 커브의 진폭값은 커진다. 계조 앰프(102H)의 값을 낮게(저전위) 함으로써, 감마 커브의 진폭값은 작아진다.
또한, 계조 앰프(102L)의 값을 높게(고전위) 함으로써, 감마 커브의 진폭값은 작아진다. 계조 앰프(102H)의 값을 낮게(저전위) 함으로써, 감마 커브의 진폭값은 커진다. 도 10의 구성에서는, 계조 앰프(102H)와 계조 앰프(102L)를 독립적으로 동작시킬 수도 있다.
계조 앰프(102H)와 계조 앰프(102L) 사이에는, 저항이 래더 형상으로 접속되어 있다. 각각의 저항(VR1, VR2, VR3, VR4, …, VRN) 사이에는, 배선 단자(103)가 인출되어 있다. 배선 단자(103)는, 도 11의 전압 DAC 회로의 각 셀렉터 회로와 접속되어 있다. 또한, 화소(26)의 구동용 트랜지스터(31a)는 P채널 트랜지스터로 하고, 저계조측은, Avdd에 가깝고, 고계조측은, GND에 가까운 것으로 하고 있다.
저항 래더의 저항(VR1, VR2, VR3, VR4 …, VRN)의 저항값은, 커맨드 설정으로 가변할 수 있도록 구성되어 있다. 커맨드에 의해, 저항값이 변화된다.
또한，VH, VL 전압 중, 적어도 한쪽은, 도 69의 점등율, 도 57의 duty비에 대응시켜 변화시켜도 된다. 점등율이 낮을 때에는, VH-VL의 절대값을 크게 하고, 점등율이 작을 때에는, VH-VL의 절대값을 상대적으로 작게 한다. 또한，duty비가 작을 때에는, VH-VL의 절대값을 크게 하고, duty비가 클 때에는, VH-VL의 절대값을 상대적으로 작게 한다.
또한, 점등율에 맞추어 EL 표시 장치에서 표시하는 계조수를 변화시키는 것이 바람직하다. 예를 들면, 점등율이 50% 이상에서는, 풀 계조의 1/2의 범위(1024계조의 경우에는, 512계조)에서, 화상을 표시하고, 50% 이하에서는, 풀 계조의 범위에서 화상을 표시한다.
또한, 점등율이란, duty 구동 등 피크 전류를 억제하지 않는 노멀의 구동 방식에서, 최대 계조에서의 백 래스터 표시를 100%로 한 비율이다. 따라서, 흑 래스터 표시에서는 점등율은 0%이다.
도 11에 도시하는 바와 같이, 영상 신호 데이터 KDATA는, 전압 데이터 래치 회로(221a)에 유지된다. 각 데이터는, 6비트이다. 또한, 화소 열은, 240도트이며, 각 도트에 RGB의 3데이터이다. 따라서, 전압 데이터 래치 A회로 및 전압 데이터 래치 B회로의 라인 메모리는, 6비트×240RGB이다. 전압 데이터 래치 A회로(221a)의 데이터는, 수평 동기 신호(HD)에 동기하여, 전압 데이터 래치 B회로(221b)에 카피된다.
전압 DAC 회로(112)는, 스위치 회로로 구성되어 있다. 전압 데이터 래치 B회로(221b)의 디지털 데이터로부터, 계조 전압 출력 회로(112)의 단자(103)로부터 1개를 선택한다. 선택한 단자(103)의 전압을 소스 신호선(28)에 출력한다.
게이트 드라이버 회로(22a)와 게이트 드라이버 회로(22b)와의 동작 프레임 레이트가 서로 다른 경우에, 동일한 화소(26)에 접속된 게이트 신호선(27a) 및 게이트 신호선(27b)에 온 전압(VGL)이 인가되는 경우가 있다.
소스 드라이버 회로(24)에는, 도 8, 도 9의 프로그램 전류의 출력 회로와, 도 10, 도 11의 프로그램 전압의 출력 회로의 쌍방을 구성한다. 프로그램 전류 방식은, 저계조 영역에서 영상 신호의 기입 부족이 발생하지만, 프로그램 전압 방식은, 저계조 영역에서도 양호한 영상 신호의 기입을 실현할 수 있다. 그러나, 프로그램 전압 방식에서는, 구동용 트랜지스터(31a)의 변동 특성의 보상이 완전하지 않다. 프로그램 전류 방식에서는, 구동용 트랜지스터(31a)의 변동 특성의 보상이 양호하다.
소스 드라이버 회로(24)에 프로그램 전류의 출력 회로와, 프로그램 전압의 출력 회로의 쌍방을 구성하고, 동작시킴으로써, 프로그램 전류 방식의 결점을 프로그램 전압 방식의 결점을 보충할 수 있어, 양호한 화상 표시를 실현할 수 있다.
본 실시 형태에서는, 인가된 영상 신호에 대하여, 1화소행을 선택하는 기간의 전반에 프로그램 전압을 각 화소에 인가하고, 1화소행을 선택하는 기간의 후반에 프로그램 전류를 인가한 구동 방법을 채용하고 있다. 프로그램 전압을 인가한 후에, 프로그램 전류를 인가한다. 또한, 프로그램 전압은, 대응하는 영상 신호가 고계조인 경우에는 인가하지 않는다. 프로그램 전류로 충분히 목표의 계조 신호를 기입할 수 있기 때문이다. 물론, 화소(26)에 인가하는 영상 신호는, 전압 신호만으로 구성하여도 된다. 또한, 화소(26)에 인가하는 영상 신호는, 전류 신호만으로 구성하여도 된다.
(6) 전원 회로
도 1은, 본 실시 형태의 전원 회로의 설명도이다. 본 실시 형태의 전원 회로를 이용함으로써, 검사, 에이징, 휘도 조정 등을 용이하게 실현할 수 있게 된다.
전원 회로(12)의 Vin 단자에는, 배터리로부터 Vin 전압(전압 2.3V 이상 4.6V 이하)이 인가된다. 전원 회로(12)는, EL 표시 장치에 필요한 전압을 발생시킨다. EL 소자에 공급하는 전압(애노드 전압 Vdd, 캐소드 전압 Vss) 및 그 전류는, DCDC 회로에 의해 발생시킨다.
DCDC 회로에서 정극성의 전압 Vdd는, 코일 Lp를 이용한다. 부극성의 전압 Vss는, 코일 Ln을 이용한다. 즉, 코일을 이용하여 공진시킴으로써 필요한 전압값을 발생시킨다.
Vdd는, 소스 드라이버 회로(24)의 아날로그 전압 Avdd와 공통이다(Vdd=Avdd). Avdd 전압은, 소스 드라이버 회로(24)의 전원 전압이다. 아날로그 전압 Avdd는, 영상 신호의 기준 전압으로 하고 있다. 구동용 트랜지스터(31a)는, P채널 트랜지스터이기 때문에, 애노드 단자는 애노드 전극(전압 Vdd)과 접속되어 있다. 즉, 구동용 트랜지스터(31a)의 기준 전압 위치는, 애노드 전압 Vdd이다. 소스 드라이버 회로(39)의 아날로그 전압을 Avdd로 하고, Avdd를 기준(영상 신호 전압이 Avdd 전압일 때, 영상 신호의 진폭 전압은, 0V임)으로 한다. 또한，Avdd=Vdd로 함으로써, 구동용 트랜지스터(31a)를 영상 신호로 프로그램 설정하는 것이 용이해진다. 또한，EL 표시 장치에서 사용하는 전원수도 삭감할 수 있다.
화소(26)의 구동용 트랜지스터(31a)는 P채널 트랜지스터이다. Vdd=Avdd로 함으로써, 계조 전압의 전위와 애노드 전위 Vdd가 연동하여 변화되기 때문에, 양호한 계조 표시를 실현할 수 있다. 전원 회로(IC)(12)에서 발생하는 애노드 전압 Vdd가 변동에 의해 변화되어도, 구동용 트랜지스터(31a)에 인가하는 진폭 전압의 기준 위치는 연동하여 변화된다. 따라서, 구동용 트랜지스터(31a)를 영상 신호로 프로그램 설정하는 정밀도가 양호해진다.
또한, 화소(26)의 구동용 트랜지스터(31a)가 N채널 트랜지스터인 경우에는, 영상 신호의 기준 전압을 그라운드(GND) 전압으로 한다.
또한, 전원 회로(12)는, 리니어 레귤레이터 회로에 의해, 소스 드라이버 회로의 로직 전압 Dvdd를 발생한다. Dvdd=1.85V이다. 또한, 차지 펌프 회로에 의해, 게이트 드라이버 회로(22)의 전원(VGH, VGL)을 발생한다. 차지 펌프 회로는, 정극성의 전압 VGH에는, 컨덴서 Cp를 사용한다. 차지 펌프 회로는, 부극성의 전압 VGL에는, 컨덴서 Cn을 사용한다. 즉, 컨덴서와 발진 회로로, 차지 펌프 회로를 구성하고, 필요한 전압값을 발생시킨다. 또한, 도 12에 도시하는 바와 같이, Avdd 전압도 레귤레이터 회로(121b)에서 발생시켜도 된다. 또한，Dvdd와 Avdd를 개별로 온/오프 제어할 수 있도록 구성하여도 된다.
또한，VGH, VGL 등, 게이트 드라이버 회로(22)에서 사용하는 전압은, 소스 드라이버 회로(24)에 형성한 차지 펌프 회로에서 발생시켜도 된다. 이 경우에는, 소스 드라이버 회로(24)의 VGH, VGL 출력 회로에, 오프 스위치를 형성한다(소스 드라이버 회로(24)에 출력 오프 기능을 갖게 함).
이하의 실시 형태에서는, 전원 회로(12)에 VGH, VGL 전압 발생 회로(11)를 구비하는 것으로 하여 설명한다. VGL, VGH 전압 발생 회로(11)가 소스 드라이버 회로(24)에 구비되는 경우에는, 소스 드라이버 회로(24)와 전원 회로(12)를 동기를 취해도 본 실시 형태를 실시하면 된다.
Avdd, Dvdd 전압은, 도 12에 도시하는 바와 같이, 레귤레이터 회로(121)에서 발생시켜도 된다. 배터리 전압 Vin이 레귤레이터 회로(121a)에 입력되어, Dvdd 전압을 발생시킨다. 또한, 배터리 전압 Vin이 레귤레이터 회로(121b)에 입력되어, Avdd 전압을 발생시킨다.
(7) 출력 오픈 기능
본 실시 형태는, 에이징 공정, 결함 검사, 휘도 조정 등의 조정 대응하기 위해서, 출력 오픈 기능을 갖는다.
(7-1) 출력 오픈 기능의 내용
출력 오픈 기능은 스위치로 구성한다. 도 1에 도시하는 바와 같이, 각 전압 발생 회로(11)의 출력단에 스위치(SW1, SW2, SW3, SW4, SW5, SW6)가 형성되어 있다.
출력 오픈 기능이란, 스위치 SW를 오프(하이 임피던스)로 함으로써, 전원 회로(12)의 출력 단자에, 별도의 전압을 인가할 수 있다. 예를 들면, Vdd=5V로 하고, Vdd 출력 단자의 스위치 SW2를 오프로 함으로써, Vdd 출력 단자에 7V의 전압을 인가할 수 있게 된다. Vss=-3V로 하고, Vss 출력 단자의 스위치 SW1을 오프로 함으로써, Vss 출력 단자에 -5V의 전압을 인가할 수 있게 된다.
각 단자의 스위치 SW를 오프시킴으로써, 각 단자에 외부 전압을 인가했을 때, 오프 리크 전류는 10㎂ 이하로 되도록 구성되어 있다. 이 구성은, 각 스위치 SW를 구성하는 FET의 게이트 단자에 버퍼 회로를 통해서 전압을 인가하는 회로 구성을 채용함으로써 실현할 수 있다.
스위치 SW1은, Vss 전압을 오프(하이 임피던스)로 하는 기능을 갖는다. 스위치 SW2는, Vdd 전압을 오프(하이 임피던스)로 하는 기능을 가지며, 스위치 SW3은, Avdd 전압을 오프(하이 임피던스)로 하는 기능을 갖는다. 스위치는, 아날로그 스위치, MOS 스위치 등으로 구성된다.
마찬가지로, 스위치 SW4는, 소스 드라이버 회로(24)에서 사용하는 로직 전압 Dvdd를 오프(하이 임피던스)로 하고, 스위치 SW5는, VGH 전압을 오프(하이 임피던스)로 한다. 스위치 SW6은, VGL 전압을 오프(하이 임피던스)로 하는 기능을 갖는다.
또한, 스위치(SW1∼SW6)는, 명확하게 스위치 회로를 형성할 필요는 없다. 예를 들면, Vdd 발생 회로(31b)에 인가하는 발진 전압을 정지함으로써, 등가적으로, Vdd 출력이 오프로 되는 경우에는, 스위치 SW2의 물리적 형성은 불필요하다. 즉, 스위치 SW란, 각 전압 발생 회로(11)의 동작을 정지시키는 기능으로 생각해도 된다.
전원 전압의 출력 회로에는 트랜지스터(FET)를 구비하고 있고, 이 FET로 이루어지는 스위치, 다이오드와 외장 코일(Ln, Lp)에서 공진시켜 소정의 전압을 발생시킨다. 이 공진시키는 FET의 게이트 단자에 오프 전압을 인가하거나, 또는 오프로 함으로써 FET로부터 전압은 출력되지 않게 된다. 결과적으로, 해당 전원 회로(12)의 출력 단자는 오프(하이 임피던스)로 된다. 또한, 전원 회로(12)에 내장된 다이오드에 역바이어스를 인가하여, 다이오드를 오프시켜도 된다. 또한, 도 13에 도시하는 바와 같이, 전원 회로(12)의 외부에, 스위치 회로(131)를 외장 배치하 여도 된다. 스위치 SW는 릴레이 회로 등으로 구성할 수도 있다.
또한, 전원 회로(12)의 출력단의 트랜지스터의 게이트 단자에 오프 전압을 인가하여, 상기 트랜지스터의 채널간을 하이 임피던스로 한다. 또한, 전원 회로(12)의 출력단에는 보호 다이오드를 형성하고, 보호 다이오드는 리크가 발생하지 않도록 충분히 높은 전압에 접속하여 오프 상태를 유지한다.
또한, 출력 오픈 기능은, 전원 회로(12)에 내장시키는 것에 한정되는 것은 아니다. 예를 들면, 도 13에 도시하는 바와 같이, SW의 부분을 스위치 회로(131)로서 별도로 형성하여도 된다. 스위치 회로(131)는, 실리콘 칩으로 형성하고，플렉시블 기판 등에 실장한다. 스위치 회로(131)는 MOS-FET 등으로 구성한다.
즉, 본 실시 형태의 오프(하이 임피던스)로 하는 기능이란, 등가적으로, 전원 회로(12)의 단자를 외부로부터 보았을 때, 하이 임피던스 상태로 하는 기능이면 족하다. 또한, 하이 임피던스 상태로 했을 때, 또는 하이 임피던스 상태로 되었을 때, 전원 회로(12)의 단자를 외부에 별도의 전압을 인가할 수 있는 구성이면 족하다.
(7-2) 전압의 설정
본 실시 형태의 전원 회로는, 마이너스 전원측의 다이오드, FET를 내장하고 있다. 또한，SMBus 등의 표준 데이터 버스를 구비하고, 표준 데이터 버스에 전송하는 커맨드에 의해, 출력 전압 등을 설정할 수 있다.
커맨드에 의해 설정할 수 있는 전압은, VGH 전압, VGL 전압, Vss 전압이다. 이들 전압은, 0.5V 눈금으로 설정할 수 있도록 구성되어 있다. 또한，VGH는 VGH1, VGH2로 2종류의 전압을 발생시키고, VGL은 VGL1, VGL2로 2종류의 전압을 발생시켜도 된다.
전압의 가변은, 전원 회로(12) 내부에, DA 변환 회로를 형성함으로써 용이하게 실현할 수 있다. 또한, 출력 오픈 기능도 커맨드로 제어할 수 있다. 예를 들면, 표준 데이터 버스(SMBus, I2C 버스 등)를 통한 커맨드 제어에 의해, Vss 전압 단자를 오프로 할 수 있다. 커맨드에 의해, 어느 스위치를 온시킬지 오프시킬지를 지정한다.
도 14는, VGH 전압, VGL 전압, Vdd 전압, Vss 전압, Avdd 전압의 설정값이다. 설정값은, 커맨드의 '값'에 의해, 0.5V 눈금으로 설정되어 있다. VGH 전압의 설정값은, Avdd 전압의 설정값보다도 1.0V 이상(적어도 0.5V 이상) 높게 설정할 수 있도록 구성한다. VGL 전압의 설정값은, Vss 전압과 동일한 값을 설정할 수 있도록 구성한다.
또한, 도 14의 각 전압의 값은, EEPROM(272)(도 27)에 저장해 두고, 사용 상태에 맞추어 변경할 수 있도록 구성해 두는 것이 바람직하다. 예를 들면, 도 14에서는，VGH의 값 0에서는，5.0V이지만, 이 값을 EEPROM(272)으로부터 읽어내어, 4.5V로 변경한다. 눈금값도 EEPROM(272)에 저장된 데이터에 의해 변경할 수 있도록 구성해 두는 것이 바람직하다.
VGH 전압, VGL 전압, Vdd 전압, Vss 전압, Avdd 전압은, 본 실시 형태의 패널의 조정 공정에서, 가변하여 이용한다. 또한, 피크 전류 억제 구동으로 가변하여 이용한다.
VGH 전압은, 5.0V 이상 9V 이하이며, 이 범위를 0.5V 눈금으로 설정 가능하다. 또한, 필요에 따라서 10mV씩으로 설정할 수 있도록 구성할 수도 있다. 이상의 사항은 다른 전압에 대해서도 마찬가지이다. 또한, 본 실시 형태에서는, 설명을 쉽게 하기 위해서, 기본적으로는 전압의 눈금값은 0.5V인 것으로 한다. 그러나, 이에 한정되는 것은 아니다.
일례로서, VGL 전압은, -6.0V 이상 -0.5V 이하이며, 이 범위를 0.5V 눈금으로 설정 가능하다. Vss 전압은, -6.0 V이상 -0.5V 이하이며, 이 범위를 0.5V 눈금으로 설정 가능하다.
(7-3) 출력 오픈 기능의 변경예
출력 오픈 기능은, 하드 단자에 의한 제어로 온/오프하여도 된다. 예를 들면, 전원 회로(12)의 1번 핀은 TEST1, 2번 핀을 TEST2로 한다. TEST1을 'H'로 함으로써, Vdd 단자와 Vss 단자가 출력 오프로 된다. 또한，'L'로 함으로써, Vdd 단자와 Vss 단자를 전압 출력 상태로 한다. TEST2를 'H'로 함으로써, VGH 단자와 VGL 단자가 출력 오프로 된다. 'L'로 함으로써, VGH 단자와 VGL 단자를 전압 출력 상태로 한다.
또한, 출력 오픈 기능이란, 주로 전압 출력 단자가 외부로부터 분리된 상태를 의미하고, 상기 단자 등에 다른 전원으로부터의 전압 또는 전류를 인가하여도, 상기 전원 IC(12) 등에 상기 다른 전원으로부터의 전류가, 상기 전원 IC(12) 등에 유입되지 않거나, 또는, 상기 다른 전원으로부터의 전류가 유출되지 않는 상태, 또는 이것과 유사한 상태를 의미한다.
또한, 복수의 핀에 로직 전압을 설정함으로써, VGH 전압을 5.0V 내지 8.0V 중 어느 하나의 전압을 설정하고, 단자로부터 출력할 수 있도록 구성한다. 또한, 도 15에 TEST 모드의 출력 전압과, 방전 회로(도 16)의 관계를 도시하고 있다.
각 전원의 출력에는, 방전 회로(디스차지 회로)가 형성되어 있다. 디스차지 회로를 도 16에 도시한다. 도 16은, 일례로서 Vss의 출력단이지만, 다른 출력단Vdd, Avdd, VGH, VGL에도 형성되어 있다. 오프 스위치 SW1이 오프인 경우에, 스위치 S1을 온시켜, 저항 R을 통해서, Vss 단자에 충전된 전하를 방전한다. 저항 R의 저항값은, DCDC 회로에 관련되는 출력(Vss, Vdd)은, 30∼100Ω으로 한다. 차지 펌프 회로에 관련되는 출력(VGH, VGL)은, 200∼1kΩ으로 한다. 이상과 같이 저항 R의 값은, DCDC 회로에 의해 발생시키는 전압보다도 차지 펌프 회로에 의해 발생시키는 전압쪽을 크게 한다.
디스차지 회로를 구성하는 스위치 S1도, 커맨드 설정에 의해 동작하도록 구성되어 있다. 즉, 디스차지 동작을 시킬지의 여부는, 커맨드로 설정할 수 있다.
또한, 도 17과 같이, TEST=3일 때, Avdd는 방전 없음으로 하여도 된다. 방전 회로는, 디스차지 회로라고도 부른다. 도 15에서는，MODE0에서, 전체 전압(Avdd∼Vss)의 출력 단자를 디스차지 상태로 유지하고 있다. 이는 EL 표시 장치를 외부 노이즈로부터 보호하는 데 있어서도 중요하다. 또한，MODE1의 ON1 커맨드만이 지정되어 있을 때에는, Vdd 단자와 Vss 단자를 디스차지 상태로 유지해 두는 것도 중요하다.
ON1 커맨드만의 경우에는, 소스 드라이버 회로(24) 및 게이트 드라이버 회 로(22)에 사용하는 전압(Avdd, VGH, VGL)의 단자에는 디스차지하지 않고, EL 소자(35)에 인가하는 전압 단자는 디스차지시킨다. ON1 및 ON2 커맨드 발생 시 (MODE3)에서는, 모든 전압 단자는 디스차지하지 않는다.
또한, 전원 회로(전원 IC)(12)의 기동은 소프트 스타트 회로의 동작 혹은 작용에 의해 러시 전류가 흐르지 않도록 제어된다. 소프트 스타트 시간은, 3msec 이상 20msec 이하의 시간으로 설정된다.
또한, 전원 회로(전원 IC)(12)에는, 과전류 방지 회로 및 서멀 셧다운 회로가 형성되어 있다. 과전류 방지 회로가 동작하는 시간은, 50msec 이상 200msec 이하의 시간으로 설정된다.
이상과 같이, 도 17의 TEST 상태에서도, 디스차지(방전)를 동작시킨다. TEST0은, 통상의 동작 상태이다. Avdd, VGH, VGL, Vdd, Vss의 출력은, 도 19의 MODE에 따라서 방전 회로가 동작한다(방전 회로 ON). TEST1, TEST2, TEST3에서는 방전 회로가 동작하지 않는다(방전 회로 OFF: 비동작 상태). 또한, 도 20에 도시하는 바와 같이, TEST3에서, 방전 회로를 동작 가능 상태로 하여도 된다.
방전 회로는, 도 16에 도시하는 바와 같이, 스위치 S1, 방전 저항 R로 구성된다. 방전 저항 R은, 단자 또는 배선(도 16에서는 일례로서 Vss 단자 또는 Vss 배선)에 충전된 전하를 방전하는 데에 사용된다. 스위치 S1은 전원 회로(12)의 출력 전압을 정지할 때, 전원 전압의 값을 변화시킬 때에 동작한다.
(8) DCDC 회로의 발진 주파수
본 실시 형태의 전원 회로(12)는, DCDC 회로의 발진 주파수도 소스 드라이버 회로(24)로부터의 커맨드로 설정할 수 있다.
발진 주파수는, 0.6㎒, 1.2㎒, 1.8㎒의 복수로부터 1개를 선택한다. 발진 주파수는, 0.6㎒, 1.2㎒, 1.8㎒로 정수배로 설정할 수 있도록 한다. 발진 주파수의 1개는, 1.0∼1.5㎒ 내로 설정한다(본 실시 형태에서는，1.2㎒가 해당함).
발진 주파수는, 도 18에 표로 나타낸다. 발진 주파수도 전원 회로에 내장하는 복수의 저항으로부터 1개를 선택함으로써 용이하게 실현할 수 있다. 발진 주파수는, FL 커맨드의 설정에 의해, 발진 주파수를 변경할 수 있다. 발진 주파수가 낮으면, 전원 회로의 외장 코일(Lp, Ln)의 사이즈가 커진다. 변환 효율은 높아진다. 전원 회로의 외장 코일의 사이즈가 커진다. 변환 효율은 높아진다. 발진 주파수가 높으면, 전원 회로의 외장 코일의 사이즈가 작아진다. 변환 효율은 낮아지는 경우가 많다.
본 실시 형태의 전원 회로는 휴대 전화에 이용된다. 본 실시 형태는, 휴대 전화의 통신 방식에 의해, 발진 주파수를 절환하여 사용한다. CDMA 방식의 경우에는, DCDC의 발진 주파수를 0.6㎒로 한다. GSM 방식인 경우에는, 1.2㎒로 사용한다. 본 실시 형태는, CDMA 방식에서 사용하는 경우와, GSM 방식에서 사용하는 경우에서, 커맨드에 의해, 발진 주파수를 변경한다. 즉, 휴대의 수신 방식에 대응시켜 발진 주파수를 절환한다.
(9) 테스트 모드
도 15는, 본 실시 형태의 전원 회로의 동작 모드인 테스트 모드(TEST)에서, 디스차지(방전) 회로의 동작의 유무를 기재하고 있다. 도 15에서, 「○」는, 대응 하는 전압이 출력되는 것을 나타내고, 「×」는, 출력되어 있지 않은 것을 나타낸다. ON은, 방전 회로가 동작하고 있는 것(도 16에서 스위치 S1이 온하고 있는 것)을 나타내고, OFF는, 방전 회로가 비동작 상태인 것(도 16에서 스위치 S1이 오프하고 있는 것)을 나타내고 있다.
예를 들면, TEST 모드의 값이 1(설정값 1)에서는，Avdd, VGH, VGL, Vdd, Vss가 출력되어 있고, 방전 회로가 ON하고 있는 것을 나타내고 있다. TEST 모드의 값이 2(설정값 2)에서는，Avdd, VGH, VGL이 출력되어 있고, 방전 회로가 OFF하고 있는 것을 나타내고 있다.
(10) 상승 시퀀스와 하강 시퀀스
본 실시 형태의 전원 회로(12)에는, 도 19에 도시하는 바와 같이, MODE가 있다.
MODE란, 전원 회로(12)의 상승 및 하강 시퀀스를 행하는 것이다. 시퀀스를 행하는 데에, ON1과 ON2가 있다.
MODE=0(MODE 커맨드의 값 0, MODE0)에서는，ON1 및 ON2가 모두 0(오프)이다.
MODE=1(MODE 커맨드의 값 1, MODE1)에서는，ON1=1(온)이며, ON2=0(오프)이다.
MODE=2(MODE 커맨드의 값 2, MODE2)에서는，ON1=0(오프)이며, ON2가 1(온)이다. MODE=3(MODE 커맨드의 값 3, MODE3)에서는，ON1 및 ON2가 모두 1(온)이다. 또한, 도 19에서，○는, 해당하는 전압이 출력되어 있는 것을, ×는, 해당하는 전압이 출력되어 있지 않은 것을 나타내고 있다.
ON1=1은, 소스 드라이버 회로(24) 및 게이트 드라이버 회로(22)의 전원 전압(Avdd, VGH, VGL)의 상승을 한다. ON2=1(온)은, 애노드 전압 Vdd, 캐소드 전압 Vss를 EL 표시 장치에 공급한다.
상승 시퀀스에서는, 본 실시 형태는, ON1을 설정하고, 다음으로 ON2를 설정한다. 상승 시퀀스에서는, 우선, 게이트 드라이버 회로(22) 및 소스 드라이버 회로(24)를 동작한 후에, EL 소자(35)에 공급하는 애노드 전압 등을 인가한다. 이 상태가 반전되면，EL 표시 장치가 불필요한 발광 상태가 발생한다.
하강 시퀀스에서는, 본 실시 형태는, ON2를 해제하고(ON2=0), 다음으로 ON1을 해제한다(ON1=0). 하강 시퀀스에서는, 우선, 애노드 전압 Vdd, 캐소드 전압 Vss를 절단하고 나서, 게이트 드라이버 회로(22) 및 소스 드라이버 회로(24)의 전압을 오프로 하지 않으면, 애노드 단자로부터의 소스 드라이버 회로(24)에의 역류에 의해, 소스 드라이버 회로 등이 파괴되는 경우가 있다.
이상에 의해, MODE=2의 상태는 발생해서는 안된다. 상승 시퀀스에서, 노이즈 등에 의해, MODE=3이 최초로 된 경우에는, 우선，MODE1을 설정하고, MODE3을 실행한다. 또한, 상승 시퀀스에서, 노이즈 등에 의해, 우선, 최초로 MODE=3으로 된 경우에는, 우선，MODE1을 설정하고, MODE3을 실행한다. 이상과 같이, 본 발명은, 각 동작이 이상 상태로부터 동작한 경우에, 자기 수정하는 로직을 내장하고 있다.
하강 시퀀스의 경우에는, MODE3의 상태로부터, ON2=0으로 되는, MODE1의 상태로 되고, 마지막으로 MODE0의 상태로 된다.
MODE0에서는, 전체 출력 전압이 오프이다. MODE1에서는, 소스 드라이버 회 로(24)의 아날로그 전압 Avdd, 게이트 드라이버 회로(22)의 전압(VGH, VGL)이 온 상태, 애노드 전압 Vdd, 캐소드 전압 Vss가 오프 상태이다. MODE2, MODE3에서는, 소스 드라이버 회로(24)의 아날로그 전압 Avdd, 게이트 드라이버 회로(22)의 전압(VGH, VGL)이 온 상태, 애노드 전압 Vdd, 캐소드 전압 Vss가 온 상태이다. 그러나，MODE2는, 설정 금지 상태이다.
도 20은, MODE에 대한 디스차지 동작(도 16을 참조)의 설정 상태를 도시하고 있다. 도 20에서, 「○」가, 디스차지 동작을 행하고 있는 것(도 16과 같이, 대응하는 스위치 S(도 16에서는, 스위치 S1)가 온하고 있는 것)을 나타내고 있다. 「×」는, 스위치 S가 오프인 것(디스차지 동작하고 있지 않은 것)을 나타내고 있다.
MODE0에서는, 전체 출력 전압이 오프이기 때문에, 전체 단자가, 디스차지 상태이다. MODE1에서는, 소스 드라이버 회로(24)의 아날로그 전압 Avdd, 게이트 드라이버 회로(22)의 전압(VGH, VGL)이 온 상태, 애노드 전압 Vdd, 캐소드 전압 Vss가 오프 상태이기 때문에, 애노드 전압 Vdd, 캐소드 전압 Vss만이, 디스차지 상태이다. MODE2, MODE3에서는, 소스 드라이버 회로(24)의 아날로그 전압 Avdd, 게이트 드라이버 회로(22)의 전압(VGH, VGL)이 온 상태, 애노드 전압 Vdd, 캐소드 전압 Vss가 온 상태이다. 따라서, 전체 출력의 디스차지는 비동작이다. MODE2는, 설정 금지 상태이다.
이상과 같이, 전압 출력되어 있지 않은 단자를, 디스차지 상태로 함으로써, EL 표시 장치의 불필요한 동작 또는 오동작을 방지함과 함께，EL 표시 장치가 전기적으로 파괴되는 것을 방지할 수 있다.
온/오프 단자는, 전원 회로를 기동시키는 단자이다. 온/오프 단자에 클럭 신호가 인가되면，Dvdd 전압을 출력한다. 클럭 신호는, 신호의 상승 또는 하강을 검출하고, 복수회의 클럭 신호의 상승 또는 상승 엣지를 검출하면 로직 전압 Dvdd를 출력한다(도 21을 참조).
클럭 신호는, 본 실시 형태의 EL 표시 장치에 인가되는 영상 신호 클럭 또는 수평 동기 신호 HD를 이용한다. 영상 신호는, 본 실시 형태의 EL 표시 장치가 내장된 기기의 그래픽 컨트롤러가 발생한다.
도 21에 도시하는 바와 같이, 클럭(CLK) 신호의 상승을 검출하고, 전원 회로(12) 내의 카운터(221)를 카운트 업한다(도 21, 도 22, 도 24를 참조). 클럭이 3클럭 들어가면 Dvdd 전압이 출력된다. 이 전원 상승까지 필요한 클럭수는, 커맨드로 설정할 수 있도록 구성되어 있다. 도 21에서는，a점에서 3클럭이기 때문에, Dvdd를 출력한다. 물론, 클럭 신호의 검출은, 클럭의 하강을 검출하여도 된다. 또한, 클럭의 양 엣지를 검출하여도 된다. 클럭 간격이 일정 이상 짧으면 카운트는 하지 않는다. 이 설정은, 전원 회로(12)에 내장하는 로우 패스 필터로 설정한다.
클럭이 일정 기간, 차단되면，Dvdd 전압의 출력을 정지한다. 도 21에서는，T1 기간이 30msec 이상이면 출력을 정지한다. 동시에, 카운터(221)의 카운트값은 클리어된다. 따라서, 카운터(221)의 카운트는 0부터 개시된다.
또한, 도 21의 실시 형태에서는，Dvdd 전압을 클럭으로 온/오프(출력, 정지) 시키는 것으로 했지만, 이에 한정되는 것은 아니다. 예를 들면, Vdd, Vss 전압, VGH, VGL 전압을 온/오프 제어하여도 된다. 또한，3클럭째에서 VGH, VGL 전압 등 게이트 드라이버 회로(22)에서 필요한 차지 펌프에 의해 출력하는 전압을 출력시키고, 30클럭째에서 Vdd, Vss 등 EL 소자(35)에 공급하는 DCDC 전압을 출력하도록 구성하여도 된다.
하강도 마찬가지이다. 30msec에서, Vdd, Vss 등 EL 소자(35)에 공급하는 DCDC 전압을 정지하고, 동시에 방전 회로(도 16, 도 20을 참조)를 동작시키며, 100msec 후에, VGH, VGL 전압 등 게이트 드라이버 회로(22)에서 필요한 차지 펌프에 의해 정지(동시에 방전 회로를 동작)하도록 구성하여도 된다. 즉, 클럭의 개수 또는 클럭의 간격으로 전압 출력을 제어한다.
Dvdd 전압은, 소스 드라이버 회로(24)의 로직 전압이다. Dvdd 전압이 상승하면, I2C 버스의 전원이 공급되어, 소스 드라이버 회로(24)와 전원 회로(12) 사이의 커맨드 통신이 가능하게 된다. 소스 드라이버 회로(24)는, I2C 버스를 통해서 전원 회로(12)에 온 시퀀스 커맨드(온 커맨드)를 전송하고, 전원 회로(12)는, 다른 전압(VGH, VGL, Vss, Vdd 등)을 출력한다.
전원 회로(12)의 하강(전압 출력의 정지)은, 소스 드라이버 회로(24)로부터 전원 회로(12)에의 오프 시퀀스 커맨드(오프 커맨드)에 의해 행해진다. 또한, 도 21에 도시하는 클럭 신호(CLK)가 중단됨으로써도 전원 회로(12)는 오프 상태로 된다.
Dvdd 전압은, 소스 드라이버 회로(24)에서 사용되는 로직 전압이다. 우선, 처음에 로직 전압이 입력되지 않으면, 소스 드라이버 회로(24)의 로직 동작이 개시 되지 않고, EL 표시 장치의 개시 시퀀스가 실시되지 않는다. 그러나, 항상(EL 표시 장치를 사용하지 않을 때에도), Dvdd의 전압 발생 회로(11c)를 기동해 두면, 전력을 사용한다. 도 21, 도 22와 같이, 클럭으로 Dvdd 발생 회로를 기동시키도록 구성하면, 불필요한 전력 소비는 없다. 또한, 클럭이 일정 기간 입력되지 않으면, Dvdd 회로를 비동작 상태로 되도록 구성하면, 불필요한 전력 소비는 없다.
또한, 도 21의 실시 형태에서는 클럭의 입력에 의해, Dvdd 전압이 상승하는 것으로 했지만, 본 실시 형태는 이에 한정되는 것은 아니며, Avdd 전압 등 다른 출력 전압이 상승하도록 구성해도 된다. 또한, 전압이 상승하는 클럭수는 커맨드 등에 의해 설정할 수 있도록 구성하는 것이 바람직하다. 하강의 시간 T1도 커맨드 등에 의해 설정할 수 있도록 구성하는 것이 바람직하다.
또한, 카운터의 값은, 클럭이 일정 시간 이상 없는 경우에는 클리어되도록 구성하는 것이 바람직하다. 예를 들면, 2의 클럭 신호(CLK)가 입력되어도, 3번째의 클럭 신호(CLK)까지의 간격이 20msec 이상 있으면, 전원 회로(12) 내의 카운터가 클리어되어, 카운터를 0으로 되돌리도록 구성한다. 또한, 전원 회로(12)가 오프 시퀀스를 접수한 경우에도, 카운터는 클리어된다. 클리어될 때까지의 시간은, 커맨드에 의해 설정할 수 있도록 구성되어 있다.
클리어될 때까지의 시간 T1은, 클럭으로서 수직 동기 신호를 사용하는 것이 상정된다. 따라서, 30프레임의 경우, 35msec 이상으로 할 필요가 있다. 또한, 노이즈에 의한 카운트 업의 오동작을 방지하기 위해서, 100msec 이하(0.1㎐)로 할 필요가 있다. 또한, 영상 신호의 메인 클럭에서 동작하도록 구성한다. 표시 장치의 화상 클럭이 3㎒이면, 3㎒에서 동작하도록 구성한다. 그러나, 너무 고속의 클럭에서 동작하도록 구성하면, 외부 노이즈에 의해 간단히 오동작한다. 따라서, 10㎒ 이하로 한다. 따라서, 클럭은, 0.1㎐ 이상 10㎒ 이하로 한다. 클럭은, 수평 동기 신호(HD)를 사용하는 것이 바람직하다. 수평 동기 신호는, 8K㎐ 이상 30K㎐ 이하 정도이다. 따라서, 클럭은, 8K㎐ 이상 10㎒ 이하에서 동작하도록 구성한다.
또한, 단시간에 이상한 클럭(외부 노이즈) 입력에 의한 오동작을 방지하기 위해서, 컨덴서 등에 의한 로우 패스 필터를 형성해 둔다.
카운터(221)는, 전원 IC(12)가 오프되면, 클리어된다. 또한，EL 표시 장치의 소프트웨어 리세트 또는 하드웨어 리세트가 입력되면 클리어된다. 또한, 전원 IC(12)가 온될 때에, 초기 클리어된다.
또한，Dvdd 전압은, 3클럭 신호(CLK)에서 출력하고, 도 24에 도시하는 바와 같이, Avdd 전압은, 5클럭 신호(CLK)에서 출력하도록 구성해도 된다. 즉, 클럭 신호(CLK) 수에 의해, 상승하는 전압을 지정할 수 있도록 구성한다. 하강 전압에서도 마찬가지로 구성해도 된다. 카운트 설정하는 클럭수는, 2 이상 5 이하가 바람직하다. 노이즈에 의한 오동작 방지와 기동 시간을 짧게 하기 위해서이다.
또한, 한번, 카운트가 규정값에 도달한 후에는, 소스 드라이버 회로(24)로부터 리세트 신호가 전원 회로(12)에 입력되지 않는 한 전압 출력을 정지하지 않도록 구성하여도 된다.
Dvdd 전압은, 도 12에 도시하는 바와 같이, 레귤레이터(121)를 이용하여 발생한다. 레귤레이터(121)는, 동작 상태이면, 리크 전류가 흘러 전력을 소비하게 된다. 도 21, 도 22와 같이, 클럭을 검출하여 레귤레이터(121)를 기동하도록 구성하면, 리크 전류의 발생은 없다. 따라서, EL 표시 장치가 비동작 상태에서는, 전력을 소비하지 않는다.
본 실시 형태의 전원 회로(12)는, 클럭 신호(CLK)가 입력되어 있을 때에, 온 커맨드가 입력됨으로써, 전압이 출력되도록 구성되어 있다. 또한, 클럭 신호(CLK)가 입력되어 있을 때에, 오프 커맨드가 입력됨으로써, 전압 출력을 정지한다. 또한, 출력 단자를 오프로 한다.
단, 본 실시 형태는 이에 한정되는 것은 아니다. 예를 들면, 도 25에 도시하고 있는 바와 같이, 강제적으로 전압이 출력되는 온/오프 단자(하드 핀)를 형성해도 된다.
(11) 상승 시퀀스
다음으로, 상승 시퀀스에 대해서 도 27을 이용하여 설명을 한다.
전원 회로(12)에, 수평 동기 신호(HD) 또는 메인 클럭(CLK)이 입력되면，Dvdd 발생 회로(11c)(도 22)에 의해, 클럭을 카운트하고, 규정의 클럭수를 카운트 하면，Dvdd 발생 회로의 레귤레이터가 동작한다. 레귤레이터 회로는, 입력된 배터리 전압 Vin을 레귤레이터하여 1.85V(1.8V계)를 출력한다.
이상과 같이, 전원 회로(12)에 커넥터(271)로부터 공급되는 신호 또는 전압은, CLK 또는 HD와, Vin뿐이다. 패널(20)과 플렉시블 기판(281)은 ACF(282)에 의해 전기적으로 접속이 취해져 있다. 따라서, 전원 회로(12)로부터 출력되는 전원 전압수가 많아도 코스트가 높아지는 경우는 없다. 또한, 전원 회로(12)는, 도 45 에 도시하는 바와 같이, 플립 칩 실장(COF 실장)되어 있다.
1.85V는 소스 드라이버 회로(24) 등의 로직 전압이다. 로직 전압 Dvdd는, SMBus의 전원이며, 또한，EEPROM(273), 플래시 메모리(272)의 전원 전압이다. 따라서, Dvdd 전압이 발생함으로써, EL 표시 장치의 로직계가 기동 상태로 된다.
소스 드라이버 회로(24)는, 로직 전압 Dvdd가 입력되고, 외부 3선 시리얼 버스로부터, 리세트 신호 커맨드가 입력되면, 상승 시퀀스를 개시한다.
리세트 신호 커맨드를 소스 드라이버 회로(24)가 수신하고, 전원 회로(12)의 초기화가 완료(도 19에서，MODE0)되면, 소스 드라이버 회로(24)는, SMBus를 통해서, 전원 회로(12)에 온 커맨드(ON1, ON2: 도 19)를 보낸다. 기본적으로 온 시퀀스는, MODE0(ON1, ON2는 오프)→MODE1(ON1만 온)→MODE3(ON1, ON2는 온)이다.
ON1 커맨드에 의해, Avdd 전압(소스 드라이버 회로(24)의 아날로그 전압), VGH, VGL이 출력된다. Avdd와 애노드 전압 Vdd는 동일 전압이지만(도 13 등도 참조), Avdd는 ON1에 의해 출력되지만, 애노드 전압 Vdd는, SW2가 오프 상태이기 때문에, 출력되지 않는다. SW2는 ON2 커맨드에 의해 온 상태로 된다. ON1 커맨드에 의해, VGH는 SW5가 온함으로써, VGL은 SW6이 온함으로써, 출력된다.
소스 드라이버 회로(24)에 Avdd 전압이 인가됨으로써, 도 10, 도 11 등의 회로가 기동하여, 계조 전압 등을 출력할 수 있게 된다. VGH, VGL 전압은, 게이트 드라이버 회로(22)에 인가된다(도 49 참조). VGH, VGL 전압에 의해 게이트 드라이버 회로(22)의 게이트 신호선(27)의 전위가 설정된다. 또한, 소스 드라이버 회로(24)는, 게이트 드라이버 회로(22)에 스타트(ST) 신호, 클럭(CLK) 신호를 인가하 고, 또한, 소스 드라이버 회로(22)는, 소스 신호선(28)에 흑 계조의 영상 전압 신호 등을 인가하고, 게이트 드라이버 회로(22)는 화소(26)를 흑 표시 상태로 제어한다(도 2 참조).
ON1 커맨드(도 19의 MODE1)로부터 ON2 커맨드(도 19의 MODE3)까지의 이행 시간은, 1프레임 기간 이상으로 한다. 바람직하게는 2프레임 기간 이상으로 한다. 표시 화면(21)을 흑 표시 상태로 하고 나서, 애노드 전압 Vdd, 캐소드 전압 Vss를 인가하도록 하기 위해서이다. 표시 화면(21)을 흑 표시 상태로 하고 나서, 애노드 전압 Vdd, 캐소드 전압 Vss를 인가하지 않으면, 불필요한 화상 표시가 되는 경우가 있기 때문이다.
다음으로, 소스 드라이버 회로(24)는, 입력된 영상 신호(RGB), 수평 동기 신호(HD), 수직 동기 신호(VD), 클럭(CLK)에 대응시켜 소스 신호선(28)에 영상 신호를 출력한다.
소스 드라이버 회로(24)는, 전원 회로(12)에 ON2 커맨드를 송출한다. ON2 커맨드에 의해, SW1, SW2가 온하여, 표시 화면(21)에 애노드 전압 Vdd, 캐소드 전압 Vss가 인가된다. 애노드 전압 Vdd, 캐소드 전압 Vss의 인가에 의해, EL 표시 장치에 화상이 표시된다.
이후, 소스 드라이버 회로(24)는, 영상 신호로부터, 표시 화면(21)에 흐르는 전류를 연산 등에 의해, 점등율을 구하고(도 69), 피크 전류를 오버하지 않도록, duty비 구동을 실시한다(도 57). 또한, 필요에 따라서, 전원 회로(12)에 커맨드를 보내어, 애노드 전압 Vdd, 캐소드 전압 Vss를 변화시킨다. 도 57은, 점등율 75% 이상에서 캐소드 전압 Vss를 저하(GND측으로)시키고 있다.
또한, 도 19에 도시하는 바와 같이, 오동작에 의해, MODE2로부터 개시되는 경우에는, MODE1을 실행하고, 다음으로 MODE3을 실행시킨다. 오동작에 의해, MODE3으로부터 개시되는 경우에는, MODE1을 실행하고, 다음으로 MODE3을 실행시킨다.
오프 시퀀스(하강 시퀀스)에서는，MODE1이 실행된다. MODE1의 실행 전에, 소스 드라이버 회로(24)는, 표시 화면(21)을 흑 표시로 한다. 흑 표시는, 소스 신호선(28)에 흑의 계조 신호(저계조)를 인가하고, 이 신호를 화소(26)에 기입함으로써 실현한다. 흑 표시 후에, 소스 드라이버 회로(24)는 전원 회로(12)에 커맨드를 보내어, MODE1(ON2를 오프)로 한다.
ON2 커맨드의 오프 명령에 의해, SW1, SW2가 오프하여, 표시 화면(21)에의 애노드 전압 Vdd, 캐소드 전압 Vss의 인가가 정지된다.
다음으로, 소스 드라이버 회로(24)는, 전원 회로(12)에 MODE0로 하기 위해서, ON1을 오프로 하는 커맨드를 보낸다.
도 19의 MODE1 내지 도 19의 MODE0까지의 이행 시간은, 1프레임 기간 이상으로 한다. 바람직하게는 2프레임 기간 이상으로 한다. 애노드 전압 Vdd, 캐소드 전압 Vss를 완전하게 단자 등으로부터 방전시키고 나서 게이트 드라이버 회로(22)를 정지시키기 위해서이다. ON2 커맨드를 오프(0)로 함으로써, SW2, SW1이 오프로 된다. 이 때, 도 16, 도 20에 도시하는 바와 같이 방전 회로를 동작시킨다. 애노드 전압 Vdd, 캐소드 전압 Vss를 완전하게 방전시키고 나서가 아니면, 불필요한 화 상 표시가 되는 경우가 있기 때문이다.
ON1 커맨드를 오프함으로써, SW5, SW6이 오프로 되어, Avdd 전압(소스 드라이버 회로(24)의 아날로그 전압), VGH, VGL이 정지된다. 마지막으로, 전원 회로(12)에 인가되어 있는 CLK 또는 HD가 정지하고, Dvdd가 정지한다.
도 13, 도 25 등의 실시 형태에서는, 셧다운 단자(SHDN)를 배치하고 있다. SHDN 단자는, 클럭 신호(CLK)가 입력되어 있지 않은 상태에서도, 온/오프 커맨드가 입력되면 전압을 출력시키는 단자이다(또는, 전압을 출력하지 않도록 하는 단자임). SHDN 단자에의 로직 전압이 L레벨일 때에는, 도 21, 도 24에서 설명한 전원 동작이 실시된다. SHDN 단자에의 로직 전압이 H레벨일 때에는, 클럭 신호(CLK)가 없는 상태에서도, 온/오프 커맨드를 접수하게 된다. 셧다운 단자(SHDN)는 0(GND)이 통상 상태이며, 외부 클럭에 의해 Dvdd 출력 상태로 설정되어 있고, 셧다운 단자(SHDN)는 H에서, 클럭이 입력되지 않더라도, Dvdd가 출력되어 있는 상태이다.
셧다운 단자(SHDN)를 배치한 것은, 본 실시 형태의 전원 회로(12)를 검사 공정에서 이용하는 경우에 유효하다. 검사 공정(점 결함 검출, 특성 평가)에서는, 프레임 레이트를 저감하거나, 테스트 트랜지스터(295)를 이용하여 화상을 표시한다. 그 때문에, 클럭으로서 이용하는 영상 신호(메인 클럭, 수평 동기 신호 클럭)가 없는 경우가 있다. 또한, 클럭의 주기가 매우 길어, 도 21에 나타내는 T1 기간 이상이 되어, 전압 출력이 정지되게 된다. 이 경우에는, 당연히 클럭을 사용하여 전압 출력을 온/오프시킬 수 없다. 그 때문에, 본 실시 형태에서는, 셧다운 단자(SHDN)를 이용하여, 전압 출력을 강제적으로 제어한다.
도 13, 도 25 등에서는，Dvdd 발생 회로에만 셧다운 단자(SHDN)를 배치하고 있지만, 이에 한정되는 것이 아니라, 다른 전압 발생 회로(11)에 셧다운 단자(SHDN)를 배치하여도 된다. 또한, 전원 회로(12) 전체가 셧다운 단자(SHDN)에 의해, 온/오프 제어할 수 있도록 구성하여도 된다.
(12) 전원 회로(12)의 출력 전압의 변경예
또한, 본 실시 형태의 전원 회로(12)에서, 출력하는 전압은, 도 3, 도 25 등에 한정되는 것은 아니다. 예를 들면, 도 23에 도시하는 바와 같이, 리세트 전압 Vrst의 발생 회로(31g)를 내장시켜도 된다. 또한，Vdd 전압 발생 회로(11d)에서 소정의 전압을 발생시키고, ON1 커맨드(도 19을 참조)에 의해, SW3을 온시키고(이 때, SW2는 오프), ON2 커맨드에 의해, SW2, SW3의 양방을 온시켜도 된다. 또한, 도 19의 MODE0에서는，SW2, SW3 모두 오프이다.
또한, 도 26에 도시하는 바와 같이, Vss 전압의 발생 회로가 없는 구성이라도 된다. 이 경우에는, EL 표시 장치의 캐소드 전압은, GND 전압이다. Dvdd 전압 발생 회로(11c)의 출력에는 스위치는 배치되어 있지 않다. Dvdd는, CLK 또는 SHDN의 로직 신호에 의해 출력/비출력의 제어를 할 수 있기 때문이다. 또한, 각 SW의 제어는, 소스 드라이버 회로(24)가 행하지만, Dvdd 전압의 공급이 없으면, 소스 드라이버 회로(24)의 로직이 동작하지 않아, SW의 제어 커맨드를 발생할 수 없기 때문이다.
(13) 전원 회로(12)의 변경예
또한, 본 실시 형태에서는, 전원 회로(12)는, IC로서 설명하지만, 이에 한정 되는 것은 아니다. 예를 들면, 디스크리트 부품으로 전원 회로(12)를 구성하여도 된다. 리세트 전압 Vrst는, 도 74의 화소 구성을 갖는 EL 표시 장치 등에서 사용한다.
Dvdd가 기동하면, 소스 드라이버 회로(24)의 로직 회로부가 기동함과 함께, SMBus 등의 표준 데이터 버스에 데이터를 보내는 것이 가능하게 된다. 소스 드라이버 회로(24)는, 표준 데이터 버스(SMBus 등)를 이용하여, 전원 회로가 출력하는 전압(VGH, VGL, Vss)의 값을 설정한다. 또한, 발진 주파수를 설정한다. 또한, Avdd(Vdd), VGH, VGL을 전원 회로(12)로부터 출력시킨다.
전원 회로(12)는, 도 27에 도시하는 바와 같이, 플렉시블 기판(281)에 실장되어 있다(도 28 참조). 이 상태에서는, 플렉시블 기판의 단락 전극 단자(285)에서 어레이 기판(282)의 단자(신호 입력 단자(296), 트랜지스터 제어 단자(297))를 단락하고 있다(도 29 등). 또한, 단락 전극 단자(285)에는, VGH 전압(테스트 트랜지스터(295)의 오프 전압)이 인가되어 있다.
전원 회로(12)의 각 출력 단자에는, 금 범프가 형성되어 있고, ACF(이방 도전 필름에 의한 접속)에 의해 플립 칩 실장되어 있다.
도 27의 참조 부호 274는 테스트 트랜지스터군이다. 테스트 트랜지스터(295)가 각 소스 신호선(28)에 형성되어 있다. 테스트 트랜지스터(295)는, 도 30, 도 31에 도시하는 바와 같이, 소스 드라이버 회로(24)가 실장된 반대측(B위치)에 형성되어도 된다. 또한, 소스 드라이버 회로(24)는, IC에 한정되는 것이 아니라, 저온 폴리실리콘 기술 등으로 형성된 소스 드라이버 회로이어도 된다. 또한, 도 48 등에 도시한 3선택 회로(481)를 형성하여도 된다.
스위치 SW3, SW4, SW6은 실제로는 형성되어 있지 않다. 또는 생략할 수 있다. 영상 신호의 클럭 신호에 의해, Dvdd=1.85V가 출력된다. 따라서, 스위치는 필요하지 않다. 또한，Avdd도 DCDC 회로의 발진과 동시에 출력된다. Avdd는, 소스 드라이버 회로(24)의 아날로그 전원임과 동시에, 게이트 드라이버 회로(22)의 내부 시프트 레지스터의 전원 전압으로도 된다.
소스 드라이버 회로(24)로부터 SMBus, I2CBus 등의 표준 데이터 버스에 의해, 각 전원의 온/오프 제어 신호가 전원 회로(12)에 보내어진다. 또한，SMBus, I2CBus의 동작 속도는, 10K㎐ 이상 10㎒ 이하로 구성되어 있다.
커맨드의 ON1에 의해, VGH의 스위치 SW5와 VGL의 스위치 SW6이 온한다. 스위치 SW5, SW6이 온함으로써, VGH, VGL(VGL1)이 출력되고, 게이트 드라이버 회로(22)가 동시에 동작한다. 게이트 드라이버 회로(22)에 인가하는 스타트 펄스(ST1, ST2), 클럭(CLK1, CLK2), 업다운(UD)은, 소스 드라이버 회로(24)에 의해 제어된다. 특히, 게이트 드라이버 회로(22b)의 내부 시프트 레지스터는, 클리어되어, 모든 게이트 신호선(27b)은 비선택 상태로 된다.
다음으로, 커맨드의 ON2에 의해, Vdd의 스위치 SW2와 Vss의 스위치 SW1이 온한다. 스위치 SW1, SW2가 온함으로써, 애노드 전압 Vdd, 캐소드 전압 Vss가 출력된다.
전원 회로(12)에는, 본체의 배터리로부터의 전압 Vin이 공급된다. Vin 전압은, 커넥터(271)를 통해서 전원 회로(12)에 공급된다. 전원 회로(12)는, 1개의 Vin 전압으로부터, EL 표시 패널에 필요한 전압(애노드 전압 Vdd, 캐소드 전압 Vss, VGH, VGL, Avdd, Dvdd=1.85V)을 발생시킨다. 플렉시블 기판(281)과 어레이 기판(282)은 ACF(이방향성 도전 필름) 접속된다. 즉, 플렉시블 기판(281)과 어레이 기판(282)은 접착되기 때문에, 당연히 전원 회로(12)가 출력하는 전압을 EL 표시 패널(282)에 인가하는 데에 커넥터는 필요하지 않다.
(13-1) 종래의 문제점
도 32는 종래의 EL 표시 장치의 구성도이다. 플렉시블 기판(281)과 어레이 기판(282)과는 ACF 접속되어 있다. 전원 회로(12)는, 본체의 프린트 기판(321)에 실장되어 있다. 전원 회로(12)에는, 배터리 전압 Vin이 인가된다. 전원 회로(12)는, 1개의 Vin 전압으로부터, EL 표시 패널에 필요한 전압(애노드 전압 Vdd, 캐소드 전압 Vss, VGH, VGL, Avdd, Dvdd=1.85V)을 발생시킨다. 발생한 전압(애노드 전압 Vdd, 캐소드 전압 Vss, VGH, VGL, Avdd, Dvdd=1.85V)은, 커넥터(271)를 통해서, 플렉시블 기판(281)에 인도되어, EL 표시 패널에 공급된다. 따라서, 커넥터(271)의 필요 핀수는, 전원 회로(12)가 발생하는 종류가 많기 때문에, 다핀으로 된다. 또한, 소스 드라이버 회로(24)는, 전원 회로(12)를 온/오프시키는 신호를 출력한다. 커넥터에는, 이 신호용의 핀도 필요하다.
이상의 점으로부터, 종래의 구성 전원 회로(12)를 본체의 프린트 기판(321)에 실장하는 구성에서는, 본 실시 형태의 구성(도 27)에 비해, 커넥터(271)의 필요 핀수가 많다. 따라서, 접촉 불량이 발생하기 쉽고, 코스트도 높아지게 된다.
전원 회로(12)가 발생하는 전압에는, 일정 범위의 변동이 있다. 예를 들면, Vdd=5.5V가 이상값으로 되어도, ±0.2V 정도의 변동이 발생한다. 전원 회로(12)가 출력하는 전압이 변화되면 EL 표시 패널의 발광 휘도가 변화된다. 예를 들면, 본 실시 형태의 조정 방법으로, EL 표시 패널을 이상값인 애노드 전압 5.5V로 표시 휘도 조정을 행한다. 그러나, 본체의 프린트 기판(321)에 실장된 전원 회로(12)가 출력하는 애노드 전압 Vdd가 5.7V이면, EL 표시 패널의 발광 휘도는, 조정한 값으로부터 어긋나게 된다.
즉, 도 32의 구성에서는，EL 표시 패널에서 조정해도, 전원 회로(12)가 출력하는 전압이 이상값이 아닌 한, 조정이 무의미하게 된다.
(13-2) 본 실시 형태에서의 해결 방법
도 27의 본 실시 형태에서는, 전원 회로를 플렉시블 기판(281)에 실장하고, 전원 회로(12)를 동작시켜, 휘도 조정, 화이트 밸런스 조정 등을 실시한다. 따라서, 전원 회로(12)의 발생 전압이 개개에서 변동이 발생해도 변동을 고려하여 EL 표시 패널의 조정을 실시하기 때문에 문제로 되지 않는다. 또한, 에이징 등에서도, 실제로 사용하는 전압 VGH, VGL 등을 사용함으로써, 양호하게 에이징을 실시할 수 있다. 단，에이징 시에는, 통상 표시 시보다도, VGH-VGL의 절대값(전위차)을 크게 한다.
(14) 전류 리미트 기능
본 실시 형태의 EL 표시 장치의 동작의 검사에는, 전류 리미트 기능(커런트 전류 리미트 기능)을 사용한다.
전류 리미트 기능은, Vss 또는 Vdd의 최대 출력 전류를 설정하는 기능이다. 예를 들면, Vss 전압의 리미트 전류가 0.5A이면, Vss의 출력 전류가 0.5A를 초과하면, 내부의 발진 주파수가 저하되고, 출력 전류가 0.5A 이상으로 되지 않도록 조정된다. 일반적으로 이 상태의 경우에는, 출력 전압 Vss가 저하된다. Vss 전압의 리미트 전류가 1.0A로 설정되어 있으면, Vss의 출력 전류가 1.0A를 초과하면, 내부의 발진 주파수가 저하되고, 출력 전류가 1.0A 이상으로 되지 않도록 조정된다. 일반적으로 이 상태의 경우에는, 출력 전압 Vss가 저하된다.
본 실시 형태의 전원 회로(12)는, Vss 전압과 Vdd 전압이, 2단계의 전류 리미트 설정할 수 있도록 구성되어 있다. 2단계는, 도 54의 실시 형태에서는，0.5A와, 1.0A이다. 전류 리미트의 값은, 에이징 공정, 모듈 최종 검사 공정에서 절환해서 설정한다.
커맨드 IMN이 0일 때에는, Vss 전압의 전류 리미트 기능에 의한 리미트 전류(A)는, 0.5A이며, 커맨드 IMN이 1일 때에는, Vss 전압의 전류 리미트 기능에 의한 리미트 전류(A)는, 1.0A이다.
커맨드 IMP가 0일 때에는, Vss 전압의 전류 리미트 기능에 의한 리미트 전류(A)는, 0.5A이며, 커맨드 IMP이 1일 때에는, Vss 전압의 전류 리미트 기능에 의한 리미트 전류(A)는, 1.0A이다.
이상과 같이, 리미트 전류는, Vdd와 Vss에서 개별로 설정할 수 있다. 또한, 실시예에서는, 리미트 전류의 설정값은, 0.5A와 1.0A의 2단계이지만, 이에 한정되는 것이 아니라, 3단계 이상이어도 된다.
전류 리미트 기능은, EL 표시 장치를 검사 또는 조정하는 공정에서 사용한 다. 예를 들면, EL 표시 장치를 출하 검사에서, 리미트 전류를 0.5A로 설정한다. 통상의 동작의 설정값은, 1.0A로 한다. 리미트 전류를 0.5A로 설정하고, 조정 화상을 EL 표시 장치에 표시한다.
EL 표시 장치는, 표시 화상에 대응하여 점등 영역에 흐르는 전류가 변화된다. 예를 들면, 흑 래스터 표시에서는, 표시 화면에 흐르는 전류는 이상적으로는 0A이다. 백 래스터 표시이며, 또한 피크 전류 억제 구동이 설정되어 있지 않은 경우에는, 최대 전류가 흐른다. 피크 전류 억제 구동이 동작하고 있는 경우에는, 설정 전류 이상의 전류는 흐르지 않는다.
EL 표시 장치에서는, 화상의 종류에 의해, 표시 화면에 흐르는 전류의 크기가 변화된다. 따라서, EL 표시 장치의 검사 구성에서, 기지의 전류를 알고 있는 화상을 순차적으로, EL 표시 장치에 표시함으로써, 전류 리미트 기능이 동작하고 있는지를 판단할 수 있다.
리미트 전류를 통상보다, 작은 값(본 실시 형태에서는，0.5A)으로 설정하면, 예를 들면, 화상1에서는, 표시 화면에 흐르는 전류가 0.6A, 화상2에서는, 표시 화면에 흐르는 전류를 0.4A로 한다.
화상1을 EL 표시 장치에 표시했을 때, 전류 리미트 기능이 동작하지 않으면, 전류 리미트 기능이 동작 불량이라고 판단할 수 있다. 한편, 화상2를 EL 표시 장치에 표시했을 때, 전류 리미트 기능이 동작하면, 전류 리미트 기능의 이상 또는, 다른 개소에서의 동작 불량이 발생하고 있을 가능성이 있는 것을 판단할 수 있다. 또한, 피크 전류 억제 구동이 정상적으로 동작하고 있는지를 판단할 수 있다. 전 류 리미트의 값은, 커맨드에 의해 변경 설정할 수 있다. 커맨드에 의해, 검사 중에, 전류 리미트의 값을 가변하고, EL 표시 장치의 동작 상태를 검사할 수 있다. 즉, 복수 있는 리미트 설정값을 전원 IC(12)에 형성하고, 복수의 리미트값으로부터 1개의 전류 리미트값을 설정하고, 흐르는 전류가 기지의 화상을 표시하여, 전류 리미트 기능의 동작을 확인한다. 이 때, 도 57의 duty비의 설정, 도 55의 CNT 설정(DX 설정을 포함함)을 행하는 것이 바람직하다. duty비를 크게 하면, 전원 회로(12)에 흐르는 전류가 커지고, duty비를 작게 하면, 전원 회로(12)에 흐르는 전류가 작아지고, 또한 변화된다. DX의 값을 변화하면, 기준 전류가 변화되어, 전원 회로(12)에 흐르는 전류가 작거나, 또는 커진다.
특히, 본 실시 형태는, 전원 회로(12)와 EL 표시 패널을 일체로 하여 동작시켜(동시에 동작시켜), 조정, 에이징 등을 행한다. 본 실시 형태의 EL 표시 장치는, 전원 회로(12)와 EL 표시 패널이 일체화(접속 완료)된 것이다. 이렇게 구성함으로써, 커넥터(271)의 핀수가 적어져 저코스트화를 실현할 수 있다. 또한, 이상적으로 휘도 변동, 화이트 밸런스 조정을 실현할 수 있다. 이 실현을 위해서, 본 실시 형태는 전원 회로(12)의 출력 오픈 기능을 유효하게 이용하고 있다.
(15) 출력 오픈 기능의 변경예
이상의 실시 형태에서는, 전원 회로(12)에 출력 오픈 기능을 탑재하는 것으로 했지만, 본 실시 형태는 이에 한정되는 것은 아니다. 예를 들면, 전원 회로(12)의 애노드 출력 단자와 EL 표시 패널의 애노드 배선(301) 사이에 아날로그 스위치, 릴레이 회로를 배치하여도 된다. 즉, 전원 회로(12)의 외부에 스위치 회 로 등을 배치 또는 형성하여도 된다.
소스 드라이버 회로(24)는, 게이트 드라이버 회로(22)에 인가하는 스타트 펄스(ST1, ST2), 클럭(CLK1, CLK2), 업다운(UD)을 제어하고, 화상이 표시된다. 게이트 드라이버 회로(22a)에는, 1프레임 기간에 1개의 스타트 신호 ST1이 인가되고, 게이트 드라이버 회로(22b)에는, duty 구동에 대응하도록, 스타트 펄스 ST2가 인가된다.
어레이 기판(282)(EL 표시 패널)에, 플렉시블 기판(281)을 ACF 접속함으로써 EL 표시 장치는 완성된다(도 27도 참조). 플렉시블 기판(281)에는, 전원 회로(12), EEPROM(273), 플래시 메모리(272) 등이 실장된다. 테스트 트랜지스터(295)를 오프시키는 전압 VGH(테스트 트랜지스터(295)가 N채널 트랜지스터인 경우에는, 전압 VGL)는, 전원 회로(12)로부터 공급된다.
도 33은, 어레이 기판(282)의 단자와 플렉시블 기판(281)을 ACF(331)에 의해 접속한 단면도이다. 어레이 기판(282)의 단자(297, 296)와 플렉시블 기판(281)의 단락 배선(285)이 ACF(331)로 접속되어 있다.
도 29의 검사 모드는, 플렉시블 기판(281)을 어레이 기판(282)에 접속하지 않고 행한다. 또는, 플렉시블 기판(281)을 어레이 기판(282)에 접속하지만, 소스 드라이버 회로(24)를 어레이 기판(282)에 미실장으로 행한다.
검사 모드에서는, 어레이 기판(282)의 트랜지스터 제어 단자(297), 신호 입력 단자(296)에 프로브를 세운다. 트랜지스터 제어 단자(297)에, VGH 또는 VGLt 전압을 인가한다.
검사 후, 플렉시블 기판(281)을 어레이 기판(282)에 ACF 접속한다. 플렉시블 기판(281)의 접속 단자(284)와, 어레이 기판(282)의 접속 단자(283)를 접속한다. 트랜지스터 제어 단자(297), 신호 입력 단자(296)는, 플렉시블 기판(281)의 단락 전극 단자(285)에 의해 전기적으로 단락한다. 단락 전극 단자(285)에는, VGH 전압을 인가한다. 플렉시블 기판(281)에는 전원 회로(12)가 실장되어 있기 때문에, 전원 회로(12)로부터 VGH를 단락 전극 단자(285)에 인가한다.
참조 부호 281은 플렉시블 기판으로 했지만, 본 실시 형태는 이에 한정되는 것은 아니다. 예를 들면, 참조 부호 281은 프린트 기판이어도 된다. 또한, 본 실시 형태는, 트랜지스터 제어 단자(297)와 신호 입력 단자(296)를 단락 전극 단자(285) 등을 이용하여, EL 표시 기기의 출하 전에 전기적으로 접속하는 것이다. 또한, 다른 방법으로 트랜지스터 제어 단자(297)와 신호 입력 단자(296)를 전기적으로 접속하여도 된다. 예를 들면, 트랜지스터 제어 단자(297)와 신호 입력 단자(296)를 구리 페이스트의 도포에 의해 전기적으로 단락하여도 된다.
또한, 본 실시 형태는, 트랜지스터 제어 단자(297)와 신호 입력 단자(296)를, EL 표시 기기의 제품 출하 전에 전기적으로 동일 전위로 하는 것이다. 또한, 테스트 트랜지스터(295)를 오프 상태로 하는 것이다. 따라서, 테스트 트랜지스터(295)의 각 단자에 소정의 전위를 인가하고, 테스트 트랜지스터(295)를 오프 상태로 하여도 된다. 예를 들면, 트랜지스터 제어 단자(297)와 신호 입력 단자(296)의 양방에, 전원 회로(12)가 출력하는 VGH 전위를 직접 인가하는 방식이 예시된다.
(16) 검사, 조정 방법
도 30, 도 31은, 본 실시 형태의 전원 회로의 출력 오픈 기능을 이용한 EL 표시 장치의 검사, 조정 방법의 설명도이다. 이하의 실시 형태에서도, 화소 구성은 도 3을 예시해서 설명하지만, 이에 한정되는 것이 아니라, 전류 구동 방식의 화소 구성, 전압 구동 등의 어느 화소 구성 중 어느 것이어도 된다.
(16-1) 화이트 밸런스, 콘트라스트의 조정 방법
도 30은, EL 표시 장치의 휘도 및 화이트 밸런스, 콘트라스트의 조정 방법이다. 도 30에서는, 전원 회로(12)의 출력 오픈 기능을 이용하여 스위치 SW1을 오프로 하고 있다. 즉, 캐소드 전압 Vss는, 출력되지 않고, 출력 단자는 하이 임피던스 상태로 된다. 캐소드 전압 Vss의 출력 단자의 패드 P1에, 프로브(304)로 프로빙하고 있다. 프로브(304)와 외부 전원 Vsst 사이에는, 전류를 측정하는 전류계(303)를 배치하고 있다. 또한, 조정 시의 캐소드 전압 Vsst=화상 표시 시의 캐소드 전압 Vss로 한다.
화소(26)의 구동용 트랜지스터(31a)가 P채널 트랜지스터인 경우에는, 캐소드 전극을 오프로 하여, 캐소드 배선(302)의 전류를 측정한다. 화소(26)의 구동용 트랜지스터(31a)가 N채널 트랜지스터인 경우에는, 애노드 전극을 오프로 하여, 애노드 배선(301)의 전류를 측정한다.
소스 드라이버 회로(24)는, 게이트 드라이버 회로(22)를 제어하고, 화상 표시 상태로 한다. 기준 전류 Ic의 크기는, 통상의 1배로 한다. 또한, 기준 전류 Ic는, 도 8에서 설명한 바와 같이, 기준 전류의 크기에 비례하여, 표시 화면(21)의 발광 휘도가 변화된다. 트랜지스터(84b)와 단위 트랜지스터(92)가 커런트 미러 회 로를 구성하고 있기 때문이다. 또한, 트랜지스터(84b)는 복수의 트랜지스터로 구성되어 있다. 기준 전류의 크기가 1로부터 2로 변화되면, 표시 화면(21)의 휘도는, 2배로 된다. 표시 화면(21)에서 사용하는 전력도 2배로 된다.
EL 표시 장치에서, 표시 화면(21)의 캐소드 전류 Is는 캐소드 배선(302)에 흐른다. 표시 화면(21)의 애노드 전류는 애노드 배선(301)에 흐른다.
도 30의 구성에서는, 전원 회로(12)의 캐소드 전압의 출력 단자는, 오프이며, 외부 캐소드 전압 Vsst가 접속되어 있기 때문에, 캐소드 배선(302)을 흐르는 전류는, 프로브(304), 전류계(303)를 경유해서 외부 캐소드 전압 Vsst에 흐른다. 따라서, 전류계(303)로, 표시 화면(21)에서 사용하는 전류를 측정할 수 있다. 캐소드 전류 Is를 측정하는 것은, 캐소드 배선(302)을 흐르는 전류는, 표시 화면(21)을 흐르는 전류이기 때문이다. 애노드 배선(301)을 흐르는 애노드 전류 Ip의 일부는, 소스 드라이버 회로(24)에 프로그램 전류 및 출력단 회로를 흐른다.
또한，Vddt, Vsst는, 검사 또는 에이징 구성에서 외부로부터 설정 또는 외부에서 발생 기기로부터의 전압이다. Vddt, Vsst는, 전압값을 가변하는 기능을 갖는다.
EL 표시 장치는, 캐소드 전류 Is의 크기와 발광 휘도는 비례의 관계로 된다. 따라서, 캐소드 전류를 측정함으로써, 표시 화면(21)의 발광 휘도를 파악할 수 있다. 이상의 점으로부터, 캐소드 전류를 소정의 전류로 되도록 조정함으로써, 표시 화면(21)의 발광 휘도를 조정할 수 있다.
또한, 캐소드 전류 등 표시 화면에 흐르는 전류는, 전류가 흐르는 배선에 픽 업 저항을 배치하여, 상기 픽업 저항의 양단의 전압을 측정할 수 있도록 구성하여도 된다. 이상의 사항은, 본 발명의 다른 전류를 측정하는 방식에서도 마찬가지로 적용할 수 있다.
(16-2) 변경예
도 30의 실시 형태에서는, 표시 화면(21) 전체에 흐르는 캐소드 전류를 측정하는 것으로 했지만, 본 실시 형태는 이에 한정되는 것은 아니다. 예를 들면, 표시 화면(21)의 일부 또는 소정 면적에 포함되는 화소의 캐소드 전류를 측정하도록 하여도 된다. 이 캐소드 전류로 표시 화면(21) 전체에 흐르는 캐소드 전류를 추정할 수 있다. 또한, 백 래스터 표시에서는, 화면 전체가 동일 휘도로 표시되기 때문에, 일부이어도 표시 화면(21) 전체의 추정은 용이하기 때문이다.
또한, 표시 화면(21)을 소정 면적으로 분할하고, 각 분할한 영역에서의 캐소드 전류를 측정함으로써, 표시 화면(21)의 특성 분포를 측정할 수 있다. 분할이란, 화소열, 화소행, 매트릭스 형상이 예시된다. 본 실시 형태는, 도 34, 도 35, 도 36 등에서도 설명하고 있다.
(16-3) 전압 프로그램 방식의 경우
화소(26)가 전압 프로그램 방식인 경우에 대해서 설명한다. 캐소드 전류의 크기의 조정(표시 휘도의 조정)은, 표시 화면(21)에 인가하는 영상 신호의 계조 번호(영상 신호의 크기)를 일정값으로 설정하고, 도 10에서 설명한 진폭 조정 레지스터(101)를 제어시킴으로써 행한다. 전원(회로) IC(12)는 Avdd 전압, VGH, VGL 전압 등을 적정하게 설정한다. 또한, 캐소드 전압을 측정할 수 있도록, 캐소드 전압 Vss 단자를 오프로 한다.
진폭 조정 레지스터(101)의 제어에 의해, 계조 앰프(102H, 102L)를 변화시킨다. 계조 앰프(102H)를 높게(Vdd 전압에 가깝게) 하면, 저계조가 대응하는 흑 레벨을 조정할 수 있다. 계조 앰프(102L)를 낮게(GND 전압에 가깝게) 하면, 고계조가 대응하는 백 레벨을 조정할 수 있다. 본 실시 형태에서는, 출력 계조를 최대 계조로 설정하고, 계조 앰프(102L)를 변화시킨다. 캐소드 전류의 값이, 소망값으로 되도록 계조 앰프(102L)의 값을 조정한다.
계조 앰프(102L)를 낮게 하면, 캐소드 전류 Is도 커지게 되고, 발광 휘도도 높아진다. 따라서, 캐소드 전류의 크기를 전류계(303)로 측정하고, 전류가 소정값으로 되었을 때에, 조정 완료로 한다. 이상의 것을, RGB에서 행함으로써, 화이트 밸런스의 조정이 가능하게 된다.
또한, 전원 회로(12)가 출력하는 전압 VGH, VGL, Vdd는 통상 표시 시의 전압으로 한다. 또한, 본 실시 형태에서는, 게이트 드라이버 회로(22a)는, VGH1, VGL1 전압에서 동작시키고, 게이트 드라이버 회로(22b)는, VGH2, VGL2=GND 전압에서 동작시켜, VGH1=VGH2로 한다.
이상의 조정에 의해, 화이트 밸런스 조정을 실현할 수 있고, 또한, 표시 화면(21)의 발광 휘도 조정을 실현할 수 있다. EL 표시 장치의 콘트라스트 조정은, 흑 표시 시에 흐르는 캐소드 전류를 조정함으로써 실현할 수 있다.
캐소드 전류 Is의 크기의 조정(표시 휘도의 조정)은, 표시 화면(21)에 인가하는 최저 계조 번호로 설정하고, 도 10에서 설명한 진폭 조정 레지스터(101)를 제 어시킴으로써 행한다. 진폭 조정 레지스터(101)의 제어에 의해, 계조 앰프(102H)를 변화시킨다. 계조 앰프(102H)를 높게(Vdd 전압에 가깝게) 하면, 흑 레벨에서의 캐소드 전류 Is가 감소한다. 계조 앰프(102H)를 낮게 하면, 캐소드 전류가 증대한다. 캐소드 전류 Is의 값이, 원하는 값으로 되었을 때에, 조정 완료로 한다.
(16-4) 전류 프로그램 방식의 경우
다음으로, 화소(26)가 전류 프로그램 방식인 경우에 대해 설명한다. 캐소드 전류 Is의 크기의 조정(표시 휘도의 조정)은, 표시 화면(21)에 인가하는 영상 신호의 계조 번호(영상 신호의 크기)를 일정값으로 설정하고, 기준 전류의 크기를 변화시킴으로써 행한다. 영상 신호의 계조 번호(영상 신호의 크기)의 일정값이란, 통상 최대 계조 번호이다. 기준 전류의 크기를 크게 하면, 캐소드 전류 Is도 커지게 되고, 발광 휘도도 높아진다. 따라서, 캐소드 전류 Is의 크기를 전류계(303)로 측정하고, 전류가 소정값으로 되었을 때에, 조정 완료로 한다.
이상의 것을, RGB에서 행함으로써, 화이트 밸런스의 조정이 가능하게 된다. 화이트 밸런스 조정(휘도 조정)을 완료한 기준 전류를 Ik로 한다. 기준 전류 Ik는, RGB에서 개별 설정(적(R)은 Ikr, 녹(G)은 Ikg, 청(B)은 Ikb)한다.
캐소드 전류 Is의 크기의 조정(표시 휘도의 조정)은, 표시 화면(21)에 인가하는 영상 신호의 계조 번호(영상 신호의 크기)를 일정값으로 설정한다.
기준 전류의 크기는, 화이트 밸런스를 조정한 설정값 Ik(적(R)은 Ikr, 녹(G)은 Ikg, 청(B)은 Ikb)를 유지(보유)한 채로 행한다.
흑 레벨에서의 영상 신호의 계조 번호(영상 신호의 크기)는 최저 계조이다. 전류 구동에서는, 최저 계조에서는, 프로그램 전류는 0이다. 흑 레벨의 조정은, 도 10의 전압 발생 회로(11)로부터 최저 계조의 전압을 화소(26)에 인가한다. 최저 계조의 전압은, 계조 앰프(102H)가 출력하는 전위를 변화시켜 행한다. 이 상태에서, 캐소드 전류의 크기를 전류계(303)로 측정하고, 전류가 소정값으로 되었을 때에, 조정 완료로 한다.
본 실시 형태의 EL 표시 장치는, 도 8, 도 9의 전류 구동 회로와, 도 10, 도 11의 전압 출력 회로의 양방을 구비하고 있다. 전류 구동 회로와 전압 출력 회로의 양방을 갖는 경우에는, 1수평 주사 기간(1화소행을 선택하는 기간)의 전반에 전압 구동 회로로부터 프로그램 전압을 화소(26)에 인가하고, 1수평 주사 기간(1화소행을 선택하는 기간)의 후반에 전류 구동 회로로부터 프로그램 전류를 화소(26)에 인가한다.
(16-5) 판정 회로
또한, 본 실시 형태는, 각 화소에 프로그램 전압을 인가할지, 프로그램 전류를 인가할지, 또는, 프로그램 전압과 프로그램 전류의 양방을 인가할지의 판정 회로(도시하지 않음)를 가지고 있다. 판정 회로는, 영상 신호의 크기(계조 번호), 소스 신호선 S에 인가되는 영상 신호의 크기(계조 번호)로부터, 각 화소에 프로그램 전압을 인가할지, 프로그램 전류를 인가할지, 또는, 프로그램 전압과 프로그램 전류의 양방을 인가할지를 판정한다.
(16-6) 변경예
또한, 도 30에서는, 캐소드 전류는 전류계(303)로 측정하는 것으로 했지만, 본 실시 형태는 이에 한정되는 것은 아니다. 예를 들면, 캐소드 전류의 전류 경로에 픽업 저항을 직렬로 배치하고, 상기 픽업 저항의 단자 전압을 전압계로 측정하여도 된다.
또한, 도 30에서는, 전원 회로(12)의 캐소드 단자를 오프로 하고, 캐소드 전류를 측정하는 것으로 했지만, 본 실시 형태는 이에 한정되는 것은 아니다. 전원 회로(12)의 애노드 단자를 오프로 하여, 애노드 전류를 측정하여도 된다. 또한, 애노드 단자와 캐소드 단자의 양방에서 전류 또는 전압을 측정하여도 된다.
이상의 사항은, 도 37에서도 마찬가지이다. 본 실시 형태의 기술적 사상은, 캐소드 배선 또는 애노드 배선 등에서 표시 화면(21)에 흐르는 전류를 측정 또는 취득하여 소정값으로 한다. 표시 화면(21)에 흐르는 전류란, 전체 표시 화면에 흐를 뿐만 아니라, 표시 화면의 일부에 흐르는 전류일 때도 있다.
(17) 에이징 방법
본 실시 형태는, 전원 회로(12)를 플렉시블 기판(281) 등에 실장한 상태에서, 또한, EL 소자(35)에 흐르는 전류를 공급하는 배선(캐소드 배선 또는 애노드 배선)과 전원 회로(12)와 출력 단자가 접속된 상태에서, 패널의 검사, 평가, 에이징 등을 실시할 수 있다.
이를 위해서 전원 회로(12)의 출력 오픈 기능을 사용한다. 오프된 단자에는, 외부로부터 전압을 패널에 공급한다. 전원 회로(12)의 각 단자는 필요에 따라서, 표준 데이터 버스(SMBus 등)를 이용하여 전압값을 변경해서 출력한다. 또한, 테스트 트랜지스터(295)를 사용한다.
도 31, 도 12는, 에이징 방법의 설명도이다. 에이징 공정에서는，EL 표시 장치의 표시 화면(21)을 통상의 표시 휘도보다 높은 휘도로 발광시킨다. 일례로서, 표시 화면(21)의 발광 휘도를 2배 또는 4배의 휘도로 한다. EL 소자의 초기 열화를 야기하고, '소부'를 억제하기 위해서이다.
표시 휘도를 2배 또는 4배로 설정하는 것은, 기준 전류의 변경에 의해 행한다. 기준 전류의 설정은, 도 55의 CNT 레지스터, DX 레지스터에서 행한다. 화이트 밸런스를 조정한 기준 전류의 설정값 Ik(적(R)은 Ikr, 녹(G)은 Ikg, 청(B)은 Ikb)를 2배 또는 4배로 한다. 예를 들면, 표시 휘도를 2배로 하기 위해서는, 기준 전류 Ik×2로 한다. 에이징 시에 사용하는 n배(n은 1 이상 4 이하의 실수)의 기준 전류의 설정값을 Ikm(적(R)은 Ikmr, 녹(G)은 Ikmg, 청(B)은 Ikmb)으로 한다.
기준 전류를 크게 하면, 애노드 배선(301), 캐소드 배선(302)에 흐르는 전류(애노드 전류 Ip, 캐소드 전류 Is)가 증대한다. 애노드 전류 Ip, 캐소드 전류 Is가 증대하면，EL 소자(35)의 단자간 전압, 구동용 트랜지스터(31a)의 채널 전압이 커진다.
에이징 공정에서, 높은 휘도로 EL 표시 장치를 발광시키기 위해서는, 화소에 기입하는 영상 신호의 진폭을 크게 할 필요가 있다. 본 실시 형태는, 화소에 기입하는 영상 신호의 진폭을 크게 하기 위해서, 소스 드라이버 회로(24)의 기준 전류를 통상 표시보다도 크게 한다.
또한，이하의 실시 형태에서는, 기준 전류를 크게 해서 EL 표시 장치에 기입하는 영상 신호의 진폭을 크게 하는 것으로 했지만, 본 실시 형태는 이에 한정되는 것은 아니다. 예를 들면, 전압 프로그램 방식에서, 계조 신호를 크게 하여(고계조로 하는 등), 화소에 기입하는 영상 신호의 진폭을 크게 해도 된다. 이 동작은 예를 들면, 도 10에서, 선택하는 계조 번호를 높게 하거나, 계조 앰프(102)의 출력 전압을 변경하거나 하면 된다. 예를 들면, 도 38의 셀렉터 회로(381)를 조정하여, EV0, EV255의 전압값을 설정 또는 변경한다. 또한, 도 11의 전압 DAC의 증폭율을 증대시키면 된다. 또한, 이 경우에도 본 실시 형태의 전원 회로(12)의 출력 오픈 기능을 이용한다.
기준 전류의 변경 또는 설정은, 도 8의 전자 볼륨(86)을 조작하여 행한다. 본 실시 형태는 도 55에 도시하는 바와 같이 CNT 커맨드로 설정할 수 있도록 구성되어 있다. 통상의 기준 전류의 설정은 DX 커맨드의 8비트로 행한다. 통상의 기준 전류의 설정은, 8비트이기 때문에 256단계이다. 에이징 공정에서는, 통상의 표시 상태에 비해 2∼4배의 전류를 화상 점등 영역에 흘려, EL 소자(35)를 발광시킨다. 표시 화상은, 백 래스터로 한다.
에이징 시에는, CNT 커맨드로 행한다. CNT 커맨드가 '00'=0일 때에는, 통상 상태이다. 즉, DX 커맨드(DX 레지스터)의 값에 의해, 기준 전류가 설정되고, 기준 전류에 따라서, 화소에 인가하는 영상 신호 진폭이 설정된다.
CNT 커맨드가 '01'=1, '10'=2, '11'=3일 때에는, 에이징 공정 등, 큰 전류를 인가하고, EL 소자를 고휘도로 발광시킬 때로 설정한다. CNT 커맨드(CNT 레지스터) '01'=1일 때에는, DX 레지스터의 값의 2배의 기준 전류가 설정된다. 즉, EL 소자(35)는 통상 모드의 2배의 고휘도 발광을 행한다. CNT 커맨드(CNT 레지스터) '10'=2일 때에는, DX 레지스터의 값의 3배의 기준 전류가 설정된다. 즉, EL 소자(35)는 통상 모드의 3배의 고휘도 발광을 행한다. CNT 커맨드(CNT 레지스터) '11'=3일 때에는, DX 레지스터의 값의 4배의 기준 전류가 설정된다. 즉, EL 소자(35)는 통상 모드의 4배의 고휘도 발광을 행한다.
즉, DX 레지스터의 값은, CNT 레지스터의 값+1배로 된다. 이상의 동작 또는 설정은, CNT 2비트+DX 레지스터 8비트의 10비트로 기준 전류가 설정된다고 이해하면 알기 쉽다.
또한, 기준 전류의 크기는 영상 신호의 진폭에 비례한다. 따라서, 기준 전류를 2배로 하면, 화소(26)에 인가하는 영상 진폭의 크기는 2배로 된다(이상 상태의 경우). 또한, 기준 전류는 EL 소자(35)의 휘도에 비례한다. 기준 전류를 2배로 하면 EL 소자(35)의 발광 휘도는 2배로 된다(이상 상태의 경우). 또한, 기준 전류를 크게 하는 것은, EL 소자(35)의 발광 휘도 또는, 최고 계조의 휘도를 높게 하는 것을 의미한다.
DX 레지스터는, R색, G색, B색에서 독립적으로 배치되어 있다. R, G, B의 DX 레지스터는, RGB의 각각의 EL 소자(35)의 발광 효율에 맞추어 설정 또는 조정된다. CNT 레지스터는, DX 레지스터의 값을 1∼4배로 설정한다. CNT 레지스터가 0은 통상 표시 상태이며, CNT 레지스터가 1∼3은 통상 표시 상태의 2∼4배이다. 에이징 공정에서는，CNT 레지스터를 1∼3으로 하여 행한다. 또한, 에이징 공정에서도, 에이징 공정에서 소정의 점등 영역이 발광 휘도 또는 점등 영역에서 사용되는 소비 전류가, 소정의 값으로 되도록, DX 레지스터를 조정한다.
도 56은 에이징 공정 시의 설명도이다. 전원 회로(12)의 애노드 전압 Vdd의 스위치 SW2 및 캐소드 전압의 스위치 SW1을 오프로 한다. EL 표시 패널에 애노드 전압 Vdd를 공급하는 배선의 도중에 형성된 패드 P2에 프로브(234)를 압접하고, 에이징 시의 인가 전압 Vddt를 공급한다. 마찬가지로, EL 표시 패널에 캐소드 전압 Vss를 공급하는 배선의 도중에 형성된 패드 P1에 프로브(234)를 압접하고, 에이징 시의 인가 전압 Vsst를 공급한다.
에이징 시에는, 컬러 바를 표시하고, 컬러 바는, EL 표시 장치에 소부가 발생하지 않도록, 스크롤 표시로 한다.
또한, 휘도의 설정, 소비 전류의 설정은, duty비를 가변하여 행해도 된다. 통상 표시 상태에서, duty비를 1/2로 사용하고 있는 것으로 하면, 에이징 시에 duty비=1/1로 하면, EL 소자(35)의 발광 휘도는 2배로 된다. 또한, 소비 전류(소비 전력)는, 2배로 된다. 즉, 본 실시 형태는, 에이징 공정 등, 통상 표시보다도 높은 휘도로 발광시키거나, 또는 전류를 인가하는 경우에서，duty비를 가변 또는 설정하는 것이다.
duty비를 낮게 하거나 또는, 기준 전류를 크게 하는 경우에는, 애노드 전압 또는 캐소드 전압 또는 그 양방의 전압을 크게 할 필요가 있다. 구동용 트랜지스터(31a)의 채널간 전압 및 EL 소자(35)의 단자간 전압이 높아지기 때문이다. 또한, 애노드 전압과 캐소드 전압의 절대값을 크게 할 필요가 있다. 따라서, 에이징 시 등에서, 전원 회로(12)를 제어해서 애노드 전압, 캐소드 전압을 변경한다. 또한, 게이트 드라이버 회로에서 사용하는 전압(VGH, VGL)을 변경한다. 예를 들면, CNT 레지스터가 0인 경우, 애노드 전압-캐소드 전압=7V의 경우일 때, CNT 레지스터가 3인 경우, 애노드 전압-캐소드 전압=10V로 되도록 전원 회로(12)의 출력 전압을 설정한다. 또한，Avdd도 전압값을 변경한다. 영상 신호의 진폭값을 확보하기 위해서이다. VGH 전압도 애노드 전압+A(A는, 0.5V 이상 3.0V 이하)로 되도록 전원 회로(12)의 출력 전압을 설정한다.
도 57에 도시하는 바와 같이, 애노드 전압, 캐소드 전압 등은, 점등율에 맞추어 변화시켜도 된다. 또한，duty비도 점등율에 맞추어 변화 또는 설정하여도 된다. 애노드 전압, 캐소드 전압 등은, 기준 전류에 대응하도록 설정한다.
에이징 시에는, 기준 전류를 통상 표시 시보다는 크게 한다. 따라서, 애노드 전압 Vdd를 높게(예를 들면, 통상의 화상 표시 시 5V(Vdd)를 에이징 시에는 7V(Vddt)로 함), 캐소드 전압 Vss를 낮게(예를 들면, 통상의 화상 표시 시 -3V(Vss)를 에이징 시에는 -5V(Vsst)로 함) 한다. 애노드 전압을 높게 하면, 게이트 신호선(27a)에 인가하는 전압(VGH1, VGL1)도 변화시킬 필요가 있다. VGH1 전압을 높게(예를 들면, 통상의 화상 표시 시 VGH=6.5V를 에이징 시에는 7.5V로 함), VGL1 전압을 낮게 (예를 들면, 통상의 화상 표시 시 VGL1=-3V를 에이징 시에는 -5V로 함) 한다.
에이징 시에는, 화소 구성이 전류 구동인 경우에는, 전류 구동 방식으로 화상(백 래스터)을 표시한다. 화소 구성이 전압 구동인 경우에는, 진폭 조정 레지스터(101)를 제어하여, 계조 앰프(102L)의 전위를 낮게(GND에 가깝게 하거나, GND 이하로 함) 하고, 백 래스터 표시로 한다.
전원 회로(12)는, VGL, VGH, Avdd, Dvdd를 EL 표시 패널에 공급한다. 외부 전원으로부터, Vddt, Vsst를 공급한다. 에이징 중에는, 표시 화면(21)의 휘도를 포토 센서로 모니터하고, 초기의 휘도로부터 일정값이 저하된 시점에서, 에이징을 종료시킨다.
(18) 단일 전원인 경우
도 39는, EL 표시 패널(20)의 전원이 단일 전원인 경우이다. 예를 들면, 도 3의 화소 구성에서, Vss를 그라운드(GND)로 한 구성이다. 또한, 도 39의 실시 형태에서는, 소스 드라이버 회로(24)의 아날로그 전압 Avdd와 애노드 전압 Vdd를 공통으로 하고 있다.
또한，이상의 실시 형태에서는，Vdd, Vss를 외부로부터 공급하고, VGH, VGL은, 출력 전압을 변화시켜 전원 회로(12)로부터 공급하는 것으로 했다. 그러나, 본 실시 형태는 이에 한정되는 것은 아니다. 예를 들면, Vdd, Vss, VGH, VGL을 외부로부터 공급하고, Avdd, Dvdd만을 전원 회로(12)로부터 공급하여도 된다.
화상 표시는 소스 드라이버 회로(24)를 동작시켜 행하지만, 테스트 트랜지스터를 제어해서 행해도 된다. 테스트 트랜지스터에의 전압은, 전원 IC(12)로부터 공급한다.
도 29, 도 40, 도 41은 소스 신호선(28)에 테스트 트랜지스터(295)를 형성한 실시 형태이다. 테스트 트랜지스터(295)는, 도 37에 도시하는 바와 같이, 캐소드 배선(302) 또는 애노드 배선(301)에 테스트 트랜지스터(295)를 형성하여도 된다. 테스트 트랜지스터(295)를 온시킴으로써, 캐소드 배선(302)에 전류가 흐르고, 또한 흐르는 전류를 전류계(303)로 측정할 수 있다. 소스 신호선(28)에는 소스 드라이버 회로(24)로부터 영상 신호(프로그램 전류 또는 프로그램 전압)를 인가한다.
테스트 트랜지스터(295)의 게이트 단자는, 게이트 드라이버 회로(22)와 마찬가지로, 시프트 레지스터(363)(도 36 등을 참조)를 부가하고, 시프트 레지스터의 기능에 의해 순차적으로, 1개 또는 복수의 테스트 트랜지스터(295)를 선택하도록 구성하여도 된다. 이상과 같이 구성함으로써, 테스트 트랜지스터(295)를 단독으로 온/오프 제어할 수 있게 된다.
따라서, 게이트 드라이버 회로(22a)와 개별로 테스트 트랜지스터(295)의 온/오프시킴으로써, 매트릭스 형상으로 배치된 화소(26)를 개별 또는 화소열 단위로 선택하여, 캐소드 전류 또는 애노드 전류를 측정 또는 제어할 수 있다. 테스트 트랜지스터(295)는 애노드 배선(301)에 형성하여도 된다. 또한, 테스트 트랜지스터(295)를 애노드 배선과 캐소드 배선과 소스 신호선(28) 중 어느 것인가 2개 이상에 형성하여도 된다. 이상의 것은, 본 실시 형태의 다른 실시 형태에서도 마찬가지로 적용할 수 있다.
(19) 화소(26)의 특성의 측정
본 실시 형태의 전원 회로(12)를 이용하여, 화소(26)의 특성을 측정 또는 파악할 수 있다.
(19-1) 개요
도 37은, 그 설명도이다.
화소(26)의 구동용 트랜지스터(31a)는, 도 42의 (a)의 특성이 있다. 또한, 구동용 트랜지스터(31a)는, P채널 트랜지스터로서 설명을 한다. 도 42에서, 횡축은, 구동용 트랜지스터(31a)의 게이트 단자 전압이다. 종축은 트랜지스터의 채널간을 흐르는 전류이다(EL 소자(35)에 흘리는 전류임). 게이트 단자 전압이 V1이면, 전류는 I1로 된다. 게이트 전압이 V0이면, 전류는 0이다. 즉, 전류 I1을 흘리면, 게이트 단자 전압은 V1로 된다. 반대로 게이트 단자에 V1을 인가하면, 출력 전류는 I1로 된다.
예를 들면, 도 42의 (a)의 특정의 구동용 트랜지스터(31a)에, 소스 드라이버 회로(IC)(14)로부터 1㎂, 0.5㎂ 등의 정전류 I1을 공급하고, 화소(26)의 구동용 트랜지스터(31a)의 게이트 단자 전압을 측정한다. 이 측정한 V1 구동용 트랜지스터(31a)의 특성 커브를 구하고, 각 계조에 대응하는 전압 프로그램 데이터를 작성한다. 특성 커브는 대략 2승 커브이다. 최종 데이터로서는, 전류가 0으로 되는 V0을 구한다. 이 V0은, 플래시 메모리 등의 ROM(272)에 각 화소의 특성 변동 데이터로서 메모리한다.
이 메모리한 V0 데이터에 영상 신호의 계조 데이터를 가산 또는 연산하고, 화소의 특성 변동(구동용 트랜지스터(31a)의 특정 변동)을 가미한 영상 신호(프로그램 전압 또는 프로그램 전류)를 발생시킨다. 발생시킨 영상 데이터(프로그램 전압 또는 프로그램 전류)는 해당 화소에 인가된다. 그 때문에, 구동용 트랜지스터(31a)의 특성 변동에 의한 표시 불량은 표시되지 않는다.
또한, 도 42의 (b)에 도시하는 바와 같이, 화소(26)의 구동용 트랜지스터(31a)에 I2 전류를 공급하고, I2 전류에 대한 게이트 단자 전압 V2를 측정하고, V2, V1로부터 계조 전압을 구해도 된다. 즉, 적어도 1개의 정전류(전류 0을 포함함)로부터 소스 신호선(28)의 전위를 측정하고, 측정한 전위로부터, 계조에 대응하는 전압(프로그램 전압)을 구한다. 또는, 구동용 트랜지스터(31a)의 게이트 단자에 소정 전압(V2, V1)을 인가하고, 출력되는 전류(I2, I1)로부터 구동용 트랜지스터(31a)의 특정을 추정 또는 구하고, V0 데이터로서 메모리에 유지시켜, 유지한 데이터로부터 영상 신호(프로그램 전압 또는 프로그램 전류)를 구한다.
도 43은, 취득된 V0 전압으로부터 영상 데이터 DATA 보정하고, 적정한 영상 신호(프로그램 전압 또는 프로그램 전류)를 얻는 방법의 설명도이다. V0 전압이란, 화소(26)의 구동용 트랜지스터(31a)의 특성 변동을 나타내는 보정량으로 생각할 수 있다.
보정하는 크기 V0은 플래시 ROM(433)에 유지되어 있다. ROM 데이터는, RDaTa로서, 외부로부터 재기입할 수 있다.
ROM(433)에 유지된 데이터도 8비트이다. 이 ROM 데이터와 계조 데이터 DATA가 가산(감산의 경우도 있음) 회로(121)에서 가산된다. 일반적으로 가산 처리에 의해, 계조 데이터 DATA는 보정 데이터 V0에 의해, 애노드 전압측에 전위 시프트 된다.
가산된 데이터는 9비트로 된다. 이 데이터는 패널 온도를 검출하는 온도 보상 회로(432)에서 온도 보상되어, 소스 드라이버 회로(IC)(14)에 인가된다. 온도보상 회로(432)를 필요로 하는 것은, ROM(433)에 저장된 보정 데이터는, 온도 의존성이 있기 때문이다.
이상과 같이, 구동용 트랜지스터(31a)의 게이트 단자에 정전압을 인가하고, 상기 구동용 트랜지스터(31a)로부터 출력되는 전류를 측정함으로써, 구동용 트랜지스터(31a)의 특성 변동을 취득할 수 있다. 취득한 특성 변동 데이터를 보상 데이터로서 ROM(433) 등에 보존하고, EL 표시 장치의 외부로부터 입력되는 계조 데이터를 ROM(433)의 보상 데이터를 이용하여 보정하면, 화소(26)의 구동용 트랜지스터(31a)의 특성 변동이 없이, 양호한 화상 표시를 실현할 수 있다.
(19-2) 화소(26)의 특성 측정 방법
도 34는, 화소(26)의 특성 측정 방법의 설명도이다.
전원 회로(12)의 Vss 출력 단자는 오프로 되고, 단자 패드 P1에 프로브(304)가 접속된다. 애노드 전압 Vdd는, 전원 회로로부터 공급된다. 테스트용 캐소드 전압 Vsst와 애노드 전압 Vdd는, 통상의 화상 표시를 행하는 전압값으로 설정된다.
이 상태에서, 소스 드라이버 회로(24)로부터, 각 소스 신호선(28)에 소정의 전압 V1이 출력된다. 또한, 게이트 신호선(27(1))에 N채널 트랜지스터(31b)를 온시키는 온 전압(VGH)을 인가하고, 다른 게이트 신호선(27)에 오프 전압(VGL)을 인가한다. 도 42에 설명한 바와 같이, 구동용 트랜지스터(31a)의 게이트 단자에 V1의 전압이 인가되면 I1의 크기의 전류가 출력된다. 1화소행에 m개의 화소(26)로 하면, 각 소스 신호선(28)에 V1 전압을 인가하면，m×I1인 전류가 캐소드 배선(302)에 출력된다. 그러나, 실제로는, 표시 화면(21)의 면 내에서 화소의 특성 변동이 있어, 캐소드 배선(302)에 흐르는 전류는, m×I1로는 되지 않는다.
본 실시 형태에서는, 각 소스 신호선(28)에 인가하는 전압 V1을 변화시켜, 캐소드 배선(302)에 흐르는 전류를 m×I1로 되도록 조정한다. 이 m×I1로 되었을 때의 전압을 Vx로 한다. 이 전압 Vx가 선택한 1화소행의 특성을 나타내게 된다. Vx 전압은, AD 변환(아날로그-디지털 변환)되고, 소정의 연산 처리가 이루어져 보정 데이터로 되고, 보정 데이터는, ROM(433)에 저장된다.
다음으로, 게이트 신호선(27(1))에 N채널 트랜지스터(31b)를 오프시키는 오프 전압(VGL)을 인가하고, 게이트 신호선(27(2))에 온 전압(VGH)을 인가하고, 다른 게이트 신호선(27)에 오프 전압(VGL)을 인가한다.
이 상태에서, 소스 드라이버 회로(24)로부터, 각 소스 신호선(28)에 소정의 전압이 출력된다. 각 소스 신호선(28)에 인가하는 전압 V1을 변화시켜, 캐소드 배선(302)에 흐르는 전류를 m×I1로 되도록 조정한다. 이 m×I1(m은 정수이며, 1화소행의 화소수임)로 되었을 때의 전압을 Vx로 한다. 이 전압 Vx가 선택한 2화소행째의 화소행의 특성을 나타내게 된다. Vx 전압은, AD 변환(아날로그-디지털 변환)되고, 소정의 연산 처리가 이루어져 보정 데이터로 되고, 보정 데이터는, ROM(433)에 저장된다. 이상의 동작을 최종 화소행번째까지 실시한다.
이상과 같이, 순차적으로 화소행을 선택하고, 캐소드 배선(302)을 흐르는 전류를 일정값으로 되도록 소스 드라이버 회로(24)로부터 각 소스 신호선(28)에 인가하는 전압을 조정함으로써, 전체 화소행의 특성 변동을 취득할 수 있다. 취득한 데이터는 연산 처리 등을 실시하여, 보정 데이터로 하고, ROM(433)에 저장된다. 이하는, 도 42, 도 43에서 설명한 방식이 실시되기 때문에, 설명을 생략한다.
(19-3) 검사 방법
이상에서는, 화소(26) 또는 화소행의 특성 변동을 측정하는 것으로 했지만, 검사 방법에도 적용할 수 있다. 도 34의 실시 형태에서는, 각 소스 신호선(28)에 V1 전압을 인가하고, 캐소드 배선(302)에 흐르는 전류를 소정값으로 되도록 V1 전압을 조정하여, 특성을 나타내는 Vx 전압을 취득한다고 하는 방식이었다. 그러나, V1 전압을 일정한 범위 내를 변화시켜도, 캐소드 배선(302)에 흐르는 전류가 소정값으로 되지 않는 경우가 있다. 이 경우에는, 화소(26)에 결함이 발생하고 있는 경우가 대부분이다. 따라서, 소스 신호선(28)에 인가하는 전압의 범위 외로 된 경우에, 선택한 화소행 중 어느 하나의 화소(26)의 결함 등이 발생하고 있는 것을 검출할 수 있다. 또한, 결함의 정도도 전압 가변 범위의 크기에 의해 파악할 수 있다.
예를 들면, 최초의 전압 V1=2.0V로 하고, 가변 범위를 ±0.5V로 한다. 1.5V∼2.5V의 범위에서 캐소드 배선(302)에 흐르는 전류를 m×I1로 설정할 수 없으면 결함이 발생하고 있는 것으로 한다. 또한, 가변 범위를 ±0.8V로 하고, 이 범위에서도 캐소드 배선(302)에 흐르는 전류를 m×I1로 설정할 수 없으면 중대한 결함이 발생하고 있는 것으로 한다. 이상의 사항은, 도 35 등에도 적용할 수 있다.
도 34는, 소스 신호선(28)에 전압을 인가하는 수단으로서, 소스 드라이버 회로(24)를 이용한 방식이었다. 도 35는 소스 드라이버 회로(24) 대신에 테스트 트랜지스터(295)를 이용한 실시 형태이다. 테스트 트랜지스터(295)를 이용함으로써, 소스 드라이버 회로(24)가 검사 시에 불필요해진다.
(19-4) 다른 화소(26)의 특성의 측정 방법
도 35는, 도 34와 마찬가지로 화소(26)의 특성의 측정 방법의 설명도이다. 또한, 도 34와 마찬가지로 결함 검사도 실현할 수 있다. 전원 회로(12)의 Vss 출력 단자는 오프로 되고, 단자 패드 P1에 프로브(304)가 접속된다. 애노드 전압 Vdd는, 전원 회로로부터 공급된다. 테스트용 캐소드 전압 Vsst와 애노드 전압 Vdd는, 통상의 화상 표시를 행하는 전압값으로 설정된다.
이 상태에서, 단자(296)에 소정 전압 V1이 인가되고, 테스트 트랜지스터(295)를 통해서 각 소스 신호선(28)에 V1 전압이 인가된다. 또한, 게이트 신호선(27(1))에 N채널 트랜지스터(31b)를 온시키는 온 전압(VGH)을 인가하고, 다른 게이트 신호선(27)에 오프 전압(VGL)을 인가한다. 도 42에 설명한 바와 같이, 구동용 트랜지스터(31a)의 게이트 단자에 V1의 전압이 인가되면 I1의 크기의 전류가 출력된다. 그러나, 실제로는, 표시 화면(21)의 면 내에서 화소의 특성 변동이 있어, 캐소드 배선(302)에 흐르는 전류는, m×I1로는 되지 않는다.
테스트 트랜지스터(295)를 통해서 각 소스 신호선(28)에 인가하는 전압 V1을 변화시켜, 캐소드 배선(302)에 흐르는 전류를 m×I1로 되도록 조정한다. 이 m×I1로 되었을 때의 전압을 Vx로 한다. 이 전압 Vx가 선택한 1화소행의 특성을 나타내게 된다. Vx 전압은, AD 변환(아날로그-디지털 변환)되고, 소정의 연산 처리가 이루어져 보정 데이터로 되고, 보정 데이터는, ROM(433)에 저장된다. 이하, 도 34로 마찬가지이기 때문에 설명을 생략한다.
(19-5) 변경예 1
도 34, 도 35의 실시 형태에서는, 전원 회로(12)를 이용하여, 캐소드 배 선(302)을 흐르는 전류를 측정함으로써, 구동용 트랜지스터(31a) 또는 화소(26)의 특성 변동을 구하는 것으로 했다. 그러나, 본 실시 형태는 이에 한정되는 것은 아니다. 애노드 배선(301)을 흐르는 전류를 측정함으로써, 구동용 트랜지스터(31a) 또는 화소(26)의 특성 변동을 구해도 된다. 이 경우에도, 전원 회로(12)를 이용하여 실현할 수 있다. 스위치 SW2를 오프시키는 기능을 기상하면 되기 때문이다.
특성 변동은, 구동용 트랜지스터(31a)에 정전류를 흘리고, 상기 정전류를 흘린 상태에서, 상기 구동용 트랜지스터(31a)의 게이트 단자 전압을 측정함으로써도, 구동용 트랜지스터(31a) 또는 화소(26)의 특성 변동을 구할 수도 있다.
예를 들면, 도 36의 구성에서, 테스트 트랜지스터(295)는 시프트 레지스터 회로(363) 등을 통해서, 각각 단독으로 온/오프 제어할 수 있도록 구성한다. 애노드 전압 Vdd를 일정 전압으로 한다. 게이트 신호선(27(1))에 N채널 트랜지스터(31b)를 온시키는 온 전압(VGH)을 인가하고, 다른 게이트 신호선(27)에 오프 전압(VGL)을 인가한다. 이 상태에서, 테스트용의 캐소드 전압 Vsst를 조작하여, 캐소드 배선(302)에 흐르는 전류를 소정값으로 되도록 한다. 소정값이란, 선택된 1화소행분의 전류값이다.
또한, 도 36에서는，참조 부호 363은 시프트 레지스터 회로로 했지만, 이는 테스트 트랜지스터(295)를 선택하는 기능(테스트 트랜지스터(295)를 온시킴)을 갖는 것이다. 따라서, 순차적으로, 1개의 테스트 트랜지스터(295)를 선택하는 기능을 갖는다. 또한, 임의의 테스트 트랜지스터(295)를 선택할 수 있는 기능을 가지고 있다. 또한, 선택하는 테스트 트랜지스터(295)의 수는, 1개로 한정되지 않는 다. 복수의 테스트 트랜지스터(295)를 동시에 선택하여도 된다. 예를 들면, 적(R)의 화소(26)를 선택하고, GB의 화소를 비선택으로 하는 방식이 예시된다.
또한，EV0, EV255 전압 중, 적어도 한쪽은, 도 69의 점등율, 도 57의 duty비에 대응시켜 변화시켜도 된다. 점등율이 낮을 때에는, EV0-EV255의 절대값을 크게 하고, 점등율이 작을 때에는, EV0-EV255의 절대값을 상대적으로 작게 한다. 또한，duty비가 작을 때에는, EV0-EV255의 절대값을 크게 하고, duty비가 클 때에는, EV0-EV255의 절대값을 상대적으로 작게 한다.
캐소드 전류가 소정값으로 된 상태에서, 테스트 트랜지스터(295(1))를 온시키고, 다른 테스트 트랜지스터(295)는 오프 상태를 유지한다. 테스트 트랜지스터(295(1))를 온시킴으로써, 화소(26(11))의 구동용 트랜지스터(31a)의 게이트 단자 전압이, 단자(296)에 출력된다. 단자(296)에 출력된 전압은, AD 변환(아날로그-디지털 변환)되어, 화소(26(11))의 특성 변동을 나타내는 데이터로 된다.
다음으로, 테스트 트랜지스터(295(2))를 온시키고, 다른 테스트 트랜지스터(295)를 오프시킴으로써, 화소(26(12))의 구동용 트랜지스터(31a)의 게이트 단자 전압이, 단자(296)에 출력된다. 단자(296)에 출력된 전압은, AD 변환(아날로그-디지털 변환)되어, 화소(26(12))의 특성 변동을 나타내는 데이터로 된다.
마찬가지로 게이트 신호선(27(1))을 선택한 상태에서, 테스트 트랜지스터(295)를 순차적으로 온시키고, 1개의 테스트 트랜지스터(295) 이외의 다른 테스트 트랜지스터(295)를 오프시킴으로써, 화소(26)의 구동용 트랜지스터(31a)의 게이트 단자 전압이, 단자(296)에 출력된다. 단자(296)에 출력된 전압은, AD 변환(아 날로그-디지털 변환)되어, 각 화소(26)의 특성 변동을 나타내는 데이터로 된다.
테스트 트랜지스터(295(m))까지 완료되면, 게이트 신호선(27(2))을 선택하고, 다른 게이트 신호선(27)에는 오프 전압(VGL)을 인가한다. 이 상태에서, 앞의 제1 화소행과 마찬가지로 테스트용의 캐소드 전압 Vsst를 조작하여, 캐소드 배선(302)에 흐르는 전류를 소정값으로 되도록 한다.
캐소드 전류가 소정값으로 된 상태에서, 테스트 트랜지스터(295(1))를 온시키고, 다른 테스트 트랜지스터(295)는 오프 상태를 유지한다. 테스트 트랜지스터(295(1))를 온시킴으로써, 화소(26(21))의 구동용 트랜지스터(31a)의 게이트 단자 전압이, 단자(296)에 출력된다. 단자(296)에 출력된 전압은, AD 변환(아날로그-디지털 변환)되어, 화소(26(21))의 특성 변동을 나타내는 데이터로 된다.
다음으로, 테스트 트랜지스터(295(2))를 온시키고, 다른 테스트 트랜지스터(295)를 오프시킴으로써, 화소(26(22))의 구동용 트랜지스터(31a)의 게이트 단자 전압이, 단자(296)에 출력된다. 단자(296)에 출력된 전압은, AD 변환(아날로그-디지털 변환)되어, 화소(26(22))의 특성 변동을 나타내는 데이터로 된다.
마찬가지로 게이트 신호선(27(2))을 선택한 상태에서, 테스트 트랜지스터(295)를 순차적으로 온시키고, 1개의 테스트 트랜지스터(295) 이외의 다른 테스트 트랜지스터(295)를 오프시킴으로써, 화소(26)의 구동용 트랜지스터(31a)의 게이트 단자 전압이, 단자(296)에 출력된다. 단자(296)에 출력된 전압은, AD 변환(아날로그 디지털 변환)되어, 각 화소(26)의 특성 변동을 나타내는 데이터로 된다.
이상과 같이, 순차적으로 화소를 선택하고, 화소(26)의 구동용 트랜지스 터(31a)의 게이트 단자 전압을 측정함으로써, 전체 화소의 특성 변동을 취득할 수 있다. 취득한 데이터는 연산 처리 등을 실시하여, 보정 데이터로 하고, ROM(433)에 저장된다. 이하는, 도 42, 도 43에서 설명한 방식이 실시되기 때문에, 설명을 생략한다.
(19-6) 변경예 2
도 36은, 캐소드 배선(302)의 전류를 측정하고, 화소도 전압 구동의 화소 구성이었다. 도 58은, 애노드 배선(301)의 전류를 측정하고, 화소는 도 3에서 설명한 전류 구동의 화소 구성이다. 도 58의 방법(동작)은, 도 36과 마찬가지이기 때문에 설명을 생략한다. 이상과 같이 본 실시 형태는, 어느 화소 구성이라도 대응할 수 있다.
도 34, 도 36의 실시 형태는, 검사 방법에도 적용할 수 있는 것으로서 설명했다. 도 36에서 설명한 방식도 검사 방법에 적용할 수 있다.
도 36에서는, 테스트용의 캐소드 전압 Vsst를 조작하여, 캐소드 배선(302)에 흐르는 전류를 소정값으로 되도록 한다. 그러나，Vsst를 소정 범위 변화시켜도 캐소드 배선(302)에 흐르는 전류가 소정값으로 되지 않는 경우가 있다.
이 경우에는, 화소(26)에 결함이 발생하고 있는 경우가 대부분이다. 따라서, Vsst의 변화 또는 조정 범위가 범위 외로 된 경우에, 선택한 화소행 중 어느 하나의 화소(26)의 결함 등이 발생하고 있는 것을 검출할 수 있다. 또한, 결함의 정도도 전압 가변 범위의 크기에 의해 파악할 수 있다.
예를 들면, 최초의 전압 Vsst=-3.0V로 하고, 가변 범위를 ±0.5V로 한다. -3.5V∼-2.5V의 범위에서 캐소드 배선(302)에 흐르는 전류를 m×I1로 설정할 수 없으면 결함이 발생하고 있는 것으로 한다. 또한, 가변 범위를 ±0.8V로 하고, 이 범위에서도 캐소드 배선(302)에 흐르는 전류를 m×I1로 설정할 수 없으면 중대한 결함이 발생하고 있는 것으로 한다.
도 27, 도 35, 도 36에서 테스트 트랜지스터(295)는, 펄스 형상으로 온/오프 제어시키거나, 주기적으로 온/오프시키거나 함으로써, 보다 다종 다양한 검사를 행할 수 있다. 도 27에서, 테스트 트랜지스터(295)를 온시키는 경우에는, 소스 드라이버 회로(24)의 최종 출력단에 형성된 스위치를 오프(하이 임피던스)로 하고, 소스 드라이버 회로(24)를 소스 신호선으로부터 분리하여, 테스트 트랜지스터(295)에 의해 소스 신호선(28)에 인가된 전압(전류)으로부터 보호한다.
또한, 도 27, 도 35, 도 36 등에서, 전원 회로(12)로부터 출력되는 Vdd, Vss 전압 또는 외부 전원 Vddt, Vsst를 가변 또는 조정하고, 가변 또는 조정한 상태로, 테스트 트랜지스터(295)의 온/오프를 동기시킴으로써, 보다 다종 다양한 검사 또는 조정을 실현할 수 있다. 예를 들면, 에이징 공정에서，Vddt, Vsst를 인가하고, 테스트 트랜지스터(295)에서 1프레임 또는 복수 프레임 주기로 화소(26)를 온(표시), 오프(비표시)하는 전압 또는 전류를 인가한다. 그러면, 에이징 구성에서 EL 표시 패널은 플래시 표시로 되어, 큰 스트레스를 걸 수 있기 때문에, 에이징 공정을 단축할 수 있다. EL 표시 장치를 플래시 표시시킴으로써, EL 소자(35)의 EL 구성막에 발생할 가능성이 있는 결함을 에이징 구성에서 발생시킬 수 있다. 또한，이상의 방식은, 테스트 트랜지스터(295)의 제어뿐만 아니라, 소스 드라이버 회로(24)를 제어함으로써도 실현할 수 있다.
(20) 표시 화면 전체의 조정
이상은, 화소의 특성을 측정하는 방식 등에 관한 것이었다. 본 실시 형태는 이에 한정되는 것은 아니다. 당연히, 표시 화면 전체로서의 조정을 실시할 수도 있다. 도 44, 도 47 등은 그 설명도이다.
도 44는, 화상 표시의 흑 레벨을 조정하기 위한 설명도이다. 흑 레벨을 깊게 하면 표시 콘트라스트는 높아지지만, 감마 곡선이 타원형으로 된다. 흑 레벨을 얕게 하면 표시 콘트라스트가 나빠진다. 따라서, 흑 레벨은 적절한 조정이 필요하다. 흑 레벨은, 화소(26)의 구동용 트랜지스터(31a)가 P채널 트랜지스터인 경우에는, 캐소드 전류를 측정해서 조정한다. 구동용 트랜지스터(31a)가 N채널 트랜지스터인 경우에는, 애노드 전류를 측정해서 조정한다. 도 44에서는, 구동용 트랜지스터(31a)를 P채널로 하여 설명하고 있다.
도 44에서, 전원 회로(12)는, 스위치 SW2를 온시켜, 표시 패널(12a)에 애노드 전압 Vdd를 공급한다. 한편, 스위치 SW1을 오프하고, 캐소드 단자(Vss 단자)는, 하이 임피던스 상태로 한다. 표시 패널(20)과 전원 회로(12)간을 접속하는 캐소드 배선의 도중에는 패드 P1이 형성되어 있다. 패드 P1에는, 프로브(304) 등, 전기적 접촉 수단이 접속된다. 전기적 접촉 수단은, 패드에 한정되는 것은 아니며, 예를 들면, 커넥터의 접촉 단자이어도 된다. 이 경우에는, 프로브(304)는, 커넥터가 해당한다.
본 실시 형태의 EL 표시 장치(EL 표시 모듈)의 특징은, 전기적 접촉 수단이 캐소드 배선 또는 애노드 배선 또는 그 양방의 배선에, 전기적 접촉 수단(패드)이 형성되어 있는 것에 있다. 또한, 전원 회로(12)에 오프 회로(스위치 SW)가 내장되어 있는 것에 있다. IC 칩(452)의 IC 단자(453)에는, 금 범프(451)가 형성되어 있다. 또한，EL 표시 패널(20)에 공급하는 전압을 전원 회로(12)로부터 공급하고, 전원 회로(12)가 플렉시블 기판(281)에 플립 칩 실장(금 범프 실장)되어 있는 것에 있다. 또한, 전원 회로(12)의 칩 전위를 고정하는 칩 전위 접지 전극(접지 패턴)(455)의 금 범프 단자(451)를 형성하고, 전극(454)을 그라운드(GND) 또는, 마이너스 전위(VGL)를 인가할 수 있도록 구성한 것에 있다(도 45를 참조).
도 44에서는, 전원 회로(12)로부터 애노드 전압 Vdd를 EL 표시 패널(20)에 공급하고, 스위치 SW1을 오프로 하고 있다. 즉, 캐소드 배선에 전원 회로(12)로부터의 전압은 인가되지 않도록 하고 있다. 또한, 캐소드 배선에 전압이 인가되어도, 전원 회로(12)의 내부 회로에 상기 전압이 인가되지 않도록 구성하고 있다.
패드 P1에는, 프로브(304)를 통해서 전류계(303)를 접속한다. 전류계(전류 측정 수단)(303)의 다른 쪽의 단자는, 테스트(조정)용 전압 Vsst에 접속한다. Vsst의 전압값은, 전원 회로(12)의 Vss 출력 전압과 동일하게 한다. Vsst 전압을 이용하여 EL 표시 패널(20)을 조정함으로써, 조정 후, 전원 회로(12)의 SW1을 온 상태(통상 동작 상태)로 했을 때라도, 표시 휘도 등을 조정 시와 동일하게 할 수 있다.
전원 회로(12)로부터 출력되는 Vss 전압도 변동이 있다. 이 변동을 흡수하기 위해서는, 전원 회로(12)가 출력하는 Vss 전압을 전압계로 측정하고, 측정한 전 압을 Vsst 전압으로서 인가하도록 한다. 이상의 사항은, 다른 전압(Vdd, VGL, VGH, Avdd 등)에 관해서도 마찬가지이다.
또한, 본 발명의 실시예에서, 패드 P에, 프로브(304)를 접속 혹은 압접하는 것으로 했지만, 이에 한정되는 것이 아니라, 예를 들면 패드 P 대신에 커넥터이어도 된다. 커넥터의 접속 단자에서 전류를 측정하는 배선에 접속해서 전류 등을 측정할 수 있도록 구성하여도 된다. 이상의 사항은 본 발명의 다른 실시예에서도 적용된다.
통상적으로, 캐소드 배선에 흐르는 전류를 측정하기 위해서는, 캐소드 배선을 절단하고, 절단한 개소에 전류계를 삽입할 필요가 있다. 이상과 같이, 전원 회로(12)의 Vss 출력을 오프로 하고, 전류계(303)의 일 단자를 조정용 전위 Vsst에 접속함으로써, 패드 P1에 전류계의 한쪽의 단자를 접속하는 것만으로, EL 표시 패널(20)의 점등 영역(34)에 흐르는 전류를 측정할 수 있다.
전원 회로(12)의 SW1을 오프로 하면, 이상적으로는 하이 임피던스 상태로 되어, 전원 회로(12)의 Vss 단자로부터 리크 전류 Ir은 발생하지 않는다. 그러나, 현실적으로는, 마이크로 암페어(㎂) 오더의 리크 전류 Ir이 발생한다. 따라서, 전류계에는, 캐소드 전류 Ik와 전원 회로(12)로부터 리크 전류 Ir이 가산된 것이 측정된다. 흑 레벨 조정에서는, 캐소드 전류 Ik도 마이크로 암페어 오더이기 때문에，리크 전류 Ir이 있으면, 흑 레벨의 조정을 할 수 없다.
이 과제에 대응하기 위해서, 본 실시 형태의 조정 방법에서는, 캐소드 전류 Ik를 완전하게 0으로 설정한다(Ik=0㎂). 캐소드 전류 Ik=0으로 하면, 전원 회 로(12)의 리크 전류 Ir만이 접속한다. 다음으로, 캐소드 전류 Ik를 통상 상태로 되도록(본래 설정할 흑 레벨에 대응하는 캐소드 전류로 되도록), EL 표시 패널(20)을 설정한다. 이 상태에서는, 전류계(303)에는, Ia=캐소드 전류 Ik+리크 전류 Ir이 측정된다. 측정된 Ia로부터 앞서 측정한 Ir을 감산하면, 캐소드 전류 Ik만을 정량적으로 측정할 수 있다. 즉, 전류계(303)에 의한 조정값은, 측정한 전류값 Ir을 0으로 하고, 조정할 값인 Ik가 가산된 시점에서 조정 완료로 하면 된다.
캐소드 전류 Ik=0으로 하기 위해서는, 도 46에 도시하는 바와 같이, 소스 드라이버 회로(24)로부터 소스 신호선(28)에 애노드 전압 Vdd 근방의 전압 또는 Vdd 전압 이상의 전압 Vsig를 인가함으로써 행한다. 앞에서 설명한 바와 같이 소스 신호선(28)에 인가한 전압은, 구동용 트랜지스터(31a)의 게이트 단자에 인가된다. 높은(애노드 전압에 가깝거나 또는 그 이상) 전압 Vsig를 소스 신호선(28)에 인가하기 위해서, 전원 회로(12)를 커맨드 설정에 의해 Avdd 전압을 높게 한다(도 14를 참조). 또는, 필요에 따라서 도 38에 도시하여 설명한 EV0 전압을 높게(애노드 전압근방 또는 그 이상) 설정한다.
스위치용 Vsig 전압은, 스위치용 트랜지스터(31c, 31b)를 온시킴으로써, 구동용 트랜지스터(31a)의 게이트 단자에 인가된다. 구동용 트랜지스터(31a)의 게이트 단자의 전위가, 애노드 전압 근방 또는 그 이상으로 설정됨으로써, 구동용 트랜지스터(31a)가 흘리는 전류는 작아진다. Vsig 전압은, 점등 영역(34)의 전체 구동용 트랜지스터(31a)의 게이트 단자에 인가한다.
최적의 캐소드 전압을 설정하기 위해서는, 도 47과 같이 구성한다(설정한다 ). 전류계(303)의 일단에 가변 전압 장치(471)를 접속한다. 가변 전압 장치(471)의 전압을 변화시키고, 전압계(472)로 전압 Vsst를 측정한다. 또한, 전류계(303)로 전류 Ia를 측정한다.
캐소드 전압 Vsst가 충분하지 않으면, Ik도 작아진다. 그러나, 이 경우의 Ik가 작은 것은, 화소의 구동용 트랜지스터(31a), EL 소자(35)에 충분한 전압이 인가되어 있지 않은 것을 의미하고 있다. 캐소드 전압 Vsst를 저하시켜, Ik의 변화를 전류계(303)로 감시하면서, 가변 전압 장치(471)에서 변화시킨다. 캐소드 전압 Vsst를 저하시켜 가면, Ik 전류도 증대하지만, 일정 이상으로 캐소드 전압 Vsst를 낮추면, Ik 전압이 포화하여 증가하지 않게 된다. 이 포화 위치의 전압 Vsst를 전압계(472)로 측정한다. 측정한 Vsst를 전원 회로(12)의 Vss 전압으로서 전원 회로(12)에 설정한다.
이상의 사항은, 구동용 트랜지스터(31a)가 P채널 트랜지스터인 경우이며, 구동용 트랜지스터(31a)가 N채널 트랜지스터인 경우에는, Vsig 전압은, 캐소드 전압 또는 그 이하의 전압을 인가한다.
또한, 도 46에서 설명하는 Vsig 전압이란, 통상의 표시 상태가 아닌(통상의 흑 레벨을 설정하는 전압이 아닌) 전압이라고 하는 의미이다. 즉, 전원 회로(12)의 리크 전류를 측정하기 위해서, 캐소드 전류를 극력 작게 하기 위해서, EL 표시 패널(20)에 인가하는 전압이다.
또한, 전원 회로(12)의 리크 전류 Ir의 변동이 크지 않은 경우(예를 들면, 리크 전류가 5㎂이며, 변동의 3σ가, 0.5㎂인 경우)에는, 전원 회로(12)의 리크 전 류 Ir을 측정할 필요는 없다. 리크 전류 Ir로서, 평균값을 이용하면 된다. 이 경우에는, Ik=0으로 하는 공정도 필요하지 않게 된다.
(20-1) 변경예 1
이상의 실시 형태에서는, 전원 회로(12)에서 모든 전압(Vdd, Vss, VGH, VGL, Avdd 등)을 발생시키는 것으로 했지만, 이에 한정되는 것은 아니다. 예를 들면, 도 48에 도시하는 바와 같이, 소스 드라이버 회로(24)에서, 게이트 드라이버 회로(22)가 사용하는 전압(VGH, VGL)을 발생시켜도 된다. 배터리 전압 Vin은 소스 드라이버 회로(24)와 전원 회로(12)에 입력된다.
(20-2) 변경예 2
도 49는, 소스 드라이버 회로(24)의 차지 펌프 회로(31e, 31f)를 위해서 외장 컨덴서(C1, C2)를 부가하고, 소스 드라이버 회로(24)는 패널(20)에 COG(칩 온 글래스)로 실장되고, 컨덴서 C1, C2는 플렉시블 기판(281)에 실장된다.
또한, 도 48, 도 49, 도 50은, 도 39와 마찬가지로 EL 표시 패널(20)이 단일 전원인 경우이다. 또한, 소스 드라이버 회로(24)에서 사용하는 로직 전압 Dvdd는, 전원 회로(12)에서 발생시키고 있다. 소스 드라이버 회로(24)는 Dvdd 전압이 공급되어 있지 않으면 동작할 수 없기 때문이다. 또한, 도 48, 도 49, 도 50은, 도 3, 도 23 등과 마찬가지로，2전압 방식(Vdd 전압과 Vss 전압을 갖는 방식)으로 하여도 된다.
도 49는 소스 드라이버 회로(24)를 COG 기술로 글래스 기판 상에 실장하고, 전원 회로(12)를 플렉시블 기판(281)에 실장한 구성이다. 도 50은, 소스 드라이버 회로(24) 및 전원 회로(12)의 양방을 플렉시블 기판(281)에 실장한 구성이다. 전원 회로(12) 및 소스 드라이버 회로(24)는, 각각, 단자에 금 범프를 형성하고, 플렉시블하게 COF(칩 온 플렉시블 기판) 기술로 실장한다.
도 49, 도 50에서는, 전원 회로(12)를 칩 그대로(IC 패키지를 사용하지 않고), 플렉시블 기판에 실장한다. 그 때문에, 칩 기판(웨이퍼 기판)의 전위의 유지가 중요하게 된다. 본 실시 형태에서는, 도 45에 도시하는 바와 같이, 웨이퍼 전위와 접속하는 전극(칩 전위 접지 전극(454))을 IC칩(452)의 표면에 형성한다. IC 칩과 전위 접지 전극(454)은 IC의 회로 패터닝에 의해 접속을 취한다. 칩 전위 접지 전극(454) 상에도 금 범프(451)를 형성하고, 플렉시블(281)과는, 다른 IC 단자(713)와 동시에, COF 실장에 의해 접속을 취한다. 칩 전위 접지 전극(454)은, 그라운드(GND) 전위와 접속을 취한다. 바람직하게는, 마이너스 전위를 인가한다. 본 실시 형태에서는 전원 회로(12)가 출력하는 VGL 전위를 접속하고 있다.
도 51은, 도 50의 전기 배선의 접속 관계와 분기 칩(512)을 기재한 도면이다. 도 50과의 차이는, 분기 칩(512)을 플렉시블 기판(281)에 실장하고 있는 것이다.
분기 칩(512)은, 도 52와 같이 구성되어 있다. 분기 칩(512)은 소스 드라이버 회로(24)와 마찬가지로 실리콘 칩으로 형성되어 있다. 물론, 칩 등의 형상 혹은 유사한 것이면, 실리콘 칩 이외라도 된다. 예를 들면, 글래스 기판에 금속 배선을 패터닝한 것이어도 된다.
분기 칩(512)도 소스 드라이버 회로(24)와 마찬가지로, 금 범프(입력측은 입 력 범프(511), 출력측은 출력 범프(512))가 형성되어 있다. 소스 드라이버 회로(24)와의 차이는, 영상 신호 등의 출력 회로는 형성되어 있지 않고, 칩 배선만이 형성되어 있는 점이다. 즉, 칩 배선(513)은, 반도체의 메탈 배선층으로 형성되어 있다.
커넥터(511)로부터의 입력 신호선(512)(도 51에서는 D0, D1 등의 신호선)은, 분기 칩(512)에 형성된 칩 배선(513)에 의해 분기되고, 또한, 입력 신호선은, 분기 칩(512)을 이용하여 교차 또는 교체가 된다.
본 실시 형태의 EL 패널 모듈에서는，플렉시블 기판(281)은 편면 플렉시블 기판을 사용하고 있다. 따라서, 염가이다. 그러나, 편면 플렉시블이기 때문에, 배선의 분기, 교체(교차)를 할 수 없다. 이 과제에 대하여 본 실시 형태에서는, 분기 칩(512)에서, 칩 배선(513)을 형성하고, 칩 배선(513)에 의해 입력 신호선(513)의 분기, 교차 등이 실현되고, 입력 신호선(513)은 출력 신호선(514)과 접속되어 있다. 분기 칩(512)은, 소스 드라이버 회로(24)와 동시에, COF 기술로 플렉시블 기판(281)에 실장된다.
도 59는, 플렉시블 기판(281)의 일부에, 플렉시블 적층부(591)를 형성하고 있다. 즉, 플렉시블 적층부(591)는, 2층 플렉시블의 구성이다. 이 플렉시블 적층부(591)에서 쓰루홀 등을 형성하고, 신호선 및 전원 배선 등을 교차시킨다.
소스 드라이버 회로(24)는, 게이트 드라이버 회로(22)에서 사용하는 전원 전압 VGH(VGH1, VGH2), VGL(VGL1, VGL2)을 발생시킨다. 전압 VGH, VGL은 차지 펌프 회로에서 발생시킨다. 전원 회로(12)는, 애노드 전압 Vdd 및, 소스 드라이버 회 로(24)에서 사용하는 로직 전압 Dvdd를 발생시킨다. EL 표시 패널은, 캐소드 전압 Vss는 그라운드(GND) 전압으로 하고 있다. 소스 드라이버 회로(24)는, 게이트 드라이버 회로(22)에서 사용하는 클럭 신호(CLK), 스타트 신호(ST) 등도 발생한다. 스타트 신호(ST)는, 소스 드라이버 회로(24)에서 레벨 시프트되어, 게이트 드라이버 회로(22)에 인가된다.
도 60은 플렉시블 기판(281a와 281b)을 접합하고 있다. 플렉시블 기판(281a)은 2층 플렉시블이다. 플렉시블 기판(281a)에는, 쓰루홀(601)이 형성되고, 신호선, 전원 배선 등을 교차시킨다.
(21) 레벨 시프트 기능
도 61은, 전원 회로(12)에 레벨 시프트 기능을 갖게 한 구성이다. 소스 드라이버 회로(24)는, 게이트 드라이버 회로(22)에서 사용하는 클럭 신호(CLK2a, CLK1a), 스타트 신호(ST2a, ST1a)를 발생한다. 발생하는 신호의 로직 레벨은, 3V계이다.
상기 3V계의 신호는, 전원 회로(12)에 입력된다. 전원 회로(12) 내에는, 레벨 시프터 회로(611)가 내장되어 있다. 레벨 시프터 회로(611)는, 3V계의 로직 레벨과, 게이트 드라이버 회로(22)의 로직 레벨로 변환한다. 게이트 드라이버 회로(22)의 로직 레벨은, VGL―VGH이다. 레벨 시프터된 신호는, 클럭 신호(CLK2b, CLK1b), 스타트 신호(ST2b, ST1b)로 되어, 게이트 드라이버 회로(22)에 입력된다.
(22) 점 결함 검사
본 실시 형태의 전원 회로(12)는, 표시 패널의 점 결함 검사에도 사용할 수 있다. 전원 회로(12)로부터, 게이트 드라이버 회로(22)의 전압을 공급함과 함께, 테스트 트랜지스터(295)를 온/오프시키는 전압을 공급함과 함께, 테스트 트랜지스터(295) 등을 제어한다.
도 29에서는, 적(R)용의 테스트 트랜지스터(295)로서, 참조 부호 295R이 형성되어 있다. 테스트 트랜지스터(295R)를 온/오프시키는 전압은, 트랜지스터 제어 단자(297R)에 인가되고, 정전류 또는 정전압은, 신호 입력 단자(296R)에 인가된다. 소스 드라이버 회로(24)는, 소스 드라이버 회로 실장 위치(294)에 실장된다.
또한, 녹(G)용의 테스트 트랜지스터(295)로서, 참조 부호 295G가 형성되어 있다. 테스트 트랜지스터(295G)를 온/오프시키는 전압은, 트랜지스터 제어 단자(297G)에 인가되고, 정전류 또는 정전압은, 신호 입력 단자(296G)에 인가된다. 청(B)용의 테스트 트랜지스터(295)로서, 참조 부호 295B가 형성되어 있다. 테스트 트랜지스터(295B)를 온/오프시키는 전압은, 트랜지스터 제어 단자(297B)에 인가되고, 정전류 또는 정전압은, 신호 입력 단자(296B)에 인가된다.
도 29와 같이, RGB마다 선택하는 테스트 트랜지스터(295)를 서로 다르게 하도록 구성함으로써, 표시 화면(21)에 RGB의 화상을 표시할 수 있어, 결함 검사 등 검사를 실시하기 쉽다.
게이트 신호선(27a)은 수평 동기 신호에 동기하여, 선택되는 화소행 위치가 1화소행씩 시프트된다. 또한, 각 화소행에는, 테스트 트랜지스터(295)로부터의 전압 또는 전류가 인가된다. 통상적으로, 테스트 트랜지스터(295)의 게이트 단자에는 항상 온 전압이 인가된다.
또한, 도 29에서，참조 부호 293은 소스 드라이버 회로(24)의 입력 단자 패드이며, 참조 부호 291은, 소스 드라이버 회로(24)의 출력 단자 패드이다.
게이트 신호선(27a)에 온 전압이 인가된 화소행에서는, 게이트 신호선(27b)에는, 오프 전압이 인가된다. 게이트 신호선(27a)에 오프 전압이 인가된 화소행에서는, 게이트 신호선(27b)에, 온 전압이 인가된다. 또는, 도 5, 도 7과 같이, duty 구동을 실시하는 경우에는, 비점등 영역(55)에 해당하는 화소행의 게이트 신호선(27a) 및 게이트 신호선(27b)에는 오프 전압이 인가된다.
또한, 도 29는, 적(R), 녹(G), 청(B)마다 테스트 트랜지스터(295)(295R, 295G, 295B)를 배치하고, RGB에서 독립된 소정 전류 또는 소정 전압을 인가하는 방식이다. 그러나, 본 실시 형태는, 이에 한정되는 것은 아니다. 예를 들면, 도 62에 도시하는 바와 같이, RGB의 구별 없이, 테스트 트랜지스터(295)를 배치하여도 된다.
도 62의 실시 형태에서는, 신호 입력 단자(296)에 인가한 전압(전류)은, 트랜지스터 제어 단자(297)에 인가한 제어 전압에 의해 제어되고, 소스 신호선(1)에 인가된다. 또한, 도 29는, 트랜지스터 제어 단자(297)에 인가한 제어 전압에 의해, 표시 화면(21)에 전체에 전압(전류)이 인가되는 것으로 했다. 그러나, 본 실시 형태는 이에 한정되는 것이 아니라, 표시 화면(21)을 복수의 영역으로 분할하고, 각각 분할한 영역에 서로 다른 전압(전류)을 인가할 수 있도록 구성하여도 된다.
게이트 신호선(27)에 온/오프 전압을 인가하기 위해서, 게이트 드라이버 회 로(22)를 동작시킨다(도 29). 화상을 표시시켜 테스트를 행할 때에는, 도 2의 ST1, CLK를 프레임 레이트 60㎐ 또는, 50㎐에 일치하도록 제어한다. 점 결함 검출, 화소의 구동용 트랜지스터(31a) 등의 특성을 평가 또는 검사하는 경우에는, ST1, CLK 등을 제어해서 프레임 레이트 1㎐ 등으로 저감한다. 게이트 드라이버 회로(22)에는, VGH, VGL 전압을 인가한다. 즉, 점 결함 검출에서는 프레임 레이트를 통상 표시 시보다도 낮게 한다. 점 결함 검출 검사의 프레임 레이트는, 5㎐ 이상 30㎐ 이하로 설정한다.
게이트 드라이버 회로(22a)는, 순차적으로, 게이트 신호선(27a)을 선택한다. 게이트 신호선(27a)의 선택에 동기하여, 테스트 트랜지스터(295)로부터, 소정 전류 또는 소정 전압을 소스 신호선(28)에 인가하고, 선택된 화소행의 스위치용 트랜지스터(31c)에 의해, 상기 전압 등을 화소에 기입한다.
게이트 드라이버 회로(22b)는, 게이트 신호선(27a)이 선택되고, 소정 전압(소정 전류)을 기입하고 있는 화소행에는, 비선택 전압이 인가된다. 그 밖의 화소행에는, 선택 전압이 인가되거나, 또는, 도 5, 도 7의 duty비 구동이 실시된다.
또한，이상의 실시 형태에서는，1화소행씩 화소행을 선택하고, 소정 전압(소정 전류)을 화소(26)에 기입하는 것으로 했지만, 실시 형태는 이에 한정되는 것은 아니다. 예를 들면, 복수의 화소행(예를 들면, 1화소행과 2화소행, 3화소행과 4화소행, 5화소행과 6화소행, ····)을 선택하고, 소정 전압(소정 전류)을 화소(26)에 기입해도 된다. 또한, 모든 게이트 신호선(27a)을 동시에 선택하고, 소정 전압(소정 전류)을 화소(26)에 기입해도 된다. 또한, 화면의 상반분의 게이트 신호선(27a)을 동시에 선택하고, 소정 전압(소정 전류)을 화소(26)에 기입하고, 다음으로, 화면의 하반분의 게이트 신호선(27a)을 동시에 선택하고, 소정 전압(소정 전류)을 화소(26)에 기입해도 된다.
도 29, 도 62의 실시 형태는, 게이트 드라이버 회로(22)에 의해, 테스트용의 소정 전압 또는 소정 전류를 화소행에 기입하는 실시 형태이었다. 게이트 드라이버 회로(22)는, 폴리실리콘 기술에 의해, 화소(26)의 트랜지스터와 동시에 형성한다.
도 64는, 게이트 드라이버 회로(22)를 이용하지 않고, 게이트 신호선(27)의 일단에 프로빙의 패드 Pa, Pb를 형성한 실시 형태이다. 프로빙의 패드 Pa, Pb에 프로브(304) 등을 접촉시키고, VGH 전압, VGL 전압을 인가한다. 프로빙의 패드 Pa1, Pa2, …에 순차적으로 VGL 전압(선택 전압)을 인가하고, 선택되어 있지 않은 프로빙의 패드 Pa에 VGH 전압(비선택 전압)을 인가하면, 게이트 드라이버 회로(22a)와 동일한 동작을 실현할 수 있다. 또한, 지그재그 형상(패드 Pa1, Pa3, Pa5, …)으로 선택 전압을 인가하여도 된다.
EL 표시 패널의 검사 후, 반도체로 제작한 게이트 드라이버 회로(22)를 게이트 신호선(27) 단에 실장한다.
도 63은, 게이트 신호선(27a, 17b)을 개별로 하여 프로빙의 패드 Pa, Pb를 형성하고, 프로브(304) 등을 접촉시키고, VGH 전압, VGL 전압을 인가하는 실시 형태이었다. 도 33은, 복수의 게이트 신호선(27a)을 단락 배선(631)으로 단락하고, 프로빙의 패드 Pa를 배치한 실시 형태이다. 또한, 복수의 게이트 신호선(27b)을 단락 배선(632)으로 단락하고, 프로빙의 패드 Pb를 배치한 실시 형태이다.
프로빙의 패드 Pa, Pb에 프로브(304) 등을 접촉시키고, VGH 전압, VGL 전압을 인가함으로써, 표시 화면(21) 전체를 온/오프 제어할 수 있다.
테스트 트랜지스터(295)를 동작시킴으로써, 소스 드라이버 회로(24)를 실장하지 않더라도, 표시 화면(21)에 화상을 표시할 수 있다. 화상 표시에 의해, 점 결함, 선 결함, 색 어긋남 등을 용이하게 검출할 수 있다. 테스트 트랜지스터(295)의 제어는, 전원 회로(12) 또는 제어 회로에서 행한다.
검사 모드 이외(통상 화상 표시 시)에서는, 도 65에 도시하는 바와 같이, 테스트 트랜지스터(295)의 소스 단자와 게이트 단자는 전기적으로 단락된다. 도 65와 같이 단락함으로써, 테스트 트랜지스터(295)는 다이오드와 등가로 된다.
따라서, 테스트 트랜지스터(295)의 소스 단자와 게이트 단자에 오프 전압(VGH)을 인가하면, 테스트 트랜지스터(295)로부터 소스 신호선(28)에 전압 또는 전류가 인가되는 경우는 없다. 또한, 테스트 트랜지스터(295)로 이루어지는 다이오드는, 정전기 보호용의 보호 다이오드로서 기능하고, EL 표시 패널을 보호하는 소자로서 기능한다.
도 65와 같이 테스트 트랜지스터(295)를 다이오드 결선으로 하는 것은, 도 28의 방식을 이용한다.
이상의 실시 형태에서는，P채널의 테스트 트랜지스터(295)를 소스 신호선(28)에 형성하는 것으로 했지만, N채널의 테스트 트랜지스터(295)를 소스 신호선(28)에 형성하여도 된다.
게이트 드라이버 회로(22)에는, 전원 회로(12)로부터 전압을 공급한다. 또한, 전원 회로(12)는, 필요에 따라서 테스트 트랜지스터(295)의 신호 입력 단자(296)에 인가하는 전압, 트랜지스터 제어 단자(297)에 인가하는 제어 전압(테스트 트랜지스터(295)의 온/오프 전압)을 공급한다(도 53도 참조).
단, 테스트 트랜지스터(295)의 채널 극성은, 화소(26)의 스위치용 트랜지스터(31c)(소스 신호선(28)에 인가된 전류 또는 전압을 화소(26)와의 전류 경로를 발생시키는 트랜지스터)의 채널 극성과 일치시키는 것이 바람직하다. 스위치용 트랜지스터(31c)를 오프시키는 전압으로 테스트 트랜지스터(295)를 확실하게 오프할 수 있기 때문이다.
또한, 테스트 트랜지스터(295)는, P채널과 N채널의 2개의 트랜지스터를 각 소스 신호선(28)에 형성하여도 된다. 2개의 채널 극성의 테스트 트랜지스터(295)를 형성함으로써, 테스트에 최적인 전압(전류)을 소스 신호선(28)에 인가할 수 있게 된다.
본 실시 형태의 EL 표시 장치는, 도 29에 도시하는 바와 같이, 테스트 트랜지스터(145)를 형성하고 있다. 테스트 트랜지스터(145)는, 화소의 트랜지스터(31)가 형성된 어레이 기판(282)에 형성된다. 또한, 테스트 트랜지스터(295)의 형성은 트랜지스터(31)와 동일 프로세스에서 행해진다. 또한, 테스트 트랜지스터(295)는, 게이트 드라이버 회로(22)와 동일한 프로세스에서, 어레이 기판(282)에 형성된다.
테스트 트랜지스터(295)는, 기본적으로는, 화소(26)의 트랜지스터(31)와 동일 구성이다. 트랜지스터(295)는, 스위치용 트랜지스터(31c)와 동일한 채널 트랜 지스터로 한다. 스위치용 트랜지스터(31c)가 P채널 트랜지스터이면, 테스트 트랜지스터(295)도 P채널 트랜지스터로 한다. 스위치용 트랜지스터(31c)가 N채널 트랜지스터이면, 테스트 트랜지스터(295)도 N채널 트랜지스터로 한다.
스위치용 트랜지스터(31c)는 게이트 신호선(27a)의 인가 전압(VGH1, VGL1)으로 온/오프 제어된다. 또한, 필요에 따라서, 전원 회로(12)가 출력하는 VGH, VGL 전압을 커맨드에 의해 변경하여, EL 표시 패널에 인가한다.
스위치용 트랜지스터(31c)가 P채널 트랜지스터인 경우에는, VGH1에서 스위치용 트랜지스터(31c)는, 오프 상태로 되고, VGL1에서 스위치용 트랜지스터(31c)는, 온 상태로 된다. 스위치용 트랜지스터(31c)가 N채널 트랜지스터인 경우에는, VGH1에서 스위치용 트랜지스터(31c)는, 온 상태로 되고, VGL1에서 스위치용 트랜지스터(31c)는, 오프 상태로 된다.
테스트 트랜지스터(295)는 게이트 신호선(27a)의 오프 전압으로 오프시킨다. 테스트 트랜지스터(295)가 P채널 트랜지스터인 경우에는, VGH1에서 테스트 트랜지스터(295)는, 오프 상태로 된다. 테스트 트랜지스터(295)가 N채널 트랜지스터인 경우에는, VGL1에서 테스트 트랜지스터(295)는, 오프 상태로 된다.
테스트 트랜지스터(295)는 게이트 신호선(27a)의 온 전압보다 큰 전압으로 온시킨다. 테스트 트랜지스터(295)가 P채널 트랜지스터인 경우에는, VGL1보다 낮은 전압 VGLt(마이너스 방향으로 큰 전압)로 온 상태로 한다. 예를 들면, VGL1=-3V이면, VGLt=-9V로 한다.
VGHt, VGLt는, 검사 모드에서 사용하는 전압이다. VGH1(VGH), VGL1(VGL)은, 전원 회로(12)에서 발생시킨다. VGHt, VGLt는 검사용으로 제작한 검사 회로에서 발생시킨다. 또는, VGHt, VGLt는, 전원 회로(12)에서 발생시킨다. 전원 회로(12)는, 커맨드 설정에 의해 출력 전압을 변경한다.
VGHt, VGLt 전압을 가변하고, 가변한 전압 설정값으로 표시 상태, 표시 휘도를 검사 또는 평가함으로써, EL 표시 패널의 특성 마진, 동작 마진을 정량적으로 취득할 수 있다. Vdd(Vddt), Vss(Vsst)에 관해서도 마찬가지이다.
테스트 트랜지스터(295)는 게이트 신호선(27a)의 인가 전압(VGH1, VGL1)으로 오프 제어된다. 테스트 트랜지스터(295)의 W/L비는, 스위치용 트랜지스터(31c)의 W/L비보다 크게 한다. 스위치용 트랜지스터(31c)의 채널 폭 W=4μm, 채널 길이 L=5μm이면 (W/L=4/5=0.8), 테스트 트랜지스터(295)의 채널 폭 W=10μm, 채널 길이L=5μm이면 (W/L=10/5=2)로 한다.
도 66에 도시하는 바와 같이, 테스트 트랜지스터(295)는, 드레인 단자가 소스 신호선(28)과 접속되어 있다. 또한, 소스 신호선(28)의 일단에는, 소스 드라이버 회로(24)의 출력 단자와 COG(칩 온 글래스) 접속하기 위한 출력 단자 패드(291)가 형성되어 있다. 또한, 소스 드라이버 회로(24)는, IC(24)의 입력 단자 패드와 출력 단자 패드(291)와 ACF 접속되고, 도 29의 점선으로 나타내는 소스 드라이버 회로 실장 위치(294)에 실장된다.
또한, 화소 구성은, 도 66의 구성에 한정되는 것은 아니다. 예를 들면, 도 70에 도시하는 바와 같은 구성이어도 된다. 당연히, 도 67의 (a), 도 68의 화소 구성에서도 본 실시 형태를 실시할 수 있다. 이상과 같이 본 실시 형태는, 화소의 구성에 한정 또는 제약되는 것은 아니다. 이상의 사항은, 본 실시 형태의 다른 실시 형태에도 적용된다.
(23) 정전류를 발생시키는 회로
테스트 트랜지스터(295)의 소스 단자는, 신호 입력 단자(296)와 접속되어 있다. 신호 입력 단자에는, 정전류원 또는 정전류원이 접속된다. 정전류원 또는 정전류원은 전원 회로(12)로부터 공급한다.
정전류를 발생시키는 회로의 일례로서, 도 40에 도시하는 회로 구성을 이용한다. 도 40에서는, 오피 앰프(401)와 트랜지스터(402) 및 저항 R로 정전류 회로를 구성한다. 오피 앰프(401)의 +단자에는, 전압 Vi가 인가된다. 전압 Vi는, 전자 볼륨(403)에 인가된 데이터(IDAT)로 설정된다. 전자 볼륨(403)은, DA 변환 회로이다. 정전류 Ia는, Ia=Vi/R로 결정된다.
도 40의 회로 구성은, R용, G용, B용의 3회로가 구성되어 있고, R용, G용, B용의 정전류 회로 출력이 출력하는 정전류는, 독립적으로 구성된 전자 볼륨(403)에 의해 가변된다.
도 40과 같이, 각 화소(26)에 정전류를 인가하는 방식에서는, 화소(26)는 전류 프로그램 방식의 화소 구성인 것이 필요하다. 전류 프로그램 방식의 화소 구성은, 구동용 트랜지스터(31a 또는 31b)를 흐르는 전류 경로와 소스 신호선(28) 사이에 직류 전류가 흐르도록 구성되어 있을 필요가 있다.
정전압을 발생시키는 회로의 일례로서, 도 41에 도시하는 회로 구성을 이용한다. 도 41에서는, 오피 앰프(401)와 트랜지스터(402)로 정전압 회로를 구성한 다. 오피 앰프(401)의 +단자에는, 전압 Vi가 인가된다. 전압 Vi는, 전자 볼륨(403)에 인가된 데이터(IDAT, 8비트=256단계)로 설정된다.
도 41의 회로 구성은, R용, G용, B용의 3회로가 구성되어 있고, R용, G용, B용의 정전압 회로 출력이 출력하는 정전압은, 독립적으로 구성된 전자 볼륨(403)에 의해 가변된다.
도 40, 도 41에서，RGB의 각 화소에서, 인가하는 전류 또는 전압은, 필요에 따라서, 서로 다르게 한다. RGB에서 EL 소자의 발광 효율이 서로 다른 경우가 있고, 또한, 구동용 트랜지스터(31a)의 사이즈가 서로 다른 경우가 있기 때문에, 동일 전류 또는 전압에서, 각 RGB에서의 발광 휘도가 서로 다르기 때문이다. 본 실시 형태는, RGB에서 독립된 전자 볼륨(403)을 가지고 있기 때문에, 유연하게 대응할 수 있다.
도 40, 도 41에서, 테스트 트랜지스터(295)는, 패널 검사 또는 패널 조정 시에는, 온하고, 통상 표시 시에는, 도 65에 도시하는 바와 같이 전압이 인가되어, 오프한다.
테스트 트랜지스터(295)의 게이트 단자는, 게이트 드라이버 회로(22)와 마찬가지로, 시프트 레지스터(363)(도 36 등을 참조)를 부가하고, 시프트 레지스터 회로(363)의 기능에 의해 순차적으로, 1개 또는 복수의 테스트 트랜지스터(295)를 선택하도록 구성하여도 된다.
이상과 같이 구성함으로써, 테스트 트랜지스터(295)를 단독으로 온/오프 제어할 수 있게 된다. 따라서, 게이트 드라이버 회로(22a)와 개별로 테스트 트랜지 스터(295)를 온/오프시킴으로써, 매트릭스 형상으로 배치된 화소(26)를 개별로 선택 또는 화소열 단위로 선택하여, 전압 또는 전류를 인가할 수 있다. 이상의 것은, 본 실시 형태의 다른 실시 형태에서도 마찬가지로 적용할 수 있다.
테스트 트랜지스터(295)는, 패널 검사 또는 패널 조정 공정이 종료된 후, 절단하여 제거하여도 된다. 예를 들면, 도 30의 B의 개소(소스 드라이버 회로(24)가 실장된 반대 변)에 테스트 트랜지스터(295)를 형성한다. 테스트 트랜지스터(295)는, 도 40, 도 37의 aa'의 개소에서 어레이 기판(282)을 절단한다. 이상은, 본 실시 형태의 다른 실시 형태에서도 마찬가지로 적용할 수 있다.
이하의 설명에서, 테스트 트랜지스터(295)는, P채널 트랜지스터인 것으로서 설명을 한다. 테스트 트랜지스터(295)가 N채널 트랜지스터인 경우에는, VGH와 VGL을 대체하면 된다.
테스트 트랜지스터(295)의 게이트 단자와 접속된 트랜지스터 제어 단자 G(GR, GG, GB)에는, 게이트 드라이버 회로(22a)에 인가되는 전압(VGH, VGLt)이 인가된다. 테스트 트랜지스터(295)가 P채널 트랜지스터인 경우에는, VGH 전압의 인가에 의해, 테스트 트랜지스터(295)가 온한다. 온하면, 신호 입력 단자(296)에 인가된 신호(정전류 또는 정전압)를 소스 신호선(14)에 인가한다.
또한, 정전류란 일정한 DC(직류) 전류에 한정되는 것은 아니다. 사각 형상으로 변화시켜도 된다. 또한, 스텝 형상으로 변화시켜도 된다. 정전류란, 일정한 기간(적어도 1화소행을 선택하고 있는 기간)에, 일정한 전류이면 된다. 마찬가지로 정전압이란 일정한 DC(직류) 전압에 한정되는 것은 아니다. 사각 형상으로 변 화시켜도 된다. 또한, 스텝 형상으로 변화시켜도 된다. 정전압이란, 일정한 기간(적어도 1화소행을 선택하고 있는 기간)에, 일정한 전압이면 된다.
각 전원 전압 등은 본 실시 형태의 전압 발생 회로(11)(도 3, 도 13, 도 30, 도 31, 도 27, 도 36, 도 32, 도 58, 도 47, 도 25, 도 16, 도 22, 도 23, 도 26, 도 48, 도 12, 도 11, 도 46, 도 53 등)에서 발생하고, 전압 발생 회로(11)를 동작시키고, 또한 제어하여 각 단자 등에 인가한다.
신호 입력 단자(296)에 인가하는 전압은, 테스트 트랜지스터(295)가 온함으로써, 상기 테스트 트랜지스터(295)가 접속된 소스 신호선(28)에 인가된다. 테스트 트랜지스터(295)를 온시키는 전압은, VGLt이다. 예를 들면, 신호 입력 단자(296)에 인가된 정전압이, -2V이면, -2V가 각 소스 신호선(28)에 인가된다. 신호 입력 단자(296)에 인가된 정전류가, 10mA이면, 10mA가 선택된 각 소스 신호선(28)에 분류되어 인가된다.
화소 구성이, 도 3, 도 67 등과 같이 전류 프로그램 방식인 경우에는, 신호 입력 단자(296)에 정전류가 인가된다. 화소행은 1화소행씩 선택되고, 선택된 화소행에 상기 정전류가 분류되어 인가된다. 예를 들면, 선택한 테스트 트랜지스터(295)가 240개이면, 정전류 10mA가 240으로 분할되어, 각각의 소스 신호선(28)에 인가된다. 따라서, 각 화소(26)에는 프로그램 전류가 인가되어, 비교적 양호한 화상 표시를 실현할 수 있다.
화소 구성이, 도 68, 도 74, 도 75 등과 같이 전압 프로그램 방식인 경우에는, 신호 입력 단자(296)에 정전압이 인가된다. 화소행은 1화소행씩 선택되고, 선 택된 화소행에 상기 정전압이 인가된다. 예를 들면, 선택한 테스트 트랜지스터(295)가 240개이면, 정전압인 -2V가, 각각의 소스 신호선(28)에 인가된다. 따라서, 각 화소(26)에는 프로그램 전압이 균일하게 인가된다.
이하의 실시 형태에서는, 화소 구성은, 도 3을 예시하고, 테스트 트랜지스터(295)는, P채널 트랜지스터인 것으로서 설명을 한다. 단, 화소 구성은, 도 67, 도 68, 도 74, 도 75 등의 다른 구성이어도 본 실시 형태는 적용할 수 있다.
이상과 같이, 본 실시 형태의 전원 회로(12)는, 도 53에 도시하는 바와 같이, 검사 트랜지스터(295)를 이용한 검사 방식 등에도 적용할 수 있다. 검사 트랜지스터(295)의 단자(296, 141) 등에 검사용 전압 Vt를 공급한다. 또한, 검사 전압 Vt는, 커맨드에 의해 전압값 Vt를 가변함과 함께, 스위치 SW7을 온/오프 제어한다. 이상의 사항은, 본 실시 형태에서 설명한 다른 검사 방식, 조정 방식에도 적용할 수 있는 것, 또한 조합해서 사용할 수 있다.
(24) 비점등 영역과 점등 영역
본 실시 형태에서는, 도 5, 도 7에 도시하는 바와 같이, 표시 화면(21)에 비점등 영역(55)과, 점등 영역(56)을 발생시킨다. 점등 영역(56)은 도 3의 화소 구성에서는, 게이트 신호선(27b)에 선택 전압(온 전압)을 인가하고, 선택된 화소행의 스위치용 트랜지스터(31d)를 온시키고 있다. 비점등 영역(55)은, 게이트 신호선(27b)에 비선택 전압(오프 전압)을 인가하고, 비선택된 화소행의 스위치용 트랜지스터(31d)를 오프시키고 있다.
마찬가지로 도 67의 (a)의 화소 구성에서는, 점등 영역(56)은, 게이트 신호 선(27b)에 선택 전압(온 전압)을 인가하고, 선택된 화소행의 스위치용 트랜지스터(31e)를 온시키고 있다. 비점등 영역(55)은, 게이트 신호선(27b)에 비선택 전압(오프 전압)을 인가하고, 비선택된 화소행의 스위치용 트랜지스터(31e)를 오프시키고 있다.
도 67의 (b)의 화소 구성에서는, 점등 영역(56)은, 게이트 신호선(27b)에 선택 전압(온 전압)을 인가하고, 선택된 화소행의 스위치용 트랜지스터(31d)를 온시키고 있다. 비점등 영역(55)은, 게이트 신호선(27b)에 비선택 전압(오프 전압)을 인가하고, 비선택된 화소행의 스위치용 트랜지스터(31d)를 오프시키고 있다.
전압 구동 방식의 화소 구성인 도 68에서는, 점등 영역(56)은, 게이트 신호선(27b)에 선택 전압(온 전압)을 인가하고, 선택된 화소행의 스위치용 트랜지스터(31d)를 온시키고 있다. 비점등 영역(55)은, 게이트 신호선(27b)에 비선택 전압(오프 전압)을 인가하고, 비선택된 화소행의 스위치용 트랜지스터(31d)를 오프시키고 있다.
본 실시 형태의 EL 표시 장치는, 표시 화면(21)에 점등 영역(56)과 비점등 영역(55)을 표시 화면(21)에 발생시키고, 비점등 영역(55) 또는 점등 영역(56)을 표시 화면(21)의 상하 방향으로 이동시켜 표시한다.
이와 같이 점등 영역(56)과 비점등 영역(55)을 표시 화면(21)에 발생시키고, 비점등 영역(55) 또는 점등 영역(56)을 표시 화면(21)의 상하 방향으로 이동시켜 표시하는 구동 방법을 duty 구동 방식이라고 부른다.
점등 영역(56)/(점등 영역(56)+비점등 영역(55))의 비율을 duty비라고 부른 다. 또는, duty비는 (온 전압이 인가되어 있는 게이트 신호선(27b)의 개수)/(전체 게이트 신호선(27b)의 개수)이기도 하다. 또한, 게이트 신호선(27b)에 온 전압이 인가되고, (이 게이트 신호선(27b)에 접속되어 있는 선택 화소행수)/점등 영역(56)의 전체 화소행수이기도 하다.
본 실시 형태의 EL 표시 장치는, 점등 영역(56)과 비점등 영역(55)의 비를 변화시킨다. 또는 표시 화면(21)의 면적에 대하여 비점등 영역(55)의 면적을 변화시킨다. 또는 표시 상태의 화소수를 증감함으로써, 화면의 휘도 또는 밝기를 조정하는 것을 특징으로 한다. 또한, 표시 화면(21)에 기입 영상 신호의 크기 또는 진폭값을 변화시킨다. 일례로서 화면의 휘도는, duty비, 기준 전류, 영상 진폭값을 변화 또는 조정함으로써 실현한다.
본 실시 형태는, 점등율에 대응시켜 duty비를 변화시킨다. 점등율은, 패널의 애노드 또는 캐소드에 흐르는 최대 전류에 대한 비율이다. 또한, 점등율은, 임의의 영상이 표시되어 있을 때에 패널에 흐르는 전류와, 패널의 전체 EL 소자에 흐르는 최대 전류의 비율로도 바꿔 말할 수 있다. 점등율이 높을 때에는, 백 래스터에 가까운 표시이다. 점등율이 낮은 경우에는, 화면 전체적으로 흑 표시부가 많다. 점등율에 대응시켜 duty비를 변화시킴으로써, 표시 화면(21)에서 소비하는 전력을 평균화할 수 있다. 또한, 일정한 소비 전력 이하로 억제할 수 있다.
저점등율이란, 표시 화면(21)에 흐르는 전류가 작은 것을 의미하고 있지만, 화상을 구성하는 저계조 표시의 화소가 많은 것도 의미한다. 즉, 표시 화면(21)을 구성하는 영상은, 어두운 화소(저계조의 화소)가 많다. 따라서, 저점등율이란, 화 면을 구성하는 영상 데이터를 히스토그램 처리했을 때, 저계조의 영상 데이터가 많은 상태라고 바꿔 말할 수 있다.
고점등율이란, 표시 화면(21)에 흐르는 전류가 큰 것을 의미하고 있지만, 화상을 구성하는 고계조 표시의 화소가 많은 것도 의미한다. 즉, 표시 화면(21)을 구성하는 영상은, 밝은 화소(고계조의 화소)가 많다. 따라서, 고점등율이란, 화면을 구성하는 영상 데이터를 히스토그램 처리했을 때, 고계조의 영상 데이터가 많은 상태라고 바꿔 말할 수 있다. 점등율에 대응하여 duty비 등을 제어한다고 하는 것은, 화소의 계조 분포 상태 또는 히스토그램 분포에 대응하여 제어하는 것과 동의 또는 유사한 상태를 의미하는 경우가 있다.
이상의 점으로부터, 점등율에 기초하여 제어한다고 하는 것은, 경우에 따라서 화상의 계조 분포 상태(저점등율=저계조 화소가 많음. 고점등율=고계조 화소가 많음)에 기초하여 제어한다라고 바꿔 말할 수 있다. 예를 들면, 저점등율로 됨에 따라서 기준 전류비를 증가시키는 것도 유효하다. 고점등율로 됨에 따라서 duty비를 작게 하는 것도, EL 표시 패널에서 소비하는 전력을 평균화한다고 하는 점에서 유효하다. 또한, 피크 전력을 억제할 수 있는 점에서 유효하다(피크 전류 억제 구동).
피크 전류 억제 구동, duty비 구동을 실시함으로써, 전원 회로의 출력 전류를 일정값 이하로 할 수 있다. 또한, 최대 출력 전류(최대 출력 전력)를 일정값 이하로 억제할 수 있다. 또한，에이징 시에 일정한 기간, 대전류를 EL 표시 패널에 인가할 수 있다. 따라서, 전원 회로(12)의 사이즈를 축소화할 수 있다. 이상 의 점으로부터, 피크 전류 억제 구동, duty비 구동과 본 실시 형태의 전원 회로(12)는 밀접한 완성이 있다.
본 실시 형태에서는, 도 69에 도시하는 바와 같이, duty비는 점등율(%)에 대응시켜 변화시키고 있다. 단, 일정한 점등율 이하 혹은 이상으로 duty비를 고정하는 것도 본 발명의 범주이다.
점등율은, EL 표시 장치에 입력되는 영상 신호로부터 구해진다. 또는, 점등율은, EL 표시 장치의 애노드 배선(301) 또는 캐소드 배선(302)에 흐르는 전류를 계측함으로써 구해진다. 애노드 배선(301), 캐소드 배선(302)에 흐르는 전류는, 도 30∼도 35에서 설명하는 본 실시 형태의 전원 회로 또는, 본 실시 형태의 EL 표시 장치 또는 본 실시 형태의 EL 표시 장치의 구동 또는 조정 방법에 의해 취득할 수 있다.
점등율 및 duty비는, 표시 화면(21)에 표시하는 표시 화상에 의해 변화된다. 또한, 점등율 및 duty비의 변화는 리얼타임으로 실시하는 것이 아니라, 일정한 지연 또는 히스테리시스를 갖게 해서 행한다. duty비는, EL 표시 장치의 외부 환경 조도에 따라서, 가변하는 것도 유효하다. 외부 환경 조도는, EL 표시 장치에 부가한 포토 센서로 측정한다. 외부 환경 조도가 일정 이상의 값보다 높을 때에는, duty비를 최대값으로 하여 고정한다. 외부 환경 조도가 낮을 때에는, 외부 조도에 맞추어, duty비를 작게 한다.
도 69의 횡축은, duty비로 했지만, 점등율로 치환해도 된다. 점등율이 높을수록, duty비는 작아지고, 점등율이 낮을수록 duty비는 커진다. 또한, 점등율은, EL 표시 장치의 표시 화면(21)에서 소비하는 전력 또는 전류와 상관하고 있다.
따라서, EL 표시 장치의 표시 화면(21)에서 소비하는 전력 또는 전류로부터 duty비를 구해도 된다. 점등율과 duty비의 관계는, 일례로서 도 69로부터 구한다. 도 69는 미리 구해 두거나, 또는 연산에 의해 리얼타임으로 구한다.
이해를 용이하게 하기 위해서, 본 실시 형태에서는, 주로, 점등율(%)에 따라서duty비 제어 등을 변화시키는 것으로서 설명한다.
본 실시 형태는, 도 7에 도시하는 바와 같이, 표시 화면(21)에 차지하는 점등 영역(56)을 복수로 분할할 수 있다. 점등 영역(56)의 분할은, 게이트 드라이버 회로(22b)에 입력하는 스타트 펄스 신호(ST2)의 입력 패턴에 의해 실현할 수 있다. 점등 영역(56)을 복수로 분할함으로써, 저프레임 레이트로도 플리커의 발생을 억제할 수 있다. 또한, 점등 영역(56) 또는 비점등 영역(55)의 분할수를 동화상 표시와 정지 화상 표시에서 서로 다르게 한다. 또한, 점등율에 대응하여, 점등 영역(56)의 분할수를 변화시켜도 된다.
표시 화면(21)에 차지하는 비점등 영역(55) 또는 점등 영역(56)이, 띠 형상으로 되어 화면 위로부터 아래 방향 또는 화면 아래로부터 위 방향으로 이동하는 것을 특징으로 한다. 경우에 따라서는, 프레임마다 화면 위로부터 위 방향과, 화면 아래로부터 위 방향을 절환해도 된다.
본 실시 형태에서는, 게이트 드라이버 회로(22a)는, 영상 신호를 기입하는 화소행을 선택하는 것으로 하고, 게이트 드라이버 회로(22b)는, 점등시키는 화소행을 선택하는 것으로 한다. 따라서, 게이트 드라이버 회로(22)란 화소행의 선택 회 로이다. 선택 회로(481)는, 소스 드라이버 회로(24)로부터 출력되는 영상 신호를 R, G, B의 소스 신호선을 선택하여 분류한다. 선택 회로(481)는 폴리실리콘 기술로 글래스 기판 위에 형성된다.
게이트 드라이버 회로(22a)와 게이트 드라이버 회로(22b)는 명확하게 분리시켜 형성할 필요가 없다. 1개의 게이트 드라이버 회로에 게이트 드라이버 회로(22a)와 게이트 드라이버 회로(22b)를 형성한 것이어도 된다. 이 경우에도, 게이트 드라이버 회로(22a)와 게이트 드라이버 회로(22b)가 형성되어 있는 것으로 간주한다. 또한, 게이트 드라이버 회로(22)는, 화소행을 선택 또는 지정하는 기능을 갖는 것이다. 따라서, 시프트 레지스터 회로의 기능을 갖고 있으면, 게이트 드라이버 회로(22)와 동의이다. 또한, 특정의 화소행을 지정 또는 선택하는 기능이 있으면 게이트 드라이버 회로(22)이다. 이상과 같이, 본 실시 형태에서 게이트 드라이버 회로(22)란 광의의 의미로 사용하고 있다.
본 실시 형태에서는, 오프 전압을 VGH로 하고, 온 전압을 VGL로 했다. 이것은, 스위치용 트랜지스터(31b, 31c, 31d) 등이, P채널 트랜지스터인 경우이다. 스위치용 트랜지스터(31b, 31c, 31d) 등이, N채널 트랜지스터인 경우에는, 온 전압은 VGH로 되고, 오프 전압은 VGL로 된다. 따라서, 본 실시 형태는, 구동용 트랜지스터(31a), 스위치용 트랜지스터(31)의 채널 극성에 맞추어, 게이트 신호선(27)에 인가하는 로직 전압(VGH, VGL)을 설정하면 된다.
소스 드라이버 회로(24)에 프로그램 전류의 출력 회로와, 프로그램 전압의 출력 회로의 쌍방을 구성하면, 인가된 영상 신호에 대하여, 1화소행을 선택하는 기 간의 전반에 정전류를 각 화소에 인가하고, 1화소행을 선택하는 기간의 후반에 프로그램 전압을 인가한 구동 방법에도 적용할 수 있다. 정전류를 인가함으로써, 구동용 트랜지스터(31a)의 동작점을 리세트한다(오프셋 위치를 구함). 다음으로 프로그램 전압을 화소에 인가한다. 화소 구성은, 도 3과 도 30을 조합한 구성 등을 이용한다.
소스 드라이버 회로(24)에 프로그램 전류의 출력 회로와, 프로그램 전압의 출력 회로의 쌍방을 구성하면, 기준 전류에 의한 영상 신호의 진폭 또는 크기의 변조가 용이해진다. 또한, 화이트 밸런스 조정, duty 구동 방식도 용이하게 실현할 수 있다.
(25) 화소의 변경예
이상과 같이, 본 실시 형태에서, 채용할 수 있거나 또는 사용할 수 있는 화소 구성은 다종 다용하다. 이하에, 다른 화소 구성에 대해서 예시해 둔다.
(25-1) 변경예 1
도 72의 (a)는 도 3의 변경예이다. 도 72의 (a)의 구성에서는, 컨덴서(39)의 일 단자가 Vsd 전압에 접속되어 있다. 즉, 구동용 트랜지스터(31a)의 일 단자에 접속된 애노드 전압 Vdd와 컨덴서(39)에 접속된 전압 Vsd를 서로 다르게 하고 있다.
도 72의 (a)와 같이 구성함으로써, 컨덴서(39)에 인가하는 전압 Vsd가 애노드 전압 Vdd와 분리되어 있음으로써, 화상 표시의 변화에 의한 애노드 전압 Vdd의 변동의 영향을 받지 않게 된다. 따라서, 구동용 트랜지스터(31a)의 게이트 단자의 전압 유지가 양호해진다. EL 표시 장치의 결함 검사(또는 그 밖의 검사) 시에, Vsd 전압을 변화시킨다. Vsd 전압을 변화시키면 캐소드 전류 또는 애노드 전류가 변화되고, 전류의 크기, 전류의 변화의 비율, 전류 변화의 스피이드 등에 의해, 화소의 특성 또는 결함을 양호하게 검사할 수 있다. 또한, 검사에 전류의 검출뿐만 아니라, 표시 휘도의 변화 등에 의해 행해도 된다. 이상의 사항은, 본 실시 형태의 다른 화소 구성(Vsd 전압이 인가되는 구성)에도 적용된다.
(25-2) 변경예 2
이상의 도 72의 (a)의 구성은, 도 72의 (b)의 화소에도 적용된다.
도 72의 (b)에서도, 컨덴서(39)의 일 단자의 전압은, 애노드 전압 Vdd와 상이한 Vsd 전압이 인가되어 있다. 따라서, 애노드 전압 Vdd의 전압 변화의 영향을 받지 않는다.
(25-3) 변경예 3
도 71은, 도 72의 (a) 또는 도 3의 변경예이다. 도 71의 실시 형태에서는, 구동용 트랜지스터(31a)와 애노드 신호선 사이에 스위치용 트랜지스터(31e)가 형성 또는 배치되어 있다. 스위치용 트랜지스터(31e)는, 게이트 신호선(27c)에 인가되는 온/오프 전압(VGH, VGL)으로 온/오프 제어된다. 스위치용 트랜지스터(31e)는, EL 소자(35)에 전류가 공급될 때에 온된다. 화소의 결함 검사 시(검사 시 등)에는, 온 또는 오프 제어된다. 스위치용 트랜지스터(31e)의 온/오프 제어에 의해, 양호하게 검사가 행해진다.
스위치용 트랜지스터(31e)는, 화소의 구동용 트랜지스터(31a)의 특성 캔슬 시에 온/오프 제어된다. 또한，EL 표시 장치를 점등(상승) 시, 소등(하강) 시에 오프 상태로 한다. 점등, 소등 시에 스위치용 트랜지스터(31e)를 오프함으로써, 불필요한 전류가 EL 소자(35)에 흐르는 것을 방지할 수 있다. 다른 구성, 동작은, 도 3 및 도 72 등과 마찬가지이다.
(25-4) 변경예 4
도 73도, 주로 도 3의 변경예이다. 도 3과의 차이는, 스위치용 트랜지스터(31f)의 유무이다. 트랜지스터(31f)는, 리세트 전압 Vrst를 구동용 트랜지스터(31a)의 게이트 단자에 인가하는 기능을 갖는다. 리세트 전압 Vrst는, 구동용 트랜지스터(31a)를 오프 상태(EL 소자(35)에 전류를 흘리지 않는 전압)로 한다. 예를 들면, 리세트 전압 Vrst란, 애노드 전압 Vdd-1(V)의 전압이다. 리세트 전압 Vrst는, 구동용 트랜지스터(31a)의 특성 또는 변동에 대응하여 변화시켜도 된다. 또한, 리세트 전압은, 구동용 트랜지스터(31a)의 게이트 단자에만 인가하는 것에 한정되는 것이 아니라, 구동용 트랜지스터(31a)의 소스 단자 또는 드레인 단자에 인가하도록 하여도 된다.
(25-5) 변경예 5
이상의 실시 형태에서는, 리세트 전압 Vrst는, 구동용 트랜지스터(31a)가 전류를 흘리지 않는 전압인 것으로 했다. 그러나, 본 실시 형태는, 이에 한정되는 것은 아니다. 리세트 전압 Vrst는, 구동용 트랜지스터(31a)를 초기 상태로 하는 전압이어도 된다. 예를 들면, Vrst 전압으로서 Vdd-5(V)의 전압을 인가하고, 구동용 트랜지스터(31a)가 EL 소자(35)에 전류를 흘리도록 설정하는 것이어도 된다. 즉, 리세트 전압 Vrst는, 구동용 트랜지스터(31a)를 초기 상태(이니셜 상태) 또는, 일정한 동작 상태로 하는 것이면 된다. 구동용 트랜지스터(31a)를 초기 상태로 함으로써, 영상 신호의 인가가 리세트 전압 Vrst를 기준으로 인가되어, 영상 신호의 양호한 기입을 화소(26)에 대하여 행할 수 있기 때문이다.
도 73에서, 게이트 단자(27a1)에 온 전압이 인가되면, 스위치용 트랜지스터(31c)가 온하고, 소스 신호선(28)에 인가된 영상 신호가, 화소(26a)의 구동용 트랜지스터(31a)에 인가된다. 동시에, 화소(26b)의 스위치용 트랜지스터(31f)가 온하고, 리세트 전압 Vrst가 화소(26b)의 구동용 트랜지스터에 인가된다. 게이트 단자(27a2)에 온 전압이 인가되면, 화소(26b)의 스위치용 트랜지스터(31c)가 온하고, 소스 신호선(28)에 인가된 영상 신호가, 화소(26b)의 구동용 트랜지스터(31a)에 인가된다. 동시에, 화소(26b)의 다음 화소행의 화소(26)의 스위치용 트랜지스터(31f)가 온하고, 리세트 전압 Vrst가 화소(26)의 구동용 트랜지스터에 인가된다.
이상과 같이, 게이트 신호선(27a)이 순차적으로 온해 감에 따라서, 해당하는 화소행에 리세트 전압 Vrst가 인가되어 이니셜 상태로 되고, 다음 1수평 주사 기간 후에, 상기 이니셜 상태로 된 화소행에 영상 신호가 인가된다. 따라서, 각 화소행은, 우선，이니셜 상태로 된 후, 영상 신호가 인가된다. 그 때문에, 화소(26)에 양호하게 영상 신호를 기입할 수 있다.
(25-6) 변경예 6
또한，이상의 실시 형태에서는, 화소(26a)에 영상 신호가 인가되는 타이밍 및 시간과, 화소(26b)의 구동용 트랜지스터(31a)에 리세트 전압 Vrst가 인가되는 타이밍 및 시간은, 동일하게 했지만, 이에 한정되는 것은 아니다. 예를 들면, 게이트 신호선(27a)의 도중에 지연 회로(731)를 형성하고, 스위치용 트랜지스터(31f)와 스위치용 트랜지스터(31c)의 온/오프 타이밍을 서로 다르게 해도 된다.
리세트 전압 Vrst는, 본 실시 형태에서 설명하는 전원 회로(12)에서 발생시키거나, 또는, 어레이에 스위칭 소자를 형성하고, 이 스위칭 소자로 차지 펌프 회로를 구성하여 발생시킨다. 이상의 리세트 전압 Vrst에 관한 사항은 본 실시 형태의 다른 실시 형태에도 적용된다. 따라서, 도 73에서 설명한 사항은, 본 실시 형태의 다른 실시 형태에도 적용할 수 있고, 또한, 조합할 수 있다.
(25-7) 변경예 7
도 74의 구성도 이용할 수 있다. 도 74에서, 화소(26)는, 3개의 컨덴서(39a, 19b, 19c)와 5개의 스위치용 트랜지스터(31b, 31c, 31d, 31e, 31f)와 1개의 구동용 트랜지스터(31a)로 구성된다. 트랜지스터(31b)는, 트랜지스터(31a)를 다이오드 연결(Diode-connected)시켜, 임계값 전압을 보상하기 위한 임계값 전압보상 트랜지스터이다. 트랜지스터(31f)는, 컨덴서(39a)를 초기화시키기 위해서 리세트 전압 Vrst를 인가하기 위한 초기화 트랜지스터이다. 그리고, 트랜지스터(31d)는, EL 소자(35)의 발광을 제어하기 위한 트랜지스터이다.
또한, 스위치용 트랜지스터(31b, 31f)는 오프 리크로 작게 할 필요가 있기 때문에, 듀얼 게이트 이상의 복수 게이트 구성으로 한다.
스위치용 트랜지스터(31c)는, 게이트 신호선(27a)에 게이트 전극이 연결되고, 소스 신호선(28)에 소스 전극이 연결되며, 게이트 드라이버 회로(22a)로부터의 선택 신호에 의해 온/오프 제어된다.
구동 트랜지스터(31a)는, 트랜지스터(31c)의 드레인 전극에 소스 전극이 연결된다. 임계값 전압 보상 트랜지스터(31b)의 소스 또는 드레인 전극과 컨덴서(39a)의 제1 단자가 공통 연결되고, 구동용 트랜지스터(31a)의 게이트 전압이 결정된다. 따라서, 구동용 트랜지스터(31a)는, 게이트 전극에 인가된 전압에 상당하는 구동 전류를 생성한다.
임계값 전압 보상 트랜지스터(31b)는, 상기 구동 트랜지스터(31a)의 게이트 전극과 소스 전극 사이에 연결되고, 게이트 신호선에 인가되는 스캔 신호에 응답하여 구동용 트랜지스터(31a)를 다이오드 연결시킨다. 따라서, 상기 스캔 신호에 의해 구동용 트랜지스터(31a)는, 다이오드와 같은 상태로 되고, 구동용 트랜지스터(31a)의 게이트 단자에 전압 Vdata-Vth(V)가 인가되고, 이것은, 상기 구동용 트랜지스터(31a)의 게이트 전압으로 된다.
초기화 트랜지스터(31f)는, 리세트 전압 라인 Vrst와 컨덴서(39a)의 제1 단자 사이에 연결되고, 게이트 전극에 연결한 n-1번째 게이트 신호선(27a)의 스캔 신호에 응답하여, 선행 프레임일 때 상기 컨덴서(39a)에 충전된 전하는 상기 리세트 전압 라인 Vrst를 통해서 방전시킴으로써, 상기 컨덴서(39a)를 초기화시킨다.
트랜지스터(31e)는, 제1 전원 전압 라인 Vdd와 구동용 트랜지스터(31a)의 소스 전극 사이에 연결되고, 게이트 전극에 연결한 게이트 신호선(27b)을 통해서 전달되는 발광 제어 신호에 의해 온으로 되어, 제1 전원 전압 Vdd를 상기 구동용 트랜지스터(31a)의 소스 전극에 인가한다.
트랜지스터(31d)는, 구동용 트랜지스터(31a)와 EL 소자(35) 사이에 연결되고, 게이트 전극에 연결한 상기 게이트 신호선(27b)을 통해서 전달되는 발광 제어 신호에 응답하여 상기 구동용 트랜지스터(31a)에서 생성되는 상기 구동 전류를 상기 EL 소자(35)에 전달한다.
컨덴서(39a)는, 제1 전원 전압 라인 Vdd와 구동용 트랜지스터(31a)의 게이트 전극 사이에 연결되고, 제1 전원 전압 Vdd와 상기 구동용 트랜지스터(31a)의 게이트 전극에 인가되는 전압 Vdata-Vth(V)의 전압차에 해당하는 전하를 1프레임 동안에 유지한다.
상기 보조 컨덴서(39b)는, 제1 전극이 현재 게이트 신호선(27a) 및 트랜지스터(31b)의 게이트 단자에 공통 연결되고, 제2 전극이 상기 컨덴서(39a) 및 구동용 트랜지스터(31a)의 게이트 단자에 공통 연결되어 있다.
상기 보조 컨덴서(39b)는, 스캔 기간으로부터 발광 기간으로 변화하면서, 구동 트랜지스터(31a)의 게이트 전압 VG를 부스트(boost)시키는 역할을 한다. 컨덴서(39c)는, 영상 신호를 캔슬 기간 동안, 유지하는 기능을 갖는다.
게이트 신호선에 인가하는 오프 전압을 VGH, 온 전압을 VGL로 하면, 게이트 신호선(27a)에 인가하는 전압을, VGL로부터 VGH로 변화시키면, 구동용 트랜지스터(31a)의 게이트 전압은, 상기 컨덴서(39a)와 보조 컨덴서(39b)의 커플링에 의한보정 전압만큼 상승하게 된다.
(26) 그 밖의 변경예
또한, 전압 프로그램 방식 또는 전류 프로그램 방식의 변경예로서, 서브 필 드의 개념을 가지며, 구동용 트랜지스터를 온/오프시키는 횟수 또는 시간으로 계조를 표현하는 펄스 구동 방식(PWM 구동 방식, 서브 필드 구동 방식)이 있다. 이들도 전압 프로그램 방식 또는 전류 프로그램 방식이다.
본 실시 형태는, 도 3, 도 67 등의 전류 프로그램 방식의 EL 표시 장치와 전압 프로그램 방식의 EL 표시 장치의 양방에 적용할 수 있는 것이다. 또한, 펄스 구동 방식(PWM 구동 방식, 서브 필드 구동 방식)의 EL 표시 장치에도 적용할 수 있는 것이다. 즉, 본 실시 형태에 기재된 화소 구성 및 일반적으로 알려져 있는 화소 구성에 대해서 적용할 수 있다.
이상과 같이, 본 실시 형태는, 전압 구동 방식의 화소 구성이어도, 전류 구동의 화소 구성이어도 적용할 수 있다.
본 실시 형태의 구동 방식은, 유기 EL 표시 패널의 구동 방법 및 구동 회로 등에 한정되는 것은 아니다. 예를 들면, 필드 에미션 디스플레이(FED), 무기 EL디스플레이 등의 다른 디스플레이에도 적용할 수 있다.
(27) 적용예
다음으로, 본 실시 형태의 구동 방식을 실시하는 EL 표시 장치를 표시 디스플레이로서 이용한 본 실시 형태의 표시 기기에 대해서 설명을 한다.
도 76은 정보 단말 장치의 일례로서의 휴대 전화의 평면도이다. 케이스(763)에 안테나(761) 등이 부착되어 있다. 참조 부호 762a는, duty비를 변화시키는 절환 키, 참조 부호 762b는 전원 온/오프 키, 참조 부호 762c가 게이트 드라이버 회로(22b)의 동작 프레임 레이트를 절환하는 키이다. 참조 부호 765는 포토 센서이다. 포토 센서(765)는, 외광의 강약에 따라서, duty비 등을 변화시켜, 표시 화면(21)의 휘도를 자동 조정한다.
도 77은 비디오　카메라의 사시도이다. 비디오 카메라는 촬영(촬상) 렌즈부(773)와　비디오　카메라 본체(763)를 구비하고 있다. 본 실시 형태의 EL 표시 장치는 표시 모니터(764)로서도 사용되고 있다. 표시 화면(21)은 지점(771)에서 각도를 자유롭게 조정할 수 있다. 표시 화면(21)을 사용하지 않을 때에는, 저장부(773)에 저장된다.
도 76, 도 77 등의 본 실시 형태의 표시 기기에서는, 키(762a)의 조작에 의해, duty비를 절환할 수 있다. 키(762a)의 조작은, 유저가 절환할 수 있도록 해 둔다. 또한, 설정 모드로 자동적으로 변경할 수 있는지를 절환할 수 있도록 하고 있다. 자동의 경우에는, 외광의 밝기를 검출하여 자동적으로, 표시 휘도를 50%, 60%, 80%로 설정할 수 있도록 구성하고 있다.
본 실시 형태의 EL 표시 장치 등은 비디오 카메라뿐만 아니라, 도 78에 도시하는 바와 같은 전자 카메라에도 적용할 수 있다. 본 실시 형태의 EL 표시 장치는 카메라 본체(781)에 부속된 모니터(22)로서 이용한다. 카메라 본체(781)에는 셔터(783) 외에, 스위치(762a, 762c)가 부착되어 있다.
전원 회로에 출력 오픈 기능이 있기 때문에, 에이징 공정에서는, 통상 상태보다도 높은 전압을 EL 표시 패널에 인가할 수 있어, 효율적으로 에이징을 실시할 수 있다. 이 출력 오픈 기능을 이용함으로써, 전원 회로를 기판 등에 실장한 채 로, 캐소드 배선으로부터의 전류를 측정할 수 있다. 따라서, EL 표시 장치의 화이트 밸런스, 휘도 조정을 용이하게 실시할 수 있다. 또한, 화소를 순차적으로 선택하고, 선택한 화소로부터 출력되는 전류를 측정함으로써, 화소의 결함을 검출할 수 있어, 화소의 구동용 트랜지스터의 특성 변동을 측정할 수 있다.
본 실시 형태에 따른 EL 표시 장치는, 본 실시 형태는, 테스트 트랜지스터를 통해서, 소스 신호선(28)에 전압 또는 정전류를 인가할 수 있다. 따라서, 화소(26) 등의 검사를 다른 수단을 이용하지 않고 용이하게 실현할 수 있다.
따라서, 유기 또는 무기 일렉트로루미네센스(EL) 소자 등을 이용한 EL 표시 패널 등의 자발광 표시 패널(표시 장치), 그 구동 방법, 구동 장치, 및 이들의 표시 패널을 이용한 표시 장치 등에 유용하다.
도 1은, EL 표시 장치의 전원 회로의 구성도.
도 2는, EL 표시 장치의 구성도.
도 3은, EL 표시 장치의 화소의 동작의 설명도.
도 4는, EL 표시 장치의 화소의 동작의 설명도.
도 5는, EL 표시 장치의 구동 방법의 설명도.
도 6은, EL 표시 장치의 구동 방법의 설명도.
도 7은, EL 표시 장치의 구동 방법의 설명도.
도 8은, 본 실시 형태의 EL 표시 장치의 설명도.
도 9는, 본 실시 형태의 EL 표시 장치의 설명도.
도 10은, 본 실시 형태의 EL 표시 장치의 설명도.
도 11은, 본 실시 형태의 EL 표시 장치의 설명도.
도 12는, EL 표시 장치의 전원 회로의 설명도.
도 13은, EL 표시 장치의 전원 회로의 설명도.
도 14는, EL 표시 장치의 전원 회로의 설명도.
도 15는, EL 표시 장치의 전원 회로의 설명도.
도 16은, EL 표시 장치의 전원 회로의 설명도.
도 17은, EL 표시 장치의 전원 회로의 설명도.
도 18은, EL 표시 장치의 전원 회로의 설명도.
도 19는, EL 표시 장치의 전원 회로의 설명도.
도 20은, EL 표시 장치의 전원 회로의 설명도.
도 21은, EL 표시 장치의 전원 회로의 설명도.
도 22는, EL 표시 장치의 전원 회로의 설명도.
도 23은, EL 표시 장치의 전원 회로의 설명도.
도 24는, EL 표시 장치의 전원 회로의 설명도.
도 25는, EL 표시 장치의 전원 회로의 설명도.
도 26은, EL 표시 장치의 전원 회로의 설명도.
도 27은, 본 실시 형태의 EL 표시 장치의 설명도.
도 28은, 본 실시 형태의 EL 표시 장치의 설명도.
도 29는, 본 실시 형태의 EL 표시 장치의 설명도.
도 30은, 본 실시 형태의 EL 표시 장치의 설명도.
도 31은, 본 실시 형태의 EL 표시 장치의 설명도.
도 32는, 본 실시 형태의 EL 표시 장치의 설명도.
도 33은, 본 실시 형태의 EL 표시 장치의 설명도.
도 34는, 본 실시 형태의 EL 표시 장치의 설명도.
도 35는, 본 실시 형태의 EL 표시 장치의 설명도.
도 36은, 본 실시 형태의 EL 표시 장치의 설명도.
도 37은, 본 실시 형태의 EL 표시 장치의 설명도.
도 38은, 본 실시 형태의 EL 표시 장치의 설명도.
도 39는, 본 실시 형태의 EL 표시 장치의 설명도.
도 40은, 본 실시 형태의 EL 표시 장치의 설명도.
도 41은, 본 실시 형태의 EL 표시 장치의 설명도.
도 42는, 본 실시 형태의 EL 표시 장치의 설명도.
도 43은, 본 실시 형태의 EL 표시 장치의 설명도.
도 44는, 본 실시 형태의 EL 표시 장치의 설명도.
도 45는, 본 실시 형태의 EL 표시 장치의 설명도.
도 46은, 본 실시 형태의 EL 표시 장치의 설명도.
도 47은, 본 실시 형태의 EL 표시 장치의 설명도.
도 48은, 본 실시 형태의 EL 표시 장치의 설명도.
도 49는, 본 실시 형태의 EL 표시 장치의 설명도.
도 50은, 본 실시 형태의 EL 표시 장치의 설명도.
도 51은, 본 실시 형태의 EL 표시 장치의 설명도.
도 52는, 본 실시 형태의 EL 표시 장치의 설명도.
도 53은, 본 실시 형태의 EL 표시 장치의 설명도.
도 54는, 본 실시 형태의 EL 표시 장치의 설명도.
도 55는, 본 실시 형태의 EL 표시 장치의 설명도.
도 56은, 본 실시 형태의 EL 표시 장치의 설명도.
도 57은, 본 실시 형태의 EL 표시 장치의 설명도.
도 58은, 본 실시 형태의 EL 표시 장치의 설명도.
도 59는, 본 실시 형태의 EL 표시 장치의 설명도.
도 60은, 본 실시 형태의 EL 표시 장치의 설명도.
도 61은, 본 실시 형태의 EL 표시 장치의 설명도.
도 62는, 본 실시 형태의 EL 표시 장치의 설명도.
도 63은, 본 실시 형태의 EL 표시 장치의 설명도.
도 64는, 본 실시 형태의 EL 표시 장치의 설명도.
도 65는, 본 실시 형태의 EL 표시 장치의 화소의 구성도.
도 66은, 본 실시 형태의 EL 표시 장치의 화소의 구성도.
도 67은, 본 실시 형태의 EL 표시 장치의 화소의 구성도.
도 68은, 본 실시 형태의 EL 표시 장치의 화소의 구성도.
도 69는, 본 실시 형태의 EL 표시 장치의 설명도.
도 70은, 본 실시 형태의 EL 표시 장치의 화소의 구성도.
도 71은, 본 실시 형태의 EL 표시 장치의 화소의 구성도.
도 72는, 본 실시 형태의 EL 표시 장치의 화소의 구성도.
도 73은, 본 실시 형태의 EL 표시 장치의 화소의 구성도.
도 74는, 본 실시 형태의 EL 표시 장치의 화소의 구성도.
도 75는, 본 실시 형태의 EL 표시 장치의 화소의 구성도.
도 76은, 본 실시 형태의 EL 표시 장치의 설명도.
도 77은, 본 실시 형태의 EL 표시 장치의 설명도.
도 78은, 본 실시 형태의 EL 표시 장치의 설명도.
<도면의 주요 부분에 대한 부호의 설명>
11 : 전압 발생 회로
11a : Vss 발생 회로
11b : Vdd 발생 회로
11d : Avdd 발생 회로
11c : Dvdd 발생 회로
11e : VGH 발생 회로
11f : VGL 발생 회로
12 : 전원 IC
20 : 표시 패널
21 : 표시 화면
22 : 게이트 드라이버 회로
24 : 소스 드라이버 IC
26 : 화소
27 : 게이트 신호선
28 : 소스 신호선
301 : 애노드 배선
302 : 캐소드 배선
303 : 전류계
304 : 프로브

Claims (11)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. EL 소자가 형성된 화소가 매트릭스 형상으로 배치된 표시 화면을 갖는 EL 표시 장치로서,
    상기 화소를 선택하는 게이트 드라이버 회로와,
    상기 게이트 드라이버 회로에 인가하는 제1 전압과, 상기 화소에 인가하는 제2 전압을 발생시키는 전압 발생 회로와,
    상기 전압 발생 회로에서 발생된 상기 제2 전압을, 표시 화면의 화소에 전달하는 전원 배선과,
    상기 전압 발생 회로의 제2 전압 출력을 오픈 상태로 하는 출력 오픈 회로
    를 구비하고,
    상기 화소에는, 상기 EL 소자에 전류를 공급하는 구동용 트랜지스터가 형성되고,
    상기 전압 발생 회로는, 상기 게이트 드라이버 회로에 상기 제1 전압을 공급 한 후, 상기 출력 오픈 회로가 클로즈 상태로 되고, 상기 전원 배선에 상기 전압 발생 회로에서 발생된 제2 전압을 인가하는 EL 표시 장치.
  8. 제7항에 있어서,
    상기 전원 배선은, 애노드 배선 또는 캐소드 배선인 EL 표시 장치.
  9. 제7항에 있어서,
    상기 전압 발생 회로는, 복수의 전류 리미트값을 설정할 수 있는 EL 표시 장치.
  10. 제7항에 있어서,
    상기 제1 전압과 상기 제2 전압은 가변인 EL 표시 장치.
  11. 제7항에 있어서,
    클럭 검출 회로를 더 구비하고, 상기 클럭 검출 회로가 검출한 클럭수에 의해, 상기 전압 발생 회로의 출력을 제어하는 EL 표시 장치.
KR1020080029010A 2007-03-29 2008-03-28 Ｅｌ 표시 장치 KR101031694B1 (ko)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JPJP-P-2007-00086204 2007-03-29
JP2007086204 2007-03-29
JPJP-P-2008-00005394 2008-01-15
JP2008005394 2008-01-15
JPJP-P-2008-00049400 2008-02-29
JP2008049400A JP2009193037A (ja) 2007-03-29 2008-02-29 Ｅｌ表示装置

Publications (2)

Publication Number Publication Date
KR20080088506A KR20080088506A (ko) 2008-10-02
KR101031694B1 true KR101031694B1 (ko) 2011-04-29

Family

ID=40150644

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080029010A KR101031694B1 (ko) 2007-03-29 2008-03-28 Ｅｌ 표시 장치

Country Status (2)

Country Link
US (1) US20090109142A1 (ko)
KR (1) KR101031694B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107564457A (zh) * 2017-10-25 2018-01-09 上海中航光电子有限公司 一种显示面板及显示装置

Families Citing this family (72)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2443206A1 (en) 2003-09-23 2005-03-23 Ignis Innovation Inc. Amoled display backplanes - pixel driver circuits, array architecture, and external compensation
US8576217B2 (en) 2011-05-20 2013-11-05 Ignis Innovation Inc. System and methods for extraction of threshold and mobility parameters in AMOLED displays
US10013907B2 (en) 2004-12-15 2018-07-03 Ignis Innovation Inc. Method and system for programming, calibrating and/or compensating, and driving an LED display
US10012678B2 (en) 2004-12-15 2018-07-03 Ignis Innovation Inc. Method and system for programming, calibrating and/or compensating, and driving an LED display
KR20070101275A (ko) 2004-12-15 2007-10-16 이그니스 이노베이션 인크. 발광 소자를 프로그래밍하고, 교정하고, 구동시키기 위한방법 및 시스템
US9799246B2 (en) 2011-05-20 2017-10-24 Ignis Innovation Inc. System and methods for extraction of threshold and mobility parameters in AMOLED displays
EP1904995A4 (en) 2005-06-08 2011-01-05 Ignis Innovation Inc METHOD AND SYSTEM FOR CONTROLLING A LIGHT EMITTING DEVICE DISPLAY
CA2518276A1 (en) 2005-09-13 2007-03-13 Ignis Innovation Inc. Compensation technique for luminance degradation in electro-luminance devices
EP2008264B1 (en) 2006-04-19 2016-11-16 Ignis Innovation Inc. Stable driving scheme for active matrix displays
CA2556961A1 (en) 2006-08-15 2008-02-15 Ignis Innovation Inc. Oled compensation technique based on oled capacitance
JP2009276744A (ja) * 2008-02-13 2009-11-26 Toshiba Mobile Display Co Ltd Ｅｌ表示装置
KR100924142B1 (ko) * 2008-04-01 2009-10-28 삼성모바일디스플레이주식회사 평판표시장치, 이의 에이징 방법 및 점등 테스트 방법
KR101158875B1 (ko) * 2008-10-28 2012-06-25 엘지디스플레이 주식회사 유기발광다이오드 표시장치
JP2010145709A (ja) * 2008-12-18 2010-07-01 Hitachi Displays Ltd 画像表示装置
CA2669367A1 (en) 2009-06-16 2010-12-16 Ignis Innovation Inc Compensation technique for color shift in displays
CA2688870A1 (en) 2009-11-30 2011-05-30 Ignis Innovation Inc. Methode and techniques for improving display uniformity
US9384698B2 (en) 2009-11-30 2016-07-05 Ignis Innovation Inc. System and methods for aging compensation in AMOLED displays
US9311859B2 (en) 2009-11-30 2016-04-12 Ignis Innovation Inc. Resetting cycle for aging compensation in AMOLED displays
US10319307B2 (en) 2009-06-16 2019-06-11 Ignis Innovation Inc. Display system with compensation techniques and/or shared level resources
JP5503255B2 (ja) 2009-11-10 2014-05-28 グローバル・オーエルイーディー・テクノロジー・リミテッド・ライアビリティ・カンパニー 画素回路、表示装置および検査方法
US10996258B2 (en) 2009-11-30 2021-05-04 Ignis Innovation Inc. Defect detection and correction of pixel circuits for AMOLED displays
US8803417B2 (en) 2009-12-01 2014-08-12 Ignis Innovation Inc. High resolution pixel architecture
JP5532964B2 (ja) * 2010-01-28 2014-06-25 ソニー株式会社 表示装置、表示駆動方法
US9881532B2 (en) 2010-02-04 2018-01-30 Ignis Innovation Inc. System and method for extracting correlation curves for an organic light emitting device
US10176736B2 (en) 2010-02-04 2019-01-08 Ignis Innovation Inc. System and methods for extracting correlation curves for an organic light emitting device
US10089921B2 (en) 2010-02-04 2018-10-02 Ignis Innovation Inc. System and methods for extracting correlation curves for an organic light emitting device
CA2692097A1 (en) 2010-02-04 2011-08-04 Ignis Innovation Inc. Extracting correlation curves for light emitting device
US10163401B2 (en) 2010-02-04 2018-12-25 Ignis Innovation Inc. System and methods for extracting correlation curves for an organic light emitting device
US20140313111A1 (en) 2010-02-04 2014-10-23 Ignis Innovation Inc. System and methods for extracting correlation curves for an organic light emitting device
CA2696778A1 (en) 2010-03-17 2011-09-17 Ignis Innovation Inc. Lifetime, uniformity, parameter extraction methods
US8907991B2 (en) 2010-12-02 2014-12-09 Ignis Innovation Inc. System and methods for thermal compensation in AMOLED displays
JP5687487B2 (ja) * 2010-12-28 2015-03-18 株式会社ジャパンディスプレイ 駆動回路
US9530349B2 (en) 2011-05-20 2016-12-27 Ignis Innovations Inc. Charged-based compensation and parameter extraction in AMOLED displays
US9466240B2 (en) 2011-05-26 2016-10-11 Ignis Innovation Inc. Adaptive feedback system for compensating for aging pixel areas with enhanced estimation speed
JP2014517940A (ja) 2011-05-27 2014-07-24 イグニス・イノベイション・インコーポレーテッド Ａｍｏｌｅｄディスプレイにおけるエージング補償ためのシステムおよび方法
US9801253B2 (en) * 2011-11-08 2017-10-24 Joled Inc. Method for manufacturing emission panel, and display device provided with emission panel obtained by the method
US9324268B2 (en) 2013-03-15 2016-04-26 Ignis Innovation Inc. Amoled displays with multiple readout circuits
US10089924B2 (en) 2011-11-29 2018-10-02 Ignis Innovation Inc. Structural and low-frequency non-uniformity compensation
US8937632B2 (en) 2012-02-03 2015-01-20 Ignis Innovation Inc. Driving system for active-matrix displays
US8922544B2 (en) 2012-05-23 2014-12-30 Ignis Innovation Inc. Display systems with compensation for line propagation delay
JP2014052617A (ja) * 2012-08-08 2014-03-20 Canon Inc 発光装置およびその駆動方法
US9786223B2 (en) 2012-12-11 2017-10-10 Ignis Innovation Inc. Pixel circuits for AMOLED displays
US9336717B2 (en) 2012-12-11 2016-05-10 Ignis Innovation Inc. Pixel circuits for AMOLED displays
EP3043338A1 (en) 2013-03-14 2016-07-13 Ignis Innovation Inc. Re-interpolation with edge detection for extracting an aging pattern for amoled displays
US9437137B2 (en) 2013-08-12 2016-09-06 Ignis Innovation Inc. Compensation accuracy
US9443469B2 (en) 2013-11-22 2016-09-13 Global Oled Technology Llc Pixel circuit, driving method, display device, and inspection method
US9741282B2 (en) 2013-12-06 2017-08-22 Ignis Innovation Inc. OLED display system and method
US9761170B2 (en) 2013-12-06 2017-09-12 Ignis Innovation Inc. Correction for localized phenomena in an image array
US9502653B2 (en) 2013-12-25 2016-11-22 Ignis Innovation Inc. Electrode contacts
DE102015206281A1 (de) 2014-04-08 2015-10-08 Ignis Innovation Inc. Anzeigesystem mit gemeinsam genutzten Niveauressourcen für tragbare Vorrichtungen
US10157558B2 (en) 2014-06-05 2018-12-18 Joled Inc. Display device manufacturing method
JP2016066065A (ja) * 2014-09-05 2016-04-28 株式会社半導体エネルギー研究所 表示装置、および電子機器
CN104318903B (zh) * 2014-11-19 2018-05-18 京东方科技集团股份有限公司 驱动电源、像素单元驱动电路和有机发光显示器
KR102196446B1 (ko) * 2014-12-24 2020-12-30 엘지디스플레이 주식회사 구동 집적회로와 그 구동방법 및 그를 포함한 표시장치
CA2879462A1 (en) 2015-01-23 2016-07-23 Ignis Innovation Inc. Compensation for color variation in emissive devices
CA2889870A1 (en) 2015-05-04 2016-11-04 Ignis Innovation Inc. Optical feedback system
CA2892714A1 (en) 2015-05-27 2016-11-27 Ignis Innovation Inc Memory bandwidth reduction in compensation system
CA2900170A1 (en) 2015-08-07 2017-02-07 Gholamreza Chaji Calibration of pixel based on improved reference values
CN106448561B (zh) * 2016-10-21 2017-11-10 京东方科技集团股份有限公司 用于控制显示面板的el驱动电压的装置及方法
CN106531067B (zh) * 2016-12-23 2019-08-30 上海天马有机发光显示技术有限公司 一种像素电路及其显示装置
CN106875879B (zh) * 2017-04-24 2020-05-22 上海天马有机发光显示技术有限公司 一种显示面板、电子设备以及测试方法
CN107452316A (zh) * 2017-08-22 2017-12-08 京东方科技集团股份有限公司 一种选择输出电路及显示装置
CN108120915B (zh) * 2017-12-15 2020-05-05 京东方科技集团股份有限公司 应用于显示面板的老化处理方法及老化处理系统
CN112334782A (zh) * 2018-07-03 2021-02-05 脸谱科技有限责任公司 使用探头焊盘测试微型发光二极管（led）
US10580352B2 (en) * 2018-07-03 2020-03-03 Facebook Technologies, Llc Testing of micro light emitting diodes (LEDs) using probe pads
KR102576695B1 (ko) * 2018-09-21 2023-09-08 엘지디스플레이 주식회사 표시 장치
EP3754639B1 (en) * 2019-06-17 2023-09-27 Samsung Electronics Co., Ltd. Display module and driving method thereof
KR102668276B1 (ko) * 2019-06-19 2024-05-23 삼성디스플레이 주식회사 화소 결함 검출 방법
US20230121015A1 (en) * 2019-08-12 2023-04-20 Hefei Xinsheng Optoelectronics Technology Co., Ltd. Gate driving method, gate driving circuit and display device
KR20210133359A (ko) 2020-04-28 2021-11-08 삼성디스플레이 주식회사 전원 전압 생성부, 이를 포함하는 표시 장치 및 이를 이용한 전원 전압 생성 방법
KR20220151075A (ko) * 2021-05-04 2022-11-14 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 구동 방법
KR20230139930A (ko) * 2022-03-28 2023-10-06 삼성디스플레이 주식회사 표시 장치의 검사 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000010923A (ko) * 1997-03-12 2000-02-25 야스카와 히데아키 전류 구동형 발광소자를 구비한 화소회로, 표시장치 및 전자기기
JP2002341829A (ja) 2001-05-17 2002-11-29 Toshiba Corp 表示画素回路
KR20060065287A (ko) * 2004-12-10 2006-06-14 엘지전자 주식회사 유기 전계 발광 소자 및 이를 구동하는 방법
KR20060112985A (ko) * 2005-04-28 2006-11-02 삼성에스디아이 주식회사 발광 표시장치 및 그의 구동방법

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI221268B (en) * 2001-09-07 2004-09-21 Semiconductor Energy Lab Light emitting device and method of driving the same
US7274363B2 (en) * 2001-12-28 2007-09-25 Pioneer Corporation Panel display driving device and driving method
JP4804711B2 (ja) * 2003-11-21 2011-11-02 株式会社 日立ディスプレイズ 画像表示装置
KR100748739B1 (ko) * 2005-01-28 2007-08-13 도시바 마쯔시따 디스플레이 테크놀로지 컴퍼니, 리미티드 Ｅｌ 표시 장치 및 해당 ｅｌ 표시 장치의 구동 방법
KR100916866B1 (ko) * 2005-12-01 2009-09-09 도시바 모바일 디스플레이 가부시키가이샤 Ｅｌ 표시 장치와 ｅｌ 표시 장치의 구동 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000010923A (ko) * 1997-03-12 2000-02-25 야스카와 히데아키 전류 구동형 발광소자를 구비한 화소회로, 표시장치 및 전자기기
JP2002341829A (ja) 2001-05-17 2002-11-29 Toshiba Corp 表示画素回路
KR20060065287A (ko) * 2004-12-10 2006-06-14 엘지전자 주식회사 유기 전계 발광 소자 및 이를 구동하는 방법
KR20060112985A (ko) * 2005-04-28 2006-11-02 삼성에스디아이 주식회사 발광 표시장치 및 그의 구동방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107564457A (zh) * 2017-10-25 2018-01-09 上海中航光电子有限公司 一种显示面板及显示装置
CN107564457B (zh) * 2017-10-25 2020-10-16 上海中航光电子有限公司 一种显示面板及显示装置

Also Published As

Publication number Publication date
KR20080088506A (ko) 2008-10-02
US20090109142A1 (en) 2009-04-30

Similar Documents

Publication Publication Date Title
KR101031694B1 (ko) Ｅｌ 표시 장치
KR101033365B1 (ko) Ｅｌ 표시 장치
US10810940B2 (en) Pixel circuits for AMOLED displays
US10796622B2 (en) Display system with compensation techniques and/or shared level resources
CN107452342B (zh) 显示系统、控制系统、显示面板的分析方法和测试系统
US7446739B2 (en) Electro-optical device, method to drive the same, and electronic apparatus
US8497826B2 (en) Display panel device and control method thereof
JP5296700B2 (ja) 駆動トランジスタにおける閾値電圧の変化を補償する方法、ｏｌｅｄデバイス用駆動トランジスタの閾値電圧の変化を補償する方法、駆動トランジスタおよびｏｌｅｄデバイスの劣化を補償する方法及びｏｌｅｄ駆動回路における変化を補償する方法
EP2033177B1 (en) Active matrix display compensation
JP4751359B2 (ja) Ｅｌ表示装置
US8294700B2 (en) Display device
US8068074B2 (en) Pixel drive circuit for electroluminescent element
JP2009193037A (ja) Ｅｌ表示装置
WO2021070368A1 (ja) 表示装置
JP2009251028A (ja) Ｅｌ表示装置。
JP2009271333A (ja) Ｅｌ表示装置
JP2009229635A (ja) 表示装置およびその製造方法
US11961458B2 (en) Display apparatus and control method therefor
US11955057B2 (en) Display apparatus
TW201327530A (zh) 像素電路、具備其之顯示裝置及像素電路之控制方法
US12106712B2 (en) Display device
EP4184496A1 (en) Display apparatus
KR20230005695A (ko) 디스플레이 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140411

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150416

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160408

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170407

Year of fee payment: 7