JP2009271333A - Ｅｌ表示装置 - Google Patents

Abstract

【課題】表示ムラを改善するＥＬ表示装置を提供する。
【解決手段】図（ａ）に図示するように、リセット電圧Ｖｒｓｔを印加した後、図（ｂ）に図示するように、ソース信号線１８から映像信号電圧Ｖｓｉｇを駆動用トランジスタ１１ａに印加する。つぎに、図（ｃ）に図示するように、ソース信号線１８にアノード電圧Ｖｄｄを印加してソース信号線１８に流れる電流Ｉを測定する。測定した電流Ｉから画素の駆動用トランジスタ１１ａの特性を求める。
【選択図】 図４２

Description

本発明は、ＥＬ（エレクトロルミネッセンス）素子を画素に用いたアクティブマトリクス型のＥＬ表示装置に関するものである。

ＥＬ素子を用いた平面自発光型のＥＬ表示装置の開発が近年盛んになっている。ＥＬ素子は有機薄膜に電界をかけると発光する現象を利用したデバイスである。

ＥＬ素子は自ら光を発する自発光素子であるため、照明部材を必要とせず軽量化及び薄型化が容易である。また、ＥＬ素子の応答速度は数μ秒程度と非常に高速であるので、動画表示時の残像が発生しない。

有機ＥＬ（ＰＬＥＤ、ＯＬＥＤ、ＯＥＬ）パネル（有機発光素子パネル）は、アクティブマトリクス方式の開発が盛んに行なわれている。この方式は、各画素回路内部の発光素子に流れる電流を、画素回路内部に設けた能動素子（一般には薄膜トランジスタ、ＴＦＴ）によって制御するものであり、以下の特許文献に記載がある。
特開２００３−２５５８５６公報 特開２００３−２７１０９５公報

有機ＥＬ表示パネルは、低温または高温ポリシリコンからなるトランジスタアレイを用いてパネルを構成する。しかし、ＥＬ素子は、ポリシリコントランジスタアレイのトランジスタ特性にバラツキがあると、表示ムラが発生する。

ＥＬ素子に電流を供給する駆動用トランジスタに特性バラツキがあると、変換される電流信号にもバラツキが発生する。通常、トランジスタは５０％以上の特性バラツキがある。そのために、駆動用トランジスタの特性バラツキが表示ムラとして表示され、画像表示品位を低下させるという問題点があった。

そこで本発明は、駆動用トランジスタの特性バラツキを補償し、特性表示ムラのない画像表示を実現できるＥＬ表示装置の駆動方法を提供する。

前記画素にソース信号線を介して所定電圧を印加し、次に、ソース信号線にアノード電圧を印加することにより、前記画素に流れる電流を測定し、測定した電流で前記画素に印加する映像信号を補正する。

本発明に係るＥＬ表示装置は、各画素の駆動用トランジスタの流す電流から特性バラツキを測定する。測定した電流から、各画素に印加する映像信号電圧Ｖｓｉｇを補正する。したがって、特性表示ムラのない画像表示を実現できる。

以下、図面を参照して本発明の一実施形態を詳細に説明する。

（第１の実施形態）
本発明の第１の実施形態のＥＬ表示装置について図１〜図９に基づいて説明する。

（１）ＥＬ表示装置の全体構成
図２は、本実施形態に係るＥＬ表示装置の全体構成を示すブロック図である。

本実施形態は、ＥＬ素子１５がマトリックス状に配置された表示画面２２とこれを駆動する駆動回路とからなる。すなわち、図２に示すように、ＥＬ表示装置は、表示画面２２とこれを駆動するソースドライバ回路（ＩＣ）１８と、ゲート端子ゲートドライバ回路１２、１２ｃとからなる。

図２のゲートドライバ回路１２は、図１のゲートドライバ回路１２ａ、１２ｂが組み合わせたものである。

表示画面２２は、行状のゲート信号線１７と、列状のソース信号線１８と、両者が交差する部分に配された行列状の画素１６と、各画素１６の各列に対応して形成されたアノード電源配線２１を備えている。つまり、アノード電源配線２１は画素列に平行に形成されている。また、キャンセル電圧Ｖｒを供給するキャンセル電圧配線２０も画素列に平行に形成されている。すなわち、ソース信号線１８に平行に形成されている。

（２）画素１６の構成
図１は、図２に示したＥＬ表示装置に含まれる画素１６の具体的な構成及び結線関係を示す回路図である。

図１に示すように、画素１６は、ＥＬ素子１５などで代表されるＥＬ素子１５と、スイッチ用トランジスタ１１ｂ、１１ｃ、１１ｅと、駆動用トランジスタ１１ａと、コンデンサ１９ａとを含む。

スイッチ用トランジスタ１１ｂは、そのゲート端子ｄがゲート信号線１７ａに接続し、そのドレイン端子ｄがソース信号線１８に接続し、そのソース端子が駆動用トランジスタ１１ａのゲート端子ｇに接続する。

駆動用トランジスタ１１ａは、そのドレイン端子ｄがアノード電源配線２１に接続し、そのソース端子ｓがＥＬ素子１５のアノード端子に接続している。

ＥＬ素子１５のカソードは、接地電極またはカソード電極（電圧）Ｖｓｓに接続している。なお、この接地電極またはカソード電極（電圧）Ｖｓｓは全ての画素１６に対して共通に配線されている。

コンデンサ１９ａは、駆動用トランジスタ１１ａのソース端子ｓとゲート端子ｇの間に接続している。

係る構成において、スイッチ用トランジスタ１１ｂは、ゲート信号線１７から供給された制御信号に応じて導通し、ソース信号線１８から供給された信号電位をサンプリングしてコンデンサ１９ａに保持する。

駆動用トランジスタ１１ａは、スイッチ用トランジスタ１１ｅがオンすることにより、アノード電源配線２１から電流の供給を受け、コンデンサ１９ａに保持された信号電位に応じて駆動電流をＥＬ素子１５に流す。

（３）ゲートドライバ回路１２
ゲートドライバ回路１２について説明する。

ゲートドライバ回路１２ａは、各ゲート信号線１７ａに順次制御信号（オン電圧またはオフ電圧）を供給して画素１６を行単位で線順次走査する。

ゲートドライバ回路１２ｂは、この線順次操作に同期して、駆動用トランジスタ１１ａのドレイン端子ｄにキャンセル電圧Ｖｒを印加するトランジスタ１１ｃを制御する。すなわち、ゲートドライバ回路１２ｂは、ゲート信号線１７ｂにオフ電圧またはオフ電圧を順次印加する。

ゲートドライバ回路１２ｃは、この線順次走査に合わせて、駆動用トランジスタ１１ａのドレイン端子ｄにアノード電圧Ｖｄｄ（もしくはカソード電圧Ｖｓｓ）を印加するトランジスタ１１ｅを制御する。すなわち、ゲートドライバ回路１２ｃは、ゲート信号線１７ｃにオフ電圧またはオフ電圧を順次印加する。

なお、ゲートドライバ回路１２ａ、１２ｂ、１２ｃは３つのドライバから構成されるものに限定されるものではなく、図２に示すように、１２ａ、１２ｃで１つのゲートドライバ回路１２に構成してもよい。

また、各ゲートドライバ回路１２がゲート信号線１７に出力する電圧（オフ電圧またはオフ電圧）は異なる値とすることが好ましい。図２の実施形態では、ゲートドライバ回路１２とゲートドライバ回路１２ｃのオン電圧（ＶＧＨ）は同一であるが、オフ電圧（ＶＧＬ）は、ゲートドライバ回路１２は、ＶＧＬ１とし、ゲートドライバ回路１２ｃは、ＶＧＬ２として異なっている。すなわち、ＶＧＬ１＜ＶＧＬ２となるようにしている。これは、Ｖｒ＜Ｖｄｄなる関係があり、駆動用トランジスタ１１ａに十分にＶｒ電圧を印加できるように構成するためである。

ゲートドライバ回路１２には、ゲート信号線１７ａを選択するスタートパルスＳＴ１、ゲート信号線１７ｂを選択するスタートパルスＳＴ２、スタートパルスを順次シフトするクロック信号（ＣＬＫ）が印加される。ＵＤは、ゲートドライバ回路１２内のスタートパルスの上下シフトレジスタ方向を切り替える信号である。

ゲートドライバ回路１２ｃには、ゲート信号線１７ｃを選択するスタートパルスＳＴ３、スタートパルスを順次シフトするクロック信号（ＣＬＫ）が印加される。

なお、必要に応じて、ゲートドライバ回路１２には、イネーブル制御端子を付加することが好ましい。ゲートドライバ回路１２内には、シフトレジスタ回路が形成されており、スタートパルスをクロック信号（ＣＬＫ）に同期して順次シフトさせ、選択するゲート信号線１７の位置を変化させる。

駆動用トランジスタ１１ａにドレイン端子ｄに印加する、第１電位（キャンセル電圧）とアノード電圧Ｖｄｄの切り替えは、スイッチ用トランジスタ１１ｃとスイッチ用トランジスタ１１ｅで実現する。スイッチ用トランジスタ１１ｃとスイッチ用トランジスタ１１ｅとは、排他的動作する。

したがって、スイッチ用トランジスタ１１ｃがオンしているときは、スイッチ用トランジスタ１１ｅはオフに制御され、スイッチ用トランジスタ１１ｃがオフしているときは、スイッチ用トランジスタ１１ｅはオンに制御される。スイッチ用トランジスタ１１ｃは、順次操作され、スイッチ用トランジスタ１１ｅは、ＥＬ素子１５に電流を供給する時を主にオン状態とされる。

また、スイッチ用トランジスタ１１ｅをオン／オフ制御することにより、図１１、図１２で説明するｄｕｔｙ駆動を実現することができる。つまり、ＥＬ素子１５の点灯及び消灯は、スイッチ用トランジスタ１１ｅをｄｕｔｙ駆動する。このｄｕｔｙ駆動は、非表示領域を発生させて、ＥＬ素子１５に流れる電流を抑制するために行う。これについては、後から詳しく説明するが、ここで簡単に説明すると、スイッチ用トランジスタ１１ｅ、スイッチ用トランジスタ１１ｄなどをオン／オフさせて、表示画面２２に帯状の非表示領域を発生し、この非表示領域を画面２２の上下方向に、フレーム周期に同期して画像表示させる。

（４）閾値電圧補正機能
ソース信号線１８に信号電圧を供給するソースドライバ回路１８は、スイッチ用トランジスタ１１ｂが導通した後で、ソース信号線１８に基準電位Ｖ０を供給している間に、駆動用トランジスタ１１ａのドレイン端子ｄに印加する電圧を第１電位（キャンセル電圧）と第２電位（アノード電圧Ｖｄｄ）との間で切換え、駆動用トランジスタ１１ａの閾値電圧Ｖｔｈに相当する電圧をコンデンサ１９ａに保持しておく。

係る閾値電圧補正機能により、ＥＬ表示装置は画素１６にばらつく駆動用トランジスタ１１ａの閾値電圧の影響をキャンセルすることができる。

（５）移動度補正機能
図１に示した画素１６は、上記した閾値電圧補正機能に加え、移動度補正機能を備えている。

ソースドライバ回路１８は、スイッチ用トランジスタ１１ｂが導通した後、第１のタイミングでソース信号線１８を基準電位Ｖ０から信号電位に切り換える一方、スイッチ用トランジスタ１１ｃ及び１１ｅを制御し、第１のタイミングの後、第２のタイミングでゲート信号線１７ａに対するオン電圧を解除してスイッチ用トランジスタ１１ｂを非導通状態とし、第１及び第２のタイミングの間の期間を適切に設定することで、コンデンサ１９ａに信号電位を保持する際、駆動用トランジスタ１１ａの移動度μに対する補正を信号電位に加えている。

この場合、ゲートドライバ回路は、ソースドライバ回路１８が供給する映像信号とゲートドライバ回路１２ｂ、１２ｃが供給する制御信号との相対的な位相差を調整して、第１及び第２のタイミングの間の期間（移動度補正期間）を最適化することができる。

また、ソースドライバ回路１８は、基準電位から信号電位に切り換える映像信号の立ち上がりに傾斜をつけて、第１及び第２のタイミングの間の移動度補正期間を信号電位に自動的に追従させることもできる。

（６）ブートストラップ機能
図１に示した画素１６はさらにブートストラップ機能も備えている。

ゲートドライバ回路１２ｂ及び１２ｃは、コンデンサ１９ａに信号電位が保持された段階でゲート信号線１７ｂにオフ電圧を印加し、ゲート信号線１７ｃにオン電圧を印加することにより、駆動用トランジスタ１１ａのドレイン端子ｄの電位をＶｒからＶｄｄ電圧に変化させる。また、スイッチ用トランジスタ１１ｂを非導通状態にして駆動用トランジスタ１１ａのゲート端子ｇをソース信号線１８から電気的に切り離す。この動作により、駆動用トランジスタ１１ａのソース電位Ｖｓの変動にゲート電位Ｖｇが連動しゲート端子ｇとソース端子ｓ間の電圧Ｖｇｓを一定に維持することができる。

（７）画素１６の動作のタイミングチャート
図３は、図１に示した画素１６の動作説明に供するタイミングチャートである。時間軸を共通にして、ゲート信号線１７ａ、１７ｂ、１７ｃの電位変化、ソース信号線１８の電位変化、ＥＬ素子１５の発光状態と模式的に示している。

このタイミングチャートは、画素１６の動作の変化に合わせて期間をＢ〜Ｇのように便宜的に区切ってある。

発光期間ＢではＥＬ素子１５が発光状態にある。この後、線順次走査の新しいフィールドに入って、最初の期間Ｃで、スイッチ用トランジスタ１１ｂがオンし、駆動用トランジスタ１１ａのゲート電位Ｖｇが初期化される。

次に、期間Ｄに進み、スイッチ用トランジスタ１１ｃがオンして駆動用トランジスタ１１ａのドレイン端子ｄにキャンセル電圧Ｖｒが印加され、駆動用トランジスタ１１ａのソース電位Ｖｓも初期化される。このように駆動用トランジスタ１１ａのゲート電位Ｖｇ及びソース電位Ｖｓを初期化することで、閾値電圧補正動作の準備が完了する。Ｖｒ電圧は、ＥＬ素子１５がオンせず（電流が流れない）、駆動用トランジスタ１１ａがオフとなる電圧である。

次に、閾値補正期間Ｅで実際に閾値電圧補正動作が行われ、駆動用トランジスタ１１ａのゲート端子ｇとドレイン端子ｄとの間に閾値電圧Ｖｔｈに相当する電圧が保持される。実際には、Ｖｔｈに相当する電圧が、駆動用トランジスタ１１ａのゲート端子ｇとドレイン端子ｄとの間に接続されたコンデンサ１９ａに書き込まれることになる。

次に、サンプリング期間／移動度補正期間Ｆに進み、映像信号の信号電位ＶｉｎがＶｔｈに足し込まれる形でコンデンサ１９ａに書き込まれると共に、移動度補正用の電圧ΔＶがコンデンサ１９ａに保持された電圧から差し引かれる。

次に、発光期間Ｇに進み、信号電圧Ｖｉｎに応じた輝度でＥＬ素子１５が発光する。そのときに信号電圧Ｖｉｎは閾値電圧Ｖｔｈに相当する電圧と移動度補正用の電圧ΔＶとによって調整されているため、ＥＬ素子１５の発光輝度は駆動用トランジスタ１１ａの閾値電圧Ｖｔｈや移動度μのばらつきの影響を受けることがない。

なお、発光期間Ｇの最初でブートストラップ動作が行われ、駆動用トランジスタ１１ａのゲート−ソース間電圧Ｖｇｓ＝Ｖｉｎ＋Ｖｔｈ−ΔＶを一定に維持したまま、駆動用トランジスタ１１ａのゲート電位Ｖｇ及びソース電位Ｖｓが上昇する。

（８）画素１６の動作
図４〜図９を参照して、図１に示した画素１６の動作を詳細に説明する。なお、図４〜図９の図番は、図３に示したタイミングチャートの各期間Ｂ〜Ｇにそれぞれ対応している。また、理解を容易にするため、図４〜図９は、説明の都合上、ＥＬ素子１５の容量成分をコンデンサ１９ｂとして図示してある。

（８−１）発光期間Ｂ
図４に示すように、発光期間Ｂでは、スイッチ用トランジスタ１１ｅがオンし、スイッチ用トランジスタ１１ｃがオフに制御されることにより、駆動用トランジスタ１１ａのドレイン端子ｄの電位がアノード電圧Ｖｄｄにあり、駆動用トランジスタ１１ａが駆動電流ＩｄｓをＥＬ素子１５に供給している。

図示する様に、駆動電流Ｉｄｓはアノード電圧Ｖｄｄから駆動用トランジスタ１１ａを介してＥＬ素子１５を通り、共通接地電極またはカソード電極（電圧）Ｖｓｓに流れ込んでいる。

（８−２）期間Ｃ
次に、期間Ｃに入ると、図５に示すように、ゲート信号線１７ａの電位がアノード電圧Ｖｄｄ側（オン電圧が印加される）に変化することでスイッチ用トランジスタ１１ｂがオン状態となり、駆動用トランジスタ１１ａのゲート電位Ｖｇはソース信号線１８の基準電位Ｖ０に初期化（リセット）される。

（８−３）期間Ｄ
次に、期間Ｄに進むと、図６に示すように、駆動用トランジスタ１１ａのドレイン端子ｄの電位がアノード電圧Ｖｄｄからソース信号線１８の基準電位Ｖ０より十分低いキャンセル電圧Ｖｒに変化する。

これにより駆動用トランジスタ１１ａのソース電位Ｖｓがソース信号線１８の基準電位Ｖ０より十分低いキャンセル電圧Ｖｒに初期化（リセットまたはキャンセル）される。

具体的には、駆動用トランジスタ１１ａのゲート−ソース間電圧Ｖｇｓ（ゲート電位Ｖｇとソース電位Ｖｓの差）が駆動用トランジスタ１１ａの閾値電圧Ｖｔｈより大きくなるように、駆動用トランジスタ１１ａのドレイン端子ｄに低キャンセル電圧ＶｒＶｒを設定する。

（８−４）閾値補正期間Ｅ
次に、閾値補正期間Ｅに進むと、図７に示すように、駆動用トランジスタ１１ａのドレイン端子ｄの電位が低キャンセル電圧Ｖｒからアノード電圧Ｖｄｄに変化し、駆動用トランジスタ１１ａのソース電位Ｖｓが上昇を開始する。

やがて、駆動用トランジスタ１１ａのゲート端子−ソース端子間電圧Ｖｇｓが閾値電圧Ｖｔｈとなったところで電流がカットオフする。このようにして駆動用トランジスタ１１ａの閾値電圧Ｖｔｈに相当する電圧がコンデンサ１９ａに書き込まれる。これが閾値電圧補正動作である。このとき電流が専らコンデンサ１９ａ側に流れ、ＥＬ素子１５側には流れないようにするため、ＥＬ素子１５がカットオフとなるように共通接地電極またはカソード電極（電圧）Ｖｓｓの電位を設定しておく。

（８−５）サンプリング期間／移動度補正期間Ｆ
次に、サンプリング期間／移動度補正期間Ｆに進むと、図８に示すように、第１のタイミングでソース信号線１８の電位が基準電位Ｖ０から信号電位Ｖｉｎに変化し、駆動用トランジスタ１１ａのゲート電位ＶｇはＶｉｎとなる。

このときＥＬ素子１５は始めカットオフ状態（ハイインピーダンス状態）にあるため駆動用トランジスタ１１ａのドレイン電流ＩｄｓはＥＬ素子１５のコンデンサ１９（寄生容量）１９ｂに流れ込む。

これによりＥＬ素子１５のコンデンサ１９（寄生容量）１９ｂは充電を開始する。よって駆動用トランジスタ１１ａのソース電位Ｖｓは上昇を開始し、第２のタイミングで駆動用トランジスタ１１ａのゲート−ソース間電圧ＶｇｓはＶｉｎ＋Ｖｔｈ−ΔＶとなる。このようにして信号電位Ｖｉｎのサンプリングと補正量ΔＶの調整が行われる。Ｖｉｎが高いほどＩｄｓは大きくなり、ΔＶの絶対値も大きくなる。したがって発光輝度レベルに応じた移動度補正が行える。またＶｉｎを一定とした場合、駆動用トランジスタ１１ａの移動度μが大きいほどΔＶの絶対値も大きくなる。換言すると移動度μが大きいほど負帰還量ΔＶが大きくなるので、画素１６毎の移動度μのばらつきを取り除くことが可能である。

（８−６）発光期間Ｇ
最後に、発光期間Ｇになると、図９に示すように、ゲート信号線１７が低電位側に変化し、スイッチ用トランジスタ１１ｂはオフ状態となる。これにより駆動用トランジスタ１１ａのゲート端子ｇはソース信号線１８から切り離される。同時にドレイン電流ＩｄｓがＥＬ素子１５を流れ始める。これによりＥＬ素子１５のアノード電位は駆動電流Ｉｄｓに応じて上昇する。

ＥＬ素子１５のアノード電位の上昇は、すなわち駆動用トランジスタ１１ａのソース電位Ｖｓの上昇に他ならない。駆動用トランジスタ１１ａのソース電位Ｖｓが上昇すると、コンデンサ１９ａのブートストラップ動作により、駆動用トランジスタ１１ａのゲート電位Ｖｇも連動して上昇する。ゲート電位Ｖｇの上昇量はソース電位Ｖｓの上昇量に等しくなる。故に、発光期間中駆動用トランジスタ１１ａのゲート−ソース間電圧ＶｇｓはＶｉｎ＋Ｖｔｈ−ΔＶで一定に保持される。

（９）変更例
図１０は、図１の変更例である。

ＥＬ素子１５のアノード端子と駆動用トランジスタ１１ａのドレイン端子ｄ間に、第４のスイッチ用トランジスタ１１ｄを形成している。スイッチ用トランジスタ１１ｄは、ゲート信号線１７ｄに接続され、また、ゲート信号線１７ｄは、ゲートドライバ回路１２ｄからオン／オフ電圧が印加される。

（１０）ｄｕｔｙ駆動
図１、図１０の本実施形態において、トランジスタ１１ｅ、トランジスタ１１ｄの少なくとも一方をオン／オフ制御することにより、図１１（ｂ）に図示するようなｄｕｔｙ駆動を実現できる。以下、ｄｕｔｙ駆動について説明する。なお、上記したように、このｄｕｔｙ駆動は、非表示領域を発生させて、ＥＬ素子１５に流れる電流を抑制するために行う。

図１７はｄｕｔｙ駆動時のゲート信号線１７などに印加する電圧を模式的に図示している。図１７は、図３に加えて、ゲート信号線１７ｄの電圧波形を追加している。ゲート信号線１７ｄにオフ電圧を印加することにより、ＥＬ素子１５に供給する電流が停止し、ＥＬ素子１５が消灯する。したがって、Ｈ期間では、ＥＬ素子１５は消灯状態である。

図１１において、符号１１１はプログラム画素行１１１（映像信号を書き込んでいる画素行）である。符号１１３は、非表示領域（トランジスタ１１ｅとトランジスタ１１ｄのうち、少なくとも一方をオフさせることにより、非表示（ＥＬ素子１５に電流が流れていない、または流れても小さい状態）とした画素行または画素行の群）である。符号１１２は表示領域（トランジスタ１１ｅとトランジスタ１１ｄの両方をオンさせ、ＥＬ素子１５に電流が供給されている画素行または画素行の群である。非表示領域１１３及び表示領域１１２はフレーム周期または水平同期信号に同期して、表示画面２２の上下方向に走査される。

図１２（ａ）の表示では、１つの表示領域１１２が画面の上から下方向に移動する。フレームレートが低いと、表示領域１１２が移動するのが視覚的に認識される。特に、まぶたを閉じた時、または顔を上下に移動させた時などに認識されやすくなる。

この課題を解決するために、図１１（ｂ）（ｃ）に示すように、表示領域１１２を複数に分割する。分割された表示領域１１２は等しく（等分に）する必要はない。例えば、表示領域を４つの領域に分割し、分割された表示領域１１２ａが面積１で、分割された表示領域１１２ｂが面積２で、分割された表示領域１１２ｃが面積１で、分割された表示領域１１２ｄが面積４でもよい。

数フレーム（フィールド）での表示領域１１２の面積が平均して目標の大きさになるように制御してもよい。例えば、表示画面２２に占める表示領域１１２の面積を１／１０にするとした時、１フレーム（フィールド）目は表示領域１１２の面積を１／１０とし、２フレーム（フィールド）目は表示領域１１２の面積を１／２０とし、３フレーム（フィールド）目は表示領域１１２の面積を１／２０とし、４フレーム（フィールド）目は表示領域１１２の面積を１／５とし、以上の４フレーム（フィールド）で所定の表示面積（表示輝度）の１／１０を得る駆動方法が例示される。

また、Ｒ、Ｇ、Ｂのそれぞれが、数フレーム（フィールド）でＬの期間の平均が等しくなるように駆動してもよい。しかし、前記数フレーム（フィールド）は４フレーム（フィールド）以下にすることが好ましい。表示画像によってはフリッカが発生する場合があるからである。

なお、本実施形態での１フレームまたは１フィールドとは、画素１６の画像書き換え周期または表示画面２２が上から下まで（下から上まで）走査される周期と同義あるは類似の意味と考えてもよい。

また、Ｒ、Ｇ、Ｂで、数フレーム（フィールド）でＬの期間の平均を異ならせ、適度なホワイトバランスがとれるように駆動してもよい。この駆動方法は、ＲＧＢの発光効率が異なるときに特に有効である。また、ＲＧＢで分割数Ｋ（Ｋは表示領域１１２を複数に分割する数）を異ならせても良い。特にＧでは視覚的にめだつため、Ｇでは分割数をＲＢに対して多くすることが有効である。

なお、以上の実施形態では理解を容易にするために表示領域１１２の面積を分割するとして説明している。しかし、面積を分割するとは、期間（時間）を分割することである。したがって、図１ではトランジスタ１１ｄのオン期間を分割することになるから、面積を分割することは、期間（時間）を分割することと同義または類似である。

以上のように、表示領域１１２を複数に分割することにより画面のちらつきは減少する。したがって、フリッカの発生はなく、良好な画像表示を実現できる。なお、分割はもっと細かくしてもよい。しかし、分割するほど動画表示性能は低下する。また、画像表示のフレームレートを低減することができ、低消費電力化を実現できる。例えば、非点灯領域１１３を一括にした場合は、フレームレート４５Ｈｚ以下になるとフリッカが発生する。しかし、非点灯領域１１３を６分割以上とした場合は、２０Ｈｚ以下までフリッカが発生しない。

図１２（ａ）は図１２のように表示領域１１２が連続している場合の明るさ調整方式である。図１２（ａ１）の表示画面２２の表示輝度が最も明るい。図１２（ａ２）の表示画面２２の表示輝度が次に明るく、図１２（ａ３）の表示画面２２の表示輝度が最も暗い。図１２（ａ１）から図１２（ａ３）への変化（またはその逆）は、先にも記載したようにゲートドライバ回路１２のシフトレジスタ回路６１などの制御により、容易に実現できる。

この際、図１のＶｄｄ電圧（アノード電圧など）は変化させる必要がない。また、ソースドライバ回路１４が出力するプログラム電流またはプログラム電圧の大きさも変化させる必要がない。つまり、電源電圧を変化させず、また、映像信号を変化させずに表示画面２２の輝度変化を実施できる。

また、図１２（ａ１）から図１２（ａ３）への変化の際、画面のガンマ特性は全く変化しない。したがって、表示画面２２の輝度によらず、表示画像のコントラスト、階調特性が維持される。これは本実施形態の効果のある特徴である。

従来の画面の輝度調整では、表示画面２２の輝度が低い時は、階調性能が低下する。つまり、高輝度表示の時は６４階調表示を実現できても、低輝度表示の時は、半分以下の階調数しか表示できない。これに比較して、本実施形態の駆動方法では、画面の表示輝度に依存せず、最高の６４階調表示を実現できる。

図１２（ｂ）は、図１１で説明したように表示領域１１２が分散している場合の明るさ調整方式である。図１２（ｂ１）の表示画面２２の表示輝度が最も明るい。図１２（ｂ２）の表示画面２２の表示輝度が次に明るく、図１２（ｂ３）の表示画面２２の表示輝度が最も暗い。図１２（ｂ１）から図１２（ｂ３）への変化（またはその逆）は、先にも記載したようにゲートドライバ回路１２のシフトレジスタ回路６１などの制御により、容易に実現できる。図１２（ｂ）のように表示領域１１２を分散させれば、低フレームレートでもフリッカが発生しない。

さらに、低フレームレートでも、フリッカが発生しないようにするには、図１２（ｃ）のように表示領域１１２を細かく分散させればよい。しかし、動画の表示性能は低下する。したがって、動画を表示するには、図１２（ａ）の駆動方法が適している。静止画を表示し、低消費電力化を要望する時は、図１２（ｃ）の駆動方法が適している。図１２（ａ）から図１２（ｃ）の駆動方法の切り替えも、シフトレジスタの制御により容易に実現できる。

図１１は非表示領域１１３が等間隔で構成されているが、これに限定するものではない。表示画面２２の１／２の面積が連続して表示領域１１２をし、残りの面積が図１２（ｃ１）のように等間隔に表示領域１１２と非表示領域１１３が繰り返すように駆動してもよい。

さらに、低フレームレートでも、フリッカが発生しないようにするには、図１２（ｃ）のように表示領域１２２を細かく分散させればよい。しかし、動画の表示性能は低下する。したがって、動画を表示するには、図１２（ａ）の駆動方法が適している。静止画を表示し、低消費電力化を要望する時は、図１３（ｃ）の駆動方法が適している。図１２（ａ）から図１２（ｃ）の駆動方法の切り替えも、シフトレジスタ６１の制御により容易に実現できる。

図１２は非表示領域１１３が等間隔で構成されているが、これに限定するものではない。表示画面２２の１／２の面積が連続して表示領域１１２をし、残りの面積が図１２（ｃ１）のように等間隔に表示領域１１２と非表示領域１１３が繰り返すように駆動してもよいことは言うまでもない。

（１１）点灯率制御とｄｕｔｙ比制御
本明細書において、点灯率に応じてｄｕｔｙ比制御などを変化させるとして説明する。しかし、点灯率とは、一定の意味ではない。たとえば、低点灯率とは、画面２２に流れる電流が小さいことを意味しているが、画像を構成する低階調表示の画素が多いことも意味する。つまり、画面２２を構成する映像は、暗い画素（低階調の画素）が多い。

したがって、低点灯率とは、画面を構成する映像データのヒストグラム処理をした時、低階調の映像データが多い状態と言い換えることができる。高点灯率とは、画面２２に流れる電流が大きいことを意味しているが、画像を構成する高階調表示の画素が多いことも意味する。つまり、画面２２を構成する映像は、明るい画素（高階調の画素）が多い。高点灯率とは、画面を構成する映像データのヒストグラム処理をした時、高階調の映像データが多い状態と言い換えることができる。つまり、点灯率に対応して制御するとは、画素の階調分布状態あるいはヒストグラム分布に対応して制御することと同義あるいは類似の状態を意味することがある。

以上のことから、点灯率にもとづいて制御するとは、場合に応じて画像の階調分布状態（低点灯率＝低階調画素が多い。高点灯率＝高階調画素が多い。）にもとづいて制御すると言い換えることができる。たとえば、低点灯率になるにしたがって基準電流比を増加させ、高点灯率になるにしたがってｄｕｔｙ比を小さくするとは、低階調の画素数が多くなるにしたがって、基準電流比を増加させ、高階調の画素数が多くなるにしたがってｄｕｔｙ比を小さくすると言い換えることができる。または、低点灯率になるにしたがって基準電流比を増加させ、高点灯率になるにしたがってｄｕｔｙ比を小さくするとは、低階調の画素数が多くなるにしたがって基準電流比を増加させ、高階調の画素数が多くなるにしたがってｄｕｔｙ比を小さくするのと同一あるいは類似の意味あるいは動作もしくは制御である。

また、たとえば、所定の低点灯率以下で基準電流比をＮ倍し、かつ選択信号線数をＮ本にするとは、低階調の画素数が一定以上の時に、基準電流比をＮ倍し、かつ選択信号線数をＮ本にすることと同一あるいは類似の意味あるいは動作もしくは制御である。あるいは使用階調数を点灯率あるいは消費電流と連動させる。

また、たとえば、通常は、ｄｕｔｙ比１／１で駆動し、所定の高点灯率以上で段階的にあるいはスムーズにｄｕｔｙ比を低下させるとは、低階調あるいは高階調の画素数が一定の範囲以内の時に、ｄｕｔｙ比１／１で駆動し、高階調の画素数が一定の以上数となった時に、段階的にあるいはスムーズにｄｕｔｙ比を低下させることと同一あるいは類似の意味あるいは動作もしくは制御である。

一例として、ｄｕｔｙ比制御は、点灯率が１／１０以上１／１の範囲で実施する。ｄｕｔｙ比１／１で、白ラスター表示であれば、点灯率１００％である（最大の白ラスター表示時）。黒ラスターであれば、点灯率０％である（完全黒ラスター表示時）。

点灯率とは、パネルのアノードまたはカソードに流れる最大電流に対する割合でもある（ただし、ｄｕｔｙ比は１／１とする）。たとえば、カソードに流れる最大電流を１００ｍＡとすれば、ｄｕｔｙ比１／１において、３０ｍＡの電流が流れていれば点灯率は３０／１００＝３０％（０．３）である。図１などの画素構成の場合は、アノードにはプログラム電流が加算されているので、点灯率の計算には考慮する必要がある。カソードはＥＬ素子で消費される電流のみである。したがって、ＥＬ表示パネルの全ＥＬ素子１５で消費される電流は、カソード端子を流れる電流を測定する方が好ましい。

また、カソードに流れる最大電流を１００ｍＡとし、この時、映像データの総和の最大値とすれば、点灯率とはＳＵＭ制御もしくはＡＰＬ制御とは同義である。点灯率５０％と表現すれば、カソード（アノード）に流れる電流が最大の５０％と意味し、点灯率２０％と表現すれば、カソードに流れる電流が最大の２０％と意味するというように大きさが理解しやすいので今後は主として点灯率の用語を用いる。ただし、カソード（アノード）端子に流れる電流の最大値は、設計上、端子に流れる最大電流であり、相対的な大きさである。たとえば、設計値が小さければ最大値は小さい。

点灯率は、パネルのアノードまたはカソードに流れる最大電流に対する割合であるとしたが、パネルの全ＥＬ素子に流れる最大電流の割合とも言い換えることができることは言うまでもない。

本明細書では、点灯率と断り無く記載する時は、ｄｕｔｙ比１／１としている。もし、ｄｕｔｙ比１／３で、２０ｍＡの電流が流れていれば、点灯率は（２０ｍＡ×３）／１００ｍＡ＝６０％（０．６）である。つまり、点灯率が１００％でも、ｄｕｔｙ比が１／２であれば、アノード（カソード）端子に流れる電流は最大値の１／２である。点灯率５０％、アノード電流が２０ｍＡ、ｄｕｔｙ比１／１であれば、ｄｕｔｙ比１／２になれば、アノード電流は１０ｍＡとなる。アノード電流が１００ｍＡ、点灯率４０％、ｄｕｔｙ比１／１であれば、アノード電流が２００ｍＡに変化したとすると、点灯率は８０％に変化したことを意味する。以上のように、点灯率は、１画面を構成する映像データの大きさに対する割合、ＥＬ表示パネルの消費電流（電力）あるいはその割合を示している。

以上の事項は、図１の画素構成のＥＬ表示パネルあるいはＥＬ表示装置だけではなく、他の画素構成のＥＬ表示パネルあるいはＥＬ表示装置にも適用できることは言うまでもない。

一例として点灯率（点灯率）は、映像データの和から求める。つまり、映像データから算出する。入力映像信号がＹ、Ｕ、Ｖの場合は、Ｙ（輝度）信号から求めても良い。しかし、ＥＬ表示パネルの場合は、Ｒ、Ｇ、Ｂで発光効率が異なるため、Ｙ信号から求めた値が消費電力にならない。したがって、Ｙ、Ｕ、Ｖ信号の場合も、一度Ｒ、Ｇ、Ｂ信号に変換し、Ｒ、Ｇ、Ｂに応じて電流に換算する係数をかけて、消費電流（消費電力）を求めることが好ましい。しかし、簡易的にＹ信号から消費電流を求めることは回路処理が容易になることも考慮してもよい（図３１、図３２などを参照のこと）。

点灯率は、パネルに流れる電流で換算されているものであるとする。なぜなら、ＥＬ表示パネルではＢの発光効率が悪いため、海の表示などが表示されると、消費電力が一気に増加するからである。したがって、最大値は、電源容量の最大値である。また、データ和とは単純な映像データの加算値ではなく、映像データを消費電流に換算したものとしている。したがって、点灯率も最大電流に対する各画像の使用電流から求められたものである。

点灯率にあわせてＥＬ表示装置で表示する階調数を変化させることが好ましい。たとえば、点灯率が５０％以上では、フル階調の１／２の範囲（１０２４階調の場合は、５１２階調）で、画像を表示し、５０％以下では、フル階調の範囲で画像を表示する。

なお、点灯率とは、ｄｕｔｙ駆動などピーク電流を抑制しないノーマルの駆動方式において、最大階調での白ラスター表示を１００％とした割合である。したがって、黒ラスター表示では点灯率は０％である。

（１２）演算回路構成
この課題に対して、図３２に図示する演算回路を使用する。図３２において、３２１、３２２乗算器である。３２１は発光輝度を重み付けする乗算器である。Ｒ、Ｇ、Ｂでは視感度が異なる。ＮＴＳＣでの視感度は、Ｒ：Ｇ：Ｂ＝３：６：１である。したがって、Ｒの乗算器３２１Ｒでは、Ｒ画像データ（Ｒｄａｔａ）に対して３倍の乗算を行う。また、Ｇの乗算器３２１Ｇでは、Ｇ画像データ（Ｇｄａｔａ）に対して６倍の乗算を行う。また、Ｂの乗算器３２１Ｂでは、Ｂ画像データ（Ｂｄａｔａ）に対して１倍の乗算を行う。

ＥＬ素子１５はＲＧＢで発光効率が異なる。通常、Ｂの発光効率が最も悪い。次にＧが悪い。Ｒが最も発光効率が良好である。そこで、乗算器３２２で発光効率の重み付けを行う。Ｒの乗算器３２２Ｒでは、Ｒ画像データ（Ｒｄａｔａ）に対してＲの発光効率の乗算を行う。また、Ｇの乗算器３２２Ｇでは、Ｇ画像データ（Ｇｄａｔａ）に対してＧの発光効率の乗算を行う。また、Ｂの乗算器３２２Ｂでは、Ｂ画像データ（Ｂｄａｔａ）に対してＢの発光効率の乗算を行う。

乗算器３２１および３２２の結果は、加算器３２３で加算され、総和回路３２４に蓄積される。この総和回路８７の結果にもとづき、ｄｕｔｙ比制御、点灯率制御などを実施する。図３２のように制御すると、輝度信号（Ｙ信号）に対するｄｕｔｙ比制御、基準電流制御を実施することができる。しかし、輝度信号（Ｙ信号）を求めて、ｄｕｔｙ制御などを行うと課題が発生する場合がある。たとえば、ブルーバック表示である。ブルーバック表示ではＥＬパネルで消費する電流は比較的大きい。しかし、表示輝度は低い。ブルー（Ｂ）の視感度が低いためである。そのため、輝度信号（Ｙ信号）の総和（ＡＰＬレベル）は小さく算出されるため、ｄｕｔｙ制御が高ｄｕｔｙになる。したがって、フリッカの発生などが生じる。

この課題に対しては、乗算器３２１をスルーにして用いるとよい。消費電流に対する総和（ＡＰＬレベル）が求められるからである。輝度信号（Ｙ信号）による総和（ＡＰＬレベル）と消費電流による総和（ＡＰＬレベル）は、両方を求めて加味して総合ＡＰＬレベルを求めることが望ましい。総合ＡＰＬレベルによりｄｕｔｙ比制御、基準電流制御を実施する。

（１３）駆動回路ブロック
図３１は本発明の駆動回路のブロック図である。以下、本発明の駆動回路について説明をする。図
３１では、外部からＹ／ＵＶ映像信号と、コンポジット（ＣＯＭＰ）映像信号が入力できるように構成されている。どちらに映像信号を入力するかは、スイッチ回路３１１により選択される。

スイッチ回路３１１で選択された映像信号は、デコーダおよびＡ／Ｄ回路によりデコードおよびＡ
Ｄ変換され、デジタルのＲＧＢ画像データに変換される。ＲＧＢ画像データは各８ビットである。また、ＲＧＢ画像データはガンマ回路３１４でガンマ処理される。同時に輝度（Ｙ）信号が求められる。ガンマ処理により、ＲＧＢ画像データは各１０ビットの画像データに変換される。

ガンマ処理後、画像データはＦＲＣ処理または誤差拡散処理が処理回路３１５で行われる。ＦＲＣ
処理または誤差拡散処理によりＲＧＢ画像データは６ビットに変換される。この画像データはＡＩ処理回路３１６でＡＩ処理あるいはピーク電流処理が実施される。また、動画検出回路３１７で動画検出が行われる。同時に、カラーマネージメント回路３１８でカラーマネージメント処理が行われる。

ＡＩ処理回路３１６、動画検出回路３１７、カラーマネージメント回路３１８の処理結果は演算回
路３１９に送られ、演算処理回路３１９で制御演算、ｄｕｔｙ比制御、基準電流制御データに変換され、変換された結果が、ソースドライバ回路１４およびゲートドライバ回路１２に制御データとして送出される。

ｄｕｔｙ比制御データはゲートドライバ回路１２ｂに送られ、ｄｕｔｙ比制御が実施される。使用
階調制御データはソースドライバＩＣ１４に送られ、使用階調数制御が実施される。一方、基準電流制御データはソースドライバ回路１４に送られ、基準電流制御が実施される。ガンマ補正され、ＦＲＣまたは誤差拡散処理された画像データもソースドライバ回路１４に送られる。

ＥＬ表示パネルは、黒表示は、ＥＬ素子１５に流れる電流が０の状態である。したがって、本発明
のｄｕｔｙ比駆動のように画面２２に非表示領域１２３を発生させても、黒表示の輝度は０である。非表示領域１２３の面積を大きくすると白表示輝度は低下する。しかし、黒表示の輝度が０であるから、コントラストは無限大である。したがって、ｄｕｔｙ比駆動は、ＥＬ表示パネルに最適な駆動方法である。以上のことは、基準電流制御においても同様である。基準電流の大きさを変化させても、黒表示の輝度は０である。基準電流を大きくすると白表示輝度は増加する。したがって、基準電流制御においても良好な画像表示を実現できる。

ｄｕｔｙ比制御は、全階調範囲で階調数が保持され、また、全階調範囲でホワイトバランスが維持
される。また、ｄｕｔｙ比制御により画面２２の輝度変化は１０倍近く変化させることができる。また、変化はｄｕｔｙ比に線形の関係になるから制御も容易である。しかし、ｄｕｔｙ比制御は、Ｎ倍パルス駆動であるから、ＥＬ素子１５に流れる電流の大きさが大きく、また、画面２２の輝度にかかわらず、常時ＥＬ素子に流れる電流の大きさが大きくなり、ＥＬ素子１５が劣化しやすいという課題がある。

基準電流制御は、画面輝度３１を高くするときに、基準電流量を大きくするものである。したがっ
て、画面２２が高いときにしか、ＥＬ素子１５に流れる電流は大きくならない。そのため、ＥＬ素子１５が劣化しにくい。課題は、基準電流を変化させた時のホワイトバランス維持が困難である傾向が強い。

本発明では、基準電流制御とｄｕｔｙ比制御の両方を用いる。画面２２が白ラスター表示に近い時
には、基準電流は一定値に固定し、ｄｕｔｙ比のみを制御して表示輝度などを変化させる。画面２２に黒ラスター表示に近い時は、ｄｕｔｙ比は一定値に固定し、基準電流のみを制御させて表示輝度などを変化させる。

ｄｕｔｙ比制御は、データ和／最大値が１／１０以上１／１の範囲で実施する。さらに好ましくは
、データ和／最大値が１／１００以上１／１の範囲で実施する。また、基準電流の倍率変化（単位トランジスタ８１２の出力電流変化）は、データ和／最大値が１／１０以上１／１０００の範囲で実施する。さらに好ましくはデータ和／最大値が１／１００以上１／２０００の範囲で実施する。基準電流制御とｄｕｔｙ比制御はオーバーラップしないようにすることが好ましい。

ここでは説明を容易にするため、ｄｕｔｙ比の最大はｄｕｔｙ比１／１とし、最小はｄｕｔｙ比１
／８とする。基準電流は、１倍から３倍に変化させるとする。また、データ和は画面２２のデータの総和を意味し、（データ和の）最大値は、最大輝度での白ラスター表示での画像データの総和であるとする。なお、ｄｕｔｙ比１／１まで使用する必要がないことは言うまでもない。ｄｕｔｙ比１／１は最大値として記載している。本発明の駆動方法では、最大のｄｕｔｙ比を３８０／４００などと設定してもよいことは言うまでもない。なお、４００はＷＱＶＧＡの表示パネルの画素行数を例示している。

なお、ｄｕｔｙ比の最大はｄｕｔｙ比１／１とし、最小はｄｕｔｙ比１／１６以内にすることが好
ましい。さらに好ましくは、ｄｕｔｙ比１／１０以内にするとよい。フリッカの発生を抑制できるからである。基準電流の変化範囲は、４倍以内にすることが好ましい。さらに好ましくは２．５倍以内にする。基準電流の倍数を大きくしすぎると、基準電流発生回路の線形性がなくなり、ホワイトバランスずれが発生するからである。

データ和／（データ和の）最大値＝１／１００とは、一例として１／１００の白ウインドウ表示である。自然画像では、画像表示する画素のデータ和が、白ラスター表示の１／１００に換算できる状態を意味する。したがって、１００画素あたりに１点の白輝点表示もデータ和／最大値が１／１００である。

以下の説明では最大値とは白ラスターの画像データの加算値としたが、これは説明を容易にするためである。最大値は画像データの加算処理あるいはＡＰＬ処理などで発生する最大値である。したがって、データ和／最大値とは、処理を行う画面の画像データの最大値に対する割合である。

なお、データ和は消費電流で算定するか、輝度で算定するかはどちらでもよい。ここでは説明を容易にするため、輝度（画像データ）の加算であるとして説明をする。一般的に輝度（画像データ）の加算の方式が処理は容易であり、コントローラＩＣのハード規模も小さくできる。また、ｄｕｔｙ比制御によるフリッカの発生もなく、ダイナミックレンジを広く取れることから好ましい。

クロック信号（ＣＬＫ）は、選択する画素行を順次移動させるための信号である。スタートパルス信号（ＳＴ）は、選択する画素行を指定するための信号である。スタートパルス信号（ＳＴ）はクロック信号（ＣＬＫ）により、ゲートドライバ回路１２のシフトレジスタ回路内を移動する。アップダウン信号は、画面の上下反転切換信号である。シフトレジスタ回路内のスタートパルス位置にしたがって、ゲート信号線１７が選択される（ゲート信号線１７にオン電圧（ＶＧＬ）が印加される）。

一例としてカソード電圧Ｖｓｓは、−４．５Ｖ〜−１．０Ｖであり、アノード電圧Ｖｄｄは、３．５Ｖ〜７．０Ｖである。Ｖｓｓ、Ｖｄｄ、ＶＧＨ、ＶＧＬなどは電源回路から供給され、必要に応じて各電圧の値は変更設定される。

（１４）モビリティの補正
図８などでは、駆動用トランジスタ１１ａのモビリティバラツキを補正できることを説明した。つまり、図８は、スイッチ用トランジスタ１１ａを、短期間、スイッチ用トランジスタ１１ｅをオンした方法である。

短時間とは、０．０５μ秒以上５μ秒以下の時間である。前記短時間は、画素に印加する映像信号電圧Ｖｓｉｇに対応させて変化させることが好ましい。また、点灯率に対応させて変化させることが好ましい。この変化は、線形、非線形に対応させることを含むほか、ステップ状（たとえば、点灯率５０％以上では、短時間とは０．１μ秒、点灯率５０％未満では、２μ秒）に対応させてもよい。

図３５に図示するように、点灯率に相関させて、ｄｕｔｙ比を制御あるいは変化させてことが好ましい。ピーク電流を抑制し、消費電力を平均化することができるからである。点灯率が高いときは、ｄｕｔｙ比を低下（小さく）する。したがって、ピーク電流を抑制できる。

図３６に図示するように、表示画面２２に占める帯状の表示領域の幅Ｂと全表示領域の幅Ａとの比率により表示画面の輝度（最大輝度）が決定する（制御できる）。このＢ／Ａがｄｕｔｙ比である。表示画面２２の縦方向幅Ａに対する表示領域の幅Ｂで画面輝度を線形に制御できる（図３６（ｂ））。したがって、ｄｕｔｙ比制御により画面２２の輝度を調整あるいは設定することができる。

図３６は、駆動用トランジスタ１１ａがＥＬ素子１５に流す電流の関係を示している。図３５（ｂ）において、横軸は、図３５（ａ）のゲート端子に印加する電圧Ｖであり、縦軸はＥＬ素子１５に流れる電流Ｉの関係を図示している。なお、図３６では説明を容易にするため、縦軸および横軸を１で規格化している。

図３６では横軸は、電圧Ｖ（比率）とし、同時に階調番号をしている。なお、階調番号はガンマ特性を考慮せずリニアとしている。

図３６に図示するように、階調番号が増加すると、ＥＬ素子１５に流れる電流が大きくなる。ＥＬ素子１５は流れる電流Ｉに比例して明るくなる。したがって、階調番号を制御することにより画面輝度を調整あるいは設定することができる。

１水平走査期間（１Ｈ）に対するオン時間比率（％）（以下、オン比率と呼ぶ）は、図８の期間である。オン時間とは、スイッチ用トランジスタ１１ｂ、１１ｅのオン時間（クローズ時間）を意味する。１Ｈが、２０μ秒とすれば、１０％とは、２μ秒となる。

オン比率が長いほど、駆動用トランジスタ１１ａのモビリティの補正効果が高くなる。しかし、コンデンサ１９の電荷が放電され、駆動用トランジスタ１１ａのゲート端子電位が高く（アノード電圧側）の変化し、ＥＬ素子１５に流れる電流が変化してしまう。

オフセットキャンセル駆動では、黒の階調（低階調）は、オフセットキャンセルされ、駆動用トランジスタ１１ａの特性バラツキは目立ちにくい。しかし、白の階調（高階調）では、オフセットキャンセル点から離れているため、駆動用トランジスタ１１ａの特性ばらつきが目立ちやすい。この特性バラツキはモビリティによるものである。

点灯率が低い場合は、低階調表示の画素が多い。点灯率が高い場合は、高階調表示の画素が多い。したがって、オン比率は、図３５の下図の点線で示すように実施することが好ましい。つまり、低点灯率では、オン比率は０とし、高点灯率になるにしたがって、オン比率を大きくする。

しかし、点灯率が低い時は、低階調表示の画素が多いというのは、統計的なものであり、実際と異なることがある。また、点灯率が高い場合は、高調表示の画素が多いというのも統計的なものである。実際には表示パターン、映像信号の種類により異なる。したがって、表示パターン、入力される映像信号の種類（ＰＣ映像、ＡＶ映像など）などにより、オン比率を可変できるように構成しておくことが好ましい。

図３５の下図の実線はその実施例である。点灯率が２０％の時を、オン比率最大とし、点灯率が高くとも低くともオン比率を低下させている。

なお、図３５の実施例において、オン比率と点灯率の関係で説明したがこれに限定するものではない。オン比率は、比率ではなく、時間（たとえば、２μ秒など）の指定としてもよい。また、点灯率は、各階調のヒストグラムに置き換えてもよい。あるいは点灯率は消費電力に置き換えても良い。また、表示画面２２に流れる電流に置き換えても良い。

（１５）突き抜けコンデンサの形成
図１、図２５に図示するように、その他、ゲート信号線１７ａとトランジスタ１１ａのゲート（Ｇ）端子間に積極的にコンデンサＣｘを形成し、突き抜け電圧を増加させる構成も有効である。このコンデンサＣｘの容量は正規のコンデンサ１９ａの容量の１／１０以上１／２以下にすることが好ましい。さらには１／８以上１／３以下とすることが好ましい。

突き抜け電圧発生用のコンデンサＣｘの容量（容量をＣｂ（ｐＦ）とする）は、電荷保持用のコンデンサ１９ａの容量（容量とＣａ（ｐＦ）とする）と、トランジスタ１１ａの白ピーク電流時（画像表示で表示最大輝度の白ラスター時）のゲート（Ｇ）端子電圧Ｖｗ（Ｖ）を黒表示での電流を流す（基本的には電流は０である。つまり、画像表示で黒表示としている時）時のゲート（Ｇ）端子電圧Ｖｂ（Ｖ）が関連する。これらの関係は、
Ｃａ／（２００Ｃｂ） ≦ ｜Ｖｗ−Ｖｂ｜ ≦ Ｃａ／（８Ｃｂ）
の条件を満足させることが好ましい。なお、｜Ｖｗ−Ｖｂ｜とは、駆動用トランジスタの白表示時の端子電圧（Ｖ）と黒表示時の端子電圧（Ｖ）との差の絶対値である（つまり、変化する電圧幅）。

さらに好ましくは、
Ｃａ／（１００Ｃｂ） ≦ ｜Ｖｗ−Ｖｂ｜ ≦ Ｃａ／（１０Ｃｂ）
の条件を満足させることが好ましい。

トランジスタ１１ｂはＰチャンネルにし、このＰチャンネルは少なくともダブルゲート以上にする。このましくは、トリプルゲート以上にする。さらに好ましくは、４ゲート以上にする。そして、トランジスタ１１ｂのソース−ゲート（ＳＤもしくはゲート−ドレイン（ＧＤ））容量（トランジスタがオンしているときの容量）の１倍以上１０倍以下のコンデンサを並列に形成または配置することが好ましい。

なお、以上の事項は、図１、図２５の画素構成だけでなく、他の画素構成でも有効である。スイッチ用トランジスタ１１ｂがオフするときに、駆動用トランジスタ１１ａに電流が流れないようにシフトするように、コンデンサＣｘを配置する。なお、スイッチングトランジスタ１１ｂのＮチャンネルはダプルゲート以上とする。リーク対策のためである。

図１では、駆動用トランジスタ１１ａは、Ｎチャンネルトランジスタであり、映像信号を画素に印加するスイッチ用トランジスタ１１ｂもＮチャンネルトランジスタである。スイッチ用トランジスタ１１ｂを制御するゲート信号線１７ａは、画素１６の選択時は、高い電圧（ＶＧＨ）が印加され、非選択となる場合は、低い電圧（ＶＧＬ）が印加される。したがって、画素１６が選択状態から非選択状態になる時は、ゲート信号線１７ａに電気的に接続されたコンデンサＣｘの一端子はＶＧＨ電圧からＶＧＬ電圧に変化する。コンデンサＣｘはＶＧＨ電圧からＶＧＬ電圧への変化をつき抜け電圧として他のコンデンサＣｘ端子（駆動用トランジスタ１１ａのゲート端子に接続されている）伝達する。したがって、ＶＧＨからＶＧＬ電圧の変化に比例した電圧が、駆動用トランジスタ１１ａのゲート端子に印加され、駆動用トランジスタ１１ａのゲート端子電圧を低下させる。したがって、駆動用トランジスタ１１ａは電流を流しにくい方向に動作する。この動作により、より黒表示レベルが改善され、良好なコントラストを実現できる。

同様に図２５は、駆動用トランジスタ１１ａは、Ｐチャンネルトランジスタであり、映像信号を画素に印加するスイッチ用トランジスタ１１ｂもＰチャンネルトランジスタである。つまり、駆動用トランジスタ１１ａとスイッチ用トランジスタ１１ｂとは同極性のチャンネルトランジスタで構成されている。スイッチ用トランジスタ１１ｂを制御するゲート信号線１７ａは、画素１６の選択時は、低い電圧（ＶＧＬ）が印加され、非選択となる場合は、高い電圧（ＶＧＨ）が印加される。

したがって、画素１６が選択状態から非選択状態になる時は、ゲート信号線１７ａに電気的に接続されたコンデンサＣｘの一端子はＶＧＬ電圧からＶＧＨ電圧に変化する。コンデンサＣｘはＶＧＬ電圧からＶＧＨ電圧への変化をつき抜け電圧として他のコンデンサＣｘ端子（駆動用トランジスタ１１ａのゲート端子に接続されている）伝達する。そのため、ＶＧＬからＶＧＨ電圧の変化に比例した電圧が、駆動用トランジスタ１１ａのゲート端子に印加され、駆動用トランジスタ１１ａのゲート端子電圧を高い電圧の方向にシフトさせる。したがって、駆動用トランジスタ１１ａは電流を流しにくい方向に動作する。この動作により、より黒表示レベルが改善され、良好なコントラストを実現できる。

また、突き抜け電圧用のコンデンサＣｘは、画素が変調するＲ、Ｇ、Ｂで大きさ（容量）を変化させることが好ましい。Ｒ、Ｇ、Ｂの各ＥＬ素子１５の駆動電流が異なるためである。また、ＥＬ素子１５のカットオフ電圧が異なるためである。そのため、ＥＬ素子１５の駆動用トランジスタ１１ａのゲート（Ｇ）端子にプログラムする電圧（電流）が異なるからである。たとえば、Ｒの画素のコンデンサＣｘＲを０．０２ｐＦとした場合、他の色（Ｇ、Ｂの画素）のコンデンサＣｘＧ、ＣｘＢを０．０２５ｐＦとする。また、Ｒの画素のコンデンサＣｘＲを０．０２ｐＦとした場合、Ｇの画素のコンデンサＣｘＧと０．０３ｐＦとし、Ｂの画素のコンデンサＣｘＢを０．０２５ｐＦとするなどである。このように、Ｒ、Ｇ、Ｂの画素ごとにコンデンサＣｘの容量を変化させることのよりオフセットの駆動電流をＲＧＢごとに調整することができる。したがって、各ＲＧＢの黒表示レベルを最適値にすることができる。

以上は、突き抜け電圧発生用のコンデンサＣｘの容量を変化させるとしたが、突き抜け電圧は、保持用のコンデンサ１９ａと突き抜け電圧発生用のコンデンサＣｘとの容量の相対的なものである。したがって、コンデンサＣｘをＲ、Ｇ、Ｂの画素で変化することに限定するものではない。つまり、保持用コンデンサ１９ａの容量を変化させてもよい。たとえば、Ｒの画素のコンデンサ１１ａＲを１．０ｐＦとした場合、Ｇの画素のコンデンサ１１ａＧと１．２ｐＦとし、Ｂの画素のコンデンサ１１ａＢを０．９ｐＦとするなどである。この時、突き抜け用コンデンサＣｘの容量は、Ｒ、Ｇ、Ｂで共通の値とする。したがって、本発明は、保持用のコンデンサ１９ａと突き抜け電圧発生用のコンデンサＣｘとの容量比を、Ｒ、Ｇ、Ｂの画素のうち、少なくとも１つを他と異ならせたものである。なお、保持用のコンデンサ１９ａの容量と突き抜け電圧発生用のコンデンサＣｘとの容量との両方をＲ、Ｇ、Ｂ画素で変化させてもよい。

また、画面２２の左右で突き抜け電圧用のコンデンサＣｘの容量を変化させてもよい
。ゲートドライバ１２に近い位置にある画素１６は信号供給側に配置されているので、ゲート信号の立ち上がりが速い（スルーレートが高いからである）ため、突き抜け電圧が大きくなる。ゲート信号線１７端に配置（形成）されている画素は、信号波形が鈍っている（ゲート信号線１７には容量があるためである）。ゲート信号の立ち上がりが遅い（スルーレートが遅い）ため、突き抜け電圧が小さくなるためである。したがって、ゲートドライバ１２との接続側に近い画素１６の突き抜け電圧用コンデンサＣｘを小さくする。また、ゲート信号線１７端はコンデンサＣｘを大きくする。たとえば、画面の左右でコンデンサの容量は１０％程度変化させる。

同様に、画面２２の上下で突き抜け電圧用のコンデンサＣｘの容量を変化させてもよい。画面２２には、コンデンサＣａと映像信号の書込みタイミングの問題から、輝度傾斜が発生するからである。コンデンサＣｘの値をまた、ソース信号線１８に沿って変化させる。たとえば、画面の上下でコンデンサＣｘの容量は１０％程度変化させる。

発生する突き抜け電圧は、保持用コンデンサ１９ａと突き抜け電圧発生用のコンデンサＣｘの容量比で決定される。したがって、画面の左右で突き抜け電圧発生用のコンデンサＣｘの大きさを変化させるとしたが、これに限定するものではない。突き抜け電圧発生用のコンデンサＣｘは画面の左右で一定にし、電荷保持用のコンデンサ１９ａの容量を画面の左右で変化させてもよい。また、突き抜け電圧発生用のコンデンサＣｘと、電荷保持用のコンデンサ１９ａ容量の両方を画面の左右で変化させてもよいことは言うまでもない。以上の事項は、画面２２の上下方向に関しても同様である。

この突き抜けコンデンサＣｘの容量は正規のコンデンサ１９ａの容量の１／５０以上１／１０以下にすることが好ましい。さらには１／４０以上１／１５以下とすることが好ましい。もしくはトランジスタ１１ｂのソース−ゲート（ソース−ドレイン（ＳＤ）もしくはゲート−ドレイン（ＧＤ））容量の１倍以上１０倍以下にする。さらに好ましくは、ＳＧ容量の２倍以上６倍以下にすることが好ましい。

突き抜け電圧発生用のコンデンサＣｘの容量（容量をＣｂ（ｐＦ）とする）は、電荷保持用のコンデンサ１９ａの容量（容量とＣａ（ｐＦ）とする）と、トランジスタ１１ａの白ピーク電流時（画像表示で表示最大輝度の白ラスター時）のゲート（Ｇ）端子電圧Ｖｗ（Ｖ）を黒表示での電流を流す（基本的には電流は０である。つまり、画像表示で黒表示としている時）時のゲート（Ｇ）端子電圧Ｖｂ（Ｖ）が関連する。これらの関係は、
Ｃａ／（２００Ｃｂ） ≦ ｜Ｖｗ−Ｖｂ｜ ≦ Ｃａ／（８Ｃｂ）
の条件を満足させることが好ましい。なお、｜Ｖｗ−Ｖｂ｜とは、駆動用トランジスタの白表示時の端子電圧（Ｖ）と黒表示時の端子電圧（Ｖ）との差の絶対値である（つまり、変化する電圧幅）。

さらに好ましくは、
Ｃａ／（１００Ｃｂ） ≦ ｜Ｖｗ−Ｖｂ｜ ≦ Ｃａ／（１０Ｃｂ）
の条件を満足させることが好ましい。

トランジスタ１１ｂは映像信号を駆動用トランジスタ１１ａに印加するトランジスタである。また、トランジスタ１１ｂは画素１６に映像信号を印加するトランジスタである。本発明は、トランジスタ１１ｂと駆動用トランジスタ１１ａのトランジスタ極性を同じにすることに特徴がある。図１の実施例では、駆動用トランジスタ１１ａがＮチャンネルトランジスタであり、トランジスタ１１ｂがＮチャンネルトランジスタである。つまり、駆動用トランジスタ１１ａとトランジスタ１１ｂは同一のチャンネル極性のトランジスタである。このようにチャンネル極性を同一にすることにより突き抜けコンデンサＣｘの効果を発揮し、良好な黒表示を実現できる。

なお、本発明では、Ｃｘはゲート信号線１７ａの電圧変化を駆動用と１ａのゲート端子の電位変化をして伝達する機能を有する電圧突き抜けコンデンサをした。しかし、コンデンサＣｘは画素１６に保持する映像信号の保持用としても機能する。また、モビリティ補正にも活用することができる。したがって、コンデンサＣｘの機能は電圧を突き抜けさせることのみを機能として有するものではない。他の機能も有する。

トランジスタ１１ｂはＰチャンネルにし、このＰチャンネルは少なくともダブルゲート以上にする。このましくは、トリプルゲート以上にする。さらに好ましくは、４ゲート以上にする。そして、トランジスタ１１ｂのソース−ゲート（ＳＤもしくはゲート−ドレイン（ＧＤ））容量（トランジスタがオンしているときの容量）の１倍以上１０倍以下のコンデンサを並列に形成または配置することが好ましい。

なお、以上の事項は、図１の画素構成だけでなく、本発明の他の画素構成でも有効である。スイッチングトランジスタ１１ｃのＮチャンネルはダプルゲート以上とする。もしくはスイッチングトランジスタ１１ｃ、１１ｅをＰチャンネルとし、トリプルゲート以上とする。

（１６）点灯率制御と使用階調数
図３３に図示するように、使用階調数を点灯率に相関させて変化させてもよい。図３３において、ソースドライバＩＣ１４はＲＧＢ１０ｂｉｔ（１０２４階調）である。使用する階調数を点灯率に対応させて変化させている。たとえば、使用階調が１０２４とは、１階調目から１０２４階調目まで使用して画像を表示できることを意味し、使用階調２５６とは、１階調目から２５６階調目まで使用して画像を表示できることを意味する（２５７階調目から１０２４階調目までは使用できない）。

使用階調数は、ＥＬ素子１５に流す電流に影響する。使用階調数が１０２４で、１０２４階調を使用すると最大電流をＥＬ素子１５に流すことができる。使用階調が５２５階調では、最大階調の５２５を指定しても、１０２４階調の１／２の輝度しかえられない（ただし、理解を容易にするため、ガンマカーブがリニアとしている）。

図３３の実線の実施例では、点灯率２５％以下で、１０２４階調までの階調を使用して画像を表示することができる。点灯率１００％では、２５６階調までしか使用して画像を表示できない。点灯率２５％以上１００％以下は１０２４階調から２５６階調までの範囲で、かつ点灯率に比例して階調表示を実現できる。

点灯率に対応した使用階調数は、点灯率を求め、入力された映像信号を点灯率あるいはこれに類するデータで乗算して求める。

図３５において、変化点であるａ点は可変できるように構成しておくことが好ましい。可変点は、ＥＥＰＲＯＭに格納できるように構成する。また、ｂ点についても同様である。また、図３３のｄ点およびｅ点に関しても同様である。また、各直線および曲線は、多数の折れ点ポイントを設けてもよいことは言うまでもない。

以上の実施例では、説明を容易にするため映像信号のガンマカーブは直線であるとして説明あるいは図示した。しかし、実際にはガンマカーブは、２乗あるいは２．２乗カーブあるいはこの近傍のカーブである。

たとえば、１０２４階調目を１．０の明るさとし、ガンマが２乗特性カーブであれば、０．７５の明るさは８８７階調目、０．５０の明るさは７２４階調目、０．２５の明るさは５１２階調目である。ガンマが２．２乗特性カーブであれば、０．７５の明るさは８９８階調目、０．５０の明るさは７４７階調目、０．２５の明るさは５４５階調目である。したがって、実際には、以上の明るさ（輝度、照度）を基準として制御する階調あるいは設定する階調を決定すべきである。

図３４は、例示としてガンマ２乗カーブで階調設定を行った実施例である。図３４（ａ）において、縦軸は最大使用階調数である。最大使用階調数とは、ある点灯率において表示する最大階調である。あるいは使用できる最大階調番号である。最大階調番号は、点灯率を係数として乗算することなどにより決定される。当然のことながら、最大階調番号を図示している
なお、説明を容易にするため、各図面では点灯率を用いているが、点灯率とは、表示画面３１に流れる電流とみなすこともできる（アノード、カソード電圧が一定の場合）。アノード、カソード電圧を変化させる場合は、この変化を加味することが好ましい。つまり、点灯率は表示パネルの表示領域で使用する電力に相関する値である。したがって、電力に基づいて最大使用階調を決定してもよい。なお、前記電力、電流などは表示パネルの表示画面２２に使用するものだけでなく、周辺回路部で使用される電力、電流を含めて求めても良い。

図３４の実施例は、パネルで最大表示できる輝度をピーク４００（ｎｔ）、白ラスター表示（点灯率１００％とする）で２００（ｎｔ）とした実施例である。なお、ピーク輝度（点灯率０％近傍で最大階調の画素が表示できる輝度）と最大電力時の輝度（一般的には、点灯率１００％の白ラスター表示（最大階調）の画素が表示できる輝度）との差は、６倍以下１．５倍以内にする。本明細書では、２倍として説明する。また、ピーク輝度は、点灯率０％近傍の黒表示の画素の輝度であるとする。

輝度は最大使用階調数とｄｕｔｙ比で決定される。ｄｕｔｙ比は、図１１、図１２などで説明したものである。また、映像信号は、ＲＧＢが各１０ｂｉｔ（１０２４階調：１階調〜１０２４階調）であるとしている。一例として図３４では、点灯率２５％以下では、階調数制御で輝度Ｍａｘ４００ｎｔ（１０２４階調の映像信号が印加された画素が表示する輝度）であり、点灯率１００％では、２００ｎｔ（１０２４階調の映像信号が印加された画素が表示する輝度）である。図３４（ａ）の点灯率と最大使用階調数の関係カーブは、曲線でもよいし、また、編曲点、折れ曲がり点は複数形成（設定）してもよい。

図３４（ａ）は、通常表示状態であり、ｄｕｔｙ比が１／１としている。つまり、図１１、図１２の黒挿入表示を行っていない。この状態が、最大輝度を表示できる駆動状態である。

図３４（ａ）から１／４の輝度に低下させるには、図３４（ａ）と技術的思想と同様に、表示する階調数を削減する。図３４（ｂ）において、７２４階調は、輝度２００ｎｔを表示する階調である（図３４（ａ）の右の目盛りを参照のこと）。３６２階調は、ガンマ２乗カーブで１／４の５０ｎｔを表示できる階調である。同様に、５１２階調は、ガンマ２乗カーブで１／２の１００ｎｔを表示できる階調であり、６２７階調は、ガンマ２乗カーブで２００ｎｔの３／４の１５０ｎｔを表示できる階調である。ただし、各階調番号は、説明を容易にするために決定したものであり、本発明がこの値に限定されるものではない。

図３４（ｂ）に図示するように、通常表示からその１／４輝度までの輝度可変は、表示する階調数の変更により行う。図３４（ｂ）に図示するように図３４（ａ）の点灯率１００％から１／４の５０ｎｔに低下させる場合には、最大使用階調は３６２とする（つまり、５０ｎｔを表示する場合に使用する階調は、１階調目から３６２階調目）。１／２の１００ｎｔに低下させる場合には、最大使用階調は５１２とする（つまり、１００ｎｔを表示する場合に使用する階調は、１階調目から５１２階調目）。１５０ｎｔに低下させる場合には、最大使用階調は６２７とする（つまり、１５０ｎｔを表示する場合に使用する階調は、１階調目から６２７階調目）。これ以上、画面輝度を変更する場合も、使用階調数を変更すればよい。

以上のように、図３４（ｂ）は、通常輝度から輝度１／４までも、使用する階調数制御で行っている。

さらに画面輝度を低下させるため、本発明では図３４（ｃ）に図示するように、ｄｕｔｙ比制御（図１２、図１１）により、画面輝度制御を実施している。輝度は、表示領域５３または非表示領域５２の面積を増減させることにより行う。ｄｕｔｙ比制御では、表示する階調数は変更しないため、良好な階調表示を実現できる。

図３４（ｃ）では、２００ｎｔの輝度１／４以下から輝度１／１００（２ｎｔ）までは、ｄｕｔｙ制御とした実施例である。最低輝度は、ピーク輝度４ｎｔ、白ラスター２ｎｔである。図３４（ｃ）において、最大使用階調数は、点灯率１００％の時、３６２階調であり、点灯率０％近傍（完全に点灯率０％は、黒ラスター表示となり点灯している画素がないため近傍とした）では、５１２階調である。

以上の制御（図３４（ａ）（ｂ）（ｃ））により、画面明るさは、１／１００に調整することができる。

なお、図３４においても、ａ点、ｂ点位置を可変できるように設定することが好ましい。ａ点、ｂ点の変更は、点灯率を求め、ＥＬ表示装置に入力された映像信号電圧または映像信号データに乗算する係数を前記点灯率の値によって変更することにより実現できる。なお、変更は遅延を持たして行うことが好ましい。以上の事項は本発明の他の実施例においても適用される。

以上のように、本発明は、最大輝度（図３４（ａ）の状態）から、所定の輝度変化範囲（図３４（ａ）（ｂ）では輝度変化１／４）までは、使用する最大階調（最大使用階調数）を減らすことにより輝度を可変する。それ以上画面輝度を低下させる場合は、図３４（ｃ）に図示するように、ｄｕｔｙ比を可変することにより行う。ｄｕｔｙ比を可変する場合は、表示に使用する階調数は変化しない（維持される）。

以上のように、本発明は、低輝度表示を行う場合（低輝度領域）には、ｄｕｔｙ比制御により画面輝度を変化させ、一定以上の高輝度表示を行う場合（高輝度領域）には、使用する階調数を変化させて行う。この場合は、ｄｕｔｙ比は１／１など固定にする。しかし、本発明はこれに限定するものではなく、高輝度領域で、ｄｕｔｙ比を１／２などとしてもよく、また、可変してもよい。また、低輝度領域においても、使用する階調数を変化させてもよい。

また、図３４（ａ）は最大階調の輝度を４００ｎｔから２００ｎｔの１／２にするとしたが、これに限定するものではなく、４００ｎｔから１００ｎｔの１／４などに設定してもよい。また、図３４（ｂ）は最大輝度を２００ｎｔから５０ｎｔの１／４にするとしたが、これに限定するものではなく、２００ｎｔから２５ｎｔの１／８などに設定してもよい。また、図３４（ｃ）は最大輝度を５０ｎｔから２ｎｔの１／２５にするとしたが、これに限定するものではなく、５０ｎｔから１ｎｔの１／５０などに設定してもよい。以上のように目標仕様のあわせて、最大使用階調数の可変範囲、可変位置をソフト的に変更、最大輝度の可変範囲、変更位置をソフト的できるようにする。変更などは、ソースドライバＩＣ１４のコントローラ部にて容易に実現できる。入力変数は、映像信号データ、点灯率などを用いる。また、変更位置、可変位置などは、ＥＥＰＲＯＭ７５３の外部メモリに格納しておく。

ＥＬ表示装置に入力される映像信号を加算あるいは重み付け処理を行うことにより、表示画面に流れる電流を求め、または予測し、前記求めた電流などにより画像画面に黒帯状の非点灯領域を発生させ、この黒帯状の非点灯領域の大きさを変化させる。または、黒帯状の非点灯領域の幅は一定にし、映像信号の振幅を変化させることにより、表示画面に流れる電流の大きさが一定以上にならないように制御する。また、この制御により、電源回路から表示画面に流れる電流を一定以下となるようにすることができ、ＥＬ表示装置の発熱を抑制できる。また、電源回路（電源ＩＣ）が出力する電圧を可変することによりＥＬ表示装置の発熱を抑制できる。

（１７）ｄｕｔｙ比と表示領域１１３の分割数
点灯率が高くなると、黒挿入量（非表示領域１１２の面積）を多くする。したがって、一括の非表示領域１１２（非表示領域１１２の分割数０）で画像表示するとフリッカが目立つ。この対策としては、非表示領域１１２または表示領域１１３を分割する（図１２（ａ）は分割数０、図１２（ｂ）は分割数２である）。

したがって、本発明では、図６５に図示するようにｄｕｔｙ比に対応させて（基づいて）表示領域１１３（あるいは非表示領域１１２）の分割数を変化させている。分割数が多いほどフリッカは目立たなくなるが、動画表示性能は低下する。

ｄｕｔｙ比と点灯率は相関する項目である。したがって、点灯率が高くなると、表示画面２２に占める非表示領域１１２の割合を大きくする（表示領域１１３の割合を小さくする）。つまり、図６５の横軸は、ｄｕｔｙ比としているが、点灯率に置き換えても良い。ｄｕｔｙ比が小さい時は点灯率が高い、ｄｕｔｙ比が１／１あるいはその近傍は、点灯率が０％またはその近傍である。したがって、点灯率に基づいて表示領域１１３（非表示領域１１２）の分割数を変化させる。

（１８）他のＥＬ表示パネルおよびＥＬ表示装置への実施例の適用
以上の事項は、図１、図１０、図１８、図１９、図２１、図２３、図２５、図２６、図２７、２８、３０などの本明細書に記載のすべての画素構成についても同様に適用することができることは言うまでもない。以上の事項は、以下の本発明の他の実施例においても適用されることは言うまでもない。

短時間を調整することあるいは設定することにより、駆動用トランジスタ１１ａのモビリティばらつきを一定量、補償できる。短時間は、パネルの駆動用トランジスタ１１ａの特性に適合させて設定することが好ましい。

（１９）応用例
本実施形態の駆動方式を実施するＥＬ表示装置を表示ディスプレイとして用いた本実施形態の表示機器（ＥＬ表示装置）について説明をする。

（１９−１）第１の応用例
図１４は、ＥＬ表示装置の一例である情報端末装置の携帯電話の平面図である。筐体１４３にアンテナ１４１などが取り付けられている。１４２ａは、表示画面２２の明るさを変化させる切換キー、１４２ｂは電源オン／オフキー、１４２ｃがゲートドライバ回路１２ｂの動作フレームレートを切り替えるキーである。１４５はホトセンサである。ホトセンサ１４５は、外光の強弱にしたがって、ｄｕｔｙ比などを変化させて、表示画面２２の輝度を自動調整する。

（１９−２）第２の応用例
図１５はビデオカメラの斜視図である。ビデオカメラは撮影（撮像）レンズ部１５３とビデオカメラ本体１４３と具備している。本実施形態のＥＬ表示パネルは表示モニター１４４としても使用されている。表示画面２２は支点１５１で角度を自由に調整できる。表示画面２２を使用しない時は、格納部１５３に格納される。

（１９−３）第３の応用例
本実施形態のＥＬ表示パネルまたはＥＬ表示装置などはビデオカメラだけでなく、図１６に示すような電子カメラにも適用できる。本実施形態のＥＬ表示装置はカメラ本体１６１に付属されたモニター２２として用いる。カメラ本体１６１にはシャッタ１６３の他、スイッチ１４２ａ、１４２ｃが取り付けられている。

（２０）他の実施形態への適用
以上の本発明の実施例で説明した事項および内容は、以下に説明する他の実施形態にも適用できる。また、以上に説明した応用例、電源回路などに関する事項は、以下に説明する他の実施形態にも適用できる。

（第２の実施形態）
第２の実施形態のＥＬ表示装置について図１８に基づいて説明する。図１８は、本実施形態に係るＥＬ表示装置を示す模式的な回路図である。なお、以降に記載する実施制においては、以前に説明した事項（たとえば、図１１、図１２の点灯率制御、図３５のオン時間比率に関する事項、図３３、図３４の点灯率制御とｄｕｔｙ比制御、図１４、図１５、図１６の応用例など）に適用される。また、各事項が組み合わされて実施される。

第１の実施形態と異なる点は、第１の実施形態がＮチャネル型のトランジスタを用いて画素回路を構成しているのに対し、本実施形態はＰチャネル型のトランジスタを用いて画素回路を構成していることである。図１８の画素回路も、図１に示した画素回路とまったく同様に閾値電圧補正動作、移動度補正動作及びブートストラップ動作を行うことができる。また、トランジスタ１１ｃをオンオフ制御することにより、図１１、図１２などで説明したｄｕｔｙ制御を実現できる。また、後に説明する点灯率制御を実現できる。

図１９は、図１８の画素構成に対して、図１０と同様にスイッチ用トランジスタ１１ｄを追加した構成である。

なお、以上の実施形態では、画素行は１画素行ずつ選択し、映像信号の書込み、キャンセルを実施するとしたが、これに限定するものではない。例えば、複数画素行を同時に選択し、映像信号の書込み、キャンセルをしてもよい。図１９の実施例では、トランジスタ１１ｄをオンオフ制御することにより、図１１、図１２などで説明したｄｕｔｙ制御を実現できる。また、後に説明する点灯率制御を実現できる。

図２０は、図１９の画素構成はＰチェンネルトランジスタで構成したのに対して、Ｎチャンネルトランジスタで構成した実施例である。他の構成および動作は以前に説明した構成と同様であるので説明を省略する。

（第３の実施例）
（１）画素構成
図２１は本発明の第３の実施例の説明図である。なお、以前の実施例で説明した事項で共通することは説明を省略する。以下の説明では差異点を中心に説明をする。

図２１において、ソースドライバＩＣ１４は、リセット電圧Ｖｒｓｔおよび映像信号電圧Ｖｓｉｇを出力する。１水平走査期間の最初にリセット電圧Ｖｒｓｔを出力し、その後、映像信号電圧Ｖｓｉｇを出力する。一例として、リセット電圧Ｖｒｓｔは、５Ｖである。また、映像信号電圧Ｖｓｉｇは１〜５Ｖである。つまり、リセット電圧Ｖｒｓｔは、映像信号電圧Ｖｓｉｇの最大値か以上の高い電圧である。イニシャル電圧ＶＬは、１０Ｖである。つまり、リセット電圧Ｖｒｓｔより大きな電圧である。

（２）各トランジスタの動作
図２２は、各トランジスタの動作（ＯＮ、ＯＦＦ）を示している。なお、説明を容易にするため、ソースドライバＩＣ１４には、スイッチＳＷ１のオンオフにより映像信号電圧Ｖｓｉｇが印加されることとし、スイッチＳＷ２のオンオフによりリセット電圧Ｖｒｓｔが印加されるものとする。実際には、ＤＡ変換回路、オペアンプなどから構成されている。

リセット期間では、トランジスタ１１ｂがオンすることにより、リセット電圧Ｖｒｓｔが駆動用トランジスタ１１ａのゲート端子に印加される。また、スイッチ用トランジスタ１１ｃがオンすることにより駆動用トランジスタ１１ａのソース端子にイニシャル電圧ＶＬが印加される。このとき、スイッチ用トランジスタ１１ｄは、オフである。

次のオフセットキャンセル期間では、トランジスタ１１ｂがオン状態を継続し、リセット電圧Ｖｒｓｔが駆動用トランジスタ１１ａのゲート端子に印加される。また、スイッチ用トランジスタ１１ｃがオフすることにより駆動用トランジスタ１１ａのソース端子にイニシャル電圧ＶＬが印加されることは停止される。このとき、スイッチ用トランジスタ１１ｄは、オフである。このオンオフ状態に制御することにより、コンデンサ１９ａにオフセット電圧が保持される。

次の映像信号の書込み期間では、トランジスタ１１ｂがオン状態を継続し、また、スイッチＳＷ２がオフしてスイッチＳＷ１がオンし、映像信号電圧Ｖｓｉｇが駆動用トランジスタ１１ａのゲート端子に印加される。スイッチ用トランジスタ１１ｃおよびスイッチ用トランジスタ１１ｄはオフ状態である。このオンオフ状態に制御することにより、駆動用トランジスタ１１ａに電圧プログラムが実施される。つまり、コンデンサ１９ａに映像信号電圧＋オフセット電圧が保持される。

保持（発光期間）は、スイッチ用トランジスタ１１ｄをオンさせる。非発光期間は、スイッチ用トランジスタ１１ｄをオフさせる。スイッチ用トランジスタ１１ｄをオンオフ制御することにより、図１１、図１２のｄｕｔｙ比制御、図３４、図３３などの点灯率制御が実現される。

（第４の実施例）
（１）画素構成
図２３は本発明の第４の実施例の説明図である。第４の実施例では、画素１６を構成するトランジスタは、ＰチャンネルおよびＮチャンネルトランジスタで構成している。駆動用トランジスタ１１ａおよび映像信号を画素１６に印加するスイッチ用トランジスタ１１ｂはＮチェンネルトランジスタで形成され、ｄｕｔｙ比制御などを実現するスイッチ用トランジスタ１１ｄをＰチェンネルトランジスタで形成している。

図２３において、ソースドライバＩＣ１４は、リセット電圧Ｖｒｓｔおよび映像信号電圧Ｖｓｉｇを出力する。１水平走査期間の最初にリセット電圧Ｖｒｓｔを出力し、その後、映像信号電圧Ｖｓｉｇを出力する。一例として、リセット電圧Ｖｒｓｔは、２．５Ｖである。また、映像信号電圧Ｖｓｉｇは１〜５Ｖである。つまり、リセット電圧Ｖｒｓｔは、映像信号電圧Ｖｓｉｇの最大値以下最低値以上のア間にある電圧である。

（２）各トランジスタの動作
図２４は、各トランジスタの動作（ＯＮ、ＯＦＦ）を示している。なお、説明を容易にするため、ソースドライバＩＣ１４には、スイッチＳＷ１のオンオフにより映像信号電圧Ｖｓｉｇが印加されることとし、スイッチＳＷ２のオンオフによりリセット電圧Ｖｒｓｔが印加されるものとする。

リセット期間では、トランジスタ１１ｂがオンすることにより、リセット電圧Ｖｒｓｔが駆動用トランジスタ１１ａのゲート端子に印加される。スイッチ用トランジスタ１１ｄがオフ状態である。

リセット電圧Ｖｒｓｔは、最初最大値を印加し、次に所定値に変化させることが好ましい。たとえば、リセット電圧Ｖｒｓｔは、５Ｖを駆動用トランジスタ１１ａのゲート端子に印加し、次に２．５Ｖに変化させる。この変化により、コンデンサ１９ａによるつきぬけ電圧により、駆動用トランジスタ１１ａのドレイン端子の電位が低電位側にシフトする。したがって、次のキャンセル期間のキャンセル動作が良好になる。

次のオフセットキャンセル期間では、トランジスタ１１ｂがオン状態を継続し、リセット電圧Ｖｒｓｔが駆動用トランジスタ１１ａのゲート端子に印加される。なお、スイッチ用トランジスタ１１ｂをオフであってもよい。スイッチ用トランジスタ１１ｄは、オフ状態である。

この状態では、駆動用トランジスタのチャンネル間に電流がながれ、コンデンサ１９ａにオフセット電圧が保持される。

次の映像信号の書込み期間では、トランジスタ１１ｂがオン状態を継続し、また、スイッチＳＷ２がオフしてスイッチＳＷ１がオンし、映像信号電圧Ｖｓｉｇが駆動用トランジスタ１１ａのゲート端子に印加される。スイッチ用トランジスタ１１ｃおよびスイッチ用トランジスタ１１ｄはオフ状態である。このオンオフ状態に制御することにより、駆動用トランジスタ１１ａに電圧プログラムが実施される。つまり、コンデンサ１９ａに映像信号電圧＋オフセット電圧が保持される。

保持（発光期間）は、スイッチ用トランジスタ１１ｄをオンさせる。非発光期間は、スイッチ用トランジスタ１１ｄをオフさせる。スイッチ用トランジスタ１１ｄをオンオフ制御することにより、図１１、図１２のｄｕｔｙ比制御、図３４、図３３などの点灯率制御が実現される。

（３）第４の実施例の変更例１
図２５は、図２３の実施例につき抜けコンデンサＣｘを追加した構成である。図２５は、駆動用トランジスタ１１ａは、Ｎチャンネルトランジスタであり、映像信号を画素に印加するスイッチ用トランジスタ１１ｂもＮチャンネルトランジスタである。つまり、駆動用トランジスタ１１ａとスイッチ用トランジスタ１１ｂとは同極性のチャンネルトランジスタで構成されている。スイッチ用トランジスタ１１ｂを制御するゲート信号線１７ａは、画素１６の選択時は、低い電圧（ＶＧＬ）が印加され、非選択となる場合は、高い電圧（ＶＧＨ）が印加される。

したがって、画素１６が選択状態から非選択状態になる時は、ゲート信号線１７ａに電気的に接続されたコンデンサＣｘの一端子はＶＧＬ電圧からＶＧＨ電圧に変化する。コンデンサＣｘはＶＧＬ電圧からＶＧＨ電圧への変化をつき抜け電圧として他のコンデンサＣｘ端子（駆動用トランジスタ１１ａのゲート端子に接続されている）伝達する。そのため、ＶＧＬからＶＧＨ電圧の変化に比例した電圧が、駆動用トランジスタ１１ａのゲート端子に印加され、駆動用トランジスタ１１ａのゲート端子電圧を高い電圧の方向にシフトさせる。したがって、駆動用トランジスタ１１ａは電流を流しにくい方向に動作する。この動作により、より黒表示レベルが改善され、良好なコントラストを実現できる。

（４）第４の実施例の変更例２
図２６は、モビリティ補正用のコンデンサ１９ｂを形成した構成である。コンデンサ１９ｂにより、図８で説明したように補正用の電流Ｉｄｓが流れる。他の構成および動作は、図２３と同様である。この構成により、図８、図３５で説明した方式が実現でき、また、図８、図３５で説明した効果が期待できる。詳細は図８、図３５で説明しているので説明を省略する。

（５）第４の実施例の変更例３
図２７は、駆動用トランジスタ１１ａ、スイッチ用トランジスタ１１ｂをＮチャンネルトランジスタとし、ＥＬ素子１５に流す電流の経路をオンオフするトランジスタ１１ｅの位置を変更した構成である。駆動用トランジスタ１１ａをＮチャンネルトランジスタで形成することにより、ソース信号線１８に印加する映像信号電圧Ｖｓｉｇの電圧を０〜５Ｖと低くすることができる。

電圧Ｖｒ、アノード電圧Ｖｄｄをオンオフさせるスイッチ用トランジスタ１１ｅ、１１ｃをＰチャンネルトランジスタで形成している。スイッチ用トランジスタ１１ｃ、１１ｅをＰチャンネルトランジスタで形成することにより、トランジスタ１１ｃ、１１ｅの駆動電圧を低減できる。

なお、図２７にも図２５の突き抜けコンデンサＣｘ、図２６のモビリティ補正用コンデンサ１９ｂを形成してもよいことは言うまでもない。

（第５の実施例）
（１）画素構成
図２８は本発明の第５の実施例の説明図である。なお、以前の実施例で説明した事項で共通することは説明を省略する。以下の説明では差異点を中心に説明をする。

図２８において、ソースドライバＩＣ１４は、映像信号電圧Ｖｓｉｇを出力する。トランジスタ１１ｃは、イニシャル電圧ＶＬを駆動用トランジスタ１１ａのドレイン端子に印加する。一例として、映像信号電圧Ｖｓｉｇは１〜５Ｖである。イニシャル電圧ＶＬは０Ｖ以下の電圧である。つまり、イニシャル電圧ＶＬは、映像信号電圧Ｖｓｉｇの最低値以下の電圧である。

スイッチ用トランジスタ１１ｃは、コンデンサ１９ａの一端子にリセット電圧Ｖｓｄを印加するものである。リセット電圧Ｖｓｄを印加することにより、オフセットキャンセル動作を良好に実現できる。

（２）各トランジスタの動作
図２９は、各トランジスタの動作（ＯＮ、ＯＦＦ）を示している。リセット期間では、トランジスタ１１ｃがオンすることにより、イニシャル電圧ＶＬが駆動用トランジスタ１１ａのドレイン端子に印加される。スイッチ用トランジスタ１１ｂ、およびｄｕｔｙ比制御用のトランジスタ１１ｄはオフ状態である。

次のオフセットキャンセル期間では、トランジスタ１１ｂ、１１ｃ、１１ｄがオフ状態に制御される。このオンオフ状態に制御することにより、コンデンサ１９ａにオフセット電圧が保持される。

次の映像信号の書込み期間では、トランジスタ１１ｂがオン状態を制御され、映像信号電圧Ｖｓｉｇが駆動用トランジスタ１１ａのゲート端子に印加される。スイッチ用トランジスタ１１ｃおよびスイッチ用トランジスタ１１ｄはオフ状態である。このオンオフ状態に制御することにより、駆動用トランジスタ１１ａに電圧プログラムが実施される。つまり、コンデンサ１９ａに映像信号電圧＋オフセット電圧が保持される。

保持（発光期間）は、スイッチ用トランジスタ１１ｄをオンさせる。非発光期間は、スイッチ用トランジスタ１１ｄをオフさせる。スイッチ用トランジスタ１１ｄをオンオフ制御することにより、図１１、図１２のｄｕｔｙ比制御、図３４、図３３などの点灯率制御が実現される。

（３）第５の実施例の変更例
図３０は、スイッチ用トランジスタ１１ｃのドレイン端子を駆動用トランジスタ１１ａのゲート端子に接続した実施例である。他の動作は同様であるので説明を省略する。スイッチ用トランジスタ１１ｃをオンすることにより、リセット電圧ＶＬを駆動用トランジスタ１１ａのゲート端子に印加することができる。

なお、図３０にも図２５の突き抜けコンデンサＣｘ、図２６のモビリティ補正用コンデンサ１９ｂを形成してもよいことは言うまでもない。

（画素特性の測定と補正）
（１）画素構成
図４１において、画素１６は、１つのコンデンサ１９ａと５つのスイッチ用トランジスタ（１１ｂ、１１ｃ、１１ｄ、１１ｅ、１１ｆ）と１つの駆動用トランジスタ１１ａで構成される。トランジスタ１１ｂは、トランジスタ１１ａをダイオード接続（Diode-connected）させて、しきい値電圧を補償するためのしきい値電圧補償トランジスタである。トランジスタ１１ｆは、コンデンサ１９ａを初期化させるためリセット電圧Ｖｒｓｔを印加するための初期化トランジスタである。トランジスタ１１ｄは、ＥＬ素子１５の発光を制御するためのトランジスタである。

スイッチ用トランジスタ１１ｂ、１１ｆはオフリークと小さくする必要があるため、ディアルゲート以上の複数ゲート構成にする。ただし、スイッチ用トランジスタ１１ｂ、１１ｆのオフ特性が十分である場合は、シングルゲート構成であってもよい。

コンデンサ１９ａは、駆動トランジスタ１１ａのゲート端子の電位を保持する保持用のコンデンサである。

スイッチ用トランジスタ１１ｃは、ゲート信号線１７ａにゲート電極が接続され、ソース信号線１８にソース電極が接続され、ゲートドライバ回路１２ａからの選択信号によりオンオフ制御される。

駆動トランジスタ１１ａは、トランジスタ１１ｃのドレイン電極にソース電極が接続される。しきい値電圧補償トランジスタ１１ｂのソースまたはドレイン電極と、コンデンサ１９ａの第１の端子が共通接続され、駆動用トランジスタ１１ａのゲート電圧が決定される。したがって、駆動用トランジスタ１１ａは、ゲート電極に印加された電圧に相当する駆動電流を生成する。

しきい値電圧補償トランジスタ１１ｂは、前記駆動トランジスタ１１ａのゲート電極とソース電極との間に接続され、ゲート信号線１７ｃに印加されるスキャン信号に応答して駆動用トランジスタ１１ａをダイオード接続させる。したがって、前記スキャン信号によって駆動用トランジスタ１１ａは、ダイオードのような状態になり、駆動用トランジスタ１１ａのゲート端子に電圧Ｖｄａｔａ−Ｖｔｈ［Ｖ］が印加され、これは、前記駆動用トランジスタ１１ａのゲート電圧となる。なお、電圧Ｖｄａｔａは、ソースドライバＩＣ１４がソース信号線１８に出力された映像信号である。また、Ｖｔｈでは、駆動用トランジスタ１１ａにしきい値電圧である。

初期化トランジスタ１１ｆは、リセット電圧ラインＶｒｓｔとコンデンサ１９ａの第１の端子との間に接続され、ゲート信号線１７ｄのスキャン信号に応答して、前記コンデンサ１９ａに充填された電荷は前記リセット電圧ラインＶｒｓｔを介して放電させることによって、前記コンデンサ１９ａを初期化させる。

トランジスタ１１ｅは、第１の電源電圧ラインＶｄｄと駆動用トランジスタ１１ａのソース電極との間に接続され、ゲート電極に接続したゲート信号線１７ｂを介して伝達される発光制御信号によりオンとなり、第１の電源電圧Ｖｄｄを前記駆動用トランジスタ１１ａのソース電極に印加する。

トランジスタ１１ｄは、駆動用トランジスタ１１ａとＥＬ素子１５との間に接続され、ゲート電極に接続した前記ゲート信号線１７ｂを介して伝達される発光制御信号に応答して前記駆動用トランジスタ１１ａで生成される前記駆動電流を前記ＥＬ素子１５に伝達する。

コンデンサ１９ａは、第１の電源電圧ラインＶｄｄと駆動用トランジスタ１１ａのゲート電極との間に接続され、第１の電源電圧Ｖｄｄと前記駆動用トランジスタ１１ａのゲート電極に印加される電圧Ｖｄａｔａ−Ｖｔｈ［Ｖ］の電圧差に該当する電荷を１フレームの間に維持する。

なお、ゲート信号線１７に印加される電圧は、オフ電圧（ＶＧＨ）とオン電圧（ＶＧＬ）であり、ＶＧＨ電圧の印加により、スイッチ用トランジスタ１１（１１ｂ、１１ｃ、１１ｄ、１１ｅ、１１ｆ）がオフし、ＶＧＬ電圧の印加により、スイッチ用トランジスタ１１（１１ｂ、１１ｃ、１１ｄ、１１ｅ、１１ｆ）がオンする。ただし、図３に図示するように、ＶＧＨ電圧は、ゲートドライバ回路１２ａとゲートドライバ回路１２ｂで共通である。ＶＧＬ電圧は、ゲートドライバ回路１２ａでは、ＶＧＬ１とし、ゲートドライバ回路１２ｂでは、ＶＧＬ２としている。つまり、ゲートドライバ回路１２ａと１２ｂでは、オン電圧を異ならせている。

したがって、ゲート信号線１７ａ、ゲート信号線１７ｃに印加されるオン電圧はＶＧＬ１であり、ゲート信号線１７ｂ、ゲート信号線１７ｄに印加されるオン電圧はＶＧＬ２である。また、ＶＧＬ１＞ＶＧＬ２なる関係となるように設定されている。なお、ゲート信号線１７ａに印加されるＶＧＨとゲート信号線１７ｄに印加されるＶＧＨとを異ならせてもよい。

なお、本発明実施例において、駆動用トランジスタ１１ａはＰチャンネルトランジスタたがこれに限定するものでなく、Ｎチャンネルトランジスタであってもよい。この場合は、オン電圧がＶＧＨとなり、オフ電圧がＶＧＬとなる。また、また、駆動用トランジスタ１１ａのソース端子はアノード電圧Ｖｄｄと接続されているとして説明するが、これに限定するものではない。たとえば、カソード電圧Ｖｓｓあるいはグランド電圧ＧＮＤに接続されていてもよい。また、コンデンサ１８ａは、トランジスタ１１のゲート絶縁膜容量によるコンデンサで代用してもよい。

（２）画素１６に流れる電流回路
本発明は、ゲートドライバ回路１２を制御し、順次ゲート信号線１７ａを選択し、選択した画素行の駆動用トランジスタ１１ａあるいはＥＬ素子１５に流れる電流を順次測定する点にも特徴がある。つまり、画素行を選択し、規定の定電流をソース信号線１８に印加し、選択した画素行あるいは画素の駆動用トランジスタなどに流れる電流を測定する。測定は十分時間をかけて行われる。測定した電流から前記駆動用トランジスタのＶ−Ｉ特性（図３７を参照のこと）を推定する。映像信号は、推定されたＶ−Ｉカーブからプログラム電圧に変換され、前記プログラム電圧が画像表示時にソース信号線に印加される。

図３８は本発明のＥＬ表示装置およびその駆動方法の説明図である。図３８において、スイッチＳｘ（ｘ＝１〜ｎ）は、各ソース信号線１８に形成され、スイッチＳｘは主としてアナログスイッチで形成される。スイッチＳｘは、微弱な電流の検出だけであり、電流はほとんど流れないから高インピーダンスのもので十分である。

また、スイッチＳｘで入出力するのは電流だけでなく、電圧、電荷であってもよいことは言うまでもない。また、スイッチＳｘおよびスイッチＳｘを選択する選択回路３８３は、はソースドライバ回路（ＩＣ）１４内に形成することに限定されるものではなく、ソースドライバ回路（ＩＣ）１４外に形成してもよい。また、アレイ基板に直接に形成してもよい。また、プローブ針を各ソース信号線１８に接続し、各プローブ針をリレー回路などにより選択することにより、各ソース信号線１８に電圧を印加したり、電圧を出力したり、また、電流を印加したり、電流を取り出したりする構成が例示される。

スイッチＳｘは各ソース信号線１８に形成するとしたが、これに限定するものではなく、たとえば、奇数番目のソース信号線１８のみに形成してもよい。また、たとえば４の倍数に位置するソース信号線１８に形成してもよい。また、表示パネルの構成によっては、ゲート信号線１７にスイッチあるいはそれに類するものを形成もしくは接続してもよい。

本発明の構成は、各画素１６あるいは選択した画素１６に印加する電圧あるいは出力される電圧もしくは電流（ＥＬ素子１５に流れる電流、ＥＬ素子１５に流れ込む電流など）もしくはこれらに類する電流あるいは電圧を、検出あるいは出力もしくは選択して処理できるように構成するものであればいずれの構成であってもよい。

図３８の構成図は、ソースドライバ回路（ＩＣ）１４内にＡ／Ｄ変換（アナログーデジタル変換回路）、メモリ（フラッシュメモリなど）３８１などを形成または配置するとしたが、これに限定するものではない。たとえば、ソースドライバ回路（ＩＣ）１４に出力端子を設け、ここからソース信号線１８に印加あるいは出力されている電圧を出力し、この電圧を外部に配置または構成したＡ／Ｄ変換回路３８２に印加するように構成してもよい。メモリ３８１は外付け部品を用いてもよい。

選択回路３８３は外部クロックによりスイッチ回路Ｓ（Ｓ１〜Ｓｎ、ｎは画素行数）を順次選択し、出力端子８３に印加されている電圧をアナログ−デジタル変換回路（Ａ／Ｄ変換回路）３８２と接続する。

Ａ／Ｄ変換回路３８２は各ソース信号線１８に印加された電流を一例として抵抗Ｒで電圧に変換し、デジタル化して、ソースドライバ回路（ＩＣ）１４のメモリ３８１に保持する。各メモリのビット数は８ビットであり、メモリ３８１は、画素数分が作製または形成されている。

電流−電圧変換は、よく知られているオペアンプによる電流−電流変換回路などを採用してもよい。

また、本発明の電源回路（図４３など）を用いることにより、電流測定が容易に実現できる。電流測定の方法および方式は、図５８、図５９、図６０などを用いて後に説明を行う。

なお、画素の電流を測定するためには、ソースドライバＩＣ１４からソース信号線１８に一定値の所定電圧（たとえば、階調２５０番目の電圧）を印加し、この所定電圧に対する画素からの出力電流（駆動用トランジスタ１１ａまたはＥＬ素子１５に流れる電流）を測定する。好ましくは、所定電圧は複数（たとえば、所定電圧が２であれば、階調１２７番目と２５５番目など）とする。この複数の所定電圧から画素１６の特性を導き出し（求め）、画素に印加するプログラム電圧を求める。求められた複数の電圧が異なる場合は平均などの処理を行う。また、複数の所定電圧（図３７では階調番号）から、図３７（ｂ）のＶ−Ｉカーブを求め、求めたＶ−Ｉカーブからプログラム電圧を求める。

Ａ／Ｄ変換回路３８２により、出力端子８３に印加されている電圧（ソース信号線１８に流れる電流＝駆動用トランジスタ１１ａに流れる電流）をデジタル化するとしたが、これに限定するものではない。アナログ信号をサンプルホールドし、アナログ信号から電圧階調データを生成できる場合は、Ａ／Ｄ変換回路３８２は不要である。なお、説明に不要な箇所は省略している。また、本発明の他の実施例と組みあわせることができることもいうまでもない。

スイッチＳｘ（ｘ＝１〜ｎ）をクローズすることによりプログラム電圧がソース信号線に出力される。スイッチＳｉをクローズすることにより画素１６を流れる電流が出力される。

以上のことから、所定の階調電流Ｉ１を流すプログラム電圧Ｖ１を測定できることになる。前記プログラム電圧Ｖ１は駆動用トランジスタ１１ａの特性カーブ（ゲート電圧−出力電流（Ｖ−Ｉ）カーブ）の一点である。このＶ１から、特性カーブを推定できることになる。なお、プログラム電圧Ｖ１は特性カーブの任意の一点でよい。階調０番目の電圧Ｖ０であってもよい。ただし、階調０番目の定電流は０である。Ｖ０は電流０のときの駆動用トランジスタ１１ａのゲート端子電圧である。

表示画面３４の画素１６はレーザーアニ−ル特性ムラなどにより特性がばらついている。しかし、画素１６を流れる電流Ｉ１を測定し、測定した電流から大きさから各画素の特性を把握することができる。したがって、Ｖ１電圧の大きさから各画素１６の特性カーブを求めることができる。特性カーブは、Ｖ１データからマトリックステーブルあるいはルックアップテーブル９３１による変換によりリアルタイムに求める。また、単項あるいは多項の演算式により求めることもできる。

以上により電圧階調プログラムデータが求まる。つまり、映像階調データは推定あるいは求められたＶ−Ｉカーブで電圧階調プログラムデータに変換される。変換は画素１６ごとに行われる。電圧階調データの精度を高めるためには、電流階調回路１５４から複数の定電流を発生させ、各定電流を各表示画面３４の画素１６に流し、ソース信号線１８の電位を測定すればよい。

電流を測定するときは、ソースドライバＩＣ１４からソース信号線１８に所定電圧を流し、ゲートドライバ回路１２ａを選択し、選択された画素１６行の駆動用トランジスタ１１ａからＩ１電流を供給する。前記状態で、セレクタ回路３８３は、スイッチＳ１からＳｎを順次選択し、Ａ／Ｄ変換回路３８２でソース信号線１８の電位を測定する。Ａ／Ｄ変換回路３８２でデジタル変換された８ビットの電圧データは図９４（ａ）に図示するように、マトリックス状の配置されたＳＲＡＭに格納される。なお、８ビットに限定されるものではない。少なくとも４ビット以上あればいずれのビット数であってもよい。

以上の動作あるいは方式は、図４３〜図６０などで説明する本発明の電源回路または駆動方式を用いることにより容易に実現できる。Ｖｄｄ発生回路のスイッチＳＷ２、Ｖｓｓ発生回路のスイッチＳＷ１を制御（オープン、クローズ）することにより、容易に画素１６に流れる電流を測定できるからである。また、電流の測定で求めた各画素１６の特性データは、図５８などで説明しているフラッシュメモリ５８２に格納し（保持し）、格納したデータからプログラム電圧を求める（発生させる）。

スイッチＳ１〜ｓｎを順次選択し、１画素行の画素１６の駆動用トランジスタ１１ａの特性の測定を完了すると、ゲートドライバ回路１２ａを制御して選択位置を１画素行シフトさせ、次の画素行の画素１６の特性を測定する。

なお、以上の実施例では、表示画面２２のすべての画素に対応する所定電圧を印加し、それぞれの画素に流れる電流を測定あるいは取得あるいは検出するとしたが、これに限定するものではない。すべての画素を測定せずとも、任意の画素の周辺の画素の特性は類似しているからである。また、検出などする画素の電流は、電流値の絶対値である必要はない。電流は画素の特性を示すものであれば何でもよい。電流は相対的な値であればよく、電流と類するものであればよい。たとえば、電荷あるいは電荷の移動量、電圧の変化率などである。また、電流は最終の定常値でなくともよい。測定中の変化から最終値を予測して求める値としてもよい。

たとえば、図６２（ａ）に１画素置きの画素（斜線部に対応する画素）１６を測定し、測定していない画素１６は隣接した画素から作成する。図６２（ｂ）で図示するように、画素１６ｃの駆動電圧を求めるには、隣接した画素１６ａと画素１６ｂに定電流を流し、対応するソース信号線１８の電位を測定する。今、測定されたデータが画素１６ａは８、画素１６ｂは１２であるとする。画素１６ｃは（８＋１２）／２＝１０として求まる。以上のように電流は画素１６のそれぞれをすべて測定する必要はない。

また、画素１６は１画素ずつ測定する必要はない。たとえば、２画素行（複数画素行）を同時に選択して、２画素が加算された電流を測定してもよい。２画素を同時に測定する場合においても、画素に印加する所定電圧は同一の電圧を同時に印加すればよい。

複数画素行を選択する場合は、測定する画素行は隣接する必要はない。また、連続した１０画素行程度（つまり、ブロック的）にゲート信号線１７ａを選択し、ソース信号線１８に所定電圧を印加すればよい。

また、画素１６は１画素ずつ測定する必要はない。たとえば、２画素行（複数画素行）を同時に選択して、２画素が加算された電流を測定してもよい。２画素を同時に測定する場合においても、画素に印加する所定電圧は同一の電圧を同時に印加すればよい。

複数画素行を選択する場合は、測定する画素行は隣接する必要はない。また、連続した１０画素行程度（つまり、ブロック的）にゲート信号線１７ａを選択し、ソース信号線１８に所定電圧を印加すればよい。

以上の事項は、図３８、図３９、図４０、図４２などの方式においても適用される。

（３）画素を流れる電流の測定方法
図４２は電流の測定方法の説明図である。画素構成は、図４１の構成を例示している。

図４２（ａ）に図示するように、初期化トランジスタ１１ｆは、リセット電圧ラインＶｒｓｔとコンデンサ１９ａの第１の端子との間に接続され、ゲート信号線１７ｄのスキャン信号に応答して、前記コンデンサ１９ａに充填された電荷は前記リセット電圧ラインＶｒｓｔを介して放電させることによって、前記コンデンサ１９ａを初期化させる。

次に、図４２（ｂ）に図示するように、ソースドライバＩＣ１４から映像信号電圧Ｖｓｉｇはソース信号線１８を介して画素１６に印加される。この際、スイッチ用トランジスタ１１ｃ、１１ｂはオン状態である。この動作により、画素１６には所定電圧（映像信号電圧Ｖｓｉｇ）が画素１６に印加される（電圧プログラムされる）。コンデンサ１９ａは、第１の電源電圧ラインＶｄｄと駆動用トランジスタ１１ａのゲート電極との間に接続され、第１の電源電圧Ｖｄｄと前記駆動用トランジスタ１１ａのゲート電極に印加される電圧Ｖｄａｔａ−Ｖｔｈ［Ｖ］の電圧差に該当する電荷を所定期間の間保持する。

次に、図４２（ｃ）に図示するように、ソース信号線１８にアノード電圧Ｖｄｄを印加する。アノード電圧Ｖｄｄは、スイッチ用トランジスタ１１ｃがオンし、かつスイッチ用トランジスタ１１ｂがオープン状態であるため、駆動用トランジスタ１１ａからＥＬ素子１５に電流Ｉが流れる。この状態は、スイッチ用トランジスタ１１ｃがオフでスイッチ用トランジスタ１１ｅがオンされた状態と一致する。

つまり、映像信号電圧Ｖｓｉｇが印加されたとき、画素１６の駆動用トランジスタ１１ａの特性に応じた電流Ｉが図４２（ｃ）の状態で測定できることになる。この電流Ｉを図３８で説明した回路構成で測定する。したがって、各画素１６の駆動用トランジスタの特性ばらつきを容易に測定できる。なお、電流Ｉの測定の際、図４３〜図６０などで説明する電源回路を用い、ＶＧＨ、ＶＧＬ電圧の大きさあるいは値を調整、設定する。

図４２（ｃ）において、ソース信号線１８にＶｄｄ電圧を印加するとしたが、これに限定するものではない。Ｖｄｄ電圧は、駆動用トランジスタ１１ａがＥＬ素子１５に電流を流せる電圧であればよい。たとえば、Ｖｄｄ電圧が５Ｖの場合、図４２（ｃ）でソース信号線１８に印加する電圧（図４２（ｃ）ではＶｄｄ電圧としている）は、４．５Ｖであってもよい。また、５．５Ｖでもよい。

つまり、図４２（ｃ）で用いる電圧は、各画素１６に一定の電圧を印加し、電流Ｉを測定できればよい。また、図４２（ｃ）のＶｄｄ電圧を可変し、それぞれの電圧に対する電流Ｉを測定あるいは検出してもよい。検出された電流Ｉは平均化処理、Ｖ−Ｉ特性カーブの求めるなどを行う。また、一定の電圧を印加し、それぞれの電流Ｉを測定して平均処理をして精度を向上させることも好ましい方式である。

図４２（ｂ）の電圧書込み動作と、図４２（ｃ）の電流読み出し動作は、図６１のいずれの方法で実施してもよい。

図６１（ａ１）は、全画面２２に図４２（ｂ）の映像信号電圧Ｖｓｉｇ書込み動作を行っている。映像信号電圧Ｖｓｉｇを書き込む画素行を電圧書込み画素行と表示している。図６１（ａ２）は、図６１（ａ１）の処理後、全画面２２に図４２（ｃ）の電流検出（測定）動作を行っている状態を示している。電流を測定する画素行を電流読み出し画素行と表示している。

図６１（ａ１）（ａ２）は、全画面２２に画素行を順次選択し、映像信号電圧Ｖｓｉｇを画素行に書込み、次のフレームで、画素行を順次選択し、電流Ｉを測定する方式である。

図６１（ｂ１）（ｂ２）は、全画面２２に図４２（ｂ）の映像信号電圧Ｖｓｉｇ書込み動作を行いつつ、電流読み出しを行っている。映像信号電圧Ｖｓｉｇを書き込む画素行を電圧書込み画素行と表示している。電流Ｉを測定する画素行を電流読み出し画素行と表示している。

図６１（ｂ１）（ｂ２）は、全画面２２に画素行を順次選択し、映像信号電圧Ｖｓｉｇを画素行に書込み、また、画素行を順次選択し、電流Ｉを測定する方式である。

なお、ＥＬ素子１５を発光させ画像を表示する状態は図４２（ｄ）の状態である。スイッチ用トランジスタ１１ｅ、１１ｄをオンさせ、スイッチ用トランジスタ１１ｆ、１１ｂ、１１ｃをオフさせる。スイッチ用トランジスタ１１ｅ、１１ｄの一方または両方をオンオフ制御することにより、ｄｕｔｙ比制御、点灯率制御を実現できる。

（４）他の実施例
図３９は図３８の変形例である。図３９ではスイッチＳｘ、Ｍｘ（ｘ＝１〜ｎの整数）を具備している。スイッチＭｘを制御することにより、各画素１６あるいはソース信号線１８を流れる電流を選択して測定することができる。スイッチＳｘをオンオフ制御することによりソースドライバＩＣ１４からの映像信号電圧Ｖｓｉｇを各ソース信号線１８に印加できる。

（５）他の画素構成に対応する実施例
図３８の実施例は、画素４２に対応するものであった。他の構成であっても本発明が適用できる。図４０はその実施例である。図４０の画素１６は、図２５の画素構成の場合を例示している。なお、スイッチ用トランジスタ１１ｄは削除することがかのうである。

アノード電圧Ｖｄｄはゲート信号線１７ａから供給される。図４０のゲートドライバ回路１２ｂにはスイッチＳｘ、Ｍｘ（ｘ＝１〜ｎの整数）を具備している。スイッチＳｘを制御することにより、各画素１６あるいはゲート信号線１７ｂを流れる電流を選択して測定することができる。スイッチＭｘをオンオフ制御することによりゲートスドライバ回路１２ｂのシフトレジスタ回路４０１からのゲート信号線選択電圧を各ゲート信号線１７ｂに印加できる。他の構成は、図３８、図３９と同様であるので説明を省略する。

（電源回路）
図４３は、本発明のＥＬ表示装置の電源回路の説明図である。本実施形態の電源回路を用いることにより、検査、エージング、輝度調整などが容易に実現できるようになる。また、図４０、４２、６３などの駆動方式、調整方式が容易に実現できる。

電源回路４３２のＶｉｎ端子には、バッテリーからＶｉｎ電圧（電圧２．３Ｖ以上４．６Ｖ以下）が印加される。電源回路４３２は、ＥＬ表示装置に必要な電圧を発生させる。ＥＬ素子に供給する電圧（アノード電圧Ｖｄｄ、カソード電圧Ｖｓｓ）及びその電流は、ＤＣＤＣ回路により発生させる。

ＤＣＤＣ回路において正極性の電圧Ｖｄｄは、コイルＬｐを用いる。負極性の電圧Ｖｓｓは、コイルＬｎを用いる。すなわち、コイルを用いて共振させることにより必要な電圧値を発生させる。

Ｖｄｄは、ソースドライバ回路１４のアナログ電圧Ａｖｄｄと共通である（Ｖｄｄ＝Ａｖｄｄ）。Ａｖｄｄ電圧は、ソースドライバ回路１４の電源電圧である。アナログ電圧Ａｖｄｄは、映像信号の基準電圧としている。駆動用トランジスタ１１ａは、Ｐチャンネルトランジスタであるため、アノード端子はアノード電極（電圧Ｖｄｄ）と接続されている。すなわち、駆動用トランジスタ１１ａの基準電圧位置は、アノード電圧Ｖｄｄである。ソースドライバ回路３９のアナログ電圧をＡｖｄｄとし、Ａｖｄｄを基準（映像信号電圧がＡｖｄｄ電圧の時、映像信号の振幅電圧は、０Ｖである）とする。

また、Ａｖｄｄ＝Ｖｄｄすることにより、駆動用トランジスタ１１ａを映像信号でプログラム設定することが容易になる。また、ＥＬ表示装置で使用する電源数も削減できる。

画素１６の駆動用トランジスタ１１ａはＰチャンネルトランジスタである。Ｖｄｄ＝Ａｖｄｄとすることにより、階調電圧の電位とアノード電位Ｖｄｄが連動して変化するので、良好な階調表示を実現できる。電源回路（ＩＣ）４３２で発生するアノード電圧Ｖｄｄがバラツキにより変化しても、駆動用トランジスタ１１ａに印加する振幅電圧の基準位置は連動して変化する。したがって、駆動用トランジスタ１１ａを映像信号でプログラム設定する精度が良好になる。

なお、画素１６の駆動用トランジスタ１１ａがＮチャンネルトランジスタの場合は、映像信号の基準電圧をグランド（ＧＮＤ）電圧にする。

また、電源回路４３２は、リニアレギュレータ回路により、ソースドライバ回路のロジック電圧Ｄｖｄｄを発生する。Ｄｖｄｄ＝１．８５Ｖである。また、チャージポンプ回路により、ゲートドライバ回路１２の電源（ＶＧＨ、ＶＧＬ）を発生する。チャージポンプ回路は、正極性の電圧ＶＧＨには、コンデンサＣｐを使用する。チャージポンプ回路は、負極性の電圧ＶＧＬには、コンデンサＣｎを使用する。すなわち、コンデンサと発振回路で、チャージポンプ回路を構成し、必要な電圧値を発生させる。

なお、ＶＧＨ、ＶＧＬなど、ゲートドライバ回路１２で使用する電圧は、ソースドライバ回路１４に形成したチャージポンプ回路で発生させてもよい。この場合は、ソースドライバ回路１４のＶＧＨ、ＶＧＬ出力回路に、オフスイッチを形成する（ソースドライバ回路１４に出力オフ機能を持たせる）。

以下の実施形態では、電源回路４３２にＶＧＨ、ＶＧＬ、Ｖｒｓｔ電圧発生回路４３１を具備するとして説明する。ＶＧＬ、ＶＧＨ、Ｖｒｓｔ電圧発生回路４３１がソースドライバ回路１４に具備される場合は、ソースドライバ回路１４と電源回路４３２とを同期を取っても本実施形態を実施すればよい。

Ａｖｄｄ、Ｄｖｄｄ電圧は、レギュレータ回路で発生させてもよい。バッテリー電圧Ｖｉｎがレギュレータ回路に入力され、Ｄｖｄｄ電圧を発生させる。また、バッテリー電圧Ｖｉｎがレギュレータ回路に入力され、Ａｖｄｄ電圧を発生させる。

本実施形態は、エージング工程、欠陥検査、輝度調整などの調整対応するため、出力オープン機能を有する。

出力オープン機能はスイッチから構成する。図４３に示すように、各電圧発生回路４３１の出力段にスイッチ（ＳＷ１、ＳＷ２、ＳＷ３、ＳＷ４、ＳＷ５、ＳＷ６、ＳＷ７）が形成されている。

出力オープン機能とは、スイッチＳＷをオフ（ハイインピーダンス）にすることにより、電源回路４３２の出力端子に、別電圧を印加できる。例えば、Ｖｄｄ＝５Ｖとし、Ｖｄｄ出力端子のスイッチＳＷ２をオフにすることにより、Ｖｄｄ出力端子に７Ｖの電圧を印加できるようになる。Ｖｓｓ＝−３Ｖとし、Ｖｓｓ出力端子のスイッチＳＷ１をオフにすることにより、Ｖｓｓ出力端子に−５Ｖの電圧を印加できるようになる。

各端子のスイッチＳＷをオフさせることにより、各端子に外部電圧を印加したとき、オフリーク電流は１０μＡ以下となるように構成されている。この構成は、各スイッチＳＷを構成するＦＥＴのゲート端子にバッファ回路を介して電圧を印加する回路構成を採用することにより実現できる。

スイッチＳＷ１は、Ｖｓｓ電圧をオフ（ハイインピーダンス）にする機能を有する。スイッチＳＷ２は、Ｖｄｄ電圧をオフ（ハイインピーダンス）にする機能を有し、スイッチＳＷ３は、Ａｖｄｄ電圧をオフ（ハイインピーダンス）にする機能を有する。スイッチは、アナログスイッチ、ＭＯＳスイッチなどで構成される。

同様に、スイッチＳＷ４は、ソースドライバ回路１４で使用するロジック電圧Ｄｖｄｄをオフ（ハイインピーダンス）にし、スイッチＳＷ５は、ＶＧＨ電圧をオフ（ハイインピーダンス）にする。スイッチＳＷ６は、ＶＧＬ電圧をオフ（ハイインピーダンス）、スイッチＳＷ７は、Ｖｒｓｔ電圧をオフ（ハイインピーダンス）にする機能を有する。

なお、スイッチ（ＳＷ１〜ＳＷ７）は、明確にスイッチ回路を形成する必要はない。例えば、Ｖｄｄ発生回路４３１ｂに印加する発振電圧を停止することにより、等価的に、Ｖｄｄ出力がオフとなる場合は、スイッチＳＷ２の物理的形成は不要である。つまり、スイッチＳＷとは、各電圧発生回路４３１の動作を停止させる機能と考えても良い。

電源電圧の出力回路にはトランジスタ（ＦＥＴ）を具備しており、このＦＥＴからなるスイッチ、ダイオードと外付けコイル（Ｌｎ、Ｌｐ）で共振させて所定の電圧を発生させる。この共振させるＦＥＴのゲート端子にオフ電圧を印加する、またはオフにすることによりＦＥＴから電圧は出力されないようになる。結果的に、該当電源回路４３２の出力端子はオフ（ハイインピーダンス）になる。また、電源回路４３２に内蔵のダイオードに逆バイアスを印加して、ダイオードをオフさせてもよい。また、図４４に示すように、電源回路４３２の外部に、スイッチ回路４４１を外付け配置してもよい。スイッチＳＷはリレー回路などで構成することもできる。

また、電源回路４３２の出力段のトランジスタのゲート端子にオフ電圧を印加し、前記トランジスタのチャンネル間をハイインピーダンスにする。なお、電源回路４３２の出力段には保護ダイオードを形成し、保護ダイオードはリークが発生しないように十分に高い電圧に接続してオフ状態を維持する。

なお、出力オープン機能は、電源回路４３２に内蔵させることに限定されるものではない。例えば、図４４に示すように、ＳＷの部分をスイッチ回路４４１として別途設けてもよい。スイッチ回路４４１は、シリコンチップで形成し、フレキシブル基板７５５などに実装する。スイッチ回路４４１はＭＯＳ−ＦＥＴなどで構成する。

すなわち、本実施形態のオフ（ハイインピーダンス）にする機能とは、等価的に、電源回路４３２の端子を外部から見たとき、ハイインピーダンス状態にする機能であれば足りる。また、ハイインピーダンス状態にした時、またはハイインピーダンス状態になった時、電源回路４３２の端子を外部に別の電圧を印加できる構成であれば足りる。

本実施形態の電源回路は、負電源側のダイオード、ＦＥＴを内蔵している。また、ＳＭＢｕｓなどの標準データバスを具備し、標準データバスに伝送するコマンドにより、出力電圧などを設定できる。

コマンドにより設定できる電圧は、ＶＧＨ電圧、ＶＧＬ電圧、Ｖｓｓ電圧、Ｖｒｓｔ電圧である。これらの電圧は、０．５Ｖキザミで設定できるように構成されている。なお、ＶＧＨはＶＧＨ１、ＶＧＨ２と２種類の電圧を発生させ、ＶＧＬはＶＧＬ１、ＶＧＬ２と２種類の電圧を発生させてもよい。

電圧の可変は、電源回路４３２内部に、ＤＡ変換回路を設けることにより容易に実現できる。また、出力オープン機能もコマンドで制御することができる。例えば、標準データバス（ＳＭＢｕｓ、Ｉ２Ｃバスなど）を介したコマンド制御により、Ｖｓｓ電圧端子をオフにできる。コマンドにより、どのスイッチをオンさせるかオフさせるかを指定する。

図４５は、ＶＧＨ電圧、ＶＧＬ電圧、Ｖｄｄ電圧、Ｖｓｓ電圧、Ｖｒｓｔ電圧、Ａｖｄｄ電圧の設定値である。設定値は、コマンドの’値’により、０．５Ｖキザミで設定されている。ＶＧＨ電圧の設定値は、Ａｖｄｄ電圧の設定値よりも１．０Ｖ以上（少なくとも０．５Ｖ以上）高く設定できるように構成する。ＶＧＬ電圧の設定値は、Ｖｓｓ電圧と同一の値を設定できるように構成する。

なお、図４５の各電圧の値は、ＥＥＰＲＯＭ５８３（図５８）に格納しておき、使用状態に合わせて変更できるように構成しておくことが好ましい。例えば、図４５では、ＶＧＨの値０では、５．０Ｖであるが、この値をＥＥＰＲＯＭ５８３から読み出し、４．５Ｖに変更する。キザミ値もＥＥＰＲＯＭ５８３に格納されたデータにより変更できるように構成しておくことが好ましい。

ＶＧＨ電圧、ＶＧＬ電圧、Ｖｄｄ電圧、Ｖｓｓ電圧、Ｖｒｓｔ電圧、Ａｖｄｄ電圧は、本実施形態のパネルの調整工程で、可変して用いる。また、ピーク電流抑制駆動で可変して用いる。

ＶＧＨ電圧は、５．０Ｖ以上９Ｖ以下であり、この範囲を０．５Ｖキザミで設定可能である。また、必要に応じて１０ｍＶキザミで設定できるように構成することもできる。以上の事項は他の電圧に対しても同様である。なお、本実施形態では、説明を容易にするため、基本的には電圧のキザミは０．５Ｖであるとする。しかし、これに限定するものではない。

一例として、ＶＧＬ電圧は、−６．０Ｖ以上−０．５Ｖ以下であり、この範囲を０．５Ｖキザミで設定可能である。Ｖｓｓ電圧は、−６．０Ｖ以上−０．５Ｖ以下であり、この範囲を０．５Ｖキザミで設定可能である。

出力オープン機能は、ハード端子による制御でオン／オフしてもよい。例えば、電源回路４３２の１番ピンはＴＥＳＴ１、２番ピンをＴＥＳＴ２とする。ＴＥＳＴ１を’Ｈ’とすることにより、Ｖｄｄ端子とＶｓｓ端子が出力オフにする。また、’Ｌ’とすることにより、Ｖｄｄ端子とＶｓｓ端子を電圧出力状態にする。ＴＥＳＴ２を’Ｈ’とすることにより、ＶＧＨ端子とＶＧＬ端子が出力オフにする。’Ｌ’とすることにより、ＶＧＨ端子とＶＧＬ端子を電圧出力状態にする。

なお、出力オープン機能とは、主として電圧出力端子を外部から切り離された状態を意味し、前記端子などに他の電源からの電圧または電流を印加しても、前記電源ＩＣ４３２などに前記他の電源からの電流が、前記電源ＩＣ４３２などに流入しない、または、前記他の電源からの電流が流出しない状態、またはこれと類する状態を意味する。また、これらに類する技術的思想である。

また、複数のピンにロジック電圧設定することにより、ＶＧＨ電圧を５．０Ｖから８．０Ｖのいずれかの電圧を設定し、端子から出力できるように構成する。なお、図４６にＴＥＳＴモードの出力電圧と、放電回路（図４７）の関係を図示している。

各電源の出力には、放電回路（ディスチャージ回路）が形成されている。ディスチャージ回路を図４７に示す。図４７は、一例としてＶｓｓの出力段であるが、他の出力段Ｖｄｄ、Ａｖｄｄ、ＶＧＨ、ＶＧＬ、Ｖｒｓｔにも形成されている。オフスイッチＳＷ１がオフの場合に、スイッチＳ１をオンさせて、抵抗Ｒと介して、Ｖｓｓ端子に充電された電荷を放電する。抵抗Ｒの抵抗値は、ＤＣＤＣ回路に関連する出力（Ｖｓｓ、Ｖｄｄ）は、３０〜１００Ωとする。チャージポンプ回路に関連する出力（ＶＧＨ、ＶＧＬ）は、２００〜１ｋΩとする。以上のように抵抗Ｒの値は、ＤＣＤＣ回路による発生させる電圧よりもチャージポンプ回路で発生させる電圧の方を大きくする。

ディスチャージ回路を構成するスイッチＳ１も、コマンド設定により動作するように構成されている。すなわち、ディスチャージ動作をさせるか否かは、コマンドで設定できる。

また、図４８のように、ＴＥＳＴ＝３の時、Ａｖｄｄは放電なしとしてもよい。放電回路は、ディスチャージ回路とも呼ぶ。図４６では、ＭＯＤＥ０で、全電圧（Ａｖｄｄ〜Ｖｓｓ）の出力端子をディスチャージ状態に保持している。このことはＥＬ表示装置を外部ノイズから保護する上でも重要である。また、ＭＯＤＥ１のＯＮ１コマンドのみが指定されているときは、Ｖｄｄ端子とＶｓｓ端子とディスチャージ状態に保持しておくことも重要である。

ＯＮ１コマンドのみの場合は、ソースドライバ回路１４及びゲートドライバ回路１２に使用する電圧（Ａｖｄｄ、ＶＧＨ、ＶＧＬ、Ｖｒｓｒ）の端子にはディスチャージせず、ＥＬ素子３５に印加する電圧端子はディスチャージさせる。ＯＮ１及びＯＮ２コマンド発生時（ＭＯＤＥ３）では、すべての電圧端子はディスチャージしない。

なお、電源回路（電源ＩＣ）４３２の起動はソフトスタート回路の動作あるいは作用によりラッシュ電流が流れないように制御される。ソフトスタート時間は、３ｍｓｅｃ以上２０ｍｓｅｃ以下の時間に設定される。

また、電源回路（電源ＩＣ）４３２には、過電流防止回路およびサーマルシャットダウン回路が形成されている。過電流防止回路が動作する時間は、５０ｍｓｅｃ以上２００ｍｓｅｃ以下の時間に設定される。

以上のように、図４８のＴＥＳＴ状態でも、ディスチャージ（放電）を動作させる。ＴＥＳＴ０は、通常の動作状態である。Ａｖｄｄ，ＶＧＨ、ＶＧＬ、Ｖｒｓｔ、Ｖｄｄ、Ｖｓｓの出力は、図５０のＭＯＤＥに従って放電回路が動作する（放電回路ＯＮ）。ＴＥＳＴ１、ＴＥＳＴ２、ＴＥＳＴ３では放電回路が動作しない（放電回路ＯＦＦ：非動作状態）。なお、図５１に示すように、ＴＥＳＴ３で、放電回路を動作可能状態にしてもよい。

放電回路は、図４７に示すように、スイッチＳ１、放電抵抗Ｒから構成される。放電抵抗Ｒは、端子または配線（図４７では一例としてＶｓｓ端子またはＶｓｓ配線）に充電された電荷を放電するのに使用される。スイッチＳ１は電源回路４３２の出力電圧を停止する時、電源電圧の値を変化させる時に動作する。

本実施形態の電源回路４３２は、ＤＣＤＣ回路の発振周波数もソースドライバ回路１４からのコマンドで設定できる。

発振周波数は、０．６ＭＨｚ、１．２ＭＨｚ、１．８ＭＨｚの複数から１つを選択する。発振周波数は、０．６ＭＨｚ、１．２ＭＨｚ、１．８ＭＨｚと整数倍に設定できるようにする。発振周波数の１つは、１．０〜１．５ＭＨｚ内に設定する（本実施形態では、１．２ＭＨｚが該当する）。

発振周波数は、図４９に表で示す。発振周波数も電源回路に内蔵する複数の抵抗から１つを選択することにより容易に実現できる。発振周波数は、ＦＬコマンドの設定により、発振周波数が変更できる。発振周波数が低いと、電源回路の外付けコイル（Ｌｐ、Ｌｎ）のサイズが大きくなる。変換効率は高くなる。電源回路の外付けコイルのサイズが大きくなる。変換効率は高くなる。発振周波数が高いと、電源回路の外付けコイルのサイズが小さくなる。変換効率は低くなることが多い。

本実施形態の電源回路は携帯電話に用いる。本実施形態は、携帯電話の通信方式により、発振周波数を切り替えて使用する。ＣＤＭＡ方式の場合は、ＤＣＤＣの発振周波数を０．６ＭＨｚとする。ＧＳＭ方式の場合は、１．２ＭＨｚで使用する。本実施形態は、ＣＤＭＡ方式で使用する場合と、ＧＳＭ方式で使用する場合とで、コマンドにより、発振周波数を変更する。すなわち、携帯の受信方式に対応させて発振周波数を切り替える。

図４６は、本実施形態の電源回路の動作モードであるテストモード（ＴＥＳＴ）で、ディスチャージ（放電）回路の動作の有無を記載している。図４６において、「○」は、対応する電圧が出力されることを示し、「×」は、出力されていないことを示す。ＯＮは、放電回路が動作していること（図４７でスイッチＳ１がオンしていること）を示し、ＯＦＦは、放電回路が非動作状態であること（図４７でスイッチＳ１がオフしていること）を示している。

例えば、ＴＥＳＴモードの値が１（設定値１）では、Ａｖｄｄ、ＶＧＨ、ＶＧＬ、Ｖｄｄ、Ｖｒｓｔ、Ｖｓｓが出力されており、放電回路がＯＮしていることを示している。ＴＥＳＴモードの値が２（設定値２）では、Ａｖｄｄ、ＶＧＨ、ＶＧＬが出力されており、放電回路がＯＦＦしていることを示している。

本実施形態の電源回路４３２には、図５０に示すように、ＭＯＤＥがある。

ＭＯＤＥとは、電源回路４３２の立ち上げ及び立ち下げシーケンスを行うものである。シーケンスを行うのに、ＯＮ１とＯＮ２がある。

ＭＯＤＥ＝０（ＭＯＤＥコマンドの値０、ＭＯＤＥ０）では、ＯＮ１及びＯＮ２がともに０（オフ）である。

ＭＯＤＥ＝１（ＭＯＤＥコマンドの値１、ＭＯＤＥ１）では、ＯＮ１＝１（オン）で、ＯＮ２＝０（オフ）である。

ＭＯＤＥ＝２（ＭＯＤＥコマンドの値２、ＭＯＤＥ２）では、ＯＮ１＝０（オフ）であり、ＯＮ２が１（オン）である。ＭＯＤＥ＝３（ＭＯＤＥコマンドの値３、ＭＯＤＥ３）では、ＯＮ１及びＯＮ２がともに１（オン）である。なお、図５０において、○は、該当する電圧が出力されていることを、×は、該当する電圧が出力されていないことを示している。

ＯＮ１＝１は、ソースドライバ回路１４及びゲートドライバ回路１２の電源電圧（Ａｖｄｄ、ＶＧＨ、ＶＧＬ、Ｖｒｓｔ）の立ち上げをする。ＯＮ２＝１（オン）は、アノード電圧Ｖｄｄ、カソード電圧ＶｓｓをＥＬ表示装置に供給する。

立ち上げシーケンスでは、本実施形態は、ＯＮ１を設定し、次にＯＮ２を設定する。立ち上げシーケンスでは、まず、ゲートドライバ回路１２及びソースドライバ回路１４を動作した後に、ＥＬ素子３５に供給するアノード電圧などを印加する。この状態が反転すると、ＥＬ表示装置が不要な発光状態が発生する。

立ち下げシーケンスでは、本実施形態は、ＯＮ２を解除し（ＯＮ２＝０）、次にＯＮ１を解除する（ＯＮ１＝０）。立ち下げシーケンスでは、まず、アノード電圧Ｖｄｄ、カソード電圧Ｖｓｓを切断してから、ゲートドライバ回路１２及びソースドライバ回路１４の電圧をオフにしないと、アノード端子からのソースドライバ回路１４への逆流により、ソースドライバ回路などが破壊される場合がある。

以上により、ＭＯＤＥ＝２の状態は発生してはならない。立ち上がりシーケンスにおいて、ノイズなどにより、ＭＯＤＥ＝３が最初にとなった場合は、まず、ＭＯＤＥ１を設定し、ＭＯＤＥ３を実行する。また、立ち上がりシーケンスにおいて、ノイズなどにより、まず、最初にＭＯＤＥ＝３となった場合は、まず、ＭＯＤＥ１を設定し、ＭＯＤＥ３を実行する。以上のように、本発明は、各動作が異常状態から動作した場合に、自己修正するロジックを内蔵している。

立ち下げシーケンスの場合は、ＭＯＤＥ３の状態から、ＯＮ２＝０となる、ＭＯＤＥ１の状態となり、最後にＭＯＤＥ０の状態となる。

ＭＯＤＥ０では、全出力電圧がオフである。ＭＯＤＥ１では、ソースドライバ回路１４のアナログ電圧Ａｖｄｄ、ゲートドライバ回路１２の電圧（ＶＧＨ、ＶＧＬ）がオン状態、アノード電圧Ｖｄｄ、カソード電圧Ｖｓｓがオフ状態である。ＭＯＤＥ２、ＭＯＤＥ３では、ソースドライバ回路１４のアナログ電圧Ａｖｄｄ、ゲートドライバ回路１２の電圧（ＶＧＨ、ＶＧＬ）がオン状態、アノード電圧Ｖｄｄ、カソード電圧Ｖｓｓがオン状態である。しかし、ＭＯＤＥ２は、設定禁止状態である。

図５１は、ＭＯＤＥに対するディスチャージ動作（図４７を参照のこと）の設定状態を示している。図５１において、「○」が、ディスチャージ動作をおこなっていること（図４７のように、対応するスイッチＳ（図４７では、スイッチＳ１）がオンしていること）を示している。「×」は、スイッチＳがオフであること(ディスチャージ動作していないこと）を示している。

ＭＯＤＥ０では、全出力電圧がオフであるため、全端子が、ディスチャージ状態である。ＭＯＤＥ１では、ソースドライバ回路１４のアナログ電圧Ａｖｄｄ、ゲートドライバ回路１２の電圧（ＶＧＨ、ＶＧＬ）がオン状態、アノード電圧Ｖｄｄ、カソード電圧Ｖｓｓがオフ状態であるため、アノード電圧Ｖｄｄ、カソード電圧Ｖｓｓのみが、ディスチャージ状態である。ＭＯＤＥ２、ＭＯＤＥ３では、ソースドライバ回路１４のアナログ電圧Ａｖｄｄ、ゲートドライバ回路１２の電圧（ＶＧＨ、ＶＧＬ）がオン状態、アノード電圧Ｖｄｄ、カソード電圧Ｖｓｓがオン状態である。したがって、全出力のディスチャージは非動作である。ＭＯＤＥ２は、設定禁止状態である。

以上のように、電圧出力されていない端子を、ディスチャージ状態にすることにより、ＥＬ表示装置の不要な動作または誤動作を防止するとともに、ＥＬ表示装置が電気的に破壊されることを防止できる。

オン／オフ端子は、電源回路を起動させる端子である。オン／オフ端子にクロック信号が印加されると、Ｄｖｄｄ電圧を出力する。クロック信号は、信号の立ち上がりまたは立ち下げを検出し、複数回のクロック信号の立ち上がりまたは立ち上がりエッジを検出するとロジック電圧Ｄｖｄｄを出力する（図５２を参照）。

クロック信号は、本実施形態のＥＬ表示装置に印加される映像信号クロックまたは水平同期信号ＨＤを用いる。映像信号は、本実施形態のＥＬ表示装置が組み込まれた機器のグラフィックコントローラが発生する。

図５２に示すように、クロック（ＣＬＫ）信号の立ち上がりを検出し、電源回路４３２内のカウンタ５３１をカウントアップする（図５２、図５３、図５５を参照のこと）。クロックが３クロック入るとＤｖｄｄ電圧が出力される。この電源立ち上がりまでに必要なクロック数は、コマンドで設定できるように構成されている。図５２では、ａ点で３クロックであるため、Ｄｖｄｄを出力する。もちろん、クロック信号の検出は、クロックの立ち下げを検出してもよい。また、クロックの両エッジを検出してもよい。クロック間隔が一定以上短いとカウントはしない。この設定は、電源回路４３２に内蔵するローパスフィルタで設定する。

クロックが一定期間、遮断されると、Ｄｖｄｄ電圧の出力を停止する。図５２では、Ｔ１期間が３０ｍｓｅｃ以上であると出力を停止する。同時に、カウンタ５３１のカウント値はクリアされる。したがって、カウンタ５３１のカウントは０から開始する。

なお、図５２の実施形態では、Ｄｖｄｄ電圧をクロックでオン／オフ（出力、停止）させるとしたが、これに限定するものではない。例えば、Ｖｄｄ、Ｖｓｓ電圧、ＶＧＨ、ＶＧＬ電圧をオン／オフ制御してもよい。また、３クロック目でＶＧＨ、ＶＧＬ電圧などゲートドライバ回路１２で必要なチャージポンプで出力する電圧を出力させ、３０クロック目でＶｄｄ、ＶｓｓなどＥＬ素子３５に供給するＤＣＤＣ電圧を出力するように構成してもよい。

立ち下げも同様である。３０ｍｓｅｃで、Ｖｄｄ、ＶｓｓなどＥＬ素子３５に供給するＤＣＤＣ電圧を停止し、同時に放電回路（図４７、図５１を参照）を動作させ、１００ｍｓｅｃ後に、ＶＧＨ、ＶＧＬ電圧などゲートドライバ回路１２で必要なチャージポンプで停止（同時に放電回路を動作）するように構成してもよい。すなわち、クロックの個数またはクロックの間隔で電圧出力を制御する。

Ｄｖｄｄ電圧は、ソースドライバ回路１４のロジック電圧である。ＤＶｄｄ電圧が立ち上がると、Ｉ２Ｃバス（またはＳＭｂｕｓ）の電源が供給され、ソースドライバ回路１４と電源回路４３２間のコマンド通信が可能になる。ソースドライバ回路１４は、Ｉ２Ｃバス（またはＳＭｂｕｓ）を介して電源回路４３２にオンシーケンスコマンド（オンコマンド）を伝送し、電源回路４３２は、他の電圧（ＶＧＨ、ＶＧＬ、Ｖｓｓ、Ｖｄｄなど）を出力する。

電源回路４３２の立ち下げ（電圧出力の停止）は、ソースドライバ回路１４から電源回路４３２へのオフシーケンスコマンド（オフコマンド）により行われる。なお、図５２に示すクロック信号（ＣＬＫ）が中断することによっても電源回路４３２はオフ状態になる。

Ｄｖｄｄ電圧は、ソースドライバ回路１４で使用されるロジック電圧である。まず、最初にロジック電圧が入力されないと、ソースドライバ回路１４のロジック動作が開始せず、ＥＬ表示装置の開始シーケンスが実施されない。しかし、常時（ＥＬ表示装置を使用しないときも）、ＤＶｄｄの電圧発生回路４３１ｃを起動しておくと、電力を使用する。図５２、図５３のように、クロックでＤｖｄｄ発生回路を起動させるように構成すれば、不要な電力消費はない。また、クロックが一定期間入力されないと、Ｄｖｄｄ回路を非動作状態になるように構成すれば、不要な電力消費はない。

なお、図５２の実施形態ではクロックの入力により、ＤＶｄｄ電圧が立ち上がるとしたが、本実施形態はこれに限定するものではなく、Ａｖｄｄ電圧など他の出力電圧を立ち上げるように構成しても良い。また、電圧が立ち上がるクロック数はコマンドなどにより設定できるように構成することが望ましい。立ち下げの時間Ｔ１もコマンドなどにより設定できるように構成することが好ましい。

また、カウンタの値は、クロックが一定時間以上ない場合はクリアされるように構成することが好ましい。例えば、２のクロック信号（ＣＬＫ）が入力されても、３番目のクロック信号（ＣＬＫ）までの間隔が２０ｍｓｅｃ以上あると、電源回路４３２内のカウンタがクリアされ、カウンタを０に戻すように構成する。また、電源回路４３２がオフシーケンスを受けつけた場合も、カウンタはクリアされる。クリアされるまでの時間は、コマンドにより設定できるように構成されている。

クリアされるまでの時間Ｔ１は、クロックとして垂直同期信号を使用することを想定される。したがって、３０フレームの場合、３５ｍｓｅｃ以上にする必要がある。また、ノイズによるカウントアップの誤動作を防止するため、１００ｍｓｅｃ以下（０．１Ｈｚ）にする必要がある。また、映像信号のメインクロックで動作するように構成する。表示装置の画像クロックが３ＭＨｚであれば、３ＭＨｚで動作するように構成する。しかし、余り高速なクロックで動作するように構成すると、外部ノイズで簡単に誤動作する。したがって、１０ＭＨｚ以下にする。したがって、クロックは、０．１Ｈｚ以上１０ＭＨｚ以下にする。クロックは、水平同期信号（ＨＤ）を使用することが好ましい。水平同期信号は、８ＫＨｚ以上３０ＫＨｚ以下程度である。したがって、クロックは、８ＫＨｚ以上１０ＭＨｚ以下で動作するように構成する。

また、短時間で異常なクロック（外部ノイズ）入力による誤動作を防止するため、コンデンサなどのよるノーパスフィルタを形成しておく。

カウンタ５３１は、電源ＩＣ４３２がオフされると、クリアされる。また、ＥＬ表示装置のソフトウェアリセットまたはハードウェアリセットが入力されるとクリアされる。また、電源ＩＣ４３２がオンされるときに、初期クリアされる。

また、Ｄｖｄｄ電圧は、３クロック信号（ＣＬＫ）で出力し、図５５に示すように、Ａｖｄｄ電圧は、５クロック信号（ＣＬＫ）で出力するように構成しても良い。すなわち、クロック信号（ＣＬＫ）数により、立ち上がる電圧を指定できるように構成する。立ち下げ電圧においても同様に構成しても良い。カウント設定するクロック数は、２以上５以下が好ましい。ノイズによる誤動作防止と起動時間を短くするためである。

また、一度、カウントが規定値に達した後は、ソースドライバ回路１４からリセット信号が電源回路４３２に入力されない限り電圧出力を停止しないように構成してもよい。

Ｄｖｄｄ電圧は、レギュレータを用いて発生する。レギュレータは、動作状態であると、リーク電流が流れ電力を消費してしまう。図５２、図５３のように、クロックを検出してレギュレータを起動するように構成すれば、リーク電流の発生はない。したがって、ＥＬ表示装置が非動作状態では、電力を消費しない。

本実施形態の電源回路４３２は、クロック信号（ＣＬＫ）が入力されている時に、オンコマンドが入力されることにより、電圧が出力されるように構成されている。また、クロック信号（ＣＬＫ）が入力されている時に、オフコマンドが入力されることにより、電圧出力を停止する。また、出力端子をオフにする。

但し、本実施形態はこれに限定するものではない。例えば、図５６に図示しているように、強制的に電圧を出力されるオン／オフ端子（ハードピン）を設けても良い。図５４も同様である。

次に、立ち上がりシーケンスについて図５８を用いて説明をする。

電源回路４３２に、水平同期信号（ＨＤ）またはメインクロック（ＣＬＫ）が入力されると、Ｄｖｄｄ発生回路４３１ｃ（図５３）により、クロックをカウントし、規定のクロック数をカウントすると、Ｄｖｄｄ発生回路のレギュレータが動作する。レギュレータ回路は、入力されたバッテリー電圧Ｖｉｎをレギュレータして１．８５Ｖ（１．８Ｖ系）を出力する。

以上のように、電源回路４３２にコネクタ５８１から供給される信号または電圧は、ＣＬＫまたはＨＤと、Ｖｉｎだけである。パネル３４とフレキシブル基板７５６とはＡＣＦ７５５で電気的に接続が取られている。したがって、電源回路４３２から出力される電源電圧数が多くてもコストが高くなることはない。なお、電源回路４３２は、フレキ基板あるいはプリント基板５８６にプリップチップ実装（ＣＯＦ実装）されている。フレキ基板５８６などは接続部５８５でパネルと接続されている。

なお、アノード電圧Ｖｄｄはレギュレータ（ＲＥＧ）ＩＣ５８７で電圧を低下させてＶｄｄ電圧としている。つまり、ソースドライバＩＣ１４のアナログ電源電圧ＡＶｄｄをアノード電圧Ｖｄｄより高くしている。ＡＶｄｄ−Ｖｄｄは１．０Ｖ以下０．１Ｖ以下とする。

１．８５Ｖはソースドライバ回路１４などのロジック電圧である。ロジック電圧Ｄｖｄｄは、ＳＭＢｕｓの電源であり、また、ＥＥＰＲＯＭ５８３、フラシュメモリ５８２の電源電圧である。したがって、Ｄｖｄｄ電圧が発生することにより、ＥＬ表示装置のロジック系が起動状態になる。

ソースドライバ回路１４は、ロジック電圧Ｄｖｄｄが入力され、外部３線シリアルバスから、リセット信号コマンドが入力されると、立ち上がりシーケンスを開始する。

リセット信号コマンドをソースドライバ回路１４が受信し、電源回路４３２の初期化が完了（図５０において、ＭＯＤＥ０）すると、ソースドライバ回路１４は、ＳＭＢｕｓを介して、電源回路４３２にオンコマンド（ＯＮ１、ＯＮ２：図５０）を送る。基本的にオンシーケンスは、ＭＯＤＥ０（ＯＮ１、ＯＮ２はオフ）→ＭＯＤＥ１（ＯＮ１のみオン）→ＭＯＤＥ３（ＯＮ１、ＯＮ２はオン）である。

ＯＮ１コマンドにより、ＡＶｄｄ電圧（ソースドライバ回路１４のアナログ電圧）、ＶＧＨ、ＶＧＬが出力される。ＡＶｄｄとアノード電圧Ｖｄｄは同一電圧である（図４４なども参照のこと）が、ＡＶｄｄはＯＮ１で出力されるが、アノード電圧Ｖｄｄは、ＳＷ２がオフ状態であるため、出力されない。ＳＷ２はＯＮ２コマンドでオン状態となる。ＯＮ１コマンドにより、ＶＧＨはＳＷ５がオンすることにより、ＶＧＬはＳＷ６がオンすることにより、出力される。

ソースドライバ回路１４にＡＶｄｄ電圧が印加されることにより、階調電圧などが出力できるようになる。ＶＧＨ、ＶＧＬ電圧は、ゲートドライバ回路１２に印加される。ＶＧＨ、ＶＧＬ電圧によりゲートドライバ回路１２のゲート信号線１７の電位が設定される。また、ソースドライバ回路１４は、ゲートドライバ回路１２にスタート（ＳＴ）信号、クロック（ＣＬＫ）信号を印加し、また、ソースドライバ回路１４は、ソース信号線１８に黒階調の映像電圧信号などを印加し、ゲートドライバ回路１２は画素１６を黒表示状態に制御する。

ＯＮ１コマンド（図５０のＭＯＤＥ１）からＯＮ２コマンド（図５０のＭＯＤＥ３）までの移行時間は、１フレーム期間以上とする。好ましくは２フレーム期間以上とする。表示画面３１を黒表示状態にしてから、アノード電圧Ｖｄｄ、カソード電圧Ｖｓｓを印加するようにするためである。表示画面３１を黒表示状態にしてから、アノード電圧Ｖｄｄ、カソード電圧Ｖｓｓを印加しないと、不要な画像表示がされることがあるためである。

次に、ソースドライバ回路１４は、入力された映像信号（ＲＧＢ）、水平同期信号（ＨＤ）、垂直同期信号（ＶＤ）、クロック（ＣＬＫ）に対応させてソース信号線１８に映像信号を出力する。

ソースドライバ回路１４は、電源回路４３２にＯＮ２コマンドを送出する。ＯＮ２コマンドにより、ＳＷ１、ＳＷ２がオンし、表示画面３１にアノード電圧Ｖｄｄ、カソード電圧Ｖｓｓが印加される。アノード電圧Ｖｄｄ、カソード電圧Ｖｓｓの印加により、ＥＬ表示装置に画像が表示される。

以降、ソースドライバ回路１４は、映像信号から、表示画面３１に流れる電流を演算などにより、点灯率求め、ピーク電流をオーバーしないように、ｄｕｔｙ比駆動を実施する。また、必要に応じて、電源回路４３２にコマンドを送り、アノード電圧Ｖｄｄ、カソード電圧Ｖｓｓを変化させる。

なお、図５０に示すように、誤動作により、ＭＯＤＥ２から開始される場合は、ＭＯＤＥ１を実行し、次にＭＯＤＥ３を実行させる。誤動作により、ＭＯＤＥ３から開始される場合は、ＭＯＤＥ１を実行し、次にＭＯＤＥ３を実行させる。

オフシーケンス（立ち下げシーケンス）では、ＭＯＤＥ１が実行される。ＭＯＤＥ１の実行前に、ソースドライバ回路１４は、表示画面３１を黒表示にする。黒表示は、ソース信号線１８に黒の階調信号（低階調）を印加し、この信号を画素１６に書き込むことにより実現する。黒表示後に、ソースドライバ回路１４は電源回路４３２にコマンドを送り、ＭＯＤＥ１（ＯＮ２をオフ）にする。

ＯＮ２コマンドのオフ指令により、ＳＷ１、ＳＷ２がオフし、表示画面３１へのアノード電圧Ｖｄｄ、カソード電圧Ｖｓｓの印加が停止される。

次に、ソースドライバ回路１４は、電源回路４３２にＭＯＤＥ０にすべく、ＯＮ１をオフにするコマンドを送る。

図５０のＭＯＤＥ１から図５０のＭＯＤＥ０までの移行時間は、１フレーム期間以上とする。好ましくは２フレーム期間以上とする。アノード電圧Ｖｄｄ、カソード電圧Ｖｓｓを完全に端子などから放電させてからゲートドライバ回路１２を停止させるためである。ＯＮ２コマンドをオフ（０）にすることにより、ＳＷ２、ＳＷ１がオフになる。この際、図４７、図５１に示すように放電回路を動作させる。アノード電圧Ｖｄｄ、カソード電圧Ｖｓｓを完全に放電させてからでないと、不要な画像表示がされることがあるためである。

ＯＮ１コマンドをオフすることにより、ＳＷ５、ＳＷ６がオフになり、ＡＶｄｄ電圧（ソースドライバ回路１４のアナログ電圧）、ＶＧＨ、ＶＧＬが停止される。最後に、電源回路４３２に印加されているＣＬＫまたはＨＤが停止し、Ｄｖｄｄが停止する。

図４４、図５６などの実施形態では、シャットダウン端子（ＳＨＤＮ）を配置している。ＳＨＤＮ端子は、クロック信号（ＣＬＫ）が入力されていない状態でも、オン／オフコマンドが入力されると電圧を出力させる端子である（または、電圧を出力しないようにする端子である）。ＳＨＤＮ端子へのロジック電圧がＬレベルにときは、図５２、図５５で説明した電源動作が実施される。

ＳＨＤＮ端子へのロジック電圧がＨレベルの時は、クロック信号（ＣＬＫ）がない状態でも、オン／オフコマンドを受けつけるようになる。シャットダウン端子（ＳＨＤＮ）は０（ＧＮＤ）が通常状態で、外部クロックによりＤｖｄｄ出力状態に設定されており、シャットダウン端子（ＳＨＤＮ）はＨで、クロックが入力されずとも、Ｄｖｄｄが出力されている状態である。

シャットダウン端子（ＳＨＤＮ）を配置したことは、本実施形態の電源回路４３２を検査工程で用いる場合に有効である。検査工程（点欠陥検出、特性評価）では、フレームレートを低減する必要がある場合がある。また、テストトランジスタ５８４を用いて画像を表示する。そのため、クロックとして用いる映像信号（メインクロック、水平同期信号クロック）がない場合がある。また、クロックの周期が非常に長く、図５２に示すＴ１期間以上となって、電圧出力が停止してしまう。この場合には、当然クロックを使用して電圧出力をオン／オフさせることができない。そのため、本実施形態では、シャットダウン端子（ＳＨＤＮ）を用いて、電圧出力を強制的に制御する。

図４４、図５６などでは、Ｄｖｄｄ発生回路のみにシャットダウン端子（ＳＨＤＮ）を配置しているが、これに限定するものではなく、他の電圧発生回路４３１にシャットダウン端子（ＳＨＤＮ）を配置してもよい。また、電源回路４３２全体がシャットダウン端子（ＳＨＤＮ）により、オン／オフ制御できるように構成してもよい。

図５７に示すように、Ｖｓｓ電圧の発生回路がない構成でもよい。この場合は、ＥＬ表示装置のカソード電圧は、ＧＮＤ電圧である。Ｄｖｄｄ電圧発生回路４３１ｃの出力にはスイッチは配置されていない。Ｄｖｄｄは、ＣＬＫまたはＳＨＤＮのロジック信号により出力／非出力の制御ができるからである。また、各ＳＷの制御は、ソースドライバ回路１４が行うが、Ｄｖｄｄ電圧の供給がないと、ソースドライバ回路１４のロジックが動作せず、ＳＷの制御コマンドを発生することができないからである。

また、本実施形態では、電源回路４３２は、ＩＣとして説明するが、これに限定するものではない。例えば、ディスクリート部品で電源回路４３２を構成してもよい。リセット電圧Ｖｒｓｔは、図５７の画素構成を有するＥＬ表示装置などで使用する。

Ｄｖｄｄが起動すると、ソースドライバ回路１４のロジック回路部が起動すると共に、ＳＭＢｕｓなどの標準データバスにデータを送ることが可能になる。ソースドライバ回路１４は、標準データバス（ＳＭＢｕｓなど）を用いて、電源回路が出力する電圧（ＶＧＨ、ＶＧＬ、Ｖｓｓ）の値を設定する。また、発振周波数を設定する。また、Ａｖｄｄ（Ｖｄｄ）、ＶＧＨ、ＶＧＬを電源回路４３２から出力させる。

電源回路４３２は、図５８に示すように、フレキシブル基板（２層構成）７５６に実装されている。

電源回路４３２の各出力端子には、金バンプが形成されており、ＡＣＦ（異方導電フィルムによる接続）によりフリップチップ実装されている。

図５８の５８４はテストトランジスタ群である。テストトランジスタ５８４が各ソース信号線１８に形成されている。テストトランジスタ５８４は、図５９、図６０に示すように、ソースドライバ回路１４が実装された反対側（Ｂ位置）に形成してもよい。なお、ソースドライバ回路１４は、ＩＣに限定するものでなく、低温ポリシリコン技術などで形成されたソースドライバ回路であってもよい。３選択回路４８１を形成してもよい。

スイッチＳＷ３、ＳＷ４、ＳＷ６は実際には形成されていない。または省略できる。映像信号のクロック信号により、Ｄｖｄｄ＝１．８５Ｖが出力される。したがって、スイッチは必要でない。また、ＡＶｄｄもＤＣＤＣ回路の発振と同時に出力される。ＡＶｄｄは、ソースドライバ回路１４のアナログ電源であると同時に、ゲートドライバ回路１２の内部シフトレジスタの電源電圧ともなる。

ソースドライバ回路１４からＳＭＢｕｓ、Ｉ２ＣＢｕｓなどの標準データバスにより、各電源のオン／オフ制御信号が電源回路４３２に送られる。なお、ＳＭＢｕｓ、Ｉ２ＣＢｕｓの動作速度は、１０ＫＨｚ以上１０ＭＨｚ以下に構成されている。

コマンドのＯＮ１により、ＶＧＨのスイッチＳＷ５とＶＧＬのスイッチＳＷ６がオンする。スイッチＳＷ５、ＳＷ６、ＳＷ７がオンすることにより、ＶＧＨ、ＶＧＬ（ＶＧＬ１）、Ｖｒｓｔが出力され、ゲートドライバ回路１２が同時する。ゲートドライバ回路１２に印加するスタートパルス（ＳＴ１、ＳＴ２）、クロック（ＣＬＫ１、ＣＬＫ２）、アップダウン（ＵＤ）は、ソースドライバ回路１４により制御される。特に、ゲートドライバ回路１２ｂの内部シフトレジスタは、クリアされ、すべてのゲート信号線１７ｂは非選択状態とされる。

次に、コマンドのＯＮ２により、ＶｄｄのスイッチＳＷ２とＶｓｓのスイッチＳＷ１がオンする。スイッチＳＷ１、ＳＷ２がオンすることにより、アノード電圧Ｖｄｄ、カソード電圧Ｖｓｓが出力される。

電源回路４３２には、本体のバッテリーからの電圧Ｖｉｎが供給される。Ｖｉｎ電圧は、コネクタ５８１を介して電源回路４３２に供給される。電源回路４３２は、１つのＶｉｎ電圧から、ＥＬ表示パネルに必要な電圧（アノード電圧Ｖｄｄ、カソード電圧Ｖｓｓ、ＶＧＨ、ＶＧＬ、ＡＶｄｄ、Ｄｖｄｄ＝１．８５Ｖ）を発生させる。フレキシブル基板７５６とアレイ基板７５５はＡＣＦ（異方向性導電フィルム）接続される。すなわち、フレキシブル基板７５６とアレイ基板７５５は接着されるから、当然のことながら電源回路４３２が出力する電圧をＥＬ表示パネル７５５に印加するのにコネクタは必要でない。

図５８の本実施形態では、電源回路をフレキシブル基板７５６に実装し、電源回路４３２を動作させて、輝度調整、ホワイトバランス調整などを実施する。したがって、電源回路４３２の発生電圧が個々でバラツキが発生してもバラツキを考慮してＥＬ表示パネルの調整を実施するから問題とならない。また、エージングなどにおいても、実際に使用する電圧ＶＧＨ、ＶＧＬなどを使用することにより、良好にエージングを実施できる。但し、エージング時は、通常表示時よりも、ＶＧＨ−とＶＧＬの絶対値（電位差）を大きくする。

本実施形態のＥＬ表示装置の動作の検査には、電流リミット機能（カレント電流リミット機能）を使用する。

電流リミット機能は、ＶｓｓまたはＶｄｄの最大出力電流を設定する機能である。例えば、Ｖｓｓ電圧のリミット電流が０．５Ａであれば、Ｖｓｓの出力電流が０．５Ａを越えると、内部の発振周波数が低下し、出力電流が０．５Ａ以上とならないように調整される。一般にこの状態の場合は、出力電圧Ｖｓｓが低下する。Ｖｓｓ電圧のリミット電流が１．０Ａに設定されておれば、Ｖｓｓの出力電流が１．０Ａを越えると、内部の発振周波数が低下し、出力電流が１．０Ａ以上とならないように調整される。一般にこの状態の場合は、出力電圧Ｖｓｓが低下する。

本実施形態の電源回路４３２は、Ｖｓｓ電圧とＶｄｄ電圧とが、２段階の電流リミット設定できるように構成されている。２段階は、一例として０．５Ａと、１．０Ａである。電流リミットの値は、エージング工程、モジュール最終検査工程で切り替えて設定する。

コマンドＩＭＮが０の時は、Ｖｓｓ電圧の電流リミット機能によるリミット電流（Ａ）は、０．５Ａであり、コマンドＩＭＮが１の時は、Ｖｓｓ電圧の電流リミット機能によるリミット電流（Ａ）は、１．０Ａである。

コマンドＩＭＰが０の時は、Ｖｓｓ電圧の電流リミット機能によるリミット電流（Ａ）は、０．５Ａであり、コマンドＩＭＰが１の時は、Ｖｓｓ電圧の電流リミット機能によるリミット電流（Ａ）は、１．０Ａである。

以上のように、リミット電流は、ＶｄｄとＶｓｓとで個別に設定することができる。また、実施例では、リミット電流の設定値は、０．５Ａと１．０Ａの２段階であるが、これに限定するものではなく、３段階以上であってもよい。

電流リミット機能は、ＥＬ表示装置を検査または調整する工程で使用する。例えば、ＥＬ表示装置を出荷検査において、リミット電流を０．５Ａに設定する。通常の動作の設定値は、１．０Ａとする。リミット電流を０．５Ａに設定し、調整画像をＥＬ表示装置に表示する。

ＥＬ表示装置は、表示画像に対応して点灯領域に流れる電流が変化する。例えば、黒ラスター表示では、表示画面に流れる電流は理想的には０Ａである。白ラスター表示で、かつピーク電流抑制駆動が設定されていない場合は、最大電流が流れる。ピーク電流抑制駆動が動作している場合は、設定電流以上の電流は流れない。

ＥＬ表示装置では、画像の種類により、表示画面に流れる電流の大きさが変化する。したがって、ＥＬ表示装置の検査構成において、既知の電流がわかっている画像を順次、ＥＬ表示装置に表示することにより、電流リミット機能が動作しているかを判断できる。

リミット電流を通常より、小さい値（本実施形態では、０．５Ａ）に設定すると、例えば、画像１では、表示画面に流れる電流が０．６Ａ、画像２では、表示画面に流れる電流を０．４Ａとする。

画像１をＥＬ表示装置に表示した時、電流リミット機能が動作しなければ、電流リミット機能が動作不良判断できる。一方、画像２をＥＬ表示装置に表示した時、電流リミット機能が動作すれば、電流リミット機能の異常または、他の箇所での動作不良が発生している可能性があることを判断できる。また、ピーク電流抑制駆動が正常に動作しているかを判断できる。電流リミットの値は、コマンドにより変更設定することができる。コマンドにより、検査中に、電流リミットの値を可変し、ＥＬ表示装置の動作状態を検査できる。すなわち、複数あるリミット設定値を電源ＩＣ４３２に形成し、複数のリミット値から１つの電流リミット値を設定し、流れる電流が既知の画像を表示して、電流リミット機能の動作を見定める。

ｄｕｔｙ比を大きくすれば、電源回路４３２に流れる電流が大きくなり、ｄｕｔｙ比を小さくすれば、電源回路４３２に流れる電流が小さくなり、また変化する。

特に、本実施形態は、電源回路４３２とＥＬ表示パネルを一体として動作させ（同時に動作させ）、調整、エージングなどを行う。本実施形態のＥＬ表示装置は、電源回路４３２とＥＬ表示パネルが一体化（接続完了）したものである。このように構成することにより、コネクタ５８１のピン数が少なくなり低コスト化を実現できる。また、理想的に輝度バラツキ、ホワイトバランス調整を実現できる。この実現のために、本実施形態は電源回路４３２の出力オープン機能を有効に利用している。

以上の実施形態では、電源回路４３２に出力オープン機能を搭載するとしたが、本実施形態はこれに限定するものではない。例えば、電源回路４３２のアノード出力端子とＥＬ表示パネルのアノード配線５９１間にアナログスイッチ、リレー回路を配置してもよい。すなわち、電源回路４３２の外部にスイッチ回路などを配置または形成してもよい。

ソースドライバ回路１４は、ゲートドライバ回路１２に印加するスタートパルス（ＳＴ１、ＳＴ２）、クロック（ＣＬＫ１、ＣＬＫ２）、アップダウン（ＵＤ）を制御し、画像が表示される。ゲートドライバ回路１２ａは、１フレーム期間に１つのスタート信号ＳＴ１が印加され、ゲートドライバ回路１２ｂは、ｄｕｔｙ駆動に対応するように、スタートパルスＳＴ２が印加される。

アレイ基板７５５（ＥＬ表示パネル）に、フレキシブル基板７５６をＡＣＦ接続することによりＥＬ表示装置は完成する（図５８も参照のこと）。フレキシブル基板７５６には、電源回路４３２、ＥＥＰＲＯＭ５８３、フラシュメモリ５８２などが実装される。テストトランジスタ５８４をオフさせる電圧ＶＧＨ（テストトランジスタ５８４がＮチャンネルトランジスタである場合は、電圧ＶＧＬ）は、電源回路４３２から供給される。

図５９、図６０は、本実施形態の電源回路の出力オープン機能を用いたＥＬ表示装置の検査、調整方法の説明図である。また、画素１６の駆動用トランジスタ１１ａの特性を測定するための、電流測定方式である。以下の実施形態においても、画素構成は図３を例示して説明するが、これに限定するものではなく、電流駆動方式の画素構成、電圧駆動などのいずれの画素構成のいずれであってもよい。

図５９は、ＥＬ表示装置の輝度及びホワイトバランス、コントラストの調整方法である。図５９では、電源回路４３２の出力オープン機能を用いてスイッチＳＷ１をオフにしている。すなわち、カソード電圧Ｖｓｓは、出力されず、出力端子はハイインピーダンス状態となる。カソード電圧Ｖｓｓの出力端子のパッドＰ１に、プローブ５９４でプロービィングしている。プローブ５９４を外部電源Ｖｓｓｔ間には、電流を測定する電流計５９３を配置している。なお、調整時のカソード電圧Ｖｓｓｔ＝画像表示時のカソード電圧Ｖｓｓとする。

画素１６の駆動用トランジスタ１１ａがＰチャンネルトランジスタの場合は、カソード電極をオフにして、カソード配線５９２の電流を測定する。画素１６の駆動用トランジスタ１１ａがＮチャンネルトランジスタの場合は、アノード電極をオフにして、アノード配線５９１の電流を測定する。

ソースドライバ回路１４は、ゲートドライバ回路１２を制御し、画像表示状態にする。基準電流Ｉｃの大きさは、通常の１倍とする。なお、基準電流の大きさに比例して、表示画面３１の発光輝度が変化する。基準電流の大きさが１から２に変化すると、表示画面３１の輝度は、２倍になる。表示画面３１で使用する電力も２倍となる。

ＥＬ表示装置において、表示画面３１のカソード電流Ｉｓはカソード配線５９２に流れる。表示画面３１のアノード電流はアノード配線５９１に流れる。

図５９の構成では、電源回路４３２のカソード電圧の出力端子は、オフであり、外部カソード電圧Ｖｓｓｔが接続されているため、カソード配線５９２を流れる電流は、プローブ５９４、電流計５９３を経由して外部カソード電圧Ｖｓｓｔに流れる。したがって、電流計５９３で、表示画面３１で使用する電流を測定することができる。カソード電流Ｉｓを測定するのは、カソード配線５９２を流れる電流は、表示画面３１を流れる電流であるからである。アノード配線５９１を流れるアノード電流Ｉｐの一部は、ソースドライバ回路１４にプログラム電流及び出力段回路を流れる。

なお、Ｖｄｄｔ、Ｖｓｓｔは、検査またはエージング構成で外部から設定または外部で発生機器からの電圧である。Ｖｄｄｔ、Ｖｓｓｔは、電圧値を可変する機能を有する。

ＥＬ表示装置は、カソード電流Ｉｓの大きさを発光輝度は比例の関係になる。したがって、カソード電流を測定することにより、表示画面３１の発光輝度を把握することができる。以上のことから、カソード電流を所定の電流となるように調整することにより、表示画面３１の発光輝度を調整することができる。

なお、カソード電流など表示画面に流れる電流は、電流が流れる配線にピックアップ抵抗を配置して、前記ピックアップ抵抗の両端の電圧を測定できるように構成してもよい。以上の事項は、本発明の他の電流を測定する方式においても同様に適用できる。

図５９の実施形態では、表示画面３１全体に流れるカソード電流を測定するとしたが、本実施形態はこれに限定するものではない。例えば、表示画面３１の一部または所定面積に含まれる画素のカソード電流を測定するようにしてもよい。このカソード電流で表示画面３１全体に流れるカソード電流を推定することができる。また、白ラスター表示では、画面全体が同一輝度で表示されるため、一部であっても表示画面３１全体の推定は容易だからである。

また、表示画面３１を所定面積で分割し、各分割した領域でのカソード電流を測定することにより、表示画面３１の特性分布を測定することができる。分割とは、画素列、画素行、マトリックス状が例示される。

画素１６が電圧プログラム方式の場合について説明する。カソード電流の大きさの調整（表示輝度の調整）は、表示画面３１に印加する映像信号の階調番号（映像信号の大きさ）を一定値に設定し、ソースドライバＩＣ１４の振幅調整レジスタを制御させることにより行う。

電源(回路）ＩＣ１２はＡｖｄｄ電圧、ＶＧＨ、ＶＧＬ、Ｖｒｓｔ電圧などを適正に設定する。また、カソード電圧を測定できるように、カソード電圧Ｖｓｓ端子をオフにする。

振幅調整レジスタの制御により、上電圧と下電圧の階調アンプを変化させる。上電圧を設定する階調アンプを高く（Ｖｄｄ電圧に近く）すると、低階調が対応する黒レベルを調整することができる。下電圧を設定する階調アンプを低く（ＧＮＤ電圧に近く）すると、高階調が対応する白レベルを調整することができる。本実施形態では、出力階調を最大階調に設定し、下電圧の階調アンプを変化させる。カソード電流の値が、所望値となるように下電圧の階調アンプの値を調整する。

下電圧を設定する階調アンプの出力電圧を低くすれば、カソード電流Ｉｓも大きくなり、発光輝度も高くなる。したがって、カソード電流の大きさを電流計５９３で測定し、電流が所定値となったときに、調整完了とする。以上のことを、ＲＧＢで行うことにより、ホワイトバランスの調整が可能になる。

なお、電源回路４３２が出力する電圧ＶＧＨ、ＶＧＬ、Ｖｄｄは通常表示時の電圧にする。また、本実施形態では、ゲートドライバ回路１２ａは、ＶＧＨ１、ＶＧＬ１電圧で動作させ、ゲートドライバ回路１２ｂは、ＶＧＨ２、ＶＧＬ２＝ＧＮＤ電圧で動作させ、ＶＧＨ１＝ＶＧＨ２とする。

以上の調整により、ホワイトバランス調整を実現でき、また、表示画面３１の発光輝度調整を実現できる。ＥＬ表示装置のコントラスト調整は、黒表示時に流れるカソード電流を調整することにより実現できる。

カソード電流Ｉｓの大きさの調整（表示輝度の調整）は、表示画面３１に印加する最低階調番号に設定し、図１０で説明した振幅調整レジスタ１０１を制御させることにより行う。振幅調整レジスタ１０１の制御により、階調アンプ１０２Ｈを変化させる。上電圧を設定する階調アンプの出力電圧を高く（Ｖｄｄ電圧に近く）すると、黒レベルでのカソード電流Ｉｓが減少する。上電圧を設定する階調アンプの出力電流を低くすると、カソード電流が増大する。カソード電流Ｉｓの値が、所望値となったときに、調整完了とする。

次に、画素１６が電流プログラム方式の場合について説明する。カソード電流Ｉｓの大きさの調整（表示輝度の調整）は、表示画面３１に印加する映像信号の階調番号（映像信号の大きさ）を一定値に設定し、基準電流の大きさを変化させることにより行う。映像信号の階調番号（映像信号の大きさ）を一定値とは、通常最大階調番号である。基準電流の大きさを大きくすれば、カソード電流Ｉｓも大きくなり、発光輝度も高くなる。したがって、カソード電流Ｉｓの大きさを電流計５９３で測定し、電流が所定値となったときに、調整完了とする。

以上の動作を画素単位で実施することにより、画素１６の駆動用トランジスタ１１ａの特性を測定することができる。

以上のことを、ＲＧＢで行うことにより、ホワイトバランスの調整が可能になる。ホワイトバランス調整（輝度調整）を完了した基準電流をＩｋとする。基準電流Ｉｋは、ＲＧＢで個別設定（赤（Ｒ）はＩｋｒ、緑（Ｇ）はＩｋｇ、青（Ｂ）はＩｋｂ）する。

カソード電流Ｉｓの大きさの調整（表示輝度の調整）は、表示画面３１に印加する映像信号の階調番号（映像信号の大きさ）を一定値に設定する。

基準電流の大きさは、ホワイトバランスを調整した設定値Ｉｋ（赤（Ｒ）はＩｋｒ、緑（Ｇ）はＩｋｇ、青（Ｂ）はＩｋｂ）を維持（保持）したまま行う。

黒レベルでの映像信号の階調番号（映像信号の大きさ）は最低階調である。電流駆動では、最低階調では、プログラム電流は０である。黒レベルの調整は、ソースドライバＩＣ１４の電圧発生回路から最低階調の電圧を画素１６に印加する。最低階調の電圧は、上電圧を発生する階調アンプが出力する電位を変化させて行う。この状態で、カソード電流の大きさを電流計５９３で測定し、電流が所定値となったときに、調整完了とする。

以上の動作を画素単位で実施することにより、画素１６の駆動用トランジスタ１１ａの特性を測定することができる。

（カソード電流の測定）
図３９、図３８はソース信号線１８に流れる電流を測定する方式であった。しかし、本発明はこれに限定するものではない。図５９、図６０でも説明したが、本発明の電源回路を用いることにより、画素に流れる電流を容易に測定できることは言うまでもない。

また、図６３に図示するように、カソード電極に、図３８と同様に、抵抗Ｒ、アナログ−デジタル変換回路３８２などを接続することにより、各画素１６に流れる電流を測定できる。

電流Ｉを測定する１つの画素を指定するには、図６４のように行う。

図６４は、測定する対象画素１６を斜線で示している。他の画素には、ソース信号線１８から、黒電圧（駆動用トランジスタ１１ａがＥＬ素子１５に電流を流さない電圧）を印加し、非点灯状態にする。測定対象の斜線部の画素には、映像信号電圧Ｖｓｉｇ（駆動用トランジスタ１１ａがＥＬ素子１５に電流を流す電圧）を印加する。したがって、斜線部の画素のみが電流を流すように構成することができる。

なお、図６３では、カソード電流を測定するとしたが、本発明はこれに限定するものではなく、アノード電流を測定してもよい。

（他の画素構成への適用）
以上のことより、図３８、図３９、図４０により、図１、図１０、図１８、図１９、図２１、図２３、図２５、図２６、図２７、２８、３０などの本明細書に記載のすべての画素構成についても同様に適用することができる。

以上の事項は、以下の本発明の他の実施形態においても適用できる。

本実施形態のＥＬ表示装置の画素構成の説明図である。 本実施形態に係るＥＬ表示装置の全体構成を示すブロック図である。 図１に示した実施形態の動作説明に供するタイミングチャートである。 同じく動作説明に供する回路図である。 同じく動作説明に供する回路図である。 同じく動作説明に供する回路図である。 同じく動作説明に供する回路図である。 同じく動作説明に供する回路図である。 同じく動作説明に供する回路図である。 本実施形態のＥＬ表示装置の画素構成の説明図である。 本実施形態のＥＬ表示装置の駆動方法の説明図である。 本実施形態のＥＬ表示装置の駆動方法の説明図である。 本実施形態のＥＬ表示装置の駆動方法の説明図である。 本実施形態のＥＬ表示装置の説明図である。 本実施形態のＥＬ表示装置の説明図である。 本実施形態のＥＬ表示装置の説明図である。 図１０に示した実施形態の動作説明に供するタイミングチャートである。 本実施形態のＥＬ表示装置の画素構成の説明図である。 本実施形態のＥＬ表示装置の画素構成の説明図である。 本実施形態のＥＬ表示装置の画素構成の説明図である。 本実施形態のＥＬ表示装置の画素構成の説明図である。 本実施形態のＥＬ表示装置の説明図である。 本実施形態のＥＬ表示装置の画素構成の説明図である。 本実施形態のＥＬ表示装置の説明図である。 本実施形態のＥＬ表示装置の画素構成の説明図である。 本実施形態のＥＬ表示装置の画素構成の説明図である。 本実施形態のＥＬ表示装置の画素構成の説明図である。 本実施形態のＥＬ表示装置の画素構成の説明図である。 本実施形態のＥＬ表示装置の説明図である。 本実施形態のＥＬ表示装置の画素構成の説明図である。 本実施形態のＥＬ表示装置の説明図である。 本実施形態のＥＬ表示装置の説明図である。 本実施形態のＥＬ表示装置の駆動方法の説明図である。 本実施形態のＥＬ表示装置の駆動方法の説明図である。 本実施形態のＥＬ表示装置の駆動方法の説明図である。 本実施形態のＥＬ表示装置の駆動方法の説明図である。 本実施形態のＥＬ表示装置の駆動方法の説明図である。 本実施形態のＥＬ表示装置の駆動方法の説明図である。 本実施形態のＥＬ表示装置の駆動方法の説明図である。 本実施形態のＥＬ表示装置の駆動方法の説明図である。 本実施形態のＥＬ表示装置の駆動方法の説明図である。 本実施形態のＥＬ表示装置の駆動方法の説明図である。 本実施形態のＥＬ表示装置の電源回路の説明図である。 本実施形態のＥＬ表示装置の電源回路の説明図である。 本実施形態のＥＬ表示装置の電源回路の説明図である。 本実施形態のＥＬ表示装置の電源回路の説明図である。 本実施形態のＥＬ表示装置の電源回路の説明図である。 本実施形態のＥＬ表示装置の電源回路の説明図である。 本実施形態のＥＬ表示装置の電源回路の説明図である。 本実施形態のＥＬ表示装置の電源回路の説明図である。 本実施形態のＥＬ表示装置の電源回路の説明図である。 本実施形態のＥＬ表示装置の電源回路の説明図である。 本実施形態のＥＬ表示装置の電源回路の説明図である。 本実施形態のＥＬ表示装置の電源回路の説明図である。 本実施形態のＥＬ表示装置の電源回路の説明図である。 本実施形態のＥＬ表示装置の電源回路の説明図である。 本実施形態のＥＬ表示装置の電源回路の説明図である。 本実施形態のＥＬ表示装置の電源回路の説明図である。 本実施形態のＥＬ表示装置の電源回路の説明図である。 本実施形態のＥＬ表示装置の電源回路の説明図である。 本実施形態のＥＬ表示装置の電源回路の説明図である。 本実施形態のＥＬ表示装置の電源回路の説明図である。 本実施形態のＥＬ表示装置の電源回路の説明図である。 本実施形態のＥＬ表示装置の電源回路の説明図である。 本実施形態の分割数とｄｕｔｙ比のグラフである。

符号の説明

１１ トランジスタ
１２ ゲートドライバ回路
１４ ソースドライバ回路（ＩＣ）
１５ ＥＬ素子
１６ 画素
１７ ゲート信号線
１８ ソース信号線
１９ コンデンサ
２０ アノード電圧配線
２１ キャンセル電圧配線
２２ 表示画面
３１１ スイッチ
３１２ デコーダ
３１４ ガンマ回路
３１５ ＦＲＣ、誤差拡散回路
３１６ ピーク処理回路
３１７ 動画検出回路
３１８ カラーマネージネント回路
３１９ 制御回路（演算回路）
３２１、３２２ 乗算器
３２３ 加算器
３２４ 総和回路
３８１ メモリ
３８２ アナログ−デジタル変換回路
３８３ 選択回路
４０１ シフトレジスタ回路
４３１ 電圧発生回路
４３２ 電源ＩＣ
４４１ スイッチ回路（オープン回路）
５３１ カウンタ
５８１ ＩＦコネクタ
５８２ フラッシュメモリ
５８３ ＥＥＰＲＯＭ
５８４ テストトランジスタ群
５８５ フレキ基板（接続部）
５８６ プリント基板（フレキ基板）
５８７ レギュレータＩＣ
５９１ アノード配線
５９２ カソード配線
５９３ 電流計
５９４ プローブ

Claims (1)

1. ＥＬ素子を有する複数の色の画素がマトリックス状に配置された表示画面を有するＥＬ表示装置において、
   前記画素に所定電圧を印加し、前記ＥＬ素子に流れる電流を測定する測定部と、
   前記測定した電流から前記画素に印加する映像信号を補正する補正部と、
   を有するＥＬ表示装置。