JP2009193037A - Ｅｌ表示装置 - Google Patents

Ｅｌ表示装置 Download PDF

Info

Publication number
JP2009193037A
JP2009193037A JP2008049400A JP2008049400A JP2009193037A JP 2009193037 A JP2009193037 A JP 2009193037A JP 2008049400 A JP2008049400 A JP 2008049400A JP 2008049400 A JP2008049400 A JP 2008049400A JP 2009193037 A JP2009193037 A JP 2009193037A
Authority
JP
Japan
Prior art keywords
voltage
current
circuit
power supply
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Abandoned
Application number
JP2008049400A
Other languages
English (en)
Other versions
JP2009193037A5 (ja
Inventor
Hiroshi Takahara
博司 高原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Central Inc
Original Assignee
Toshiba Mobile Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Mobile Display Co Ltd filed Critical Toshiba Mobile Display Co Ltd
Priority to JP2008049400A priority Critical patent/JP2009193037A/ja
Priority to US12/058,149 priority patent/US20090109142A1/en
Priority to KR1020080029010A priority patent/KR101031694B1/ko
Publication of JP2009193037A publication Critical patent/JP2009193037A/ja
Publication of JP2009193037A5 publication Critical patent/JP2009193037A5/ja
Abandoned legal-status Critical Current

Links

Abstract

【課題】電源配線を機構などの物理的に変化または操作することなしに電源配線に流れる電流を測定またはモニターすることができるＥＬ表示装置を提供する。
【解決手段】電源回路１２の出力オープン機能を用いてスイッチＳＷ１をオフにして、カソード電圧Ｖｓｓは出力されず、出力端子はハイインピーダンス状態となるようにし、カソード電圧Ｖｓｓの出力端子のパッドＰ１をプローブ３０４でプロービィングし、プローブ３０４と可変電圧装置４７１間には、電流を測定する電流計３０３を配置し、調整時のカソード電圧Ｖｓｓｔ＝画像表示時のカソード電圧Ｖｓｓに設定して、電流Ｉａを測定する。
【選択図】図４７

Description

本発明は、有機または無機エレクトロルミネッセンス（ＥＬ）素子などを用いるＥＬ表示パネル（表示装置）などの自発光表示装置を用いた、ＥＬ表示装置に関するものである。
電気光学変換物質として有機ＥＬ材料あるいは無機ＥＬ材料を用いたアクティブマトリクス型の画像表示装置は、画素に書き込まれる電流に応じて発光輝度が変化し、また、各画素に発光素子を有する自発光型である。このＥＬ表示装置は、液晶表示パネルに比べて画像の視認性が高い、発光効率が高い、バックライトが不要、応答速度が速い等の利点を有する。
従来より、有機ＥＬ（ＰＬＥＤ、ＯＬＥＤ、ＯＥＬ）パネルは、アクティブマトリクス方式の開発が盛んに行なわれている。この方式は、各画素回路内部の発光素子に流れる電流を、画素回路内部に設けた能動素子（一般には薄膜トランジスタ、ＴＦＴ）によって制御するものであり、特許文献１，２に記載がある。
特開２００３−２５５８５６公報 特開２００３−２７１０９５公報
ＥＬ表示装置は、赤（Ｒ）、緑（Ｇ）、青（Ｂ）のＥＬ素子は、それぞれ構成材料などが異なるため、発光効率、駆動電圧が異なる。また、ＥＬ表示パネルの製造条件によりＥＬ素子の発光効率、駆動電圧がばらつく。そのため、ＥＬ表示装置）は、輝度が異なり、色度が異なるものが作製されるため、輝度及び色度の調整を行う必要があった。
しかし、輝度の調整、色度の調整は、点灯領域のＥＬ素子に流れる電流量を調整して行う。電流量の調整は、電流経路を遮断し、遮断した電流経路に電流計などの測定機器を挿入して行う。
電流計などの測定機器の挿入は、物理的に電流経路を遮断する機構が必要であり、電流計に電流経路をつなぎかえるスイッチが必要であった。これらの機構の導入によりＥＬ表示装置のコストが高くなり、また、多くの調整時間を必要とする問題点があった。
また、ＥＬ表示装置は、表示画像に応じて表示画面に流れる電流の大きさが変化する。そのため、高輝度の画像が表示すると電源回路から大きな電流が流れる。そのため、電源回路は、使用する最大の電流を流すことができるように設計する必要があった。
しかし、使用する最大の電流が流すことができるように設計すると、電源ＩＣなどの電源回路のサイズが非常に大きくなるという問題点があった。
また、ＥＬ表示パネルの欠陥検査または特性評価に長時間を必要とするという問題点があった。
そこで本発明は、電源配線を機構などの物理的に変化または操作することなしに電源配線に流れる電流を測定またはモニターすることができるＥＬ表示装置を提供する。
本発明は、複数のＥＬ素子がマトリックス状に配置された表示画面と、前記各ＥＬ素子に接続され、前記各ＥＬ素子へ映像信号を供給するソースドライバ回路と、前記各ＥＬ素子に接続されたゲートドライバ回路と、前記各ＥＬ素子に駆動電圧を電圧出力端子を介して供給すると共に、前記各ＥＬ素子と前記電圧出力端子の間を開放または短絡するスイッチを有し、かつ、前記各ＥＬ素子と前記スイッチとの間に配され、前記各ＥＬ素子に流れる電流を取り出す取り出し端子と、を有するＥＬ表示装置である。
本発明により、電源配線を機構などの物理的に変化または操作することなしに電源配線に流れる電流を測定またはモニターすることができる。
以下、本発明の一実施形態のＥＬ表示装置を図面に基づいて説明する。
なお、本明細書において、各図面は理解を容易するために、省略及び拡大または縮小した箇所がある。
また、同一番号、または、記号等を付した箇所は、同一または類似の形態、構成、材料、機能、または、動作を有する。
（実施形態の概要）
まず、本実施形態のＥＬ表示装置の概要について説明する。
本実施形態は、ＥＬ表示装置に用いる電源発生回路１２などに、ＥＬ素子に電流を供給する電源配線から電圧発生回路を切断する回路を具備させている。また、出力電圧を可変する機能を具備している。
ＥＬ表示装置を調整する際には、電圧発生回路を切断する回路を動作させ、電源回路の電圧発生回路を電源配線から切り離した状態で、電源配線に外部電圧発生回路から電圧を前記電源配線に印加する。また、電源配線と外部電圧発生回路間に電流計を配置する。
外部電圧発生回路は、ＥＬ表示装置の定常動作時の電圧を出力し、前記電流計で電源配線に流れる電流をモニターした状態で、ＥＬ表示装置を所定の輝度またはＥＬ表示装置に所定の電流が流れるように調整する。
以上により、電源配線を機構などの物理的に変化または操作することなしに電源配線に流れる電流を測定できる。したがって、ＥＬ表示装置のコストが高くなることもなく、調整時間も短時間で実施できる。
また、ＥＬ表示装置に入力される映像信号を加算あるいは重み付け処理を行うことにより、表示画面に流れる電流を求め、または予測し、前記求めた電流などにより画像画面に黒帯状の非点灯領域を発生させ、この黒帯状の非点灯領域の大きさを変化させる。または、黒帯状の非点灯領域の幅は一定にし、映像信号の振幅を変化させることにより、表示画面に流れる電流の大きさが一定以上にならないように制御する。また、この制御により、電源回路から表示画面に流れる電流を一定以下となるようにすることができ、ＥＬ表示装置の発熱を抑制できる。また、電源回路（電源ＩＣ）１２が出力する電圧を可変することによりＥＬ表示装置の発熱を抑制できる。
また、点灯領域に流れる電流をモニターしながら、ＥＬ表示装置に印加する電圧を可変することにより、最適な黒レベルの調整、ホワイトバランスを実現できる。
また、検査トランジスタを制御することなどにより、ＥＬ表示装置の検査を実現できる。
また、通常の表示状態で使用する電流よりも大きな電流をＥＬ表示装置の点灯領域に流すことができるので、エージング工程を実現できる。
（実施形態の詳細）
以下、本実施形態のＥＬ表示装置の詳細について説明する。
（１）ゲートドライバ回路の構成
ＥＬ表示装置のゲートドライバ回路２２について説明する。
図２に示すように、表示画面２１の左端にゲートドライバ回路２２ａを設け、右端にゲートドライバ回路２２ｂを設けている。なお、ゲートドライバ回路１２は、表示パネルの空き領域に形成すればよい。
（１−１）概要
ゲートドライバ回路２２ａは、ゲート信号線２７ａを制御し、ゲートドライバ回路２２ｂはゲート信号線２７ｂを制御する。ゲートドライバ回路２２ａ、２２ｂには、ゲート信号線２７のオン電圧（ＶＧＬ）と、ゲート信号線２７のオフ電圧（ＶＧＨ）が供給されている。オフ電圧（ＶＧＨ）は、アノード電圧Ｖｄｄ以上または近傍の電圧である。オン電圧（ＶＧＬ）は、カソード電圧Ｖｓｓまたはグランド電圧（ＧＮＤ）近傍の電圧である。なお、近傍の電圧とは、±３Ｖの範囲の電圧である。
本実施形態では、トランジスタ３１のオフ電圧をＶＧＨとし、オン電圧をＶＧＬとして説明するがこれに限定するものではない。オン電圧（ＶＧＬ）とオフ電圧（ＶＧＨ）の極性は、駆動用トランジスタ３１ａのチャンネルの種類（ＰチャンネルまたはＮチャンネル）に対応して設定する。また、図３１に示すように、ゲートドライバ回路２２の電圧の１つまたは複数をＧＮＤ電圧としてもよい。図３１では、ゲートドライバ回路２２ｂは、ＶＧＨ電圧と、ＶＧＬ＝ＧＮＤ電圧で動作しており、ゲートドライバ回路２２ａは、ＶＧＨ電圧とＶＧＬ１電圧で動作している。
本実施形態では、駆動用トランジスタ３１ａはＰチャンネルトランジスタとしている。この場合は、オン電圧をＶＧＬとし、オフ電圧をＶＧＨとする。駆動用トランジスタ３１ａがＮチャンネルトランジスタの場合は、オン電圧をＶＧＨとし、オフ電圧をＶＧＬとする。なお、図２に適合するように、ＶＧＨ１、ＶＧＨ２、ＶＧＬ１、ＶＧＬ２を内蔵させてもよい。その場合においても、ＯＮ１コマンドで、ＡＶｄｄとＶＧＨ１、ＶＧＨ２、ＶＧＬ１、ＶＧＬ２を同時に起動し、ＯＮ２でＶｄｄ、Ｖｓｓを起動させる。
ソースドライバ回路（ＩＣ）２４は、映像信号またはキャンセル電圧であるプログラム電流Ｉｗまたはプログラムで電圧Ｖｗを発生する。発生した映像信号またはキャンセル電圧は、ソース信号線２８に印加される。ソースドライバ回路（ＩＣ）２８とソース信号線２８間に３選択回路４８１を形成してもよい。なお、選択回路４８１の選択数は３に限定するものではなく、６選択などの他の選択数に構成してもよい。
なお、本実施形態のＥＬ表示装置においては、ゲートドライバ回路２２ａは、オン電圧ＶＧＨ１、オフ電圧ＶＧＬ１とし、ゲートドライバ回路２２ｂは、オン電圧ＶＧＨ２、オフ電圧ＶＧＬ２とする。また、ＶＧＨ１＝ＶＧＨ２、ＶＧＬ１＜ＶＧＬ２にしている。本実施形態では、画素２６を選択し映像信号を書き込むゲート信号線１７の駆動電圧（ＶＧＨ２、ＶＧＬ１）と、ＥＬ素子３５に流す電流を制御するゲート信号線１７の駆動電圧（ＶＧＨ２、ＶＧＬ２）とを異ならせている。
ソースドライバ回路２４の電源電圧をＶｃｃ（Ｖ）とし、アノード電圧をＶｄｄ（Ｖ）としたとき、Ｖｄｄ−１．５（Ｖ）≦Ｖｃｃ≦Ｖｄｄの関係を満足するように構成している。
また、ゲートドライバ回路のオン電圧またはオフ電圧をＶＧＨ（Ｖ）とし、アノード電圧をＶｄｄ（Ｖ）としたとき、Ｖｄｄ＋０．２（Ｖ）≦ＶＧＨ≦Ｖｄｄ＋２．５（Ｖ）の関係を満足するように構成している。
図３に示す一例としてのＥＬ表示装置の画素構成では、スイッチ用トランジスタ３１ｂ、３１ｃは、ソースドライバ回路２４が出力する映像信号を印加する画素（行）を選択するためのスイッチとして機能する。スイッチ用トランジスタ３１ｄは、ＥＬ素子１５に電流を供給するためのスイッチとして機能する。すなわち、スイッチ用トランジスタ３１ｄは、発光させる画素（行）を選択するスイッチとして動作する。
なお、図３は、電流プログラムの画素構成であるが（映像信号は電流信号のＩｗ）、映像信号として、電圧信号を印加しても動作する。
（１−２）入力信号の印加
ゲートドライバ回路２２には、クロック信号（ＣＬＫ）、スタート信号（ＳＴ１、ＳＴ２）などは、アップダウン信号（ＵＰ）が印加される。クロック信号（ＣＬＫ）は、水平同期信号（ＨＤ）に同期している。また、必要に応じて、ＥＬ表示装置内に内蔵する発振モジュールでクロック信号（ＣＬＫ）を発生させる。スタート信号（ＳＴ２）を制御することにより、図７、図５７のｄｕｔｙ駆動を実現でき、また、図６９の点灯率制御を実現できる。クロック信号（ＣＬＫ）、スタート信号（ＳＴ１、ＳＴ２）、アップダウン信号（ＵＰ）などゲートドライバ回路２２に印加する信号は、ソースドライバＩＣ２４で発生し、アレイ基板に形成したレベルシフタ回路でレベルシフトしてゲートドライバ回路２２に印加される。
クロック信号（ＣＬＫ）は、選択する画素行を順次移動させるための信号である。スタートパルス信号（ＳＴ）は、選択する画素行を指定するための信号である。スタートパルス信号（ＳＴ）はクロック信号（ＣＬＫ）により、ゲートドライバ回路２２のシフトレジスタ回路内を移動する。アップダウン信号は、画面の上下反転切換信号である。シフトレジスタ回路内のスタートパルス位置にしたがって、ゲート信号線２７が選択される（ゲート信号線２７にオン電圧（ＶＧＬ）が印加される。
（２）画素の構成
図３は、ＥＬ表示装置の画素２６の構成図例である。画素は、表示画面２１にマトリックス状に形成されている。一例として画素内にＴＦＴよりなる４つのトランジスタ３１が形成されている。
なお、本実施形態のＥＬ表示装置における画素２６の構成は、図３の構成に限定されるものではない。また、各画素２６内に形成されたトランジスタ３１の個数に限定されるものでもない。
（２−１）画素内の配線
図３において、駆動用トランジスタ３１ａのゲート端子は、スイッチ用トランジスタ３１ｂのソース端子と接続されている。スイッチ用トランジスタ３１ｂ及びスイッチ用トランジスタ３１ｃのゲート端子は、ゲート信号線２７ａと接続されている。
トランジスタ３１ｂのドレイン端子は、スイッチ用トランジスタ３１ｃのドレイン端子ならびにトランジスタ３１ｄのソース端子に接続されている。スイッチ用トランジスタ３１ｃのソース端子は、ソース信号線２８に接続されている。
トランジスタ３１ｄのゲート端子はゲート信号線２７ｂに接続されている。トランジスタ３１ｄのドレイン端子はＥＬ素子３５のアノード端子に接続されている。ＥＬ素子３５のカソード端子はカソード端子（Ｖｓｓ）に接続されている。駆動用トランジスタ３１ａのソース端子は、アノード電圧（Ｖｄｄ）に接続されている。
一例としてカソード電圧Ｖｓｓは、−４．５Ｖ〜−１．０Ｖであり、アノード電圧Ｖｄｄは、３．５Ｖ〜７．０Ｖである。Ｖｓｓ、Ｖｄｄ、ＶＧＨ、ＶＧＬなどは本実施形態の電源回路１２から供給され、必要に応じて各電圧の値は変更設定される。
スイッチ用トランジスタ３１ｂ、３１ｃは、ゲート信号線２７ａに印加されたオン／オフ制御信号（ＶＧＨ１、ＶＧＬ１）によりオン（クローズ状態）／オフ（オープン状態）制御される。トランジスタ３１ｄのゲート端子は、ゲート信号線２７ｂに接続されている。トランジスタ３１ｄは、ゲート信号線２７ｂに印加されたオン／オフ制御信号（ＶＧＨ２、ＶＧＬ２）によりオン／オフ制御される。
（２−２）点灯領域と非点灯領域
映像信号を印加する画素を選択している状態は、図４（ａ）の状態である。スイッチ用トランジスタ３１ｄはオフであり、スイッチ用トランジスタ３１ｂ、３１ｃはオンである。
ＥＬ素子３５を発光させている状態は、図４（ｂ）の状態である。スイッチ用トランジスタ３１ｄはクローズ状態であり、スイッチ用トランジスタ３１ｂ、３１ｃはオフである。
以上の動作を表示画面２１で示すと、図５に示すようになる。図５（ａ）の５１は、映像信号または映像電圧を書き込むために選択されている画素行（書き込み画素行）を示している。書き込み画素行５１は、非点灯（非表示画素行）とする。非点灯にするには、ゲートドライバ回路２２ｂを制御し、画素２６のスイッチ用トランジスタ３１ｄをオフにすればよい。
スイッチ用トランジスタ３１ｄをオフにするためには、ゲート信号線２７ｂにオフ電圧（ＶＧＨ１）を印加すればよい。ゲートドライバ回路２２がゲート信号線２７にオフ電圧（ＶＧＨ）を印加する位置は、水平同期信号（ＨＤ）に同期してシフトさせる。
なお、本実施形態のピーク電流抑制駆動（図６９）、ｄｕｔｙ駆動及び電圧可変駆動（図５７）は画素構成が電流駆動方式（例えば、図３など）、電圧駆動方式（図６８、図７４、図７５など）のいずれであっても適用できる。
非点灯（非表示）状態とは、ＥＬ素子３５に電流が流れていない状態をいう。または、一定以内の小さな電流が流れている状態をいう。すなわち、暗い表示状態である。表示画面２１の非表示（非点灯）の範囲を非点灯領域５５と呼ぶ。表示画面２１の表示（点灯）の範囲を表示（点灯）領域５６と呼ぶ。点灯領域５６の画素２６のスイッチ用トランジスタ３１ｄはオンし、ＥＬ素子３５に電流が流れている。点灯領域５６または非点灯領域５５は、画面２１の上下方向に移動し、画面２１に画像を表示する。
但し、黒表示の画像表示ではＥＬ素子３５に電流が流れていない。スイッチ用トランジスタ３１ｄがオフの領域は、非点灯領域５５となる。
なお、本実施形態のＥＬ表示装置において、点灯領域５６または非点灯領域５５を、画面２１の上下方向に移動させて、画面２１に画像を表示するとしたが、これに限定するものではない。例えば、点灯領域５６または非点灯領域５５を、画面２１の左右方向に移動させて、画面２１に画像を表示してもよい。また、フレーム毎に点灯領域５６または非点灯領域５５の移動方向を変化させてもよい。また、表示領域５６または非表示領域５６を複数に分割してもよい。
（３）タイミングチャート
タイミングチャートを図６に示す。選択された画素行の画素２６では、ゲート信号線２７ａにオン電圧（ＶＧＬ１）が印加されている時には、ゲート信号線２７ｂにはオフ電圧（ＶＧＨ２）が印加されている（図４（ａ）を参照）。この期間は、選択された画素行のＥＬ素子３５には電流が流れていない（非点灯状態）。
ゲート信号線２７ａにオン電圧が印加されていない（すなわち、選択されていない）画素行で、かつ点灯状態の画素行では、ゲート信号線２７ｂにはオン電圧（ＶＧＬ２）が印加されている。この画素行のＥＬ素子３５には電流が流れ、ＥＬ素子３５が発光している。この発光輝度を図６（ｃ）では、輝度Ｂ（ｎｔ）としている。
ゲート信号線２７ａにオン電圧が印加されていない画素行で、非点灯状態の画素行では、ゲート信号線２７ｂにはオフ電圧（ＶＧＨ２）が印加されている。この画素行のＥＬ素子３５には電流が流れず、ＥＬ素子３５は非発光状態である。
図５及び図６では、Ｎ１（Ｎ１は１以上画素行数以下の整数）画素行の点灯領域５６を発生させた状態である。点灯させたＮ１画素行の領域は、表示画面２１の上辺から下辺に移動させる。移動させる周期は、ゲートドライバ回路２２ｂの動作フレームレート（フレーム周期）に依存する。すなわち、垂直同期信号に同期して移動する。
また、表示画面２１の書き換え周期はゲートドライバ回路２２ａの動作フレームレート（フレーム周波数）に依存する。ＮＴＳＣの動作フレームレートは６０Ｈｚ（１秒間に６０枚、１画面を書き換える時間は１／６０秒）、ＰＡＬは５０Ｈｚ（１秒間に５０枚）である。ＭＰＥＧでは、３０フレーム（（１秒間に３０枚、１画面を書き換える時間は１／３０秒）または、１５フレーム（（１秒間に１５枚、１画面を書き換える時間は１／１５秒）である。
フレーム周波数に同期して、スタートパルス（ＳＴ１）がゲートドライバ回路２２ａに印加される。スタートパルス（ＳＴ２）は、フレームレート周期の入力パターンが生成され、ゲートドライバ回路２２ｂに印加される。
１秒間に画面２１を書き換える枚数は、７０枚以上にすることが好ましい。また、１３０枚以下にすることが好ましい。すなわち、フレームレートは、７０Ｈｚ以上１３０Ｈｚ以下にする。
図５では、表示画面２１のうち、Ｎ１画素行分を連続して点灯させるとした。点灯させる領域（点灯領域５６）は、図７のように分割してもよい。表示画面２１の面積を１００とし、図５における点灯領域５６の面積を２０、その表示輝度を１０とすれば、表示画面２１の表示輝度比率は、２０ｘ１０／２００＝１となる。図７においても点灯領域５６を４分割し、図５と同一の表示輝度比率とするには、各分割した点灯領域５６の表示輝度を１０とし、各点灯領域５６の面積をＮ１／４とすればよい。
（４）ソースドライバ回路２４
図８は、本実施形態のＥＬ表示装置のソースドライバ回路２４のプログラム電流（映像信号）の発生回路の説明図である。ソースドライバ回路２４は、赤（Ｒ）、緑（Ｇ）、青（Ｂ）に対応する基準電流回路（定電流回路）８３（８３Ｒ、８３Ｇ、８３Ｂ）を有している。
基準電流回路８３は、抵抗Ｒ１（Ｒ１ｒ、Ｒ１ｇ、Ｒ１ｂ）とオペアンプ８１ａ、トランジスタ８４ａから構成される。抵抗Ｒ１（Ｒ１ｒ、Ｒ１ｇ、Ｒ１ｂ）の値は、Ｒ、Ｇ、Ｂの階調電流に対応して独立に調整できるように構成されている。抵抗Ｒ１は、ソースドライバ回路２４の外部に配置された外付け抵抗である。
オペアンプの＋端子には、電子ボリウム８６により、電圧Ｖｉが印加されている。電圧Ｖｉは、安定した基準電圧Ｖｂを抵抗Ｒで分圧することにより得られる。電子ボリウム８６は、信号ＩＤＡＴＡにより出力電圧Ｖｉを変化させる。基準電流Ｉｃは（Ｖｓ−Ｖｉ）／Ｒ１となる。ＲＧＢの基準電流Ｉｃ（Ｉｃｒ、Ｉｃｇ、Ｉｃｂ）は、それぞれ独立した基準電流回路８３で可変される。可変は、ＲＧＢ毎に形成された電子ボリウムで実施される。したがって、電子ボリウム８６に印加される制御信号により、電子ボリウム８６から出力される電圧Ｖｉの値が変化する。電圧ＶｉによりＲＧＢの基準電流の大きさが変化し、端子８６から出力される階調電流（プログラム電流）Ｉｗの大きさが比例して変化する。
発生した基準電流Ｉｃ（Ｉｃｒ、Ｉｃｇ、Ｉｃｂ）は、トランジスタ８４ａから８４ｂに印加される。トランジスタ８４ｂとトランジスタ群８５とはカレントミラー回路を構成している。図８において、トランジスタ８４ｂ１は、１つのトランジスタで構成しているように図示しているが、実際には、トランジスタ群８５と同様に、単位トランジスタ９２の集合（トランジスタ群）として形成している。
トランジスタ群８５からのプログラム電流Ｉｗは出力端子８６より出力される。トランジスタ群８５の各単位トランジスタ９２のゲート端子及びトランジスタ８４ｂのゲート端子は、ゲート配線９４で接続されている。
トランジスタ群８５は、図９に示すように、単位トランジスタ９２の集合として構成される。理解を容易にするため、映像データとプログラム電流は比例または相関の関係で変換されるとして説明する。映像信号によりスイッチ９１が選択され、スイッチ９１の選択により、単位トランジスタ９２の出力電流の集合（加算）としてのプログラム電流Ｉｗが発生する。したがって、映像信号をプログラム電流Ｉｗに変換できる。本実施形態は単位トランジスタ９２の単位電流が、映像データの１の大きさに該当するように構成されている。
単位電流とは、基準電流Ｉｃの大きさに対応して単位トランジスタ９２が出力する１単位のプログラム電流の大きさである。基準電流Ｉｃが変化すると、単位トランジスタ９２が出力する単位電流も比例して変化する。トランジスタ８４ｂと単位トランジスタ９２がカレントミラー回路を構成しているからである。
ＲＧＢの各トランジスタ群８５は単位トランジスタ９２の集合で構成されており、単位トランジスタ９２の出力電流（単位プログラム電流）の大きさは、基準電流Ｉｃの大きさで調整できる。基準電流Ｉｃの大きさを調整すれば、ＲＧＢ毎に各階調のプログラム電流（定電流）Ｉｗの大きさを可変することができる。したがって、ＲＧＢの単位トランジスタ９２の特性が同一であるような理想的状態では、ＲＧＢの基準電流回路８３の基準電流Ｉｃの大きさを変化させることにより、ＥＬ表示装置の表示画像のホワイトバランスをとることができる。
以下、説明を容易にするため、ソースドライバ回路（ＩＣ）１４のトランジスタ群８５は６ビットであるとして説明をする。図９において、各単位トランジスタ９２は、定電流データ（Ｄ０〜Ｄ５）毎に配置される。Ｄ０ビットには１個の単位トランジスタ９２が配置される。Ｄ１ビットには２個の単位トランジスタ９２が配置される。Ｄ２ビットには４個の単位トランジスタ９２が配置され、Ｄ３ビットには８個の単位トランジスタ９２が配置され、Ｄ４ビットには１６個の単位トランジスタ９２が配置される。同様に、Ｄ５ビットには３２個の単位トランジスタ９２が配置されている。
各ビットの単位トランジスタ９２の出力電流が出力端子８６に出力されるか否かは、アナログスイッチ９１（９１ａ〜９１ｆ）によるオン／オフ制御で実現される。デコーダ回路９５は、入力された映像データＫＤＡＴＡをデコードする。アナログスイッチは映像信号データＫＤＡＴＡに対応してオン／オフ制御される。
プログラム電流Ｉｗは内部配線９３を流れる。内部配線９３の電位は、ソース信号線２８の電位となる。内部配線９３の電位はＡＶｄｄ以下ＧＮＤ電位以上である。ソース信号線２８の電位は、定電流Ｉｗをソース信号線２８に印加し、定常状態した時は、画素２６の駆動用トランジスタ３１ａのゲート端子の電圧（図３の画素構成の場合）である。
（５）階調電圧出力
図１０は、電圧プログラム方式の階調電圧出力回路の説明図である。階調電圧出力回路で発生する電位の最低は、０Ｖ（ＧＮＤ電位）であり、電位の最大は、ソースドライバ回路２４の電源電圧ＡＶｄｄである。
なお、ガンマカーブの低電位は、階調アンプ１０２Ｌで規定する。ガンマカーブの高電位は、階調アンプ１０２Ｈで規定する。階調アンプ１０２Ｈが出力する電圧はＶＨとする。階調アンプ１０２Ｌが出力する電圧はＶＬとする。したがって、振幅幅の最大値は、ＶＨ−ＶＬである。
階調アンプ１０２の出力電圧は、振幅調整レジスタ１０１で制御する。振幅調整レジスタ１０１の出力ビットは８ビットである。したがって、階調アンプ１０２は、２５６段階で出力変化が可能である。階調アンプ１０２Ｈの値を高く（高電位）にすることにより、ガンマカーブの振幅値は大きくなる。階調アンプ１０２Ｈの値を低く（低電位）にすることにより、ガンマカーブの振幅値は小さくなる。
また、階調アンプ１０２Ｌの値を高く（高電位）にすることにより、ガンマカーブの振幅値は小さくなる。階調アンプ１０２Ｈの値を低く（低電位）にすることにより、ガンマカーブの振幅値は大きくなる。図１０の構成では、階調アンプ１０２Ｈと階調アンプ１０２Ｌを独立で動作させることもできる。
階調アンプ１０２Ｈと階調アンプ１０２Ｌ間には、抵抗がラダー状に接続されている。それぞれの抵抗（ＶＲ１、ＶＲ２、ＶＲ３、ＶＲ４・・・・・、ＶＲＮ）間には、配線端子１０３が引き出されている。配線端子１０３は、図１１の電圧ＤＡＣ回路の各セレクタ回路と接続されている。なお、画素２６の駆動用トランジスタ３１ａはＰチャンネルトランジスタとし、低階調側は、ＡＶｄｄに近く、高階調側は、ＧＮＤに近いとしている。
抵抗ラダーの抵抗（ＶＲ１、ＶＲ２、ＶＲ３、ＶＲ４・・・・・、ＶＲＮ）の抵抗値は、コマンド設定で可変できるように構成されている。コマンドにより、抵抗値が変化する。
なお、ＶＨ、ＶＬ電圧のうち、少なくとも一方は、図６９の点灯率、図５７のｄｕｔｙ比に対応させて変化させてもよい。点灯率が低い時は、ＶＨ−ＶＬの絶対値を大きくし、点灯率が小さい時は、ＶＨ−ＶＬの絶対値を相対的に小さくする。また、ｄｕｔｙ比が小さい時は、ＶＨ−ＶＬの絶対値を大きくし、ｄｕｔｙ比が大きい時は、ＶＨ−ＶＬの絶対値を相対的に小さくする。
また、点灯率にあわせてＥＬ表示装置で表示する階調数を変化させることが好ましい。たとえば、点灯率が５０％以上では、フル階調の１／２の範囲（１０２４階調の場合は、５１２階調）で、画像を表示し、５０％以下では、フル階調の範囲で画像を表示する。
なお、点灯率とは、ｄｕｔｙ駆動などピーク電流を抑制しないノーマルの駆動方式において、最大階調での白ラスター表示を１００％とした割合である。したがって、黒ラスター表示では点灯率は０％である。
図１１に示すように、映像信号データＫＤＡＴＡは、電圧データラッチ回路２２１ａに保持される。各データは、６ビットである。また、画素列は、２４０ドットで、各トッドにＲＧＢの３データである。したがって、電圧データラッチＡ回路及び電圧データラッチＢ回路のラインメモリは、６ビット×２４０ＲＧＢである。電圧データラッチＡ回路２２１ａのデータは、水平同期信号（ＨＤ）に同期して、電圧データラッチＢ回路２２１ｂにコピーされる。
電圧ＤＡＣ回路１１２は、スイッチ回路で構成されている。電圧データラッチＢ回路２２１ｂのデジタルデータから、階調電圧出力回路１１２の端子１０３から１つを選択する。選択した端子１０３の電圧をソース信号線２８に出力する。
ゲートドライバ回路２２ａとゲートドライバ回路２２ｂとの動作フレームレートが異なる場合に、同一の画素２６に接続されたゲート信号線２７ａ及びゲート信号線２７ｂにオン電圧（ＶＧＬ）が印加される場合がある。
ソースドライバ回路２４には、図８、図９のプログラム電流の出力回路と、図１０、図１１のプログラム電圧の出力回路の双方を構成する。プログラム電流方式は、低階調領域で映像信号の書き込み不足が発生するが、プログラム電圧方式は、低階調領域でも良好な映像信号の書き込みを実現できる。しかし、プログラム電圧方式では、駆動用トランジスタ３１ａのバラツキ特性の補償が完全でない。プログラム電流方式では、駆動用トランジスタ３１ａのバラツキ特性の補償が良好である。
ソースドライバ回路２４にプログラム電流の出力回路と、プログラム電圧の出力回路の双方を構成し、動作させることにより、プログラム電流方式の欠点をプログラム電圧方式の欠点を補うことができ、良好な画像表示を実現できる。
本実施形態では、印加された映像信号に対して、１画素行を選択する期間の前半にプログラム電圧を各画素に印加し、１画素行を選択する期間の後半にプログラム電流を印加した駆動方法を採用している。プログラム電圧を印加した後に、プログラム電流を印加する。なお、プログラム電圧は、対応する映像信号が高階調の場合は印加しない。プログラム電流で十分目標の階調信号が書き込めるからである。もちろん、画素２６に印加する映像信号は、電圧信号のみで構成してもよい。また、画素２６に印加する映像信号は、電流信号のみで構成してもよい。
（６）電源回路
図１は、本実施形態の電源回路の説明図である。本実施形態の電源回路を用いることにより、検査、エージング、輝度調整などが容易に実現できるようになる。
電源回路１２のＶｉｎ端子には、バッテリーからＶｉｎ電圧（電圧２．３Ｖ以上４．６Ｖ以下）が印加される。電源回路１２は、ＥＬ表示装置に必要な電圧を発生させる。ＥＬ素子に供給する電圧（アノード電圧Ｖｄｄ、カソード電圧Ｖｓｓ）及びその電流は、ＤＣＤＣ回路により発生させる。
ＤＣＤＣ回路において正極性の電圧Ｖｄｄは、コイルＬｐを用いる。負極性の電圧Ｖｓｓは、コイルＬｎを用いる。すなわち、コイルを用いて共振させることにより必要な電圧値を発生させる。
Ｖｄｄは、ソースドライバ回路２４のアナログ電圧Ａｖｄｄと共通である（Ｖｄｄ＝Ａｖｄｄ）。Ａｖｄｄ電圧は、ソースドライバ回路２４の電源電圧である。アナログ電圧Ａｖｄｄは、映像信号の基準電圧としている。駆動用トランジスタ３１ａは、Ｐチャンネルトランジスタであるため、アノード端子はアノード電極（電圧Ｖｄｄ）と接続されている。すなわち、駆動用トランジスタ３１ａの基準電圧位置は、アノード電圧Ｖｄｄである。ソースドライバ回路３９のアナログ電圧をＡｖｄｄとし、Ａｖｄｄを基準（映像信号電圧がＡｖｄｄ電圧の時、映像信号の振幅電圧は、０Ｖである）とする。また、Ａｖｄｄ＝Ｖｄｄすることにより、駆動用トランジスタ３１ａを映像信号でプログラム設定することが容易になる。また、ＥＬ表示装置で使用する電源数も削減できる。
画素２６の駆動用トランジスタ３１ａはＰチャンネルトランジスタである。Ｖｄｄ＝Ａｖｄｄとすることにより、階調電圧の電位とアノード電位Ｖｄｄが連動して変化するので、良好な階調表示を実現できる。電源回路（ＩＣ）１２で発生するアノード電圧Ｖｄｄがバラツキにより変化しても、駆動用トランジスタ３１ａに印加する振幅電圧の基準位置は連動して変化する。したがって、駆動用トランジスタ３１ａを映像信号でプログラム設定する精度が良好になる。
なお、画素２６の駆動用トランジスタ３１ａがＮチャンネルトランジスタの場合は、映像信号の基準電圧をグランド（ＧＮＤ）電圧にする。
また、電源回路１２は、リニアレギュレータ回路により、ソースドライバ回路のロジック電圧Ｄｖｄｄを発生する。Ｄｖｄｄ＝１．８５Ｖである。また、チャージポンプ回路により、ゲートドライバ回路２２の電源（ＶＧＨ、ＶＧＬ）を発生する。チャージポンプ回路は、正極性の電圧ＶＧＨには、コンデンサＣｐを使用する。チャージポンプ回路は、負極性の電圧ＶＧＬには、コンデンサＣｎを使用する。すなわち、コンデンサと発振回路で、チャージポンプ回路を構成し、必要な電圧値を発生させる。なお、図１２に示すように、Ａｖｄｄ電圧もレギュレータ回路１２１ｂで発生させてもよい。また、ＤｖｄｄとＡｖｄｄを個別にオン／オフ制御できるように構成してもよい。
なお、ＶＧＨ、ＶＧＬなど、ゲートドライバ回路２２で使用する電圧は、ソースドライバ回路２４に形成したチャージポンプ回路で発生させてもよい。この場合は、ソースドライバ回路２４のＶＧＨ、ＶＧＬ出力回路に、オフスイッチを形成する（ソースドライバ回路２４に出力オフ機能を持たせる）。
以下の実施形態では、電源回路１２にＶＧＨ、ＶＧＬ電圧発生回路１１を具備するとして説明する。ＶＧＬ、ＶＧＨ電圧発生回路１１がソースドライバ回路２４に具備される場合は、ソースドライバ回路２４と電源回路１２とを同期を取っても本実施形態を実施すればよい。
Ａｖｄｄ、Ｄｖｄｄ電圧は、図１２に示すように、レギュレータ回路１２１で発生させてもよい。バッテリー電圧Ｖｉｎがレギュレータ回路１２１ａに入力され、Ｄｖｄｄ電圧を発生させる。また、バッテリー電圧Ｖｉｎがレギュレータ回路１２１ｂに入力され、Ａｖｄｄ電圧を発生させる。
（７）出力オープン機能
本実施形態は、エージング工程、欠陥検査、輝度調整などの調整対応するため、出力オープン機能を有する。
（７−１）出力オープン機能の内容
出力オープン機能はスイッチから構成する。図１に示すように、各電圧発生回路１１の出力段にスイッチ（ＳＷ１、ＳＷ２、ＳＷ３、ＳＷ４、ＳＷ５、ＳＷ６）が形成されている。
出力オープン機能とは、スイッチＳＷをオフ（ハイインピーダンス）にすることにより、電源回路１２の出力端子に、別電圧を印加できる。例えば、Ｖｄｄ＝５Ｖとし、Ｖｄｄ出力端子のスイッチＳＷ２をオフにすることにより、Ｖｄｄ出力端子に７Ｖの電圧を印加できるようになる。Ｖｓｓ＝−３Ｖとし、Ｖｓｓ出力端子のスイッチＳＷ１をオフにすることにより、Ｖｓｓ出力端子に−５Ｖの電圧を印加できるようになる。
各端子のスイッチＳＷをオフさせることにより、各端子に外部電圧を印加したとき、オフリーク電流は１０μＡ以下となるように構成されている。この構成は、各スイッチＳＷを構成するＦＥＴのゲート端子にバッファ回路を介して電圧を印加する回路構成を採用することにより実現できる。
スイッチＳＷ１は、Ｖｓｓ電圧をオフ（ハイインピーダンス）にする機能を有する。スイッチＳＷ２は、Ｖｄｄ電圧をオフ（ハイインピーダンス）にする機能を有し、スイッチＳＷ３は、Ａｖｄｄ電圧をオフ（ハイインピーダンス）にする機能を有する。スイッチは、アナログスイッチ、ＭＯＳスイッチなどで構成される。
同様に、スイッチＳＷ４は、ソースドライバ回路２４で使用するロジック電圧Ｄｖｄｄをオフ（ハイインピーダンス）にし、スイッチＳＷ５は、ＶＧＨ電圧をオフ（ハイインピーダンス）にする。スイッチＳＷ６は、ＶＧＬ電圧をオフ（ハイインピーダンス）にする機能を有する。
なお、スイッチ（ＳＷ１〜ＳＷ６）は、明確にスイッチ回路を形成する必要はない。例えば、Ｖｄｄ発生回路３１ｂに印加する発振電圧を停止することにより、等価的に、Ｖｄｄ出力がオフとなる場合は、スイッチＳＷ２の物理的形成は不要である。つまり、スイッチＳＷとは、各電圧発生回路１１の動作を停止させる機能と考えても良い。
電源電圧の出力回路にはトランジスタ（ＦＥＴ）を具備しており、このＦＥＴからなるスイッチ、ダイオードと外付けコイル（Ｌｎ、Ｌｐ）で共振させて所定の電圧を発生させる。この共振させるＦＥＴのゲート端子にオフ電圧を印加する、またはオフにすることによりＦＥＴから電圧は出力されないようになる。結果的に、該当電源回路１２の出力端子はオフ（ハイインピーダンス）になる。また、電源回路１２に内蔵のダイオードに逆バイアスを印加して、ダイオードをオフさせてもよい。また、図１３に示すように、電源回路１２の外部に、スイッチ回路１３１を外付け配置してもよい。スイッチＳＷはリレー回路などで構成することもできる。
また、電源回路１２の出力段のトランジスタのゲート端子にオフ電圧を印加し、前記トランジスタのチャンネル間をハイインピーダンスにする。なお、電源回路１２の出力段には保護ダイオードを形成し、保護ダイオードはリークが発生しないように十分に高い電圧に接続してオフ状態を維持する。
なお、出力オープン機能は、電源回路１２に内蔵させることに限定されるものではない。例えば、図１３に示すように、ＳＷの部分をスイッチ回路１３１として別途設けてもよい。スイッチ回路１３１は、シリコンチップで形成し、フレキシブル基板などに実装する。スイッチ回路１３１はＭＯＳ−ＦＥＴなどで構成する。
すなわち、本実施形態のオフ（ハイインピーダンス）にする機能とは、等価的に、電源回路１２の端子を外部から見たとき、ハイインピーダンス状態にする機能であれば足りる。また、ハイインピーダンス状態にした時、またはハイインピーダンス状態になった時、電源回路１２の端子を外部に別の電圧を印加できる構成であれば足りる。
（７−２）電圧の設定
本実施形態の電源回路は、負電源側のダイオード、ＦＥＴを内蔵している。また、ＳＭＢｕｓなどの標準データバスを具備し、標準データバスに伝送するコマンドにより、出力電圧などを設定できる。
コマンドにより設定できる電圧は、ＶＧＨ電圧、ＶＧＬ電圧、Ｖｓｓ電圧である。これらの電圧は、０．５Ｖキザミで設定できるように構成されている。なお、ＶＧＨはＶＧＨ１、ＶＧＨ２と２種類の電圧を発生させ、ＶＧＬはＶＧＬ１、ＶＧＬ２と２種類の電圧を発生させてもよい。
電圧の可変は、電源回路１２内部に、ＤＡ変換回路を設けることにより容易に実現できる。また、出力オープン機能もコマンドで制御することができる。例えば、標準データバス（ＳＭＢｕｓ、Ｉ２Ｃバスなど）を介したコマンド制御により、Ｖｓｓ電圧端子をオフにできる。コマンドにより、どのスイッチをオンさせるかオフさせるかを指定する。
図１４は、ＶＧＨ電圧、ＶＧＬ電圧、Ｖｄｄ電圧、Ｖｓｓ電圧、Ａｖｄｄ電圧の設定値である。設定値は、コマンドの’値’により、０．５Ｖキザミで設定されている。ＶＧＨ電圧の設定値は、Ａｖｄｄ電圧の設定値よりも１．０Ｖ以上（少なくとも０．５Ｖ以上）高く設定できるように構成する。ＶＧＬ電圧の設定値は、Ｖｓｓ電圧と同一の値を設定できるように構成する。
なお、図１４の各電圧の値は、ＥＥＰＲＯＭ２７２（図２７）に格納しておき、使用状態に合わせて変更できるように構成しておくことが好ましい。例えば、図１４では、ＶＧＨの値０では、５．０Ｖであるが、この値をＥＥＰＲＯＭ２７２から読み出し、４．５Ｖに変更する。キザミ値もＥＥＰＲＯＭ２７２に格納されたデータにより変更できるように構成しておくことが好ましい。
ＶＧＨ電圧、ＶＧＬ電圧、Ｖｄｄ電圧、Ｖｓｓ電圧、Ａｖｄｄ電圧は、本実施形態のパネルの調整工程で、可変して用いる。また、ピーク電流抑制駆動で可変して用いる。
ＶＧＨ電圧は、５．０Ｖ以上９Ｖ以下であり、この範囲を０．５Ｖキザミで設定可能である。また、必要に応じて１０ｍＶキザミで設定できるように構成することもできる。以上の事項は他の電圧に対しても同様である。なお、本実施形態では、説明を容易にするため、基本的には電圧のキザミは０．５Ｖであるとする。しかし、これに限定するものではない。
一例として、ＶＧＬ電圧は、−６．０Ｖ以上−０．５Ｖ以下であり、この範囲を０．５Ｖキザミで設定可能である。Ｖｓｓ電圧は、−６．０Ｖ以上−０．５Ｖ以下であり、この範囲を０．５Ｖキザミで設定可能である。
（７−３）出力オープン機能の変更例
出力オープン機能は、ハード端子による制御でオン／オフしてもよい。例えば、電源回路１２の１番ピンはＴＥＳＴ１、２番ピンをＴＥＳＴ２とする。ＴＥＳＴ１を’Ｈ’とすることにより、Ｖｄｄ端子とＶｓｓ端子が出力オフにする。また、’Ｌ’とすることにより、Ｖｄｄ端子とＶｓｓ端子を電圧出力状態にする。ＴＥＳＴ２を’Ｈ’とすることにより、ＶＧＨ端子とＶＧＬ端子が出力オフにする。’Ｌ’とすることにより、ＶＧＨ端子とＶＧＬ端子を電圧出力状態にする。
なお、出力オープン機能とは、主として電圧出力端子を外部から切り離された状態を意味し、前記端子などに他の電源からの電圧または電流を印加しても、前記電源ＩＣ１２などに前記他の電源からの電流が、前記電源ＩＣ１２などに流入しない、または、前記他の電源からの電流が流出しない状態、またはこれと類する状態を意味する。
また、複数のピンにロジック電圧設定することにより、ＶＧＨ電圧を５．０Ｖから８．０Ｖのいずれかの電圧を設定し、端子から出力できるように構成する。なお、図１５にＴＥＳＴモードの出力電圧と、放電回路（図１６）の関係を図示している。
各電源の出力には、放電回路（ディスチャージ回路）が形成されている。ディスチャージ回路を図１６に示す。図１６は、一例としてＶｓｓの出力段であるが、他の出力段Ｖｄｄ、Ａｖｄｄ、ＶＧＨ、ＶＧＬにも形成されている。オフスイッチＳＷ１がオフの場合に、スイッチＳ１をオンさせて、抵抗Ｒと介して、Ｖｓｓ端子に充電された電荷を放電する。抵抗Ｒの抵抗値は、ＤＣＤＣ回路に関連する出力（Ｖｓｓ、Ｖｄｄ）は、３０〜１００Ωとする。チャージポンプ回路に関連する出力（ＶＧＨ、ＶＧＬ）は、２００〜１ｋΩとする。以上のように抵抗Ｒの値は、ＤＣＤＣ回路による発生させる電圧よりもチャージポンプ回路で発生させる電圧の方を大きくする。
ディスチャージ回路を構成するスイッチＳ１も、コマンド設定により動作するように構成されている。すなわち、ディスチャージ動作をさせるか否かは、コマンドで設定できる。
また、図１７のように、ＴＥＳＴ＝３の時、Ａｖｄｄは放電なしとしてもよい。放電回路は、ディスチャージ回路とも呼ぶ。図１５では、ＭＯＤＥ０で、全電圧（Ａｖｄｄ〜Ｖｓｓ）の出力端子をディスチャージ状態に保持している。このことはＥＬ表示装置を外部ノイズから保護する上でも重要である。また、ＭＯＤＥ１のＯＮ１コマンドのみが指定されているときは、Ｖｄｄ端子とＶｓｓ端子とディスチャージ状態に保持しておくことも重要である。
ＯＮ１コマンドのみの場合は、ソースドライバ回路２４及びゲートドライバ回路２２に使用する電圧（Ａｖｄｄ、ＶＧＨ、ＶＧＬ）の端子にはディスチャージせず、ＥＬ素子３５に印加する電圧端子はディスチャージさせる。ＯＮ１及びＯＮ２コマンド発生時（ＭＯＤＥ３）では、すべての電圧端子はディスチャージしない。
なお、電源回路（電源ＩＣ）１２の起動はソフトスタート回路の動作あるいは作用によりラッシュ電流が流れないように制御される。ソフトスタート時間は、３ｍｓｅｃ以上２０ｍｓｅｃ以下の時間に設定される。
また、電源回路（電源ＩＣ）１２には、過電流防止回路およびサーマルシャットダウン回路が形成されている。過電流防止回路が動作する時間は、５０ｍｓｅｃ以上２００ｍｓｅｃ以下の時間に設定される。
以上のように、図１７のＴＥＳＴ状態でも、ディスチャージ（放電）を動作させる。ＴＥＳＴ０は、通常の動作状態である。Ａｖｄｄ，ＶＧＨ、ＶＧＬ、Ｖｄｄ、Ｖｓｓの出力は、図１９のＭＯＤＥに従って放電回路が動作する（放電回路ＯＮ）。ＴＥＳＴ１、ＴＥＳＴ２、ＴＥＳＴ３では放電回路が動作しない（放電回路ＯＦＦ：非動作状態）。なお、図２０に示すように、ＴＥＳＴ３で、放電回路を動作可能状態にしてもよい。
放電回路は、図１６に示すように、スイッチＳ１、放電抵抗Ｒから構成される。放電抵抗Ｒは、端子または配線（図１６では一例としてＶｓｓ端子またはＶｓｓ配線）に充電された電荷を放電するのに使用される。スイッチＳ１は電源回路１２の出力電圧を停止する時、電源電圧の値を変化させる時に動作する。
（８）ＤＣＤＣ回路の発振周波数
本実施形態の電源回路１２は、ＤＣＤＣ回路の発振周波数もソースドライバ回路２４からのコマンドで設定できる。
発振周波数は、０．６ＭＨｚ、１．２ＭＨｚ、１．８ＭＨｚの複数から１つを選択する。発振周波数は、０．６ＭＨｚ、１．２ＭＨｚ、１．８ＭＨｚと整数倍に設定できるようにする。発振周波数の１つは、１．０〜１．５ＭＨｚ内に設定する（本実施形態では、１．２ＭＨｚが該当する）。
発振周波数は、図１８に表で示す。発振周波数も電源回路に内蔵する複数の抵抗から１つを選択することにより容易に実現できる。発振周波数は、ＦＬコマンドの設定により、発振周波数が変更できる。発振周波数が低いと、電源回路の外付けコイル（Ｌｐ、Ｌｎ）のサイズが大きくなる。変換効率は高くなる。電源回路の外付けコイルのサイズが大きくなる。変換効率は高くなる。発振周波数が高いと、電源回路の外付けコイルのサイズが小さくなる。変換効率は低くなることが多い。
本実施形態の電源回路は携帯電話に用いる。本実施形態は、携帯電話の通信方式により、発振周波数を切り替えて使用する。ＣＤＭＡ方式の場合は、ＤＣＤＣの発振周波数を０．６ＭＨｚとする。ＧＳＭ方式の場合は、１．２ＭＨｚで使用する。本実施形態は、ＣＤＭＡ方式で使用する場合と、ＧＳＭ方式で使用する場合とで、コマンドにより、発振周波数を変更する。すなわち、携帯の受信方式に対応させて発振周波数を切り替える。
（９）テストモード
図１５は、本実施形態の電源回路の動作モードであるテストモード（ＴＥＳＴ）で、ディスチャージ（放電）回路の動作の有無を記載している。図１５において、「○」は、対応する電圧が出力されることを示し、「×」は、出力されていないことを示す。ＯＮは、放電回路が動作していること（図１６でスイッチＳ１がオンしていること）を示し、ＯＦＦは、放電回路が非動作状態であること（図１６でスイッチＳ１がオフしていること）を示している。
例えば、ＴＥＳＴモードの値が１（設定値１）では、Ａｖｄｄ、ＶＧＨ、ＶＧＬ、Ｖｄｄ、Ｖｓｓが出力されており、放電回路がＯＮしていることを示している。ＴＥＳＴモードの値が２（設定値２）では、Ａｖｄｄ、ＶＧＨ、ＶＧＬが出力されており、放電回路がＯＦＦしていることを示している。
（１０）立ち上げシーケンスと立ち下げシーケンス
本実施形態の電源回路１２には、図１９に示すように、ＭＯＤＥがある。
ＭＯＤＥとは、電源回路１２の立ち上げ及び立ち下げシーケンスを行うものである。シーケンスを行うのに、ＯＮ１とＯＮ２がある。
ＭＯＤＥ＝０（ＭＯＤＥコマンドの値０、ＭＯＤＥ０）では、ＯＮ１及びＯＮ２がともに０（オフ）である。
ＭＯＤＥ＝１（ＭＯＤＥコマンドの値１、ＭＯＤＥ１）では、ＯＮ１＝１（オン）で、ＯＮ２＝０（オフ）である。
ＭＯＤＥ＝２（ＭＯＤＥコマンドの値２、ＭＯＤＥ２）では、ＯＮ１＝０（オフ）であり、ＯＮ２が１（オン）である。ＭＯＤＥ＝３（ＭＯＤＥコマンドの値３、ＭＯＤＥ３）では、ＯＮ１及びＯＮ２がともに１（オン）である。なお、図１９において、○は、該当する電圧が出力されていることを、×は、該当する電圧が出力されていないことを示している。
ＯＮ１＝１は、ソースドライバ回路２４及びゲートドライバ回路２２の電源電圧（Ａｖｄｄ、ＶＧＨ、ＶＧＬ）の立ち上げをする。ＯＮ２＝１（オン）は、アノード電圧Ｖｄｄ、カソード電圧ＶｓｓをＥＬ表示装置に供給する。
立ち上げシーケンスでは、本実施形態は、ＯＮ１を設定し、次にＯＮ２を設定する。立ち上げシーケンスでは、まず、ゲートドライバ回路２２及びソースドライバ回路２４を動作した後に、ＥＬ素子３５に供給するアノード電圧などを印加する。この状態が反転すると、ＥＬ表示装置が不要な発光状態が発生する。
立ち下げシーケンスでは、本実施形態は、ＯＮ２を解除し（ＯＮ２＝０）、次にＯＮ１を解除する（ＯＮ１＝０）。立ち下げシーケンスでは、まず、アノード電圧Ｖｄｄ、カソード電圧Ｖｓｓを切断してから、ゲートドライバ回路２２及びソースドライバ回路２４の電圧をオフにしないと、アノード端子からのソースドライバ回路２４への逆流により、ソースドライバ回路などが破壊される場合がある。
以上により、ＭＯＤＥ＝２の状態は発生してはならない。立ち上がりシーケンスにおいて、ノイズなどにより、ＭＯＤＥ＝３が最初にとなった場合は、まず、ＭＯＤＥ１を設定し、ＭＯＤＥ３を実行する。また、立ち上がりシーケンスにおいて、ノイズなどにより、まず、最初にＭＯＤＥ＝３となった場合は、まず、ＭＯＤＥ１を設定し、ＭＯＤＥ３を実行する。以上のように、本発明は、各動作が異常状態から動作した場合に、自己修正するロジックを内蔵している。
立ち下げシーケンスの場合は、ＭＯＤＥ３の状態から、ＯＮ２＝０となる、ＭＯＤＥ１の状態となり、最後にＭＯＤＥ０の状態となる。
ＭＯＤＥ０では、全出力電圧がオフである。ＭＯＤＥ１では、ソースドライバ回路２４のアナログ電圧Ａｖｄｄ、ゲートドライバ回路２２の電圧（ＶＧＨ、ＶＧＬ）がオン状態、アノード電圧Ｖｄｄ、カソード電圧Ｖｓｓがオフ状態である。ＭＯＤＥ２、ＭＯＤＥ３では、ソースドライバ回路２４のアナログ電圧Ａｖｄｄ、ゲートドライバ回路２２の電圧（ＶＧＨ、ＶＧＬ）がオン状態、アノード電圧Ｖｄｄ、カソード電圧Ｖｓｓがオン状態である。しかし、ＭＯＤＥ２は、設定禁止状態である。
図２０は、ＭＯＤＥに対するディスチャージ動作（図１６を参照のこと）の設定状態を示している。図２０において、「○」が、ディスチャージ動作をおこなっていること（図１６のように、対応するスイッチＳ（図１６では、スイッチＳ１）がオンしていること）を示している。「×」は、スイッチＳがオフであること(ディスチャージ動作していないこと）を示している。
ＭＯＤＥ０では、全出力電圧がオフであるため、全端子が、ディスチャージ状態である。ＭＯＤＥ１では、ソースドライバ回路２４のアナログ電圧Ａｖｄｄ、ゲートドライバ回路２２の電圧（ＶＧＨ、ＶＧＬ）がオン状態、アノード電圧Ｖｄｄ、カソード電圧Ｖｓｓがオフ状態であるため、アノード電圧Ｖｄｄ、カソード電圧Ｖｓｓのみが、ディスチャージ状態である。ＭＯＤＥ２、ＭＯＤＥ３では、ソースドライバ回路２４のアナログ電圧Ａｖｄｄ、ゲートドライバ回路２２の電圧（ＶＧＨ、ＶＧＬ）がオン状態、アノード電圧Ｖｄｄ、カソード電圧Ｖｓｓがオン状態である。したがって、全出力のディスチャージは非動作である。ＭＯＤＥ２は、設定禁止状態である。
以上のように、電圧出力されていない端子を、ディスチャージ状態にすることにより、ＥＬ表示装置の不要な動作または誤動作を防止するとともに、ＥＬ表示装置が電気的に破壊されることを防止できる。
オン／オフ端子は、電源回路を起動させる端子である。オン／オフ端子にクロック信号が印加されると、Ｄｖｄｄ電圧を出力する。クロック信号は、信号の立ち上がりまたは立ち下げを検出し、複数回のクロック信号の立ち上がりまたは立ち上がりエッジを検出するとロジック電圧Ｄｖｄｄを出力する（図２１を参照）。
クロック信号は、本実施形態のＥＬ表示装置に印加される映像信号クロックまたは水平同期信号ＨＤを用いる。映像信号は、本実施形態のＥＬ表示装置が組み込まれた機器のグラフィックコントローラが発生する。
図２１に示すように、クロック（ＣＬＫ）信号の立ち上がりを検出し、電源回路１２内のカウンタ２２１をカウントアップする（図２１、図２２、図２４を参照のこと）。クロックが３クロック入るとＤｖｄｄ電圧が出力される。この電源立ち上がりまでに必要なクロック数は、コマンドで設定できるように構成されている。図２１では、ａ点で３クロックであるため、Ｄｖｄｄを出力する。もちろん、クロック信号の検出は、クロックの立ち下げを検出してもよい。また、クロックの両エッジを検出してもよい。クロック間隔が一定以上短いとカウントはしない。この設定は、電源回路１２に内蔵するローパスフィルタで設定する。
クロックが一定期間、遮断されると、Ｄｖｄｄ電圧の出力を停止する。図２１では、Ｔ１期間が３０ｍｓｅｃ以上であると出力を停止する。同時に、カウンタ２２１のカウント値はクリアされる。したがって、カウンタ２２１のカウントは０から開始する。
なお、図２１の実施形態では、Ｄｖｄｄ電圧をクロックでオン／オフ（出力、停止）させるとしたが、これに限定するものではない。例えば、Ｖｄｄ、Ｖｓｓ電圧、ＶＧＨ、ＶＧＬ電圧をオン／オフ制御してもよい。また、３クロック目でＶＧＨ、ＶＧＬ電圧などゲートドライバ回路２２で必要なチャージポンプで出力する電圧を出力させ、３０クロック目でＶｄｄ、ＶｓｓなどＥＬ素子３５に供給するＤＣＤＣ電圧を出力するように構成してもよい。
立ち下げも同様である。３０ｍｓｅｃで、Ｖｄｄ、ＶｓｓなどＥＬ素子３５に供給するＤＣＤＣ電圧を停止し、同時に放電回路（図１６、図２０を参照）を動作させ、１００ｍｓｅｃ後に、ＶＧＨ、ＶＧＬ電圧などゲートドライバ回路２２で必要なチャージポンプで停止（同時に放電回路を動作）するように構成してもよい。すなわち、クロックの個数またはクロックの間隔で電圧出力を制御する。
Ｄｖｄｄ電圧は、ソースドライバ回路２４のロジック電圧である。ＤＶｄｄ電圧が立ち上がると、Ｉ２Ｃバスの電源が供給され、ソースドライバ回路２４と電源回路１２間のコマンド通信が可能になる。ソースドライバ回路２４は、Ｉ２Ｃバスを介して電源回路１２にオンシーケンスコマンド（オンコマンド）を伝送し、電源回路１２は、他の電圧（ＶＧＨ、ＶＧＬ、Ｖｓｓ、Ｖｄｄなど）を出力する。
電源回路１２の立ち下げ（電圧出力の停止）は、ソースドライバ回路２４から電源回路１２へのオフシーケンスコマンド（オフコマンド）により行われる。なお、図２１に示すクロック信号（ＣＬＫ）が中断することによっても電源回路１２はオフ状態になる。
Ｄｖｄｄ電圧は、ソースドライバ回路２４で使用されるロジック電圧である。まず、最初にロジック電圧が入力されないと、ソースドライバ回路２４のロジック動作が開始せず、ＥＬ表示装置の開始シーケンスが実施されない。しかし、常時（ＥＬ表示装置を使用しないときも）、ＤＶｄｄの電圧発生回路１１ｃを起動しておくと、電力を使用する。図２１、図２２のように、クロックでＤｖｄｄ発生回路を起動させるように構成すれば、不要な電力消費はない。また、クロックが一定期間入力されないと、Ｄｖｄｄ回路を非動作状態になるように構成すれば、不要な電力消費はない。
なお、図２１の実施形態ではクロックの入力により、ＤＶｄｄ電圧が立ち上がるとしたが、本実施形態はこれに限定するものではなく、Ａｖｄｄ電圧など他の出力電圧を立ち上げるように構成しても良い。また、電圧が立ち上がるクロック数はコマンドなどにより設定できるように構成することが望ましい。立ち下げの時間Ｔ１もコマンドなどにより設定できるように構成することが好ましい。
また、カウンタの値は、クロックが一定時間以上ない場合はクリアされるように構成することが好ましい。例えば、２のクロック信号（ＣＬＫ）が入力されても、３番目のクロック信号（ＣＬＫ）までの間隔が２０ｍｓｅｃ以上あると、電源回路１２内のカウンタがクリアされ、カウンタを０に戻すように構成する。また、電源回路１２がオフシーケンスを受けつけた場合も、カウンタはクリアされる。クリアされるまでの時間は、コマンドにより設定できるように構成されている。
クリアされるまでの時間Ｔ１は、クロックとして垂直同期信号を使用することを想定される。したがって、３０フレームの場合、３５ｍｓｅｃ以上にする必要がある。また、ノイズによるカウントアップの誤動作を防止するため、１００ｍｓｅｃ以下（０．１Ｈｚ）にする必要がある。また、映像信号のメインクロックで動作するように構成する。表示装置の画像クロックが３ＭＨｚであれば、３ＭＨｚで動作するように構成する。しかし、余り高速なクロックで動作するように構成すると、外部ノイズで簡単に誤動作する。したがって、１０ＭＨｚ以下にする。したがって、クロックは、０．１Ｈｚ以上１０ＭＨｚ以下にする。クロックは、水平同期信号（ＨＤ）を使用することが好ましい。水平同期信号は、８ＫＨｚ以上３０ＫＨｚ以下程度である。したがって、クロックは、８ＫＨｚ以上１０ＭＨｚ以下で動作するように構成する。
また、短時間で異常なクロック（外部ノイズ）入力による誤動作を防止するため、コンデンサなどのよるノーパスフィルタを形成しておく。
カウンタ２２１は、電源ＩＣ１２がオフされると、クリアされる。また、ＥＬ表示装置のソフトウェアリセットまたはハードウェアリセットが入力されるとクリアされる。また、電源ＩＣ１２がオンされるときに、初期クリアされる。
また、Ｄｖｄｄ電圧は、３クロック信号（ＣＬＫ）で出力し、図２４に示すように、Ａｖｄｄ電圧は、５クロック信号（ＣＬＫ）で出力するように構成しても良い。すなわち、クロック信号（ＣＬＫ）数により、立ち上がる電圧を指定できるように構成する。立ち下げ電圧においても同様に構成しても良い。カウント設定するクロック数は、２以上５以下が好ましい。ノイズによる誤動作防止と起動時間を短くするためである。
また、一度、カウントが規定値に達した後は、ソースドライバ回路２４からリセット信号が電源回路１２に入力されない限り電圧出力を停止しないように構成してもよい。
Ｄｖｄｄ電圧は、図１２に示すように、レギュレータ１２１を用いて発生する。レギュレータ１２１は、動作状態であると、リーク電流が流れ電力を消費してしまう。図２１、図２２のように、クロックを検出してレギュレータ１２１を起動するように構成すれば、リーク電流の発生はない。したがって、ＥＬ表示装置が非動作状態では、電力を消費しない。
本実施形態の電源回路１２は、クロック信号（ＣＬＫ）が入力されている時に、オンコマンドが入力されることにより、電圧が出力されるように構成されている。また、クロック信号（ＣＬＫ）が入力されている時に、オフコマンドが入力されることにより、電圧出力を停止する。また、出力端子をオフにする。
但し、本実施形態はこれに限定するものではない。例えば、図２５に図示しているように、強制的に電圧を出力されるオン／オフ端子（ハードピン）を設けても良い。
（１１）立ち上がりシーケンス
次に、立ち上がりシーケンスについて図２７を用いて説明をする。
電源回路１２に、水平同期信号（ＨＤ）またはメインクロック（ＣＬＫ）が入力されると、Ｄｖｄｄ発生回路１１ｃ（図２２）により、クロックをカウントし、規定のクロック数をカウントすると、Ｄｖｄｄ発生回路のレギュレータが動作する。レギュレータ回路は、入力されたバッテリー電圧Ｖｉｎをレギュレータして１．８５Ｖ（１．８Ｖ系）を出力する。
以上のように、電源回路１２にコネクタ２７１から供給される信号または電圧は、ＣＬＫまたはＨＤと、Ｖｉｎだけである。パネル２０とフレキシブル基板２８１とはＡＣＦ２８２で電気的に接続が取られている。したがって、電源回路１２から出力される電源電圧数が多くてもコストが高くなることはない。なお、電源回路１２は、図４５に示すように、プリップチップ実装（ＣＯＦ実装）されている。
１．８５Ｖはソースドライバ回路２４などのロジック電圧である。ロジック電圧Ｄｖｄｄは、ＳＭＢｕｓの電源であり、また、ＥＥＰＲＯＭ２７３、フラシュメモリ２７２の電源電圧である。したがって、Ｄｖｄｄ電圧が発生することにより、ＥＬ表示装置のロジック系が起動状態になる。
ソースドライバ回路２４は、ロジック電圧Ｄｖｄｄが入力され、外部３線シリアルバスから、リセット信号コマンドが入力されると、立ち上がりシーケンスを開始する。
リセット信号コマンドをソースドライバ回路２４が受信し、電源回路１２の初期化が完了（図１９において、ＭＯＤＥ０）すると、ソースドライバ回路２４は、ＳＭＢｕｓを介して、電源回路１２にオンコマンド（ＯＮ１、ＯＮ２：図１９）を送る。基本的にオンシーケンスは、ＭＯＤＥ０（ＯＮ１、ＯＮ２はオフ）→ＭＯＤＥ１（ＯＮ１のみオン）→ＭＯＤＥ３（ＯＮ１、ＯＮ２はオン）である。
ＯＮ１コマンドにより、ＡＶｄｄ電圧（ソースドライバ回路２４のアナログ電圧）、ＶＧＨ、ＶＧＬが出力される。ＡＶｄｄとアノード電圧Ｖｄｄは同一電圧である（図１３なども参照のこと）が、ＡＶｄｄはＯＮ１で出力されるが、アノード電圧Ｖｄｄは、ＳＷ２がオフ状態であるため、出力されない。ＳＷ２はＯＮ２コマンドでオン状態となる。ＯＮ１コマンドにより、ＶＧＨはＳＷ５がオンすることにより、ＶＧＬはＳＷ６がオンすることにより、出力される。
ソースドライバ回路２４にＡＶｄｄ電圧が印加されることにより、図１０、図１１などの回路が起動し、階調電圧などが出力できるようになる。ＶＧＨ、ＶＧＬ電圧は、ゲートドライバ回路２２に印加される（図４９参照）。ＶＧＨ、ＶＧＬ電圧によりゲートドライバ回路２２のゲート信号線２７の電位が設定される。また、ソースドライバ回路２４は、ゲートドライバ回路２２にスタート（ＳＴ）信号、クロック（ＣＬＫ）信号を印加し、また、ソースドライバ回路２２は、ソース信号線２８に黒階調の映像電圧信号などを印加し、ゲートドライバ回路２２は画素２６を黒表示状態に制御する（図２参照）。
ＯＮ１コマンド（図１９のＭＯＤＥ１）からＯＮ２コマンド（図１９のＭＯＤＥ３）までの移行時間は、１フレーム期間以上とする。好ましくは２フレーム期間以上とする。表示画面２１を黒表示状態にしてから、アノード電圧Ｖｄｄ、カソード電圧Ｖｓｓを印加するようにするためである。表示画面２１を黒表示状態にしてから、アノード電圧Ｖｄｄ、カソード電圧Ｖｓｓを印加しないと、不要な画像表示がされることがあるためである。
次に、ソースドライバ回路２４は、入力された映像信号（ＲＧＢ）、水平同期信号（ＨＤ）、垂直同期信号（ＶＤ）、クロック（ＣＬＫ）に対応させてソース信号線２８に映像信号を出力する。
ソースドライバ回路２４は、電源回路１２にＯＮ２コマンドを送出する。ＯＮ２コマンドにより、ＳＷ１、ＳＷ２がオンし、表示画面２１にアノード電圧Ｖｄｄ、カソード電圧Ｖｓｓが印加される。アノード電圧Ｖｄｄ、カソード電圧Ｖｓｓの印加により、ＥＬ表示装置に画像が表示される。
以降、ソースドライバ回路２４は、映像信号から、表示画面２１に流れる電流を演算などにより、点灯率求め（図６９）、ピーク電流をオーバーしないように、ｄｕｔｙ比駆動を実施する（図５７）。また、必要に応じて、電源回路１２にコマンドを送り、アノード電圧Ｖｄｄ、カソード電圧Ｖｓｓを変化させる。図５７は、点灯率７５％以上でカソード電圧Ｖｓｓを低下（ＧＮＤ側へ）させている。
なお、図１９に示すように、誤動作により、ＭＯＤＥ２から開始される場合は、ＭＯＤＥ１を実行し、次にＭＯＤＥ３を実行させる。誤動作により、ＭＯＤＥ３から開始される場合は、ＭＯＤＥ１を実行し、次にＭＯＤＥ３を実行させる。
オフシーケンス（立ち下げシーケンス）では、ＭＯＤＥ１が実行される。ＭＯＤＥ１の実行前に、ソースドライバ回路２４は、表示画面２１を黒表示にする。黒表示は、ソース信号線２８に黒の階調信号（低階調）を印加し、この信号を画素２６に書き込むことにより実現する。黒表示後に、ソースドライバ回路２４は電源回路１２にコマンドを送り、ＭＯＤＥ１（ＯＮ２をオフ）にする。
ＯＮ２コマンドのオフ指令により、ＳＷ１、ＳＷ２がオフし、表示画面２１へのアノード電圧Ｖｄｄ、カソード電圧Ｖｓｓの印加が停止される。
次に、ソースドライバ回路２４は、電源回路１２にＭＯＤＥ０にすべく、ＯＮ１をオフにするコマンドを送る。
図１９のＭＯＤＥ１から図１９のＭＯＤＥ０までの移行時間は、１フレーム期間以上とする。好ましくは２フレーム期間以上とする。アノード電圧Ｖｄｄ、カソード電圧Ｖｓｓを完全に端子などから放電させてからゲートドライバ回路２２を停止させるためである。ＯＮ２コマンドをオフ（０）にすることにより、ＳＷ２、ＳＷ１がオフになる。この際、図１６、図２０に示すように放電回路を動作させる。アノード電圧Ｖｄｄ、カソード電圧Ｖｓｓを完全に放電させてからでないと、不要な画像表示がされることがあるためである。
ＯＮ１コマンドをオフすることにより、ＳＷ５、ＳＷ６がオフになり、ＡＶｄｄ電圧（ソースドライバ回路２４のアナログ電圧）、ＶＧＨ、ＶＧＬが停止される。最後に、電源回路１２に印加されているＣＬＫまたはＨＤが停止し、Ｄｖｄｄが停止する。
図１３、図２５などの実施形態では、シャットダウン端子（ＳＨＤＮ）を配置している。ＳＨＤＮ端子は、クロック信号（ＣＬＫ）が入力されていない状態でも、オン／オフコマンドが入力されると電圧を出力させる端子である（または、電圧を出力しないようにする端子である）。ＳＨＤＮ端子へのロジック電圧がＬレベルにときは、図２１、図２４で説明した電源動作が実施される。ＳＨＤＮ端子へのロジック電圧がＨレベルの時は、クロック信号（ＣＬＫ）がない状態でも、オン／オフコマンドを受けつけるようになる。シャットダウン端子（ＳＨＤＮ）は０（ＧＮＤ）が通常状態で、外部クロックによりＤｖｄｄ出力状態に設定されており、シャットダウン端子（ＳＨＤＮ）はＨで、クロックが入力されずとも、Ｄｖｄｄが出力されている状態である。
シャットダウン端子（ＳＨＤＮ）を配置したことは、本実施形態の電源回路１２を検査工程で用いる場合に有効である。検査工程（点欠陥検出、特性評価）では、フレームレートを低減したり、テストトランジスタ２９５を用いて画像を表示する。そのため、クロックとして用いる映像信号（メインクロック、水平同期信号クロック）がない場合がある。また、クロックの周期が非常に長く、図２１に示すＴ１期間以上となって、電圧出力が停止してしまう。この場合には、当然クロックを使用して電圧出力をオン／オフさせることができない。そのため、本実施形態では、シャットダウン端子（ＳＨＤＮ）を用いて、電圧出力を強制的に制御する。
図１３、図２５などでは、Ｄｖｄｄ発生回路のみにシャットダウン端子（ＳＨＤＮ）を配置しているが、これに限定するものではなく、他の電圧発生回路１１にシャットダウン端子（ＳＨＤＮ）を配置してもよい。また、電源回路１２全体がシャットダウン端子（ＳＨＤＮ）により、オン／オフ制御できるように構成してもよい。
（１２）電源回路１２の出力電圧の変更例
なお、本実施形態の電源回路１２において、出力する電圧は、図３、図２５などに限定されるものではない。例えば、図２３に示すように、リセット電圧Ｖｒｓｔの発生回路３１ｇを内蔵させてもよい。また、Ｖｄｄ電圧発生回路１１ｄで所定の電圧を発生させ、ＯＮ１コマンド（図１９を参照）で、ＳＷ３をオンさせ（このとき、ＳＷ２はオフ）、ＯＮ２コマンドで、ＳＷ２、ＳＷ３の両方をオンさせてもよい。なお、図１９のＭＯＤＥ０では、ＳＷ２、ＳＷ３ともオフである。
また、図２６に示すように、Ｖｓｓ電圧の発生回路がない構成でもよい。この場合は、ＥＬ表示装置のカソード電圧は、ＧＮＤ電圧である。Ｄｖｄｄ電圧発生回路１１ｃの出力にはスイッチは配置されていない。Ｄｖｄｄは、ＣＬＫまたはＳＨＤＮのロジック信号により出力／非出力の制御ができるからである。また、各ＳＷの制御は、ソースドライバ回路２４が行うが、Ｄｖｄｄ電圧の供給がないと、ソースドライバ回路２４のロジックが動作せず、ＳＷの制御コマンドを発生することができないからである。
（１３）電源回路１２の変更例
また、本実施形態では、電源回路１２は、ＩＣとして説明するが、これに限定するものではない。例えば、ディスクリート部品で電源回路１２を構成してもよい。リセット電圧Ｖｒｓｔは、図７４の画素構成を有するＥＬ表示装置などで使用する。
Ｄｖｄｄが起動すると、ソースドライバ回路２４のロジック回路部が起動すると共に、ＳＭＢｕｓなどの標準データバスにデータを送ることが可能になる。ソースドライバ回路２４は、標準データバス（ＳＭＢｕｓなど）を用いて、電源回路が出力する電圧（ＶＧＨ、ＶＧＬ、Ｖｓｓ）の値を設定する。また、発振周波数を設定する。また、Ａｖｄｄ（Ｖｄｄ）、ＶＧＨ、ＶＧＬを電源回路１２から出力させる。
電源回路１２は、図２７に示すように、フレキシブル基板２８１に実装されている（図２８参照）。この状態では、フレキシブル基板の短絡電極端子２８５でアレイ基板２８２の端子（信号入力端子２９６、トランジスタ制御端子２９７）を短絡している(図２９など）。また、短絡電極端子２８５には、ＶＧＨ電圧（テストトランジスタ２９５のオフ電圧）が印加されている。
電源回路１２の各出力端子には、金バンプが形成されており、ＡＣＦ（異方導電フィルムによる接続）によりフリップチップ実装されている。
図２７の２７４はテストトランジスタ群である。テストトランジスタ２９５が各ソース信号線２８に形成されている。テストトランジスタ２９５は、図３０、図３１に示すように、ソースドライバ回路２４が実装された反対側（Ｂ位置）に形成してもよい。なお、ソースドライバ回路２４は、ＩＣに限定するものでなく、低温ポリシリコン技術などで形成されたソースドライバ回路であってもよい。また、図４８などに図示した３選択回路４８１を形成してもよい。
スイッチＳＷ３、ＳＷ４、ＳＷ６は実際には形成されていない。または省略できる。映像信号のクロック信号により、Ｄｖｄｄ＝１．８５Ｖが出力される。したがって、スイッチは必要でない。また、ＡＶｄｄもＤＣＤＣ回路の発振と同時に出力される。ＡＶｄｄは、ソースドライバ回路２４のアナログ電源であると同時に、ゲートドライバ回路２２の内部シフトレジスタの電源電圧ともなる。
ソースドライバ回路２４からＳＭＢｕｓ、Ｉ２ＣＢｕｓなどの標準データバスにより、各電源のオン／オフ制御信号が電源回路１２に送られる。なお、ＳＭＢｕｓ、Ｉ２ＣＢｕｓの動作速度は、１０ＫＨｚ以上１０ＭＨｚ以下に構成されている。
コマンドのＯＮ１により、ＶＧＨのスイッチＳＷ５とＶＧＬのスイッチＳＷ６がオンする。スイッチＳＷ５、ＳＷ６がオンすることにより、ＶＧＨ、ＶＧＬ（ＶＧＬ１）が出力され、ゲートドライバ回路２２が同時する。ゲートドライバ回路２２に印加するスタートパルス（ＳＴ１、ＳＴ２）、クロック（ＣＬＫ１、ＣＬＫ２）、アップダウン（ＵＤ）は、ソースドライバ回路２４により制御される。特に、ゲートドライバ回路２２ｂの内部シフトレジスタは、クリアされ、すべてのゲート信号線２７ｂは非選択状態とされる。
次に、コマンドのＯＮ２により、ＶｄｄのスイッチＳＷ２とＶｓｓのスイッチＳＷ１がオンする。スイッチＳＷ１、ＳＷ２がオンすることにより、アノード電圧Ｖｄｄ、カソード電圧Ｖｓｓが出力される。
電源回路１２には、本体のバッテリーからの電圧Ｖｉｎが供給される。Ｖｉｎ電圧は、コネクタ２７１を介して電源回路１２に供給される。電源回路１２は、１つのＶｉｎ電圧から、ＥＬ表示パネルに必要な電圧（アノード電圧Ｖｄｄ、カソード電圧Ｖｓｓ、ＶＧＨ、ＶＧＬ、ＡＶｄｄ、Ｄｖｄｄ＝１．８５Ｖ）を発生させる。フレキシブル基板２８１とアレイ基板２８２はＡＣＦ（異方向性導電フィルム）接続される。すなわち、フレキシブル基板２８１とアレイ基板２８２は接着されるから、当然のことながら電源回路１２が出力する電圧をＥＬ表示パネル２８２に印加するのにコネクタは必要でない。
（１３−１）従来の問題点
図３２は従来のＥＬ表示装置の構成図である。フレキシブル基板２８１とアレイ基板２８２とはＡＣＦ接続されている。電源回路１２は、本体のプリント基板３２１に実装されている。電源回路１２には、バッテリー電圧Ｖｉｎが印加される。電源回路１２は、１つのＶｉｎ電圧から、ＥＬ表示パネルに必要な電圧（アノード電圧Ｖｄｄ、カソード電圧Ｖｓｓ、ＶＧＨ、ＶＧＬ、ＡＶｄｄ、Ｄｖｄｄ＝１．８５Ｖ）を発生させる。発生した電圧（アノード電圧Ｖｄｄ、カソード電圧Ｖｓｓ、ＶＧＨ、ＶＧＬ、ＡＶｄｄ、Ｄｖｄｄ＝１．８５Ｖ）は、コネクタ２７１を介して、フレキシブル基板２８１に引き渡され、ＥＬ表示パネルに供給される。したがって、コネクタ２７１の必要ピン数は、電源回路１２が発生する種類が多いため、多ピンとなる。また、ソースドライバ回路２４は、電源回路１２をオン／オフさせる信号を出力する。コネクタには、この信号用のピンも必要である。
以上のことから、従来の構成電源回路１２を本体のプリント基板３２１に実装する構成）では、本実施形態の構成（図２７）に比較して、コネクタ２７１の必要ピン数が多い。したがって、接触不良が発生しやすく、コストも高くなる。
電源回路１２が発生する電圧には、一定範囲のバラツキがある。例えば、Ｖｄｄ＝５．５Ｖが理想値としても、±０．２Ｖ程度のバラツキが発生する。電源回路１２が出力する電圧が変化するとＥＬ表示パネルの発光輝度が変化する。例えば、本実施形態の調整方法で、ＥＬ表示パネルを理想値のアノード電圧５．５Ｖで表示輝度調整を行う。しかし、本体のプリント基板３２１に実装された電源回路１２が出力するアノード電圧Ｖｄｄが５．７Ｖであれば、ＥＬ表示パネルの発光輝度は、調整した値からずれてしまう。
すなわち、図３２の構成では、ＥＬ表示パネルで調整しても、電源回路１２が出力する電圧が理想値でない限り、調整が無意味となる。
（１３−２）本実施形態における解決方法
図２７の本実施形態では、電源回路をフレキシブル基板２８１に実装し、電源回路１２を動作させて、輝度調整、ホワイトバランス調整などを実施する。したがって、電源回路１２の発生電圧が個々でバラツキが発生してもバラツキを考慮してＥＬ表示パネルの調整を実施するから問題とならない。また、エージングなどにおいても、実際に使用する電圧ＶＧＨ、ＶＧＬなどを使用することにより、良好にエージングを実施できる。但し、エージング時は、通常表示時よりも、ＶＧＨ−とＶＧＬの絶対値（電位差）を大きくする。
（１４）電流リミット機能
本実施形態のＥＬ表示装置の動作の検査には、電流リミット機能（カレント電流リミット機能）を使用する。
電流リミット機能は、ＶｓｓまたはＶｄｄの最大出力電流を設定する機能である。例えば、Ｖｓｓ電圧のリミット電流が０．５Ａであれば、Ｖｓｓの出力電流が０．５Ａを越えると、内部の発振周波数が低下し、出力電流が０．５Ａ以上とならないように調整される。一般にこの状態の場合は、出力電圧Ｖｓｓが低下する。Ｖｓｓ電圧のリミット電流が１．０Ａに設定されておれば、Ｖｓｓの出力電流が１．０Ａを越えると、内部の発振周波数が低下し、出力電流が１．０Ａ以上とならないように調整される。一般にこの状態の場合は、出力電圧Ｖｓｓが低下する。
本実施形態の電源回路１２は、Ｖｓｓ電圧とＶｄｄ電圧とが、２段階の電流リミット設定できるように構成されている。２段階は、図５４の実施形態においては、０．５Ａと、１．０Ａである。電流リミットの値は、エージング工程、モジュール最終検査工程で切り替えて設定する。
コマンドＩＭＮが０の時は、Ｖｓｓ電圧の電流リミット機能によるリミット電流（Ａ）は、０．５Ａであり、コマンドＩＭＮが１の時は、Ｖｓｓ電圧の電流リミット機能によるリミット電流（Ａ）は、１．０Ａである。
コマンドＩＭＰが０の時は、Ｖｓｓ電圧の電流リミット機能によるリミット電流（Ａ）は、０．５Ａであり、コマンドＩＭＰが１の時は、Ｖｓｓ電圧の電流リミット機能によるリミット電流（Ａ）は、１．０Ａである。
以上のように、リミット電流は、ＶｄｄとＶｓｓとで個別に設定することができる。また、実施例では、リミット電流の設定値は、０．５Ａと１．０Ａの２段階であるが、これに限定するものではなく、３段階以上であってもよい。
電流リミット機能は、ＥＬ表示装置を検査または調整する工程で使用する。例えば、ＥＬ表示装置を出荷検査において、リミット電流を０．５Ａに設定する。通常の動作の設定値は、１．０Ａとする。リミット電流を０．５Ａに設定し、調整画像をＥＬ表示装置に表示する。
ＥＬ表示装置は、表示画像に対応して点灯領域に流れる電流が変化する。例えば、黒ラスター表示では、表示画面に流れる電流は理想的には０Ａである。白ラスター表示で、かつピーク電流抑制駆動が設定されていない場合は、最大電流が流れる。ピーク電流抑制駆動が動作している場合は、設定電流以上の電流は流れない。
ＥＬ表示装置では、画像の種類により、表示画面に流れる電流の大きさが変化する。したがって、ＥＬ表示装置の検査構成において、既知の電流がわかっている画像を順次、ＥＬ表示装置に表示することにより、電流リミット機能が動作しているかを判断できる。
リミット電流を通常より、小さい値（本実施形態では、０．５Ａ）に設定すると、例えば、画像１では、表示画面に流れる電流が０．６Ａ、画像２では、表示画面に流れる電流を０．４Ａとする。
画像１をＥＬ表示装置に表示した時、電流リミット機能が動作しなければ、電流リミット機能が動作不良判断できる。一方、画像２をＥＬ表示装置に表示した時、電流リミット機能が動作すれば、電流リミット機能の異常または、他の箇所での動作不良が発生している可能性があることを判断できる。また、ピーク電流抑制駆動が正常に動作しているかを判断できる。電流リミットの値は、コマンドにより変更設定することができる。コマンドにより、検査中に、電流リミットの値を可変し、ＥＬ表示装置の動作状態を検査できる。すなわち、複数あるリミット設定値を電源ＩＣ１２に形成し、複数のリミット値から１つの電流リミット値を設定し、流れる電流が既知の画像を表示して、電流リミット機能の動作を見定める。この際、図５７のｄｕｔｙ比の設定、図５５のＣＮＴ設定（ＤＸ設定を含む）を行うことが好ましい。ｄｕｔｙ比を大きくすれば、電源回路１２に流れる電流が大きくなり、ｄｕｔｙ比を小さくすれば、電源回路１２に流れる電流が小さくなり、また変化する。ＤＸの値を変化すれば、基準電流が変化して、電源回路１２に流れる電流が小さく、または大きくなる。
特に、本実施形態は、電源回路１２とＥＬ表示パネルを一体として動作させ（同時に動作させ）、調整、エージングなどを行う。本実施形態のＥＬ表示装置は、電源回路１２とＥＬ表示パネルが一体化（接続完了）したものである。このように構成することにより、コネクタ２７１のピン数が少なくなり低コスト化を実現できる。また、理想的に輝度バラツキ、ホワイトバランス調整を実現できる。この実現のために、本実施形態は電源回路１２の出力オープン機能を有効に利用している。
（１５）出力オープン機能の変更例
以上の実施形態では、電源回路１２に出力オープン機能を搭載するとしたが、本実施形態はこれに限定するものではない。例えば、電源回路１２のアノード出力端子とＥＬ表示パネルのアノード配線３０１間にアナログスイッチ、リレー回路を配置してもよい。すなわち、電源回路１２の外部にスイッチ回路などを配置または形成してもよい。
ソースドライバ回路２４は、ゲートドライバ回路２２に印加するスタートパルス（ＳＴ１、ＳＴ２）、クロック（ＣＬＫ１、ＣＬＫ２）、アップダウン（ＵＤ）を制御し、画像が表示される。ゲートドライバ回路２２ａは、１フレーム期間に１つのスタート信号ＳＴ１が印加され、ゲートドライバ回路２２ｂは、ｄｕｔｙ駆動に対応するように、スタートパルスＳＴ２が印加される。
アレイ基板２８２（ＥＬ表示パネル）に、フレキシブル基板２８１をＡＣＦ接続することによりＥＬ表示装置は完成する（図２７も参照のこと）。フレキシブル基板２８１には、電源回路１２、ＥＥＰＲＯＭ２７３、フラシュメモリ２７２などが実装される。テストトランジスタ２９５をオフさせる電圧ＶＧＨ（テストトランジスタ２９５がＮチャンネルトランジスタである場合は、電圧ＶＧＬ）は、電源回路１２から供給される。
図３３は、アレイ基板２８２の端子とフレキシブル基板２８１をＡＣＦ３３１で接続した断面図である。アレイ基板２８２の端子２９７、２９６とフレキシブル基板２８１の短絡配線２８５がＡＣＦ３３１で接続されている。
図２９の検査モードは、フレキシブル基板２８１をアレイ基板２８２に接続せずに行う。または、フレキシブル基板２８１をアレイ基板２８２に接続するが、ソースドライバ回路２４をアレイ基板２８２に未実装で行う。
検査モードでは、アレイ基板２８２のトランジスタ制御端子２９７、信号入力端子２９６にプローブを立てる。トランジスタ制御端子２９７に、ＶＧＨまたはＶＧＬｔ電圧を印加する。
検査後、フレキシブル基板２８１をアレイ基板２８２にＡＣＦ接続する。フレキシブル基板２８１の接続端子２８４と、アレイ基板２８２の接続端子２８３とを接続する。トランジスタ制御端子２９７、信号入力端子２９６は、フレキシブル基板２８１の短絡電極端子２８５で電気的に短絡する。短絡電極端子２８５には、ＶＧＨ電圧を印加する。フレキシブル基板２８１には電源回路１２が実装されているため、電源回路１２からＶＧＨを短絡電極端子２８５に印加する。
２８１はフレキシブル基板としたが、本実施形態はこれに限定するものではない。例えば、２８１はプリント基板であってもよい。また、本実施形態は、トランジスタ制御端子２９７と信号入力端子２９６とを短絡電極端子２８５などを用いて、ＥＬ表示機器の出荷前に電気的に接続するものである。また、他の方法でトランジスタ制御端子２９７と信号入力端子２９６とを電気的に接続してもよい。例えば、トランジスタ制御端子２９７と信号入力端子２９６とを銅ペーストの塗布により電気的に短絡してもよい。
また、本実施形態は、トランジスタ制御端子２９７と信号入力端子２９６とを、ＥＬ表示機器の製品出荷前に電気的に同電位にするものである。また、テストトランジスタ２９５をオフ状態にするものである。したがって、テストトランジスタ２９５の各端子に所定の電位を印加し、テストトランジスタ２９５をオフ状態にしてもよい。例えば、トランジスタ制御端子２９７と信号入力端子２９６の両方に、電源回路１２が出力するＶＧＨ電位を直接印加する方式が例示される。
（１６）検査、調整方法
図３０、図３１は、本実施形態の電源回路の出力オープン機能を用いたＥＬ表示装置の検査、調整方法の説明図である。以下の実施形態においても、画素構成は図３を例示して説明するが、これに限定するものではなく、電流駆動方式の画素構成、電圧駆動などのいずれの画素構成のいずれであってもよい。
（１６−１）ホワイトバランス、コントラストの調整方法
図３０は、ＥＬ表示装置の輝度及びホワイトバランス、コントラストの調整方法である。図３０では、電源回路１２の出力オープン機能を用いてスイッチＳＷ１をオフにしている。すなわち、カソード電圧Ｖｓｓは、出力されず、出力端子はハイインピーダンス状態となる。カソード電圧Ｖｓｓの出力端子のパッドＰ１に、プローブ３０４でプロービィングしている。プローブ３０４を外部電源Ｖｓｓｔ間には、電流を測定する電流計３０３を配置している。なお、調整時のカソード電圧Ｖｓｓｔ＝画像表示時のカソード電圧Ｖｓｓとする。
画素２６の駆動用トランジスタ３１ａがＰチャンネルトランジスタの場合は、カソード電極をオフにして、カソード配線３０２の電流を測定する。画素２６の駆動用トランジスタ３１ａがＮチャンネルトランジスタの場合は、アノード電極をオフにして、アノード配線３０１の電流を測定する。
ソースドライバ回路２４は、ゲートドライバ回路２２を制御し、画像表示状態にする。基準電流Ｉｃの大きさは、通常の１倍とする。なお、基準電流Ｉｃは、図８で説明したように、基準電流の大きさに比例して、表示画面２１の発光輝度が変化する。トランジスタ８４ｂと単位トランジスタ９２がカレントミラー回路を構成しているからである。なお、トランジスタ８４ｂは複数のトランジスタから構成されている。基準電流の大きさが１から２に変化すると、表示画面２１の輝度は、２倍になる。表示画面２１で使用する電力も２倍となる。
ＥＬ表示装置において、表示画面２１のカソード電流Ｉｓはカソード配線３０２に流れる。表示画面２１のアノード電流はアノード配線３０１に流れる。
図３０の構成では、電源回路１２のカソード電圧の出力端子は、オフであり、外部カソード電圧Ｖｓｓｔが接続されているため、カソード配線３０２を流れる電流は、プローブ３０４、電流計３０３を経由して外部カソード電圧Ｖｓｓｔに流れる。したがって、電流計３０３で、表示画面２１で使用する電流を測定することができる。カソード電流Ｉｓを測定するのは、カソード配線３０２を流れる電流は、表示画面２１を流れる電流であるからである。アノード配線３０１を流れるアノード電流Ｉｐの一部は、ソースドライバ回路２４にプログラム電流及び出力段回路を流れる。
なお、Ｖｄｄｔ、Ｖｓｓｔは、検査またはエージング構成で外部から設定または外部で発生機器からの電圧である。Ｖｄｄｔ、Ｖｓｓｔは、電圧値を可変する機能を有する。
ＥＬ表示装置は、カソード電流Ｉｓの大きさを発光輝度は比例の関係になる。したがって、カソード電流を測定することにより、表示画面２１の発光輝度を把握することができる。以上のことから、カソード電流を所定の電流となるように調整することにより、表示画面２１の発光輝度を調整することができる。
なお、カソード電流など表示画面に流れる電流は、電流が流れる配線にピックアップ抵抗を配置して、前記ピックアップ抵抗の両端の電圧を測定できるように構成してもよい。以上の事項は、本発明の他の電流を測定する方式においても同様に適用できる。
（１６−２）変更例
図３０の実施形態では、表示画面２１全体に流れるカソード電流を測定するとしたが、本実施形態はこれに限定するものではない。例えば、表示画面２１の一部または所定面積に含まれる画素のカソード電流を測定するようにしてもよい。このカソード電流で表示画面２１全体に流れるカソード電流を推定することができる。また、白ラスター表示では、画面全体が同一輝度で表示されるため、一部であっても表示画面２１全体の推定は容易だからである。
また、表示画面２１を所定面積で分割し、各分割した領域でのカソード電流を測定することにより、表示画面２１の特性分布を測定することができる。分割とは、画素列、画素行、マトリックス状が例示される。この実施形態は、図３４、図３５、図３６などでも説明している。
（１６−３）電圧プログラム方式の場合
画素２６が電圧プログラム方式の場合について説明する。カソード電流の大きさの調整（表示輝度の調整）は、表示画面２１に印加する映像信号の階調番号（映像信号の大きさ）を一定値に設定し、図１０で説明した振幅調整レジスタ１０１を制御させることにより行う。電源(回路）ＩＣ１２はＡｖｄｄ電圧、ＶＧＨ、ＶＧＬ電圧などを適正に設定する。また、カソード電圧を測定できるように、カソード電圧Ｖｓｓ端子をオフにする。
振幅調整レジスタ１０１の制御により、階調アンプ１０２Ｈ、１０２Ｌを変化させる。階調アンプ１０２Ｈを高く（Ｖｄｄ電圧に近く）すると、低階調が対応する黒レベルを調整することができる。階調アンプ１０２Ｌを低く（ＧＮＤ電圧に近く）すると、高階調が対応する白レベルを調整することができる。本実施形態では、出力階調を最大階調に設定し、階調アンプ１０２Ｌ変化させる。カソード電流の値が、所望値となるように階調アンプ１０２Ｌの値を調整する。
階調アンプ１０２Ｌを低くすれば、カソード電流Ｉｓも大きくなり、発光輝度も高くなる。したがって、カソード電流の大きさを電流計３０３で測定し、電流が所定値となったときに、調整完了とする。以上のことを、ＲＧＢで行うことにより、ホワイトバランスの調整が可能になる。
なお、電源回路１２が出力する電圧ＶＧＨ、ＶＧＬ、Ｖｄｄは通常表示時の電圧にする。また、本実施形態では、ゲートドライバ回路２２ａは、ＶＧＨ１、ＶＧＬ１電圧で動作させ、ゲートドライバ回路２２ｂは、ＶＧＨ２、ＶＧＬ２＝ＧＮＤ電圧で動作させ、ＶＧＨ１＝ＶＧＨ２とする。
以上の調整により、ホワイトバランス調整を実現でき、また、表示画面２１の発光輝度調整を実現できる。ＥＬ表示装置のコントラスト調整は、黒表示時に流れるカソード電流を調整することにより実現できる。
カソード電流Ｉｓの大きさの調整（表示輝度の調整）は、表示画面２１に印加する最低階調番号に設定し、図１０で説明した振幅調整レジスタ１０１を制御させることにより行う。振幅調整レジスタ１０１の制御により、階調アンプ１０２Ｈを変化させる。階調アンプ１０２Ｈを高く（Ｖｄｄ電圧に近く）すると、黒レベルでのカソード電流Ｉｓが減少する。階調アンプ１０２Ｈを低くすると、カソード電流が増大する。カソード電流Ｉｓの値が、所望値となったときに、調整完了とする。
（１６−４）電流プログラム方式の場合
次に、画素２６が電流プログラム方式の場合について説明する。カソード電流Ｉｓの大きさの調整（表示輝度の調整）は、表示画面２１に印加する映像信号の階調番号（映像信号の大きさ）を一定値に設定し、基準電流の大きさを変化させることにより行う。映像信号の階調番号（映像信号の大きさ）を一定値とは、通常最大階調番号である。基準電流の大きさを大きくすれば、カソード電流Ｉｓも大きくなり、発光輝度も高くなる。したがって、カソード電流Ｉｓの大きさを電流計３０３で測定し、電流が所定値となったときに、調整完了とする。
以上のことを、ＲＧＢで行うことにより、ホワイトバランスの調整が可能になる。ホワイトバランス調整（輝度調整）を完了した基準電流をＩｋとする。基準電流Ｉｋは、ＲＧＢで個別設定（赤（Ｒ）はＩｋｒ、緑（Ｇ）はＩｋｇ、青（Ｂ）はＩｋｂ）する。
カソード電流Ｉｓの大きさの調整（表示輝度の調整）は、表示画面２１に印加する映像信号の階調番号（映像信号の大きさ）を一定値に設定する。
基準電流の大きさは、ホワイトバランスを調整した設定値Ｉｋ（赤（Ｒ）はＩｋｒ、緑（Ｇ）はＩｋｇ、青（Ｂ）はＩｋｂ）を維持（保持）したまま行う。
黒レベルでの映像信号の階調番号（映像信号の大きさ）は最低階調である。電流駆動では、最低階調では、プログラム電流は０である。黒レベルの調整は、図１０の電圧発生回路１１から最低階調の電圧を画素２６に印加する。最低階調の電圧は、階調アンプ１０２Ｈが出力する電位を変化させて行う。この状態で、カソード電流の大きさを電流計３０３で測定し、電流が所定値となったときに、調整完了とする。
本実施形態のＥＬ表示装置は、図８、図９の電流駆動回路と、図１０、図１１の電圧出力回路の両方を具備している。電流駆動回路と電圧出力回路の両方を有する場合は、１水平走査期間（１画素行を選択する期間）の前半に電圧駆動回路からプログラム電圧を画素２６に印加し、１水平走査期間（１画素行を選択する期間）の後半に電流駆動回路からプログラム電流を画素２６に印加する。
（１６−５）判定回路
また、本実施形態は、各画素にプログラム電圧を印加するか、プログラム電流を印加するか、または、プログラム電圧とプログラム電流の両方を印加するかの判定回路（図示せず）を有している。判定回路は、映像信号の大きさ（階調番号）、ソース信号線Ｓに印加される映像信号の大きさ（階調番号）から、各画素にプログラム電圧を印加するか、プログラム電流を印加するか、または、プログラム電圧とプログラム電流の両方を印加するかを判定する。
（１６−６）変更例
なお、図３０では、カソード電流は電流計３０３で測定するとしたが、本実施形態はこれに限定するものではない。例えば、カソード電流の電流経路にピックアップ抵抗を直列に配置し、前記ピックアップ抵抗の端子電圧を電圧計で測定してもよい。
また、図３０では、電源回路１２のカソード端子をオフにし、カソード電流を測定するとしたが、本実施形態はこれに限定するものではない。電源回路１２のアノード端子をオフにし、アノード電流を測定してもよい。また、アノード端子とカソード端子の両方で電流または電圧を測定してもよい。
以上の事項は、図３７においても同様である。本実施形態の技術的思想は、カソード配線またはアノード配線などで表示画面２１に流れる電流を測定または取得して所定値にする。表示画面２１に流れる電流とは、全表示画面に流れるだけでなく、表示画面の一部に流れる電流であるときもある。
（１７）エージング方法
本実施形態は、電源回路１２をフレキシブル基板２８１などに実装した状態で、かつ、ＥＬ素子３５に流れる電流を供給する配線（カソード配線またはアノード配線）と電源回路１２と出力端子とを接続された状態で、パネルの検査、評価、エージングなどを実施できる。
このために電源回路１２の出力オープン機能を使用する。オフした端子には、外部から電圧をパネルに供給する。電源回路１２の各端子は必要に応じて、標準データバス（ＳＭＢｕｓなど）を用いて電圧値を変更して出力する。また、テストトランジスタ２９５を使用する。
図３１、図１２は、エージング方法の説明図である。エージング工程では、ＥＬ表示装置の表示画面２１を通常の表示輝度より高い輝度で発光させる。一例として、表示画面２１の発光輝度を２倍または４倍の輝度にする。ＥＬ素子の初期劣化を引き起こし、’焼付け’を抑制するためである。
表示輝度を２倍または４倍に設定するのは、基準電流の変更により行う。基準電流の設定は、図５５のＣＮＴレジスタ、ＤＸレジスタで行う。ホワイトバランスを調整した基準電流の設定値Ｉｋ（赤（Ｒ）はＩｋｒ、緑（Ｇ）はＩｋｇ、青（Ｂ）はＩｋｂ）を２倍または４倍にする。例えば、表示輝度を２倍にするには、基準電流Ｉｋ×２にする。エージング時に使用するｎ倍（ｎは１以上４以下の実数）の基準電流の設定値をＩｋｍ（赤（Ｒ）はＩｋｍｒ、緑（Ｇ）はＩｋｍｇ、青（Ｂ）はＩｋｍｂ）とする。
基準電流を大きくすると、アノード配線３０１、カソード配線３０２に流れる電流（アノード電流Ｉｐ、カソード電流Ｉｓ）が増大する。アノード電流Ｉｐ、カソード電流Ｉｓが増大すると、ＥＬ素子３５の端子間電圧、駆動用トランジスタ３１ａのチャンネル電圧が大きくなる。
エージング工程において、高い輝度でＥＬ表示装置を発光させるには、画素に書き込む映像信号の振幅を大きくする必要がある。本実施形態は、画素に書き込む映像信号の振幅を大きくするため、ソースドライバ回路２４の基準電流を通常表示よりも大きくする。
なお、以下の実施形態では、基準電流を大きくしてＥＬ表示装置に書き込む映像信号の振幅を大きくするとしたが、本実施形態はこれに限定するものではない。例えば、電圧プログラム方式において、階調信号を大きくして（高階調にするなど）、画素に書き込む映像信号の振幅を大きくしても良い。この動作は例えば、図１０において、選択する階調番号を高くしたり、階調アンプ１０２の出力電圧を変更したりすればよい。例えば、図３８のセレクタ回路３８１を調整して、ＥＶ０、ＥＶ２５５の電圧値を設定または変更する。また、図１１の電圧ＤＡＣの増幅率を増大させればよい。なお、この場合も本実施形態の電源回路１２の出力オープン機能を用いる。
基準電流の変更または設定は、図８の電子ボリウム８６を操作して行う。本実施形態は図５５に示すようにＣＮＴコマンドで設定できるように構成されている。通常の基準電流の設定はＤＸコマンドの８ビットで行う。通常の基準電流の設定は、８ビットであるから２５６段階である。エージング工程では、通常の表示状態に比較して２〜４倍の電流を画像点灯領域に流し、ＥＬ素子３５を発光させる。表示画像は、白ラスターにする。
エージング時は、ＣＮＴコマンドで行う。ＣＮＴコマンドが’００’＝０の時は、通常状態である。すなわち、ＤＸコマンド（ＤＸレジスタ）の値により、基準電流が設定され、基準電流に従って、画素に印加する映像信号振幅が設定される。
ＣＮＴコマンドが’０１’＝１、’１０’＝２、’１１’＝３の時は、エージング工程など、大きな電流を印加し、ＥＬ素子を高輝度で発光させる時に設定する。ＣＮＴコマンド（ＣＮＴレジスタ）’０１’＝１の時は、ＤＸレジスタの値の２倍の基準電流が設定される。すなわち、ＥＬ素子３５は通常モードの２倍の高輝度発光を行う。ＣＮＴコマンド（ＣＮＴレジスタ）’１０’＝２の時は、ＤＸレジスタの値の３倍の基準電流が設定される。すなわち、ＥＬ素子３５は通常モードの３倍の高輝度発光を行う。ＣＮＴコマンド（ＣＮＴレジスタ）’１１’＝３の時は、ＤＸレジスタの値の４倍の基準電流が設定される。すなわち、ＥＬ素子３５は通常モードの４倍の高輝度発光を行う。
すなわち、ＤＸレジスタの値は、ＣＮＴレジスタの値＋１倍される。以上の動作または設定は、ＣＮＴ２ビット＋ＤＸレジスタ８ビットの１０ビットで基準電流が設定されると理解するとわかりやすい。
なお、基準電流の大きさは映像信号の振幅に比例する。したがって、基準電流を２倍にすれば、画素２６に印加する映像振幅の大きさは２倍になる（理想状態の場合）。また、基準電流はＥＬ素子３５の輝度に比例する。基準電流を２倍にするとＥＬ素子３５の発光輝度は２倍になる（理想状態の場合）。また、基準電流を大きくすることは、ＥＬ素子３５の発光輝度または、最高階調の輝度を高くすることを意味する。
ＤＸレジスタは、Ｒ色、Ｇ色、Ｂ色で独立に配置されている。Ｒ、Ｇ、ＢのＤＸレジスタは、ＲＧＢのそれぞれのＥＬ素子３５の発光効率にあわせて設定または調整される。ＣＮＴレジスタは、ＤＸレジスタの値を１〜４倍に設定する。ＣＮＴレジスタが０は通常表示状態であり、ＣＮＴレジスタが１〜３は通常表示状態の２〜４倍である。エージング工程では、ＣＮＴレジスタを１〜３にして行う。なお、エージング工程においても、エージング工程で所定の点灯領域が発光輝度または点灯領域で使用される消費電流が、所定の値となるように、ＤＸレジスタを調整する。
図５６はエージング工程時の説明図である。電源回路１１のアノード電圧ＶｄｄのスイッチＳＷ２及びカソード電圧のスイッチＳＷ１をオフにする。ＥＬ表示パネルにアノード電圧Ｖｄｄを供給する配線の途中に形成されたパッドＰ２にプローブ２３４を圧接し、エージング時の印加電圧Ｖｄｄｔを供給する。同様に、ＥＬ表示パネルにカソード電圧Ｖｓｓを供給する配線の途中に形成されたパッドＰ１にプローブ２３４を圧接し、エージング時の印加電圧Ｖｓｓｔを供給する。
エージング時は、カラーバーを表示し、カラーバーは、ＥＬ表示装置に焼付けが発生しないように、スクロール表示にする。
また、輝度の設定、消費電流の設定は、ｄｕｔｙ比を可変して行っても良い。通常表示状態で、ｄｕｔｙ比を１／２で使用しているとすれば、エージング時にｄｕｔｙ比＝１／１とすれば、ＥＬ素子３５の発光輝度は２倍となる。また、消費電流（消費電力）は、２倍となる。すなわち、本実施形態は、エージング工程など、通常表示よりも高い輝度で発光させる、または電流を印加する場合において、ｄｕｔｙ比を可変または設定するものである。
ｄｕｔｙ比を低くするまたは、基準電流を大きくする場合は、アノード電圧またはカソード電圧またはその両方の電圧を大きくする必要がある。駆動用トランジスタ３１ａのチャンネル間電圧及びＥＬ素子３５の端子間電圧が高くなるからである。また、アノード電圧とカソード電圧の絶対値を大きくする必要がある。したがって、エージング時などにおいて、電源回路１２を制御してアノード電圧、カソード電圧を変更する。また、ゲートドライバ回路で使用する電圧（ＶＧＨ、ＶＧＬ）を変更する。例えば、ＣＮＴレジスタが０の場合、アノード電圧−カソード電圧＝７Ｖの場合のとき、ＣＮＴレジスタが３の場合、アノード電圧−カソード電圧＝１０Ｖとなるように電源回路１２の出力電圧を設定する。また、Ａｖｄｄも電圧値を変更する。映像信号の振幅値を確保するためである。ＶＧＨ電圧もアノード電圧＋Ａ（Ａは、０．５Ｖ以上３．０Ｖ以下）となるように電源回路１２の出力電圧を設定する。
図５７に示すように、アノード電圧、カソード電圧などは、点灯率にあわせて変化させてもよい。また、ｄｕｔｙ比も点灯率にあわせて変化または設定してもよい。アノード電圧、カソード電圧などは、基準電流に対応するように設定する。
エージング時は、基準電流を通常表示時よりは大きくする。したがって、アノード電圧Ｖｄｄを高く（例えば、通常の画像表示時５Ｖ（Ｖｄｄ）をエージング時は７Ｖ（Ｖｄｄｔ）にする）、カソード電圧Ｖｓｓを低く（例えば、通常の画像表示時−３Ｖ（Ｖｓｓ）をエージング時は−５Ｖ（Ｖｓｓｔ）にする）する。アノード電圧を高くすると、ゲート信号線２７ａに印加する電圧（ＶＧＨ１、ＶＧＬ１）も変化させる必要がある。ＶＧＨ１電圧を高く（例えば、通常の画像表示時ＶＧＨ＝６．５Ｖをエージング時は７．５Ｖにする）、ＶＧＬ１電圧を低く（例えば、通常の画像表示時ＶＧＬ１＝−３Ｖをエージング時は−５Ｖにする）。
エージング時は、画素構成が電流駆動の場合は、電流駆動方式で画像（白ラスター）を表示する。画素構成が電圧駆動の場合は、振幅調整レジスタ１０１を制御して、階調アンプ１０２Ｌの電位を低く（ＧＮＤに近づけるか、ＧＮＤ以下にする）し、白ラスター表示にする。
電源回路１２は、ＶＧＬ、ＶＧＨ、Ａｖｄｄ、ＤｖｄｄをＥＬ表示パネルに供給する。外部電源から、Ｖｄｄｔ、Ｖｓｓｔを供給する。エージング中は、表示画面２１の輝度をホトセンサでモニターし、初期の輝度から一定値を低下した時点で、エージングを終了させる。
（１８）単一電源の場合
図３９は、ＥＬ表示パネル２０の電源が単一電源の場合である。例えば、図３の画素構成で、Ｖｓｓがグランド（ＧＮＤ）とした構成である。また、図３９の実施形態では、ソースドライバ回路２４のアナログ電圧Ａｖｄｄとアノード電圧Ｖｄｄとを共通にしている。
なお、以上の実施形態では、Ｖｄｄ、Ｖｓｓを外部から供給し、ＶＧＨ、ＶＧＬは、出力電圧を変化させて電源回路１２から供給するとした。しかし、本実施形態はこれに限定するものではない。例えば、Ｖｄｄ、Ｖｓｓ、ＶＧＨ、ＶＧＬを外部から供給し、Ａｖｄｄ、Ｄｖｄｄのみを電源回路１２から供給してもよい。
画像表示はソースドライバ回路２４を動作させて行うが、テストトランジスタを制御して行っても良い。テストトランジスタへの電圧は、電源ＩＣ１２から供給する。
図２９、図４０、図４１はソース信号線２８にテストトランジスタ２９５を形成した実施形態である。テストトランジスタ２９５は、図３７に示すように、カソード配線３０２またはアノード配線３０１にテストトランジスタ２９５を形成してもよい。テストトランジスタ２９５をオンさせることにより、カソード配線３０２に電流が流れ、また流れる電流を電流計３０３で測定することができる。ソース信号線２８にはソースドライバ回路２４より映像信号（プログラム電流またはプログラム電圧）を印加する。
テストトランジスタ２９５のゲート端子は、ゲートドライバ回路２２と同様に、シフトレジスタ３６３（図３６などを参照のこと）を付加し、シフトレジスタの機能により順次、１つまたは複数のテストトランジスタ２９５を選択するように構成してもよい。以上のように構成することにより、テストトランジスタ２９５を単独でオン／オフ制御するができるようになる。
したがって、ゲートドライバ回路２２ａと個別にテストトランジスタ２９５のオン／オフさせることにより、マトリックス状に配置された画素２６を個別または画素列単位で選択して、カソード電流またはアノード電流を測定または制御することができる。テストトランジスタ２９５はアノード配線３０１に形成してもよい。また、テストトランジスタ２９５をアノード配線とカソード配線とソース信号線２８のいずれか２つ以上に形成してもよい。以上のことは、本実施形態の他の実施形態においての同様に適用することができる。
（１９）画素２６の特性の測定
本実施形態の電源回路１２を用いて、画素２６の特性を測定または把握することができる。
（１９−１）概要
図３７は、その説明図である。
画素２６の駆動用トランジスタ３１ａは、図４２（ａ）の特性がある。なお、駆動用トランジスタ３１ａは、Ｐチャンネルトランジスタとして説明をする。図４２において、横軸は、駆動用トランジスタ３１ａのゲート端子電圧である。縦軸はトランジスタのチャンネル間を流れる電流である（ＥＬ素子３５に流す電流である）。ゲート端子電圧がＶ１であれば、電流はＩ１となる。ゲート電圧がＶ０であれば、電流は０である。すなわち、電流Ｉ１を流せば、ゲート端子電圧はＶ１となる。逆にゲート端子にＶ１を印加すれば、出力電流はＩ１となる。
例えば、図４２（ａ）の特定の駆動用トランジスタ３１ａに、ソースドライバ回路（ＩＣ）１４から１μＡ、０．５μＡなどの定電流Ｉ１を供給し、画素２６の駆動用トランジスタ３１ａのゲート端子電圧を測定する。この測定したＶ１駆動用トランジスタ３１ａの特性カーブを求め、各階調に対応する電圧プログラムデータを作成する。特性カーブは略２乗カーブである。最終データとしては、電流が０となるＶ０を求める。このＶ０は、フラシュメモリなどのＲＯＭ２７２に各画素の特性バラツキデータとしてメモリする。
このメモリしたＶ０データに映像信号の階調データを加算または演算し、画素の特性バラツキ（駆動用トランジスタ３１ａの特定バラツキ）を加味した映像信号（プログラム電圧またはプログラム電流）を発生させる。発生させた映像データプログラム電圧またはプログラム電流）は該当画素に印加される。そのため、駆動用トランジスタ３１ａの特性バラツキによる表示不良は表示されない。
また、図４２（ｂ）に示すように、画素２６の駆動用トランジスタ３１ａにＩ２電流を供給し、Ｉ２電流に対するゲート端子電圧Ｖ２を測定し、Ｖ２、Ｖ１から階調電圧を求めてもよい。すなわち、少なくとも１つの定電流（電流０を含む）からソース信号線２８の電位を測定し、測定した電位から、階調に対応する電圧（プログラム電圧）を求める。または、駆動用トランジスタ３１ａのゲート端子に所定電圧（Ｖ２、Ｖ１）を印加し、出力される電流（Ｉ２、Ｉ１）から駆動用トランジスタ３１ａの特定を推定または求め、Ｖ０データとしてメモリに保持させ、保持したデータから映像信号（プログラム電圧またはプログラム電流）を求める。
図４３は、取得されたＶ０電圧から映像データＤＡＴＡ補正し、適正な映像信号（プログラム電圧またはプログラム電流）を得る方法の説明図である。Ｖ０電圧とは、画素２６の駆動用トランジスタ３１ａの特性バラツキを示す補正量と考えることができる。
補正する大きさＶ０はフラシュＲＯＭ４３３に保持されている。ＲＯＭデータは、ＲＤａＴａとして、外部より書き換えることができる。
ＲＯＭ４３３に保持されたデータも８ビットである。このＲＯＭデータと階調データＤＡＴＡが加算（減算の場合もある）回路１２１で加算される。一般的に加算処理により、階調データＤＡＴＡは補正データＶ０により、アノード電圧側に電位シフトされる。
加算されたデータは９ビットになる。このデータはパネル温度を検出する温度補償回路４３２で温度補償されて、ソースドライバ回路（ＩＣ）１４に印加される。温度補償回路４３２を必要とするのは、ＲＯＭ４３３に格納された補正データは、温度依存性があるからである。
以上のように、駆動用トランジスタ３１ａのゲート端子に定電圧を印加し、前記駆動用トランジスタ３１ａから出力される電流を測定することにより、駆動用トランジスタ３１ａの特性バラツキを取得することができる。取得した特性バラツキデータを補償データとしてＲＯＭ４３３などに保存し、ＥＬ表示装置の外部から入力される階調データをＲＯＭ４３３の補償データを用いて補正すれば、画素２６の駆動用トランジスタ３１ａの特性バラツキがなく、良好な画像表示を実現できる。
（１９−２）画素２６の特性を測定方法
図３４は、画素２６の特性を測定方法の説明図である。
電源回路１２のＶｓｓ出力端子はオフにされ、端子パッドＰ１にプローブ３０４が接続される。アノード電圧Ｖｄｄは、電源回路から供給される。テスト用カソード電圧Ｖｓｓｔとアノード電圧Ｖｄｄは、通常の画像表示を行う電圧値に設定される。
この状態で、ソースドライバ回路２４から、各ソース信号線２８に所定の電圧Ｖ１が出力される。また、ゲート信号線２７（１）にＮチャンネルトランジスタ３１ｂをオンさせるオン電圧（ＶＧＨ）を印加し、他のゲート信号線２７にオフ電圧（ＶＧＬ）を印加する。図４２に説明したように、駆動用トランジスタ３１ａのゲート端子にＶ１の電圧が印加されるとＩ１の大きさの電流が出力される。１画素行にｍ個の画素２６とすると、各ソース信号線２８にＶ１電圧を印加すると、ｍ×Ｉ１なる電流がカソード配線３０２に出力される。しかし、実際には、表示画面２１の面内で画素の特性バラツキがあり、カソード配線３０２に流れる電流は、ｍ×Ｉ１とはならない。
本実施形態では、各ソース信号線２８に印加する電圧Ｖ１を変化させ、カソード配線３０２に流れる電流をｍ×Ｉ１となるように調整する。このｍ×Ｉ１になったときの電圧をＶｘとする。この電圧Ｖｘが選択した１画素行の特性を示すことになる。Ｖｘ電圧は、ＡＤ変換（アナログ−デジタル変換）され、所定の演算処理がされて補正データとなり、補正データは、ＲＯＭ４３３に格納される。
次に、ゲート信号線２７（１）にＮチャンネルトランジスタ３１ｂをオフさせるオフ電圧（ＶＧＬ）を印加し、ゲート信号線２７（２）にオン電圧（ＶＧＨ）を印加し、他のゲート信号線２７にオフ電圧（ＶＧＬ）を印加する。
この状態で、ソースドライバ回路２４から、各ソース信号線２８に所定の電圧が出力される。各ソース信号線２８に印加する電圧Ｖ１を変化させ、カソード配線３０２に流れる電流をｍ×Ｉ１となるように調整する。このｍ×Ｉ１（ｍは整数で、１画素行の画素数である）になったときの電圧をＶｘとする。この電圧Ｖｘが選択した２画素行目の画素行の特性を示すことになる。Ｖｘ電圧は、ＡＤ変換（アナログ−デジタル変換）され、所定の演算処理がされて補正データとなり、補正データは、ＲＯＭ４３３に格納される。以上の動作を最終画素行番目まで実施する。
以上にように、順次画素行を選択し、カソード配線３０２を流れる電流を一定値となるようにソースドライバ回路２４から各ソース信号線２８に印加する電圧を調整することにより、全画素行の特性バラツキを取得することができる。取得したデータは演算処理などを施して、補正データとし、ＲＯＭ４３３に格納される。以下は、図４２、図４３で説明した方式が実施されるので、説明を省略する。
（１９−３）検査方法
以上では、画素２６または画素行の特性バラツキを測定するとしたが、検査方法にも適用することができる。図３４の実施形態では、各ソース信号線２８にＶ１電圧を印加し、カソード配線３０２に流れる電流を所定値になるようにＶ１電圧を調整して、特性を示すＶｘ電圧を取得するという方式であった。しかし、Ｖ１電圧を一定の範囲内を変化させても、カソード配線３０２に流れる電流が所定値にならない場合がある。この場合は、画素２６に欠陥が発生している場合がほとんどである。したがって、ソース信号線２８に印加する電圧の範囲外となった場合に、選択した画素行のいずれかの画素２６の欠陥などが発生していることを検出することができる。また、欠陥の程度も電圧可変範囲の大きさにより把握することができる。
例えば、最初の電圧Ｖ１＝２．０Ｖとし、可変範囲が±０．５Ｖとする。１．５Ｖ〜２．５Ｖの範囲でカソード配線３０２に流れる電流をｍ×Ｉ１に設定できなければ欠陥が発生しているとする。さらに、可変範囲が±０．８Ｖとし、この範囲でもカソード配線３０２に流れる電流をｍ×Ｉ１に設定できなければ重大な欠陥が発生しているとする。以上の事項は、図３５などにも適用できる。
図３４は、ソース信号線２８に電圧を印加する手段として、ソースドライバ回路２４を用いた方式であった。図３５はソースドライバ回路２４の代わりにテストトランジスタ２９５を用いた実施形態である。テストトランジスタ２９５を用いることより、ソースドライバ回路２４が検査時に不要となる。
（１９−４）他の画素２６の特性の測定方法
図３５は、図３４と同様に画素２６の特性の測定方法の説明図である。また、図３４と同様に欠陥検査も実現できる。電源回路１２のＶｓｓ出力端子はオフにされ、端子パッドＰ１にプローブ３０４が接続される。アノード電圧Ｖｄｄは、電源回路から供給される。テスト用カソード電圧Ｖｓｓｔとアノード電圧Ｖｄｄは、通常の画像表示を行う電圧値に設定される。
この状態で、端子２９６に所定電圧Ｖ１が印加され、テストトランジスタ２９５を介して各ソース信号線２８にＶ１電圧が印加される。また、ゲート信号線２７（１）にＮチャンネルトランジスタ３１ｂをオンさせるオン電圧（ＶＧＨ）を印加し、他のゲート信号線２７にオフ電圧（ＶＧＬ）を印加する。図４２に説明したように、駆動用トランジスタ３１ａのゲート端子にＶ１の電圧が印加されるとＩ１の大きさの電流が出力される。しかし、実際には、表示画面２１の面内で画素の特性バラツキがあり、カソード配線３０２に流れる電流は、ｍ×Ｉ１とはならない。
テストトランジスタ２９５を介して各ソース信号線２８に印加する電圧Ｖ１を変化させ、カソード配線３０２に流れる電流をｍ×Ｉ１となるように調整する。このｍ×Ｉ１になったときの電圧をＶｘとする。この電圧Ｖｘが選択した１画素行の特性を示すことになる。Ｖｘ電圧は、ＡＤ変換（アナログ−デジタル変換）され、所定の演算処理がされて補正データとなり、補正データは、ＲＯＭ４３３に格納される。以下、図３４と同様であるので説明を省略する。
（１９−５）変更例１
図３４、図３５の実施形態では、電源回路１２を用い、カソード配線３０２線を流れる電流を測定することにより、駆動用トランジスタ３１ａまたは画素２６の特性バラツキを求めるとした。しかし、本実施形態はこれに限定するものではない。アノード配線３０１線を流れる電流を測定することにより、駆動用トランジスタ３１ａまたは画素２６の特性バラツキを求めてもよい。この場合も、電源回路１２を用いて実現することができる。スイッチＳＷ２をオフさせる機能を気象すればよいからである。
特性バラツキは、駆動用トランジスタ３１ａに定電流を流し、前記定電流を流した状態で、前記駆動用トランジスタ３１ａのゲート端子電圧を測定することによっても、駆動用トランジスタ３１ａまたは画素２６の特性バラツキを求めることもできる。
例えば、図３６の構成において、テストトランジスタ２９５はシフトレジスタ回路３６３などを介して、それぞれ単独でオン／オフ制御できるように構成する。アノード電圧Ｖｄｄを一定電圧とする。ゲート信号線２７（１）にＮチャンネルトランジスタ３１ｂをオンさせるオン電圧（ＶＧＨ）を印加し、他のゲート信号線２７にオフ電圧（ＶＧＬ）を印加する。この状態で、テスト用のカソード電圧Ｖｓｓｔを操作し、カソード配線３０２に流れる電流を所定値になるようにする。所定値とは、選択された１画素行分の電流値である。
なお、図３６では、３６３はシフトレジスタ回路としたが、これはテストトランジスタ２９５を選択する機能（テストトランジスタ２９５をオンさせる）を有するものである。したがって、順次、１つのテストトランジスタ２９５を選択する機能を有する。さらに、任意のテストトランジスタ２９５を選択できる機能を有している。また、選択するテストトランジスタ２９５の数は、１つに限定されない。複数のテストトランジスタ２９５を同時に選択してもよい。例えば、赤（Ｒ）の画素２６を選択し、ＧＢの画素を非選択とする方式が例示される。
なお、ＥＶ０、ＥＶ２５５電圧のうち、少なくとも一方は、図６９の点灯率、図５７のｄｕｔｙ比に対応させて変化させてもよい。点灯率が低い時は、ＥＶ０−ＥＶ２５５の絶対値を大きくし、点灯率が小さい時は、ＥＶ０−ＥＶ２５５の絶対値を相対的に小さくする。また、ｄｕｔｙ比が小さい時は、ＥＶ０−ＥＶ２５５の絶対値を大きくし、ｄｕｔｙ比が大きい時は、ＥＶ０−ＥＶ２５５の絶対値を相対的に小さくする。
カソード電流が所定値になった状態で、テストトランジスタ２９５（１）をオンさせ、他のテストトランジスタ２９５はオフ状態を維持する。テストトランジスタ２９５（１）をオンさせることにより、画素２６（１１）の駆動用トランジスタ３１ａのゲート端子電圧が、端子２９６に出力される。端子２９６に出力された電圧は、ＡＤ変換（アナログ−デジタル変換）されて、画素２６（１１）の特性バラツキを示すデータとなる。
次に、テストトランジスタ２９５（２）をオンさせ、他のテストトランジスタ２９５をオフさせることにより、画素２６（１２）の駆動用トランジスタ３１ａのゲート端子電圧が、端子２９６に出力される。端子２９６に出力された電圧は、ＡＤ変換（アナログ−デジタル変換）されて、画素２６（１２）の特性バラツキを示すデータとなる。
同様にゲート信号線２７（１）を選択した状態で、テストトランジスタ２９５を順次オンさせ、１つのテストトランジスタ２９５以外の他のテストトランジスタ２９５をオフさせることにより、画素２６の駆動用トランジスタ３１ａのゲート端子電圧が、端子２９６に出力される。端子２９６に出力された電圧は、ＡＤ変換（アナログ−デジタル変換）されて、各画素２６の特性バラツキを示すデータとなる。
テストトランジスタ２９５（ｍ）まで完了すると、ゲート信号線２７（２）を選択し、他のゲート信号線２７にはオフ電圧（ＶＧＬ）を印加する。この状態で、先の第１画素行と同様にテスト用のカソード電圧Ｖｓｓｔを操作し、カソード配線３０２に流れる電流を所定値になるようにする。
カソード電流が所定値になった状態で、テストトランジスタ２９５（１）をオンさせ、他のテストトランジスタ２９５はオフ状態を維持する。テストトランジスタ２９５（１）をオンさせることにより、画素２６（２１）の駆動用トランジスタ３１ａのゲート端子電圧が、端子２９６に出力される。端子２９６に出力された電圧は、ＡＤ変換（アナログ−デジタル変換）されて、画素２６（２１）の特性バラツキを示すデータとなる。
次に、テストトランジスタ２９５（２）をオンさせ、他のテストトランジスタ２９５をオフさせることにより、画素２６（２２）の駆動用トランジスタ３１ａのゲート端子電圧が、端子２９６に出力される。端子２９６に出力された電圧は、ＡＤ変換（アナログ−デジタル変換）されて、画素２６（２２）の特性バラツキを示すデータとなる。
同様にゲート信号線２７（２）を選択した状態で、テストトランジスタ２９５を順次オンさせ、１つのテストトランジスタ２９５以外の他のテストトランジスタ２９５をオフさせることにより、画素２６の駆動用トランジスタ３１ａのゲート端子電圧が、端子２９６に出力される。端子２９６に出力された電圧は、ＡＤ変換（アナログ−デジタル変換）されて、各画素２６の特性バラツキを示すデータとなる。
以上にように、順次画素を選択し、画素２６の駆動用トランジスタ３１ａのゲート端子電圧を測定することにより、全画素の特性バラツキを取得することができる。取得したデータは演算処理などを施して、補正データとし、ＲＯＭ４３３に格納される。以下は、図４２、図４３で説明した方式が実施されるので、説明を省略する。
（１９−６）変更例２
図３６は、カソード配線３０２の電流を測定し、画素も電圧駆動の画素構成であった。図５８は、アノード配線３０１の電流を測定し、画素は図３で説明した電流駆動の画素構成である。図５８の方法（動作）は、図３６と同様であるので説明を省略する。以上のように本実施形態は、いずれの画素構成であっても対応することができる。
図３４、図３６の実施形態は、検査方法にも適用することができるとして説明した。図３６で説明した方式も検査方法に適用できる。
図３６では、テスト用のカソード電圧Ｖｓｓｔを操作し、カソード配線３０２に流れる電流を所定値になるようにする。しかし、Ｖｓｓｔを所定範囲、変化させてもカソード配線３０２に流れる電流が所定値にならない場合がある。
この場合は、画素２６に欠陥が発生している場合がほとんどである。したがって、Ｖｓｓｔの変化または調整範囲が範囲外となった場合に、選択した画素行のいずれかの画素２６の欠陥などが発生していることを検出することができる。また、欠陥の程度も電圧可変範囲の大きさにより把握することができる。
例えば、最初の電圧Ｖｓｓｔ＝−３．０Ｖとし、可変範囲が±０．５Ｖとする。−３．５Ｖ〜−２．５Ｖの範囲でカソード配線３０２に流れる電流をｍ×Ｉ１に設定できなければ欠陥が発生しているとする。さらに、可変範囲が±０．８Ｖとし、この範囲でもカソード配線３０２に流れる電流をｍ×Ｉ１に設定できなければ重大な欠陥が発生しているとする。
図２７、図３５、図３６においてテストトランジスタ２９５は、パルス状にオン／オフ制御させたり、周期的にオン／オフさせたりすることにより、より多種多様な検査を行うことができる。図２７において、テストトランジスタ２９５をオンさせる場合は、ソースドライバ回路２４の最終出力段に形成されたスイッチをオフ（ハイインピーダンス）にし、ソースドライバ回路２４をソース信号線から切り離し、テストトランジスタ２９５によりソース信号線２８に印加された電圧（電流）から保護する。
また、図２７、図３５、図３６などにおいて、電源回路１２から出力されるＶｄｄ、Ｖｓｓ電圧または外部電源Ｖｄｄｔ、Ｖｓｓｔを可変または調整し、可変または調整した状態と、テストトランジスタ２９５のオン／オフとを同期させることにより、より多種多様な検査または調整を実現できる。例えば、エージング工程において、Ｖｄｄｔ、Ｖｓｓｔを印加し、テストトランジスタ２９５で１フレームまたは複数フレーム周期で画素２６をオン（表示）、オフ（非表示）する電圧または電流を印加する。すると、エージング構成でＥＬ表示パネルはフラッシュ表示となり、大きなストレスをかけることができるため、エージング工程を短縮することができる。ＥＬ表示装置をフラッシュ表示させることにより、ＥＬ素子３５のＥＬ構成膜に発生する可能性がある欠陥をエージング構成で発生させることができる。なお、以上の方式は、テストトランジスタ２９５の制御だけでなく、ソースドライバ回路２４を制御することによっても実現できる。
（２０）表示画面全体の調整
以上は、画素の特性を測定する方式などに関するものであった。本実施形態はこれに限定するものではない。当然のことながら、表示画面全体としての調整を実施することもできる。図４４、図４７などはその説明図である。
図４４は、画像表示の黒レベルを調整するための説明図である。黒レベルを深くすると表示コントラストは高くなるが、ガンマ曲線がいびつになる。黒レベルを浅くすると表示コントラストが悪くなる。したがって、黒レベルは適度な調整が必要である。黒レベルは、画素２６の駆動用トランジスタ３１ａがＰチャンネルトランジスタの場合は、カソード電流を測定して調整する。駆動用トランジスタ３１ａがＮチャンネルトランジスタの場合は、アノード電流を測定して調整する。図４４では、駆動用トランジスタ３１ａがＰチャンネルとして説明している。
図４４において、電源回路１２は、スイッチＳＷ２をオンさせて、表示パネル１２ａにアノード電圧Ｖｄｄを供給する。一方、スイッチＳＷ１をオフし、カソード端子（Ｖｓｓ端子）は、ハイインピーダンス状態にする。表示パネル２０と電源回路１２間を接続するカソード配線の途中にはパッドＰ１が形成されている。パッドＰ１には、プローブ３０４など、電気的接触手段が接続される。電気的接触手段は、パッドに限定されるものではなく、例えば、コネクタの接触端子であってもよい。この場合は、プローブ３０４は、コネクタが該当する。
本実施形態のＥＬ表示装置（ＥＬ表示モジュール）の特徴は、電気的接触手段がカソード配線又はアノード配線またはその両方の配線に、電気的接触手段（パッド）が形成されていることにある。また、電源回路１２にオフ回路（スイッチＳＷ）が内蔵されていることにある。ＩＣチップ４５２のＩＣ端子４５３には、金バンプ４５１が形成されている。また、ＥＬ表示パネル２０に供給する電圧を電源回路１２から供給し、電源回路１２がフレキシブル基板２８１にフリップチップ実装（金バンプ実装）されていることにある。また、電源回路１２のチップ電位を固定するチップ電位接地電極（接地パターン）４５５の金バンプ端子４５１を設け、電極４５４をグランド（ＧＮＤ）または、マイナス電位（ＶＧＬ）を印加できるように構成したことにある（図４５を参照のこと）。
図４４では、電源回路１２からアノード電圧ＶｄｄをＥＬ表示パネル２０に供給し、スイッチＳＷ１をオフにしている。すなわち、カソード配線に電源回路１２からの電圧は印加されないようにしている。又、カソード配線に電圧が印加されても、電源回路１２の内部回路に前記電圧が印加されないように構成している。
パッドＰ１には、プローブ３０４を介して電流計３０３を接続する。電流計（電流測定手段）３０３の他方の端子は、テスト（調整）用電圧Ｖｓｓｔに接続する。Ｖｓｓｔの電圧値は、電源回路１２のＶｓｓ出力電圧と同一にする。Ｖｓｓｔ電圧を用いてＥＬ表示パネル２０を調整することにより、調整後、電源回路１２のＳＷ１をオン状態（通常動作状態）にした時であっても、表示輝度などが調整時と同一にすることができる。
電源回路１２から出力されるＶｓｓ電圧もバラツキがある。このバラツキを吸収するためには、電源回路１２が出力するＶｓｓ電圧を電圧計で測定し、測定した電圧をＶｓｓｔ電圧として印加するようにする。以上の事項は、他の電圧（Ｖｄｄ、ＶＧＬ、ＶＧＨ、Ａｖｄｄなど）に関しても同様である。
なお、本発明の実施例において、パッドＰに、プローブ３０４を接続あるいは圧接するとしたが、これに限定するものではなく、たとえばパッドＰの替わりにコネクタであってもよい。コネクタの接続端子で電流を測定する配線に接続して電流などを測定できるように構成してもよい。以上の事項は本発明の他の実施例においても適用される。
通常、カソード配線に流れる電流を測定するためには、カソード配線を切断し、切断した箇所に電流計を挿入する必要がある。以上のように、電源回路１２のＶｓｓ出力をオフにし、電流計３０３の一端子を調整用電位Ｖｓｓｔに接続することにより、パッドＰ１に電流計の一方の端子を接続することのみで、ＥＬ表示パネル２０の点灯領域３４に流れる電流を測定することができる。
電源回路１２のＳＷ１をオフにすると、理想的にはハイインピーダンス状態となり、電源回路１２のＶｓｓ端子からのリーク電流Ｉｒは発生しない。しかし、現実には、マイクロアンペア(μＡ）オーダーのリーク電流Ｉｒが発生する。したがって、電流計には、カソード電流Ｉｋと電源回路１２からのリーク電流Ｉｒが加算されたものが測定される。黒レベル調整では、カソード電流Ｉｋもマイクロアンペアオーダーであるため、リーク電流Ｉｒがあると、黒レベルの調整ができない。
この課題に対応するため、本実施形態の調整方法では、カソード電流Ｉｋを完全に０に設定する（Ｉｋ＝０μＡ）。カソード電流Ｉｋ＝０にすれば、電源回路１２のリーク電流Ｉｒのみが接続する。次に、カソード電流Ｉｋを通常状態となるように（本来設定すべき黒レベルに対応するカソード電流になるように）、ＥＬ表示パネル２０を設定する。この状態では、電流計３０３には、Ｉａ＝カソード電流Ｉｋ＋リーク電流Ｉｒが測定される。測定されたＩａから先に測定したＩｒを減算すれば、カソード電流Ｉｋのみを定量的に測定できる。すなわち、電流計３０３による調整値は、測定した電流値Ｉｒを０とし、調整すべき値であるＩｋが加算された時点で調整完了とすればよい。
カソード電流Ｉｋ＝０とするには、図４６に示すように、ソースドライバ回路２４からソース信号線２８にアノード電圧Ｖｄｄ近傍の電圧またはＶｄｄ電圧以上の電圧Ｖｓｉｇを印加することにより行う。先に説明したようにソース信号線２８に印加した電圧は、駆動用トランジスタ３１ａのゲート端子に印加される。高い（アノード電圧に近いまたはそれ以上）電圧Ｖｓｉｇをソース信号線２８に印加するため、電源回路１２をコマンド設定でＡｖｄｄ電圧を高くする（図１４を参照のこと）。または、または必要に応じて図３８に図示して説明したＥＶ０電圧を高く（アノード電圧近傍またはそれ以上）に設定する。
スイッチ用Ｖｓｉｇ電圧は、スイッチ用トランジスタ３１ｃ、３１ｂをオンさせることにより、駆動用トランジスタ３１ａのゲート端子に印加される。駆動用トランジスタ３１ａのゲート端子の電位が、アノード電圧近傍またはそれ以上に設定することにより、駆動用トランジスタ３１ａが流す電流は小さくなる。Ｖｓｉｇ電圧は、点灯領域３４の全駆動用トランジスタ３１ａのゲート端子に印加する。
最適なカソード電圧を設定するには、図４７のように構成する（設定する）。電流計３０３の一端に可変電圧装置４７１を接続する。可変電圧装置４７１の電圧を変化させ、電圧計４７２で電圧Ｖｓｓｔを測定する。また、電流計３０３で電流Ｉａを測定する。
カソード電圧Ｖｓｓｔが十分でないと、Ｉｋも小さくなる。しかし、この場合のＩｋが小さいのは、画素の駆動用トランジスタ３１ａ、ＥＬ素子３５に十分な電圧が印加されていないことを意味している。カソード電圧Ｖｓｓｔを低下さて、Ｉｋの変化を電流計３０３で監視しなから、可変電圧装置４７１で変化させる。カソード電圧Ｖｓｓｔを低下させていくと、Ｉｋ電流も増大するが、一定以上にカソード電圧Ｖｓｓｔを下げると、Ｉｋ電圧が飽和して増加しなくなる。この飽和位置の電圧Ｖｓｓｔを電圧計４７２で測定する。測定したＶｓｓｔを電源回路１２のＶｓｓ電圧として電源回路１２に設定する。
以上の事項は、駆動用トランジスタ３１ａがＰチャンネルトランジスタの場合であり、駆動用トランジスタ３１ａがＮチャンネルトランジスタの場合は、Ｖｓｉｇ電圧は、カソード電圧またはそれ以下の電圧を印加する。
なお、図４６で説明するＶｓｉｇ電圧とは、通常の表示状態でない（通常の黒レベルを設定する電圧でない）電圧という意味である。すなわち、電源回路１２のリーク電流を測定するために、カソード電流を極力小さくするために、ＥＬ表示パネル２０に印加する電圧である。
また、電源回路１２のリーク電流Ｉｒのバラツキ大きくない場合（例えば、リーク電流が５μＡで、バラツキの３σが、０．５μＡである場合）は、電源回路１２のリーク電流Ｉｒを測定する必要はない。リーク電流Ｉｒとして、平均値を用いればよい。この場合は、Ｉｋ＝０にする工程も必要でなくなる。
（２０−１）変更例１
以上の実施形態では、電源回路１２ですべての電圧（Ｖｄｄ、Ｖｓｓ、ＶＧＨ、ＶＧＬ、Ａｖｄｄなど）を発生させるとしたが、これに限定するものではない。例えば、図４８に示すように、ソースドライバ回路２４で、ゲートドライバ回路２２が使用する電圧（ＶＧＨ、ＶＧＬ）を発生させてもよい。バッテリー電圧Ｖｉｎはソースドライバ回路２４と電源回路１２に入力される。
（２０−２）変更例２
図４９は、ソースドライバ回路２４のチャージポンプ回路（３１ｅ、３１ｆ）のために外付けコンデンサ（Ｃ１、Ｃ２）を付加し、ソースドライバ回路２４はパネル２０にＣＯＧ（チップ オン ガラス）で実装され、コンデンサＣ１、Ｃ２はフレキシブル基板２８１に実装される。
なお、図４８、図４９、図５０は、図３９と同様にＥＬ表示パネル２０が単一電源の場合である。また、ソースドライバ回路２４で使用するロジック電圧Ｄｖｄｄは、電源回路１２で発生させている。ソースドライバ回路２４はＤｖｄｄ電圧が供給されていないと動作することが出来ないためである。また、図４８、図４９、図５０は、図３、図２３などと同様に、２電圧方式（Ｖｄｄ電圧とＶｓｓ電圧を有する方式）としてもよい。
図４９はソースドライバ回路２４をＣＯＧ技術でガラス基板上に実装し、電源回路１２をフレキシブル基板２８１に実装した構成である。図５０は、ソースドライバ回路２４及び電源回路１２の両方をフレキシブル基板２８１に実装した構成である。電源回路１２及びソースドライバ回路２４は、それぞれ、端子に金バンプを形成し、フレキにＣＯＦ（チップオンフレキシブル基板）技術で実装する。
図４９、図５０では、電源回路１２をチップのまま（ＩＣパッケージを使用せず）、フレキシブル基板に実装する。そのため、チップ基板（ウエハ基板）の電位の保持が重要となる。本実施形態では、図４５に示すように、ウエハ電位と接続する電極（チップ電位接地電極４５４）をＩＣチップ４５２の表面に形成する。ＩＣチップと電位接地電極４５４とはＩＣの回路パターニングにより接続をとる。チップ電位接地電極４５４上にも金バンプ４５１を形成し、フレキ２８１とは、他のＩＣ端子７１３と同時に、ＣＯＦ実装により接続をとる。チップ電位接地電極４５４は、グランド（ＧＮＤ）電位と接続をとる。好ましくは、負電位を印加する。本実施形態では電源回路１２が出力するＶＧＬ電位を接続している。
図５１は、図５０の電気配線の接続関係と分岐チップ５１２を記載した図面である。図５０との差異は、分岐チップ５１２をフレキシブル基板２８１に実装していることである。
分岐チップ５１２は、図５２のように構成されている。分岐チップ５１２はソースドライバ回路２４と同様にシリコンチップから形成されている。もちろん、チップなどの形状あるいは類するものであれば、シリコンチップ以外でもよい。たとえば、ガラス基板に金属配線をパターニングしたものであってもよい。
分岐チップ５１２もソースドライバ回路２４と同様に、金バンプ（入力側は入力バンプ５１１、出力側は出力バンプ５１２）が形成されている。ソースドライバ回路２４との差異は、映像信号などの出力回路は形成されておらず、チップ配線のみが形成されている点である。すなわち、チップ配線５１３は、半導体のメタル配線層で形成されている。
コネクタ５１１からの入力信号線５１２（図５１ではＤ０、Ｄ１などの信号線）は、分岐チップ５１２に形成されたチップ配線５１３で分岐され、また、入力信号線は、分岐チップ５１２を利用して交差または入れ替わりがされる。
本実施形態のＥＬパネルモジュールでは、フレキシブル基板２８１は片面フレキシブル基板を使用している。したがって、安価である。しかし、片面フレキであるから、配線の分岐、入れ替え（交差）ができない。この課題に対して本実施形態では、分岐チップ５１２で、チップ配線５１３を形成し、チップ配線５１３で入力信号線５１３の分岐、交差などが実現され、入力信号線５１３は出力信号線５１４と接続されている。分岐チップ５１２は、ソースドライバ回路２４と同時に、ＣＯＦ技術でフレキシブル基板２８１に実装される。
図５９は、フレキシブル基板２８１の一部に、フレキ積層部５９１を形成している。すなわち、フレキ積層部５９１は、２層フレキの構成である。このフレキ積層部５９１でスルーホールなどを形成し、信号線及び電源配線などを交差させる。
ソースドライバ回路２４は、ゲートドライバ回路２２で使用する電源電圧ＶＧＨ（ＶＧＨ１、ＶＧＨ２）、ＶＧＬ（ＶＧＬ１、ＶＧＬ２）を発生させる。電圧ＶＧＨ、ＶＧＬはチャージポンプ回路で発生させる。電源回路１２は、アノード電圧Ｖｄｄ及び、ソースドライバ回路２４で使用するロジック電圧Ｄｖｄｄを発生させる。ＥＬ表示パネルは、カソード電圧Ｖｓｓはグランド（ＧＮＤ）電圧としている。ソースドライバ回路２４は、ゲートドライバ回路２２で使用するクロック信号（ＣＬＫ）、スタート信号（ＳＴ）なども発生する。スタート信号（ＳＴ）は、ソースドライバ回路２４でレベルシフトされ、ゲートドライバ回路２２に印加される。
図６０はフレキシブル基板２８１ａと２８１ｂを貼り合わせている。フレキシブル基板２８１ａは２層フレキである。フレキシブル基板２８１ａには、スルーホール６０１が形成され、信号線、電源配線などを交差させる。
（２１）レベルシフト機能
図６１は、電源回路１２にレベルシフト機能を持たせた構成である。ソースドライバ回路２４は、ゲートドライバ回路２２で使用するクロック信号（ＣＬＫ２ａ、ＣＬＫ１ａ）、スタート信号（ＳＴ２ａ、ＳＴ１ａ）を発生する。発生する信号のロジックレベルは、３Ｖ系である。
前記３Ｖ系の信号は、電源回路１２に入力される。電源回路１２内には、レベルシフタ回路６１１を内蔵されている。レベルシフタ回路６１１は、３Ｖ系のロジックレベルと、ゲートドライバ回路２２のロジックレベルに変換する。ゲートドライバ回路２２のロジックレベルは、ＶＧＬ−ＶＧＨである。レベルシフタされた信号は、クロック信号（ＣＬＫ２ｂ、ＣＬＫ１ｂ）、スタート信号（ＳＴ２ｂ、ＳＴ１ｂ）となり、ゲートドライバ回路２２に入力される。
（２２）点欠陥検査
本実施形態の電源回路１２は、表示パネルの点欠陥検査にも使用できる。電源回路１２から、ゲートドライバ回路２２の電圧を供給するとともに、テストトランジスタ２９５をオン／オフさせる電圧を供給するとともに、テストトランジスタ２９５などを制御する。
図２９では、赤（Ｒ）用のテストトランジスタ２９５として、２９５Ｒが形成されている。テストトランジスタ２９５Ｒをオン／オフさせる電圧は、トランジスタ制御端子２９７Ｒに印加され、定電流または定電圧は、信号入力端子２９６Ｒに印加される。ソースドライバ回路２４は、ソースドライバ回路実装位置２９４に実装される。
また、緑（Ｇ）用のテストトランジスタ２９５として、２９５Ｇが形成されている。テストトランジスタ２９５Ｇをオン／オフさせる電圧は、トランジスタ制御端子２９７Ｇに印加され、定電流または定電圧は、信号入力端子２９６Ｇに印加される。青（Ｂ）用のテストトランジスタ２９５として、２９５Ｂが形成されている。テストトランジスタ２９５Ｂをオン／オフさせる電圧は、トランジスタ制御端子２９７Ｂに印加され、定電流または定電圧は、信号入力端子２９６Ｂに印加される。
図２９のように、ＲＧＢ毎に選択するテストトランジスタ２９５を異ならせるように構成することにより、表示画面２１にＲＧＢの画像を表示することができ、欠陥検査など検査が実施しやすい。
ゲート信号線２７ａは水平同期信号に同期して、選択される画素行位置が１画素行ずつシフトされる。また、各画素行には、テストトランジスタ２９５からの電圧または電流が印加される。通常、テストトランジスタ２９５のゲート端子には常時オン電圧が印加される。
なお、図２９において、２９３はソースドライバ回路２４の入力端子パッドであり、２９１は、ソースドライバ回路２４の出力端子パッドである。
ゲート信号線２７ａにオン電圧が印加された画素行では、ゲート信号線２７ｂには、オフ電圧が印加される。ゲート信号線２７ａにオフ電圧が印加された画素行では、ゲート信号線２７ｂに、オン電圧が印加される。または、図５、図７のように、ｄｕｔｙ駆動を実施する場合は、非点灯領域５５に該当する画素行のゲート信号線２７ａ及びゲート信号線２７ｂにはオフ電圧が印加される。
なお、図２９は、赤（Ｒ）、緑（Ｇ）、青（Ｂ）毎にテストトランジスタ２９５（２９５Ｒ、２９５Ｇ、２９５Ｂ）を配置し、ＲＧＢで独立した所定電流または所定電圧を印加する方式である。しかし、本実施形態は、これに限定するものではない。例えば、図６２に示すように、ＲＧＢの区別なく、テストトランジスタ２９５を配置してもよい。
図６２の実施形態では、信号入力端子２９６に印加した電圧（電流）は、トランジスタ制御端子２９７に印加した制御電圧により制御され、ソース信号線１に印加される。なお、図２９は、トランジスタ制御端子２９７に印加した制御電圧により、表示画面２１に全体に電圧（電流）が印加されるとした。しかし、本実施形態はこれに限定するものではなく、表示画面２１を複数の領域に分割し、それぞれ分割した領域に異なる電圧（電流）を印加できるように構成してもよい。
ゲート信号線２７にオン／オフ電圧を印加するために、ゲートドライバ回路２２を動作させる（図２９）。画像を表示させてテストを行うときは、図２のＳＴ１、ＣＬＫをフレームレート６０Ｈｚまたは、５０Ｈｚに一致するように制御する。点欠陥検出、画素の駆動用トランジスタ３１ａなどの特性を評価または検査する場合は、ＳＴ１、ＣＬＫなどを制御してフレームレート１Ｈｚなどに低減する。ゲートドライバ回路２２には、ＶＧＨ、ＶＧＬ電圧を印加する。すなわち、点欠陥検出ではフレームレートを通常表示時よりも低くする。点欠陥検出検査のフレームレートは、５Ｈｚ以上３０Ｈｚ以下に設定する。
ゲートドライバ回路２２ａは、順次、ゲート信号線２７ａを選択する。ゲート信号線２７ａの選択に同期して、テストトランジスタ２９５から、所定電流または所定電圧をソース信号線２８に印加し、選択された画素行のスイッチ用トランジスタ３１ｃによって、前記電圧などを画素に書き込む。
ゲートドライバ回路２２ｂは、ゲート信号線２７ａが選択され、所定電圧（所定電流）を書き込んでいる画素行には、非選択電圧が印加される。その他の、画素行には、選択電圧が印加されるか、または、図５、図７のｄｕｔｙ比駆動が実施される。
なお、以上の実施形態では、１画素行ずつ画素行を選択し、所定電圧（所定電流）を画素２６に書き込むとしたが、実施形態はこれに限定されるものではない。例えば、複数の画素行（例えば、１画素行と２画素行、３画素行と４画素行、５画素行と６画素行、・・・・）を選択し、所定電圧（所定電流）を画素２６に書き込んでもよい。また、すべてのゲート信号線２７ａを同時に選択し、所定電圧（所定電流）を画素２６に書き込んでもよい。また、画面の上半分のゲート信号線２７ａを同時に選択し、所定電圧（所定電流）を画素２６に書き込み、次に、画面の下半分のゲート信号線２７ａを同時に選択し、所定電圧（所定電流）を画素２６に書き込んでもよい。
図２９、図６２の実施形態は、ゲートドライバ回路２２により、テスト用の所定電圧または所定電流を画素行に書き込む実施形態であった。ゲートドライバ回路２２は、ポリシリコン技術により、画素２６のトランジスタと同時に形成する。
図６４は、ゲートドライバ回路２２を用いず、ゲート信号線２７の一端にプロービィングのパッドＰａ、Ｐｂを形成した実施形態である。プロービィングのパッドＰａ、Ｐｂにプローブ３０４などを接触させ、ＶＧＨ電圧、ＶＧＬ電圧を印加する。プロービィングのパッドＰａ１、Ｐａ２、・・・・・と順次ＶＧＬ電圧（選択電圧）を印加し、選択していないプロービィングのパッドＰａにＶＧＨ電圧（非選択電圧）を印加すれば、ゲートドライバ回路２２ａと同一の動作を実現できる。また、千鳥状（パッドＰａ１、Ｐａ３、Ｐａ５、・・・・・）に選択電圧を印加してもよい。
ＥＬ表示パネルの検査後、半導体で作製したゲートドライバ回路２２をゲート信号線２７端に実装する。
図６３は、ゲート信号線２７ａ、１７ｂを個別にプロービィングのパッドＰａ、Ｐｂを形成し、プローブ３０４などを接触させ、ＶＧＨ電圧、ＶＧＬ電圧を印加する実施形態であった。図３３は、複数のゲート信号線２７ａを短絡配線６３１で短絡し、プロービィングのパッドＰａを配置した実施形態である。また、複数のゲート信号線２７ｂを短絡配線６３２で短絡し、プロービィングのパッドＰｂを配置した実施形態である。
プロービィングのパッドＰａ、Ｐｂにプローブ３０４などを接触させ、ＶＧＨ電圧、ＶＧＬ電圧を印加することにより、表示画面２１全体をオン／オフ制御することができる。
テストトランジスタ２９５を動作させることにより、ソースドライバ回路２４を実装せずとも、表示画面２１に画像を表示することができる。画像表示により、点欠陥、線欠陥、色ずれなどを容易に検出することができる。テストトランジスタ２９５の制御は、電源回路１２または制御回路で行う。
検査モード以外（通常画像表示時）では、図６５に示すように、テストトランジスタ２９５のソース端子とゲート端子は電気的に短絡される。図６５のように短絡することにより、テストトランジスタ２９５はダイオードと等価になる。
したがって、テストトランジスタ２９５のソース端子とゲート端子にオフ電圧（ＶＧＨ）を印加すれば、テストトランジスタ２９５からソース信号線２８に電圧または電流が印加されることはない。また、テストトランジスタ２９５からなるダイオードは、静電気保護用の保護ダイオードとして機能し、ＥＬ表示パネルを保護する素子として機能する。
図６５のようにテストトランジスタ２９５をダイオード結線とするのは、図２８の方式を用いる。
以上の実施形態では、Ｐチャンネルのテストトランジスタ２９５をソース信号線２８に形成するとしたが、Ｎチャンネルのテストトランジスタ２９５をソース信号線２８に形成してもよい。
ゲートドライバ回路２２には、電源回路１２から電圧を供給する。また、電源回路１２は、必要に応じてテストトランジスタ２９５の信号入力端子２９６に印加する電圧、トランジスタ制御端子２９７に印加する制御電圧（テストトランジスタ２９５のオン／オフ電圧）を供給する（図５３も参照のこと）。
但し、テストトランジスタ２９５のチャンネル極性は、画素２６のスイッチ用トランジスタ３１ｃ（ソース信号線２８に印加された電流または電圧を画素２６との電流経路を発生させるトランジスタ）のチャンネル極性と一致させることが好ましい。スイッチ用トランジスタ３１ｃをオフさせる電圧でテストトランジスタ２９５を確実にオフできるからである。
なお、テストトランジスタ２９５は、ＰチャンネルとＮチャンネルの２つのトランジスタを各ソース信号線２８に形成してもよい。２つのチャンネル極性のテストトランジスタ２９５を形成することにより、テストに最適な電圧（電流）をソース信号線２８に印加できるようになる。
本実施形態のＥＬ表示装置は、図２９に示すように、テストトランジスタ１４５を形成している。テストトランジスタ１４５は、画素のトランジスタ３１が形成されたアレイ基板２８２に形成される。また、テストトランジスタ２９５の形成はトランジスタ３１と同一プロセスで行われる。また、テストトランジスタ２９５は、ゲートドライバ回路２２と同一のプロセスで、アレイ基板２８２に形成される。
テストトランジスタ２９５は、基本的には、画素２６のトランジスタ３１と同一構成である。トランジスタ２９５は、スイッチ用トランジスタ３１ｃと同一のチェンネルトランジスタとする。スイッチ用トランジスタ３１ｃがＰチェンネルトランジスタであれば、テストトランジスタ２９５もＰチャンネルトランジスタにする。スイッチ用トランジスタ３１ｃがＮチェンネルトランジスタであれば、テストトランジスタ２９５もＮチャンネルトランジスタにする。
スイッチ用トランジスタ３１ｃはゲート信号線２７ａの印加電圧（ＶＧＨ１、ＶＧＬ１）でオン／オフ制御される。また、必要に応じて、電源回路１２が出力するＶＧＨ、ＶＧＬ電圧をコマンドで変更して、ＥＬ表示パネルに印加する。
スイッチ用トランジスタ３１ｃがＰチャンネルトランジスタの場合は、ＶＧＨ１でスイッチ用トランジスタ３１ｃは、オフ状態となり、ＶＧＬ１でスイッチ用トランジスタ３１ｃは、オン状態となる。スイッチ用トランジスタ３１ｃがＮチャンネルトランジスタの場合は、ＶＧＨ１でスイッチ用トランジスタ３１ｃは、オン状態となり、ＶＧＬ１でスイッチ用トランジスタ３１ｃは、オフ状態となる。
テストトランジスタ２９５はゲート信号線２７ａのオフ電圧でオフさせる。テストトランジスタ２９５がＰチャンネルトランジスタの場合は、ＶＧＨ１でテストトランジスタ２９５は、オフ状態となる。テストトランジスタ２９５がＮチャンネルトランジスタの場合は、ＶＧＬ１でテストトランジスタ２９５は、オフ状態となる。
テストトランジスタ２９５はゲート信号線２７ａのオン電圧より大きい電圧でオンさせる。テストトランジスタ２９５がＰチャンネルトランジスタの場合は、ＶＧＬ１より低い電圧ＶＧＬｔ（負方向に大きい電圧）でオン状態にする。例えば、ＶＧＬ１＝−３Ｖであれば、ＶＧＬｔ＝−９Ｖとする。
ＶＧＨｔ、ＶＧＬｔは、検査モードで使用する電圧である。ＶＧＨ１（ＶＧＨ）、ＶＧＬ１（ＶＧＬ）は、電源回路１２で発生させる。ＶＧＨｔ、ＶＧＬｔは検査用に作製した検査回路で発生させる。または、ＶＧＨｔ、ＶＧＬｔは、電源回路１２で発生させる。電源回路１２は、コマンド設定により出力電圧を変更する。
ＶＧＨｔ、ＶＧＬｔ電圧を可変し、可変した電圧設定値で表示状態、表示輝度を検査または評価することにより、ＥＬ表示パネルの特性マージン、動作マージンを定量的に取得できる。Ｖｄｄ（Ｖｄｄｔ）、Ｖｓｓ（Ｖｓｓｔ）に関しても同様である。
テストトランジスタ２９５はゲート信号線２７ａの印加電圧（ＶＧＨ１、ＶＧＬ１）でオフ制御される。テストトランジスタ２９５のＷ／Ｌ比は、スイッチ用トランジスタ３１ｃのＷ／Ｌ比より大きくする。スイッチ用トランジスタ３１ｃのチャンネル幅Ｗ＝４μｍ、チャンネル長Ｌ＝５μｍであれば（Ｗ／Ｌ＝４／５＝０．８）、テストトランジスタ２９５のチャンネル幅Ｗ＝１０μｍ、チャンネル長Ｌ＝５μｍであれば（Ｗ／Ｌ＝１０／５＝２）とする。
図６６に示すように、テストトランジスタ２９５は、ドレイン端子がソース信号線２８と接続されている。また、ソース信号線２８の一端には、ソースドライバ回路２４の出力端子とＣＯＧ（チップ オン ガラス）接続するための出力端子パッド２９１が形成されている。また、ソースドライバ回路２４は、ＩＣ２４の入力端子パッドと出力端子パッド２９１とＡＣＦ接続され、図２９の点線で示すソースドライバ回路実装位置２９４に実装される。
なお、画素構成は、図６６の構成に限定するものではない。例えば、図７０に示すような構成であってもよい。当然のことながら、図６７（ａ）、図６８の画素構成においても本実施形態を実施できる。以上のように本実施形態は、画素の構成に限定または制約されるものではない。以上の事項は、本実施形態の他の実施形態にも適用される。
（２３）定電流を発生させる回路
テストトランジスタ２９５のソース端子は、信号入力端子２９６と接続されている。信号入力端子には、定電流源または定電流源が接続される。定電流源または定電流源は電源回路１２から供給する。
定電流を発生させる回路の一例として、図４０に示す回路構成を用いる。図４０では、オペアンプ４０１とトランジスタ４０２及び抵抗Ｒで定電流回路を構成する。オペアンプ４０１の＋端子には、電圧Ｖｉが印加される。電圧Ｖｉは、電子ボリウム４０３に印加されたデータ（ＩＤＡＴ）で設定される。電子ボリウム４０３は、ＤＡ変換回路である。定電流Ｉａは、Ｉａ＝Ｖｉ／Ｒで決定される。
図４０の回路構成は、Ｒ用、Ｇ用、Ｂ用の３回路が構成されており、Ｒ用、Ｇ用、Ｂ用の定電流回路出力が出力する定電流は、独立に構成された電子ボリウム４０３で可変される。
図４０のように、各画素２６に定電流を印加する方式では、画素２６は電流プログラム方式の画素構成であることが必要である。電流プログラム方式の画素構成は、駆動用トランジスタ３１ａまたは３１ｂを流れる電流経路とソース信号線２８間に直流電流が流れるように構成されている必要がある。
定電圧を発生させる回路の一例として、図４１に示す回路構成を用いる。図４１では、オペアンプ４０１とトランジスタ４０２で定電圧回路を構成する。オペアンプ４０１の＋端子には、電圧Ｖｉが印加される。電圧Ｖｉは、電子ボリウム４０３に印加されたデータ（ＩＤＡＴ、８ビット＝２５６段階）で設定される。
図４１の回路構成は、Ｒ用、Ｇ用、Ｂ用の３回路が構成されており、Ｒ用、Ｇ用、Ｂ用の定電圧回路出力が出力する定電圧は、独立に構成された電子ボリウム４０３で可変される。
図４０、図４１において、ＲＧＢの各画素で、印加する電流または電圧は、必要に応じて、異ならせる。ＲＧＢでＥＬ素子の発光効率が異なる場合があり、また、駆動用トランジスタ３１ａのサイズが異なる場合があるため、同一電流または電圧で、各ＲＧＢでの発光輝度が異なるからである。本実施形態は、ＲＧＢで独立した電子ボリウム４０３を有しているため、柔軟に対応することができる。
図４０、図４１において、テストトランジスタ２９５は、パネル検査またはパネル調整時には、オンし、通常表示時は、図６５に示すように電圧が印加され、オフする。
テストトランジスタ２９５のゲート端子は、ゲートドライバ回路２２と同様に、シフトレジスタ３６３（図３６などを参照のこと）を付加し、シフトレジスタ回路３６３の機能により順次、１つまたは複数のテストトランジスタ２９５を選択するように構成してもよい。
以上のように構成することにより、テストトランジスタ２９５を単独でオン／オフ制御するができるようになる。したがって、ゲートドライバ回路２２ａと個別にテストトランジスタ２９５のオン／オフさせることにより、マトリックス状に配置された画素２６を個別に選択または画素列単位で選択して、電圧または電流を印加することができる。以上のことは、本実施形態の他の実施形態においての同様に適用することができる。
テストトランジスタ２９５は、パネル検査またはパネル調整工程が終了した後、切断して除去してもよい。例えば、図３０のＢの箇所（ソースドライバ回路２４が実装された反対辺）にテストトランジスタ２９５を形成する。テストトランジスタ２９５は、図４０、図３７のａａ’の箇所でアレイ基板２８２を切断する。以上のことは、本実施形態の他の実施形態においての同様に適用することができる。
以下の説明において、テストトランジスタ２９５は、Ｐチェンネルトランジスタであるとして説明をする。テストトランジスタ２９５がＮチャンネルトランジスタの場合は、ＶＧＨとＶＧＬを読み替えればよい。
テストトランジスタ２９５のゲート端子と接続されたトランジスタ制御端子Ｇ（ＧＲ、ＧＧ、ＧＢ）には、ゲートドライバ回路２２ａに印加される電圧（ＶＧＨ、ＶＧＬｔ）が印加される。テストトランジスタ２９５がＰチャンネルトランジスタの場合は、ＶＧＨ電圧の印加により、テストトランジスタ２９５がオンする。オンすると、信号入力端子２９６に印加された信号（定電流または定電圧）をソース信号線１４に印加する。
なお、定電流とは一定のＤＣ（直流）電流に限定されるものではない。矩形状に変化させてもよい。また、ステップ状に変化させてもよい。定電流とは、一定の期間（少なくとも１画素行を選択している期間に、一定の電流であればよい。同様に定電圧とは一定のＤＣ（直流）電圧に限定されるものではない。矩形状に変化させてもよい。また、ステップ状に変化させてもよい。定電圧とは、一定の期間（少なくとも１画素行を選択している期間に、一定の電圧であればよい。
各電源電圧などは本実施形態の電圧発生回路１１（図３、図１３、図３０、図３１、図２７、図３６、図３２、図５８、図４７、図２５、図１６、図２２、図２３、図２６、図４８、図１２、図１１、図４６、図５３など）で発生し、電圧発生回路１１を動作させ、また制御して各端子などを印加する。
信号入力端子２９６に印加する電圧は、テストトランジスタ２９５がオンすることにより、前記テストトランジスタ２９５が接続されたソース信号線２８に印加される。テストトランジスタ２９５をオンさせる電圧は、ＶＧＬｔである。例えば、信号入力端子２９６に印加された定電圧が、−２Ｖであれば、−２Ｖが各ソース信号線２８に印加される。信号入力端子２９６に印加された定電流が、１０ｍＡであれば、１０ｍＡが選択された各ソース信号線２８に分流されて印加される。
画素構成が、図３、図６７などのように電流プログラム方式の場合は、信号入力端子２９６に定電流が印加される。画素行は１画素行ずつ選択され、選択された画素行に前記定電流が分流されて印加される。例えば、選択したテストトランジスタ２９５が２４０本であれば、定電流１０ｍＡが２４０で分割されて、それぞれのソース信号線２８に印加される。したがって、各画素２６にはプログラム電流が印加され、比較的良好な画像表示を実現できる。
画素構成が、図６８、図７４、図７５などのように電圧プログラム方式の場合は、信号入力端子２９６に定電圧が印加される。画素行は１画素行ずつ選択され、選択された画素行に前記定電圧が印加される。例えば、選択したテストトランジスタ２９５が２４０本であれば、定電圧の−２Ｖが、それぞれのソース信号線２８に印加される。したがって、各画素２６にはプログラム電圧が均一に印加される。
以下の実施形態では、画素構成は、図３を例示し、テストトランジスタ２９５は、Ｐチャンネルトランジスタであるとして説明をする。但し、画素構成は、図６７、図６８、図７４、図７５などの他の構成であっても本実施形態は適用できる。
以上のように、本実施形態の電源回路１２は、図５３に示すように、検査トランジスタ２９５を用いた検査方式などにも適用できる。検査トランジスタ２９５の端子２９６、１４１などに検査用電圧Ｖｔを供給する。また、検査電圧Ｖｔは、コマンドで電圧値Ｖｔを可変するとともに、スイッチＳＷ７をオン／オフ制御する。以上の事項は、本実施形態で説明した他の検査方式、調整方式にも適用できること、また組み合わせて使用できる。
（２４）非点灯領域と点灯領域
本実施形態では、図５、図７に示すように、表示画面２１に非点灯領域５５と、点灯領域５６を発生させる。点灯領域５６は図３の画素構成では、ゲート信号線２７ｂに選択電圧（オン電圧）を印加し、選択された画素行のスイッチ用トランジスタ３１ｄをオンさせている。非点灯領域５５は、ゲート信号線２７ｂに非選択電圧（オフ電圧）を印加し、非選択された画素行のスイッチ用トランジスタ３１ｄをオフさせている。
同様に図６７（ａ）の画素構成では、点灯領域５６は、ゲート信号線２７ｂに選択電圧（オン電圧）を印加し、選択された画素行のスイッチ用トランジスタ３１ｅをオンさせている。非点灯領域５５は、ゲート信号線２７ｂに非選択電圧（オフ電圧）を印加し、非選択された画素行のスイッチ用トランジスタ３１ｅをオフさせている。
図６７（ｂ）の画素構成では、点灯領域５６は、ゲート信号線２７ｂに選択電圧（オン電圧）を印加し、選択された画素行のスイッチ用トランジスタ３１ｄをオンさせている。非点灯領域５５は、ゲート信号線２７ｂに非選択電圧（オフ電圧）を印加し、非選択された画素行のスイッチ用トランジスタ３１ｄをオフさせている。
電圧駆動方式の画素構成である図６８では、点灯領域５６は、ゲート信号線２７ｂに選択電圧（オン電圧）を印加し、選択された画素行のスイッチ用トランジスタ３１ｄをオンさせている。非点灯領域５５は、ゲート信号線２７ｂに非選択電圧（オフ電圧）を印加し、非選択された画素行のスイッチ用トランジスタ３１ｄをオフさせている。
本実施形態のＥＬ表示装置は、表示画面２１に点灯領域５６と非点灯領域５５とを表示画面２１に発生させ、非点灯領域５５または点灯領域５６を表示画面２１の上下方向に移動させて表示する。
このように点灯領域５６と非点灯領域５５とを表示画面２１に発生させ、非点灯領域５５または点灯領域５６を表示画面２１の上下方向に移動させて表示する駆動方法をｄｕｔｙ駆動方式と呼ぶ。
点灯領域５６／（点灯領域５６＋非点灯領域５５）の割合をｄｕｔｙ比と呼ぶ。または、ｄｕｔｙ比は（オン電圧が印加されているゲート信号線２７ｂの本数）／（全ゲート信号線２７ｂの本数）でもある。また、ゲート信号線２７ｂにオン電圧が印加され、（このゲート信号線２７ｂに接続されている選択画素行数）／点灯領域５６の全画素行数でもある。
本実施形態のＥＬ表示装置は、点灯領域５６と非点灯領域５５との比を変化させる。または表示画面２１の面積に対し非点灯領域５５の面積を変化させる。または表示状態の画素数を増減することにより、画面の輝度または明るさを調整することを特徴とする。また、表示画面２１に書き込み映像信号の大きさまたは振幅値を変化させる。一例として画面の輝度は、ｄｕｔｙ比、基準電流、映像振幅値を変化または調整することにより実現する。
本実施形態は、点灯率に対応させてｄｕｔｙ比を変化させる。点灯率は、パネルのアノードまたはカソードに流れる最大電流に対する割合である。また、点灯率は、ある映像が表示されているときにパネルに流れる電流と、パネルの全ＥＬ素子に流れる最大電流の割合とも言い換えることができる。点灯率が高いときは、白ラスターに近い表示である。点灯率が低い場合は、画面全体的に黒表示部が多い。点灯率に対応させてｄｕｔｙ比を変化させることにより、表示画面２１で消費する電力を平均化することができる。また、一定の消費電力以下に抑制することができる。
低点灯率とは、表示画面２１に流れる電流が小さいことを意味しているが、画像を構成する低階調表示の画素が多いことも意味する。すなわち、表示画面２１を構成する映像は、暗い画素（低階調の画素）が多い。したがって、低点灯率とは、画面を構成する映像データをヒストグラム処理した時、低階調の映像データが多い状態と言い換えることができる。
高点灯率とは、表示画面２１に流れる電流が大きいことを意味しているが、画像を構成する高階調表示の画素が多いことも意味する。すなわち、表示画面２１を構成する映像は、明るい画素（高階調の画素）が多い。したがって、高点灯率とは、画面を構成する映像データをヒストグラム処理した時、高階調の映像データが多い状態と言い換えることができる。点灯率に対応してｄｕｔｙ比などを制御するとは、画素の階調分布状態またはヒストグラム分布に対応して制御することと同義または類似の状態を意味することがある。
以上のことから、点灯率にもとづいて制御するとは、場合に応じて画像の階調分布状態（低点灯率＝低階調画素が多い。高点灯率＝高階調画素が多い。）にもとづいて制御すると言い換えることができる。例えば、低点灯率になるにしたがって基準電流比を増加させることも有効である。高点灯率になるにしたがってｄｕｔｙ比を小さくことも、ＥＬ表示パネルで消費する電力を平均化するという点で有効である。また、ピーク電力を抑制できる点で有効である（ピーク電流抑制駆動）。
ピーク電流抑制駆動、ｄｕｔｙ比駆動を実施することにより、電源回路の出力電流を一定値以下にすることができる。また、最大出力電流（最大出力電力）を一定値以下に抑制することができる。また、エージング時に一定の期間、大電流をＥＬ表示パネルに印加することができる。したがって、電源回路１２のサイズを縮小化することができる。以上のことから、ピーク電流抑制駆動、ｄｕｔｙ比駆動と本実施形態の電源回路１２とは密接な完成がある。
本実施形態では、図６９に示すように、ｄｕｔｙ比は点灯率（％）に対応させて変化させている。ただし、一定の点灯率以下あるいは以上でｄｕｔｙ比を固定することも本発明の範疇である。
点灯率は、ＥＬ表示装置に入力される映像信号から求められる。または、点灯率は、ＥＬ表示装置のアノード配線３０１またはカソード配線３０２に流れる電流を計測することにより求められる。アノード配線３０１、カソード配線３０２に流れる電流は、図３０〜図３５で説明する本実施形態の電源回路または、本実施形態のＥＬ表示装置または本実施形態のＥＬ表示装置の駆動または調整方法により取得できる。
点灯率及びｄｕｔｙ比は、表示画面２１に表示する表示画像により変化する。なお、点灯率及びｄｕｔｙ比の変化はリアルタイムに実施するのではなく、一定の遅延またはヒステリシスを持たせて行う。ｄｕｔｙ比は、ＥＬ表示装置の外部環境照度に応じて、可変することも有効である。外部環境照度は、ＥＬ表示装置に付加したホトセンサで測定する。外部環境照度が一定以上の値より高い時は、ｄｕｔｙ比と最大値にして固定する。外部環境照度が低い時は、外部照度に合わせて、ｄｕｔｙ比を小さくする。
図６９の横軸は、ｄｕｔｙ比としたが、点灯率と置き換えてもよい。点灯率が高いほど、ｄｕｔｙ比は小さくなり、点灯率が低いほどｄｕｔｙ比は大きくなる。また、点灯率は、ＥＬ表示装置の表示画面２１で消費する電力または電流と相関している。
したがって、ＥＬ表示装置の表示画面２１で消費する電力または電流からｄｕｔｙ比を求めてもよい。点灯率とｄｕｔｙ比の関係は、一例として図６９から求める。図６９はあらかじめ求めておくか、または演算によりリアルタイムに求める。
理解を容易にするため、本実施形態では、主としておいて、点灯率（％）に応じてｄｕｔｙ比制御などを変化させるとして説明する。
本実施形態は、図７に示すように、表示画面２１に占める点灯領域５６を複数に分割できる。点灯領域５６の分割は、ゲートドライバ回路２２ｂに入力するスタートパルス信号（ＳＴ２）の入力パターンにより実現できる。点灯領域５６を複数に分割することにより、低フレームレートでもフリッカの発生を抑制できる。また、点灯領域５６または非点灯領域５５の分割数を動画表示と静止画表示で異ならせる。また、点灯率に対応して、点灯領域５６の分割数を変化させてもよい。
表示画面２１に占める非点灯領域５５または点灯領域５６が、帯状となって画面の上から下方向または画面の下から上方向に移動することを特徴とする。場合によっては、フレーム毎に画面の上から上方向と、画面の下から上方向とを切り替えてもよい。
本実施形態では、ゲートドライバ回路２２ａは、映像信号を書き込む画素行を選択するものとし、ゲートドライバ回路２２ｂは、点灯させる画素行を選択するものとする。したがって、ゲートドライバ回路２２とは画素行の選択回路である。選択回路４８１は、ソースドライバ回路２４から出力される映像信号をＲ、Ｇ、Ｂのソース信号線を選択して振り分ける。選択回路４８１はポリシリコン技術でガラス基板上に形成される。
ゲートドライバ回路２２ａとゲートドライバ回路２２ｂとは明確に分離させて設ける必要がない。１つのゲートドライバ回路にゲートドライバ回路２２ａとゲートドライバ回路２２ｂを設けたものであってもよい。この場合も、ゲートドライバ回路２２ａとゲートドライバ回路２２ｂが設けているとみなす。また、ゲートドライバ回路２２は、画素行を選択または指定する機能を有するものである。したがって、シフトレジスタ回路の機能を有していれば、ゲートドライバ回路２２と同義である。また、特定の画素行を指定または選択する機能があればゲートドライバ回路２２である。以上のように、本実施形態においてゲートドライバ回路２２とは広義の意味で使用している。
本実施形態では、オフ電圧をＶＧＨとし、オン電圧をＶＧＬとした。これは、スイッチ用トランジスタ３１ｂ、３１ｃ、３１ｄなどが、Ｐチャンネルトランジスタである場合である。スイッチ用トランジスタ３１ｂ、３１ｃ、３１ｄなどが、Ｎチャンネルトランジスタの場合は、オン電圧はＶＧＨとなり、オフ電圧はＶＧＬとなる。したがって、本実施形態は、駆動用トランジスタ３１ａ、スイッチ用トランジスタ３１のチャンネル極性にあわせて、ゲート信号線２７に印加するロジック電圧（ＶＧＨ、ＶＧＬ）を設定すればよい。
ソースドライバ回路２４にプログラム電流の出力回路と、プログラム電圧の出力回路の双方を構成すれば、印加された映像信号に対して、１画素行を選択する期間の前半に定電流を各画素に印加し、１画素行を選択する期間の後半にプログラム電圧を印加した駆動方法にも適用できる。定電流を印加することにより、駆動用トランジスタ３１ａの動作点をリセットする（オフセット位置を求める）。次にプログラム電圧を画素に印加する。画素構成は、図３と図３０を組み合わせた構成などを用いる。
ソースドライバ回路２４にプログラム電流の出力回路と、プログラム電圧の出力回路の双方を構成すれば、基準電流による映像信号の振幅または大きさの変調が容易になる。また、ホワイトバランス調整、ｄｕｔｙ駆動方式も容易に実現できる。
（２５）画素の変更例
以上のように、本実施形態において、採用できるまたは使用できる画素構成は多種多用である。以下に、他の画素構成について例示しておく。
（２５−１）変更例１
図７２（ａ）は図３の変更例である。図７２（ａ）の構成では、コンデンサ３９の一端子をＶｓｄ電圧に接続されている。すなわち、駆動用トランジスタ３１ａの一端子に接続されたアノード電圧Ｖｄｄとコンデンサ３９に接続された電圧Ｖｓｄと異ならせている。
図７２（ａ）のように構成することにより、コンデンサ３９に印加する電圧Ｖｓｄがアノード電圧Ｖｄｄと分離されていることにより、画像表示の変化によるアノード電圧Ｖｄｄの揺れの影響を受けなくなる。したがって、駆動用トランジスタ３１ａのゲート端子の電圧保持が良好になる。ＥＬ表示装置の欠陥検査（またはその他の検査）時に、Ｖｓｄ電圧を変化させる。Ｖｓｄ電圧を変化させるとカソード電流またはアノード電流が変化し、電流の大きさ、電流の変化の割合、電流変化のスピードなどにより、画素の特性または欠陥を良好に検査できる。また、検査に電流の検出だけでなく、表示輝度の変化などによって行っても良い。以上の事項は、本実施形態の他の画素構成（Ｖｓｄ電圧を印加される構成）にも適用される。
（２５−２）変更例２
以上の図７２（ａ）の構成は、図７２（ｂ）の画素にも適用される。
図７２（ｂ）においても、コンデンサ３９の一端子の電圧は、アノード電圧Ｖｄｄと異なるＶｓｄ電圧が印加されている。したがって、アノード電圧Ｖｄｄの電圧変化の影響を受けない。
（２５−３）変更例３
図７１は、図７２（ａ）または図３の変更例である。図７１の実施形態では、駆動用トランジスタ３１ａとアノード信号線間にスイッチ用トランジスタ３１ｅが形成または配置されている。スイッチ用トランジスタ３１ｅは、ゲート信号線２７ｃに印加されるオン／オフ電圧（ＶＧＨ、ＶＧＬ）でオン／オフ制御される。スイッチ用トランジスタ３１ｅは、ＥＬ素子３５に電流を供給されるときにオンされる。画素の欠陥検査時（検査時など）には、オンまたはオフ制御される。スイッチ用トランジスタ３１ｅのオン／オフ制御により、良好に検査が行われる。
スイッチ用トランジスタ３１ｅは、画素の駆動用トランジスタ３１ａの特性キャンセル時にオン／オフ制御される。また、ＥＬ表示装置を点灯（立ち上げ）時、消灯（たち下げ）時にオフ状態にされる。点灯、消灯時にスイッチ用トランジスタ３１ｅをオフすることにより、不要な電流がＥＬ素子３５に流れることを防止できる。他の構成、動作は、図３及び図７２などと同様である。
（２５−４）変更例４
図７３も、主として図３の変更例である。図３との差異は、スイッチ用トランジスタ３１ｆの有無である。トランジスタ３１ｆは、リセット電圧Ｖｒｓｔを駆動用トランジスタ３１ａのゲート端子に印加する機能を有する。リセット電圧Ｖｒｓｔは、駆動用トランジスタ３１ａをオフ状態（ＥＬ素子３５に電流を流さない電圧）である。例えば、リセット電圧Ｖｒｓｔとは、アノード電圧Ｖｄｄ−１（Ｖ）の電圧である。リセット電圧Ｖｒｓｔは、駆動用トランジスタ３１ａの特性またはバラツキに対応して変化させてもよい。また、リセット電圧は、駆動用トランジスタ３１ａのゲート端子のみに印加することに限定するものではなく、駆動用トランジスタ３１ａのソース端子またはドレイン端子に印加するようにしてもよい。
（２５−５）変更例５
以上の実施形態では、リセット電圧Ｖｒｓｔは、駆動用トランジスタ３１ａが電流を流さない電圧であるとした。しかし、本実施形態は、これに限定するものではない。リセット電圧Ｖｒｓｔは、駆動用トランジスタ３１ａに初期状態にする電圧であってもよい。例えば、Ｖｒｓｔ電圧としてＶｄｄ−５（Ｖ）の電圧を印加し、駆動用トランジスタ３１ａがＥＬ素子３５に電流を流すように設定するものであってもよい。すなわち、リセット電圧Ｖｒｓｔは、駆動用トランジスタ３１ａに初期状態（イニシャル状態）または、一定の動作状態にするものであればよい。駆動用トランジスタ３１ａを初期状態にすることにより、映像信号の印加がリセット電圧Ｖｒｓｔを基準に印加され、映像信号の良好な書込みを画素２６に対して行えるからである。
図７３において、ゲート端子２７ａ１にオン電圧が印加されると、スイッチ用トランジスタ３１ｃがオンし、ソース信号線２８に印加された映像信号が、画素２６ａの駆動用トランジスタ３１ａに印加される。同時に、画素２６ｂのスイッチ用トランジスタ３１ｆがオンし、リセット電圧Ｖｒｓｔが画素２６ｂの駆動用トランジスタに印加される。ゲート端子２７ａ２にオン電圧が印加されると、画素２６ｂのスイッチ用トランジスタ３１ｃがオンし、ソース信号線２８に印加された映像信号が、画素２６ｂの駆動用トランジスタ３１ａに印加される。同時に、画素２６ｂの次の画素行の画素２６のスイッチ用トランジスタ３１ｆがオンし、リセット電圧Ｖｒｓｔが画素２６の駆動用トランジスタに印加される。
以上のように、ゲート信号線２７ａが順次オンしていくにしたがって、該当する画素行にリセット電圧Ｖｒｓｔが印加されてイニシャル状態になり、次の１水平走査期間後に、前記インシャル状態になった画素行に映像信号が印加される。したがって、各画素行は、まず、インシャル状態にされた後、映像信号が印加される。そのため、画素２６に良好に映像信号を書き込むことができる。
（２５−６）変更例６
なお、以上の実施形態では、画素２６ａに映像信号が印加されるタイミング及び時間と、画素２６ｂの駆動用トランジスタ３１ａにリセット電圧Ｖｒｓｔが印加されるタイミング及び時間は、同一としたが、これに限定するものではない。例えば、ゲート信号線２７ａの途中に遅延回路７３１を形成し、スイッチ用トランジスタ３１ｆとスイッチ用トランジスタ３１ｃのオン／オフタイミングを異ならせても良い。
リセット電圧Ｖｒｓｔは、本実施形態で説明する電源回路１２で発生させるか、または、アレイにスイッチング素子を形成し、このスイッチング素子でチャージポンプ回路を構成して発生させる。以上のリセット電圧Ｖｒｓｔに関する事項は本実施形態の他の実施形態にも適用される。したがって、図７３で説明した事項は、本実施形態の他の実施形態にも適用することができ、また、組み合わせることができる。
（２５−７）変更例７
図７４の構成も用いることができる。図７４において、画素２６は、３つのコンデンサ３９ａ、１９ｂ、１９ｃと５つのスイッチ用トランジスタ（３１ｂ、３１ｃ、３１ｄ、３１ｅ、３１ｆ）と１つの駆動用トランジスタ３１ａで構成される。トランジスタ３１ｂは、トランジスタ３１ａをダイオード連結（Diode-connected）させて、しきい値電圧を補償するためのしきい値電圧補償トランジスタである。トランジスタ３１ｆは、コンデンサ３９ａを初期化させるためリセット電圧Ｖｒｓｔを印加するための初期化トランジスタである。そして、トランジスタ３１ｄは、ＥＬ素子３５の発光を制御するためのトランジスタである。
なお、スイッチ用トランジスタ３１ｂ、３１ｆはオフリークと小さくする必要があるため、ディアルゲート以上の複数ゲート構成にする。
スイッチ用トランジスタ３１ｃは、ゲート信号線２７ａにゲート電極が連結され、ソース信号線２８にソース電極が連結され、ゲートドライバ回路２２ａからの選択信号によりオン／オフ制御される。
駆動トランジスタ３１ａは、トランジスタ３１ｃのドレイン電極にソース電極が連結される。しきい値電圧補償トランジスタ３１ｂのソースまたはドレイン電極とコンデンサ３９ａの第１の端子が共通連結され、駆動用トランジスタ３１ａのゲート電圧が決定される。したがって、駆動用トランジスタ３１ａは、ゲート電極に印加された電圧に相当する駆動電流を生成する。
しきい値電圧補償トランジスタ３１ｂは、前記駆動トランジスタ３１ａのゲート電極とソース電極との間に連結され、ゲート信号線に印加されるスキャン信号に応答して駆動用トランジスタ３１ａをダイオード連結させる。したがって、前記スキャン信号によって駆動用トランジスタ３１ａは、ダイオードのような状態になり、駆動用トランジスタ３１ａのゲート端子に電圧Ｖｄａｔａ−Ｖｔｈ（Ｖ）が印加され、これは、前記駆動用トランジスタ３１ａのゲート電圧となる。
初期化トランジスタ３１ｆは、リセット電圧ラインＶｒｓｔとコンデンサ３９ａの第１の端子との間に連結され、ゲート電極に連結したｎ−１番目ゲート信号線２７ａのスキャン信号に応答して、先行フレームのとき前記コンデンサ３９ａに充填された電荷は前記リセット電圧ラインＶｒｓｔを介して放電させることによって、前記コンデンサ３９ａを初期化させる。
トランジスタ３１ｅは、第１の電源電圧ラインＶｄｄと駆動用トランジスタ３１ａのソース電極との間に連結され、ゲート電極に連結したゲート信号線２７ｂを介して伝達される発光制御信号によりオンとなり、第１の電源電圧Ｖｄｄを前記駆動用トランジスタ３１ａのソース電極に印加する。
トランジスタ３１ｄは、駆動用トランジスタ３１ａとＥＬ素子３５との間に連結され、ゲート電極に連結した前記ゲート信号線２７ｂを介して伝達される発光制御信号に応答して前記駆動用トランジスタ３１ａで生成される前記駆動電流を前記ＥＬ素子３５に伝達する。
コンデンサ３９ａは、第１の電源電圧ラインＶｄｄと駆動用トランジスタ３１ａのゲート電極との間に連結され、第１の電源電圧Ｖｄｄと前記駆動用トランジスタ３１ａのゲート電極に印加される電圧Ｖｄａｔａ−Ｖｔｈ（Ｖ）の電圧差に該当する電荷を１フレームの間に維持する。
前記補助コンデンサ３９ｂは、第１の電極が現在ゲート信号線２７ａ及びトランジスタ３１ｂのゲート端子に共通連結され、第２の電極が前記コンデンサ３９ａ及び駆動用トランジスタ３１ａのゲート端子に共通連結されている。
前記補助コンデンサ３９ｂは、スキャン期間から発光期間に変化しながら、駆動トランジスタ３１ａのゲート電圧ＶＧをブースト（boost）させる役目をする。コンデンサ３９ｃは、映像信号をキャンセル期間の間、保持する機能を有する。
ゲート信号線に印加するオフ電圧をＶＧＨ、オン電圧をＶＧＬとすると、ゲート信号線２７ａに印加する電圧を、ＶＧＬからＶＧＨに変化させると、駆動用トランジスタ３１ａのゲート電圧は、前記コンデンサ３９ａと補助コンデンサ３９ｂのカップリングによる補正電圧だけ上昇するようになる。
（２６）その他の変更例
なお、電圧プログラム方式または電流プログラム方式の変更例として、サブフィールドの概念を持ち、駆動用トランジスタをオン／オフさせる回数または時間で階調を表現するパルス駆動方式（ＰＷＭ駆動方式、サブフィールド駆動方式）がある。これらも電圧プログラム方式または電流プログラム方式である。
本実施形態は、図３、図６７などの電流プログラム方式のＥＬ表示装置と電圧プログラム方式のＥＬ表示装置の両方に適用できるものである。また、パルス駆動方式（ＰＷＭ駆動方式、サブフィールド駆動方式）のＥＬ表示装置にも適用できるものである。すなわち、本実施形態に記載の画素構成及び一般的に知られている画素構成について適用できる。
以上のように、本実施形態は、電圧駆動方式の画素構成であっても、電流駆動の画素構成であっても適用することができる。
本実施形態の駆動方式は、有機ＥＬ表示パネルの駆動方法及び駆動回路などに限定されるものではない。例えば、フィールドエミッションディスプレイ（ＦＥＤ）、無機ＥＬディスプレイなどの他のディスプレイにも適用できる。
（２７）適用例
次に、本実施形態の駆動方式を実施するＥＬ表示装置を表示ディスプレイとして用いた本実施形態の表示機器について説明をする。
図７６は情報端末装置の一例としての携帯電話の平面図である。筐体７６３にアンテナ７６１などが取り付けられている。７６２ａは、ｄｕｔｙ比を変化させる切換キー、７６２ｂは電源オン／オフキー、７６２ｃがゲートドライバ回路２２ｂの動作フレームレートを切り替えるキーである。７６５はホトセンサである。ホトセンサ７６５は、外光の強弱にしたがって、ｄｕｔｙ比などを変化させて、表示画面２１の輝度を自動調整する。
図７７はビデオカメラの斜視図である。ビデオカメラは撮影（撮像）レンズ部７７３とビデオカメラ本体７６３と具備している。本実施形態のＥＬ表示装置は表示モニター７６４としても使用されている。表示画面２１は支点７７１で角度を自由に調整できる。表示画面２１を使用しない時は、格納部７７３に格納される。
図７６、図７７などの本実施形態の表示機器では、キー７６２ａの操作により、ｄｕｔｙ比を切り替えることができる。キー７６２ａの操作は、ユーザーが切り替えできるようにしておく。また、設定モードで自動的に変更できるかを切り替えられるようにしている。自動の場合は、外光の明るさを検出して自動的に、表示輝度を５０％、６０％、８０％と設定できるように構成している。
本実施の形態のＥＬ表示装置などはビデオカメラだけでなく、図７８に示すような電子カメラにも適用することができる。本実施形態のＥＬ表示装置はカメラ本体７８１に付属されたモニター２２として用いる。カメラ本体７８１にはシャッタ７８３の他、スイッチ７６２ａ、７６２ｃが取り付けられている。
電源回路に出力オープン機能があるため、エージング工程では、通常状態よりも高い電圧をＥＬ表示パネルに印加することができ、効率よくエージングを実施できる。この出力オープン機能を用いることにより、電源回路を基板などに実装したまま、カソード配線からの電流を測定することができる。したがって、ＥＬ表示装置のホワイトバランス、輝度調整を容易に実施できる。また、画素を順次選択し、選択した画素から出力される電流を測定することにより、画素の欠陥を検出することができ、画素の駆動用トランジスタの特性バラツキを測定することができる。
本実施形態に係るＥＬ表示装置は、本実施形態は、テストトランジスタを介して、ソース信号線２８に電圧または定電流を印加できる。したがって、画素２６などの検査を他の手段を用いることなく容易に実現できる。
したがって、有機または無機エレクトロルミネッセンス（ＥＬ）素子などを用いたＥＬ表示パネルなどの自発光表示パネル（表示装置）、その駆動方法、駆動装置、及びこれらの表示パネルを用いた表示装置などに有用である。
ＥＬ表示装置の電源回路の構成図である。 ＥＬ表示装置の構成図である。 ＥＬ表示装置の画素の動作の説明図である。 ＥＬ表示装置の画素の動作の説明図である。 ＥＬ表示装置の駆動方法の説明図である。 ＥＬ表示装置の駆動方法の説明図である。 ＥＬ表示装置の駆動方法の説明図である。 本実施形態のＥＬ表示装置の説明図である。 本実施形態のＥＬ表示装置の説明図である。 本実施形態のＥＬ表示装置の説明図である。 本実施形態のＥＬ表示装置の説明図である。 ＥＬ表示装置の電源回路の説明図である。 ＥＬ表示装置の電源回路の説明図である。 ＥＬ表示装置の電源回路の説明図である。 ＥＬ表示装置の電源回路の説明図である。 ＥＬ表示装置の電源回路の説明図である。 ＥＬ表示装置の電源回路の説明図である。 ＥＬ表示装置の電源回路の説明図である。 ＥＬ表示装置の電源回路の説明図である。 ＥＬ表示装置の電源回路の説明図である。 ＥＬ表示装置の電源回路の説明図である。 ＥＬ表示装置の電源回路の説明図である。 ＥＬ表示装置の電源回路の説明図である。 ＥＬ表示装置の電源回路の説明図である。 ＥＬ表示装置の電源回路の説明図である。 ＥＬ表示装置の電源回路の説明図である。 本実施形態のＥＬ表示装置の説明図である。 本実施形態のＥＬ表示装置の説明図である。 本実施形態のＥＬ表示装置の説明図である。 本実施形態のＥＬ表示装置の説明図である。 本実施形態のＥＬ表示装置の説明図である。 本実施形態のＥＬ表示装置の説明図である。 本実施形態のＥＬ表示装置の説明図である。 本実施形態のＥＬ表示装置の説明図である。 本実施形態のＥＬ表示装置の説明図である。 本実施形態のＥＬ表示装置の説明図である。 本実施形態のＥＬ表示装置の説明図である。 本実施形態のＥＬ表示装置の説明図である。 本実施形態のＥＬ表示装置の説明図である。 本実施形態のＥＬ表示装置の説明図である。 本実施形態のＥＬ表示装置の説明図である。 本実施形態のＥＬ表示装置の説明図である。 本実施形態のＥＬ表示装置の説明図である。 本実施形態のＥＬ表示装置の説明図である。 本実施形態のＥＬ表示装置の説明図である。 本実施形態のＥＬ表示装置の説明図である。 本実施形態のＥＬ表示装置の説明図である。 本実施形態のＥＬ表示装置の説明図である。 本実施形態のＥＬ表示装置の説明図である。 本実施形態のＥＬ表示装置の説明図である。 本実施形態のＥＬ表示装置の説明図である。 本実施形態のＥＬ表示装置の説明図である。 本実施形態のＥＬ表示装置の説明図である。 本実施形態のＥＬ表示装置の説明図である。 本実施形態のＥＬ表示装置の説明図である。 本実施形態のＥＬ表示装置の説明図である。 本実施形態のＥＬ表示装置の説明図である。 本実施形態のＥＬ表示装置の説明図である。 本実施形態のＥＬ表示装置の説明図である。 本実施形態のＥＬ表示装置の説明図である。 本実施形態のＥＬ表示装置の説明図である。 本実施形態のＥＬ表示装置の説明図である。 本実施形態のＥＬ表示装置の説明図である。 本実施形態のＥＬ表示装置の説明図である。 本実施形態のＥＬ表示装置の画素の構成図である。 本実施形態のＥＬ表示装置の画素の構成図である。 本実施形態のＥＬ表示装置の画素の構成図である。 本実施形態のＥＬ表示装置の画素の構成図である。 本実施形態のＥＬ表示装置の説明図である。 本実施形態のＥＬ表示装置の画素の構成図である。 本実施形態のＥＬ表示装置の画素の構成図である。 本実施形態のＥＬ表示装置の画素の構成図である。 本実施形態のＥＬ表示装置の画素の構成図である。 本実施形態のＥＬ表示装置の画素の構成図である。 本実施形態のＥＬ表示装置の画素の構成図である。 本実施形態のＥＬ表示装置の説明図である。 本実施形態のＥＬ表示装置の説明図である。 本実施形態のＥＬ表示装置の説明図である。
符号の説明
１１ 電圧発生回路
１２ 電源回路
２０ 表示パネル
２１ 表示画面
２２ ゲートドライバ回路
２４ ソースドライバ回路
２６ 画素
２７ ゲート信号線
２８ ソース信号線
３１ トランジスタ（ＴＦＴ）
３５ ＥＬ（素子）
３９ 蓄積容量（付加コンデンサ、付加容量）

Claims (11)

  1. 複数のＥＬ素子がマトリックス状に配置された表示画面と、
    前記各ＥＬ素子に接続され、前記各ＥＬ素子へ映像信号を供給するソースドライバ回路と、
    前記各ＥＬ素子に接続されたゲートドライバ回路と、
    前記各ＥＬ素子に駆動電圧を電圧出力端子を介して供給すると共に、前記各ＥＬ素子と前記電圧出力端子の間を開放または短絡するスイッチを有し、かつ、前記各ＥＬ素子と前記スイッチとの間に配され、前記各ＥＬ素子に流れる電流を取り出す取り出し端子と、
    を有するＥＬ表示装置。
  2. 前記各ＥＬ素子に前記ソースドライバ回路を用いて白映像信号、または、黒映像信号をそれぞれ供給する試験信号供給部と、
    前記各ＥＬ素子へ前記白映像信号、または、前記黒映像信号を供給したときに、前記スイッチにより前記電圧出力端子を開放して、前記取り出し端子に流れる電流を測定する電流測定部と、
    を有する請求項１記載のＥＬ表示装置。
  3. 前記スイッチにより前記電圧出力端子を開放して、前記取り出し端子にエージング電流を供給するエージング電流供給部を有する、
    請求項１記載のＥＬ表示装置。
  4. ＥＬ素子がマトリックス状に配置された表示画面と、
    電圧出力端子をオープンにする機能を有する電源回路と、
    前記表示画面に流れる電流を取り出し端子と、
    を有するＥＬ表示装置。
  5. 前記取り出し端子に流れる電流を電流測定部で測定する、
    請求項４記載のＥＬ表示装置。
  6. 前記電源回路は、前記電圧出力端子をハイインピーダンス状態と電圧出力状態とに切り替える、
    請求項４記載のＥＬ表示装置。
  7. 前記ＥＬ素子が形成された画素がマトリックス状に配置された表示画面を有するＥＬ表示装置において、
    前記画素を選択するゲートドライバ回路と、
    前記ゲートドライバ回路に印加する第１の電圧と、前記画素に印加する第２の電圧を発生する電圧発生回路と、
    前記電圧発生回路が発生した前記第２の電圧を、表示画面の画素に伝達する電源配線と、
    前記電圧発生回路の第２の電圧出力をオープン状態にする出力オープン回路とを具備し、
    前記画素には、前記ＥＬ素子に電流を供給する駆動用トランジスタが形成され、
    前記電圧発生回路は、前記ゲートドライバ回路に前記第１の電圧を供給した後、前記出力オープン回路はクローズ状態になり、前記電源配線に前記電圧発生回路が発生した第２の電圧を印加する、
    ＥＬ表示装置。
  8. 前記電源配線は、アノード配線またはカソード配線である、
    請求項７記載のＥＬ表示装置。
  9. 前記電圧発生回路は、複数の電流リミット値を設定できる、
    請求項７記載のＥＬ表示装置。
  10. 前記第１の電圧と前記第２の電圧は可変である、
    請求項７記載のＥＬ表示装置。
  11. クロック検出回路を更に有し、前記クロック検出回路が検出したクロック数により、前記電圧圧制回路の出力を制御する、
    請求項７記載のＥＬ表示装置。
JP2008049400A 2007-03-29 2008-02-29 Ｅｌ表示装置 Abandoned JP2009193037A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2008049400A JP2009193037A (ja) 2007-03-29 2008-02-29 Ｅｌ表示装置
US12/058,149 US20090109142A1 (en) 2007-03-29 2008-03-28 El display device
KR1020080029010A KR101031694B1 (ko) 2007-03-29 2008-03-28 Ｅｌ 표시 장치

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007086204 2007-03-29
JP2008005394 2008-01-15
JP2008049400A JP2009193037A (ja) 2007-03-29 2008-02-29 Ｅｌ表示装置

Publications (2)

Publication Number Publication Date
JP2009193037A true JP2009193037A (ja) 2009-08-27
JP2009193037A5 JP2009193037A5 (ja) 2010-12-02

Family

ID=41075051

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008049400A Abandoned JP2009193037A (ja) 2007-03-29 2008-02-29 Ｅｌ表示装置

Country Status (1)

Country Link
JP (1) JP2009193037A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013512473A (ja) * 2009-11-30 2013-04-11 イグニス・イノベイション・インコーポレーテッド Ａｍｏｌｅｄディスプレイにおける経時変化補正システムおよび方法
WO2013069236A1 (ja) * 2011-11-08 2013-05-16 パナソニック株式会社 発光パネルの製造方法及び該製造方法により得られた発光パネルを備える表示装置
JP2014026256A (ja) * 2012-07-25 2014-02-06 Samsung Display Co Ltd 表示機器の映像補償装置および方法
WO2015186306A1 (ja) * 2014-06-05 2015-12-10 株式会社Ｊｏｌｅｄ 表示装置の製造方法
US9311859B2 (en) 2009-11-30 2016-04-12 Ignis Innovation Inc. Resetting cycle for aging compensation in AMOLED displays
US9384698B2 (en) 2009-11-30 2016-07-05 Ignis Innovation Inc. System and methods for aging compensation in AMOLED displays
JP2021517275A (ja) * 2018-03-27 2021-07-15 ホアウェイ・テクノロジーズ・カンパニー・リミテッド 画面輝度調整方法および端末

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005181951A (ja) * 2003-11-25 2005-07-07 Tohoku Pioneer Corp 自発光表示モジュールおよび同モジュールにおける欠陥状態の検証方法
JP2007018876A (ja) * 2005-07-07 2007-01-25 Eastman Kodak Co 有機ｅｌ表示装置の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005181951A (ja) * 2003-11-25 2005-07-07 Tohoku Pioneer Corp 自発光表示モジュールおよび同モジュールにおける欠陥状態の検証方法
JP2007018876A (ja) * 2005-07-07 2007-01-25 Eastman Kodak Co 有機ｅｌ表示装置の製造方法

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013512473A (ja) * 2009-11-30 2013-04-11 イグニス・イノベイション・インコーポレーテッド Ａｍｏｌｅｄディスプレイにおける経時変化補正システムおよび方法
US9311859B2 (en) 2009-11-30 2016-04-12 Ignis Innovation Inc. Resetting cycle for aging compensation in AMOLED displays
US9384698B2 (en) 2009-11-30 2016-07-05 Ignis Innovation Inc. System and methods for aging compensation in AMOLED displays
WO2013069236A1 (ja) * 2011-11-08 2013-05-16 パナソニック株式会社 発光パネルの製造方法及び該製造方法により得られた発光パネルを備える表示装置
JPWO2013069236A1 (ja) * 2011-11-08 2015-04-02 パナソニック株式会社 発光パネルの製造方法及び該製造方法により得られた発光パネルを備える表示装置
US9801253B2 (en) 2011-11-08 2017-10-24 Joled Inc. Method for manufacturing emission panel, and display device provided with emission panel obtained by the method
JP2014026256A (ja) * 2012-07-25 2014-02-06 Samsung Display Co Ltd 表示機器の映像補償装置および方法
WO2015186306A1 (ja) * 2014-06-05 2015-12-10 株式会社Ｊｏｌｅｄ 表示装置の製造方法
JPWO2015186306A1 (ja) * 2014-06-05 2017-04-20 株式会社Ｊｏｌｅｄ 表示装置の製造方法
US10157558B2 (en) 2014-06-05 2018-12-18 Joled Inc. Display device manufacturing method
JP2021517275A (ja) * 2018-03-27 2021-07-15 ホアウェイ・テクノロジーズ・カンパニー・リミテッド 画面輝度調整方法および端末
JP7164126B2 (ja) 2018-03-27 2022-11-01 ホアウェイ・テクノロジーズ・カンパニー・リミテッド 画面輝度調整方法および端末

Similar Documents

Publication Publication Date Title
KR101031694B1 (ko) Ｅｌ 표시 장치
US11475839B2 (en) Pixel circuits for AMOLED displays
KR101033365B1 (ko) Ｅｌ 표시 장치
JP7037588B2 (ja) ハイブリッド画素内及び外部補償を備えた電子ディスプレイ
US10796622B2 (en) Display system with compensation techniques and/or shared level resources
US10997926B2 (en) Driving controller, display device and driving method including a lower frequency mode and an image transition mode
US11030955B2 (en) Pixel circuits for AMOLED displays
US10319307B2 (en) Display system with compensation techniques and/or shared level resources
TWI570689B (zh) Color display device
US11062649B2 (en) Luminance compensation device and electroluminescence display using the same
JP2008139861A (ja) 有機発光素子を用いたアクティブマトリクス型表示装置、および有機発光素子を用いたアクティブマトリクス型表示装置の駆動方法
JP2009198691A (ja) 有機ｅｌ表示モジュールおよびその製造方法
US20230018709A1 (en) Pixel circuits for amoled displays
US8294700B2 (en) Display device
JP2010511204A (ja) アクティブ・マトリックス・ディスプレイ補償方法
JP2009193037A (ja) Ｅｌ表示装置
JP4751359B2 (ja) Ｅｌ表示装置
JP2009271333A (ja) Ｅｌ表示装置
JP2009251028A (ja) Ｅｌ表示装置。
JP2009229635A (ja) 表示装置およびその製造方法
TW201327530A (zh) 像素電路、具備其之顯示裝置及像素電路之控制方法
TW201331913A (zh) 像素電路、具備其之顯示裝置、及像素電路之控制方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101020

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101020

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120328

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121127

A762 Written abandonment of application

Free format text: JAPANESE INTERMEDIATE CODE: A762

Effective date: 20130125