JP2009229635A - 表示装置およびその製造方法 - Google Patents

Abstract

【課題】有機ＥＬ表示装置において、簡易点灯検査時におけるスイッチ素子のオン抵抗やテスト信号供給線の配線抵抗の問題を解消する。
【解決手段】ＴＦＴ工程時にパネル切出しライン３４２の外側に延長端子３４４を電源供給線１０５DSL の別にレイアウトする。延長端子３４４と対応する電源供給線１０５DSL とは同一材料であり、パネル切出しライン３４２を跨いで両者間を同一材料の延長配線３４６で接続する。アノード工程時に、各延長端子３４４上にアノード膜を電気的な接続がとられるようにして成膜することで簡易点灯検査用端子３４８を形成し、各延長端子３４４を簡易点灯検査用端子３４８で共通化させる。簡易点灯検査時に簡易点灯検査用端子３４８に第１電位Ｖccを供給する。簡易点灯検査完了後に、パネル切出しライン３４２よりも外側の延長端子３４４や簡易点灯検査用端子３４８の部分を表示パネル部１００となる側から切り捨てる。
【選択図】図５

Description

本発明は、駆動信号の大小によって輝度が変化する電流駆動型の電気光学素子（表示素子や発光素子とも称される）を具備する画素回路（画素とも称される）が行列状に配置された画素アレイ部を主要部に有する表示パネル部を具備し、画素回路ごとに能動素子を有して当該能動素子によって画素単位で表示駆動が行なわれるアクティブマトリクス型の表示装置とその製造方法（特に製造検査方法）に関する。より詳細には、各画素回路を行単位や列単位で駆動するための走査線に発生する静電気から回路素子を保護する保護回路、および走査線にテスト信号を供給して検査を行なうためのテストスイッチ回路を画素アレイ部の周辺に搭載したパネル型の表示装置と、その表示装置の欠陥の有無を検査する方法（製造検査方法）に関する。

近年、表示装置の分野では、パネル型の表示装置が、薄型、軽量、高精細などの特長を有するために、従来のＣＲＴ（Cathode Ray Tube）表示装置に代わって主流になりつつある。

パネル型の表示装置の中には、画素の表示素子として、印加される電圧や流れる電流によって輝度が変化する電気光学素子を用いた表示装置がある。たとえば、印加される電圧によって輝度が変化する電圧駆動型の電気光学素子としては液晶表示素子が代表例であり、流れる電流によって輝度が変化する電流駆動型の電気光学素子としては、有機エレクトロルミネッセンス（Organic Electro Luminescence, 有機ＥＬ, Organic Light Emitting Diode, OLED；以下、有機ＥＬと記す）素子が代表例である。後者の有機ＥＬ素子を用いた有機ＥＬ表示装置は、画素の表示素子として、自発光素子である電気光学素子を用いたいわゆる自発光型の表示装置である。

有機ＥＬ素子は下部電極と上部電極との間に有機正孔輸送層や有機発光層を積層させてなる有機薄膜（有機層）を設けてなり、有機薄膜に電界をかけると発光する現象を利用した電気光学素子であり、有機ＥＬ素子を流れる電流値を制御することで発色の階調を得ている。

有機ＥＬ素子は比較的低い印加電圧（たとえば１０Ｖ以下）で駆動できるため低消費電力である。また有機ＥＬ素子は自ら光を発する自発光素子であるため、液晶表示装置では必要とされるバックライトなどの補助照明部材を必要とせず、軽量化および薄型化が容易である。さらに、有機ＥＬ素子の応答速度は非常に高速である（たとえば数μｓ程度）ので、動画表示時の残像が発生しない。これらの利点があることから、電気光学素子として有機ＥＬ素子を用いた平面自発光型の表示装置の開発が近年盛んになっている。

ところで、液晶表示素子を用いた液晶表示装置や有機ＥＬ素子を用いた有機ＥＬ表示装置を始めとする電気光学素子を用いた表示装置においては、その駆動方式として、単純（パッシブ）マトリクス方式とアクティブマトリクス方式とを採ることができる。ただし、単純マトリクス方式の表示装置は、構造が単純であるもの、大型でかつ高精細の表示装置の実現が難しいなどの問題がある。

このため、近年、画素内部の発光素子に供給する画素信号を、同様に画素内部に設けた能動素子、たとえば絶縁ゲート型電界効果トランジスタ（一般には、薄膜トランジスタ（Thin Film Transistor ;ＴＦＴ）をスイッチングトランジスタとして使用して制御するアクティブマトリクス方式の開発が盛んに行なわれている。

ここで、画素回路内の電気光学素子を発光させる際には、映像信号線を介して供給される入力画像信号をスイッチングトランジスタ（サンプリングトランジスタと称する）で駆動トランジスタのゲート端（制御入力端子）に設けられた保持容量（画素容量とも称する）に取り込み、取り込んだ入力画像信号に応じた駆動信号を電気光学素子に供給する。

電気光学素子として液晶表示素子を用いる液晶表示装置では、液晶表示素子が電圧駆動型の素子であることから、保持容量に取り込んだ入力画像信号に応じた電圧信号そのもので液晶表示素子を駆動する。これに対して、電気光学素子として有機ＥＬ素子などの電流駆動型の素子を用いる有機ＥＬ表示装置では、保持容量に取り込んだ入力画像信号に応じた駆動信号（電圧信号）を駆動トランジスタで電流信号に変換して、その駆動電流を有機ＥＬ素子などに供給する。

有機ＥＬ素子を代表例とする電流駆動型の電気光学素子では、駆動電流値が異なると発光輝度も異なる。よって、安定した輝度で発光させるためには、安定した駆動電流を電気光学素子に供給することが肝要となる。たとえば、有機ＥＬ素子に駆動電流を供給する駆動方式としては、定電流駆動方式と定電圧駆動方式とに大別できる（周知の技術であるので、ここでは公知文献の提示はしない）。

有機ＥＬ素子の電圧−電流特性は傾きの大きい特性を有するので、定電圧駆動を行なうと、僅かな電圧のばらつきや素子特性のばらつきが大きな電流のばらつきを生じ大きな輝度ばらつきをもたらす。よって、一般的には、駆動トランジスタを飽和領域で使用する定電流駆動が用いられる。もちろん、定電流駆動でも、電流変動があれば輝度ばらつきを招くが、小さな電流ばらつきであれば小さな輝度ばらつきしか生じない。

逆に言えば、定電流駆動方式であっても、電気光学素子の発光輝度が不変であるためには、入力画像信号に応じて保持容量に書き込まれ保持される駆動信号が一定であることが重要となる。たとえば、有機ＥＬ素子の発光輝度が不変であるためには、入力画像信号に応じた駆動電流が一定であることが重要となる。

ところが、プロセス変動により電気光学素子を駆動する能動素子（駆動トランジスタ）の閾値電圧や移動度がばらついてしまう。また、有機ＥＬ素子などの電気光学素子の特性が経時的に変動する。特に、低温ポリシリコンＴＦＴ基板などを用いる場合、トランジスタの閾値特性や移動度特性のばらつきが大きい。このような駆動用の能動素子の特性ばらつきや電気光学素子の特性変動があると、定電流駆動方式であっても、発光輝度に影響を与えてしまう。

このため、表示装置の画面全体に亘って発光輝度を均一に制御するため、各画素回路内で上述した駆動用の能動素子や電気光学素子の特性変動に起因する輝度変動を補正するための仕組みが種々検討されている（特許文献１参照）。

特開２００６−２１５２１３号公報

たとえば、特許文献１に記載の仕組みでは、有機ＥＬ素子用の画素回路として、駆動トランジスタの閾値電圧にばらつきや経時変化があった場合でも駆動電流を一定にするための閾値補正機能や、駆動トランジスタの移動度にばらつきや経時変化があった場合でも駆動電流を一定にするための移動度補正機能や、有機ＥＬ素子の電流−電圧特性に経時変化があった場合でも駆動電流を一定にするためのブートストラップ機能が提案されている。

これら閾値補正機能や移動度補正機能などを実現するには、サンプリングトランジスタあるいは閾値補正用や移動度補正用に追加する各トランジスタをパルス信号によって所定のタイミングでオンオフさせることが必要となる。

なお、閾値補正動作や移動度補正動作を実現するに当たっては、画素回路の構成や駆動タイミングとして様々な仕組みが考えられており、閾値補正期間や移動度補正期間は、１つのトランジスタのオン期間もしくはオフ期間のみで決定される場合もあれば、２つのトランジスタのオン期間同士もしくはオフ期間同士あるいはオン期間とオフ期間の各重なり期間で決定される場合もある。

一方、パネル型の表示装置では、ＴＦＴや電気光学素子などの画素回路を構成する素子を行列状に配置した画素アレイ部と、画素アレイ部の周辺に配置され、各画素を駆動するための走査線と接続された走査部（水平駆動部や垂直駆動部）を主要部とする制御部と、これらを制御部を動作させるための各種の信号を生成する駆動信号生成部や映像信号処理部を備えて装置の全体が構成されるのが一般的である。

製品形態としては、画素アレイ部と制御部とを同一のガラス基板上に搭載した表示パネル部と駆動信号生成部や映像信号処理部を別体とする形態（パネル上配置構成と称する）や、表示パネル部には画素アレイ部を搭載し、それとは別基板（たとえばフレキシブル基板）上に制御部や駆動信号生成部や映像信号処理部などの周辺回路を搭載する形態（周辺回路パネル外配置構成と称する）などがある。

また、画素アレイ部と制御部とを同一のガラス基板上に搭載して表示パネル部を構成するパネル上配置構成の場合、画素アレイ部のＴＦＴを生成する工程にて同時に制御部（必要に応じて駆動信号生成部や映像信号処理部も）用の各ＴＦＴを生成する仕組み（ＴＦＴ一体構成と称する）と、ＣＯＧ（Chip On Glass ）実装技術により画素アレイ部が搭載されたガラス基板上に制御部（必要に応じて駆動信号生成部や映像信号処理部も）用の半導体チップを直接実装する仕組み（ＣＯＧ搭載構成と称する）がある。

周辺回路パネル外配置構成やＣＯＧ搭載構成（纏めて制御部後付け構成とも称する）では、画素アレイ部と制御部とが別体である時点が存在する。画素アレイ部と制御部を接続しないと、画表示を行なうことができないために、画素アレイ部の各画素の欠陥（ＴＦＴの短絡や開放）や走査線の欠陥（断線や隣接する走査線との接触）などの検査を行なうことができない。

このため、制御部後付け構成を採る場合、画素アレイ部の周辺部に、制御部を画素アレイ部に接続せずに画素アレイ部の各画素や走査線の検査を行なうことを目的として、画素アレイ部の外部から各走査線にテスト信号を供給可能とするテストスイッチ回路を設けて簡易点灯検査を行なうことが考えられている。

テストスイッチ回路としては様々な構成が考えられるが、たとえば特許文献２には、静電気保護回路とテストスイッチ回路とを別の回路素子で構成する仕組み（同文献の図１１）と、静電気保護回路の回路素子をテスト信号を走査線に供給するテストスイッチ回路を構成するスイッチ素子として兼用するようにした保護＆テストスイッチ回路とする仕組み（同文献の請求項や実施形態など）が開示されている。なお、静電気保護回路は、制御部後付け構成では、画素アレイ部と制御部とが別体である時点が存在するので、完成品にする過程で画素アレイ部上の走査線に人体や製造機材などを介して静電気が印加され回路素子が破壊される可能性がＴＦＴ一体構成の場合よりも多くなるため、静電気による静電破壊からの回路素子の保護を目的として走査線ごとに設けているものである。

特開２００７−１９２９５９号公報

特許文献２における個別のテストスイッチ回路では、テストスイッチ素子としてＭＯＳトランジスタ（以下ＳＷ用ＭＯＳトランジスタとも称する）を使用し、簡易点灯検査時にはゲートにＳＷ用ＭＯＳトランジスタをオンさせる制御信号を供給し、ドレインおよびソースの内の他方にテスト信号を供給するようにしている。

また、特許文献２における保護＆テストスイッチ回路では、静電気保護素子をテストスイッチとして機能させるために、静電気保護素子としてＭＯＳトランジスタを使用し、そのドレインおよびソースの内の一方を走査線に接続し、そのゲートをソースやドレインとは独立に制御可能にしている。ＭＯＳトランジスタに、静電気保護素子とテストスイッチ素子の双方の機能を持たせるのである。以下、このようなＭＯＳトランジスタを保護＆ＳＷ兼用ＭＯＳトランジスタとも称する。そして、通常時には静電気保護のために保護＆ＳＷ兼用ＭＯＳトランジスタをダイオード接続し（ゲートとドレインを共通に接続する）、簡易点灯検査時にはゲートに保護＆ＳＷ兼用ＭＯＳトランジスタをオンさせる制御信号を供給し、ドレインおよびソースの内の他方にテスト信号を供給するようにしている。これによって、テストスイッチとして必要な素子数だけ、画素アレイ部の周辺回路を構成する回路素子数を削減できるために、周辺回路のレイアウト面積の縮小化を図りつつ、静電破壊対策のための保護および画表示のためのテストの両機能を実現できる利点がある。

しかしながら、特許文献２における個別のテストスイッチ回路や保護＆テストスイッチ回路では、簡易点灯検査時にはテスト信号がオンしているスイッチ素子（ＳＷ用ＭＯＳトランジスタや保護＆ＳＷ兼用ＭＯＳトランジスタ）を介して走査線に供給されることになるため、スイッチ素子のオン抵抗に起因する電圧降下が問題となることがある。さらにスイッチ素子にテスト信号を供給するための配線（以下テスト信号供給線とも称する）は走査線と並走させる必要があるためその配線抵抗に起因する電圧降下が問題となることがある。これらの電圧降下（抵抗ロスとも称する）の問題のために、簡易点灯検査時に検査用の適正な表示がなされなくなるからである。

どのような場合にスイッチ素子のオン抵抗やテスト信号供給線の配線抵抗が問題となるかは、画素回路構成を要因とする走査線の種類が何であるのかや駆動方式にも関係すると考えられる。全ての走査線に関して必ずスイッチ素子のオン抵抗やテスト信号供給線の配線抵抗の問題が生じると言うことにはならないと考えられる。その課題の発生事象からして、基本的には、抵抗ロスが問題となる走査線に関して、テスト信号を供給する仕組みに留意が必要になると考えられる。

また、特許文献１に記載の仕組みでは、補正用の電位を供給する配線と、補正用のスイッチングトランジスタと、それを駆動するスイッチング用のパルスが必要であり、駆動トランジスタおよびサンプリングトランジスタを含めると５つのトランジスタを使用する５ＴＲ駆動の構成を採っており、画素回路の構成が複雑である。画素回路の構成要素が多いことから、電流駆動型の電気光学素子を画素アレイ部に備える表示装置の高精細化の妨げとなる。その結果、５ＴＲ駆動の構成では、携帯機器（モバイル機器）などの小型の電子機器で用いられる表示装置への適用が困難になる。

このため、画素回路の簡素化を図りつつ、回路素子数や容量値の増加、あるいは高精細化を容易にする仕組みの開発要求がある。この際には、回路素子数や容量値の増加あるいは高精細化を容易にするとともに、画素回路の簡素化に伴って、５ＴＲ駆動の構成では生じていない問題が新たに発生することがないようにすることも考慮されるべきである。

本発明は、上記事情に鑑みてなされたもので、先ず、簡易点灯検査時におけるスイッチ素子のオン抵抗やテスト信号供給線の配線抵抗の問題を解消することのできる仕組みを提供することを目的とする。

さらに好ましくは、画素回路の簡素化により電流駆動型の電気光学素子を画素アレイ部に備える表示装置の高精細化を可能にする仕組みを提供することを目的とする。画素回路の簡素化に当たっては、好ましくは、駆動トランジスタや電気光学素子の特性ばらつきによる輝度変化を抑制することの可能な仕組みを提供することを目的とする。

本発明に係る表示装置の一形態は、信号振幅に応じた表示を行なう電気光学素子を含む画素回路が行列状に配された画素アレイ部と、画素回路を駆動するための各種の信号を伝送する複数種類の信号線とを備え、さらに、複数種類の信号線の少なくとも１つの種類のものは、電気的接続端子を介して接続される信号供給用の回路から信号が供給されるように構成されていることを特徴とする。

さらに、本発明に係る表示装置の一形態は、電気的接続端子を介して接続される回路から信号が供給される信号線の種類の一方（スイッチ素子のオン抵抗や配線抵抗に起因する電圧降下が問題となる信号線）に対しては、製造検査を行なうための検査装置から入力される当該信号線用のテスト信号をスイッチ素子を介さずに直接に供給可能にするための延長配線が形成されてことを特徴とする。

好ましくは、閾値補正や移動度補正やブートストラップなど駆動電流を一定に維持する駆動信号一定化回路を画素アレイ部の周辺に配置可能にするのがよい。

なお、２ＴＲ駆動構成における閾値補正に当たっては、制御部には、書込走査部での走査に合わせて各画素回路に、駆動電流を電気光学素子に流すために使用される第１電位と第１電位とは異なる第２電位とを切り替えて出力する駆動走査部を設け、また水平駆動部は、基準電位と信号電位で切り替わる映像信号をサンプリングトランジスタに供給するものとする。そして、駆動信号一定化回路は、書込走査部、水平駆動部、および駆動走査部の制御の元で、駆動トランジスタの電源供給端子に第１電位に対応する電圧が供給され、かつサンプリングトランジスタに映像信号における基準電位が供給されている時間帯でサンプリングトランジスタを導通させることで閾値補正動作を行なうように制御するのがよい。

また、２ＴＲ駆動構成における閾値補正の準備動作に当たっては、駆動トランジスタの電源供給端に第２電位に対応する電圧が供給され、かつサンプリングトランジスタに映像信号の基準電位が供給されている時間帯でサンプリングトランジスタを導通させて、駆動トランジスタの制御入力端の電位を基準電位に、また出力端の電位を第２電位に初期化するのがよい。

さらに好ましくは、制御部は、閾値補正動作の後、駆動トランジスタに第１電位に対応する電圧が供給され、サンプリングトランジスタに信号電位が供給されている時間帯でサンプリングトランジスタを導通させることで保持容量に信号電位の情報を書き込む際、駆動トランジスタの移動度に対する補正分を保持容量に書き込まれる信号に加えるように制御する。この際には、サンプリングトランジスタに信号電位が供給されている時間帯内の所定位置でその時間帯より短い期間だけサンプリングトランジスタを導通させるとよい。

ここで、制御部後付け構成（周辺回路パネル外配置構成やＣＯＧ搭載構成）のように、電気的接続端子を介して接続される信号供給用の回路から各種の信号が信号線に供給されるように構成する場合、画素アレイ部と信号供給用の各回路が別体である時点が存在する。画素アレイ部と各回路を接続しないと、画表示を行なうことができないために、画素アレイ部の各画素の欠陥や走査線の欠陥などの検査を行なうことができない。

そこで、本発明に係る表示装置の一形態における特徴的な事項として、電気的接続端子を介して接続される信号供給用の回路から信号が供給される信号線の種類の内のスイッチ素子のオン抵抗や配線抵抗に起因する電圧降下が問題となる信号線に関しては、製造検査を行なうための検査装置から入力される当該信号線用のテスト信号をスイッチ素子を介さずに直接に供給可能にするための延長配線を形成し、この延長配線を介して、検査用端子からのテスト信号を同一種類の各信号線に共通に供給する仕組みにする。

このため、製造工程としては、電圧降下が問題となるものと同一種類の各信号線に対しては、製造検査を行なうための検査装置から入力される当該信号線用のテスト信号をスイッチ素子を介さずに直接に供給可能にするための各延長配線を分離ラインを跨いで、また、電圧降下が問題となる信号線と同一種類の各信号線にテスト信号を共通に供給するための検査用端子を分離ラインを境にして信号線側とは反対側に、各延長配線と検査用端子が電気的な接続がとられるように形成する。そして、製造検査の完了後には、延長配線を、分離ラインを境にして、信号線側とその反対側の検査用端子側を電気的に分離する。こうすることで、検査完了後には、同一種類の各信号線も、電気的に分離される。

つまり、本発明に係る表示装置の一形態における特徴的な事項は、製造過程においては、検査工程で、電圧降下が問題となる同一種類の各信号線には検査装置からテスト信号をスイッチ素子を介さずに共通に供給可能で、検査完了後には、その同一種類の各信号線を電気的に分離する仕組みとすることにある。

このような仕組みによれば、電圧降下が問題となる各信号線には検査装置からテスト信号をスイッチ素子を介さずに供給できる。検査完了後には、同一種類の各信号線が電気的に分離されるので、それらに独立した信号を供給することもできる。

因みに、電気的接続端子を介して接続される信号供給用の回路から信号が供給される信号線の種類の内の電圧降下が問題となる信号線以外のものに対しては、検査装置から入力される当該信号線用のテスト信号を供給可能にするスイッチ素子を有するものとすればよい。

本発明の一形態によれば、スイッチ素子のオン抵抗や配線抵抗に起因する電圧降下の影響を受けることなく、製造工程において、簡易点灯検査を行なうことができる。

ここで、閾値補正機能およびそれに先立つ閾値補正準備機能（初期化機能）や移動度補正機能を実現するに当たって、駆動トランジスタの電源供給端を第１電位と第２電位と間で遷移させる、つまり電源電圧をスイッチングパルスとして使用することが有効に機能する。すなわち、閾値補正機能や移動度補正機能を組み込むため、各画素回路の駆動トランジスタに供給する電源電圧をスイッチングパルスとして使用すると、補正用のスイッチングトランジスタやその制御入力端を制御する走査線が不要になる。

結果として、２ＴＲ駆動の構成をベースとして各トランジスタの駆動タイミングなどの変形を加えるだけでよく、画素回路の構成素子数と配線本数が大幅に削減でき、画素アレイ部を縮小することができ、表示装置の高精細化を達成し易くなる。画素回路の簡素化を図ることでパネルの高精細化がより容易に可能となりつつ、その製造工程においては、スイッチ素子のオン抵抗や配線抵抗に起因する電圧降下の影響を受けることなく簡易点灯検査を行なうことができる。素子数や配線数が少ないため高精細化に適しており、高精細の表示が求められる小型の表示装置を容易に実現できるし、電圧降下の影響を受けずに簡易点灯検査を行なうことができるので、適切な検査ができる。

以下、図面を参照して本発明の実施形態について詳細に説明する。

＜表示装置の全体概要＞
図１および図１Ａは、本発明に係る表示装置の一実施形態であるアクティブマトリクス型表示装置の構成の概略を示すブロック図である。ここで、図１はＣＯＧ実装技術により画素アレイ部が搭載されたガラス基板上に制御部用の半導体チップを直接実装するＣＯＧ搭載構成の場合を示し、図１Ａは表示パネル部には画素アレイ部を搭載し、それとは別基板（たとえばフレキシブル基板）上に制御部を搭載する周辺回路パネル外配置構成の場合を示す。

ここで示す構成例では、たとえば画素の表示素子（電気光学素子、発光素子）として電流駆動型の素子である有機ＥＬ素子を、また能動素子としてポリシリコン薄膜トランジスタ（ＴＦＴ；Thin Film Transistor）をそれぞれ用い、薄膜トランジスタを形成した半導体基板上に有機ＥＬ素子を形成してなるアクティブマトリクス型有機ＥＬディスプレイ（以下「有機ＥＬ表示装置」と称する）に適用した場合を例に採って説明する。

表示装置１は、様々な電子機器、たとえば半導体メモリやミニディスク（ＭＤ）やカセットテープなどの記録媒体を利用した携帯型の音楽プレイヤー、デジタルカメラ、ノート型パーソナルコンピュータ、携帯電話などの携帯端末装置、ビデオカメラなど、電子機器に入力された映像信号や電子機器内で生成した映像信号を、静止画像や動画像（映像）として表示するあらゆる分野の電子機器の表示部に利用できる。

なお、以下の全体構成の説明においては、画素の表示素子として有機ＥＬ素子を例に具体的に説明するが、これは一例であって、対象となる表示素子は有機ＥＬ素子に限らない。一般的に電流駆動で発光する電気光学素子の全てに、後述する全ての実施形態（特に簡易点灯検査時の電圧降下対策）が同様に適用できるし、電流駆動に限らず、電圧駆動で発光する電気光学素子の全てにも、後述する全ての実施形態（特に簡易点灯検査時の電圧降下対策）が同様に適用できる。

図１や図１Ａに示すように、表示装置１は、複数の表示素子としての有機ＥＬ素子（図示せず）を持った画素回路（画素とも称される）Ｐが表示アスペクト比である縦横比がＸ：Ｙ（たとえば９：１６）の有効映像領域を構成するように配置された画素アレイ部１０２を主要部に備える表示パネル部１００と、この表示パネル部１００を駆動制御する種々のパルス信号を発するパネル制御部の一例である駆動信号生成部（いわゆるタイミングジェネレータ）２００と、映像信号処理部２２０を備えている。駆動信号生成部２００と映像信号処理部２２０とは、１チップのＩＣ（Integrated Circuit；半導体集積回路）に内蔵され、本例では、表示パネル部１００の外部に配置されている。

図１に示すＣＯＧ搭載構成の場合、表示パネル部１００は、基板１０１の上に、画素回路Ｐがｎ行×ｍ列のマトリクス状に配列された画素アレイ部１０２が配置され、さらに画素回路Ｐを垂直方向に走査する垂直駆動部１０３、画素回路Ｐを水平方向に走査する水平駆動部（水平セレクタあるいはデータ線駆動部とも称される）１０６がＣＯＧ実装技術により搭載され、さらに、外部接続用の端子部（パッド部）１０８が表示パネル部１００の一辺の端部に配置されている。なお、必要に応じて、各駆動部１０３，１０６と外部回路とのインタフェースをとるインタフェース（ＩＦ）部がＣＯＧ実装技術により搭載されることもある。

また、表示パネル部１００上には、さらに、垂直駆動部１０３および水平駆動部１０６のそれぞれについて、保護回路１４０およびテストスイッチ回路１４２が搭載可能となっている。保護回路１４０としては、垂直駆動部１０３用の保護回路１４０Ｖと水平駆動部１０６用の保護回路１４０Ｈが走査線ごとに設けられ、テストスイッチ回路１４２としては垂直駆動部１０３用のテストスイッチ回路１４２Ｖと水平駆動部１０６用のテストスイッチ回路１４２Ｈが走査線ごとに設けられている。

保護回路１４０Ｖ，１４０Ｈおよびテストスイッチ回路１４２Ｖ，１４２Ｈは、ＣＯＧ実装技術ではなく、画素アレイ部１０２のＴＦＴを生成する工程にて同時に各ＴＦＴを生成する仕組み（ＴＦＴ一体構成）にて作り込まれている。なお、本実施形態においては、発明課題との関係から、保護回路１４０Ｖ（垂直駆動部１０３用），１４０Ｈ（水平駆動部１０６用）を備えることは必須ではない。

垂直駆動部１０３としては、たとえば、書込走査部（ライトスキャナＷＳ；Write Scan）１０４や電源供給能力を有する電源スキャナとして機能する駆動走査部（ドライブスキャナＤＳ；Drive Scan）１０５を有する。画素アレイ部１０２は、一例として、図示する左右方向の一方側もしくは両側から書込走査部１０４および駆動走査部１０５で駆動され、かつ図示する上下方向の一方側もしくは両側から水平駆動部１０６で駆動されるようになっている。

垂直駆動部１０３（書込走査部１０４および駆動走査部１０５）と水平駆動部１０６とで、信号電位の保持容量への書込みや、閾値補正動作や、移動度補正動作や、ブートストラップ動作を制御する制御部１０９が構成され、画素アレイ部１０２の画素回路Ｐを駆動する駆動回路として機能するようになっている。

図示した垂直駆動部１０３および対応する走査線の構成は、画素回路Ｐが後述する本実施形態の２ＴＲ構成の場合に適合させて示したものであるが、画素回路Ｐの構成によっては、その他の走査部および走査線が設けられることもある。

このように、実装状態では、垂直駆動部１０３や水平駆動部１０６や保護回路１４０Ｖ，１４０Ｈおよびテストスイッチ回路１４２Ｖ，１４２Ｈなどの周辺駆動回路が、画素アレイ部１０２と同一の基板１０１上に搭載された構成となっている。図示した例では、制御部１０９を構成する書込走査部１０４、駆動走査部１０５、および水平駆動部１０６を半導体チップで構成しＣＯＧ実装技術で表示パネル部１００上に搭載する例を示しており、このことを図からも明らかにするべく、制御部１０９（書込走査部１０４、駆動走査部１０５、水平駆動部１０６）を点線で示している。また、ＣＯＧ搭載時に表示パネル部１００上の配線との接続をとるための電気的接続端子PAD1（Contact Pad ）を模式的に示している。

ＣＯＧ実装技術により表示パネル部１００に制御部１０９などのＩＣチップ（ＩＣ：Integrated Circuit）を実装する方法としては、たとえば、電気的接合端子（バンプ）に電解めっきによる金バンプを使用し、表示パネル部１００上の電極へＡＣＦ（Anisotropic Conductive Film ）により実装する手法が知られている。もちろん、これ以外の手法を適用してもよい。

保護回路１４０Ｖ，１４０Ｈおよびテストスイッチ回路１４２Ｖ，１４２Ｈとしては、たとえば特許文献２に開示されているように、静電気保護回路とテストスイッチ回路とを別の回路素子で構成する仕組みを採用してもよいし、静電気保護回路の回路素子をテスト信号を走査線に供給するテストスイッチ回路を構成するスイッチ素子として兼用するようにした保護＆テストスイッチ回路とする仕組みを採用してもよい。

ここで、本実施形態の保護回路１４０Ｖ，１４０Ｈおよびテストスイッチ回路１４２Ｖ，１４２Ｈは、先ず、保護回路１４０Ｖ，１４０Ｈは全ての種類の全ての走査線、つまり書込走査線１０４WS、電源供給線１０５DSL 、および映像信号線１０６HSの全てについて走査線ごとに備えるのに対して、テストスイッチ回路１４２Ｖ，１４２Ｈは、一部の種類の走査線については備えられず、残りの種類の走査線について走査線ごとに備える点に特徴を有する。テストスイッチ回路１４２Ｖ，１４２Ｈを設けない一部の種類の走査線としては、抵抗ロスが問題となる走査線が対象となり、図１に示す制御部１０９の構成に則して言えば、先ず、電源供給線１０５DSL が該当する。

なお図１に示す例では、パルス信号を表示パネル部１００の外部から端子部１０８を介して入力する構成としているが、これらの各種のタイミングパルスを生成する駆動信号生成部２００を半導体チップで構成しＣＯＧ実装技術で表示パネル部１００上に搭載することも可能である。

端子部１０８には、表示装置１の外部に配された駆動信号生成部２００から、種々のパルス信号が供給されるようになっている。また同様に、映像信号処理部２２０から映像信号Ｖsig が供給されるようになっている。カラー表示対応の場合には、色別（本例ではＲ（赤），Ｇ（緑），Ｂ（青）の３原色）の映像信号Ｖsig_Ｒ，Ｇ，Ｂが供給される。

一例としては、垂直駆動用のパルス信号として、垂直方向の書込み開始パルスの一例であるシフトスタートパルスSPDS，SPWSや垂直走査クロックCKDS，CKWS（必要に応じて位相反転した垂直走査クロックxCKDS ，xCKWS も）など必要なパルス信号が供給される。また、水平駆動用のパルス信号として、水平方向の書込み開始パルスの一例である水平スタートパルスSPH や水平走査クロックCKH （必要に応じて位相反転した水平走査クロックxCKHも）など必要なパルス信号が供給される。

端子部１０８の各端子は、信号線１９９を介して、垂直駆動部１０３や水平駆動部１０６に接続されるようになっている。たとえば、端子部１０８に供給された各パルスは、必要に応じて図示を割愛したレベルシフタ部で電圧レベルを内部的に調整した後、バッファを介して垂直駆動部１０３の各部や水平駆動部１０６に供給される。

画素アレイ部１０２は、図示を割愛するが（詳細は後述する）、表示素子としての有機ＥＬ素子に対して画素トランジスタが設けられた画素回路Ｐが行列状に２次元配置され、この画素配列に対して行ごとに走査線が配線されるともに、列ごとに信号線が配線された構成となっている。

たとえば、画素アレイ部１０２には、画素アレイ部１０２には、垂直走査側の各走査線１０４WS，１０５DSL と水平走査側の走査線である映像信号線（データ線）１０６HSが形成されている。垂直走査と水平走査の各走査線の交差部分には図示を割愛した有機ＥＬ素子とこれを駆動する薄膜トランジスタが形成される。有機ＥＬ素子と薄膜トランジスタの組み合わせで画素回路Ｐを構成する。

具体的には、マトリクス状に配列された各画素回路Ｐに対しては、書込走査部１０４によって書込駆動パルスWSで駆動されるｎ行分の書込走査線１０４WS_1〜１０４WS_nおよび駆動走査部１０５によって電源駆動パルスDSL で駆動されるｎ行分の電源供給線１０５DSL_1 〜１０５DSL_n が画素行ごとに配線される。

書込走査部１０４および駆動走査部１０５は、論理ゲートの組合せ（ラッチやシフトレジスタなども含む）によって構成され、画素アレイ部１０２の各画素回路Ｐを行単位で選択する、すなわち、駆動信号生成部２００から供給される垂直駆動系のパルス信号に基づき、書込走査線１０４WSおよび電源供給線１０５DSL を介して各画素回路Ｐを順次選択する。

水平駆動部１０６は、論理ゲートの組合せ（ラッチやシフトレジスタなども含む）によって構成され、画素アレイ部１０２の各画素回路Ｐを列単位で選択する、すなわち、駆動信号生成部２００から供給される水平駆動系のパルス信号に基づき、選択された画素回路Ｐに対し映像信号線１０６HSを介して映像信号Ｖsig の内の所定電位をサンプリングして保持容量に書き込ませる。

本実施形態の表示装置１は、線順次駆動や点順次駆動が可能になっており、垂直駆動部１０３の書込走査部１０４および駆動走査部１０５は線順次で（つまり行単位で）で画素アレイ部１０２を走査するとともに、これに同期して水平駆動部１０６が、画像信号を、１水平ライン分を同時に（線順次の場合）、あるいは画素単位で（点順次の場合）、画素アレイ部１０２に書き込む。

なお、製品形態としては、図示のように、表示パネル部１００、駆動信号生成部２００、および映像信号処理部２２０の全てを備えたモジュール（複合部品）形態の表示装置１として提供されることに限らず、たとえば、表示パネル部１００のみで表示装置として提供することも可能であるし、画素アレイ部１０２のみで表示装置として提供することも可能である。

たとえば、表示装置１は、封止された構成のモジュール形状のものをも含む。たとえば、図１Ａに示すように、周辺回路パネル外配置構成の場合が該当する。この場合、画素アレイ部１０２に透明なガラスなどの対向部に貼り付けられて形成された表示パネル部１００のみでなる表示モジュールとして構成される。透明な対向部には、表示層（本例であれば有機層やその両側の電極層）、カラーフィルタ、保護膜、遮光膜などが設けられる。

図１Ａに示す周辺回路パネル外配置構成（表示モジュール）の場合、画素アレイ部１０２の他にも、外部から画素アレイ部１０２への映像信号Ｖsig や各種の駆動パルスを入出力するための回路部（垂直駆動部１０３や水平駆動部１０６に相当するもの）を搭載したＦＰＣ（フレキシブルプリントサーキット）との外部接続端子となる電気的接続端子PAD2が、表示パネル部１００の辺縁に設けられる。その他の点は、基本的には、ＣＯＧ搭載構成の場合と同様である。

なお図１および図１Ａでは、画素アレイ部１０２の一方側にのみ垂直駆動部１０３の各要素（書込走査部１０４や駆動走査部１０５）や保護回路１４０Ｖおよびテストスイッチ回路１４２Ｖを配置する構成を示しているが、これらを画素アレイ部１０２を挟んで左右両側に配置する構成を採ることも可能である。同様に、図１および図１Ａでは、画素アレイ部１０２の一方側にのみ水平駆動部１０６や保護回路１４０Ｈおよびテストスイッチ回路１４２Ｈを配置する構成を示しているが、これらを画素アレイ部１０２を挟んで上下両側に配置する構成を採ることも可能である。

＜画素回路＞
図２は、本実施形態の基本構成の画素回路Ｐと、当該画素回路Ｐを備えた有機ＥＬ表示装置の一実施形態を示す図である。本実施形態の基本構成の画素回路Ｐを画素アレイ部１０２に備える表示装置１を本実施形態の基本構成の表示装置１と称する。なお、表示パネル部１００の基板１０１上において画素アレイ部１０２の周辺部に配置される垂直駆動部１０３、水平駆動部１０６、保護回路１４０Ｖ，１４０Ｈ、およびテストスイッチ回路１４２Ｖ，１４２Ｈも合わせて示している。周辺回路パネル外配置構成やＣＯＧ搭載構成（纏めて制御部後付け構成とも称する）では制御部１０９が画素アレイ部１０２と別体である時点が存在することを示すために、制御部１０９（書込走査部１０４、駆動走査部１０５、水平駆動部１０６）を点線で示している。

ここで、前述のように、保護回路１４０Ｖ，１４０Ｈは、書込走査線１０４WS、電源供給線１０５DSL 、および映像信号線１０６HSの全てについて走査線ごとに設けられている。一方、テストスイッチ回路１４２Ｖ，１４２Ｈは、書込走査線１０４WSおよび映像信号線１０６HSについて走査線ごとに設けられるのに対して、電源供給線１０５DSL については設けられていない。

駆動トランジスタを始めとする各トランジスタとしてはＭＯＳトランジスタを使用する。この場合、駆動トランジスタについては、ゲート端を制御入力端として取り扱い、ソース端およびドレイン端の何れか一方を入力端として取り扱い、他方を出力端として取り扱う。また、特に有機ＥＬ素子１２７に駆動電流を供給する駆動トランジスタに関してはソース端およびドレイン端の何れか一方（ここではソース端とする）を出力端として取り扱い、他方を電源供給端（ここではドレイン端とする）として取り扱う。

以下、２ＴＲ構成での画素回路Ｐの一例について具体的に説明する。図２に示す本実施形態の画素回路Ｐは、基本的にｎチャネル型の薄膜電界効果トランジスタで駆動トランジスタが構成されている点に特徴を有する。また、有機ＥＬ素子の経時劣化による当該有機ＥＬ素子への駆動電流Ｉdsの変動を抑制するための回路、すなわち電気光学素子の一例である有機ＥＬ素子の電流−電圧特性の変化を補正して駆動電流Ｉdsを一定に維持する駆動信号一定化回路（その１）を備える。

また駆動トランジスタの特性変動（閾値電圧ばらつきや移動度ばらつき）による駆動電流変動を防ぐ閾値補正機能や移動度補正機能を実現して駆動電流Ｉdsを一定に維持する駆動方式を採用した点に特徴を有する。駆動トランジスタ１２１の特性変動（たとえば閾値電圧や移動度などのばらつきや変動）による駆動電流Ｉdsに与える影響を抑制する方法として、２ＴＲ構成の駆動回路をそのまま駆動信号一定化回路（その１）として採用しつつ、各トランジスタ１２１，１２５の駆動タイミングを工夫することで対処するのである。

また本実施形態の画素回路Ｐは、保持容量１２０の接続態様に特徴を有し、有機ＥＬ素子１２７の経時劣化による駆動電流変動を防ぐ回路として、駆動信号一定化回路（その２）の一例であるブートストラップ回路を構成している。有機ＥＬ素子の電流−電圧特性に経時変化があった場合でも駆動電流を一定にする（駆動電流変動を防ぐ）ブートストラップ機能を実現する駆動信号一定化回路（その２）を備えた点に特徴を有するのである。

具体的には図２に示すように、本実施形態の画素回路Ｐは、それぞれｎチャネル型の駆動トランジスタ１２１およびサンプリングトランジスタ１２５と、電流が流れることで発光する電気光学素子の一例である有機ＥＬ素子１２７を有する。一般に、有機ＥＬ素子１２７は整流性があるためダイオードの記号で表している。なお、有機ＥＬ素子１２７には、寄生容量Ｃelが存在する。図では、この寄生容量Ｃelを有機ＥＬ素子１２７（ダイオード状のもの）と並列に示す。

駆動トランジスタ１２１のソース端（ノードＮＤ１２１）とゲート端（ノードＮＤ１２２）の間に保持容量１２０が接続され、駆動トランジスタ１２１のソース端が直接に有機ＥＬ素子１２７のアノード端に接続されている。保持容量１２０は、ブートストラップ容量としても機能するようになっている。有機ＥＬ素子１２７のカソード端Ｋは基準電位としてのカソード電位Ｖcathとされる。このカソード電位Ｖcathは、基準電位を供給する全画素共通の接地配線Ｖcath（GND ）に接続されている。

サンプリングトランジスタ１２５は、ゲート端が書込走査部１０４からの書込走査線１０４WSに接続され、ドレイン端が映像信号線１０６HSに接続され、ソース端が駆動トランジスタ１２１のゲート端（ノードＮＤ１２２）に接続されている。そのゲート端には、書込走査部１０４からアクティブＨの書込駆動パルスWSが供給される。サンプリングトランジスタ１２５は、ソース端とドレイン端とを逆転させた接続態様とすることもできる。また、サンプリングトランジスタ１２５としては、ディプレション型およびエンハンスメント型の何れをも使用できる。

駆動トランジスタ１２１のドレイン端は、電源スキャナとして機能する駆動走査部１０５からの電源供給線１０５DSL に接続されている。電源供給線１０５DSL は、この電源供給線１０５DSL そのものが、駆動トランジスタ１２１に対しての電源供給能力を備える点に特徴を有する。具体的には、駆動走査部１０５は、駆動トランジスタ１２１のドレイン端に対して、それぞれ電源電圧に相当する高電圧側の第１電位Ｖccと低電圧側の第２電位Ｖssとを切り替えて供給する電源電圧切替回路を具備している。

第２電位Ｖssとしては、映像信号線１０６HSにおける映像信号Ｖsig のオフセット電位Ｖofs より十分低い電位とする。具体的には、駆動トランジスタ１２１のゲート・ソース間電圧Ｖgs（ゲート電位Ｖｇとソース電位Ｖｓの差）が駆動トランジスタ１２１の閾値電圧Ｖthより大きくなるように、電源供給線１０５DSL の低電位側の第２電位Ｖssを設定する。なお、オフセット電位Ｖofs は、閾値補正動作に先立つ初期化動作に利用するとともに映像信号線１０６HSを予めプリチャージにしておくためにも利用する。

画素回路Ｐを駆動するため、画素アレイ部１０２の周辺部には、書込走査部１０４、駆動走査部１０５および、水平駆動部１０６を配置する。制御部１０９は、駆動タイミングを適正化することで、駆動トランジスタ１２１に流れる駆動電流Ｉdsを一定に維持する駆動信号一定化回路として機能するようにする。このため、先ず駆動走査部１０５は、好ましくは、保持容量１２０に信号振幅Ｖinに対応する情報が書き込まれた時点でサンプリングトランジスタ１２５を非導通状態にして駆動トランジスタ１２１の制御入力端への映像信号Ｖsig の供給を停止させ、駆動トランジスタ１２１の出力端の電位変動に制御入力端の電位が連動するブートストラップ動作を行なうように制御するのがよい。

制御部１０９は、好ましくは、ブートストラップ動作を、サンプリング動作の終了後の発光開始の初期でも実行するようにする。すなわち、信号電位がサンプリングトランジスタ１２５に供給されている状態でサンプリングトランジスタ１２５を導通状態にした後にサンプリングトランジスタ１２５を非導通状態にすることで、駆動トランジスタ１２１の制御入力端と出力端の電位差が一定に維持されるようにする。

また、制御部１０９は、好ましくはブートストラップ動作を、発光期間において電気光学素子（有機ＥＬ素子１２７）の経時変動補正動作を実現するように制御する。このため、制御部１０９は、保持容量１２０に保持された情報に基づく駆動電流Ｉdsが電気光学素子（有機ＥＬ素子１２７）に流れている期間は継続的にサンプリングトランジスタ１２５を非導通状態にしておくことで、制御入力端と出力端の電圧を一定に維持可能にして電気光学素子の経時変動補正動作を実現するとよい。発光時における保持容量１２０のブートストラップ動作により有機ＥＬ素子１２７の電流−電圧特性が経時変動しても駆動トランジスタ１２１の制御入力端と出力端の電位差をブートストラップした保持容量１２０により一定に保つことで、常に一定の発光輝度を保つようにするのである。

また、好ましくは、制御部１０９は、オフセット電位Ｖofs がサンプリングトランジスタ１２５の入力端（ソース端が典型例）に供給されている時間帯でサンプリングトランジスタ１２５を導通させることで駆動トランジスタ１２１の閾値電圧Ｖthに対応する電圧を保持容量１２０に保持するための閾値補正動作を行なうように制御する。この閾値補正動作は、必要に応じて、信号振幅Ｖinに対応する情報の保持容量１２０への書込みに先行する複数の水平周期で繰り返し実行して、確実に駆動トランジスタ１２１の閾値電圧Ｖthに相当する電圧を保持容量１２０に保持させるのがよい。

また、さらに好ましくは、制御部１０９は、閾値補正動作に先立って、サンプリングトランジスタ１２５の入力端にオフセット電位Ｖofs が供給されている時間帯でサンプリングトランジスタ１２５を導通させて閾値補正用の準備動作（放電動作や初期化動作）を実行するように制御する。閾値補正動作前に駆動トランジスタ１２１の制御入力端と出力端の電位を初期化しておくのである。より詳しくは、制御入力端と出力端と間に保持容量１２０を接続しておくことで、保持容量１２０の両端の電位差が閾値電圧Ｖth以上になるように設定するのである。

＜＜駆動電流を一定に維持する基本動作＞＞
２ＴＲ駆動構成における閾値補正に当たっては、制御部１０９の駆動走査部１０５は、書込走査部１０４での走査に合わせて１行分の各画素回路Ｐに、駆動電流Ｉdsを電気光学素子（有機ＥＬ素子１２７）に流すために使用される第１電位Ｖccと第１電位Ｖccとは異なる第２電位Ｖssとを切り替えて出力する。書込走査部１０４は、駆動トランジスタ１２１の電源供給端子に第１電位Ｖccに対応する電圧が供給され、かつサンプリングトランジスタ１２１に信号電位が供給されている時間帯でサンプリングトランジスタ１２５を導通させることで閾値補正動作を行なうように制御する。

また、２ＴＲ駆動構成における閾値補正の準備動作に当たっては、駆動トランジスタ１２１の電源供給端に第２電位Ｖssに対応する電圧が供給され、かつサンプリングトランジスタ１２５に信号電位が供給されている時間帯でサンプリングトランジスタ１２５を導通させて、駆動トランジスタ１２１の制御入力端の電位を基準電位Ｖinに、また出力端の電位を第２電位Ｖssに初期化するのがよい。

さらに好ましくは、制御部１０９は、閾値補正動作の後、駆動トランジスタ１２１に第１電位Ｖccに対応する電圧が供給され、サンプリングトランジスタ１２５に信号電位が供給されている時間帯でサンプリングトランジスタ１２５を導通させることで保持容量１２０に信号振幅Ｖinの情報を書き込む際、駆動トランジスタ１２１の移動度μに対する補正分を保持容量１２０に書き込まれる情報に加えるように制御する。この際には、サンプリングトランジスタ１２５に信号電位が供給されている時間帯内の所定位置で、その時間帯より短い期間だけサンプリングトランジスタ１２５を導通させるとよい。

先ず、図２に示す本実施形態の画素回路Ｐの特徴を説明する上での比較例として、図示を割愛するが、保持容量１２０は、一方の端子がノードＮＤ１２２に接続され、他方の端子が全画素共通の接地配線Ｖcath（GND ）に接続されている場合での動作について説明する。以下、このような画素回路Ｐを比較例の画素回路Ｐと称する。

比較例の画素回路Ｐに対する変形例として、発光期間を制御する発光制御トランジスタを追加した３ＴＲ型とする場合、たとえば、駆動トランジスタ１２１のソース端をｎチャネル型の発光制御トランジスタのドレイン端に接続し、発光制御トランジスタのソース端を有機ＥＬ素子１２７のアノード端に接続する。

比較例（３ＴＲ型の変形例も含む）の画素回路Ｐでは、発光制御トランジスタを設けるか否かに関わらず、有機ＥＬ素子１２７を駆動するときには、駆動トランジスタ１２１のドレイン端側が第１電源電位に接続され、ソース端が有機ＥＬ素子１２７のアノード端Ａ側に接続されることで、全体としてソースフォロワ回路を形成するようになっている。

比較例の画素回路Ｐを駆動する際のタイミングチャートの図示は割愛するが、映像信号線１０６HSが映像信号Ｖsig の有効期間である信号電位にある時間帯に、書込走査線WSの電位が高レベルに遷移することで、ｎチャネル型のサンプリングトランジスタ１２５はオン状態となり、信号線HSから供給される映像信号線電位を保持容量１２０に充電する。この期間が映像信号Ｖsig のサンプリング期間となり、それ以降が保持期間となる。これにより駆動トランジスタ１２１のゲート端の電位（ゲート電位Ｖｇ）は上昇を開始し、ドレイン電流を流し始める。そのため、有機ＥＬ素子１２７のアノード電位は上昇し発光を開始する。

この後、書込駆動パルスWSが低レベルに遷移すると、保持容量１２０にその時点の映像信号線電位、つまり、映像信号Ｖsig の電位の内の有効期間の電位（信号電位）が保持される。これによって、駆動トランジスタ１２１のゲート電位Ｖｇが一定となり、発光輝度が次のフレーム（またはフィールド）まで一定に維持される。

ここで、比較例の画素回路Ｐでは、駆動トランジスタ１２１のソース端の電位（ソース電位Ｖｓ）は、駆動トランジスタ１２１と有機ＥＬ素子１２７との動作点で決まり、その電圧値は駆動トランジスタ１２１のゲート電位Ｖｇによって異なる値を持ってしまう。

一般的に、ＭＯＳ型の駆動トランジスタ１２１は飽和領域で駆動される。よって、飽和領域で動作するトランジスタのドレイン端−ソース間に流れる電流をＩds、移動度をμ、チャネル幅（ゲート幅）をＷ、チャネル長（ゲート長）をＬ、ゲート容量（単位面積当たりのゲート酸化膜容量）をＣoxは、トランジスタの閾値電圧をＶthとすると、駆動トランジスタ１２１は下記の式（１）に示した値を持つ定電流源となっている。式（１）から明らかなように、飽和領域ではトランジスタのドレイン電流Ｉdsはゲート・ソース間電圧Ｖgsによって制御される。

＜有機ＥＬ素子のＩ−Ｖ特性＞
一般的に有機ＥＬ素子のＩ−Ｖ特性は、時間が経過すると劣化する。比較例の画素回路Ｐでは、この経時劣化により動作点が変化してしまい、同じゲート電位Ｖｇを印加しても駆動トランジスタ１２１のソース電位Ｖｓは変化してしまう。これにより、駆動トランジスタ１２１のゲート・ソース間電圧Ｖgsは変化してしまう。特性式（１）から明らかなように、ゲート・ソース間電圧Ｖgsが変動すると、たとえゲート電位Ｖｇが一定であっても駆動電流Ｉdsが変動し、同時に有機ＥＬ素子１２７に流れる電流値も変化する。

このように有機ＥＬ素子１２７のＩ−Ｖ特性が変化すると、ソースフォロワ構成を持つ比較例の画素回路Ｐでは、有機ＥＬ素子１２７の発光輝度が経時的に変化してしまう。駆動トランジスタ１２１としてｎチャネル型を使用した単純な回路では、ソース端が有機ＥＬ素子１２７側に接続されてしまうため、有機ＥＬ素子１２７の経時変化ともに、ゲート・ソース間電圧Ｖgsが変化してしまい、有機ＥＬ素子１２７に流れる電流量が変化し、その結果、発光輝度は変化してしまうのである。

発光素子の一例である有機ＥＬ素子１２７の特性の経時変動による有機ＥＬ素子１２７のアノード電位変動は、駆動トランジスタ１２１のゲート・ソース間電圧Ｖgsの変動となって現れ、ドレイン電流（駆動電流Ｉds）の変動を引き起こす。この原因による駆動電流の変動は画素回路Ｐごとの発光輝度のばらつきとなって現れ、画質の劣化が起きる。

これに対して、詳細は後述するが、駆動トランジスタ１２１のソース端の電位Ｖｓの変動にゲート端の電位Ｖｇが連動するようにするブートストラップ機能を実現する回路構成および駆動タイミングとすることで、有機ＥＬ素子１２７の特性の経時変動による有機ＥＬ素子１２７のアノード電位変動（つまりソース電位変動）があっても、その変動を相殺するようにゲート電位Ｖｇを変動させることで、画面輝度の均一性（ユニフォーミティ）を確保できる。ブートストラップ機能が、有機ＥＬ素子を代表とする電流駆動型の発光素子の経時劣化補正能力を向上させることができる。

もちろん、このブートストラップ機能は、発光開始時点で、有機ＥＬ素子１２７に発光電流Ｉelが流れ始め、それによってアノード・カソード間電圧Ｖelが安定となるまで上昇していく過程で、そのアノード・カソード間電圧Ｖelの変動に伴って駆動トランジスタ１２１のソース電位Ｖｓが変動する際にも機能する。

＜駆動トランジスタのＶgs−Ｉds特性＞
また、駆動トランジスタ１２１の製造プロセスのばらつきにより、画素回路Ｐごとに閾値電圧や移動度などの特性変動がある。駆動トランジスタ１２１を飽和領域で駆動する場合においても、この特性変動により、駆動トランジスタ１２１に同一のゲート電位を与えても、画素回路Ｐごとにドレイン電流（駆動電流Ｉds）が変動し、発光輝度のばらつきになって現れる。

たとえば、前述のように、駆動トランジスタ１２１が飽和領域で動作しているときのドレイン電流Ｉdsは、特性式（１）で表される。駆動トランジスタ１２１の閾値電圧ばらつきに着目した場合、特性式（１）から明らかなように、閾値電圧Ｖthが変動すると、ゲート・ソース間電圧Ｖgsが一定であってもドレイン電流Ｉdsが変動する。つまり、閾値電圧Ｖthのばらつきに対して何ら対策を施さないと、閾値電圧がＶth１のときＶgsに対応する駆動電流がＩds１となるのに対して、閾値電圧がＶth２のときの同じゲート電圧Ｖgsに対応する駆動電流Ｉds２はＩds１と異なってしまう。

また、駆動トランジスタ１２１の移動度ばらつきに着目した場合、特性式（１）から明らかなように、移動度μが変動すると、ゲート・ソース間電圧Ｖgsが一定であってもドレイン電流Ｉdsが変動する。つまり、移動度μのばらつきに対して何ら対策を施さないと、移動度がμ１のときゲート・ソース間電圧Ｖgsに対応する駆動電流がＩds１となるのに対して、移動度がμ２のときの同じゲート・ソース間電圧Ｖgsに対応する駆動電流Ｉds２はＩds１と異なってしまう。

閾値電圧Ｖthや移動度μの違いでＶin−Ｉds特性に大きな違いが出てしまうと、同じ信号振幅Ｖinを与えても、駆動電流Ｉdsすなわち発光輝度が異なってしまい、画面輝度の均一性（ユニフォーミティ）が得られない。

これに対して、閾値補正機能および移動度補正機能を実現する駆動タイミング（詳細は後述する）とすることで、それらの変動の影響を抑制でき、画面輝度の均一性（ユニフォーミティ）を確保できる。本実施形態の閾値補正動作および移動度補正動作では、詳細は後述するが、書込みゲインが１（理想値）であると仮定した場合、発光時のゲート・ソース間電圧Ｖgsが“Ｖin＋Ｖth−ΔＶ”で表されるようにすることで、ドレイン・ソース間電流Ｉdsが、閾値電圧Ｖthのばらつきや変動に依存しないようにするとともに、移動度μのばらつきや変動に依存しないようにする。結果として、閾値電圧Ｖthや移動度μが製造プロセスにより変動しても、駆動電流Ｉdsは変動せず、有機ＥＬ素子１２７の発光輝度も変動しない。

＜画素回路の動作：本実施形態＞
図３は、図２に示した本実施形態の画素回路Ｐに関する駆動タイミングの一例として、線順次方式で信号振幅Ｖinの情報を保持容量１２０に書き込む際の動作を説明するタイミングチャートである。ここで、図３に示す例は、信号振幅Ｖinに応じた情報を保持容量１２０に書き込む動作と移動度補正を、書込走査線１０４WSに印加する書込駆動パルスWSの立上りと立下りで決定する態様である。

図３においては、時間軸を共通にして、書込走査線１０４WSの電位変化、電源供給線１０５DSL の電位変化、および映像信号線１０６HSの電位変化を表してある。また、これらの電位変化と並行に、駆動トランジスタ１２１のゲート電位Ｖｇおよびソース電位Ｖｓの変化も表してある。基本的には、書込走査線１０４WSや電源供給線１０５DSL の１行ごとに、１水平走査期間だけ遅れて同じような駆動を行なう。

比較例の画素回路Ｐにおける有機ＥＬ素子１２７の経時劣化による駆動電流変動を防ぐ回路（ブートストラップ回路）を搭載し、また駆動トランジスタ１２１の特性変動（閾値電圧ばらつきや移動度ばらつき）による駆動電流変動を防ぐ駆動方式を採用したのが図２に示す本実施形態の画素回路Ｐである。

以下では、説明や理解を容易にするため、特段の断りのない限り、書込みゲインが１（理想値）であると仮定して、保持容量１２０に信号振幅Ｖinの情報を、書き込む、保持する、あるいはサンプリングするなどと簡潔に記して説明する。実際には、書込みゲインが１未満となり、保持容量１２０には信号振幅Ｖinの大きさそのものではなく、信号振幅Ｖinの大きさに対応するゲイン倍された情報が保持されることになる。

因みに、信号振幅Ｖinに対応する保持容量１２０に書き込まれる情報の大きさの割合を、書込みゲインＧinput と称する。ここで、書込みゲインＧinput は、具体的には、電気回路的に保持容量１２０と並列に配置される寄生容量を含めた全容量Ｃ１と、電気回路的に保持容量１２０と直列に配置される全容量Ｃ２との容量直列回路において、信号振幅Ｖinを容量直列回路に供給したときに容量Ｃ１に配分される電荷量に関係する。式で表せば、ｇ＝Ｃ１／（Ｃ１＋Ｃ２）とすると、書込みゲインＧinput ＝Ｃ２／（Ｃ１＋Ｃ２）＝１−Ｃ１／（Ｃ１＋Ｃ２）＝１−ｇとなる。以下の説明において、“ｇ”が登場する記載は書込みゲインを考慮したものである。

また、説明や理解を容易にするため、特段の断りのない限り、ブートストラップゲインが１（理想値）であると仮定して簡潔に記して説明する。因みに、駆動トランジスタ１２１のゲート・ソース間に保持容量１２０が設けられている場合に、ソース電位Ｖｓの上昇に対するゲート電位Ｖｇの上昇率をブートストラップゲイン（ブートストラップ動作能力）Ｇbst と称する。ここで、ブートストラップゲインＧbst は、具体的には、保持容量１２０の容量値Ｃｓ、駆動トランジスタ１２１のゲート・ソース間に形成される寄生容量Ｃ１２１gsの容量値Ｃgs、ゲート・ドレイン間に形成される寄生容量Ｃ１２１gdの容量値Ｃgd、およびサンプリングトランジスタ１２５のゲート・ソース間に形成される寄生容量Ｃ１２５gsの容量値Ｃwsに関係する。式で表せば、ブートストラップゲインＧbst ＝（Ｃｓ＋Ｃgs）／（Ｃｓ＋Ｃgs＋Ｃgd＋Ｃws）となる。

本実施形態の画素回路Ｐにおいて、駆動タイミングとしては、先ず、サンプリングトランジスタ１２５は、書込走査線１０４WSから供給された書込駆動パルスWSに応じて導通し、映像信号線１０６HSから供給された映像信号Ｖsig をサンプリングして保持容量１２０に保持する。この点は、基本的には、比較例の画素回路Ｐを駆動する場合と同じである。

駆動タイミングにおいて、映像信号Ｖsig の信号振幅Ｖinの情報を保持容量１２０に書き込む際に、順次走査の観点からは、１行分の映像信号を同時に各列の映像信号線１０６HSに伝達する線順次駆動を行なう。

２ＴＲ構成の画素回路Ｐにおける駆動タイミングでの閾値補正と移動度補正を行なう際の基本的な考え方においては、先ず、映像信号Ｖsig をオフセット電位Ｖofs と信号電位（Ｖofs ＋Ｖin）とを１Ｈ期間内において時分割で有するものとする。具体的には、映像信号Ｖsig が非有効期間であるオフセット電位Ｖofs にある期間を１水平期間の前半部とし、有効期間である信号電位（Ｖofs ＋Ｖin）にある期間を１水平期間の後半部とする。

また、信号書込みに用いる書込駆動パルスWSを閾値補正や移動度補正にも用いることし、好ましくは書込駆動パルスWSを１Ｈ期間内に２回アクティブにしてサンプリングトランジスタ１２５をオンする。信号振幅Ｖinの情報のサンプリング（書き込む動作）と移動度補正を、書込走査線１０４WSに印加する書込駆動パルスWSの立上りと立下りで決定するためである。そして、１回目のオンタイミングにて閾値補正を行ない、２回目のオンタイミングにて信号電圧書込みと移動度補正を同時に行なう。その後、駆動トランジスタ１２１は、第１電位（高電位側）にある電源供給線１０５DSL から電流の供給を受け保持容量１２０に保持された信号電位（映像信号Ｖsig の有効期間の電位に対応する電位）に応じて駆動電流Ｉdsを有機ＥＬ素子１２７に流す。

たとえば、垂直駆動部１０３は、電源供給線１０５DSL が第１電位Ｖccにありかつ映像信号線１０６HSがオフセット電位Ｖofs にある時間帯でサンプリングトランジスタ１２５を導通させる制御信号として書込駆動パルスWSをアクティブＨにして、駆動トランジスタ１２１の閾値電圧Ｖthに相当する電圧を保持容量１２０に保持しておく。この動作が閾値補正機能を実現する。この閾値補正機能により、画素回路Ｐごとにばらつく駆動トランジスタ１２１の閾値電圧Ｖthの影響をキャンセルすることができる。

なお、垂直駆動部１０３は、必要に応じて信号振幅Ｖinのサンプリングに先行する複数の水平期間で閾値補正動作を繰り返し実行して確実に駆動トランジスタ１２１の閾値電圧Ｖthに相当する電圧を保持容量１２０に保持するようにするのがよい。このように、閾値補正動作を複数回実行することで、十分に長い書込み時間を確保する。こうすることで、駆動トランジスタ１２１の閾値電圧Ｖthに相当する電圧を確実に保持容量１２０に予め保持することができる。

この保持された閾値電圧Ｖthに相当する電圧は駆動トランジスタ１２１の閾値電圧Ｖthのキャンセルに用いられる。したがって、画素回路Ｐごとに駆動トランジスタ１２１の閾値電圧Ｖthがばらついていても、画素回路Ｐごとに完全にキャンセルされるため、画像のユニフォーミティすなわち表示装置の画面全体に亘る発光輝度の均一性が高まる。特に信号電位が低階調のときに現れがちな輝度ムラを防ぐことができる。

好ましくは、垂直駆動部１０３は、閾値補正動作に先立って、電源供給線１０５DSL が第２電位Ｖssにありかつ映像信号線１０６HSがオフセット電位Ｖofs にある時間帯で、書込駆動パルスWSをアクティブＨにしてサンプリングトランジスタ１２５を導通させ、その後に書込駆動パルスWSをアクティブＨにしたままで電源供給線１０５DSL を第１電位Ｖccに設定する。

こうすることで、駆動トランジスタ１２１のソース端をオフセット電位Ｖofs より十分低い第２電位Ｖssにセットし（放電期間Ｃ）かつ駆動トランジスタ１２１のゲート端をオフセット電位Ｖofs にセットしてから（初期化期間Ｄ）、閾値補正動作を開始する（閾値補正期間Ｅ）。このようなゲート電位およびソース電位のリセット動作（初期化動作）により、後続する閾値補正動作を確実に実行することが可能になる。なお、放電期間Ｃと初期化期間Ｄとを合わせて、駆動トランジスタ１２１のゲート電位Ｖｇとソース電位Ｖｓを初期化する閾値補正準備期間とも称する。

放電期間Ｃにおいて、第２電位Ｖssが有機ＥＬ素子１２７の閾値電圧ＶthELとカソード電位Ｖcathの和よりも小さいとき、つまり“Ｖss＜ＶthEL＋Ｖcath”であれば有機ＥＬ素子１２７は消光する。また、駆動トランジスタ１２１のソース端とドレイン端が事実上逆転して電源供給線１０５DSL が駆動トランジスタ１２１のソース側となり、有機ＥＬ素子１２７のアノード端Ａは第２電位Ｖssに充電される。

さらに、初期化期間Ｄにおいては、駆動トランジスタ１２１のゲート・ソース間電圧Ｖgsは“Ｖofs −Ｖss”という値をとる。この“Ｖofs −Ｖss”が駆動トランジスタ１２１の閾値電圧Ｖthよりも大きくないと閾値補正動作を行なうことができないために、“Ｖofs −Ｖss＞Ｖth”とする。

閾値補正期間Ｅでは、電源供給線１０５DSL の電位が低電位側の第２電位Ｖssから高電位側の第１電位Ｖccに遷移することで、駆動トランジスタ１２１のソース電位Ｖｓが上昇を開始する。すなわち、駆動トランジスタ１２１のゲート端はオフセット電位Ｖofs に保持されており、駆動トランジスタ１２１のソース端の電位Ｖｓが上昇して駆動トランジスタ１２１がカットオフするまでドレイン電流が流れようとする。カットオフすると駆動トランジスタ１２１のソース電位Ｖｓは“Ｖofs −Ｖth”となる。

有機ＥＬ素子１２７の等価回路はダイオードと寄生容量Ｃelの並列回路で表されるため、“Ｖel≦Ｖcath＋ＶthEL”である限り、つまり、有機ＥＬ素子１２７のリーク電流が駆動トランジスタ１２１に流れる電流よりもかなり小さい限り、駆動トランジスタ１２１の電流は保持容量１２０と寄生容量Ｃelを充電するために使われる。

この結果、駆動トランジスタ１２１を流れるドレイン電流の電流路が遮断されると、有機ＥＬ素子１２７のアノード端Ａの電圧ＶelつまりノードＮＤ１２１の電位は、時間ともに上昇してゆく。そして、ノードＮＤ１２１の電位（ソース電位Ｖｓ）とノードＮＤ１２２の電圧（ゲート電位Ｖｇ）との電位差がちょうど閾値電圧Ｖthとなったところで駆動トランジスタ１２１はオン状態からオフ状態となり、ドレイン電流は流れなくなり、閾値補正期間が終了する。つまり、一定時間経過後、駆動トランジスタ１２１のゲート・ソース間電圧Ｖgsは閾値電圧Ｖthという値をとる。

ここで、閾値補正動作は１回のみ実行するものとすることもできるが、このことは必須ではない。必要に応じて、１水平期間を処理サイクルとして、閾値補正動作を複数回に亘って繰り返すようにしてもよい。たとえば、実際には、閾値電圧Ｖthに相当する電圧が、駆動トランジスタ１２１のゲート端とソース端と間に接続された保持容量１２０に書き込まれることになる。しかしながら、閾値補正期間Ｅは、書込駆動パルスWSをアクティブＨにしたタイミングからインアクティブＬに戻すタイミングまでであり、この期間が十分に確保されていないときには、それ以前に終了してしまうことなる。この問題を解消するには、閾値補正動作を複数回繰り返すのがよい。ここでは、そのタイミングについては図示を割愛する。

なお、閾値補正動作を複数回実行する場合に、１水平期間が閾値補正動作の処理サイクルとなるのは、行ごとに、サンプリングトランジスタ１２５が信号振幅Ｖinの情報を保持容量１２０にサンプリングする前に、閾値補正動作に先立って、電源供給線１０５DSL の電位を第２電位Ｖssにセットし、また駆動トランジスタ１２１のゲートを基準電位Ｖinにセットし、さらにソース電位を第２電位Ｖssにセットする初期化動作を経てから、電源供給線１０５DSL の電位が第１電位Ｖccにある状態でかつ映像信号線１０６HSがオフセット電位Ｖofs にある時間帯でサンプリングトランジスタ１２５を導通させて駆動トランジスタ１２１の閾値電圧Ｖthに対応する電圧を保持容量１２０に保持させようとする閾値補正動作を行なうからである。

必然的に、閾値補正期間は、１水平期間よりも短くなってしまう。したがって、保持容量１２０の容量Ｃｓや第２電位Ｖssの大きさ関係やその他の要因で、この短い１回分の閾値補正動作期間では、閾値電圧Ｖthに対応する正確な電圧を保持容量１２０に保持仕切れないケースも起こり得る。閾値補正動作を複数回実行するのが好ましいのは、この対処のためである。すなわち、信号振幅Ｖinの保持容量１２０へのサンプリング（信号書込み）に先行する複数の水平周期で、閾値補正動作を繰り返し実行することで確実に駆動トランジスタ１２１の閾値電圧Ｖthに相当する電圧を保持容量１２０に保持させるのである。

また、本実施形態の制御部１０９においては、閾値補正機能に加えて、移動度補正機能を備えている。すなわち、垂直駆動部１０３は、映像信号線１０６HSが映像信号Ｖsig の有効期間である信号電位（Ｖofs ＋Ｖin）にある時間帯にサンプリングトランジスタ１２５を導通状態にするため、書込走査線１０４WSに供給する書込駆動パルスWSを、上述の時間帯より短い期間だけアクティブ（本例ではＨレベル）にする。この書込駆動パルスWSのアクティブ期間（サンプリング期間でもあり移動度補正期間でもある）を適切に設定することで、保持容量１２０に信号振幅Ｖinに応じた情報を保持する際、同時に駆動トランジスタ１２１の移動度μに対する補正を加える。水平駆動部１０６により映像信号線１０６HSに信号電位（Ｖofs ＋Ｖin）を実際に供給して、書込駆動パルスWSをアクティブＨにする期間を、保持容量１２０への信号振幅Ｖinの書込み期間（サンプリング期間とも称する）とする。

特に、本実施形態の画素回路Ｐにおける駆動タイミングでは、電源供給線１０５DSL が高電位側である第１電位Ｖccにあり、かつ、映像信号Ｖsig が有効期間にある時間帯内（信号振幅Ｖinの期間）で書込駆動パルスWSをアクティブにしている。つまり、その結果、移動度補正時間（サンプリング期間も）は、映像信号線１０６HSの電位が、映像信号Ｖsig の有効期間の信号電位（Ｖofs ＋Ｖin）にある時間幅と書込駆動パルスWSのアクティブ期間の両者が重なった範囲で決まる。特に、本実施形態では、映像信号線１０６HSが信号電位にある時間幅の中に入るように書込駆動パルスWSのアクティブ期間幅を細めに決めているため、結果的に移動度補正時間は書込駆動パルスWSで決まる。正確には、移動度補正時間（サンプリング期間も）は、書込駆動パルスWS立ち上がってサンプリングトランジスタ１２５がオンしてから、同じく書込駆動パルスWSが立ち下がってサンプリングトランジスタ１２５がオフするまでの時間となる。

サンプリング期間においては、駆動トランジスタ１２１のゲート電位Ｖｇが信号電位（Ｖofs ＋Ｖin）にある状態でサンプリングトランジスタ１２５が導通（オン）状態となる。したがって、書込み＆移動度補正期間Ｈでは、駆動トランジスタ１２１のゲート端が信号電位（Ｖofs ＋Ｖin）に固定された状態で、駆動トランジスタ１２１に駆動電流Ｉdsが流れる。駆動トランジスタ１２１のゲート電位Ｖｇはサンプリングトランジスタ１２５をオンしているために信号電位（Ｖofs ＋Ｖin）となるが、電源供給線１０５DSL から電流が流れるためソース電位Ｖｓは時間とともに上昇してゆく。

有機ＥＬ素子１２７の閾値電圧をＶthELとしたとき、書込みゲインが理想的な“１”であるとしたときは“Ｖofs −Ｖth＋ΔＶ＜ＶthEL＋Ｖcath”と設定しておくことで、有機ＥＬ素子１２７は、逆バイアス状態におかれ、カットオフ状態（ハイインピーダンス状態）にあるため、発光することはなく、また、ダイオード特性ではなく単純な容量特性を示すようになる。このときのソース電位Ｖｓが有機ＥＬ素子１２７の閾値電圧ＶthELとカソード電位Ｖcathの和を越えなければ、駆動トランジスタ１２１に流れるドレイン電流（駆動電流Ｉds）は保持容量１２０の容量値Ｃｓと有機ＥＬ素子１２７の寄生容量（等価容量）Ｃelの容量値Ｃelの両者を結合した容量“Ｃ＝Ｃｓ＋Ｃel”に流れ込み充電を開始する。これにより、駆動トランジスタ１２１のソース電位Ｖｓは上昇していく。このとき、駆動トランジスタ１２１の閾値補正動作は完了しているため、駆動トランジスタ１２１が流す駆動電流Ｉdsは移動度μを反映したものとなる。

図３のタイミングチャートでは、この上昇分をΔＶで表してある。この上昇分、すなわち移動度補正パラメータである負帰還量ΔＶは、閾値補正によって保持容量１２０に保持されるゲート・ソース間電圧“Ｖgs＝Ｖin＋Ｖth”から差し引かれることになり、“Ｖgs＝Ｖin＋Ｖth−ΔＶ”となるので、負帰還をかけたことになる。このとき、駆動トランジスタ１２１のソース電位Ｖｓは、ゲート電位Ｖｇ（＝Ｖofs ＋Ｖin）から保持容量に保持される電圧“Ｖgs＝Ｖin＋Ｖth−ΔＶ”を差し引いた値“Ｖofs −Ｖth＋ΔＶ”となる。因みに書込みゲインを考慮したときには、駆動トランジスタ１２１のソース電位Ｖｓは、ゲート電位Ｖｇ（＝Ｖofs ＋Ｖin）から保持容量に保持される電圧“Ｖgs＝（１−ｇ）Ｖin＋Ｖth−ΔＶ”を差し引いた値“（１−ｇ）Ｖofs ＋ｇ（Ｖofs ＋Ｖin）−Ｖth＋ΔＶ”＝“Ｖofs ＋ｇＶin−Ｖth＋ΔＶ”となる。

このようにして、書込み＆移動度補正期間Ｈにおいて、信号振幅Ｖinのサンプリングと移動度μを補正する負帰還量（移動度補正パラメータ）ΔＶの調整が行なわれる。書込走査部１０４は、書込み＆移動度補正期間Ｈの時間幅を調整可能であり、これにより保持容量１２０に対する駆動電流Ｉdsの負帰還量を最適化することができる。

ここで「負帰還量を最適化する」とは、映像信号電位の黒レベルから白レベルまでの範囲で、どのレベルにおいても適切に移動度補正を行なうことができるようにすることを意味する。ゲート・ソース間電圧Ｖgsにかける負帰還量は、ドレイン電流Ｉdsの取り出し時間すなわち書込み＆移動度補正期間Ｈに依存しており、この期間を長くとる程、負帰還量が大きくなる。負帰還量ΔＶはΔＶ＝Ｉds・Ｃel／ｔである。

この式から明らかなように、駆動トランジスタ１２１のドレイン・ソース間電流である駆動電流Ｉdsが大きい程、負帰還量ΔＶは大きくなる。逆に、駆動トランジスタ１２１の駆動電流Ｉdsが小さいとき、負帰還量ΔＶは小さくなる。このように、負帰還量ΔＶは駆動電流Ｉdsに応じて決まる。

また、信号振幅Ｖinが大きいほど駆動電流Ｉdsは大きくなり、負帰還量ΔＶの絶対値も大きくなる。したがって、発光輝度レベルに応じた移動度補正を実現できる。その際、書込み＆移動度補正期間Ｈは必ずしも一定である必要はなく、逆に駆動電流Ｉdsに応じて調整することが好ましい場合がある。たとえば、駆動電流Ｉdsが大きい場合、移動度補正期間ｔは短めにし、逆に駆動電流Ｉdsが小さくなると、書込み＆移動度補正期間Ｈは長めに設定するのがよい。

また、負帰還量ΔＶは、Ｉds・Ｃel／ｔであり、画素回路Ｐごとに移動度μのばらつきに起因して駆動電流Ｉdsがばらつく場合でも、それぞれに応じた負帰還量ΔＶとなるので、画素回路Ｐごとの移動度μのばらつきを補正することができる。つまり、信号振幅Ｖinを一定とした場合、駆動トランジスタ１２１の移動度μが大きいほど負帰還量ΔＶの絶対値が大きくなる。換言すると、移動度μが大きいほど負帰還量ΔＶが大きくなるので、画素回路Ｐごとの移動度μのばらつきを取り除くことができる。

このようにして、本実施形態の画素回路Ｐにおける駆動タイミングでは、書込み＆移動度補正期間Ｈにて、信号振幅Ｖinのサンプリングと移動度μのばらつきを補正するための負帰還量ΔＶの調整が同時に行なわれる。もちろん、負帰還量ΔＶは書込み＆移動度補正期間Ｈの時間幅を調整することで最適化可能である。

また、本実施形態の制御部１０９は、ブートストラップ機能も備えている。すなわち、書込走査部１０４は、保持容量１２０に信号振幅Ｖinの情報が保持された段階で書込走査線１０４WSに対する書込駆動パルスWSの印加を解除し（すなわちインアクティブＬ（ロー）にして）、サンプリングトランジスタ１２５を非導通状態にして駆動トランジスタ１２１のゲート端を映像信号線１０６HSから電気的に切り離す（発光期間Ｉ）。発光期間Ｉに進むと、水平駆動部１０６は、その後の適当な時点で映像信号線１０６HSの電位をオフセット電位Ｖofs に戻す。この後、次のフレーム（もしくはフィールド）に移って、再び、閾値補正準備動作、閾値補正動作、移動度補正動作、および発光動作が繰り返される。

発光期間Ｉでは、駆動トランジスタ１２１のゲート端は映像信号線１０６HSから切り離される。駆動トランジスタ１２１のゲート端への信号電位（Ｖofs ＋Ｖin）の印加が解除されるので、駆動トランジスタ１２１のゲート電位Ｖｇは上昇可能となる。駆動トランジスタ１２１のゲート端とソース端と間には保持容量１２０が接続されており、その保持容量１２０による効果によって、ブートストラップ動作が行なわれる。ブートストラップゲインが１（理想値）であると仮定した場合、駆動トランジスタ１２１のソース電位Ｖｓの変動にゲート電位Ｖｇが連動するようになり、ゲート・ソース間電圧Ｖgsを一定に維持することができる。

このとき、駆動トランジスタ１２１に流れる駆動電流Ｉdsは有機ＥＬ素子１２７に流れ、有機ＥＬ素子１２７のアノード電位は駆動電流Ｉdsに応じて上昇する。この上昇分をＶelとする。やがて、ソース電位Ｖｓの上昇に伴い、有機ＥＬ素子１２７の逆バイアス状態は解消されるので、駆動電流Ｉdsの流入により有機ＥＬ素子１２７は実際に発光を開始する。このときの有機ＥＬ素子１２７のアノード電位の上昇（Ｖel）は、駆動トランジスタ１２１のソース電位Ｖｓの上昇に他ならず、駆動トランジスタ１２１のソース電位Ｖｓは、Ｖel分上昇する。

駆動電流Ｉds対ゲート電圧Ｖgsの関係は、先のトランジスタ特性を表した式（１）のＶgsに“Ｖin−ΔＶ＋Ｖth”を代入することで、式（２−１）のように表すことができる。因みに、書込みゲインを考慮したときには、式（１）のＶgsに“（１−ｇ）Ｖin−ΔＶ＋Ｖth”を代入することで、式（２−２）のように表すことができる。式（２−１）や式（２−２）（纏めて式（２）と称する）において、ｋ＝（１／２）（Ｗ／Ｌ）Ｃoxである。

この式（２）から、閾値電圧Ｖthの項がキャンセルされており、有機ＥＬ素子１２７に供給される駆動電流Ｉdsは駆動トランジスタ１２１の閾値電圧Ｖthに依存しないことが分かる。基本的に駆動電流Ｉdsは信号振幅Ｖin（詳しくは信号振幅Ｖinに対応して保持容量１２０に保持されるサンプリング電圧＝Ｖgs）によって決まる。換言すると、有機ＥＬ素子１２７は信号振幅Ｖinに応じた輝度で発光することになる。

その際、保持容量１２０に保持される情報は帰還量ΔＶで補正されている。この補正量ΔＶはちょうど式（２）の係数部に位置する移動度μの効果を打ち消すように働く。したがって、駆動電流Ｉdsは実質的に信号振幅Ｖinのみに依存することになる。駆動電流Ｉdsは閾値電圧Ｖthに依存しないので、閾値電圧Ｖthが製造プロセスにより変動しても、ドレイン・ソース間の駆動電流Ｉdsは変動せず、有機ＥＬ素子１２７の発光輝度も変動しない。

また、駆動トランジスタ１２１のゲート端Ｇとソース端Ｓとの間には保持容量１２０が接続されており、その保持容量１２０による効果により、発光期間の最初でブートストラップ動作が行なわれ、駆動トランジスタ１２１のゲート・ソース間電圧Ｖgsを一定に維持したまま、駆動トランジスタ１２１のゲート電位Ｖｇおよびソース電位Ｖｓが上昇し、ゲート電位Ｖｇは“Ｖofs ＋Ｖin＋Ｖel”となる。

このとき、駆動トランジスタ１２１のゲート・ソース間電圧Ｖgsは一定であるので、駆動トランジスタ１２１は、一定電流（駆動電流Ｉds）を有機ＥＬ素子１２７に流す。その結果、有機ＥＬ素子１２７のアノード端Ａの電位（＝ノードＮＤ１２１の電位）は、有機ＥＬ素子１２７に飽和状態での駆動電流Ｉdsという電流が流れ得る電圧まで上昇する。

ここで、有機ＥＬ素子１２７は、発光時間が長くなるとそのＩ−Ｖ特性が変化してしまう。そのため、時間の経過ともに、ノードＮＤ１２１の電位も変化する。しかしながら、このような有機ＥＬ素子１２７の経時劣化によりそのアノード電位が変動しても、保持容量１２０に保持されたゲート・ソース間電圧Ｖgsは常に一定に維持される。

駆動トランジスタ１２１が定電流源として動作することから、有機ＥＬ素子１２７のＩ−Ｖ特性が経時変化し、これに伴って駆動トランジスタ１２１のソース電位Ｖｓが変化したとしても、保持容量１２０によって駆動トランジスタ１２１のゲート・ソース間電位Ｖgsが一定（≒Ｖin−ΔＶ＋Ｖthもしくは≒（１−ｇ）Ｖin−ΔＶ＋Ｖth）に保たれているため、有機ＥＬ素子１２７に流れる電流は変わらず、したがって有機ＥＬ素子１２７の発光輝度も一定に保たれる。

このような、有機ＥＬ素子１２７の特性変動に拘らず、駆動トランジスタ１２１のゲート・ソース間電圧を一定に維持し輝度を一定に維持する補正のための動作（保持容量１２０の効果による動作）をブートストラップ動作と呼ぶ。このブートストラップ動作により、有機ＥＬ素子１２７のＩ−Ｖ特性が経時的に変化しても、それに伴う輝度劣化のない画像表示が可能になる。

＜走査線とテストスイッチ回路について＞
図４〜図４Ｄは、制御部後付け構成を採る場合に、制御部１０９を画素アレイ部１０２の対応する各走査線に接続せずに画素アレイ部１０２の各画素回路Ｐや走査線の検査を行なう仕組みと、その問題点を説明する図である。ここで、図４は、保護回路１４０Ｖ，１４０Ｈとテストスイッチ回路１４２Ｖ，１４２Ｈを別の回路素子（ＭＯＳトランジスタ）で構成する仕組みを採用した場合の簡易点灯検査時および通常使用時の状態を示し、図４Ａは、保護回路１４０Ｖ，１４０Ｈの回路素子（ＭＯＳトランジスタ）をテストスイッチ回路１４２Ｖ，１４２Ｈを構成するスイッチ素子として兼用する仕組みを採用した場合の簡易点灯検査時および通常使用時の状態を示す。何れも、同一種類の３本（ｋ−１，ｋ，ｋ＋１番目）の走査線に関して示している。図４Ｂは、図４に示す構成における簡易点灯検査時と通常時の状態を示した図である。図４Ｃは、図４Ａに示す構成における簡易点灯検査時と通常時の状態を示した図である。図４Ｄは、簡易点灯検査時にテスト信号がオンしているスイッチ素子（ＭＯＳトランジスタ）を介して走査線に供給されることに起因する問題点を説明する図である。

制御部後付け構成を採る場合には、画素アレイ部１０２と制御部１０９とが別体である時点が存在するので、完成品にする過程で画素アレイ部１０２上の各走査線に人体や製造機材などを介して静電気が印加され回路素子が破壊される可能性が、ＴＦＴ一体構成の場合よりも多くなる。この対処のため、画素アレイ部１０２の周辺部に、静電気による静電破壊からの回路素子の保護を目的として走査線ごとに保護回路１４０Ｖ，１４０Ｈを設ける。

また、制御部後付け構成を採る場合には、制御部１０９を画素アレイ部１０２の対応する各走査線に接続せずに、パネル作製時に簡易点灯検査を行なう場合、テストスイッチ回路１４２Ｖ，１４２Ｈを設けて、全ての走査線にテスト信号を供給して各画素回路Ｐの有機ＥＬ素子１２７を発光させることで、ＴＦＴの欠陥（短絡や開放）、および、走査線の欠陥（開放や隣接間短絡）などの有無を検査する。

このため、たとえば図４に示すように、垂直駆動部１０３や水平駆動部１０６からの各走査信号INが供給される走査線３０１に対して、静電気保護用の素子やテスト信号の供給をオン／オフ制御可能なスイッチ素子を設ける。静電気保護用の素子の一例としては、ＭＯＳトランジスタをダイオード接続した構成をとることができ、またスイッチ素子の一例としても、ＭＯＳトランジスタを使用できる。ＭＯＳトランジスタを使用する場合、ＮチャネルおよびＰチャネルの何れも使用することができ、また、ＮチャネルとＰチャネルを組み合わせたＣＭＯＳ構成を採ることもできる（特開２００７−１９２９５９号公報を参照）。

たとえば、図４に示す例では、保護回路１４０（１４０Ｖ，１４０Ｈ）とテストスイッチ回路１４２（１４２Ｖ，１４２Ｈ）を別の回路素子で構成するとともに、その回路素子の全てにＮチャネルのＭＯＳトランジスタを使用した構成例を示している。具体的には、保護回路１４０は、ゲートとドレインが共通に走査線３０２に接続され、ソースが正側電源Ｖddの電源線３０４に接続されたダイオード接続のＭＯＳトランジスタ３１２と、ゲートとドレインが共通に負側電源Ｖss2 の電源線３０６に接続され、ソースが走査線３０２に接続されたダイオード接続のＭＯＳトランジスタ３１４とを有する。

テストスイッチ回路１４２は、走査線３０２とテスト信号供給線３２２との間にソースおよびドレインの一方が走査線３０２に接続されるように配置されたＭＯＳトランジスタ３３２を有する。各走査線３０２に対して設けられる各ＭＯＳトランジスタ３３２はそれぞれ、ソースおよびドレインの他方がテスト信号供給線３２２に共通に（走査線の番号を問わず）接続され、ゲートがスイッチ制御線３２４に共通に（走査線の番号を問わず）接続されている。図４Ｂに示すように、簡易点灯検査時はスイッチ制御線３２４がＨレベルに設定されることでＭＯＳトランジスタ３３２がオンし、通常時にはスイッチ制御線３２４がＬレベルに設定されることでＭＯＳトランジスタ３３２がオフする。

一方、図４Ａに示す例では、保護回路１４０とテストスイッチ回路１４２を共通の回路素子で構成するとともに、その回路素子の全てにＮチャネルのＭＯＳトランジスタを使用した構成例を示している。具体的には、保護回路１４０およびテストスイッチ回路１４２は、ゲートとドレインが共通に走査線３０２に接続され、ソースが正側電源Ｖddの電源線３０４に接続されたダイオード接続のＭＯＳトランジスタ３１２と、走査線３０２とテスト信号供給線３２２との間にソースおよびドレインの一方が走査線３０２に接続されるように配置されたＭＯＳトランジスタ３３２を有する。各走査線に対して設けられる各ＭＯＳトランジスタ３３２はそれぞれ、ソースおよびドレインの他方がテスト信号供給線３２２に共通に（走査線の番号を問わず）接続され、ゲートがスイッチ制御線３２４に共通に（走査線の番号を問わず）接続されている。

つまり、図４に示す構成例のダイオード接続されたＭＯＳトランジスタ３１４を取り外したものが図４Ａに示す構成である。図４Ｃに示すように、簡易点灯検査時はスイッチ制御線３２４がＨレベルに設定されることでＭＯＳトランジスタ３３２がオンし、通常時にはスイッチ制御線３２４およびテスト信号供給線３２２が負側電源Ｖss２に設定されることでオフする。

ここで、前述のように、図４および図４Ａに示す何れの構成例においても、製造段階における簡易点灯検査時に、テスト信号供給線３２２には画素回路Ｐを駆動するための信号に代わるテスト信号Ｖtestが、またスイッチ制御線３２４にはＭＯＳトランジスタ３３２をオンさせるためのゲート制御信号（ＤＣ電位またはパルス）Ｎgateが、それぞれパネル外部から入力される。また、図４Ａに示す構成例の場合には、製品化後は、テスト信号供給線３２２およびスイッチ制御線３２４には、負側電源Ｖss2 がパネル外部から与えられることになる。すなわち、製品化後のパネルにおいては、テスト信号供給線３２２およびスイッチ制御線３２４は、負側電源Ｖss2 を供給する電源線として機能する。

ここで、図２に示した２ＴＲ構成の画素回路Ｐでは、図３に示したように、閾値補正や移動度補正を実現するために、駆動トランジスタ１２１の電源供給端であるドレインに、第１電位Ｖccと第２電位Ｖssとで切り替る電源電圧を供給する、つまり、駆動トランジスタ１２１のドレインをパルス駆動する。このため、特開２００６−２１５２１３号公報に示されているような５ＴＲ構成の場合とは異なり、電源ラインが共通ではなく、それぞれの行で別々のパルス（電源駆動パルスDSL ）が入力されるので、電源供給線１０５DSL に関しても、走査線ごとにテストが必要となる。

ＭＯＳトランジスタ３３２は、ゲートとドレイン（あるいはソース）を別々に配線してあるので、図４Ｂや図４Ｃに示すように、簡易点灯検査時には、スイッチ制御線３２４を介してＭＯＳトランジスタ３３２のゲートにＭＯＳトランジスタ３３２をオンさせるためのゲート制御信号（ＤＣ電位）Ｎgateを供給し、テスト信号供給線３２２を介してドレイン（あるいはソース）に第１電位Ｖccや第２電位Ｖssをテスト信号Ｖtestとして供給することができる。よって、全ての画素回路Ｐの駆動トランジスタ１２１のドレインに同時に第１電位Ｖccを印加して全画素を簡易的に表示させることが可能である。

しかしながら、これでは、簡易点灯検査時にはテスト信号Ｖtestとして供給される第１電位ＶccがオンしているＭＯＳトランジスタ３３２を介して電源供給線１０５DSL に供給されることになるため、ＭＯＳトランジスタ３３２のオン抵抗３３２Ｒやテスト信号供給線３２２の配線抵抗３２２Ｒが問題となる。図４Ｄは、この問題を簡易的に示している。すなわち、簡易点灯検査時には、電源供給線１０５DSL にパネル電流Ｉpanel が流れるため、各抵抗成分によって電圧降下が大きく起こり、シェーディングを引き起こすという問題がある。特に、大きな表示素子の場合電圧降下が著しく、問題である。

＜＜簡易点灯検査時の電圧降下対策：第１実施形態＞＞
図５および図５Ａは、簡易点灯検査時における電圧降下対策の第１実施形態を説明する図である。ここで、図５は第１実施形態の走査線部分のレイアウト例を示し、図５Ａは、第１実施形態のレイアウト例を適用したときの効果を説明する図である。

後述する第２実施形態も含めて、本実施形態における簡易点灯検査時の電圧降下対策の基本的な考え方は、パネル分離ラインの外側に電源供給線１０５DSL を共通化させたテスト用の配線（簡易点灯検査用端子と称する）を設けておき、検査完了後にパネル分離ラインを境にしてＶエッジなどのパターン加工処理により簡易点灯検査用端子を画素アレイ部１０２の走査線（本例では電源供給線１０５DSL ）と電気的に切り離す仕組みを採る。

特に好ましくは、パネル分離ラインをパネル切出しラインとして、このパネル切出しラインよりも外側の簡易点灯検査用端子の部分を表示パネル部１００となる側から物理的に分離する。ＣＯＧ搭載構成の場合、検査用の簡易点灯に対応した本実施形態特有のレイアウト手法との組合せにおいては、パネルの切出しラインとの関係から、画素アレイ部１０２の左右の一方側にのみに垂直駆動部１０３の各要素（書込走査部１０４や駆動走査部１０５）を配置し、また、画素アレイ部１０２の上下の一方側にのみに水平駆動部１０６を配置するのがよい。

たとえば、図５に示す第１実施形態は、有機ＥＬ素子１２７のアノード工程で、画素アレイ部１０２側の各電源供給線１０５DSL との接続がとられるように電源供給線１０５DSL 用の簡易点灯検査用端子を成膜することを特徴とする。具体的には、先ず図５（１）に示すように、ＴＦＴ工程時においてパネル切出しライン３４２（パネル分離ライン）の外側（表示パネル部１００の走査線側とは反対側）に延長端子３４４を各電源供給線１０５DSL の別にレイアウトしておく。図示した例では、画素アレイ部１０２側のフレキ実装用ＰＡＤ３５０部分から引き出して延長端子３４４を形成している。各延長端子３４４と対応する各電源供給線１０５DSL とは同一材料であり、パネル切出しライン３４２を跨いで両者間を同一材料の延長配線３４６で接続しておく。

そして、図５（２）に示すように、アノード工程時には、各延長端子３４４上にアノード膜（有機ＥＬ素子１２７のアノード電極と同一部材の膜）を電気的な接続がとられるようにして成膜することで簡易点灯検査用端子３４８を形成する。アノード工程時に各延長端子３４４を簡易点灯検査用端子３４８で共通化させるのである。簡易点灯検査用端子の幅３４８Ｗは自由に設定できるが、簡易点灯検査用端子の配線抵抗を小さくするべく、可能な範囲で広く設定するのがよい。

簡易点灯検査時には、図５Ａに示すように、簡易点灯検査用端子３４８に第１電位Ｖccを供給する。必要に応じて第２電位Ｖssとのスイッチングをして閾と補正などを行なうようにしてもよい。そして、簡易点灯検査完了後には、パネル切出しライン３４２よりも外側の延長端子３４４や簡易点灯検査用端子３４８の部分を表示パネル部１００となる側から切り捨てる。

このように、第１実施形態の仕組みによれば、画素アレイ部１０２側の各電源供給線１０５DSL をアノード膜（簡易点灯検査用端子３４８）を介して共通化でき、ＴＦＴ（図３や図３ＡのＭＯＳトランジスタ３３２）を介さないで第１電位Ｖccを駆動トランジスタ１２１のドレインに供給することができる。簡易点灯時に各電源供給線１０５DSL の別に第１電位Ｖccや第２電位Ｖssを印加するといった作業の負担を軽減することが可能となる。また、簡易点灯検査用端子３４８の幅３４８Ｗを広く設定することで簡易点灯検査用端子３４８の配線抵抗を低抵抗化できる。配線抵抗やオン抵抗に起因する電圧降下によるシェーディングを防止した状態で検査することが可能となる。

また、ＴＦＴ工程後でかつアノード工程前には電源供給線１０５DSL が共通化されていないため、各電源供給線１０５DSL に対する欠陥の有無の検査も可能である。さらに、パネル切出しライン３４２の内側と外側の何れも、金属ラインが共通であるため、この金属ラインのレイアウトルールに依存することがなく、額縁からガラス端面まで狭いパネルにおいても延長端子３４４をレイアウトすることが可能である。

図５に示すように、簡易点灯検査用端子３４８を形成し、各延長端子で共通化する。そして、点灯検査後は、この簡易点灯検査用端子３４８を切り捨てる。スイッチオン抵抗などの影響を受けずに検査できる利点がある。

＜＜簡易点灯検査時の電圧降下対策：第２実施形態＞＞
図６は、簡易点灯検査時における電圧降下対策の第２実施形態を説明する図である。ここで、図６は第２実施形態の走査線部分のレイアウト例を示す。第２実施形態のレイアウト例を適用したときの効果は図５Ａで説明ができる。

図６に示す第２実施形態は、簡易点灯検査用に、ＴＦＴ工程で電源供給線１０５DSL 用の簡易点灯検査用端子を成膜しておき、アノード工程で画素アレイ部１０２側の各電源供給線１０５DSL との接続をとることを特徴とする。具体的には、先ず図６（１）に示すように、ＴＦＴ工程時においてパネル切出しライン３４２の外側（表示パネル部１００とは反対側）に、電源供給線１０５DSL 用の簡易点灯検査用端子３４９をレイアウトしておく。簡易点灯検査用端子３４９の幅３４９Ｗは自由に設定できるが、簡易点灯検査用端子３４９の配線抵抗を小さくするべく、可能な範囲で広く設定するのがよい。

そして、図６（２）に示すように、アノード工程時には、外側の簡易点灯検査用端子３４９と各電源供給線１０５DSL を、アノード膜（有機ＥＬ素子１２７のアノード電極と同一部材の膜）で接続する。この配線部分を延長配線３４７と称する。図示した例では、画素アレイ部１０２側のフレキ実装用ＰＡＤ３５０部分の各電源供給線１０５DSL と簡易点灯検査用端子３４９を各延長配線３４７で接続している。

簡易点灯検査時には、簡易点灯検査用端子３４９に第１電位Ｖccを供給する。必要に応じて第２電位Ｖssとのスイッチングをしてもよい。そして、簡易点灯検査完了後には、パネル切出しライン３４２よりも外側の簡易点灯検査用端子３４９の部分を表示パネル部１００となる側から切り捨てる。

このように、第２実施形態の仕組みによれば、画素アレイ部１０２側の各電源供給線１０５DSL を簡易点灯検査用端子３４９を介して共通化でき、第１実施形態と同様に、ＴＦＴ（図３や図３ＡのＭＯＳトランジスタ３３２）を介さないで第１電位Ｖccを駆動トランジスタ１２１のドレインに供給することができる。簡易点灯時に各電源供給線１０５DSL の別に第１電位Ｖccや第２電位Ｖssを印加するといった作業の負担を軽減することが可能となる。また、簡易点灯検査用端子３４９の幅３４９Ｗを広く設定することで簡易点灯検査用端子３４９の配線抵抗を低抵抗化できる。配線抵抗やオン抵抗によるシェーディングを防止した状態で検査することが可能となる。

また、第１実施形態と同様に、ＴＦＴ工程後でかつアノード工程前には電源供給線１０５DSL が共通化されていないため、各電源供給線１０５DSL に対する欠陥の有無の検査も可能である。

一方、第１実施形態とは異なり、簡易点灯検査用端子３４９がＴＦＴ工程時に金属膜で作製されており、アノード膜で作製されていないため、発光素子実装後、フレキ実装用ＰＡＤ３５０の端子表面に成膜された保護膜をエッチングする際に、アノード膜と異なり金属膜が消失することがなく、確実に簡易点灯検査時に電圧を印加することが可能である。これに対して、第１実施形態の場合は、簡易点灯検査用端子３４８がアノード膜で形成されることから、保護膜のエッチング時に簡易点灯検査用端子３４８にダメージを与える懸念がある。

以上、本発明について実施形態を用いて説明したが、本発明の技術的範囲は前記実施形態に記載の範囲には限定されない。発明の要旨を逸脱しない範囲で前記実施形態に多様な変更または改良を加えることができ、そのような変更または改良を加えた形態も本発明の技術的範囲に含まれる。

また、前記の実施形態は、クレーム（請求項）にかかる発明を限定するものではなく、また実施形態の中で説明されている特徴の組合せの全てが発明の解決手段に必須であるとは限らない。前述した実施形態には種々の段階の発明が含まれており、開示される複数の構成要件における適宜の組合せにより種々の発明を抽出できる。実施形態に示される全構成要件から幾つかの構成要件が削除されても、効果が得られる限りにおいて、この幾つかの構成要件が削除された構成が発明として抽出され得る。

＜駆動タイミングの変形例＞
たとえば、画素回路Ｐが同じであっても、駆動タイミングの側面から様々な変形が可能である。たとえば、電源供給線１０５DSL の電位が第２電位Ｖssから第１電位Ｖccに遷移するタイミングを映像信号Ｖsig の非有効期間であるオフセット電位Ｖofs （Ｖofs ）の期間としつつ、様々な変形が可能である。

たとえば、一変形例として、図示を割愛するが、図３に示した駆動タイミングに対して、書込み＆移動度補正期間Ｈの設定方法を変形することができる。具体的には、信号振幅Ｖinに応じた情報を保持容量１２０に書き込む動作と移動度補正を、映像信号線１０６HSの映像信号Ｖsig の立上り（Ｖofs からＶin分上昇）と書込走査線１０４WSに印加する書込駆動パルスWSの立下りで決定する態様とすることができる。この場合でも、各駆動部（１０４，１０５，１０６）は、水平駆動部１０６が映像信号線１０６HSに供給する映像信号Ｖsig と書込走査部１０４が供給する書込駆動パルスWSとの相対的な位相差を調整して、移動度補正期間を最適化することができる。

駆動トランジスタ１２１の電源供給端であるドレインをパルス駆動する点では図３に示した駆動と同様であり、抵抗ロスが問題となる電源供給線１０５DSL に関して、スイッチ素子を介さずにテスト信号としての電源電圧（第１電位Ｖccや第２電位Ｖss）を供給可能にする前記実施形態を適用することで、同様の効果を享受できる。

ただし、書込走査線１０４WSや映像信号線１０６HSの配線抵抗や配線容量の距離依存の影響に起因する波形特性の相違が書込み＆移動度補正期間Ｈに影響を与えてしまう可能性がある。画面の書込走査部１０４に近い側と遠い側（すなわち画面の左右）でサンプリング電位や移動度補正時間が異なることになるので、画面の左右で輝度差が生じ、シェーディングとして視認される難点が懸念される。

＜画素回路の変形例＞
また、画素回路Ｐの側面からの変更も可能である。たとえば、回路理論上は「双対の理」が成立するので、画素回路Ｐに対しては、この観点からの変形を加えることができる。この場合、図示を割愛するが、先ず、図２に示した画素回路Ｐがｎチャネル型のトランジスタを用いて構成しているのに対し、ｐチャネル型のトランジスタを用いて画素回路Ｐを構成する。これに合わせて映像信号Ｖsig のオフセット電位Ｖofs （Ｖofs ）に対する信号電位Ｖinの極性や電源電圧の大小関係を逆転させるなど、双対の理に従った変更を加える。

このような双対の理を適用してトランジスタをｐ型にした変形例の有機ＥＬ表示装置においても、前述のｎ型にした有機ＥＬ表示装置と同様に、閾値補正動作、移動度補正動作、およびブートストラップ動作を実行することができる。駆動トランジスタ１２１の電源供給端であるドレインをパルス駆動する点では図２に示した画素回路Ｐと同様であり、抵抗ロスが問題となる電源供給線１０５DSL に関して、スイッチ素子を介さずにテスト信号としての電源電圧（第１電位Ｖccや第２電位Ｖss）を供給可能にする前記実施形態を適用することで、同様の効果を享受できる。

なお、ここで説明した画素回路Ｐの変形例は、図２に示した構成に対して「双対の理」に従った変更を加えたものであるが、回路変更の手法はこれに限定されるものではない。閾値補正や移動度補正を実現するために、少なくとも、駆動トランジスタ１２１の電源供給端であるドレインをパルス駆動するものである限り、２ＴＲ構成であるか否かは不問でありトランジスタ数が３個以上であってもよく、それらの全てに、前述の本実施形態の各改善手法を適用できる。

また、図１や図１Ａでは、垂直駆動部１０３および水平駆動部１０６の双方に関してＣＯＧ搭載構成や周辺回路パネル外配置構成とする場合で示しているが、画素アレイ部１０２のＴＦＴを生成する工程にて何れか一方の駆動部の各ＴＦＴを同時に生成する仕組み（ＴＦＴ一体構成）にて作り込まれているものであってもよい。この場合、画素アレイ部１０２と別体である時点が存在することになるＴＦＴ一体構成とされない方の駆動部に関して、保護回路１４０やテストスイッチ回路１４２が設けられ、そのテストスイッチ回路１４２に関して、前述の簡易点灯検査時の電圧降下対策が適用されることになる。

また、前述の実施形態では、抵抗ロスが問題となる電源供給線１０５DSL に関して、テスト信号を供給する仕組みとの関係において、スイッチ素子を介さずにテスト信号としての電源電圧（第１電位Ｖccや第２電位Ｖss）を供給可能にする仕組みを示したが、前記実施形態の思想を適用可能な信号線は、電源供給線１０５DSL に限らない。たとえば、ＴＦＴ一体構成の場合やＣＯＧ実装後に端子部１０８を介してテスト信号を供給して検査を行なう仕組みの場合には、走査線以外の信号線（たとえば垂直駆動部１０３や水平駆動部１０６への信号線１９９に関しても、スイッチ素子を介さずにテスト信号を供給可能にする前記実施形態の仕組みを適用可能である。

さらには、特開２００６−２１５２１３号公報に示されているような５ＴＲ構成の場合においても、抵抗ロスが問題となる走査線などに関して、前記実施形態の思想を適用して、スイッチ素子を介さずにテスト信号を供給可能にする前記実施形態の仕組みを適用してもよい。ただし一般的には、５ＴＲ構成の場合の各種の走査線は、２ＴＲ構成の場合における電源供給線１０５DSL のように電源電流などの大電流が流れることはなく、抵抗ロス（トランジスタのオン抵抗や配線抵抗に起因する電圧降下）が問題となることは少ないと考えられる。そういった意味では、２ＴＲ構成において、前述の簡易点灯検査時の電圧降下対策の仕組みを電源供給線１０５DSL に適用することの効果が高いと言ってよい。

また、電圧降下対策のためにスイッチ素子を介さずにテスト信号を供給可能にする前記実施形態の仕組みそのものに関しては、表示素子の一例として電流駆動型の有機ＥＬ素子を駆動するための走査線にのみ適用可能なものではなく、液晶素子などの電圧駆動で発光する電気光学素子を駆動するための走査線などにも適用可能である。一般的には、液晶素子を駆動するための各種の走査線は抵抗ロスが問題となることは少ないと考えられるが、液晶表示装置における各種の信号線（走査線が典型例）に関して、前記実施形態の思想を適用して、スイッチ素子を介さずにテスト信号を供給する仕組みとしてもよい。この点は、５ＴＲ構成の場合においても、抵抗ロスが問題となる走査線に関して、前記実施形態の思想を適用可能であるのと同様である。

本発明に係る表示装置の一実施形態であるアクティブマトリクス型表示装置の構成の概略を示すブロック図（ＣＯＧ搭載構成）である。 本発明に係る表示装置の一実施形態であるアクティブマトリクス型表示装置の構成の概略を示すブロック図（周辺回路パネル外配置構成）である。 本実施形態の基本構成の画素回路と、当該画素回路を備えた有機ＥＬ表示装置の一実施形態を示す図である。 図２に示した本実施形態の画素回路に関する駆動タイミングの一例を説明するタイミングチャートである。 保護回路とテストスイッチ回路を別の回路素子で構成する仕組みを採用した場合の簡易点灯検査時および通常使用時の状態を示す図である。 保護回路の回路素子をテストスイッチ回路のスイッチ素子として兼用する仕組みを採用した場合の簡易点灯検査時および通常使用時の状態を示す図である。 図４に示す構成での簡易点灯検査時と通常時の状態を示した図である。 図４Ａに示す構成での簡易点灯検査時と通常時の状態を示した図である。 簡易点灯検査時にテスト信号がオンしているスイッチ素子を介して走査線に供給されることに起因する問題点を説明する図である。 簡易点灯検査時における電圧降下対策の第１実施形態の走査線部分のレイアウト例を示す図である。 図５に示す第１実施形態のレイアウト例を適用したときの効果を説明する図である。 簡易点灯検査時における電圧降下対策の第２実施形態の走査線部分のレイアウト例を示す図である。

符号の説明

１…表示装置、１００…表示パネル部、１０１…基板、１０２…画素アレイ部、１０３…垂直駆動部、１０４…書込走査部、１０４WS…書込走査線、１０５…駆動走査部、１０５DSL …電源供給線、１０６…水平駆動部、１０６HS…映像信号線、１０９…制御部、１２０…保持容量、１２１…駆動トランジスタ、１２５…サンプリングトランジスタ、１２７…有機ＥＬ素子、１４０Ｖ，１４０Ｈ…保護回路、１４２Ｖ，１４２Ｈ…テストスイッチ回路、２００…駆動信号生成部、２２０…映像信号処理部、３４２…パネル切出しライン（分離ライン）、３４４…延長端子、３４６，３４７…延長配線、３４８，３４９…簡易点灯検査用端子、Ｃel…寄生容量、Ｐ…画素回路

Claims (14)

1. 信号振幅に応じた表示を行なう電気光学素子を含む画素回路が行列状に配された画素アレイ部と、
   前記画素回路を駆動するための各種の信号を伝送する複数種類の信号線と
   を備え、さらに、
   前記複数種類の信号線の少なくとも１つの種類のものは、電気的接続端子を介して接続される信号供給用の回路から前記信号が供給されるように構成され、
   前記電気的接続端子を介して接続される信号供給用の回路から前記信号が供給される前記信号線の種類の内のスイッチ素子のオン抵抗や配線抵抗に起因する電圧降下が問題となる信号線に対しては、製造検査を行なうための検査装置から入力される当該信号線用のテスト信号をスイッチ素子を介さずに直接に供給可能にするための延長配線が形成されている
   ことを特徴とする表示装置。
2. 前記電気的接続端子を介して接続される信号供給用の回路から前記信号が供給される前記信号線の種類の内の前記電圧降下が問題となる信号線以外のものに対しては前記検査装置から入力される当該信号線用のテスト信号を供給可能にするスイッチ素子を有する
   ことを特徴とする請求項１に記載の表示装置。
3. 前記スイッチ素子は、前記電気的接続端子を介して接続される回路から前記信号が供給される前記信号線に印加される静電破壊からの保護を図る保護素子としても兼用される
   ことを特徴とする請求項２に記載の表示装置。
4. 前記延長配線は、分離ラインを境にして、前記信号線側とその反対側が電気的に分離されている
   ことを特徴とする請求項１に記載の表示装置。
5. 前記延長配線は、前記分離ラインを境にして、前記信号線側とは反対側が切り捨てられている
   ことを特徴とする請求項４に記載の表示装置。
6. 前記延長配線は、前記信号線と同一の配線層で同一の材料で形成されている
   ことを特徴とする請求項４に記載の表示装置。
7. 前記延長配線は、前記信号線とは別の配線層で形成されている
   ことを特徴とする請求項４に記載の表示装置。
8. 前記複数種類の信号線のそれぞれは、前記画素回路を走査する走査線である
   ことを特徴とする請求項１に記載の表示装置。
9. 前記画素アレイ部は、駆動電流を生成する駆動トランジスタ、前記駆動トランジスタの出力端に接続された電気光学素子、映像信号の信号振幅に応じた情報を保持する保持容量、および前記信号振幅に応じた情報を前記保持容量に書き込むサンプリングトランジスタを具備し、前記保持容量に保持された情報に基づく駆動電流を前記駆動トランジスタで生成して前記電気光学素子に流すことで当該電気光学素子が発光する前記画素回路が行列状に配置されており、
   前記画素回路を走査して前記保持容量に前記信号振幅に応じた情報を書き込むための書込走査パルスを書込走査線を介して前記サンプリングトランジスタに出力する書込走査部、前記書込走査部での前記走査に合わせて駆動電流を前記電気光学素子に流すために使用される第１電位および前記第１電位とは異なる第２電位を切り替えて前記駆動トランジスタの電源供給端に電源供給線を介して供給する駆動走査部、あるいは前記書込走査部での前記走査に合わせて基準電位と信号電位で切り替わる映像信号を映像信号線を介して前記サンプリングトランジスタに供給する水平駆動部を具備する制御部が前記画素アレイ部の近傍に配置されるように構成されており、
   前記駆動電流を一定に維持する駆動信号一定化回路が、前記書込走査部、前記水平駆動部、および前記駆動走査部の制御の元で、前記第１電位に対応する電圧が前記駆動トランジスタの前記電源供給端に供給されかつ前記基準電位が前記サンプリングトランジスタに供給されている時間帯で前記サンプリングトランジスタを導通させることで前記駆動トランジスタの閾値電圧に対応する電圧を前記保持容量に保持させる閾値補正機能を実現するように構成され、
   少なくとも前記駆動走査部は前記電気的接続端子を介して前記電源供給線に接続可能に構成されており、かつ前記延長配線が形成される前記電圧降下が問題となる信号線は前記電源供給線である
   ことを特徴とする請求項８に記載の表示装置。
10. 信号振幅に応じた表示を行なう電気光学素子を含む画素回路が行列状に配された画素アレイ部と、前記画素回路を駆動するための各種の信号を伝送する複数種類の信号線とを備えた表示装置の製造方法であって、
    電気的接続端子を介して接続される信号供給用の回路から前記信号が供給される前記信号線の種類の内のスイッチ素子のオン抵抗や配線抵抗に起因する電圧降下が問題となるものと同一種類の各信号線に対しては、製造検査を行なうための検査装置から入力される当該信号線用のテスト信号をスイッチ素子を介さずに直接に供給可能にするための各延長配線を分離ラインを跨いで、また、前記電圧降下が問題となる信号線と同一種類の各信号線に前記テスト信号を共通に供給するための検査用端子を前記分離ラインを境にして前記信号線側とは反対側に、各延長配線と前記検査用端子が電気的な接続がとられるように形成し、
    前記製造検査の完了後には、前記延長配線を、前記分離ラインを境にして、前記信号線側とその反対側の前記検査用端子側を電気的に分離する
    ことを特徴とする表示装置の製造方法。
11. 前記製造検査の完了後には、前記分離ラインを境にして、前記延長配線の前記信号線側とは反対側を切り捨てる
    ことを特徴とする請求項１０に記載の表示装置の製造方法。
12. 前記電気的接続端子を介して接続される回路から前記信号が供給される前記信号線の種類の他方に対しては前記検査装置から入力される当該信号線用のテスト信号を供給可能にするスイッチ素子を形成する
    ことを特徴とする請求項１０に記載の表示装置の製造方法。
13. 前記延長配線を前記信号線と同一の配線層で同一の材料で形成するとともに、前記分離ラインを境にして前記信号線とは反対側に前記延長配線ごとに延長端子を前記信号線および前記延長配線と同一の配線層で同一の材料で形成し、
    前記検査用端子を、各延長端子との電気的な接続がとられるように、前記信号線、前記延長配線、および前記延長端子とは別の配線層で形成する
    ことを特徴とする請求項１０に記載の表示装置の製造方法。
14. 前記分離ラインを境にして前記信号線とは反対側に前記検査用端子を前記信号線と同一の配線層で同一の材料で形成し、
    各延長配線を、前記検査用端子との電気的な接続がとられるように、前記信号線および前記検査用端子とは別の配線層で形成する
    ことを特徴とする請求項１０に記載の表示装置の製造方法。

Images