JP5359073B2 - 表示装置 - Google Patents

Description

本発明は、電気光学素子（表示素子や発光素子とも称される）を具備する画素回路（画素とも称される）を有する表示装置に関する。より詳細には、駆動信号の大小によって輝度が変化する電流駆動型の電気光学素子を表示素子として有し、画素回路ごとに能動素子を有して当該能動素子によって画素単位で表示駆動が行なわれる表示装置に関する。

画素の表示素子として、印加される電圧や流れる電流によって輝度が変化する電気光学素子を用いた表示装置がある。たとえば、印加される電圧によって輝度が変化する電気光学素子としては液晶表示素子が代表例であり、流れる電流によって輝度が変化する電気光学素子としては、有機エレクトロルミネッセンス（Organic Electro Luminescence, 有機ＥＬ, Organic Light Emitting Diode, OLED；以下、有機ＥＬと記す） 素子が代表例である。後者の有機ＥＬ素子を用いた有機ＥＬ表示装置は、画素の表示素子として、自発光素子である電気光学素子を用いたいわゆる自発光型の表示装置である。

有機ＥＬ素子は下部電極と上部電極との間に有機正孔輸送層や有機発光層を積層させてなる有機薄膜（有機層）を設けてなり、有機薄膜に電界をかけると発光する現象を利用した電気光学素子であり、有機ＥＬ素子を流れる電流値を制御することで発色の階調を得ている。

有機ＥＬ素子は比較的低い印加電圧（たとえば１０Ｖ以下）で駆動できるため低消費電力である。また有機ＥＬ素子は自ら光を発する自発光素子であるため、液晶表示装置では必要とされるバックライトなどの補助照明部材を必要とせず、軽量化および薄型化が容易である。さらに、有機ＥＬ素子の応答速度は非常に高速である（たとえば数μｓ程度）ので、動画表示時の残像が発生しない。これらの利点があることから、電気光学素子として有機ＥＬ素子を用いた平面自発光型の表示装置の開発が近年盛んになっている。

ところで、液晶表示素子を用いた液晶表示装置や有機ＥＬ素子を用いた有機ＥＬ表示装置を始めとする電気光学素子を用いた表示装置においては、その駆動方式として、単純（パッシブ）マトリクス方式とアクティブマトリクス方式とを採ることができる。ただし、単純マトリクス方式の表示装置は、構造が単純であるもの、大型でかつ高精細の表示装置の実現が難しいなどの問題がある。

このため、近年、画素内部の発光素子に供給する画素信号を、同様に画素内部に設けた能動素子、たとえば絶縁ゲート型電界効果トランジスタ（一般には、薄膜トランジスタ(Thin Film Transistor ;ＴＦＴ)をスイッチングトランジスタとして使用して制御するアクティブマトリクス方式の開発が盛んに行なわれている。

ここで、画素回路内の電気光学素子を発光させる際には、映像信号線を介して供給される入力画像信号をスイッチングトランジスタ（サンプリングトランジスタと称する）で駆動トランジスタのゲート端（制御入力端子）に設けられた保持容量（画素容量とも称する）に取り込み、取り込んだ入力画像信号に応じた駆動信号を電気光学素子に供給する。

電気光学素子として液晶表示素子を用いる液晶表示装置では、液晶表示素子が電圧駆動型の素子であることから、保持容量に取り込んだ入力画像信号に応じた電圧信号そのもので液晶表示素子を駆動する。これに対して、電気光学素子として有機ＥＬ素子などの電流駆動型の素子を用いる有機ＥＬ表示装置では、保持容量に取り込んだ入力画像信号に応じた駆動信号（電圧信号）を駆動トランジスタで電流信号に変換して、その駆動電流を有機ＥＬ素子などに供給する。

有機ＥＬ素子を代表例とする電流駆動型の電気光学素子では、駆動電流値が異なると発光輝度も異なる。よって、安定した輝度で発光させるためには、安定した駆動電流を電気光学素子に供給することが肝要となる。たとえば、有機ＥＬ素子に駆動電流を供給する駆動方式としては、定電流駆動方式と定電圧駆動方式とに大別できる（周知の技術であるので、ここでは公知文献の提示はしない）。

有機ＥＬ素子の電圧−電流特性は傾きの大きい特性を有するので、定電圧駆動を行なうと、僅かな電圧のばらつきや素子特性のばらつきが大きな電流のばらつきを生じ大きな輝度ばらつきをもたらす。よって、一般的には、駆動トランジスタを飽和領域で使用する定電流駆動が用いられる。もちろん、定電流駆動でも、電流変動があれば輝度ばらつきを招くが、小さな電流ばらつきであれば小さな輝度ばらつきしか生じない。

逆に言えば、定電流駆動方式であっても、電気光学素子の発光輝度が不変であるためには、入力画像信号に応じて保持容量に書き込まれ保持される駆動信号が一定であることが重要となる。たとえば、有機ＥＬ素子の発光輝度が不変であるためには、入力画像信号に応じた駆動電流が一定であることが重要となる。

ところが、プロセス変動により電気光学素子を駆動する能動素子（駆動トランジスタ）の閾値電圧や移動度がばらついてしまう。また、有機ＥＬ素子などの電気光学素子の特性が経時的に変動する。このような駆動用の能動素子の特性ばらつきや電気光学素子の特性変動があると、定電流駆動方式であっても、発光輝度に影響を与えてしまう。

このため、表示装置の画面全体に亘って発光輝度を均一に制御するため、各画素回路内で上述した駆動用の能動素子や電気光学素子の特性変動に起因する輝度変動を補正するための仕組みが種々検討されている。

特開２００６−２１５２１３号公報

たとえば、特許文献１に記載の仕組みでは、有機ＥＬ素子用の画素回路として、駆動トランジスタの閾値電圧にばらつきや経時変化があった場合でも駆動電流を一定にするための閾値補正機能や、駆動トランジスタの移動度にばらつきや経時変化があった場合でも駆動電流を一定にするための移動度補正機能や、有機ＥＬ素子の電流−電圧特性に経時変化があった場合でも駆動電流を一定にするためのブートストラップ機能が提案されている。

しかしながら、有機ＥＬ素子を始めとする電気光学素子は一般的に薄膜で形成されている素子であるため、たとえば、パネル製造時に埃（ダスト）などの異物が付着することで素子が損傷した場合、発光が正常になされない滅点（光らない点）となり、パネルに画素欠陥が生じてしまい歩留まり低下の原因となる。このような表示上の欠陥は、表示装置の良品率を高める上で阻害要因となっており、表示装置の低コスト化を阻む。また、使用時に、何らかの原因で滅点となると、表示品質を損ねる。

本発明は、上記事情に鑑みてなされたもので、発光が正常になされない滅点を目立たなくすることのできる仕組みを提供することを目的とする。

本発明に係る表示装置の一形態は、信号振幅に応じた表示を行なう電流駆動型の電気光学素子および当該電気光学素子を駆動する駆動トランジスタを含む画素回路を画素アレイ部に備える。

本発明に係る表示装置の一形態は、好ましくは、閾値補正や移動度補正あるいはブートストラップなど駆動電流を一定に維持する駆動信号一定化回路をさらに備えているものとするのがよい。

なお、２ＴＲ駆動構成における閾値補正に当たっては、制御部には、書込走査部での走査に合わせて各画素回路に、駆動電流を電気光学素子に流すために使用される第１電位と第１電位とは異なる第２電位とを切り替えて出力する駆動走査部を設け、また水平駆動部は、基準電位と信号電位で切り替わる映像信号をサンプリングトランジスタに供給するものとする。そして、駆動信号一定化回路は、書込走査部、水平駆動部、および駆動走査部の制御の元で、駆動トランジスタの電源供給端子に第１電位に対応する電圧が供給され、かつサンプリングトランジスタに映像信号における基準電位が供給されている時間帯でサンプリングトランジスタを導通させることで閾値補正動作を行なうように制御するのがよい。

ここで、駆動電流を一定に維持する駆動信号一定化回路を設けて、閾値補正機能や移動度補正機能あるいはブートストラップ機能などを働かせたとしても、電気光学素子が損傷した場合、発光が正常になされない滅点となり、パネル製造の歩留まり低下や表示品質の低下を招く。

そこで、本発明に係る表示装置の一形態における特徴的な事項として、１つの画素回路内には、駆動トランジスタからの駆動電流を分流した電流が供給される複数の電気光学素子を設ける。各電気光学素子を有する部分を分割画素と称する。

加えて、全ての分割画素の電気光学素子に対しては、それぞれ１つの駆動トランジスタおよび保持容量が共通に使用されるように構成するのが望ましいが、２つ以上の駆動トランジスタ及び保持容量が使用されるように構成されていてもよい。さらに、オン／オフ制御が可能なスイッチ素子を、駆動トランジスタと各分割画素の電気光学素子の共通電位点との間の駆動電流の経路上に、分割画素を選択的に有効とすることができるように配置する。

「分割画素を選択的に有効とする」とは、複数の分割画素の任意の組合せにおいて、組別に独立して選択し得る構成である限りどのようにスイッチ素子を配置・接続しても構わない。最も好ましい態様は、分割した各分割画素（つまり電気光学素子）のそれぞれを１つずつ選択し得るように構成するものある。このためには、分割画素ごとに、駆動トランジスタと各分割画素の電気光学素子の共通電位点との間の駆動電流の経路上に、オン／オフ制御が可能なスイッチ素子を配置する。

次に、第１の観点からの滅点対策の動作手法として、先ず、分割画素ごとに、駆動トランジスタと各分割画素の電気光学素子の共通電位点との間の駆動電流の経路上に、スイッチ素子が配置された構造を採用する。また、各スイッチ素子を独立にオン／オフ制御可能とするべく、画素アレイ部の画素回路ごとに制御信号を独立に制御可能に構成する。

そして、表示装置の製造時には、画素回路を動作させてスイッチ素子の選択動作により滅点素子の有無およびその場所を特定し、滅点素子に関してはスイッチ素子をオフさせることで、滅点素子を残りの正常な電気光学素子（正常素子と称する）から電気的に分離する。この処理を、滅点素子をリペアすると称する。その後の通常動作時には、残りの正常素子にて表示を行なうべく、スイッチ素子をオンさせて使用する。

つまり、１画素に、複数の分割画素（つまり電気光学素子）と、各分割画素を独立して発光させ得るスイッチ素子を分割画素ごとに駆動電流の経路上に設けることで、スイッチ素子のオン／オフの動作によって滅点素子を特定する。滅点素子を特定したら、スイッチ素子をオフさせることでその滅点素子をリペアして残りの正常素子にて表示を行なうことで、画素が完全に滅点化することを防ぐのである。

また、第２の観点からの滅点対策の動作手法として、発光期間において、分割画素のそれぞれに設けたスイッチ素子の何れか一方の組のみを選択し全ての発光期間において固定的に使用して発光させる。何れの組を選択するかの判定基準は、この滅点対策の動作手法を適用しない場合よりも滅点数がより少なくなる組合せ（好ましくは最も少なくなる何れか１つ）、あるいは、滅点数が規格内となる組合せ（好ましくは１つの分割画素）とする。

また、第３の観点からの滅点対策の動作手法として、発光期間において、複数の分割画素を、所定の組合せで（好ましくは分割画素別に）、時分割で制御する。

本発明の一形態によれば、スイッチ素子のオン／オフ制御を利用することで、発光が正常になされない滅点を目立たなくすることができ、製造歩留まりを向上させることができる。

たとえば、第１の観点からの滅点対策の動作手法を適用した場合、スイッチ素子をオフさせることで滅点素子を正常な残りの分割画素の電気光学素子と電気的に切り離すことができ、他の正常な分割画素の電気光学素子で表示すれば、見かけ上、点欠陥として見えないという効果を享受でき、１画素が完全に滅点化することを防ぐことができる。

また、第２の観点からの滅点対策の動作手法を適用した場合、滅点をリペアしなくても、この滅点対策の動作手法を適用しない場合よりも滅点数が少ない状態で使用できる。

また、第３の観点からの滅点対策の動作手法を適用した場合、滅点の検査やリペアをしなくても、分割画素の滅点位置が時間的かつ空間的に平均化されるので、画素に滅点の分割画素が存在することの視認性を低下させることができる。

また、１画素を複数の分割画素に分けるに当たり、全ての分割画素の電気光学素子に対して、それぞれ１つの駆動トランジスタおよび保持容量を共通に使用するので、画素回路内に増加する素子数が少ないため、高歩留まり化が実現できる。

ここで、閾値補正機能およびそれに先立つ閾値補正準備機能（初期化機能）や移動度補正機能を実現するに当たって、駆動トランジスタの電源供給端を第１電位と第２電位との間で遷移させる、つまり電源電圧をスイッチングパルスとして使用することが有効に機能する。すなわち、閾値補正機能や移動度補正機能を組み込むため、各画素回路の駆動トランジスタに供給する電源電圧をスイッチングパルスとして使用すると、補正用のスイッチングトランジスタやその制御入力端を制御する走査線が不要になる。

結果として、２ＴＲ駆動の構成をベースとして各トランジスタの駆動タイミングなどの変形を加えるだけでよく、画素回路の構成素子数と配線本数が大幅に削減でき、画素アレイ部を縮小することができ、表示装置の高精細化を達成し易くなる。画素回路の簡素化を図りつつ、滅点によるパネルの歩留まり低下を防止することができる。素子数や配線数が少ないため高精細化に適しており、高精細の表示が求められる小型の表示装置を容易に実現できる。

以下、図面を参照して本発明の実施形態について詳細に説明する。

＜表示装置の全体概要＞
図１および図１Ａは、本発明に係る表示装置の一実施形態であるアクティブマトリクス型表示装置の構成の概略を示すブロック図である。本実施形態では、たとえば画素の表示素子（電気光学素子、発光素子）として有機ＥＬ素子を、能動素子としてポリシリコン薄膜トランジスタ（ＴＦＴ；Thin Film Transistor）をそれぞれ用い、薄膜トランジスタを形成した半導体基板上に有機ＥＬ素子を形成してなるアクティブマトリクス型有機ＥＬディスプレイ（以下「有機ＥＬ表示装置」と称する）に適用した場合を例に説明する。

なお、以下においては、画素の表示素子として有機ＥＬ素子を例に具体的に説明するが、これは一例であって、対象となる表示素子は有機ＥＬ素子に限らない。一般的に電流駆動で発光する表示素子の全てに、後述する全ての実施形態が同様に適用できる。

図１に示す第１構成例は、滅点検査や本実施形態特有の駆動を行なうための制御信号を生成する走査回路を有機ＥＬ表示装置１のパネル内に搭載した構成であり、図１Ａに示す第２構成例は、滅点検査や本実施形態特有の駆動を行なうための制御信号を生成する走査回路を有機ＥＬ表示装置１の外部に用意する、いわゆる治具対応の構成である。

図１および図１Ａに示すように、有機ＥＬ表示装置１は、複数の表示素子としての有機ＥＬ素子（図示せず）を持った画素回路（画素とも称される）Ｐが表示アスペクト比である縦横比がＸ：Ｙ（たとえば９：１６）の有効映像領域を構成するように配置された表示パネル部１００と、この表示パネル部１００を駆動制御する種々のパルス信号を発するパネル制御部の一例である駆動信号生成部２００と、映像信号処理部３００を備えている。駆動信号生成部２００と映像信号処理部３００とは、１チップのＩＣ（Integrated Circuit；半導体集積回路）に内蔵されている。

製品形態としては、図示のように、表示パネル部１００、駆動信号生成部２００、および映像信号処理部３００の全てを備えたモジュール（複合部品）形態の有機ＥＬ表示装置１として提供されることに限らず、たとえば、表示パネル部１００のみで有機ＥＬ表示装置１として提供することも可能である。また、このような有機ＥＬ表示装置１は、半導体メモリやミニディスク（ＭＤ）やカセットテープなどの記録媒体を利用した携帯型の音楽プレイヤーやその他の電子機器の表示部に利用される。

表示パネル部１００は、基板１０１の上に、画素回路Ｐがｎ行×ｍ列のマトリクス状に配列された画素アレイ部１０２と、画素回路Ｐを垂直方向に走査する垂直駆動部１０３と、画素回路Ｐを水平方向に走査する水平駆動部（水平セレクタあるいはデータ線駆動部とも称される）１０６と、外部接続用の端子部（パッド部）１０８などが集積形成されている。すなわち、垂直駆動部１０３や水平駆動部１０６などの周辺駆動回路が、画素アレイ部１０２と同一の基板１０１上に形成された構成となっている。

垂直駆動部１０３としては、たとえば、書込走査部（ライトスキャナＷＳ；Write Scan）１０４や電源供給能力を有する電源スキャナとして機能する駆動走査部（ドライブスキャナＤＳ；Drive Scan）１０５を有する。

垂直駆動部１０３と水平駆動部１０６とで、信号電位の保持容量への書込みや、閾値補正動作や、移動度補正動作や、ブートストラップ動作を制御する制御部１０９が構成される。

図示した垂直駆動部１０３および対応する走査線の構成は、画素回路Ｐが後述する本実施形態の２ＴＲ構成の場合に適合させて示したものであるが、画素回路Ｐの構成によっては、その他の走査部が設けられることもある。

画素アレイ部１０２は、一例として、図示する左右方向の一方側もしくは両側から書込走査部１０４および駆動走査部１０５で駆動され、かつ図示する上下方向の一方側もしくは両側から水平駆動部１０６で駆動されるようになっている。

端子部１０８には、有機ＥＬ表示装置１の外部に配された駆動信号生成部２００から、種々のパルス信号が供給されるようになっている。また同様に、映像信号処理部３００から映像信号Ｖsig が供給されるようになっている。カラー表示対応の場合には、色別（本例ではＲ（赤），Ｇ（緑），Ｂ（青）の３原色）の映像信号Ｖsig_Ｒ，Ｇ，Ｂが供給される。

一例としては、垂直駆動用のパルス信号として、垂直方向の書込み開始パルスの一例であるシフトスタートパルスSPDS，SPWSや垂直走査クロックCKDS，CKWSなど必要なパルス信号が供給される。また、水平駆動用のパルス信号として、水平方向の書込み開始パルスの一例である水平スタートパルスSPH や水平走査クロックCKH など必要なパルス信号が供給される。

端子部１０８の各端子は、配線１９９を介して、垂直駆動部１０３や水平駆動部１０６に接続されるようになっている。たとえば、端子部１０８に供給された各パルスは、必要に応じて図示を割愛したレベルシフタ部で電圧レベルを内部的に調整した後、バッファを介して垂直駆動部１０３の各部や水平駆動部１０６に供給される。

画素アレイ部１０２は、図示を割愛するが（詳細は後述する）、表示素子としての有機ＥＬ素子に対して画素トランジスタが設けられた画素回路Ｐが行列状に２次元配置され、この画素配列に対して行ごとに走査線が配線されるとともに、列ごとに信号線が配線された構成となっている。

たとえば、画素アレイ部１０２には、垂直走査側の各走査線（書込走査線１０４WSおよび電源供給線１０５DSL ）と水平走査側の走査線である映像信号線（データ線）１０６HSが形成されている。垂直走査と水平走査の各走査線の交差部分には図示を割愛した有機ＥＬ素子とこれを駆動する薄膜トランジスタ（ＴＦＴ；Thin Film Transistor）が形成される。有機ＥＬ素子と薄膜トランジスタの組み合わせで画素回路Ｐを構成する。

具体的には、マトリクス状に配列された各画素回路Ｐに対しては、書込走査部１０４によって書込駆動パルスWSで駆動されるｎ行分の書込走査線１０４WS_1〜１０４WS_nおよび駆動走査部１０５によって電源駆動パルスDSL で駆動されるｎ行分の電源供給線１０５DSL_1 〜１０５DSL_n が画素行ごとに配線される。

書込走査部１０４および駆動走査部１０５は、駆動信号生成部２００から供給される垂直駆動系のパルス信号に基づき、書込走査線１０４WSおよび電源供給線１０５DSL を介して各画素回路Ｐを順次選択する。水平駆動部１０６は、駆動信号生成部２００から供給される水平駆動系のパルス信号に基づき、選択された画素回路Ｐに対し映像信号線１０６HSを介して映像信号Ｖsig の内の所定電位をサンプリングして保持容量に書き込ませる。

本実施形態の有機ＥＬ表示装置１においては、線順次駆動や面順次駆動あるいはその他の方式での駆動が可能になっており、たとえば、垂直駆動部１０３の書込走査部１０４および駆動走査部１０５は行単位で画素アレイ部１０２を走査するとともに、これに同期して水平駆動部１０６が、画像信号を、１水平ライン分を同時に、画素アレイ部１０２に書き込む。

水平駆動部１０６は、全列の映像信号線１０６HS上に設けられた図示を割愛したスイッチを一斉にオンさせるドライバ回路を備えて構成され、映像信号処理部３００から入力される画素信号を、垂直駆動部１０３によって選択された行の１ライン分の全ての画素回路Ｐに同時に書き込むべく、全列の映像信号線１０６HS上に設けられた図示を割愛したスイッチを一斉にオンさせる。

垂直駆動部１０３の各部は、論理ゲートの組合せ（ラッチも含む）によって構成され、画素アレイ部１０２の各画素回路Ｐを行単位で選択する。なお、図１では、画素アレイ部１０２の一方側にのみ垂直駆動部１０３を配置する構成を示しているが、画素アレイ部１０２を挟んで左右両側に垂直駆動部１０３を配置する構成を採ることも可能である。

同様に、図１では、画素アレイ部１０２の一方側にのみ水平駆動部１０６を配置する構成を示しているが、画素アレイ部１０２を挟んで上下両側に水平駆動部１０６を配置する構成を採ることも可能である。

ここで、本実施形態の有機ＥＬ表示装置１は、詳細は後述するが、画素回路Ｐの構成として、有機ＥＬ素子がダストなどの欠陥によって滅点（発光しない画素）となってしまった場合の対応を採る。これに対応して、有機ＥＬ表示装置１としては、滅点検査や本実施形態特有の駆動を行なうための制御信号を生成するための機構を備える。

たとえば、図１に示す第１構成例では、滅点検査や本実施形態特有の駆動を行なうための制御信号を生成する制御信号生成部３２３を表示パネル部１００に搭載している。制御信号生成部３２３には、制御信号Tcnt_k用のシフトスタートパルスSPTSや走査クロックCKTSなどの必要なパルス信号が供給される。制御信号生成部３２３は、シフトスタートパルスSPTSや走査クロックCKTSなどに基づき、各画素回路Ｐへ供給する制御信号Tcnt_kを生成する。

一方、図１Ａに示す第２構成例では、各画素回路Ｐへ供給する制御信号Tcnt_kを表示パネル部１００の外部から受け取る端子部３２４を有する。そして、装置外に検査治具として、制御信号生成部３２３と同様の機能を持つ制御信号生成装置３２５を用意する構成にしている。

制御信号生成部３２３を表示パネル部１００に備える第１構成例では、製造ライン上には制御信号生成装置３２５が不要であり、滅点素子の特定作業を有機ＥＬ表示装置１単独で行なうことができる利点がある。たとえば、滅点素子の特定作業は、表示パネル部１００上の全ての画素回路Ｐについて行なう必要があるので時間が掛るが概ね一定している。一方、滅点箇所のリペア作業は滅点数次第であり、たとえば数個であれば、滅点素子の特定作業に比べて遙かに短時間で済む。

こういった点においては、製造時のクリティカルパスを滅点箇所のリペア工程に限定するべく、制御信号生成装置３２５を多数備える製造設備にすることが考えられる。その延長線として、有機ＥＬ表示装置１そのものに制御信号生成装置３２５と同機能の制御信号生成部３２３を備えるようにすることが考えられる。

一方、制御信号生成部３２３を有機ＥＬ表示装置１ごとに備えるのは、パネルコストがアップしてしまう難点がある。その対応として、有機ＥＬ表示装置１には端子部３２４を設けておき、制御信号生成装置３２５を製造ライン上に多数用意することが考えられる。他方、制御信号生成部３２３を有機ＥＬ表示装置１ごとに備えると、制御信号Tcnt_kを制御することで、本実施形態特有の駆動を行なうことができる。

制御信号生成部３２３や制御信号生成装置３２５にて生成された制御信号Tcnt_k用の各画素回路Ｐに対する配線は、たとえば同一行（もしくは同一列）の全ての画素回路Ｐに対して共通に制御信号Tcnt_kを供給する行走査線（もしくは列走査線）にしてもよい。あるいは、各画素回路Ｐの検査対象の有機ＥＬ素子を個別に選択するべく、行走査線と列走査線の双方を用意してもよい。制御信号生成部３２３を有機ＥＬ表示装置１ごとに備え、制御信号Tcnt_kを制御することで本実施形態特有の駆動を行なう際には、どのような走査線の配線形態を採っているか次第で、適用可能な駆動方式が異なる。

＜画素回路＞
図２は、図１に示した有機ＥＬ表示装置１を構成する本実施形態の画素回路Ｐに対する第１比較例を示す図である。なお、表示パネル部１００の基板１０１上において画素回路Ｐの周辺部に設けられた垂直駆動部１０３と水平駆動部１０６も合わせて示している。図３は、本実施形態の画素回路Ｐに対する第２比較例を示す図である。なお、表示パネル部１００の基板１０１上において画素回路Ｐの周辺部に設けられた垂直駆動部１０３と水平駆動部１０６も合わせて示している。図４は有機ＥＬ素子や駆動トランジスタの動作点を説明する図である。図４Ａは、有機ＥＬ素子や駆動トランジスタの特性ばらつきが駆動電流Ｉdsに与える影響を説明する図である。

図５は、本実施形態の画素回路Ｐに対する第３比較例を示す図である。なお、表示パネル部１００の基板１０１上において画素回路Ｐの周辺部に設けられた垂直駆動部１０３と水平駆動部１０６も合わせて示している。後述する本実施形態の画素回路ＰにおけるＥＬ駆動回路は、第３比較例の画素回路Ｐにおける少なくとも保持容量１２０と駆動トランジスタ１２１を具備したＥＬ駆動回路をベースとする。そういった意味では、第３比較例の画素回路Ｐは、事実上、本実施形態の画素回路ＰのＥＬ駆動回路と同様の回路構造を持つと言っても過言ではない。

＜比較例の画素回路：第１例＞
図２に示すように、第１比較例の画素回路Ｐは、基本的にｐチャネル型の薄膜電界効果トランジスタ（ＴＦＴ）でドライブトランジスタが構成されている点に特徴を有する。また、ドライブトランジスタの他に走査用に２つのトランジスタを使用した３Ｔｒ駆動の構成を採っている。

具体的には、第１比較例の画素回路Ｐは、ｐチャネル型の駆動トランジスタ１２１、アクティブＬの駆動パルスが供給されるｐチャネル型の発光制御トランジスタ１２２、アクティブＨの駆動パルスが供給されるｎチャネル型のサンプリングトランジスタ１２５、電流が流れることで発光する電気光学素子（発光素子）の一例である有機ＥＬ素子１２７、および保持容量（画素容量とも称される）１２０を有する。なお、最も単純な回路として、発光制御トランジスタ１２２を取り外した２Ｔｒ駆動の構成を採ることもできる。この場合、有機ＥＬ表示装置１としては駆動走査部１０５を取り外した構成を採る。

駆動トランジスタ１２１は、制御入力端子であるゲート端に供給される電位に応じた駆動電流を有機ＥＬ素子１２７に供給するようになっている。一般に、有機ＥＬ素子１２７は整流性があるためダイオードの記号で表わしている。なお、有機ＥＬ素子１２７には、寄生容量Ｃelが存在する。図では、寄生容量Ｃelを有機ＥＬ素子１２７と並列に示す。

サンプリングトランジスタ１２５は、駆動トランジスタ１２１のゲート端（制御入力端子）側に設けられたスイッチングトランジスタであり、また、発光制御トランジスタ１２２もスイッチングトランジスタである。なお、一般的には、サンプリングトランジスタ１２５はアクティブＬの駆動パルスが供給されるｐチャネル型に置き換えることもできる。発光制御トランジスタ１２２はアクティブＨの駆動パルスが供給されるｎチャネル型に置き換えることもできる。

画素回路Ｐは、垂直走査系統の走査線（書込走査線１０４WSおよび電源供給線１０５DS）と水平走査系統の走査線である映像信号線１０６HSの交差部に配されている。書込走査部１０４からの書込走査線１０４WSは、サンプリングトランジスタ１２５のゲート端に接続され、駆動走査部１０５からの駆動走査線１０５DSは発光制御トランジスタ１２２のゲート端に接続されている。

サンプリングトランジスタ１２５は、ソース端を信号入力端として映像信号線１０６HSに接続され、ドレイン端を信号出力端として駆動トランジスタ１２１のゲート端に接続され、その接続点と第２電源電位Ｖc2（たとえば正電源電圧、第１電源電位Ｖc1と同じでもよい）との間に保持容量１２０が設けられている。括弧書きで示すように、サンプリングトランジスタ１２５は、ソース端とドレイン端とを逆転させ、ドレイン端を信号入力端として映像信号線１０６HSに接続し、ソース端を信号出力端として駆動トランジスタ１２１のゲート端に接続することもできる。

駆動トランジスタ１２１、発光制御トランジスタ１２２、および有機ＥＬ素子１２７は、第１電源電位Ｖc1（たとえば正電源電圧）と基準電位の一例である接地電位GND の間で、この順に直列に接続されている。具体的には、駆動トランジスタ１２１は、ソース端が第１電源電位Ｖc1に接続され、ドレイン端が発光制御トランジスタ１２２のソース端に接続されている。発光制御トランジスタ１２２のドレイン端が、有機ＥＬ素子１２７のアノード端に接続され、有機ＥＬ素子１２７のカソード端が、全画素共通の配線（カソード共通配線１２７Ｋ）に接続されている。カソード共通配線１２７Ｋのカソード電位Ｖcathは、たとえば接地電位GND とされる。

図２に示した３Ｔｒ駆動や図示を割愛した２Ｔｒ駆動の何れにおいても、有機ＥＬ素子１２７は電流発光素子のため、有機ＥＬ素子１２７に流れる電流量をコントロールすることで発色の諧調を得る。このため、駆動トランジスタ１２１のゲート端への印加電圧を変化させ、保持容量１２０に保持されるゲート・ソース間電圧Ｖgsを変化させることで、有機ＥＬ素子１２７に流れる電流値をコントロールする。この際には、映像信号線１０６HSから供給される映像信号Ｖsig の電位（映像信号線電位）を信号電位とする。なお、階調を示す信号振幅はＶinとする。

具体的には、まず書込走査部１０４からアクティブＨの書込駆動パルスWSを供給して書込走査線１０４WSを選択状態とし、水平駆動部１０６から映像信号線１０６HSに信号電位を印加すると、ｎチャネル型のサンプリングトランジスタ１２５が導通して、信号電位が駆動トランジスタ１２１のゲート端の電位となり、信号振幅Ｖinに対応する情報が保持容量１２０に書き込まれる。

続いて、書込駆動パルスWSをインアクティブ（本例ではＬレベル）にして書込走査線１０４WSを非選択状態とすると、映像信号線１０６HSと駆動トランジスタ１２１とは電気的に切り離されるが、駆動トランジスタ１２１のゲート・ソース間電圧Ｖgsは保持容量１２０によって、原理的には、安定に保持される。

続いて、駆動走査部１０５からアクティブＬの走査駆動パルスDSを供給して駆動走査線１０５DSを選択状態にすると、ｐチャネル型の発光制御トランジスタ１２２が導通し、第１電源電位Ｖc1から接地電位GND に向かって駆動電流が駆動トランジスタ１２１、発光制御トランジスタ１２２、および有機ＥＬ素子１２７を流れる。

次に、走査駆動パルスDSをインアクティブ（本例ではＨレベル）にして駆動走査線１０５DSを非選択状態とすると、発光制御トランジスタ１２２がオフし、駆動電流は流れなくなる。発光制御トランジスタ１２２は、１フィールド期間に占める有機ＥＬ素子１２７の発光時間（デューティ）を制御するために挿入されたものであり、先にも述べたことから推測されるように、画素回路Ｐとしては、当該発光制御トランジスタ１２２を備えていることは必須ではない。

駆動トランジスタ１２１および有機ＥＬ素子１２７に流れる電流は、保持容量１２０に保持されている駆動トランジスタ１２１のゲート・ソース間電圧Ｖgsに応じた値となり、有機ＥＬ素子１２７はその電流値に応じた輝度で発光し続ける。

このように、書込走査線１０４WSを選択して映像信号線１０６HSに与えられた映像信号Ｖsig を画素回路Ｐの内部に伝える動作を、「書込み」あるいは「サンプリング」と呼ぶ。一度信号の書込みを行なえば、次に書き換えられるまでの間、有機ＥＬ素子１２７は一定の輝度で発光を続ける。

第１比較例の画素回路Ｐでは、駆動トランジスタ１２１のゲート端に供給する印加電圧を信号振幅Ｖinに応じて変化させることで、ＥＬ有機ＥＬ素子１２７に流れる電流値を制御している。このとき、ｐチャネル型の駆動トランジスタ１２１のソース端は第１電源電位Ｖc1に接続されており、この駆動トランジスタ１２１は常に飽和領域で動作している。

＜比較例の画素回路：第２例＞
次に、本実施形態の画素回路Ｐの特徴を説明する上での比較例として、図３に示す第２比較例の画素回路Ｐについて説明する。第２比較例の画素回路Ｐを画素アレイ部１０２に備える有機ＥＬ表示装置１を第２比較例の有機ＥＬ表示装置１と称する。

第２比較例（後述する本実施形態も同様）の画素回路Ｐは、基本的にｎチャネル型の薄膜電界効果トランジスタでドライブトランジスタが構成されている点に特徴を有する。ｐチャネル型ではなく、ｎチャネル型で各トランジスタを構成することができれば、トランジスタ作成において従来のアモルファスシリコン（ａ−Ｓｉ）プロセスを用いることが可能になる。これにより、トランジスタ基板の低コスト化が可能となり、このような構成の画素回路Ｐの開発が期待される。

第２比較例の画素回路Ｐは、基本的にｎチャネル型の薄膜電界効果トランジスタでドライブトランジスタが構成されている点で後述する本実施形態と同じであるが、有機ＥＬ素子１２７や駆動トランジスタ１２１の特性変動（ばらつきや経時変化）による駆動電流Ｉdsに与える影響を防ぐための駆動信号一定化回路が設けられていない。

具体的には、第２比較例の画素回路Ｐは、第１比較例の画素回路Ｐにおけるｐチャネル型の駆動トランジスタ１２１を単純にｎチャネル型の駆動トランジスタ１２１に置き換え、そのソース端側に発光制御トランジスタ１２２や有機ＥＬ素子１２７を配置したものである。なお、発光制御トランジスタ１２２もｎチャネル型に置き換えている。もちろん、最も単純な回路として、発光制御トランジスタ１２２を取り外した２Ｔｒ駆動の構成を採ることもできる。

第２比較例の画素回路Ｐでは、発光制御トランジスタを設けるか否かに関わらず、有機ＥＬ素子１２７を駆動するときには、駆動トランジスタ１２１のドレイン端側が第１電源電位Ｖc1に接続され、ソース端が有機ＥＬ素子１２７のアノード端側に接続されることで、全体としてソースフォロワ回路を形成するようになっている。

＜電気光学素子のＩel−Ｖel特性との関係＞
一般的に、図４に示すように、駆動トランジスタ１２１はドレイン・ソース間電圧に関わらず駆動電流Ｉdsが一定となる飽和領域で駆動される。よって、飽和領域で動作するトランジスタのドレイン端−ソース間に流れる電流をＩds、移動度をμ、チャネル幅（ゲート幅）をＷ、チャネル長（ゲート長）をＬ、ゲート容量（単位面積当たりのゲート酸化膜容量）をＣox、トランジスタの閾値電圧をＶthとすると、駆動トランジスタ１２１は下記の式（１）に示した値を持つ定電流源となっている。なお、“＾”はべき乗を示す。式（１）から明らかなように、飽和領域ではトランジスタのドレイン電流Ｉdsはゲート・ソース間電圧Ｖgsによって制御され定電流源として動作する。

ところが、一般的に有機ＥＬ素子を始めとする電流駆動型の発光素子のＩ−Ｖ特性は、図４Ａ（１）に示すように時間が経過すると変化する。図４Ａ（１）に示す有機ＥＬ素子で代表される電流駆動型の発光素子の電流−電圧（Ｉel−Ｖel）特性において、実線で示す曲線が初期状態時の特性を示し、破線で示す曲線が経時変化後の特性を示している。

たとえば、発光素子の一例である有機ＥＬ素子１２７に発光電流Ｉelが流れるとき、そのアノード・カソード間電圧Ｖelは一意的に決定される。ところが、図４Ａ（１）に示すように、発光期間中では、有機ＥＬ素子１２７のアノード端は駆動トランジスタ１２１のドレイン・ソース間電流Ｉds（＝駆動電流Ｉds）で決定される発光電流Ｉelが流れ、それによって有機ＥＬ素子１２７のアノード・カソード間電圧Ｖel分だけ上昇する。

図２に示した第１比較例の画素回路Ｐは、この有機ＥＬ素子１２７のアノード・カソード間電圧Ｖel分の上昇の影響は駆動トランジスタ１２１のドレイン端側に現れるが、駆動トランジスタ１２１が飽和領域で動作する定電流駆動であるため、有機ＥＬ素子１２７には定電流Ｉdsが流れ続け、有機ＥＬ素子１２７のＩel−Ｖel特性が変化してもその発光輝度が経時変化することはない。

駆動トランジスタ１２１と発光制御トランジスタ１２２と保持容量１２０とサンプリングトランジスタ１２５とを備え、図２に示した接続態様とされた画素回路Ｐの構成にて、電気光学素子の一例である有機ＥＬ素子１２７の電流−電圧特性の変化を補正して駆動電流を一定に維持する駆動信号一定化回路が構成されるようになっているのである。

つまり、画素回路Ｐを映像信号Ｖsig で駆動するとき、ｐチャネル型の駆動トランジスタ１２１のソース端は第１電源電位Ｖc1に接続されており、常に飽和領域で動作するように設計されているので、式（１）に示した値を持つ定電流源となる。

また、第１比較例の画素回路Ｐにおいては、有機ＥＬ素子１２７のＩel−Ｖel特性の経時変化（図４Ａ（１））とともに、駆動トランジスタ１２１のドレイン端の電圧が変化してゆくが、駆動トランジスタ１２１は、保持容量１２０のブートストラップ機能によってゲート・ソース間電圧Ｖgsが原理的には一定に保持されるため、駆動トランジスタ１２１は定電流源として動作し、その結果、有機ＥＬ素子１２７には一定量の電流が流れ、有機ＥＬ素子１２７を一定の輝度で発光させることができ、発光輝度は変化しない。

第２比較例の画素回路Ｐでも、駆動トランジスタ１２１のソース端の電位（ソース電位Ｖｓ）は、駆動トランジスタ１２１と有機ＥＬ素子１２７との動作点で決まるし、駆動トランジスタ１２１は飽和領域で駆動されるので、動作点のソース電圧に対応したゲート・ソース間電圧Ｖgsに関し、前述の式（１）に規定された電流値の駆動電流Ｉdsを流す。

ところが、第１比較例の画素回路Ｐのｐチャネル型の駆動トランジスタ１２１をｎチャネル型に変更した単純な回路（第２比較例の画素回路Ｐ）では、ソース端が有機ＥＬ素子１２７側に接続されてしまう。その結果、前述の図４Ａ（１）に示したように経時変化する有機ＥＬ素子１２７のＩel−Ｖel特性により、同じ発光電流Ｉelに対するアノード・カソード間電圧ＶelがＶel1 からＶel2 へと変化することで、駆動トランジスタ１２１の動作点が変化してしまい、同じゲート電位Ｖｇを印加しても駆動トランジスタ１２１のソース電位Ｖｓは変化してしまう。これにより、駆動トランジスタ１２１のゲート・ソース間電圧Ｖgsは変化してしまう。特性式（１）から明らかなように、ゲート・ソース間電圧Ｖgsが変動すると、たとえゲート電位Ｖｇが一定であっても駆動電流Ｉdsが変動し、同時に有機ＥＬ素子１２７に流れる電流値（発光電流Ｉel）が変化し、発光輝度は変化してしまうことになる。

このように第２比較例の画素回路Ｐでは、発光素子の一例である有機ＥＬ素子１２７のＩel−Ｖel特性の経時変動による有機ＥＬ素子１２７のアノード電位変動が、駆動トランジスタ１２１のゲート・ソース間電圧Ｖgsの変動となって現れ、ドレイン電流（駆動電流Ｉds）の変動を引き起こす。この原因による駆動電流Ｉdsの変動は画素回路Ｐごとの発光輝度のばらつきや経時変動となって現れ、画質の劣化が起きる。

これに対して、詳細は後述するが、ｎチャネル型の駆動トランジスタ１２１を使用する場合においても、駆動トランジスタ１２１のソース端の電位Ｖｓの変動にゲート端の電位Ｖｇが連動するようにするブートストラップ機能を実現する回路構成および駆動タイミングとすることで、有機ＥＬ素子１２７の特性の経時変動による有機ＥＬ素子１２７のアノード電位変動（つまり駆動トランジスタ１２１のソース電位変動）があっても、その変動を相殺するようにゲート電位Ｖｇを変動させることができる。これにより、画面輝度の均一性（ユニフォーミティ）を確保できる。ブートストラップ機能により、有機ＥＬ素子を代表とする電流駆動型の発光素子の経時変動補正能力を向上させることができる。

もちろん、このブートストラップ機能は、発光開始時点で、有機ＥＬ素子１２７に発光電流Ｉelが流れ始め、それによってアノード・カソード間電圧Ｖelが安定となるまで上昇していく過程で、そのアノード・カソード間電圧Ｖelの変動に伴って駆動トランジスタ１２１のソース電位Ｖｓが変動する際にも機能する。

＜駆動トランジスタのＶgs−Ｉds特性との関係＞
また、第１および第２比較例では、駆動トランジスタ１２１の特性については特に問題視していなかったが、画素ごとに駆動トランジスタ１２１の特性が異なると、その影響が駆動トランジスタ１２１に流れる駆動電流Ｉdsに影響を及ぼす。一例としては、式（１）から分かるように、移動度μや閾値電圧Ｖthが画素によってばらついた場合や経時的に変化した場合、ゲート・ソース間電圧Ｖgsが同じであっても、駆動トランジスタ１２１に流れる駆動電流Ｉdsにばらつきや経時変化が生じ、有機ＥＬ素子１２７の発光輝度も画素ごとに変化してしまうことになる。

たとえば、駆動トランジスタ１２１の製造プロセスのばらつきにより、画素回路Ｐごとに閾値電圧Ｖthや移動度μなどの特性変動がある。駆動トランジスタ１２１を飽和領域で駆動する場合においても、この特性変動により、駆動トランジスタ１２１に同一のゲート電位を与えても、画素回路Ｐごとにドレイン電流（駆動電流Ｉds）が変動し、発光輝度のばらつきになって現れる。

前述のように、駆動トランジスタ１２１が飽和領域で動作しているときのドレイン電流Ｉdsは、特性式（１）で表される。駆動トランジスタ１２１の閾値電圧ばらつきに着目した場合、特性式（１）から明らかなように、閾値電圧Ｖthが変動すると、ゲート・ソース間電圧Ｖgsが一定であってもドレイン電流Ｉdsが変動する。つまり、閾値電圧Ｖthのばらつきに対して何ら対策を施さないと、閾値電圧がＶth１のときＶgsに対応する駆動電流がＩds１となるのに対して、閾値電圧がＶth２のときの同じゲート電圧Ｖgsに対応する駆動電流Ｉds２はＩds１と異なってしまう。

また、駆動トランジスタ１２１の移動度ばらつきに着目した場合、特性式（１）から明らかなように、移動度μが変動すると、ゲート・ソース間電圧Ｖgsが一定であってもドレイン電流Ｉdsが変動する。つまり、移動度μのばらつきに対して何ら対策を施さないと、移動度がμ１のときゲート・ソース間電圧Ｖgsに対応する駆動電流がＩds１となるのに対して、移動度がμ２のときの同じゲート・ソース間電圧Ｖgsに対応する駆動電流Ｉds２はＩds１と異なってしまう。

このように、閾値電圧Ｖthや移動度μの違いでＶgs−Ｉds特性に大きな違いが出てしまうと、同じ信号振幅Ｖinを与えても、駆動電流Ｉdsすなわち発光輝度が異なってしまい、画面輝度の均一性が得られない。これに対して、閾値補正機能および移動度補正機能を実現する駆動タイミング（詳細は後述する）とすることで、それらの変動の影響を抑制でき、画面輝度の均一性を確保できる。

本実施形態で採用する閾値補正動作および移動度補正動作では、書込みゲインが１（理想値）であると仮定した場合、発光時のゲート・ソース間電圧Ｖgsが“Ｖin＋Ｖth−ΔＶ”で表されるようにすることで、ドレイン・ソース間電流Ｉdsが、閾値電圧Ｖthのばらつきや変動に依存しないようにするとともに、移動度μのばらつきや変動に依存しないようにする。結果として、閾値電圧Ｖthや移動度μが製造プロセスや経時により変動しても、駆動電流Ｉdsは変動せず、有機ＥＬ素子１２７の発光輝度も変動しない。移動度補正時には、大きな移動度μ１に対しては移動度補正パラメータΔＶ１が大きくなるようにする一方、小さい移動度μ２に対しては移動度補正パラメータΔＶ２も小さくなるように負帰還をかけることになる。こう言った意味で、移動度補正パラメータΔＶを負帰還量ΔＶとも称する。

＜比較例の画素回路：第３例＞
図３に示す第２比較例の画素回路Ｐにおける有機ＥＬ素子１２７の経時変化による駆動電流変動を防ぐ回路（ブートストラップ回路）を搭載し、また駆動トランジスタ１２１の特性変動（閾値電圧ばらつきや移動度ばらつき）による駆動電流変動を防ぐ駆動方式を採用したのが本実施形態の画素回路Ｐにてベースとする図５に示す第３比較例の画素回路Ｐである。第３比較例の画素回路Ｐを画素アレイ部１０２に備える有機ＥＬ表示装置１を第３比較例の有機ＥＬ表示装置１と称する。

第３比較例の画素回路Ｐは、第２比較例の画素回路Ｐと同様に、ｎチャネル型の駆動トランジスタ１２１を使用する。加えて、有機ＥＬ素子の経時変化による当該有機ＥＬ素子への駆動電流Ｉdsの変動を抑制するための回路、すなわち電気光学素子の一例である有機ＥＬ素子の電流−電圧特性の変化を補正して駆動電流Ｉdsを一定に維持する駆動信号一定化回路を備えた点に特徴を有する。さらに、有機ＥＬ素子の電流−電圧特性に経時変化があった場合でも駆動電流を一定にする機能を備えた点に特徴を有する。

すなわち、駆動トランジスタ１２１の他に走査用に１つのスイッチングトランジスタ（サンプリングトランジスタ１２５）を使用する２ＴＲ駆動の構成を採るとともに、各スイッチングトランジスタを制御する電源駆動パルスDSL および書込駆動パルスWSのオン／オフタイミングの設定により、有機ＥＬ素子１２７の経時変化や駆動トランジスタ１２１の特性変動（たとえば閾値電圧や移動度などのばらつきや変動）による駆動電流Ｉdsに与える影響を防ぐ点に特徴を有する。２ＴＲ駆動の構成であり、素子数や配線数が少ないため、高精細化が可能である。

図３に示した第２比較例に対しての構成上の大きな違いは、保持容量１２０の接続態様を変形して、有機ＥＬ素子１２７の経時変化による駆動電流変動を防ぐ回路として、駆動信号一定化回路の一例であるブートストラップ回路を構成する点にある。駆動トランジスタ１２１の特性変動（たとえば閾値電圧や移動度などのばらつきや変動）による駆動電流Ｉdsに与える影響を抑制する方法としては、各トランジスタ１２１，１２５の駆動タイミングを工夫することで対処する。

具体的には、第３比較例の画素回路Ｐは、保持容量１２０、ｎチャネル型の駆動トランジスタ１２１、およびアクティブＨ（ハイ）の書込駆動パルスWSが供給されるｎチャネル型のサンプリングトランジスタ１２５、電流が流れることで発光する電気光学素子（発光素子）の一例である有機ＥＬ素子１２７を有する。

駆動トランジスタ１２１のゲート端（ノードＮＤ１２２）とソース端との間に保持容量１２０が接続され、駆動トランジスタ１２１のソース端が直接に有機ＥＬ素子１２７のアノード端に接続されている。保持容量１２０は、ブートストラップ容量としても機能するようになっている。有機ＥＬ素子１２７のカソード端は、第１比較例や第２比較例と同様に、全画素共通のカソード共通配線１２７Ｋに接続され、カソード電位Ｖcath（たとえば接地電位GND ）が与えられる。

駆動トランジスタ１２１のドレイン端は、電源スキャナとして機能する駆動走査部１０５からの電源供給線１０５DSL に接続されている。電源供給線１０５DSL は、この電源供給線１０５DSL そのものが、駆動トランジスタ１２１に対しての電源供給能力を備える点に特徴を有する。

具体的には、駆動走査部１０５は、駆動トランジスタ１２１のドレイン端に対して、それぞれ電源電圧に相当する高電圧側の第１電位Ｖccと低電圧側の第２電位Ｖssとを切り替えて供給する電源電圧切替回路を具備している。

第２電位Ｖssとしては、映像信号線１０６HSにおける映像信号Ｖsig のオフセット電位Ｖofs （基準電位Ｖｏとも称する）より十分低い電位とする。具体的には、駆動トランジスタ１２１のゲート・ソース間電圧Ｖgs（ゲート電位Ｖｇとソース電位Ｖｓの差）が駆動トランジスタ１２１の閾値電圧Ｖthより大きくなるように、電源供給線１０５DSL の低電位側の第２電位Ｖssを設定する。なお、オフセット電位Ｖofs は、閾値補正動作に先立つ初期化動作に利用するとともに映像信号線１０６HSを予めプリチャージにしておくためにも利用する。

サンプリングトランジスタ１２５は、ゲート端が書込走査部１０４からの書込走査線１０４WSに接続され、ドレイン端が映像信号線１０６HSに接続され、ソース端が駆動トランジスタ１２１のゲート端（ノードＮＤ１２２）に接続されている。そのゲート端には、書込走査部１０４からアクティブＨの書込駆動パルスWSが供給される。

サンプリングトランジスタ１２５は、ソース端とドレイン端とを逆転させた接続態様とすることもできる。また、サンプリングトランジスタ１２５としては、ディプレション型およびエンハンスメント型の何れをも使用できる。

＜画素回路の動作：第３比較例＞
図６は、図５に示した第３比較例の画素回路Ｐに関する第３比較例（実質的に本実施形態と同様）の駆動タイミングの基本例を説明するタイミングチャートであり、線順次駆動の場合で示している。図６においては、時間軸を共通にして、書込走査線１０４WSの電位変化、電源供給線１０５DSL の電位変化、および映像信号線１０６HSの電位変化を表してある。また、これらの電位変化と並行に、１行分（図では１行目）について駆動トランジスタ１２１のゲート電位Ｖｇおよびソース電位Ｖｓの変化も表してある。

映像信号Ｖsig を線順次駆動で画素回路Ｐに供給するようにしており、書込駆動パルスWS、電源駆動パルスDSL は、１行分を１組として、各信号のタイミング（特に位相関係）が行単位で独立に制御され、行が代わると１Ｈ（Ｈは水平走査期間）分シフトされる。

以下では、説明や理解を容易にするため、特段の断りのない限り、書込みゲインが１（理想値）であると仮定して、保持容量１２０に信号振幅Ｖinの情報を、書き込む、保持する、あるいはサンプリングするなどと簡潔に記して説明する。書込みゲインが１未満の場合、保持容量１２０には信号振幅Ｖinの大きさそのものではなく、信号振幅Ｖinの大きさに対応するゲイン倍された情報が保持されることになる。

因みに、信号振幅Ｖinに対応する保持容量１２０に書き込まれる情報の大きさの割合を、書込みゲインＧinput と称する。ここで、書込みゲインＧinput は、具体的には、電気回路的に保持容量１２０と並列に配置される寄生容量を含めた全容量Ｃ１と、電気回路的に保持容量１２０と直列に配置される全容量Ｃ２との容量直列回路において、信号振幅Ｖinを容量直列回路に供給したときに容量Ｃ１に配分される電荷量に関係する。式で表せば、ｇ＝Ｃ１／（Ｃ１＋Ｃ２）とすると、書込みゲインＧinput ＝Ｃ２／（Ｃ１＋Ｃ２）＝１−Ｃ１／（Ｃ１＋Ｃ２）＝１−ｇとなる。以下の説明において、“ｇ”が登場する記載は書込みゲインを考慮したものである。

また、説明や理解を容易にするため、特段の断りのない限り、ブートストラップゲインが１（理想値）であると仮定して簡潔に記して説明する。因みに、駆動トランジスタ１２１のゲート・ソース間に保持容量１２０が設けられている場合に、ソース電位Ｖｓの上昇に対するゲート電位Ｖｇの上昇率をブートストラップゲイン（ブートストラップ動作能力）Ｇbst と称する。ここで、ブートストラップゲインＧbst は、具体的には、保持容量１２０の容量値Ｃｓ、駆動トランジスタ１２１のゲート・ソース間に形成される寄生容量Ｃ１２１gsの容量値Ｃgs、ゲート・ドレイン間に形成される寄生容量Ｃ１２１gdの容量値Ｃgd、およびサンプリングトランジスタ１２５のゲート・ソース間に形成される寄生容量Ｃ１２５gsの容量値Ｃwsに関係する。式で表せば、ブートストラップゲインＧbst ＝（Ｃｓ＋Ｃgs）／（Ｃｓ＋Ｃgs＋Ｃgd＋Ｃws）となる。

また、第３比較例の駆動タイミングでは、映像信号Ｖsig が非有効期間であるオフセット電位Ｖofs にある期間を１水平期間の前半部とし、有効期間である信号電位（Ｖofs ＋Ｖin）にある期間を１水平期間の後半部とする。また、映像信号Ｖsig の有効期間と非有効期間を合わせた１水平期間ごとに、閾値補正動作を複数回（図では３回）に亘って繰り返すようにする。その各回の映像信号Ｖsig の有効期間と非有効期間の切替タイミング（ｔ１３Ｖ，ｔ１５Ｖ）、および書込駆動パルスWSのアクティブとインアクティブの切替タイミング（ｔ１３Ｗ，ｔ１５Ｗ）については、そのタイミングに、各回を“_ ”なしの参照子で示すことで区別する。

第３比較例では、１水平期間を処理サイクルとして、閾値補正動作を複数回に亘って繰り返すようにしているが、この繰返し動作は必須ではなく、１水平期間を処理サイクルとして、１回のみの閾値補正動作を実行するようにしてもよい。

１水平期間が閾値補正動作の処理サイクルとなるのは、行ごとに、サンプリングトランジスタ１２５が信号振幅Ｖinの情報を保持容量１２０にサンプリングする前に、閾値補正動作に先立って、電源供給線１０５DSL の電位を第２電位Ｖssにセットし、また駆動トランジスタ１２１のゲートをオフセット電位Ｖofs にセットし、さらにソース電位を第２電位Ｖssにセットする初期化動作を経てから、電源供給線１０５DSL の電位が第１電位Ｖccにある状態でかつ映像信号線１０６HSがオフセット電位Ｖofs にある時間帯でサンプリングトランジスタ１２５を導通させて駆動トランジスタ１２１の閾値電圧Ｖthに対応する電圧を保持容量１２０に保持させようとする閾値補正動作を行なうからである。

必然的に、閾値補正期間は、１水平期間よりも短くなってしまう。したがって、保持容量１２０の容量Ｃｓや第２電位Ｖssの大きさ関係やその他の要因で、この短い１回分の閾値補正動作期間では、閾値電圧Ｖthに対応する正確な電圧を保持容量１２０に保持仕切れないケースも起こり得る。第３比較例において、閾値補正動作を複数回実行するのは、この対処のためである。すなわち、信号振幅Ｖinの情報の保持容量１２０へのサンプリング（信号書込み）に先行する複数の水平周期で、閾値補正動作を繰り返し実行することで、確実に駆動トランジスタ１２１の閾値電圧Ｖthに相当する電圧を保持容量１２０に保持させるのである。

まず、有機ＥＬ素子１２７の発光期間Ｂでは、電源供給線１０５DSL が第１電位Ｖccであり、サンプリングトランジスタ１２５がオフした状態である。このとき、駆動トランジスタ１２１は飽和領域で動作するように設定されているため、有機ＥＬ素子１２７に流れる駆動電流Ｉdsは駆動トランジスタ１２１のゲート・ソース間電圧Ｖgsに応じて、式（１）に示される値をとる。

次に、非発光期間に入ると、先ず放電期間Ｃでは、電源供給線１０５DSL を第２電位Ｖssに切り替える。このとき、第２電位Ｖssが有機ＥＬ素子１２７の閾値電圧ＶthELとカソード電位Ｖcathの和よりも小さいとき、つまり“Ｖss＜ＶthEL＋Ｖcath”であれば、有機ＥＬ素子１２７は消光し、電源供給線１０５DSL が駆動トランジスタ１２１のソース側となる。このとき、有機ＥＬ素子１２７のアノードは第２電位Ｖssに充電される。

さらに、初期化期間Ｄでは、映像信号線１０６HSがオフセット電位Ｖofs となったときにサンプリングトランジスタ１２５をオンして駆動トランジスタ１２１のゲート電位をオフセット電位Ｖofs とする。このとき、駆動トランジスタ１２１のゲート・ソース間電圧Ｖgsは“Ｖofs −Ｖss”という値をとる。この“Ｖofs −Ｖss”が駆動トランジスタ１２１の閾値電圧Ｖthよりも大きくないと閾値補正動作を行なうことができないために、“Ｖofs −Ｖss＞Ｖth”とする必要がある。

この後、第１閾値補正期間Ｅに入ると、電源供給線１０５DSL を再び第１電位Ｖccに切り替える。電源供給線１０５DSL （つまり駆動トランジスタ１２１への電源電圧）を第１電位Ｖccとすることで、有機ＥＬ素子１２７のアノードが駆動トランジスタ１２１のソースとなり駆動トランジスタ１２１から駆動電流Ｉdsが流れる。有機ＥＬ素子１２７の等価回路はダイオードと容量で表されるため、有機ＥＬ素子１２７のカソード電位Ｖcathに対するアノード電位をＶelとしたとき、“Ｖel≦Ｖcath＋ＶthEL”である限り、換言すれば、有機ＥＬ素子１２７のリーク電流が駆動トランジスタ１２１に流れる電流よりもかなり小さい限り、駆動トランジスタ１２１の駆動電流Ｉdsは保持容量１２０と有機ＥＬ素子１２７の寄生容量Ｃelを充電するために使われる。このとき、有機ＥＬ素子１２７のアノード電位Ｖelは時間とともに上昇してゆく。

一定時間経過後、サンプリングトランジスタ１２５をオフする。このとき、駆動トランジスタ１２１のゲート・ソース間電圧Ｖgsが閾値電圧Ｖthよりも大きいと（つまり閾値補正が完了していないと）、駆動トランジスタ１２１の駆動電流Ｉdsは保持容量１２０を受電するように流れ続け、駆動トランジスタ１２１のゲート・ソース間電圧Ｖgsは上昇してゆく。このとき、有機ＥＬ素子１２７には逆バイアスがかかっているため、有機ＥＬ素子１２７が発光することはない。

さらに第２閾値補正期間Ｇに入ると、再び映像信号線１０６HSがオフセット電位Ｖofs となったときにサンプリングトランジスタ１２５をオンして駆動トランジスタ１２１のゲート電位をオフセット電位Ｖofs として、再度閾値補正動作を開始する。この動作を繰り返すことで、最終的に、駆動トランジスタ１２１のゲート・ソース間電圧Ｖgsは閾値電圧Ｖthという値をとる。このとき“Ｖel＝Ｖofs −Ｖth≦Ｖcath＋ＶthEL”となっている。

閾値補正動作終了後（本例では第３閾値補正期間Ｉの後）、サンプリングトランジスタ１２５をオフして書込み＆移動度補正準備期間Ｊに入る。映像信号線１０６HSが信号電位（Ｖofs ＋Ｖin）となったときに、サンプリングトランジスタ１２５を再度オンしてサンプリング期間＆移動度補正期間Ｋに入る。信号振幅Ｖinは階調に応じた値である。サンプリングトランジスタ１２５のゲート電位はサンプリングトランジスタ１２５をオンしているために信号電位（Ｖofs ＋Ｖin）となるが、駆動トランジスタ１２１のドレイン端は第１電位Ｖccであり駆動電流Ｉdsが流れるためソース電位Ｖｓは時間とともに上昇してゆく。図では、この上昇分をΔＶで示している。

このとき、ソース電圧Ｖｓが有機ＥＬ素子１２７の閾値電圧ＶthELとカソード電位Ｖcathの和を越えなければ、換言すると、有機ＥＬ素子１２７のリーク電流が駆動トランジスタ１２１に流れる電流よりもかなり小さければ、駆動トランジスタ１２１の駆動電流Ｉdsは保持容量１２０と有機ＥＬ素子１２７の寄生容量とＣelを充電するのに使用される。

この時点では、駆動トランジスタ１２１の閾値補正動作は完了しているため、駆動トランジスタ１２１が流す電流は移動度μを反映したものとなる。具体的には、移動度μが大きいと、このときの電流量が大きく、ソースの上昇も早い。逆に移動度μが小さいと、電流量が小さく、ソースの上昇は遅くなる。これにより、駆動トランジスタ１２１のゲート・ソース間電圧Ｖgsは移動度μを反映して小さくなり、一定時間経過後に完全に移動度μを補正するゲート・ソース間電圧Ｖgsとなる。

この後には、発光期間Ｌに入り、サンプリングトランジスタ１２５をオフして書込みを終了し、有機ＥＬ素子１２７を発光させる。保持容量１２０によるブートストラップ効果により、駆動トランジスタ１２１のゲート・ソース間電圧Ｖgsは一定であるので、駆動トランジスタ１２１は一定電流（駆動電流Ｉds）を有機ＥＬ素子１２７に流し、有機ＥＬ素子１２７のアノード電位Ｖelは有機ＥＬ素子１２７に駆動電流Ｉdsという電流が流れる電圧Ｖｘまで上昇し、有機ＥＬ素子１２７は発光する。

第３比較例の画素回路Ｐにおいても、有機ＥＬ素子１２７は発光時間が長くなるとそのＩ−Ｖ特性は変化してしまう。そのため、ノードＮＤ１２１の電位（つまり駆動トランジスタ１２１のソース電位Ｖｓ）も変化する。しかしながら、駆動トランジスタ１２１のゲート・ソース間電圧Ｖgsは保持容量１２０によるブートストラップ効果で一定値に保たれているので、有機ＥＬ素子１２７に流れる電流は変化しない。よって、有機ＥＬ素子１２７のＩ−Ｖ特性が劣化しても、有機ＥＬ素子１２７には一定電流（駆動電流Ｉds）が常に流れ続け、有機ＥＬ素子１２７の輝度が変化することはない。

ここで、駆動電流Ｉds対ゲート電圧Ｖgsの関係は、先のトランジスタ特性を表した式（１）のＶgsに“Ｖin−ΔＶ＋Ｖth”を代入することで、式（２−１）のように表すことができる。因みに、書込みゲインを考慮したときには、式（１）のＶgsに“（１−ｇ）Ｖin−ΔＶ＋Ｖth”を代入することで、式（２−２）のように表すことができる。式（２−１）や式（２−２）（纏めて式（２）と称する）において、ｋ＝（１／２）（Ｗ／Ｌ）Ｃoxである。

この式（２）から、閾値電圧Ｖthの項がキャンセルされており、有機ＥＬ素子１２７に供給される駆動電流Ｉdsは駆動トランジスタ１２１の閾値電圧Ｖthに依存しないことが分かる。基本的に駆動電流Ｉdsは信号振幅Ｖin（詳しくは信号振幅Ｖinに対応して保持容量１２０に保持されるサンプリング電圧＝Ｖgs）によって決まる。換言すると、有機ＥＬ素子１２７は信号振幅Ｖinに応じた輝度で発光することになる。

その際、保持容量１２０に保持される情報はソース電位Ｖｓの上昇分ΔＶで補正されている。上昇分ΔＶはちょうど式（２）の係数部に位置する移動度μの効果を打ち消すように働く。こう言った意味で、上昇分ΔＶは、移動度補正パラメータΔＶや負帰還量ΔＶとも称する。

有機ＥＬ素子１２７に流れる駆動電流Ｉdsは、駆動トランジスタ１２１の閾値電圧Ｖthや移動度μの変動が相殺され、実質的に信号振幅Ｖinのみに依存することになる。駆動電流Ｉdsは閾値電圧Ｖthや移動度μに依存しないので、閾値電圧Ｖthや移動度μが製造プロセスによりばらついていたり経時変化があったりしても、ドレイン・ソース間の駆動電流Ｉdsは変動せず、有機ＥＬ素子１２７の発光輝度も変動しない。

また、ｎチャネル型の駆動トランジスタ１２１を使用する場合においても、駆動トランジスタ１２１のソース端の電位Ｖｓの変動にゲート端の電位Ｖｇが連動するようにするブートストラップ機能を実現する回路構成および駆動タイミングとすることで、有機ＥＬ素子１２７の特性の経時変動による有機ＥＬ素子１２７のアノード電位変動（つまり駆動トランジスタ１２１のソース電位変動）があっても、その変動を相殺するようにゲート電位Ｖｇを変動させることができる。

これにより、有機ＥＬ素子１２７の特性の経時変化の影響を受けず、画面輝度の均一性を確保できる。駆動トランジスタ１２１のゲート・ソース間の保持容量１２０によるブートストラップ機能により、有機ＥＬ素子を代表とする電流駆動型の発光素子の経時変動補正能力を向上させることができるのである。もちろん、ブートストラップ機能は、発光開始時点で、有機ＥＬ素子１２７に発光電流Ｉelが流れ始め、それによってアノード・カソード間電圧Ｖelが安定となるまで上昇していく過程で、そのアノード・カソード間電圧Ｖelの変動に伴って駆動トランジスタ１２１のソース電位Ｖｓが変動する際にも機能する。

このように、第３比較例の画素回路Ｐ（事実上、後述する本実施形態の画素回路Ｐも同様）およびそれを駆動する制御部１０９による駆動タイミングによれば、駆動トランジスタ１２１や有機ＥＬ素子１２７の特性変動（ばらつきや経時変動）があった場合でも、それらの変動分を補正することで、表示画面上にはその影響が現われず、輝度変化のない高品質な画像表示が可能になる。

しかしながら、画素アレイ部１０２における各有機ＥＬ素子１２７に欠陥があると、その部分が発光しない点欠陥として視認され、表示品質を損ねることになり、問題となる難点がある。以下、この問題点とその改善手法について、具体的に説明する。

＜＜画素欠陥と対策手法の比較例について＞＞
図７〜図８Ａは、画素アレイ部１０２の画素回路Ｐにおける点欠陥を説明する図である。ここで、図７は、滅点発生時の有機ＥＬ素子１２７の等価回路を説明する図である。図７Ａは、半導体基板上における有機ＥＬ素子１２７の配置関係を説明する図である。詳しくは、図７Ａは、一般的な有機ＥＬ表示装置における１画素分の層構造の概略を示した図であって、図７Ａ（１）は１画素分の平面状の模式図（電極に着目した平面透視図）であり、図７Ａ（２）は断面の模式図である。

図８および図８Ａは、滅点素子対策機能を備えた第４比較例の画素回路Ｐを説明する図である。ここで、図８（１）は、第４比較例（その１）の画素回路Ｐを示す図であり、図８（２）は、第４比較例（その１）の画素回路Ｐの半導体基板上における有機ＥＬ素子１２７の配置関係を説明する１画素分の平面図である。図８Ａは、第４比較例の仕組みを一般化して示したものであり、１画素をＮ個の分割画素に分けた場合での第４比較例（その２）の画素回路Ｐを示す図である。

図５に示した第３比較例の画素回路Ｐにおいて、有機ＥＬ素子１２７がダストなどの欠陥によって滅点（発光しない画素）となってしまった場合を考える。有機ＥＬ素子１２７のアノードとカソードが開放となって滅点（以下オープン滅点とも称する）となる場合には、有機ＥＬ素子１２７の等価回路は図示を割愛するが、正常な有機ＥＬ素子１２７と直列に超高抵抗値の抵抗素子が存在する状態と考えてよく、事実上、駆動トランジスタ１２１からの駆動電流Ｉdsが有機ＥＬ素子１２７に流れず有機ＥＬ素子１２７の発光が無い状態と考えてよい。

一方、有機ＥＬ素子１２７のアノードとカソードが短絡となって滅点（以下ショート滅点とも称する）となる場合には、有機ＥＬ素子１２７の等価回路は、図７に示すように、正常な有機ＥＬ素子１２７に並列に抵抗素子１２７Ｒが存在する状態と考えてよい。抵抗素子１２７Ｒは、低抵抗値と考えてよく、駆動トランジスタ１２１からの駆動電流Ｉdsが有機ＥＬ素子１２７よりも抵抗素子１２７Ｒ側により多く流れることで有機ＥＬ素子１２７の発光が無い状態となると考えてよい。

図７Ａ（１）に示す１画素分の平面状の模式図のように、基板１０１上に下部電極（たとえばアノード電極）５０４が配置され、その下部電極５０４上に有機ＥＬ素子１２７の開口部（以下ＥＬ開口部と称する）１２７ａが形成されている。下部電極５０４には接続孔（たとえばＴＦＴ−アノードコンタクト）５０４ａが設けられ、この接続孔５０４ａを介して下部電極５０４下に配された駆動トランジスタ１２１の入出力端（本例ではソース電極）に下部電極５０４が接続されるようになっている。

下部電極５０４の周囲は絶縁膜パターンである開口規定絶縁膜５０５で覆われて、その上に図示しない上部電極５０８が画素アレイ部１０２のほぼ全面を覆うように設けられる。また、有機ＥＬ素子１２７を構成する下部電極５０４や図示しない有機層５０６および上部電極５０８が積層されている部分のみが発光有効領域１２７ｂとなるように広く露出したＥＬ開口部１２７ａとされている。

図７Ａ（２）には、断面の模式図が示されている。図７Ａ（２）に示すように、基板１０１上の各画素回路Ｐに対応する位置に、図示を割愛するが、画素回路を構成する駆動トランジスタ１２１やサンプリングトランジスタ１２５などの薄膜トランジスタＱや保持容量１２０（容量値Ｃｓ）などの回路素子が内部配線によって配置され、その層（第１配線層）の上部に層間絶縁膜（酸化膜）が設けられる。層間絶縁膜のさらに上部には、薄膜トランジスタＱに接続されたソース電極線およびドレイン電極線が設けられる。また、各素子（薄膜トランジスタＱ，保持容量１２０）を構成する導電層、およびソース電極線およびドレイン電極線を構成する導電層（第２配線層）により、画素回路Ｐを構成する他の配線が形成される。第１配線層や第２配線層を纏めてＴＦＴ層Ｌ_TFTと称する。

そして、ソース電極線およびドレイン電極線などの層（第２配線層）を覆う状態で、さらに上層の平坦化膜として機能する層間絶縁膜が絶縁平坦膜５０３として設けられ、この絶縁平坦膜５０３上に有機ＥＬ素子１２７が形成されている。有機ＥＬ素子１２７は、下層側から順に積層された下部電極（たとえばアノード電極）５０４、有機層５０６、および上部電極（たとえばカソード電極）５０８で構成されている。有機ＥＬ素子１２７は、下部電極５０４と上部電極５０８と間に誘電体である有機層５０６が挟まれた構造であるので、有機ＥＬ素子１２７は容量成分（寄生容量Ｃel）を持つことになる。

有機層５０６は、詳細には、たとえば、低分子系の材料で多層構造を採用しており、下部電極５０４側から上部電極５０８側に向かって順に、たとえば、ホール注入層、ホール輸送層、発光層、電子輸送層（電子注入層を兼ねる）を持つ。そして、カラー表示対応の場合は、発光層の有機材料として、表示色に適合したものを使用する。

下部電極５０４は、画素電極としてパターン形成されており、図７Ａ（１）に示すように、層間絶縁膜に形成された接続孔５０４ａ（アノード金属と駆動トランジスタ１２１との接続コンタクト）を介して駆動トランジスタ１２１のソース電極に接続される。また、下部電極５０４と対向する上部電極５０８は全ての画素回路Ｐを覆うベタ膜として形成されている。図示を割愛するが、基板１０１において、トランジスタＱや有機ＥＬ素子１２７が配置される側と反対側の面には、光リークや温度拡散のために遮光メタル層が設けられる。

このような層構造を持つ有機ＥＬ表示装置１においては、有機ＥＬ素子１２７が配列形成された基板１０１と反対側から発光光Ｌ１を取り出すいわゆるトップエミッション方式として構成することが、有機ＥＬ素子１０１の開口率を確保する上で有効になる。また、このようなトップエミッション方式であれば、有機ＥＬ素子１２７の開口率が、画素回路Ｐを構成する薄膜トランジスタＱのレイアウトには依存しない。このため、さらに複数の薄膜トランジスタＱや保持容量１２０を用いた画素回路Ｐを各画素に対応させて配置することもできる。

ここで、ＥＬ開口部１２７ａは、１画素に１つであるため、有機ＥＬ素子１２７がダストなどにより滅点となってしまうと、その画素は点欠陥となってしまい歩留まり低下の原因となる。その対策として、有機ＥＬ素子１２７そのものがダストなどにより滅点となってしまうことで、その画素が点欠陥となってしまう問題を緩和する仕組みを採ることが考えられる。その仕組みの基本としては、たとえば、従来の１画素を、複数の分割画素の領域に分け、分割画素ごとに有機ＥＬ素子１２７を設けることが考えられる。なお、カラー表示対応の場合には、色別の副画素ごとに複数の分割画素の領域に分ける。

たとえば、図８に示す第４比較例（その１）の画素回路Ｐのように、従来の１画素を、分割画素Ｐ_1と分割画素Ｐ_2の２つの領域に分け、各分割画素Ｐ_1，Ｐ_2には、先ずそれぞれ１つの有機ＥＬ素子１２７を設ける。各有機ＥＬ素子１２７_1，１２７_2を駆動する２ＴＲ構成の駆動回路としては、たとえば前述の第３比較例の画素回路Ｐと同様に保持容量１２０と駆動トランジスタ１２１とを有する構成のものを、分割画素Ｐ_1，Ｐ_2の別に備える構成を採用することが考えられる。これにより、分割画素Ｐ_1の有機ＥＬ素子１２７_1と分割画素Ｐ_2の有機ＥＬ素子１２７_2とが、それぞれ個別の駆動回路で駆動される構成となる。

２つの領域に分けた分割画素Ｐ_1，Ｐ_2において、各駆動トランジスタ１２１_1，１２１_2のゲートと保持容量１２０_1，１２０_2の接続点であるノードＮＤ１２２_1，ＮＤ１２２_2は、共通のサンプリングトランジスタ１２５と接続する。こうすることで、分割画素Ｐ_1，Ｐ_2は共通の映像信号Ｖsig で駆動されることになる。サンプリングトランジスタ１２５も分割画素Ｐ_1，Ｐ_2の別に設けることも考えられるが、第４比較例では素子数低減のため採用していない。

平面構成としては、図８（２）に示すように、１画素内において、２つの領域に分けた分割画素Ｐ_1と分割画素Ｐ_2のそれぞれに対応する２つのＥＬ開口部１２７ａ_1，１２７ａ_2を有する。

駆動トランジスタ１２１の出力端（ソース）と有機ＥＬ素子１２７のカソード電位間に、有機ＥＬ素子１２７が接続されている表示装置において、１画素内に、有機ＥＬ素子１２７のＥＬ開口部１２７ａ、有機ＥＬ素子１２７と駆動トランジスタ１２１を接続するコンタクトとしての接続孔５０４ａ、アノードメタルとしての下部電極５０４、駆動トランジスタ１２１、保持容量１２０が複数存在することを特徴とする画素回路Ｐとしてる。

２つの有機ＥＬ素子１２７_1，１２７_2が滅点でなければ、双方のＥＬ開口部１２７ａ_1，１２７ａ_2が発光部となるので、ＥＬ開口部１２７ａ_1，１２７ａ_2の総面積を、分割前のＥＬ開口部１２７ａの面積とほぼ等しくなるようにしておくことで、実質的には、表示装置の開口率を減少させない。

第４比較例の構成とすることで、１画素内に、保持容量１２０、駆動トランジスタ１２１、有機ＥＬ素子１２７、発光部となるＥＬ開口部１２７ａを２つ持つ構成となる。左右の分割画素Ｐ_1，Ｐ_2は、有機ＥＬ素子１２７_1，１２７_2が回路上電気的に接続されていないため、左右どちらの有機ＥＬ素子１２７_1，１２７_2が開放や短絡となっても、逆側の有機ＥＬ素子１２７_1，１２７_2に影響を及ぼすことはない。このため、たとえば左右どちらかの有機ＥＬ素子１２７_1，１２７_2が滅点となった場合でも、逆側の有機ＥＬ素子１２７_1，１２７_2は単独で発光する。

第４比較例の仕組みでは、従来の１画素を、従来の１画素を複数の分割画素に分け、ＥＬ開口部１２７ａに複数の発光部を備え、それらを個別に駆動するべく、有機ＥＬ素子１２７およびそのＥＬ開口部１２７ａ（発光部）と、有機ＥＬ素子１２７のそれぞれを独立に駆動するための駆動トランジスタおよび画素容量を、それぞれ分割画素別に持たせるようにしている。分割画素の有機ＥＬ素子１２７のアノードを他の分割画素のアノードと電気的に接続しないで済む。分割画素の何れかがオープン滅点やショート滅点となる場合であっても、全てが滅点になる可能性は低く、他の正常な分割画素の有機ＥＬ素子で表示すれば、見かけ上、点欠陥として視認され難いという効果を享受できる。これにより、１画素が完全に滅点になるのを防ぐことができ、点欠陥による歩留まり低下を避けることができる。

しかしながら、第４比較例の画素回路Ｐでは、１画素内に複数の有機ＥＬ素子１２７を設けて、各有機ＥＬ素子１２７を駆動するに当たり、分割画素ごとに、有機ＥＬ素子１２７と保持容量１２０と駆動トランジスタ１２１をそれぞれ設ける必要があり、分割数が少ないときにはさほど問題とならないが、図８Ａに示す第４比較例（その２）のように、分割数が増えるほど素子数が多くなり、１画素内にこれら全てを入れ込むのが難しくなるし、素子数が多くなる分ＴＦＴ工程で製造不具合の可能性が大きくなり、低歩留まりの原因となってしまう。特に、容量素子である保持容量１２０はＴＦＴに比べるとより多くの面積を必要とするので、分割画素ごとに保持容量１２０を設けなければならない第４比較例の構成は難点がある。

そこで、本実施形態としては、第４比較例の画素回路Ｐとは異なる仕組みで、滅点素子対策を採ることのできる仕組みにする。その基本的な考え方は、従来の１画素を、ｋ個の分割画素の領域に分け、各分割画素Ｐ_1，…，Ｐ_kには、先ずそれぞれ少なくとも１つの有機ＥＬ素子１２７を設ける。各有機ＥＬ素子１２７_1，…，１２７_kを駆動する２ＴＲ構成の駆動回路としては、たとえば前述の第３比較例の画素回路Ｐと同様の構成を、各分割画素Ｐ_1，…，１２７_kに共通に１つ設ける構成を採用する。これにより、分割画素Ｐ_1，…，Ｐ_kの有機ＥＬ素子１２７_1，…，１２７_kが、共通の駆動回路（具体的には駆動トランジスタ１２１）で駆動される構成となる。

また、有機ＥＬ素子１２７_1，…，１２７_kがショート滅点となったときに、個別に開放状態にできるように、有機ＥＬ素子１２７_1，…，１２７_kの別に駆動電流Ｉdsの電流経路を遮断可能なスイッチ素子として機能するスイッチトランジスタ（以下ＳＷトランジスタと記す）を設ける。以下具体的に説明する。

＜＜滅点素子対策の画素回路：本実施形態＞＞
図９および図９Ａは、滅点素子対策機能を備えた本実施形態の画素回路Ｐを示す図である。なお、図９は１画素を２つの分割画素に分けた本実施形態（その１）の画素回路Ｐを示す図であり、図９Ａは、本実施形態の仕組みを一般化して示したものであり、図９Ａ（１）は１画素をＮ個の分割画素に分けた本実施形態（その２）の画素回路Ｐを示し、図９Ａ（２）はその滅点検査手法を示す。

本実施形態の滅点素子対策は、従来の１画素をＮ分割する仕組みを採りつつ、その分割画素の有機ＥＬ素子に対して、スイッチ素子として機能するＳＷトランジスタ１２８を介して駆動電流Ｉdsを駆動トランジスタから有機ＥＬ素子に選択的に供給し得るように構成する点に特徴を有する。ＳＷトランジスタ１２８の一利用形態としては、何れかの有機ＥＬ素子がショート滅点となっているときにその滅点素子を特定し正常な画素回路Ｐから電気的に分離するために使用される。

具体的には、比較例の画素回路Ｐは、図９および図９Ａに示すように、従来の１画素を、分割画素Ｐ_1，…，Ｐ_NのＮ個の領域に分け、各分割画素Ｐ_1，…，Ｐ_Nには、それぞれ１つの有機ＥＬ素子１２７_1，…，１２７_Nを備える。各分割画素Ｐ_1，〜，Ｐ_Nには、共通に１つの保持容量１２０および駆動トランジスタ１２１を備える。これにより、各有機ＥＬ素子１２７_1，…，１２７_Nが、共通の駆動回路で駆動される構成となる。

さらに、Ｎ個の領域に分けた分割画素Ｐ_1，…，Ｐ_Nにおいて、各有機ＥＬ素子１２７_1，…，１２７_Nに関して、ＳＷトランジスタ１２８_1，…，１２８_Nをスイッチ素子として、駆動トランジスタ１２１のソース端と有機ＥＬ素子１２７_1，…，１２７_Nのカソード配線との間に（つまり各有機ＥＬ素子１２７の電流経路上に）、それぞれ独立に有する。「それぞれ独立に」とは、１つの有機ＥＬ素子１２７_kに対して１つのＳＷトランジスタ１２８_kが介在するようにすることを意味する。

ＳＷトランジスタ１２８_kの配置位置は、回路図上は、駆動トランジスタ１２１のソース側および共通電位（カソード電位Ｖcath）側の何れもよいのであるが、実体面としては共通電位（カソード電位Ｖcath）側に配置することは困難であり、図示のように、駆動トランジスタ１２１のソース端と各有機ＥＬ素子１２７_1，…，１２７_Nのアノード端との間に、ＳＷトランジスタ１２８_1，…，１２８_Nを、それぞれ独立に設ける。実体面としての困難さを伴うが、各有機ＥＬ素子１２７_1，…，１２７_Nのカソード端とカソード共通配線１２７Ｋとの間に、ＳＷトランジスタ１２８_1，…，１２８_Nをそれぞれ独立に設けることを否定するものではない。

各ＳＷトランジスタ１２８_1，…，１２８_Nのゲート端には、当該ＳＷトランジスタ１２８_1，…，１２８_Nをオン／オフ制御するための制御信号Tcnt_1，…，Tcnt_Nを供給する。ＳＷトランジスタ１２８_1，…，１２８_Nは、制御信号Tcnt_1，…，Tcnt_Nが、Ｌレベルのときオフし、Ｈレベルのときオンする。通常発光時、各ＳＷトランジスタ１２８_1，…，１２８_Nは常にオンした状態とする。

ここで、他の画素回路Ｐとの関係においては、制御信号Tcnt_k用の配線は、たとえば同一行（もしくは同一列）の全てのＳＷトランジスタ１２８_kに対して共通に制御信号Tcnt_kを供給する行走査線（もしくは列走査線）にしてもよい。あるいは、画素アレイ部１０２の全画素回路Ｐについて共通にしてもよい。

あるいは、画素別にＳＷトランジスタ１２８_kを制御する仕組みを採ることもできる。このためには、たとえば、各画素回路ＰのＳＷトランジスタ１２８_kを個別に制御するべく、たとえばＳＷトランジスタ１２８_kのゲート側に走査トランジスタとしてたとえばＰＭＯＳトランジスタを設け、そのソース端側を列走査線にし、ゲート端を行走査線にしてもよい。そしてｉ行ｊ列を対象とする場合、ｊ列の列走査線にアクティブＨのパルスTcnt_Hj を供給し、ｉ行の行走査線にアクティブＬのパルスTcnt_Vi を供給することで走査トランジスタijをオンさせ、列走査線のＨレベルの情報を制御信号Tcnt_kとしてＳＷトランジスタ１２８_kに供給する。

平面構成としては、図示を割愛するが、第４比較例と同様に、１画素内に、分割画素Ｐ_1，…，Ｐ_Nに対応するＮ個のＥＬ開口部（特にサブ開口部とも称する）を有することになる。すなわち、１画素にＮ個のサブ開口部（発光部）を持たせて全体として１画素の開口部として機能させる点では、第４比較例と相違ない。

一方、本実施形態の画素回路Ｐでは、第４比較例とは異なり、保持容量１２０と駆動トランジスタ１２１を、全ての分割画素で共用するようにしており、１画素内に増加する素子数が少ないため、１画素内にこれら全てを入れ込むのが容易であり、素子数が少ない分ＴＦＴ工程で製造不具合の可能性が小さくなり、高歩留まり化が実現できる
たとえば、理解を容易にするべく分割画素用のＥＬ（有機ＥＬ素子１２７）を除いて比較すると、２分割とした図８に示す第４比較例（その１）と図９に示す本実施形態（その１）の比較では、第３比較例の画素回路Ｐに対しての素子数の増加は何れも２素子（図８では１＊Ｃ＋１＊ＴＲ、図９では２＊ＴＲ）であり増加数が同じである。因みに、Ｃの前の数値は保持容量１２０の増加数、ＴＲの前の数値は駆動トランジスタ１２１の増加数である。

しかしながら、Ｎ分割と一般化した図８Ａに示す第４比較例（その２）と図９Ａに示す本実施形態（その２）の比較から分るように、第４比較例（その２）での増加数は（Ｎ−１）＊Ｃ＋（Ｎ−１）＊ＴＲとなるのに対して、本実施形態（その２）での増加数はＮ＊ＴＲとなり、素子数の増加は第４比較例（その２）よりも少ないのは明らかである。因みに、Ｃの前の数値は保持容量１２０の増加数、ＴＲの前の数値は駆動トランジスタ１２１の増加数である。

このように、本実施形態の画素回路Ｐでは、１画素内に複数のサブ開口部を持ち、画素内における駆動トランジスタ１２１のソースと各分割画素の有機ＥＬ素子１２７の共通電位（本例ではカソード電位Ｖcath）間にそれぞれＳＷトランジスタ１２８を介在させる構成を採ることで、第１の手法として、ＳＷトランジスタ１２８のオン／オフ制御により滅点検査時に滅点の選別を行なうことができ、高歩留まりが実現できる仕組みを採る。

また、分割画素別にＳＷトランジスタ１２８を設ける点を積極的に利用して、ＳＷトランジスタ１２８のオン／オフ制御を滅点のリペア処理に利用するだけでなく、第２の手法として、通常の駆動時において、ＳＷトランジスタ１２８のオン／オフを切り替えることで、発光期間において発光に使用される分割画素（詳しくはその分割画素の有機ＥＬ素子１２７）を切り替える仕組みを採る。滅点のリペアをしなくても、滅点として視覚的に認識される度合いを低減する、つまり、滅点の視認性を低下させることで、パネルの高歩留まりを実現するようにする。

１画素を複数の分割画素（画素回路Ｐ_k）に分ける際、第４比較例以外にも、たとえば、１つのＥＬ素子を複数の駆動トランジスタで駆動する手法、１画素内に駆動トランジスタ＋ＥＬ素子を複数用意する手法、１画素の画素回路および配線を全て複数化する手法（１画素内に画素回路を全て２つ有する手法を含む）などが考えられる。しかしながら、これらの手法は、第４比較例と同様に、１画素内に増加する素子数や配線数が多くなる難点がある。本実施形態の画素回路Ｐでは、素子数や配線数の増加を極力抑えつつ滅点対策を採ることができる。以下、滅点素子対策を採った本実施形態の画素回路Ｐを用いた各種の適用例について説明する。

＜滅点素子対策の第１適用例＞
第１適用例は、製造時に、画素回路Ｐを動作させてＳＷトランジスタ１２８の選択動作により滅点素子の有無およびその場所を特定し、ショート滅点素子に関しては、ＳＷトランジスタ１２８をオフして使用可能にすることにより、正常な画素回路Ｐから電気的に分離することを特徴とする。その後の通常動作時には、残りの正常な有機ＥＬ素子にて表示を行なうべく、他のＳＷトランジスタ１２８をオンさせて使用する。

このため、先ず、滅点対策機能をもつ本実施形態の画素回路Ｐにおいて、滅点素子の有無およびその場所を特定する滅点検査工程では、分割画素のそれぞれに設けたＳＷトランジスタ１２８をオン／オフ制御することで滅点検査を行なう。なお、前提として、同一画素においては、全ての分割画素が同時に滅点である事例は含まないものとする。

たとえば、図９Ａ（２）に示すように、ＳＷトランジスタ１２８_1，…，１２８_Nを１つオンで残りはオフの状態から、順次オンの数を増加させて検査する。もちろん、このようなオン／オフ制御は一例であり、たとえば、ＳＷトランジスタ１２８_1，…，１２８_Nを１つずつオンさせて対応する有機ＥＬ素子１２７_kが滅点であるか否かを判定してもよい。ただし前者の方が、全体としてのオン／オフ制御の回数が少なくて済む利点がある。

滅点対策機能を持つ本実施形態の画素回路Ｐの場合、有機ＥＬ素子１２７_kに対して駆動電流（駆動電圧）の供給を独立に制御できるようにＳＷトランジスタ１２８_kを配置しているので、ＳＷトランジスタ１２８_kをオンさせる順番は不問である。また、検査済みの有機ＥＬ素子１２７_kに介在するＳＷトランジスタ１２８_kについては、その後の他の素子の検査時には、オンしたままとしておいてもよいしオフさせてもよい。

複数の有機ＥＬ素子１２７_1，…，１２７_Nの何れもが発光する正常画素であるときには、それぞれに駆動電流Ｉdsが概ね均等に分流され、概ね同輝度で発光する。１画素全体としてみたときには、総合電流は本実施形態を適用しない場合と同様の駆動電流Ｉdsが流れることになる。有機ＥＬ素子は電流発光型素子であるため、電流に比例して輝度が得られるので、１画素全体としてみたときには、本実施形態を適用しない場合と同等の輝度を得ることが可能となる。

有機ＥＬ素子１２７_kがショート滅点素子であるときには、その有機ＥＬ素子１２７_kに対しての駆動電流Ｉdsの電流路となる配線（たとえば駆動トランジスタ１２１と接続されるアノード側やカソード側の配線）に、レーザ光などのエネルギービームを照射することにより、その配線を溶断し、正常な画素回路Ｐから電気的に分離することで滅点のリペアを行なう。あるいは、画素別にＳＷトランジスタ１２８_kを制御する仕組みを採っているときには、分割画素別にＳＷトランジスタ１２８を備えている点に着目して、ショート滅点素子である有機ＥＬ素子１２７_kのＳＷトランジスタ１２８_kに供給する制御信号Tcnt_kをインアクティブＬにしてＳＷトランジスタ１２８_kをオフさせ、有機ＥＬ素子１２７_kを正常な画素回路Ｐから電気的に分離して使用する。これらにより、損傷のある有機ＥＬ素子１２７_kが、事実上、ショートの滅点状態からオープンの滅点状態に変化する。

これにより、複数の有機ＥＬ素子１２７_1，…，１２７_Nのうちの１つが異物などにより損傷してオープン滅点やショート滅点となった場合、同一画素内の有機ＥＬ素子の総合容量が減少してしまうため、駆動電流Ｉｄｓは若干小さくなる。つまり、１画素全体としてみたときには、総合電流は有機ＥＬ素子が損傷していない場合と比較して若干少ない駆動電流Ｉｄｓが流れることとなるが、輝度差は視認できない程度である。そのため、１つの有機ＥＬ素子が損傷し滅点となった場合においても、その滅点を分離して同一画素に存在する他の正常な有機ＥＬ素子だけで発光させるようにしても、その正常な有機ＥＬ素子に流れる総合電流がほぼ等しいため、１画素から得られる輝度は、滅点の存在に関わらず、同等の輝度を得ることが可能となる。

従来の１画素を複数の領域に分割し、それぞれに有機ＥＬ素子を設けて、それらを共通の駆動トランジスタ１２１で駆動するようにすることで、分割画素の何れかがオープンの滅点となる場合であっても、他の正常な分割画素の有機ＥＬ素子で表示すれば、見かけ上、点欠陥として視認されないという効果を享受できる。

分割画素の何れかがショート滅点となる場合であっても、ＳＷトランジスタ１２８をオフさせることでオープン滅点に変化させて、他の正常な分割画素の有機ＥＬ素子で表示すれば、見かけ上、点欠陥として視認されないという効果を享受できる。これにより、１画素が完全に滅点になるのを防ぐことができ、点欠陥による歩留まり低下を避けることができる。電流駆動型の電気光学素子のショートによる滅点欠陥が存在しても、完全な滅点欠陥となることを防ぎ、これにより滅点による輝度の減少を削減することが可能となる。加えて、滅点を削減し高歩留まりを実現でき、良好な画質の表示装置を得ることができる。しかも、ショート滅点の削減により、ショート滅点によって消費していた電流を削減でき、低消費電力化が可能となる。

第１適用例では、滅点のリペアをＳＷトランジスタ１２８_kを個別にオフ制御することで可能となるので、レーザ光源などの溶断装置が備えられていない製造現場以外でもリペア作業が可能となる。実使用時に滅点が新たに生じたときにもリペアが可能である。一方、ＳＷトランジスタ１２８_kを独立にオン／オフ制御するために行走査線と列走査線の双方が必要になる点と、リペア箇所のＳＷトランジスタ１２８_kを継続的にオフさせておくために、リペア箇所を記憶しておくメモリ装置を有機ＥＬ表示装置１（表示パネル部１００）に搭載する必要がある。この点との比較においては、後述する第２〜第７適用例では、滅点のリペアを必要とせず、リペア箇所を記憶しておくメモリが不要となる特徴的な効果がある。

＜滅点素子対策の第２適用例＞
図１０は、滅点素子対策機能を備えた本実施形態の画素回路Ｐにおける第２適用例を説明する図である。ここで、図１０は、説明を簡単にするため、１画素を２つの分割画素に分けた図９に示す構成との対応で、第２適用例が適用される滅点箇所の一例を示している。図中に黒丸やハッチング付きの丸で示すのが滅点の画素であり、同一画素においては、全て（ここでは２つ）の分割画素が同時に滅点である事例は含まないものとする。つまり、同一画素内で滅点となる分割画素は１つであるものとする。

第２適用例は、画素別にＳＷトランジスタ１２８_kを制御する仕組みを採っておらず、同一行（もしくは同一列）の全てのＳＷトランジスタ１２８_kに対して共通に制御信号Tcnt_kを供給する仕組みや、画素アレイ部１０２の全画素回路Ｐについて共通に制御信号Tcnt_kを供給する仕組みを採る場合に好適な事例である。

画素別にＳＷトランジスタ１２８_kを制御する仕組みを採らない場合、同一の制御信号Tcnt_kで駆動される系統の全ての画素回路Ｐでは、制御信号Tcnt_kがアクティブＨのとき、一斉に、全ての有機ＥＬ素子１２７_kが発光可能となる。このとき、ある画素回路Ｐの分割画素（Ｐ_NG とする）がショート滅点であれば、分割画素Ｐ_NG 以外が正常であっても、その画素全体としては滅点となってしまう。

これは、複数の有機ＥＬ素子１２７_1，…，１２７_Nのうちの１つ（１２７_NG とする）が異物などにより損傷しあるいは使用中に何らかの原因でアノードとカソードのショート（短絡）となっている滅点の場合には、駆動トランジスタ１２１からの駆動電流Ｉdsのほぼ全てがショートしている有機ＥＬ素子１２７_NG を流れてしまい、同一画素内にある他の有機ＥＬ素子には電流が殆ど流れ込まなくなるからである。アノードとカソードがショートするような有機ＥＬ素子の損傷の場合、１画素内に有機ＥＬ素子を複数作製しても、その画素から輝度を得ることは殆どできず、滅点となってしまうのである。

一方、ある画素回路Ｐの制御信号Tcnt_kで駆動されるＳＷトランジスタ１２８_kに関わる分割画素Ｐ_NG がショート滅点であり、その分割画素Ｐ_NG 以外（他の画素も含めて）が正常であるとき、制御信号Tcnt_kをインアクティブＬとし、別の制御信号Tcnt_hをアクティブＨとすると、制御信号Tcnt_hと同系統の全ての画素について、滅点状態が解消される。

第２適用例（後述する第３適用例以降も同様）は、これらの点に着目してなされたもので、画素アレイ部１０２の各画素回路Ｐについて、発光期間において分割画素を選択的に使用する点に特徴がある。特に、後述する第４適用例以降との対比では、分割画素のそれぞれに設けたＳＷトランジスタ１２８_kの何れか一方の組のみを選択し全ての発光期間において固定的に使用して発光させる点に特徴がある。さらに、後述する第３適用例との対比では、ＳＷトランジスタ１２８_kの何れかを選択し固定的に使用して発光させる点で共通するが、滅点数がより少なくなる組合せで（好ましくは最も少なくなる何れか１つで）固定的に使用する点に特徴がある。分割画素の何れかが滅点であっても、画素アレイ部１０２全体として見たときに、滅点の視認性を低下させるという点では後述する第３適用例以降と共通する。

第２適用例の基本的な考え方は、パネル完成後の検査工程で、何れか１つのＳＷトランジスタ１２８_kのみをオンにして簡易点灯検査を順次行ない、そのときの画素アレイ部１０２全体の滅点数をカウントし、以降は、滅点数が少ない方のみをオンして使用する。

たとえば、全画素共通として、ＳＷトランジスタ１２８_1をオンにし、ＳＷトランジスタ１２８_2をオフにして、簡易点灯検査を行なう。そして、このときの画素アレイ部１０２全体の滅点数をカウントする。たとえば、このときの滅点状態が図１０（１）に示すように、滅点数＝５で、画素アレイ部１０２の全体に滅点が適当に散在しているものとする。

次に、全画素共通として、ＳＷトランジスタ１２８_1をオフにし、ＳＷトランジスタ１２８_2をオンにして、簡易点灯検査を行なう。そして、このときの画素アレイ部１０２全体の滅点数をカウントする。たとえば、このときの滅点状態が図１０（２）に示すように、滅点数＝１で、画素アレイ部１０２の中央部に滅点が存在しているものとする。

因みに、このような状況下で、ＳＷトランジスタ１２８_1，１２８_2が設けられていない従前の状態と同じように両ＳＷトランジスタ１２８_1，１２８_2をオンにすると、図１０（３）に示すように、図１０（１）と図１０（２）を合成した状態となり、滅点数＝６で、画素アレイ部１０２の全体に滅点が適当に散在することになる。

本事例においては、図１０（１）と図１０（２）との対比から、ＳＷトランジスタ１２８_2のみをオンにしている図１０（２）の方が滅点数が少ない。そこで、検査工程以降（典型的には通常使用時）は、滅点数が少なくなるように、全画素共通で、ＳＷトランジスタ１２８_1をオフ、ＳＷトランジスタ１２８_2をオン、の状態で使用する。

第２適用例の場合、後述する第４適用例以降とは異なり滅点箇所が固定されるが、分割画素のそれぞれに設けているＳＷトランジスタ１２８_kの内、滅点数が少なくなる何れか１つのみを選択して使用するので、画素アレイ部１０２全体として見たときには、ＳＷトランジスタ１２８_1，１２８_2が設けられていない従前の状態よりも滅点数が少なくなり、滅点の視認性を低下させることができる。第１適用例とは異なり、滅点箇所をリペアする必要もない。この点は、後述する第３適用例以降でも同様である。

なお、ここで示した第２適用例の具体的な事例では１画素を２つの分割画素に分ける場合であるので、滅点数がより少なくなるためのＳＷトランジスタ１２８_kの組合せとしては、最も少なくなる何れか一方となるが、３つ以上に分ける場合には、必ずしも、最も少なくなる何れか１つとする必要はない。たとえば、３分割の場合に、同一画素内で滅点となる分割画素が１つである場合、任意の何れか２つの組合せでもよい。第２適用例を適用して何れか１つのＳＷトランジスタ１２８のみをオンさせたときの滅点状態の合成が、第２適用例を適用しない従前の場合の滅点状態となるので、任意の何れか２つの組合せのときには何れか１つについて使用しない状態になり、実使用時に観察される滅点数を従前よりも確実に減らすことができるからである。

＜滅点素子対策の第３適用例＞
図１０Ａは、滅点素子対策機能を備えた本実施形態の画素回路Ｐにおける第３適用例を説明する図である。ここで、図１０Ａは、説明を簡単にするため、１画素を２つの分割画素に分けた図９に示す構成との対応で、第３適用例が適用される滅点箇所の一例を示している。図中に黒丸やハッチング付きの丸で示すのが滅点の画素であり、同一画素内で滅点となる分割画素は１つであるものとする。

第３適用例は、第２適用例と同様に、分割画素のそれぞれに設けたＳＷトランジスタ１２８_kの何れか一方の組のみを選択し固定的に使用して発光させる点で共通するが、滅点数が規格内であれば、その滅点数の多少に関わらず、滅点数が規格内を満たす何れかを固定的に使用する点に特徴がある。分割画素の何れかが滅点であっても、画素アレイ部１０２全体として見たときに、滅点の視認性を低下させるという点では前述の第２適用例や後述する第４適用例以降と共通する。

前述の通り、第３適用例の基本的な考え方は、パネル完成後の検査工程で、何れか１つのＳＷトランジスタ１２８_kのみをオンにして簡易点灯検査を順次行ない、そのときの画素アレイ部１０２全体の滅点数をカウントし、滅点数が規格内を満たす状態があれば、その滅点数の多少に関わらず、以降は、滅点数が規格内を満たす何れか１つのみをオンして使用する。

たとえば、全画素共通として、ＳＷトランジスタ１２８_1をオンにし、ＳＷトランジスタ１２８_2をオフにして簡易点灯検査を行なうと、画素アレイ部１０２全体の滅点数状態が図１０Ａ（１）に示すように、滅点数＝９で、画素アレイ部１０２の全体に滅点が適当に散在しているものとする。

また、全画素共通として、ＳＷトランジスタ１２８_1をオフにし、ＳＷトランジスタ１２８_2をオンにして簡易点灯検査を行なうと、画素アレイ部１０２全体の滅点状態が図１０Ａ（２）に示すように、滅点数＝８で、画素アレイ部１０２の全体に滅点が適当に散在しているものとする。

因みに、このような状況下で、ＳＷトランジスタ１２８_1，１２８_2が設けられていない従前の状態と同じように両ＳＷトランジスタ１２８_1，１２８_2をオンにすると、図１０Ａ（３）に示すように、図１０Ａ（１）と図１０Ａ（２）を合成した状態となり、滅点数＝１７で、画素アレイ部１０２の全体に滅点が適当に散在することになる。

ここで、本事例において、滅点数の許容される数（＝規格）が“１０”であるとする。このとき、たとえば、図１０Ａ（１）に示すようにＳＷトランジスタ１２８_1のみをオンにしたときには、“滅点数＝９＜規格値＝１０”であり、滅点数が規格内を満たすので、以降は、全画素共通で、ＳＷトランジスタ１２８_1をオン、ＳＷトランジスタ１２８_2をオフ、の状態で使用する。

あるいは、ＳＷトランジスタ１２８_2のみをオンにしたときには、“滅点数＝８＜規格値＝１０”であり、滅点数が規格内を満たすので、以降は、全画素共通で、ＳＷトランジスタ１２８_1をオフ、ＳＷトランジスタ１２８_2をオン、の状態で使用してもよい。

第３適用例では、第２適用例とは異なり、必ずしも滅点数が最も少ない方を固定的に使用することができるとは限らないが、実使用時に観察される滅点数を従前よりも減らすことができる。また、検査工程で、ＳＷトランジスタ１２８_kの何れか１つのみをオンさせて画素アレイ部１０２全体の滅点数をカウント（計数）しているときに、滅点数が規格内を満たす状態があれば、以降は滅点数が規格内を満たす何れか１つのみをオンして使用できる。滅点数が規格内を満たすものが見つかると、その他のＳＷトランジスタ１２８_hについての簡易点灯検査を割愛できる利点がある。

＜滅点素子対策の第４適用例＞
図１１および図１１Ａは、滅点素子対策機能を備えた本実施形態の画素回路Ｐにおける第４適用例を説明する図である。ここで、図１１は、説明を簡単にするため、１画素を２つの分割画素に分けた図９に示す構成との対応で、第４適用例が適用される滅点箇所の一例を示している。図中に黒丸やハッチング付きの丸で示すのが滅点の画素であり、同一画素内で滅点となる分割画素は１つであるものとする。図１１Ａは、第４適用例のタイミングチャートであり、図６に示した第３比較例の駆動タイミングと同様に線順次駆動の場合である。ここでも、説明を簡単にするため、１画素を２つの分割画素に分けた図９に示す構成との対応で示す。

第４適用例は、画素アレイ部１０２の各画素回路Ｐについて、発光期間において分割画素を切り替える、つまり、分割画素を時分割駆動して選択的に発光させる点に特徴がある。なお、線順次駆動であり、電源駆動パルスDSL および書込駆動パルスWSや図示していない映像信号Ｖsig は、１行分を１組として各信号のタイミング（特に位相関係）が規定され、行が代わると１Ｈ分シフトされる。したがって、各行のＳＷトランジスタ１２８_kを駆動する制御信号Tcnt_kも、これらの信号に合わせて、行単位で独立に制御することが必要になる。

第４適用例は、滅点数の多少に関わらず効果が得られる。たとえば、何れか１系統のＳＷトランジスタ１２８_kのみをオンさせたときに、それぞれの滅点数が全て規格内となるケース（図１１（１），（２））、一方では滅点数が規格内となるが他方では滅点数が規格外となるケース（図１１（３），（４））、そして、それぞれの滅点数が全て規格外となるケース（図１１（５），（６））、の何れでも効果が得られる。

たとえば、それぞれの滅点数が全て規格内となるケースの例として、全画素共通として、ＳＷトランジスタ１２８_1をオンにし、ＳＷトランジスタ１２８_2をオフにして簡易点灯検査を行なうと、画素アレイ部１０２全体の滅点数状態が図１１（１）に示すように、滅点数＝９（規格値＝１０以下であり規格内）で、画素アレイ部１０２の全体に滅点が適当に散在しているものとする。また、全画素共通として、ＳＷトランジスタ１２８_1をオフにし、ＳＷトランジスタ１２８_2をオンにして簡易点灯検査を行なうと、画素アレイ部１０２全体の滅点状態が図１１（２）に示すように、滅点数＝８（規格値＝１０以下であり規格内）で、画素アレイ部１０２の中央部に滅点が存在しているものとする。

また、一方では滅点数が規格内となるが他方では滅点数が規格外となるケースの例として、全画素共通として、ＳＷトランジスタ１２８_1をオンにし、ＳＷトランジスタ１２８_2をオフにして簡易点灯検査を行なうと、画素アレイ部１０２全体の滅点数状態が図１１（３）に示すように、滅点数＝９（規格値＝１０以下であり規格内）で、画素アレイ部１０２の全体に滅点が適当に散在しているものとする。また、全画素共通として、ＳＷトランジスタ１２８_1をオフにし、ＳＷトランジスタ１２８_2をオンにして簡易点灯検査を行なうと、画素アレイ部１０２全体の滅点状態が図１１（４）に示すように、滅点数＝１２（規格値＝１０以上であり規格外）で、画素アレイ部１０２の全体に滅点が適当に散在しているものとする。

また、それぞれの滅点数が全て規格外となるケースの例として、全画素共通として、ＳＷトランジスタ１２８_1をオンにし、ＳＷトランジスタ１２８_2をオフにして簡易点灯検査を行なうと、画素アレイ部１０２全体の滅点数状態が図１１（５）に示すように、滅点数＝１５（規格値＝１０以上であり規格外）で、画素アレイ部１０２の全体に滅点が適当に散在しているものとする。また、全画素共通として、ＳＷトランジスタ１２８_1をオフにし、ＳＷトランジスタ１２８_2をオンにして簡易点灯検査を行なうと、画素アレイ部１０２全体の滅点状態が図１１（６）に示すように、滅点数＝１２（規格値＝１０以上であり規格外）で、画素アレイ部１０２の全体に滅点が適当に散在しているものとする。

第４適用例では、これらのような状況下において、発光期間にＳＷトランジスタ１２８_kを時分割で駆動する。この際、ＳＷトランジスタ１２８のオン／オフの切替えは、駆動電流Ｉdsを流すための駆動トランジスタ１２１のドレイン端への電源供給（第１電位Ｖccの供給）が停止している期間に行なう。

たとえば、図１１Ａに示すように、あるフィールドにおいて、ＳＷトランジスタ１２８_1をオン、ＳＷトランジスタ１２８_2をオフにする。ＳＷトランジスタ１２８_1のみがオンの状態で第３比較例と同様の画素駆動を行なう。そして、電源駆動パルスDSL が第２電位Ｖssに切り替えられた有機ＥＬ素子１２７の消光時（つまり電源オフ時）においてＳＷトランジスタ１２８_1をオフに切り替え、ＳＷトランジスタ１２８_2をオンに切り替える。

ここで、有機ＥＬ素子１２７の消光時（つまり電源オフ時）においてＳＷトランジスタ１２８_1，１２８_2のオン／オフを切り替えるのは、有機ＥＬ素子１２７が消光する前の発光時（つまり電源オン時）にオン／オフ制御したのでは、仮に滅点でない分割画素から滅点の分割画素に切り替えられると、滅点でない分割画素の発光期間が事実上短くなり好ましくないからである。また、後述する第７適用例での切替えと同じ理由も存在する。ただし、消光時にオン／オフ制御すれば、ＳＷトランジスタ１２８_1とＳＷトランジスタ１２８_2のオン期間はオーバーラップしていてもよい。

以下、同様に、次フィールドにおいて、ＳＷトランジスタ１２８_1をオフ、ＳＷトランジスタ１２８_2をオンの状態で第３比較例と同様の画素駆動を行なう。そして、フィールドが切り替えられる都度、このような動作を繰り返す。

なお、図示しないが、ＳＷトランジスタ１２８_1とＳＷトランジスタ１２８_2のオン／オフの切替え、すなわち発光に供される分割画素（その有機ＥＬ素子１２７）の切替えは、数（たとえば２〜５）フィールド単位で行なってもよい。切替えの周期が短いほど、滅点でない（つまり発光する）分割画素による視覚的な残像効果を享受できるので、滅点の視認性が低くなり好ましい。

さらに、図示しないが、ＳＷトランジスタ１２８_1とＳＷトランジスタ１２８_2のオン／オフの切替えを数（たとえば２〜５）フィールド単位で行なう場合、各ＳＷトランジスタ１２８_kのオンするフィールド数を同じにすることに限らず、異なるようにしてもよい。この場合の好適な適用は、滅点数が少ない方のオンフィールド数の方が滅点数が多い方のオンフィールド数よりも多くするのがよい。滅点数が少ない方をより多く（長く）発光に使用することで、パネル全体としての滅点の視認性をより低くするのである。

第４適用例によれば、分割画素の何れかが滅点であっても、線順次で時分割駆動させることで、１画素全体としては、滅点期間と発光期間とが存在することになり、滅点検査や滅点のリペアを行なわなくても、その画素に滅点の分割画素が存在することの視認性を低下させることができる。つまり、分割画素Ｐ_kのそれぞれに設けたＳＷトランジスタ１２８_kを時分割で選択的に使用するので、仮にＳＷトランジスタ１２８_1のオン時に滅点となる有機ＥＬ素子１２７があっても、あるいはＳＷトランジスタ１２８_2のオン時に滅点となる有機ＥＬ素子１２７があっても、発光に使用される分割画素が時分割で使用される（本例では１フィールドごとに切り替えられる）ため、つまり、発光している有機ＥＬ素子１２７が発光期間によって異なるため、時間平均で滅点を対策することができ、実体的には１画素が完全に滅点となることはないと考えてよい。また、画素アレイ部１０２全体として見たときには、前述の第２適用例や第３適用例とは異なり滅点位置が固定されることはなく、滅点位置が変動し得るので、滅点の視認性を一層低下させることができる。分割画素の滅点位置が時間的かつ空間的に平均化されるからである。さらに、時分割駆動は、滅点数の多少に関わらずその効果が得られるので、高歩留まりが期待できる。滅点検査や滅点リペアが不要であり、製造コストを低減できる利点もある。

なお、ここで示した第４適用例の具体的な事例では１画素を２つの分割画素に分ける場合であるので、時分割駆動時にオン状態とするＳＷトランジスタ１２８の組合せとしては、最も少なくなる何れか一方となるが、３つ以上に分ける場合には、必ずしも、最も少なくなる何れか１つとする必要はない。画素内の複数ある分割画素のうち、有機ＥＬ素子１２７の発光期間に発光し得る分割画素（詳しくはその分割画素の有機ＥＬ素子１２７）が少なくとも１つ存在すればよいのである。「発光し得る」と称したのは、滅点の分割画素を考慮したものであり、滅点の分割画素が皆無であれば、発光期間に発光している分割画素（その有機ＥＬ素子１２７）が少なくとも１つであることは言うまでもない。

たとえば、３分割の場合に、同一画素内で滅点となる分割画素が１つである場合、任意の何れか２つの組合せ数と残りの１つとを交互に切り替えるものでもよい。分割数が４になると、組合せ数と時分割の態様としては、３と１の交互切替えか、２と２の交互切替え、の何れかを採ることができ、分割数がさらに増えると、組合せの態様も一層増えることになる。

あるいは、任意の何れか２つの組合せをフィールドごとに順次変更するものでもよい。この動作を適用すると、任意の何れか２つの組合せ数と残りの１つとを交互に切り替える場合よりも、滅点位置が時間的かつ空間的に平均化される効果が高まる利点が得られる。この場合でも、分割数が４になると、組合せ数と時分割のためのフィールドごとの順次変更の態様としては、３での順次変更、２での順次変更、の何れかを採ることができ、分割数がさらに増えると、組合せ数の態様も一層増えることになる。

＜滅点素子対策の第５適用例＞
図１２および図１２Ａは、滅点素子対策機能を備えた本実施形態の画素回路Ｐにおける第５適用例を説明する図である。ここで、図１２は、第５適用例を適用するための有機ＥＬ表示装置１の垂直走査系統に着目した回路構成を示すブロック図である。図１２Ａは、説明を簡単にするため、１画素を２つの分割画素に分けた図９に示す構成との対応で示した第５適用例のタイミングチャートである。なお、同一画素内で滅点となる分割画素は１つであるものとする。

第５適用例は、第４適用例と同様に、画素アレイ部１０２の各画素回路Ｐについて、発光期間において分割画素を切り替える、つまり、分割画素を時分割駆動して選択的に発光させる点に特徴がある。第４適用例との相違は面順次駆動である点である。面順次駆動の場合、図示のように、電源駆動パルスDSL は全行に対して共通に使用されるが、書込駆動パルスWSや図示していない映像信号Ｖsig は、１行分を１組として各信号のタイミング（特に位相関係）が規定され、行が代わると一定時間分シフトされ、そのシフト量は１Ｈ以下である。

したがって、各行のＳＷトランジスタ１２８_kを駆動する制御信号Tcnt_kは、電源駆動パルスDSL と同様に全行に対して共通に使用してよく、フィールド単位でのオン／オフ切替えが可能である。この対応のため、制御部１０９には、全行に対して制御信号Tcntを共通に供給する制御信号生成部３２３が設けられる。

ここで、面順次駆動の場合、サンプリング期間＆移動度補正期間Ｈは、図示のように、一定時間ずつシフトされていく。このため、そのままでは、各行の発光期間が異なり、視覚的には輝度差が感じられる。この対策として、各行の発光期間を同一とするべく、所定の発光期間（全行同一幅）が経過した後にはオフセット電位Ｖofs をサンプリングすることで、この後には非発光状態とする。

このような状況下において、図１２Ａに示すように、ＳＷトランジスタ１２８_kを時分割で駆動する。たとえば、あるフィールドにおいて、垂直同期信号Ｖsyncに同期して（たとえばアクティブＨとなるタイミングとほぼ同じタイミングで）、電源駆動パルスDSL が第２電位Ｖssに切り替えられた有機ＥＬ素子１２７の消光時（つまり電源オフ時）において、ＳＷトランジスタ１２８_1をオン、ＳＷトランジスタ１２８_2をオフにする。ＳＷトランジスタ１２８_1のみがオンの状態で画素駆動を行なう。

そして、次フィールドにおいても、垂直同期信号Ｖsyncに同期して（たとえばアクティブＨとなるタイミングとほぼ同じタイミングで）、電源駆動パルスDSL が第２電位Ｖssに切り替えられた有機ＥＬ素子１２７の消光時（つまり電源オフ時）において、ＳＷトランジスタ１２８_1をオフに切り替え、ＳＷトランジスタ１２８_2をオンに切り替える。

有機ＥＬ素子１２７の消光時（つまり電源オフ時）においてＳＷトランジスタ１２８_1，１２８_2のオン／オフを切り替える点や、ＳＷトランジスタ１２８_1とＳＷトランジスタ１２８_2のオン期間がオーバーラップしていてもよい点は第４適用例と同様である。

また、第４適用例での説明と同様に、ＳＷトランジスタ１２８_1とＳＷトランジスタ１２８_2のオン／オフの切替え、すなわち発光に供される分割画素（その有機ＥＬ素子１２７）の切替えは、数（たとえば２〜５）フィールド単位で行なってもよい。

第５適用例によれば、分割画素の何れかが滅点であっても、面順次で時分割駆動させることで、１画素全体としては、滅点期間と発光期間とが存在することになり、その画素に滅点の分割画素が存在することの視認性を低下させることができ、パネルの高歩留まりが期待できる。面順次駆動である点では、線順次駆動の第４適用例とは異なるが、分割画素を時分割するという基本的な仕組みには相違がなく、第４適用例と同様の効果を享受できる。

また、ここで示した第５適用例の具体的な事例では１画素を２つの分割画素に分ける場合であるので、時分割駆動時にオン状態とするＳＷトランジスタ１２８の組合せとしては、最も少なくなる何れか一方となるが、３つ以上に分ける場合に関しては、第４適用例での説明と同様である。

＜滅点素子対策の第６適用例＞
図１３および図１３Ａは、滅点素子対策機能を備えた本実施形態の画素回路Ｐにおける第６適用例を説明する図である。ここで、図１３は、第６適用例を適用するための有機ＥＬ表示装置１の垂直走査系統に着目した回路構成を示すブロック図である。図１３Ａは、第６適用例のタイミングチャートである。ここでも、説明を簡単にするため、１画素を２つの分割画素に分けた図９に示す構成との対応で示す。なお、同一画素内で滅点となる分割画素は１つであるものとする。

第６適用例は、第４適用例や第５適用例と同様に、画素アレイ部１０２の各画素回路Ｐについて、発光期間において分割画素を切り替える、つまり、分割画素を時分割駆動して選択的に発光させる点に特徴がある。第４適用例や第５適用例との相違は、パネルでラインを複数に分割して、分割した各部分で（つまり複数の水平期間において）電源駆動パルスDSL を共通化する方式を採用している点である。分割した各部分に対しての電源供給線１０５DSL には、分割駆動走査部１０５BKが接続される。駆動走査部１０５を複数の分割駆動走査部１０５BKに分けるのである。

このような駆動方式の場合、図示のように、電源駆動パルスDSL を複数行で共通化する点においては面順次駆動の場合と同様の駆動方式が適用され、共通化している部分の各行については線順次駆動の場合と同様の駆動方式が適用される。つまり、面順次駆動の仕組みと線順次駆動の仕組みを組み合わせたような駆動方式となる。よって、電源駆動パルスDSL は分割した部分ごとに共通に使用されるが、書込駆動パルスWSや図示していない映像信号Ｖsig は、１行分を１組として各信号のタイミング（特に位相関係）が規定され、行が代わると１Ｈ分シフトされる。

したがって、各行のＳＷトランジスタ１２８_kを駆動する制御信号Tcnt_kは、電源駆動パルスDSL と同様に分割した部分ごとに共通に使用してよく、また分割した部分ごとにフィールド単位でのオン／オフ切替えが可能である。この対応のため、制御部１０９には、分割した各部分に対しての制御信号Tcntを共通に供給する分割制御信号生成部３２３BKが設けられる。制御信号生成部３２３を複数の分割制御信号生成部３２３BKに分けるのである。

なお、面順次駆動の場合と異なり、サンプリング期間＆移動度補正期間Ｈは、図示のように、１Ｈ分ずつシフトされていく。このため、そのままでは、各行の発光期間が異なり、視覚的には輝度差が感じられる。この対策として、各行の発光期間を同一とするべく、所定の発光期間（全行同一幅）が経過した後にはオフセット電位Ｖofs をサンプリングすることで、この後には非発光状態とする。

このような状況下において、図１３Ａに示すように、ＳＷトランジスタ１２８_kを時分割で駆動する。たとえば、第４適用例と同様に、あるフィールドにおいて、電源駆動パルスDSL が第２電位Ｖssに切り替えられた有機ＥＬ素子１２７の消光時（つまり電源オフ時）において、ＳＷトランジスタ１２８_1をオン、ＳＷトランジスタ１２８_2をオフにする。ＳＷトランジスタ１２８_1のみがオンの状態で画素駆動を行なう。

そして、次フィールドにおいても、電源駆動パルスDSL が第２電位Ｖssに切り替えられた有機ＥＬ素子１２７の消光時（つまり電源オフ時）において、ＳＷトランジスタ１２８_1をオフに切り替え、ＳＷトランジスタ１２８_2をオンに切り替える。

有機ＥＬ素子１２７の消光時（つまり電源オフ時）においてＳＷトランジスタ１２８_1，１２８_2のオン／オフを切り替える点や、ＳＷトランジスタ１２８_1とＳＷトランジスタ１２８_2のオン期間がオーバーラップしていてもよい点は第４適用例と同様である。

また、第４適用例での説明と同様に、ＳＷトランジスタ１２８_1とＳＷトランジスタ１２８_2のオン／オフの切替え、すなわち発光に供される分割画素（その有機ＥＬ素子１２７）の切替えは、数（たとえば２〜５）フィールド単位で行なってもよい。

第６適用例によれば、分割画素の何れかが滅点であっても、時分割駆動させることで、１画素全体としては、滅点期間と発光期間とが存在することになり、その画素に滅点の分割画素が存在することの視認性を低下させることができ、パネルの高歩留まりが期待できる。面順次駆動の仕組みと線順次駆動の仕組みを組み合わせたような駆動方式である点では、線順次駆動の第４適用例や面順次駆動の第５適用例とは異なるが、分割画素を時分割するという基本的な仕組みには相違がなく、第４適用例や第５適用例と同様の効果を享受できる。

また、ここで示した第６適用例の具体的な事例では１画素を２つの分割画素に分ける場合であるので、時分割駆動時にオン状態とするＳＷトランジスタ１２８の組合せとしては、最も少なくなる何れか一方となるが、３つ以上に分ける場合に関しては、第４適用例での説明と同様である。

＜滅点素子対策の第７適用例＞
図１４は、滅点素子対策機能を備えた本実施形態の画素回路Ｐにおける第７適用例を説明する図である。ここで、図１４は、説明を簡単にするため、１画素を２つの分割画素に分けた図９に示す構成との対応で示した第７適用例のタイミングチャートである。

第７適用例は、第４〜第６適用例と同様に、画素アレイ部１０２の各画素回路Ｐについて、発光期間において分割画素を切り替える、つまり、分割画素を時分割駆動して選択的に発光させる点に特徴がある。第４〜第６適用例との相違は、フィールド単位ではなく、フィールド内でＳＷトランジスタ１２８_kの切替えを行なう点にある。

本適用例は一例として切替えは、第４〜第６適用例と同様に、電源駆動パルスDSL が第２電位Ｖssに切り替えられた有機ＥＬ素子１２７の消光時（つまり電源オフ時）において行なう。スイッチの切替えは必ずしも電源オフのときに行なう必要はない。

このため、たとえば、先ず、ＳＷトランジスタ１２８_1をオン、ＳＷトランジスタ１２８_2をオフにしている状態で、あるフィールドにおいて発光期間に入る。これにより、分割画素Ｐ_1の有機ＥＬ素子１２７_1が発光する。そして、しばらくの間、有機ＥＬ素子１２７_1での発光を続けた後に、電源駆動パルスDSL を一端、第１電位Ｖccから第２電位Ｖssに切り替える。これにより、有機ＥＬ素子１２７_1での発光が停止する。ＳＷトランジスタ１２８_1がオン時の有機ＥＬ素子１２７_1の発光期間Ｌ_1は、概ね、書込駆動パルスWSがＬになってから電源駆動パルスDSL が第２電位Ｖssになるまでの期間である。

そして、電源駆動パルスDSL が第２電位Ｖssの期間に、ＳＷトランジスタ１２８_1をオフ、ＳＷトランジスタ１２８_2をオンに切り替える。この後、電源駆動パルスDSL を、第２電位Ｖssから第１電位Ｖccに戻す。これにより、分割画素Ｐ_2の有機ＥＬ素子１２７_2が発光する。ＳＷトランジスタ１２８_2がオン時の有機ＥＬ素子１２７_2の発光期間Ｌ_2は、概ね、電源駆動パルスDSL を第２電位Ｖssから第１電位Ｖccに戻した後、電源駆動パルスDSL が第２電位Ｖssになるまでの期間である。

この後、第４適用例と同様に、電源駆動パルスDSL が第２電位Ｖssに切り替えられた有機ＥＬ素子１２７の消光時（つまり電源オフ時）において、ＳＷトランジスタ１２８_1をオンに切り替え、ＳＷトランジスタ１２８_2をオフに切り替える。以下、同様に、次フィールドにおいても、フィールド内で、ＳＷトランジスタ１２８_1をオンでＳＷトランジスタ１２８_2をオフ、この後、ＳＷトランジスタ１２８_1をオフでＳＷトランジスタ１２８_2をオンとする、ＳＷトランジスタ１２８_kの切替えを伴う画素駆動を行なう。そして、フィールドが切り替えられる都度、このような動作を繰り返す。なお、ＳＷトランジスタ１２８_1とＳＷトランジスタ１２８_2のオン期間がオーバーラップしていてもよい点は第４適用例と同様である。

第７適用例によれば、分割画素の何れかが滅点であっても、フィールド内で時分割駆動させることで、１画素全体としては、滅点期間と発光期間とが存在することになり、その画素に滅点の分割画素が存在することの視認性を低下させることができ、パネルの高歩留まりが期待できる。発光している分割画素Ｐ_kの有機ＥＬ素子１２７_kは１フィールド内で異なるので、完全に滅点とはならず、パネルの高歩留まりが実現できるのである。フィールド内で時分割駆動する点では、線順次駆動の第４適用例や面順次駆動の第５適用例や面順次駆動の仕組みと線順次駆動の仕組みを組み合わせたような駆動方式である第６適用例とは異なるが、分割画素を時分割するという基本的な仕組みには相違がなく、第４〜第６適用例と同様の効果を享受できる。

特に、第７適用例では、フィールド単位ではなくフィールド内で時分割駆動するので、切替えの周期がフィールド単位よりも確実に短くなり、滅点でない（つまり発光する）分割画素による視覚的な残像効果を確実に享受できるので、滅点の視認性が確実に低くなる利点がある。

たとえば、ＳＷトランジスタ１２８_1がオン時の有機ＥＬ素子１２７_1の発光期間Ｌ_1とＳＷトランジスタ１２８_2がオン時の有機ＥＬ素子１２７_2の発光期間Ｌ_2は、概ね、電源駆動パルスDSL が一端第２電位Ｖssに切り替える期間のタイミング設定で決まるので、両発光期間Ｌ_1，Ｌ_2を同じにすることに限らず、容易に異なるようにできる。この場合の好適な適用は、滅点数が少ない方のオン期間の方が滅点数が多い方のオン期間よりも長くするのがよい。滅点数が少ない方をより長く発光に使用することで、パネル全体としての滅点の視認性をより低くするのである。

また、ここで示した第７適用例の具体的な事例では１画素を２つの分割画素に分ける場合であるので、時分割駆動時にオン状態とするＳＷトランジスタ１２８の組合せとしては、最も少なくなる何れか一方となるが、３つ以上に分ける場合に関しては、第４適用例での説明と同様である。

また、図１４では、線順次駆動を適用した図１１に示した第４適用例に対する変形例で示しているが、第７適用例の仕組みは、第５適用例や第６適用例にも、同様に適用することができる。因みに、第６適用例では、線順次駆動と同様の切替えタイミングとなるので、第７適用例の適用は何ら問題はない。これに対して、第５適用例では、面順次駆動であり、全行を一括して切替えているので、第７適用例の適用に当たっては、線順次駆動と同様に、各行のＳＷトランジスタ１２８_kを駆動する制御信号Tcnt_kを、書込駆動パルスWSに合わせて、行単位で独立に制御するように変更すればよい。

以上、本発明について実施形態を用いて説明したが、本発明の技術的範囲は前記実施形態に記載の範囲には限定されない。発明の要旨を逸脱しない範囲で前記実施形態に多様な変更または改良を加えることができ、そのような変更または改良を加えた形態も本発明の技術的範囲に含まれる。

また、前記の実施形態は、クレーム（請求項）にかかる発明を限定するものではなく、また実施形態の中で説明されている特徴の組合せの全てが発明の解決手段に必須であるとは限らない。前述した実施形態には種々の段階の発明が含まれており、開示される複数の構成要件における適宜の組合せにより種々の発明を抽出できる。実施形態に示される全構成要件から幾つかの構成要件が削除されても、効果が得られる限りにおいて、この幾つかの構成要件が削除された構成が発明として抽出され得る。

＜画素回路の変形例＞
画素回路の側面では、駆動電流を一定に維持する駆動信号一定化回路の一例であるブートストラップ回路や閾値＆移動度補正回路の構成例として、駆動トランジスタ１２１としてｎチャネル型を用いた２ＴＲ構成としつつ駆動タイミングを工夫する例を示したが、これは有機ＥＬ素子１２７を駆動するための駆動信号を一定に維持する駆動信号一定化回路および駆動タイミングの一例に過ぎず、有機ＥＬ素子１２７の経時変化やｎチャネル型の駆動トランジスタ１２１の特性変動（たとえば閾値電圧や移動度などのばらつきや変動）による駆動電流Ｉdsに与える影響を防ぐための駆動信号一定化回路としては、その他の様々な回路を適用することができる。

たとえば、回路理論上は「双対の理」が成立するので、画素回路Ｐに対しては、この観点からの変形を加えることができる。この場合、図示を割愛するが、先ず、図９や図９Ａに示した２ＴＲ構成の画素回路Ｐがｎチャネル型の駆動トランジスタ１２１を用いて構成しているのに対し、ｐチャネル型の駆動トランジスタを用いて画素回路Ｐを構成する。これに合わせて、映像信号Ｖsig のオフセット電位Ｖofs に対する信号振幅Ｖinの極性や電源電圧の大小関係を逆転させるなど、双対の理に従った変更を加える。

たとえば「双対の理」に従った変形態様の画素回路Ｐでは、ｐチャネル型の駆動トランジスタ（以下ｐ型駆動トランジスタ１２１ｐと称する）のゲート端とソース端と間に保持容量１２０を接続し、ｐ型駆動トランジスタ１２１ｐのソース端側を有機ＥＬ素子１２７のカソード側とし、この間に分割画素用のスイッチ素子を配置する。有機ＥＬ素子１２７のアノード端は基準電位としてのアノード電位Ｖanode にする。このアノード電位Ｖanode は、基準電位を供給する全画素共通の基準電源（高電位側）に接続する。

ｐ型駆動トランジスタ１２１ｐは、そのドレイン端が低電圧側の電源電位Ｖssに接続され、有機ＥＬ素子１２７を発光させる駆動電流Ｉdsを流す。本構成では低電圧側の電源電位Ｖssが第１電位となり、対応する第２電位は高電圧側の電源電位Ｖccとする。映像信号線１０６HSと書込走査線１０４WSとの交差部にはｐチャネル型のサンプリングトランジスタ（以下ｐ型サンプリングトランジスタ１２５ｐと称する）を配する。ｐ型サンプリングトランジスタ１２５ｐは、ゲート端を書込走査部１０４からの書込走査線１０４WSに接続し、ドレイン端（もしくはソース端）を映像信号線１０６HSに接続し、ソース端（もしくはドレイン端）をｐ型駆動トランジスタ１２１ｐのゲート端と保持容量１２０の一方の端子との接続点に接続する。ｐ型サンプリングトランジスタ１２５ｐのゲート端には書込走査部１０４からアクティブＬの書込駆動パルスWSを供給する。

このような双対の理を適用してトランジスタをｐ型にした変形例の有機ＥＬ表示装置においても、前述のｎ型にした有機ＥＬ表示装置と同様に、閾値補正動作、移動度補正動作、およびブートストラップ動作を実行することができる。

なお、ここで説明した変形例は、図９や図９Ａに示した２ＴＲ構成に対して「双対の理」に従った変更を加えたものであるが、回路変更の手法はこれに限定されるものではない。たとえば、図２に示した第１比較例や図３に示した第２比較例の画素回路Ｐにおいて、図９や図９Ａに示した本実施形態の画素回路Ｐのように、１画素を複数の分割画素に分け、それぞれに少なくとも１つの有機ＥＬ素子１２７を設け、各分割画素の有機ＥＬ素子１２７を、共通の保持容量１２０および駆動トランジスタ１２１で駆動する仕組みを採ってもよい。

また、図示しないが、サンプリングトランジスタ（スイッチングトランジスタの一例）および駆動トランジスタ以外に、駆動電流を一定に維持する制御を行なうための他のスイッチングトランジスタが設けられた、２ＴＲ構成以外であってもよい。ただし、高精細の表示が求められる小型の表示装置を実現する点では、２ＴＲ構成にて駆動信号一定化機能を実現するのが最適である。

ここで、各種の変形例においても、従来の１画素を複数の領域（分割画素）に分け、それぞれが有機ＥＬ素子を有するようにするとともに、各分割画素の各有機ＥＬ素子を共通の保持容量１２０および駆動トランジスタ１２１で駆動する仕組みを採り、かつ駆動トランジスタ１２１のソースと各分割画素の有機ＥＬ素子１２７の共通電位間にそれぞれＳＷトランジスタ１２８を介在させる構成を採ることができる。

第１適用例のように、分割画素の何れかがショート滅点となる場合であっても、ＳＷトランジスタ１２８をオフさせることで滅点箇所を電気的に切り離し、他の分割画素で発光させることで、その分割画素の滅点箇所を目立たなくして、点欠陥による歩留まり低下を避けることができる。

あるいは、第２や第３適用例のように、全ての発光期間において、各分割画素のＳＷトランジスタ１２８の何れかを選択的に使用することで、滅点箇所をリペアしなくても、実使用時に観察される滅点数を従前よりも減らすことができる。

あるいは、第４〜第７適用例のように、発光期間において、各分割画素のＳＷトランジスタ１２８を時分割駆動することで、滅点箇所をリペアしなくても、分割画素の滅点位置が時間的かつ空間的に平均化され、滅点の視認性を低下させることができる。

本発明に係る表示装置の一実施形態であるアクティブマトリクス型表示装置の構成の概略を示すブロック図（第１構成例）である。 本発明に係る表示装置の一実施形態であるアクティブマトリクス型表示装置の構成の概略を示すブロック図（第２構成例）である。 本実施形態の画素回路に対する第１比較例を示す図である。 本実施形態の画素回路に対する第２比較例を示す図である。 有機ＥＬ素子や駆動トランジスタの動作点を説明する図である。 有機ＥＬ素子や駆動トランジスタの特性ばらつきが駆動電流に与える影響を説明する図である。 本実施形態の画素回路に対する第３比較例を示す図である。 図５に示した本実施形態の画素回路に関する本実施形態の駆動タイミングの基本例を説明するタイミングチャートである。 画素回路における点欠陥を説明する図であって、滅点発生時の有機ＥＬ素子等価回路を説明する図である。 半導体基板上における有機ＥＬ素子の配置関係を説明する図である。 本実施形態の画素回路に対する滅点素子対策機能を備えた第４比較例（その１）を説明する図である。 本実施形態の画素回路に対する滅点素子対策機能を備えた第４比較例（その２）を説明する図である。 本実施形態の画素回路（その１）を説明する図である。 本実施形態の画素回路（その２）を説明する図である。 本実施形態の画素回路における第２適用例を説明する図である。 本実施形態の画素回路における第３適用例を説明する図である。 本実施形態の画素回路における第４適用例が適用される滅点箇所の一例を示す図である。 第４適用例のタイミングチャートである。 本実施形態の画素回路における第５適用例を適用するための有機ＥＬ表示装置の垂直走査系統に着目した回路構成を示すブロック図である。 第５適用例のタイミングチャートである。 本実施形態の画素回路における第６適用例を適用するための有機ＥＬ表示装置の垂直走査系統に着目した回路構成を示すブロック図である。 第６適用例のタイミングチャートである。 本実施形態の画素回路における第７適用例のタイミングチャートである。

符号の説明

１…有機ＥＬ表示装置、１００…表示パネル部、１０１…基板、１０２…画素アレイ部、１０３…垂直駆動部、１０４…書込走査部、１０５…駆動走査部、１０６…水平駆動部、１０９…制御部、１２０…保持容量、１２１…駆動トランジスタ、１２２…発光制御トランジスタ、１２５…サンプリングトランジスタ、１２７…有機ＥＬ素子（電気光学素子の一例）、１２８…ＳＷトランジスタ（スイッチ素子の一例）、２００…駆動信号生成部、３００…映像信号処理部、３２３…制御信号生成部、３２４…端子部、３２５…制御信号生成装置、Ｃel…有機ＥＬ素子の寄生容量、Ｐ…画素回路

Claims (5)

1. 駆動電流を生成する駆動トランジスタ、映像信号線から供給される映像信号の信号振幅に応じた情報を保持する保持容量、前記駆動トランジスタの出力端側に配置された電気光学素子、および前記保持容量に前記信号振幅に応じた情報を書き込むサンプリングトランジスタを具備し、前記保持容量に保持された情報に基づく駆動電流を前記駆動トランジスタで生成して前記電気光学素子に流すことで当該電気光学素子が発光する画素回路が行列状に配置されている画素アレイ部を備え、
   前記画素回路は、
   １画素が複数の画素に分割され、分割された分割画素ごとに前記電気光学素子を有し、
   全ての分割画素の前記電気光学素子に対して、それぞれ１つの前記駆動トランジスタおよび前記保持容量が共通に使用されるように構成されており、
   オン／オフ制御が可能なスイッチ素子が、前記駆動トランジスタと各分割画素の前記電気光学素子の共通電位点との間の前記駆動電流の経路上に、前記分割画素を選択的に有効とすることができるように配置されており、
   前記スイッチ素子をオン／オフ制御するための制御信号を生成する制御信号生成部をさらに備えており、
   前記分割画素ごとに、前記駆動トランジスタと各分割画素の前記電気光学素子の共通電位点との間の前記駆動電流の経路上に、前記スイッチ素子が配置されており、
   前記画素アレイ部の画素回路ごとに前記制御信号が独立に制御可能に構成されており、
   前記制御信号生成部は、前記電気光学素子が発光しない滅点である分割画素については、前記制御信号が前記スイッチ素子をオフさせるように設定し、前記電気光学素子が発光する正常である分割画素については、前記制御信号が前記スイッチ素子をオンさせるように設定する表示装置。
2. 前記駆動電流を一定に維持する駆動信号一定化回路をさらに備えている請求項１に記載の表示装置。
3. 前記サンプリングトランジスタを順次制御することで前記画素回路を走査して前記保持容量に映像信号の信号振幅に応じた情報を書き込むための書込走査パルスを前記サンプリングトランジスタに出力する書込走査部、前記書込走査部での前記走査に合わせて映像信号を前記映像信号線に供給する水平駆動部、駆動電流を前記電気光学素子に流すために使用される第１電位および前記第１電位とは異なる第２電位を切り替えて前記駆動トランジスタの電源供給端に供給する駆動走査部を具備する制御部を備え、
   前記水平駆動部は、基準電位と信号電位で切り替わる映像信号を前記サンプリングトランジスタに供給するものであり、
   前記駆動信号一定化回路は、前記書込走査部、前記水平駆動部、および前記駆動走査部の制御の元で、前記第１電位に対応する電圧が前記駆動トランジスタの前記電源供給端に供給されかつ映像信号における基準電位が前記サンプリングトランジスタに供給されている時間帯で前記サンプリングトランジスタを導通させることで前記駆動トランジスタの閾値電圧に対応する電圧を前記保持容量に保持させる閾値補正機能を実現するように構成されたものである請求項２に記載の表示装置。
4. 前記駆動信号一定化回路は、前記駆動トランジスタの閾値電圧に対応する電圧を前記保持容量に保持させる閾値補正機能と、閾値補正動作の後に、前記サンプリングトランジスタを導通させることで前記保持容量に信号電位に応じた情報を書き込む際、前記駆動トランジスタの移動度に対する補正分を前記保持容量に書き込まれる信号に加える移動度補正機能とを実現するように構成されたものである請求項２に記載の表示装置。
5. 前記駆動信号一定化回路は、前記保持容量が前記駆動トランジスタの制御入力端と前記駆動電流出力端の間に接続されることでブートストラップ機能を実現するように構成されたものである請求項２に記載の表示装置。

Images