JP2008145647A - 表示装置とその駆動方法 - Google Patents
表示装置とその駆動方法 Download PDFInfo
- Publication number
- JP2008145647A JP2008145647A JP2006331561A JP2006331561A JP2008145647A JP 2008145647 A JP2008145647 A JP 2008145647A JP 2006331561 A JP2006331561 A JP 2006331561A JP 2006331561 A JP2006331561 A JP 2006331561A JP 2008145647 A JP2008145647 A JP 2008145647A
- Authority
- JP
- Japan
- Prior art keywords
- potential
- transistor
- power supply
- drive
- driving
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 42
- 238000012937 correction Methods 0.000 claims description 151
- 238000005070 sampling Methods 0.000 claims description 102
- 239000003990 capacitor Substances 0.000 claims description 96
- 238000003860 storage Methods 0.000 claims description 56
- 230000008859 change Effects 0.000 claims description 22
- 239000011159 matrix material Substances 0.000 claims description 19
- 239000000463 material Substances 0.000 claims description 5
- 239000008186 active pharmaceutical agent Substances 0.000 abstract description 12
- 230000000052 comparative effect Effects 0.000 description 78
- 230000006870 function Effects 0.000 description 46
- 238000010586 diagram Methods 0.000 description 18
- 230000007246 mechanism Effects 0.000 description 13
- 230000006866 deterioration Effects 0.000 description 12
- 238000004519 manufacturing process Methods 0.000 description 11
- 238000002360 preparation method Methods 0.000 description 11
- 238000012545 processing Methods 0.000 description 11
- 230000002829 reductive effect Effects 0.000 description 11
- 230000004048 modification Effects 0.000 description 10
- 238000012986 modification Methods 0.000 description 10
- 230000008569 process Effects 0.000 description 9
- 239000000758 substrate Substances 0.000 description 9
- 101150010989 VCATH gene Proteins 0.000 description 8
- 230000000694 effects Effects 0.000 description 8
- 239000004973 liquid crystal related substance Substances 0.000 description 8
- 230000003071 parasitic effect Effects 0.000 description 8
- 239000010409 thin film Substances 0.000 description 8
- 238000005401 electroluminescence Methods 0.000 description 6
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 6
- 230000006872 improvement Effects 0.000 description 6
- 239000000470 constituent Substances 0.000 description 5
- 230000009977 dual effect Effects 0.000 description 5
- 229910021417 amorphous silicon Inorganic materials 0.000 description 4
- 230000008901 benefit Effects 0.000 description 4
- 238000011161 development Methods 0.000 description 4
- 230000002093 peripheral effect Effects 0.000 description 4
- 230000006641 stabilisation Effects 0.000 description 4
- 238000011105 stabilization Methods 0.000 description 4
- 230000007704 transition Effects 0.000 description 4
- 230000005669 field effect Effects 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- 230000002441 reversible effect Effects 0.000 description 3
- 229920006395 saturated elastomer Polymers 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 230000003111 delayed effect Effects 0.000 description 2
- 230000001419 dependent effect Effects 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 230000003503 early effect Effects 0.000 description 2
- 239000010408 film Substances 0.000 description 2
- 230000001771 impaired effect Effects 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 230000000087 stabilizing effect Effects 0.000 description 2
- 230000002123 temporal effect Effects 0.000 description 2
- 101100444020 Caenorhabditis elegans dsl-1 gene Proteins 0.000 description 1
- 206010047571 Visual impairment Diseases 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000003449 preventive effect Effects 0.000 description 1
- 238000011165 process development Methods 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
Images
Abstract
【課題】素子特性変動による輝度変化を補正可能な画素回路の簡素化を図りつつ、駆動電流に起因する駆動トランジスタの電源電圧変動による輝度ムラを抑制する。
【解決手段】電源走査線105DSと駆動トランジスタ121のドレイン端Dとの間に、電源走査線105DSからの電源走査パルスDSに基づき第1電位Vcc_Hと第2電位Vcc_Lとを切り替える電源電圧切替部としてインバータ構成のバッファ回路530を設ける。電源走査線105DSを映像信号線106HSが配される配線層とは別の配線層に敷設する。駆動走査部105から出力される行方向の走査線を電源供給能力の不要な電源走査線105DSにし、画素ごとにバッファ回路530を設けることで、駆動電流に起因する電圧降下を少なくする。配線抵抗によって遠側画素と近側画素で電源電圧が異なることに起因するシェーディングや、黒ウインドウパターン表示時の横クロストークを抑制する。
【選択図】図12
【解決手段】電源走査線105DSと駆動トランジスタ121のドレイン端Dとの間に、電源走査線105DSからの電源走査パルスDSに基づき第1電位Vcc_Hと第2電位Vcc_Lとを切り替える電源電圧切替部としてインバータ構成のバッファ回路530を設ける。電源走査線105DSを映像信号線106HSが配される配線層とは別の配線層に敷設する。駆動走査部105から出力される行方向の走査線を電源供給能力の不要な電源走査線105DSにし、画素ごとにバッファ回路530を設けることで、駆動電流に起因する電圧降下を少なくする。配線抵抗によって遠側画素と近側画素で電源電圧が異なることに起因するシェーディングや、黒ウインドウパターン表示時の横クロストークを抑制する。
【選択図】図12
Description
本発明は、電気光学素子(表示素子や発光素子とも称される)を具備する画素回路(画素とも称される)が行列状に配列された画素アレイ部を有する表示装置とその駆動方法に関する。より詳細には、駆動信号の大小によって輝度が変化する電気光学素子を表示素子として有する画素回路が行列状に配置されてなり、画素回路ごとに能動素子を有して当該能動素子によって画素単位で表示駆動が行なわれるアクティブマトリクス型の表示装置とその駆動方法に関する。
画素の表示素子として、印加される電圧や流れる電流によって輝度が変化する電気光学素子を用いた表示装置がある。たとえば、印加される電圧によって輝度が変化する電気光学素子としては液晶表示素子が代表例であり、流れる電流によって輝度が変化する電気光学素子としては、有機エレクトロルミネッセンス(Organic Electro Luminescence, 有機EL, Organic Light Emitting Diode, OLED;以下、有機ELと記す) 素子が代表例である。後者の有機EL素子を用いた有機EL表示装置は、画素の表示素子として、自発光素子である電気光学素子を用いたいわゆる自発光型の表示装置である。
有機EL素子は有機薄膜に電界をかけると発光する現象を利用した電気光学素子である。有機EL素子は比較的低い印加電圧(たとえば10V以下)で駆動できるため低消費電力である。また有機EL素子は自ら光を発する自発光素子であるため、液晶表示装置では必要とされるバックライトなどの補助照明部材を必要とせず、軽量化および薄型化が容易である。さらに、有機EL素子の応答速度は非常に高速である(たとえば数μs程度)ので、動画表示時の残像が発生しない。これらの利点があることから、電気光学素子として有機EL素子を用いた平面自発光型の表示装置の開発が近年盛んになっている。
ところで、液晶表示素子を用いた液晶表示装置や有機EL素子を用いた有機EL表示装置を始めとする電気光学素子を用いた表示装置においては、その駆動方式として、単純(パッシブ)マトリクス方式とアクティブマトリクス方式とを採ることができる。ただし、単純マトリクス方式の表示装置は、構造が単純であるもの、大型でかつ高精細の表示装置の実現が難しいなどの問題がある。
このため、近年、画素内部の発光素子に供給する画素信号を、同様に画素内部に設けた能動素子、たとえば絶縁ゲート型電界効果トランジスタ(一般には、薄膜トランジスタ(Thin Film Transistor ;TFT)をスイッチングトランジスタとして使用して制御するアクティブマトリクス方式の開発が盛んに行なわれている。
ここで、画素回路内の電気光学素子を発光させる際には、映像信号線を介して供給される入力画像信号をスイッチングトランジスタで駆動トランジスタのゲート端(制御入力端子)に設けられた保持容量(画素容量とも称する)に取り込み、取り込んだ入力画像信号に応じた駆動信号を電気光学素子に供給する。
電気光学素子として液晶表示素子を用いる液晶表示装置では、液晶表示素子が電圧駆動型の素子であることから、保持容量に取り込んだ入力画像信号に応じた電圧信号そのもので液晶表示素子を駆動する。これに対して、電気光学素子として有機EL素子を用いる有機EL表示装置では、有機EL素子は電流駆動型の素子であることから、保持容量に取り込んだ入力画像信号に応じた駆動信号(電圧信号)を駆動トランジスタで電流信号に変換して、その駆動電流を有機EL素子に供給する。
有機EL素子を代表例とする電流駆動型の電気光学素子では、駆動電流値が異なると発光輝度も異なる。よって、安定した輝度で発光させるためには、安定した駆動電流を電気光学素子に供給することが肝要となる。たとえば、有機EL素子に駆動電流を供給する駆動方式としては、定電流駆動方式と定電圧駆動方式とに大別できる(周知の技術であるので、ここでは公知文献の提示はしない)。
有機EL素子の電圧−電流特性は傾きの大きい特性を有するので、定電圧駆動を行なうと、僅かな電圧のばらつきや素子特性のばらつきが大きな電流のばらつきを生じ大きな輝度ばらつきをもたらす。よって、一般的には、駆動トランジスタを飽和領域で使用する定電流駆動が用いられる。もちろん、定電流駆動でも、電流変動があれば輝度ばらつきを招くが、小さな電流ばらつきであれば小さな輝度ばらつきしか生じない。
逆に言えば、定電流駆動方式であっても、電気光学素子の発光輝度が不変であるためには、入力画像信号に応じて保持容量に書き込まれ保持される駆動信号が一定であることが重要となる。たとえば、有機EL素子の発光輝度が不変であるためには、入力画像信号に応じた駆動電流が一定であることが重要となる。
ところが、プロセス変動により電気光学素子を駆動する能動素子(駆動トランジスタ)の閾値電圧や移動度がばらついてしまう。また、有機EL素子などの電気光学素子の特性が経時的に変動する。このような駆動用の能動素子の特性ばらつきや電気光学素子の特性変動があると、定電流駆動方式であっても、発光輝度に影響を与えてしまう。
このため、表示装置の画面全体に亘って発光輝度を均一に制御するため、各画素回路内で上述した駆動用の能動素子や電気光学素子の特性変動に起因する輝度変動を補正するための仕組みが種々検討されている。
たとえば、特許文献1に記載の仕組みでは、有機EL素子用の画素回路として、駆動トランジスタの閾値電圧にばらつきや経時変化があった場合でも駆動電流を一定にするための閾値補正機能や、駆動トランジスタの移動度にばらつきや経時変化があった場合でも駆動電流を一定にするための移動度補正機能や、有機EL素子の電流−電圧特性に経時変化があった場合でも駆動電流を一定にするためのブートストラップ機能が提案されている。
しかしながら、特許文献1に記載の仕組みでは、補正用の電位を供給する配線と、補正用のスイッチングトランジスタと、それを駆動するスイッチング用のパルスが必要であり、駆動トランジスタおよびサンプリングトランジスタを含めると5つのトランジスタを使用する5TR駆動の構成を採っており、画素回路の構成が複雑である。画素回路の構成要素が多いことから、表示装置の高精細化の妨げとなる。その結果、5TR駆動の構成では、携帯機器(モバイル機器)などの小型の電子機器で用いられる表示装置への適用が困難になる。
このため、画素回路の簡素化を図りつつ、素子の特性ばらつきによる輝度変化を抑制する方式の開発要求がある。この際には、その簡素化に伴って、5TR駆動の構成では生じていない問題が新たに発生することがないようにすることも考慮されるべきである。
本発明は、上記事情に鑑みてなされたもので、画素回路の簡素化により表示装置の高精細化を可能にする表示装置およびその駆動方法を提供することを一般的な目的とする。
特に好ましくは、製造工程を複雑にすることなく画素回路の簡素化を図ることのできる仕組みを提供することを目的とする。
また、特に好ましくは、画素回路の簡素化を図りつつ、画素回路を駆動する動作が画質に与える影響を緩和する(特に輝度ムラを抑制する)ことのできる仕組みを提供することを目的とする。
また、画素回路の簡素化に当たっては、素子の特性ばらつきによる輝度変化を抑制することの可能な仕組みを提供することを目的とする。
本発明に係る表示装置の一実施形態は、映像信号に基づいて画素回路内の電気光学素子を発光させる表示装置であって、先ず、画素アレイ部に行列状に配される画素回路内に、少なくとも、駆動電流を生成する駆動トランジスタ、駆動トランジスタの制御入力端(ゲート端が典型例)と出力端(ソース端が典型例)の間に接続された保持容量、駆動トランジスタの出力端に接続された電気光学素子、および保持容量に映像信号における信号電位に応じた情報を書き込むサンプリングトランジスタを備える。この画素回路においては、保持容量に保持された情報に基づく駆動電流を駆動トランジスタで生成して電気光学素子に流すことで電気光学素子を発光させる。
サンプリングトランジスタで保持容量に信号電位に応じた情報を書き込むので、サンプリングトランジスタは、その入力端(ソース端が典型例)に信号電位を取り込み、その出力端(ドレイン端が典型例)に接続された保持容量に信号電位に応じた情報を書き込む。もちろん、サンプリングトランジスタの出力端は、駆動トランジスタの制御入力端にも接続されている。
なお、ここで示した画素回路の接続構成は、最も基本的な構成を示したもので、画素回路は、少なくとも前述の各構成要素を含むものであればよく、これらの構成要素以外(つまり他の構成要素)が含まれていてもよい。また、「接続」は、直接に接続されている場合に限らず、他の構成要素を介在して接続されている場合でもよい。
たとえば、接続間には、必要に応じてさらに、スイッチング用のトランジスタや、ある機能を持った機能部などを介在させるなどの変更が加えられることがある。典型的には、表示期間(換言すれば非発光時間)を動的に制御するためにスイッチング用のトランジスタを、駆動トランジスタの出力端と電気光学素子との間に、もしくは駆動トランジスタの電源供給端(ドレイン端が典型例)と電源供給用の配線である電源線との間に配することがある。
このような変形態様の画素回路であっても、本項(課題を解決するための手段)で説明する構成や作用を実現し得るものである限り、それらの変形態様も、本発明に係る表示装置の一実施形態を実現する画素回路である。
また、画素回路を駆動するための周辺部には、たとえば、サンプリングトランジスタを水平周期で順次制御することで画素回路を線順次走査して、1行分の各保持容量に映像信号の信号電位に応じた情報を書き込む書込走査部、および書込走査部での線順次走査に合わせて1行分の各駆動トランジスタの電源供給端に印加される電源供給を制御するための走査駆動パルスを出力する駆動走査部を具備する制御部を設ける。
また、制御部には、書込走査部での線順次走査に合わせて各水平周期内で基準電位と信号電位で切り替わる映像信号がサンプリングトランジスタに供給されるように制御する水平駆動部を設ける。
ここで、好ましくは、制御部は、駆動電流を電気光学素子に流すために使用される第1電位に対応する電圧が駆動トランジスタの電源供給端に供給されかつ映像信号における基準電位がサンプリングトランジスタに供給されている時間帯でサンプリングトランジスタを導通させることで駆動トランジスタの閾値電圧に対応する電圧を保持容量に保持するための閾値補正動作を行なうように制御する。
この閾値補正動作は、必要に応じて、信号電位の保持容量への書込みに先行する複数の水平周期で繰り返し実行するとよい。ここで「必要に応じて」とは、1水平周期内の閾値補正期間では駆動トランジスタの閾値電圧に相当する電圧を十分に保持容量へ保持させることができない場合を意味する。閾値補正動作の複数回の実行により、確実に駆動トランジスタの閾値電圧に相当する電圧を保持容量に保持させるのである。
また、さらに好ましくは、制御部は、閾値補正動作に先立って、第2電位に対応する電圧が駆動トランジスタの電源供給端に供給されかつサンプリングトランジスタの入力端(ソース端が典型例)に基準電位が供給されている時間帯でサンプリングトランジスタを導通させて駆動トランジスタの制御入力端を基準電位に設定しかつ出力端を第2電位に設定する閾値補正用の準備動作(放電動作や初期化動作)を実行するように制御する。
さらに好ましくは、制御部は、閾値補正動作の後、駆動トランジスタに第1電位に対応する電圧が供給され、サンプリングトランジスタに基準電位が供給されている時間帯でサンプリングトランジスタを導通させることで保持容量に信号電位の情報を書き込む際、駆動トランジスタの移動度に対する補正分を保持容量に書き込まれる信号に加えるように制御する。
この際には、サンプリングトランジスタに基準電位が供給されている時間帯内の所定位置で、その時間帯より短い期間だけサンプリングトランジスタを導通させるとよい。
さらに好ましくは、制御部は、保持容量に信号電位が書き込まれた時点でサンプリングトランジスタを非導通状態にして駆動トランジスタの制御入力端への映像信号の供給を停止させ、駆動トランジスタの出力端の電位変動に制御入力端の電位が連動させるブートストラップ動作を可能にし、制御入力端と出力端の電圧を一定に維持可能にして電気光学素子の経時変動補正動作を実現するとよい。
ここで、本発明に係る表示装置の一実施形態における特徴的な事項として、駆動走査部から供給される走査駆動パルスに基づいて、駆動電流を電気光学素子に流すために使用される第1電位と第1電位とは異なる第2電位とを切り替えて駆動トランジスタの電源供給端に供給することで、駆動トランジスタに流れる駆動電流に起因する駆動トランジスタの電源供給端での第1電位に対する電圧降下を抑制する電源電位変動抑制部を画素回路側に設ける。
電源電位変動抑制部の構成としては、たとえば、駆動走査部から供給される走査駆動パルスに基づいて、駆動電流を電気光学素子に流すために使用される第1電位用の供給端からの第1電位と、第1電位とは異なる第2電位用の供給端からの第2電位とを切り替えて駆動トランジスタの電源供給端に供給する電源電圧切替部を、駆動走査部の出力と駆動トランジスタの電源供給端との間に設ける。
駆動トランジスタの電源供給端を第1電位と第2電位とで切り替える仕組みを採るに当たり、駆動走査部から出力される行方向の走査線そのものが駆動トランジスタに対しての電源供給能力を持つようにするのではなく、行方向の走査線は書込走査部での線順次走査に合わせて1行分の各駆動トランジスタの電源供給端に印加される電源供給を制御するための走査駆動パルスの伝送用の駆動走査線として使うようにし、走査駆動パルスに基づいて第1電位と第2電位とを切り替えて駆動トランジスタの電源供給端に供給する電源電圧切替部を画素回路側に設けるのである。
駆動走査部から出力される行方向の走査線を、電源供給能力の不要な駆動走査線にすれば、その駆動走査線には駆動電流を流す必要がないので、駆動走査部から出力される行方向の走査線を電源供給能力の必要な電源供給線とした場合に生じる様々な問題点を解消できるようになる。
好ましくは、電源電圧切替部は、インバータ構成のバッファ回路で組むと、回路構成をコンパクトにできる。
この電源電圧切替部は、1つの画素回路に対して1つを配置する態様としてもよいし、複数の画素回路に対して1つを配置する態様としてもよい。要するに、1つの電源電圧切替部が担当する画素回路の数は、1以上で、かつ1行分の全画素未満である。好ましくは1行分の全画素に対して1/10以下、さらに好ましくは1行分の全画素に対して1/100以下とするとよい。少なければ少ないほど1つの電源電圧切替部に流れる画素回路の駆動電流(=発光電流)の総和が少なくなる利点がある。
本発明の一実施形態によれば、駆動走査部から供給される走査駆動パルスに基づいて、第1電位と第2電位とを切り替えて駆動トランジスタの電源供給端に供給することで駆動トランジスタに流れる駆動電流に起因する駆動トランジスタの電源供給端での第1電位に対する電圧降下を抑制する電源電位変動抑制部を画素回路側に設けた。
駆動走査部から出力される行方向の走査線を電源供給能力の不要な駆動走査線にすることで、その駆動走査線には駆動電流を流す必要がなく、駆動走査部から出力される行方向の走査線を電源供給能力の必要な電源供給線とした場合に生じる問題点が解消される。
たとえば、駆動走査線には大電流が流れないので、その配線は低抵抗であることが要求されないので、低抵抗であることが求められる映像信号線と交差することになるこの駆動走査線を、映像信号線が配される配線層とは別の配線層に敷設できる。これにより、駆動走査部から出力される行方向の駆動走査線と水平駆動部から出力される列方向の映像信号線とが、同一の配線層内で交差することは起きず、これら各配線の製造に当たり、製造工程を複雑にすることはない。
また、駆動走査線には大電流が流れないので、配線抵抗によって、駆動走査部から遠い側と近い側で駆動トランジスタの電源電圧が異なることに起因する輝度ムラの一例であるシェーディングを防止でき良好な画質の画像を得ることができる。
また、電源電位変動抑制部として、1つもしくは複数(ただし1行内の全てではない)の画素回路に対して、駆動走査部から供給される走査駆動パルスに基づいて、第1電位と第2電位用とを切り替えて駆動トランジスタの電源供給端に供給する電源電圧切替部を設けると、駆動走査部から出力される行方向の走査線を電源供給能力の必要な電源供給線とした場合に比べて、1つの電源電圧切替部やその出力と各画素回路とを接続する電源供給線に流れる駆動電流(=発光電流)の総和が少なくなる。その結果、信号電位に起因して駆動トランジスタのドレイン端の第1電位に対する電圧降下の発生を防止でき、表示パターンによって生じ得る輝度ムラの一例である横クロストークが防止でき良好な画質の画像を得ることができる。
また、有機EL素子などの電流駆動型の電気光学素子を画素回路に用いたアクティブマトリクス型の表示装置において、各画素回路が少なくとも駆動トランジスタの閾値補正機能を備えるようにすれば、閾値電圧のばらつきの影響を受けることがなく、良好な画質の表示装置を実現できる。望ましくは、駆動トランジスタの移動度補正機能や電気光学素子の経時変動補正機能(ブートストラップ動作)を備えるようにすれば、さらに高品位の画質を得ることができる。
閾値補正機能により駆動トランジスタの閾値変動を補正することで、あるいは移動度補正機能により駆動トランジスタの移動度変動を補正することで、これらの変動やばらつきの影響を受けることなく発光輝度を一定に保つことができるからである。また、発光時における保持容量のブートストラップ動作により電気光学素子の電流−電圧特性が経時変動しても駆動トランジスタの制御入力端と出力端の電位差がブートストラップした保持容量により一定に保たれるため、常に一定の発光輝度を保つことができるからである。
ここで、閾値補正機能およびそれに先立つ閾値補正準備機能(初期化機能)を実現するに当たって、駆動トランジスタの電源供給端を第1電位と第2電位との間で遷移させる、つまり電源電圧をスイッチングパルスとして使用することが有効に機能する。すなわち、閾値補正機能を組み込むため、各画素回路の駆動トランジスタに供給する電源電圧をスイッチングパルスとして使用すると、閾値補正用のスイッチングトランジスタやその制御入力端を制御する走査線が不要になる。
結果として、画素回路の構成素子数と配線本数が大幅に削減でき、画素アレイ部を縮小することができ、表示装置の高精細化を達成し易くなる。画素回路の簡素化を図りつつ、素子の特性変動による輝度変化の補正機能を実現できる。
素子数や配線数が少ないため高精細化に適しており、高精細の表示が求められる小型の表示装置を容易に実現できる。
以下、図面を参照して本発明の実施形態について詳細に説明する。
<表示装置の全体概要>
図1は、本発明に係る表示装置の一実施形態であるアクティブマトリクス型表示装置の構成の概略を示すブロック図である。本実施形態では、たとえば画素の表示素子(電気光学素子、発光素子)として有機EL素子を、能動素子としてポリシリコン薄膜トランジスタ(TFT;Thin Film Transistor)をそれぞれ用い、薄膜トランジスタを形成した半導体基板上に有機EL素子を形成してなるアクティブマトリクス型有機ELディスプレイ(以下「有機EL表示装置」と称する)に適用した場合を例に採って説明する。
図1は、本発明に係る表示装置の一実施形態であるアクティブマトリクス型表示装置の構成の概略を示すブロック図である。本実施形態では、たとえば画素の表示素子(電気光学素子、発光素子)として有機EL素子を、能動素子としてポリシリコン薄膜トランジスタ(TFT;Thin Film Transistor)をそれぞれ用い、薄膜トランジスタを形成した半導体基板上に有機EL素子を形成してなるアクティブマトリクス型有機ELディスプレイ(以下「有機EL表示装置」と称する)に適用した場合を例に採って説明する。
なお、以下においては、画素の表示素子として有機EL素子を例に具体的に説明するが、これは一例であって、対象となる表示素子は有機EL素子に限らない。一般的に電流駆動で発光する表示素子の全てに、後述する全ての実施形態が同様に適用できる。
図1に示すように、有機EL表示装置1は、複数の表示素子としての有機EL素子(図示せず)を持った画素回路(画素とも称される)110が表示アスペクト比である縦横比がX:Y(たとえば9:16)の有効映像領域を構成するように配置された表示パネル部100と、この表示パネル部100を駆動制御する種々のパルス信号を発するパネル制御部の一例である駆動信号生成部200と、映像信号処理部300を備えている。駆動信号生成部200と映像信号処理部300とは、1チップのIC(Integrated Circuit;半導体集積回路)に内蔵されている。
なお、製品形態としては、図示のように、表示パネル部100、駆動信号生成部200、および映像信号処理部300の全てを備えたモジュール(複合部品)形態の有機EL表示装置1として提供されることに限らず、たとえば、表示パネル部100のみで有機EL表示装置1として提供することも可能である。また、このような有機EL表示装置1は、半導体メモリやミニディスク(MD)やカセットテープなどの記録媒体を利用した携帯型の音楽プレイヤーやその他の電子機器の表示部に利用される。
表示パネル部100は、基板101の上に、画素回路Pがn行×m列のマトリクス状に配列された画素アレイ部102と、画素回路Pを垂直方向に走査する垂直駆動部103と、画素回路Pを水平方向に走査する水平駆動部(水平セレクタあるいはデータ線駆動部とも称される)106と、外部接続用の端子部(パッド部)108などが集積形成されている。すなわち、垂直駆動部103や水平駆動部106などの周辺駆動回路が、画素アレイ部102と同一の基板101上に形成された構成となっている。
垂直駆動部103と水平駆動部106とで、信号電位の保持容量への書込みや、閾値補正動作や、移動度補正動作や、ブートストラップ動作を制御する制御部109が構成される。
垂直駆動部103としては、たとえば、書込走査部(ライトスキャナWS;Write Scan)104や電源スキャナとして機能する駆動走査部(ドライブスキャナDS;Drive Scan)105を有する。
画素アレイ部102は、一例として、図示する左右方向の一方側もしくは両側から書込走査部104および駆動走査部105で駆動され、かつ図示する上下方向の一方側もしくは両側から水平駆動部106で駆動されるようになっている。
端子部108には、有機EL表示装置1の外部に配された駆動信号生成部200から、種々のパルス信号が供給されるようになっている。また同様に、映像信号処理部300から映像信号Vsig が供給されるようになっている。
一例としては、垂直駆動用のパルス信号として、垂直方向の書込み開始パルスの一例であるシフトスタートパルスSPDS,SPWSや垂直走査クロックCKDS,CKWSなど必要なパルス信号が供給される。また、水平駆動用のパルス信号として、水平方向の書込み開始パルスの一例である水平スタートパルスSPH や水平走査クロックCKH など必要なパルス信号が供給される。
端子部108の各端子は、配線109を介して、垂直駆動部103や水平駆動部106に接続されるようになっている。たとえば、端子部108に供給された各パルスは、必要に応じて図示を割愛したレベルシフタ部で電圧レベルを内部的に調整した後、バッファを介して垂直駆動部103の各部や水平駆動部106に供給される。
画素アレイ部102は、図示を割愛するが(詳細は後述する)、表示素子としての有機EL素子に対して画素トランジスタが設けられた画素回路Pが行列状に2次元配置され、この画素配列に対して行ごとに走査線が配線されるとともに、列ごとに信号線が配線された構成となっている。
たとえば、画素アレイ部102には、走査線(ゲート線)104WSと映像信号線(データ線)106HSが形成されている。両者の交差部分には図示を割愛した有機EL素子とこれを駆動する薄膜トランジスタ(TFT;Thin Film Transistor)が形成される。有機EL素子と薄膜トランジスタの組み合わせで画素回路Pを構成する。
具体的には、マトリクス状に配列された各画素回路Pに対しては、書込走査部104によって書込駆動パルスWSで駆動されるn行分の書込走査線104WS_1〜104WS_nおよび駆動走査部105によって電源走査用のパルス(本実施形態では電源走査パルスDS)で駆動されるn行分の電源走査線105DS_1〜105DS_nが画素行ごとに配線される。なお、本実施形態で参照する第2比較例では、電源走査パルスDSを電源駆動パルスDSL に置き換え、電源走査線105DSを電源供給線105DSL に置き換える。
書込走査部104および駆動走査部105は、駆動信号生成部200から供給される垂直駆動系のパルス信号に基づき、書込走査線104WSおよび電源供給線105DSL を介して各画素回路Pを順次選択する。水平駆動部106は、駆動信号生成部200から供給される水平駆動系のパルス信号に基づき、選択された画素回路Pに対し映像信号線106HSを介して映像信号Vsig の内の所定電位をサンプリングして保持容量に書き込ませる。
本実施形態の有機EL表示装置1においては、線順次駆動のみが可能になっており、垂直駆動部103の書込走査部104および駆動走査部105は線順次で(つまり行単位で)画素アレイ部102を走査するとともに、これに同期して水平駆動部106が、画像信号を、1水平ライン分を同時に、画素アレイ部102に書き込む。
たとえば、水平駆動部106は、線順次駆動に対応するため、全列の映像信号線106HS上に設けられた図示を割愛したスイッチを一斉にオンさせるドライバ回路を備えて構成され、映像信号処理部300から入力される画素信号を、垂直駆動部103によって選択された行の1ライン分の全ての画素回路Pに同時に書き込むべく、全列の映像信号線106HS上に設けられた図示を割愛したスイッチを一斉にオンさせる。
垂直駆動部103の各部は、線順次駆動に対応するため、論理ゲートの組合せ(ラッチも含む)によって構成され、画素アレイ部102の各画素回路Pを行単位で選択する。なお、図1では、画素アレイ部102の一方側にのみ垂直駆動部103を配置する構成を示しているが、画素アレイ部102を挟んで左右両側に垂直駆動部103を配置する構成を採ることも可能である。
同様に、図1では、画素アレイ部102の一方側にのみ水平駆動部106を配置する構成を示しているが、画素アレイ部102を挟んで上下両側に水平駆動部106を配置する構成を採ることも可能である。
<画素回路>
図2は、本実施形態の画素回路Pに対する第1比較例を示す図である。なお、表示パネル部100の基板101上において画素回路Pの周辺部に設けられた垂直駆動部103と水平駆動部106も合わせて示している。図3は、図2に示した第1比較例の画素回路Pの動作を説明するタイミングチャートである。また、図4は、有機EL素子127や駆動トランジスタ121の特性ばらつきが駆動電流Idsに与える影響を説明する図であり、図4Aは、その改善手法の概念を説明する図である。
図2は、本実施形態の画素回路Pに対する第1比較例を示す図である。なお、表示パネル部100の基板101上において画素回路Pの周辺部に設けられた垂直駆動部103と水平駆動部106も合わせて示している。図3は、図2に示した第1比較例の画素回路Pの動作を説明するタイミングチャートである。また、図4は、有機EL素子127や駆動トランジスタ121の特性ばらつきが駆動電流Idsに与える影響を説明する図であり、図4Aは、その改善手法の概念を説明する図である。
また、図5は、本実施形態の画素回路Pに対する第2比較例を示す図である。なお、表示パネル部100の基板101上において画素回路Pの周辺部に設けられた垂直駆動部103と水平駆動部106も合わせて示している。
詳細は後述するが、本実施形態の画素回路Pは、基本的には、図5に示す第2比較例と同様の仕組みを採り、この第2比較例の画素回路Pに対して電源電圧の供給形式に関する変形を加えている。後述する本実施形態の画素回路Pを駆動するに当たっての基本的な制御動作は、第2比較例と同様である。このため先ず、本実施形態の画素回路Pのベースとなる第2比較例の画素回路Pの構成や動作について詳しく説明する。
第2比較例の画素回路Pは、基本的にnチャネル型の薄膜電界効果トランジスタでドライブトランジスタが構成されている点に特徴を有する。また、有機EL素子の経時劣化による当該有機EL素子への駆動電流Idsの変動を抑制するための回路、すなわち電気光学素子の一例である有機EL素子の電流−電圧特性の変化を補正して駆動電流Idsを一定に維持する駆動信号一定化回路を備えた点に特徴を有する。加えて、有機EL素子の電流−電圧特性に経時変化があった場合でも駆動電流を一定にする機能を備えた点に特徴を有する。
pチャネル型のトランジスタではなく、nチャネル型のトランジスタで駆動トランジスタを構成することができれば、トランジスタ作成において従来のアモルファスシリコン(a−Si)プロセスを用いることが可能になる。これにより、トランジスタ基板の低コスト化が可能となり、このような構成の画素回路Pの開発が期待される。
駆動トランジスタを始めとする各トランジスタとしてはMOSトランジスタを使用する。この場合、駆動トランジスタについては、ゲート端を制御入力端として取り扱い、ソース端およびドレイン端の何れか一方(ここではソース端とする)を出力端として取り扱い、他方を電源供給端(ここではドレイン端とする)として取り扱う。
<比較例の画素回路:第1例>
先ず、第2比較例の画素回路Pの特徴を説明する上での比較例として、図2に示す第1比較例の画素回路Pについて説明する。第1比較例の画素回路Pを画素アレイ部102に備える有機EL表示装置1を第2比較例の有機EL表示装置1と称する。
先ず、第2比較例の画素回路Pの特徴を説明する上での比較例として、図2に示す第1比較例の画素回路Pについて説明する。第1比較例の画素回路Pを画素アレイ部102に備える有機EL表示装置1を第2比較例の有機EL表示装置1と称する。
第1比較例の画素回路Pは、基本的にnチャネル型の薄膜電界効果トランジスタでドライブトランジスタが構成されている点で本実施形態と同じであるが、有機EL素子127の経時劣化による駆動電流Idsに与える影響を防ぐための駆動信号一定化回路が設けられていない。
具体的には、画素回路Pは、それぞれnチャネル型の駆動トランジスタ121およびサンプリングトランジスタ125と、電流が流れることで発光する電気光学素子の一例である有機EL素子127とを有する。一般に、有機EL素子127は整流性があるためダイオードの記号で表している。なお、有機EL素子127には、寄生容量Celが存在する。図では、この寄生容量Celを有機EL素子127と並列に示す。
駆動トランジスタ121は、ドレイン端Dが第1電源電位を供給する電源供給線DSL に接続され、ソース端(出力端)Sが、有機EL素子127のアノード端Aに接続され、有機EL素子127のカソード端Kが基準電位を供給する全画素共通の接地配線Vcath(GND )に接続されている。
サンプリングトランジスタ125は、ソース端Sが映像信号線HSに接続され、ドレイン端(電源供給端)Dは駆動トランジスタ121のゲート端(制御入力端)Gに接続され、その接続点と第2電源電位を供給する基準線との間に保持容量120が設けられている。サンプリングトランジスタ125は、ソース端Sとドレイン端Dとを逆転させた接続態様とすることもできる。第2電源電位を供給する基準線は、本構成では、図示のように、有機EL素子127用の基準電位を供給する接地配線Vcathと同じにしているが、別の電位を与える配線としてもよい。
なお、図示を割愛するが、発光期間を制御する発光制御トランジスタを追加した3TR型とする場合、たとえば、駆動トランジスタ121のソース端をnチャネル型の発光制御トランジスタのドレイン端Dに接続し、発光制御トランジスタのソース端Sを有機EL素子127のアノード端に接続する。
このような画素回路Pでは、発光制御トランジスタを設けるか否かに関わらず、有機EL素子127を駆動するときには、駆動トランジスタ121のドレイン端D側が第1電源電位に接続され、ソース端Sが有機EL素子127のアノード端A側に接続されることで、全体としてソースフォロワ回路を形成するようになっている。
図2に示す第1比較例の画素回路Pの動作を説明する図3のタイミングチャートは、信号線HSから供給される映像信号Vsig の電位(以下、映像信号線電位とも称する)の内の有効期間の電位(信号電位と称する)をサンプリングし、発光素子の一例である有機EL素子127を発光状態にする動作を表している。
映像信号線106HSが映像信号Vsig の有効期間である信号電位にある時間帯(t1〜t4)に、書込走査線WSの電位が高レベルに遷移することで(t2)、nチャネル型のサンプリングトランジスタ125はオン状態となり、信号線HSから供給される映像信号線電位を保持容量120に充電する。これにより駆動トランジスタ121のゲート端Gの電位(ゲート電位Vg)は上昇を開始し、ドレイン電流を流し始める。そのため、有機EL素子127のアノード電位は上昇し発光を開始する。
この後、書込駆動パルスWSが低レベルに遷移すると(t3)、保持容量120にその時点の映像信号線電位、つまり、映像信号Vsig の電位の内の有効期間の電位(信号電位)が保持される。これによって、駆動トランジスタ121のゲート電位Vgが一定となり、発光輝度が次のフレーム(またはフィールド)まで一定に維持される。タイミングt2〜t3が、映像信号Vsig のサンプリング期間となり、タイミングt3以降が保持期間となる。
ここで、第1比較例の画素回路Pでは、駆動トランジスタ121のソース端Sの電位(ソース電位Vs)は、駆動トランジスタ121と有機EL素子127との動作点で決まり、その電圧値は駆動トランジスタ121のゲート電位Vgによって異なる値を持ってしまう。
ここで、一般的に、駆動トランジスタ121は飽和領域で駆動される。よって、飽和領域で動作するトランジスタのドレイン端−ソース間に流れる電流をIds、移動度をμ、チャネル幅(ゲート幅)をW、チャネル長(ゲート長)をL、ゲート容量(単位面積当たりのゲート酸化膜容量)をCoxは、トランジスタの閾値電圧をVthとすると、駆動トランジスタ121は下記の式(1)に示した値を持つ定電流源となっている。式(1)から明らかなように、飽和領域ではトランジスタのドレイン電流Idsはゲート・ソース間電圧Vgsによって制御される。
<有機EL素子のI−V特性>
ここで、図4(1)に示す有機EL素子の電流−電圧(I−V)特性において、実線で示す曲線が初期状態時の特性を示し、破線で示す曲線が経時変化後の特性を示している。一般的に有機EL素子のI−V特性は、グラフに示すように時間が経過すると劣化する。
ここで、図4(1)に示す有機EL素子の電流−電圧(I−V)特性において、実線で示す曲線が初期状態時の特性を示し、破線で示す曲線が経時変化後の特性を示している。一般的に有機EL素子のI−V特性は、グラフに示すように時間が経過すると劣化する。
第1比較例の画素回路Pでは、この経時劣化により動作点が変化してしまい、同じゲート電位Vgを印加しても駆動トランジスタ121のソース電位Vsは変化してしまう。これにより、駆動トランジスタ121のゲート・ソース間電圧Vgsは変化してしまう。特性式(1)から明らかなように、ゲート・ソース間電圧Vgsが変動すると、たとえゲート電位Vgが一定であっても駆動電流Idsが変動し、同時に有機EL素子127に流れる電流値も変化する。このように有機EL素子127のI−V特性が変化すると、図2に示したソースフォロワ構成を持つ第1比較例の画素回路Pでは、有機EL素子127の発光輝度が経時的に変化してしまう。
駆動トランジスタ121としてnチャネル型を使用した単純な回路では、ソース端Sが有機EL素子127側に接続されてしまうため、有機EL素子127の経時変化とともに、ゲート・ソース間電圧Vgsが変化してしまい、有機EL素子127に流れる電流量が変化し、その結果、発光輝度は変化してしまうのである。
発光素子の一例である有機EL素子127の特性の経時変動による有機EL素子127のアノード電位変動は、駆動トランジスタ121のゲート・ソース間電圧Vgsの変動となって現れ、ドレイン電流(駆動電流Ids)の変動を引き起こす。この原因による駆動電流の変動は画素回路Pごとの発光輝度のばらつきとなって現れ、画質の劣化が起きる。
これに対して、詳細は後述するが、駆動トランジスタ121のソース端Sの電位Vsの変動にゲート端Gの電位Vgが連動するようにするブートストラップ機能を実現する回路構成および駆動タイミングとすることで、有機EL素子127の特性の経時変動による有機EL素子127のアノード電位変動(つまりソース電位変動)があっても、その変動を相殺するようにゲート電位Vgを変動させることで、画面輝度の均一性(ユニフォーミティ)を確保できる。ブートストラップ機能が、有機EL素子を代表とする電流駆動型の発光素子の経時劣化補正能力を向上させることができる。
もちろん、このブートストラップ機能は、発光開始時点で、有機EL素子127に発光電流Ielが流れ始め、それによってアノード・カソード間電圧Velが安定となるまで上昇していく過程で、そのアノード・カソード間電圧Velの変動に伴って駆動トランジスタ121のソース電位Vsが変動する際にも機能する。
<駆動トランジスタのVgs−Ids特性>
また、駆動トランジスタ121の製造プロセスのばらつきにより、画素回路Pごとに閾値電圧や移動度などの特性変動がある。駆動トランジスタ121を飽和領域で駆動する場合においても、この特性変動により、駆動トランジスタ121に同一のゲート電位を与えても、画素回路Pごとにドレイン電流(駆動電流Ids)が変動し、発光輝度のばらつきになって現れる。
また、駆動トランジスタ121の製造プロセスのばらつきにより、画素回路Pごとに閾値電圧や移動度などの特性変動がある。駆動トランジスタ121を飽和領域で駆動する場合においても、この特性変動により、駆動トランジスタ121に同一のゲート電位を与えても、画素回路Pごとにドレイン電流(駆動電流Ids)が変動し、発光輝度のばらつきになって現れる。
たとえば、図4(2)は、駆動トランジスタ121の閾値ばらつきに着目した電圧電流(Vgs−Ids)特性を示す図である。閾値電圧がVth1とVth2で異なる2個の駆動トランジスタ121について、それぞれ特性カーブを挙げてある。
前述のように、駆動トランジスタ121が飽和領域で動作しているときのドレイン電流Idsは、特性式(1)で表される。特性式(1)から明らかなように、閾値電圧Vthが変動すると、ゲート・ソース間電圧Vgsが一定であってもドレイン電流Idsが変動する。つまり、閾値電圧Vthのばらつきに対して何ら対策を施さないと、図4(2)に示すように、閾値電圧がVth1のときVgsに対応する駆動電流がIds1となるのに対して、閾値電圧がVth2のときの同じゲート電圧Vgsに対応する駆動電流Ids2はIds1と異なってしまう。
また、図4(3)は、駆動トランジスタ121の移動度ばらつきに着目した電圧電流(Vgs−Ids)特性を示す図である。移動度がμ1とμ2で異なる2個の駆動トランジスタ121について、それぞれ特性カーブを挙げてある。
特性式(1)から明らかなように、移動度μが変動すると、ゲート・ソース間電圧Vgsが一定であってもドレイン電流Idsが変動する。つまり、移動度μのばらつきに対して何ら対策を施さないと、図4(3)に示すように、移動度がμ1のときVgsに対応する駆動電流がIds1となるのに対して、移動度がμ2のときの同じゲート電圧Vgsに対応する駆動電流Ids2はIds1と異なってしまう。
これに対して、閾値補正機能および移動度補正機能を実現する駆動タイミング(詳細は後述する)とすることで、図4Aの各図から理解されるように、それらの変動の影響を抑制でき、画面輝度の均一性(ユニフォーミティ)を確保できる。
<閾値補正および移動度補正の概念>
本実施形態の閾値補正動作および移動度補正動作では、詳細は後述するが、発光時のゲート・ソース間電圧Vgsが“Vin+Vth−ΔV”で表されるようにすることで、ドレイン・ソース間電流Idsが、閾値電圧Vthのばらつきや変動に依存しないようにするとともに、移動度μのばらつきや変動に依存しないようにする。結果として、閾値電圧Vthや移動度μが製造プロセスにより変動しても、駆動電流Idsは変動せず、有機EL素子127の発光輝度も変動しない。
本実施形態の閾値補正動作および移動度補正動作では、詳細は後述するが、発光時のゲート・ソース間電圧Vgsが“Vin+Vth−ΔV”で表されるようにすることで、ドレイン・ソース間電流Idsが、閾値電圧Vthのばらつきや変動に依存しないようにするとともに、移動度μのばらつきや変動に依存しないようにする。結果として、閾値電圧Vthや移動度μが製造プロセスにより変動しても、駆動電流Idsは変動せず、有機EL素子127の発光輝度も変動しない。
たとえば、図4Aの各図においては、駆動トランジスタ121の電流電圧特性を、横軸に信号電位Vinをとり、縦軸に駆動電流Idsをとって、閾値電圧Vthが比較的低く移動度μが比較的大きい駆動トランジスタ121で構成された画素回路Pa(実線のカーブ)と、逆に閾値電圧Vthが比較的高く移動度μが比較的小さい駆動トランジスタ121で構成された画素回路Pb(点線のカーブ)について、それぞれ特性カーブを挙げてある。
図4A(1)は、閾値補正および移動度補正ともに実行しない場合である。このときには画素回路Paおよび画素回路Pbで閾値電圧Vthおよび移動度μの補正が全く実行されないため、閾値電圧Vthや移動度μの違いでVin−Ids特性に大きな違いが出てしまう。したがって、同じ信号電位Vinを与えても、駆動電流Idsすなわち発光輝度が異なってしまい、画面輝度の均一性(ユニフォーミティ)が得られない。
図4A(2)は、閾値補正を実行する一方、移動度補正を実行しない場合である。このとき画素回路Paと画素回路Pbで閾値電圧Vthの違いはキャンセルされる。しかしながら移動度μの相違はそのまま現れている。したがって信号電位Vinが高い領域(すなわち輝度が高い領域)で、移動度μの違いが顕著に現れ、同じ階調でも輝度が違ってしまう。具体的には、同じ階調(同じ信号電位Vin)で、移動度μの大きい画素回路Paの輝度(駆動電流Ids)は高く、移動度μの小さい画素回路Pbの輝度は低くなる。
図4A(3)は閾値補正および移動度補正ともに実行する場合である。閾値電圧Vthおよび移動度μの相違は完全に補正され、その結果、画素回路Paと画素回路PbのVin−Ids特性は一致する。したがって、全ての階調(信号電位Vin)で輝度(Ids)が同一レベルとなり、画面輝度の均一性(ユニフォーミティ)が顕著に改善される。
図4A(4)は、閾値補正および移動度補正ともに実行するものの、閾値電圧Vthの補正が不十分な場合である。たとえば、1回の閾値補正動作では駆動トランジスタ121の閾値電圧Vthに相当する電圧を十分に保持容量120へ保持させることができない場合がその一例である。このときには、閾値電圧Vthの差が除去されないため、画素回路Paと画素回路Pbでは低階調の領域で輝度(駆動電流Ids)に差が出てしまう。よって、閾値電圧Vthの補正が不十分な場合は低階調で輝度のムラが現れ画質を損なうことになる。
<比較例の画素回路:第2例>
図2に示す第1比較例の画素回路Pにおける有機EL素子127の経時劣化による駆動電流変動を防ぐ回路(ブートストラップ回路)を搭載し、また駆動トランジスタ121の特性変動(閾値電圧ばらつきや移動度ばらつき)による駆動電流変動を防ぐ駆動方式を採用したのが図5に示す第2比較例の画素回路Pである。第2比較例の画素回路Pを画素アレイ部102に備える有機EL表示装置1を第2比較例の有機EL表示装置1と称する。
図2に示す第1比較例の画素回路Pにおける有機EL素子127の経時劣化による駆動電流変動を防ぐ回路(ブートストラップ回路)を搭載し、また駆動トランジスタ121の特性変動(閾値電圧ばらつきや移動度ばらつき)による駆動電流変動を防ぐ駆動方式を採用したのが図5に示す第2比較例の画素回路Pである。第2比較例の画素回路Pを画素アレイ部102に備える有機EL表示装置1を第2比較例の有機EL表示装置1と称する。
第2比較例の画素回路Pは、駆動トランジスタ121の他に走査用に1つのスイッチングトランジスタ(サンプリングトランジスタ125)を使用する2TR駆動の構成を採るとともに、各スイッチングトランジスタを制御する電源駆動パルスDSL および書込駆動パルスWSのオン/オフタイミングの設定により、有機EL素子127の経時劣化や駆動トランジスタ121の特性変動(たとえば閾値電圧や移動度などのばらつきや変動)による駆動電流Idsに与える影響を防ぐ点に特徴を有する。
また、2TR駆動の構成であり、素子数や配線数が少ないため、高精細化が可能であることに加えて、映像信号Vsig の劣化なくサンプリングできるため、良好な画質を得ることができる。
図2に示した第1比較例に対しての構成上の大きな違いは、保持容量120の接続態様を変形して、有機EL素子127の経時劣化による駆動電流変動を防ぐ回路として、駆動信号一定化回路の一例であるブートストラップ回路を構成する点にある。駆動トランジスタ121の特性変動(たとえば閾値電圧や移動度などのばらつきや変動)による駆動電流Idsに与える影響を抑制する方法としては、各トランジスタ121,125の駆動タイミングを工夫することで対処する。
具体的には、第2比較例の画素回路Pは、保持容量120、nチャネル型の駆動トランジスタ121、およびアクティブH(ハイ)の書込駆動パルスWSが供給されるnチャネル型のサンプリングトランジスタ125、電流が流れることで発光する電気光学素子(発光素子)の一例である有機EL素子127を有する。
駆動トランジスタ121のゲート端G(ノードND122)とソース端Sとの間に保持容量120が接続され、駆動トランジスタ121のソース端Sが直接に有機EL素子127のアノード端Aに接続されている。有機EL素子127のカソード端Kは基準電位としてのカソード電位Vcathとされる。このカソード電位Vcathは、図2に示した第1比較例と同様に基準電位を供給する全画素共通の接地配線Vcath(GND )に接続されている。
駆動トランジスタ121のドレイン端Dは、電源スキャナとして機能する駆動走査部105からの電源供給線105DSL に接続されている。電源供給線105DSL は、この電源供給線105DSL そのものが、駆動トランジスタ121に対しての電源供給能力を備える点に特徴を有する。
具体的には、駆動走査部105は、駆動トランジスタ121のドレイン端Dに対して、それぞれ電源電圧に相当する高電圧側の第1電位Vcc_Hと低電圧側の第2電位Vcc_Lとを切り替えて供給する電源電圧切替回路を具備している。第2電位Vcc_Lとしては、映像信号線106HSにおける映像信号Vsig の基準電位Voより十分低い電位とする。
具体的には、駆動トランジスタ121のゲート・ソース間電圧Vgs(ゲート電位Vgとソース電位Vsの差)が駆動トランジスタ121の閾値電圧Vthより大きくなるように、電源供給線105DSL の低電位側の第2電位Vcc_Lを設定する。なお、基準電位Voは、閾値補正動作に先立つ初期化動作に利用するとともに映像信号線106HSを予めプリチャージにしておくためにも利用する。
サンプリングトランジスタ125は、ゲート端Gが書込走査部104からの書込走査線104WSに接続され、ソース端Sが映像信号線106HSに接続され、ドレイン端Dが駆動トランジスタ121のゲート端G(ノードND122)に接続されている。そのゲート端Gには、書込走査部104からアクティブHの書込駆動パルスWSが供給される。サンプリングトランジスタ125は、ソース端Sとドレイン端Dとを逆転させた接続態様とすることもできる。
<第2比較例の画素回路の動作>
第2比較例(事実上、後述する本実施形態の画素回路Pも同様;以下駆動タイミングに関して同様)の画素回路Pにおいて、駆動タイミングとしては、先ず、サンプリングトランジスタ125は、書込走査線104WSから供給された書込駆動パルスWSに応じて導通し、映像信号線106HSから供給された映像信号Vsig をサンプリングして保持容量120に保持する。この点は、基本的には、図2に示した第1比較例の画素回路Pを駆動する場合と同じである。
第2比較例(事実上、後述する本実施形態の画素回路Pも同様;以下駆動タイミングに関して同様)の画素回路Pにおいて、駆動タイミングとしては、先ず、サンプリングトランジスタ125は、書込走査線104WSから供給された書込駆動パルスWSに応じて導通し、映像信号線106HSから供給された映像信号Vsig をサンプリングして保持容量120に保持する。この点は、基本的には、図2に示した第1比較例の画素回路Pを駆動する場合と同じである。
なお、第2比較例の画素回路Pにおける駆動タイミングは、映像信号Vsig の信号電位Vinの情報を保持容量120に書き込む際に、順次走査の観点からは、1行分の映像信号を同時に各列の映像信号線106HSに伝達する線順次駆動を行なう。
駆動トランジスタ121は、第1電位(高電位側)にある電源供給線105DSL から電流の供給を受け保持容量120に保持された信号電位(映像信号Vsig の有効期間の電位に対応する電位)に応じて駆動電流Idsを有機EL素子127に流す。
垂直駆動部103は、電源供給線105DSL が第1電位にありかつ映像信号線106HSが映像信号Vsig の非有効期間である基準電位Voにある時間帯でサンプリングトランジスタ125を導通させる制御信号として書込駆動パルスWSを出力して、駆動トランジスタ121の閾値電圧Vthに相当する電圧を保持容量120に保持しておく。この動作が閾値補正機能を実現する。この閾値補正機能により、画素回路Pごとにばらつく駆動トランジスタ121の閾値電圧Vthの影響をキャンセルすることができる。
第2比較例の画素回路Pにおける駆動タイミングとしては、垂直駆動部103は、映像信号Vsig の内の信号電位Vinのサンプリングに先行する複数の水平期間で閾値補正動作を繰り返し実行して確実に駆動トランジスタ121の閾値電圧Vthに相当する電圧を保持容量120に保持する。
このように、第2比較例の画素回路Pにおいて、閾値補正動作を複数回実行することで、十分に長い書込み時間を確保する。こうすることで、駆動トランジスタ121の閾値電圧Vthに相当する電圧を確実に保持容量120に予め保持することができる。
この保持された閾値電圧Vthに相当する電圧は駆動トランジスタ121の閾値電圧Vthのキャンセルに用いられる。したがって、画素回路Pごとに駆動トランジスタ121の閾値電圧Vthがばらついていても、画素回路Pごとに完全にキャンセルされるため、画像のユニフォーミティすなわち表示装置の画面全体に亘る発光輝度の均一性が高まる。特に信号電位が低階調のときに現れがちな輝度ムラを防ぐことができる。
好ましくは、垂直駆動部103は、閾値補正動作に先立って、電源供給線105DSL が第2電位にありかつ映像信号線106HSが映像信号Vsig の非有効期間である基準電位Voにある時間帯で、書込駆動パルスWSをアクティブ(本例ではHレベル)にしてサンプリングトランジスタ125を導通させ、その後に書込駆動パルスWSをアクティブHにしたままで電源供給線105DSL を第1電位に設定する。
こうすることで、駆動トランジスタ121のゲート端Gを基準電位Voにセットしかつソース端Sを第2電位にセットしてから閾値補正動作を開始する。このようなゲート電位およびソース電位のリセット動作(初期化動作)により、後続する閾値補正動作を確実に実行することが可能になる。
また、第2比較例の画素回路Pにおいては、閾値補正機能に加えて、移動度補正機能を備えている。すなわち、垂直駆動部103は、映像信号線106HSが映像信号Vsig の有効期間である信号電位Vinにある時間帯にサンプリングトランジスタ125を導通状態にするため、書込走査線104WSに供給する書込駆動パルスWSを、上述の時間帯より短い期間だけアクティブ(本例ではHレベル)にする。この書込駆動パルスWSのアクティブ期間(サンプリング期間でもあり移動度補正期間でもある)を適切に設定することで、保持容量120に信号電位Vsig を保持する際、同時に駆動トランジスタ121の移動度μに対する補正を信号電位Vsig に加える。
特に、第2比較例の画素回路Pにおける駆動タイミングでは、電源供給線105DSL が高電位側である第1電位にあり、かつ、映像信号Vsig が有効期間にある時間帯内で書込駆動パルスWSをアクティブにしている。つまり、その結果、移動度補正時間(サンプリング期間も)は、映像信号線106HSの電位が、映像信号Vsig の有効期間の電位(信号線電位)にある時間幅と書込駆動パルスWSのアクティブ期間の両者が重なった範囲で決まる。特に、本実施形態では、映像信号線106HSが信号電位にある時間幅の中に入るように書込駆動パルスWSのアクティブ期間幅を細めに決めているため、結果的に移動度補正時間は書込駆動パルスWSで決まる。
正確には、移動度補正時間(サンプリング期間も)は、書込駆動パルスWS立ち上がってサンプリングトランジスタ125がオンしてから、同じく書込駆動パルスWSが立ち下がってサンプリングトランジスタ125がオフするまでの時間となる。
ここで、画面の左右方向について考察した場合、詳細説明図は割愛するが、1行内の全ての画素回路Pに対して書込駆動パルスWSは書込走査部104から共通に供給されるので、書込駆動パルスWSの波形が配線容量や配線抵抗の影響で、書込走査部104から遠い画素回路P(遠側画素と称する)の方が書込走査部104から近い画素回路P(近側画素と称する)よりも、その波形鈍りが大きくなってしまう。これに対して、映像信号線電位については、遠側画素および近側画素ともに、信号源である水平駆動部106からの距離が同じであるので、波形に差がない。
よって、書込駆動パルスWSの波形が大きく鈍って劣化する遠側画素では、近側画素に比べてサンプリングトランジスタ125のオンタイミングが後方にずれるが、オフタイミングも後方にシフトする。したがって、両者の差で決まる移動度補正時間は、結局近側画素の移動度補正時間とあまり変わらないことになる。
また、サンプリングトランジスタ125によって最終的に保持容量120にサンプリングされる信号電位(サンプリング電位)は、ちょうどサンプリングトランジスタ125がオフになったときの映像信号線電位で与えられる。近側画素および遠側画素ともにサンプリング電位は信号電位Vinとなり差は生じない。
このように、第2比較例の画素回路Pにおける駆動タイミングでは、遠側画素と近側画素でサンプリングされる映像信号電位は殆ど差はない。さらに移動度補正時間についても、遠側画素と近側画素とでは殆ど差は無視できる程度である。これにより、本実施形態の有機EL表示装置1は、画面の左右で輝度差が現れることがなく、シェーディングは抑制され良好な画質の表示装置を実現できる。
また、画面の上下方向について考察した場合、書込駆動パルスWSは、画面の上側の画素回路P(上側画素と称する)と画面の下側の画素回路P(下側画素と称する)とで同じ位置をとっているため、書込駆動パルスWSの波形(走査線電位波形)には差はない。一方、1列内の全ての画素回路Pに対して映像信号Vsig は水平駆動部106から映像信号線106HSを介して共通に供給されるので、配線容量や配線抵抗の影響で、水平駆動部106から遠い遠側画素の方が水平駆動部106から近い近側画素よりも、映像信号電圧の遅延量が大きくなってしまう。
しかしながら、映像信号線106HSに現れる信号電位波形が遅延しても、映像信号線106HSが信号電位(映像信号Vsig の有効期間の電位)にある時間幅に書込駆動パルスWSが入っている限り、サンプリング電位や移動度補正時間に殆ど差は生じない。その結果、画面下側と上側で、サンプリングされる映像信号電位はほぼ等しくなるし、移動度補正時間もほぼ等しくなる。これにより、画面の上側と下側との間の輝度差は抑制され、良好な画質の表示装置を実現できる。
また、第2比較例の画素回路Pにおいては、ブートストラップ機能も備えている。すなわち、書込走査部104は、保持容量120に映像信号Vsig の信号電位Vinが保持された段階で書込走査線104WSに対する書込駆動パルスWSの印加を解除し(すなわちインアクティブL(ロー)にして)、サンプリングトランジスタ125を非導通状態にして駆動トランジスタ121のゲート端Gを映像信号線106HSから電気的に切り離す。
駆動トランジスタ121のゲート端Gとソース端Sとの間には保持容量120が接続されており、その保持容量120による効果によって、駆動トランジスタ121のソース電位Vsの変動にゲート電位Vgが連動するようになり、ゲート・ソース間電圧Vgsを一定に維持することができる。
<タイミングチャート>
図6は、図5に示した第2比較例の画素回路Pに関する駆動タイミングの一例として、線順次方式で信号電位Vinの情報を保持容量120に書き込む際の動作を説明するタイミングチャートである。また、図6B〜図6Iは、図6に示したタイミングチャートの各期間における等価回路と動作状態を説明する図ある。
図6は、図5に示した第2比較例の画素回路Pに関する駆動タイミングの一例として、線順次方式で信号電位Vinの情報を保持容量120に書き込む際の動作を説明するタイミングチャートである。また、図6B〜図6Iは、図6に示したタイミングチャートの各期間における等価回路と動作状態を説明する図ある。
図6においては、時間軸を共通にして、書込走査線104WSの電位変化、電源供給線105DSL の電位変化、および映像信号線106HSの電位変化を表してある。また、これらの電位変化と並行に、1行分(図では1行目)について駆動トランジスタ121のゲート電位Vgおよびソース電位Vsの変化も表してある。
基本的には、書込走査線104WSや電源供給線105DSL の1行ごとに、1水平走査期間だけ遅れて同じような駆動を行なう。図6における各タイミングや信号は、処理対象行を問わず、第1行目のタイミングや信号と同じタイミングや信号で示す。そして、説明中において区別が必要とされるときには、そのタイミングや信号に、処理対象行を“_ ”付きの参照子で示すことで区別する。
また、第2比較例の画素回路Pにおける駆動タイミングでは、映像信号Vsig が非有効期間である基準電位Voにある期間を1水平期間の前半部とし、有効期間である信号電位Vinにある期間を1水平期間の後半部とする。
ここでは、閾値補正動作を1回のみ実行する事例で説明するが、このことは必須ではない。1水平期間を処理サイクルとして、閾値補正動作を複数回に亘って繰り返すようにしてもよい。
なお、閾値補正動作を複数回実行する場合に、1水平期間が閾値補正動作の処理サイクルとなるのは、行ごとに、サンプリングトランジスタ125が信号電位Vinの情報を保持容量120にサンプリングする前に、閾値補正動作に先立って、電源供給線105DSL の電位を第2電位Vcc_Lにセットし、また駆動トランジスタ121のゲートを基準電位Vinにセットし、さらにソース電位を第2電位Vcc_Lにセットする初期化動作を経てから、電源供給線105DSL の電位が第1電位Vcc_Hにある状態でかつ映像信号線106HSが基準電位Voにある時間帯でサンプリングトランジスタ125を導通させて駆動トランジスタ121の閾値電圧Vthに対応する電圧を保持容量120に保持させようとする閾値補正動作を行なうからである。
必然的に、閾値補正期間は、1水平期間よりも短くなってしまう。したがって、保持容量120の容量Csや第2電位Vcc_Lの大きさ関係やその他の要因で、この短い1回分の閾値補正動作期間では、閾値電圧Vthに対応する正確な電圧を保持容量120に保持仕切れないケースも起こり得る。閾値補正動作を複数回実行するのが好ましいのは、この対処のためである。すなわち、信号電位Vinの保持容量120へのサンプリング(信号書込み)に先行する複数の水平周期で、閾値補正動作を繰り返し実行することで確実に駆動トランジスタ121の閾値電圧Vthに相当する電圧を保持容量120に保持させるのである。
ある行(ここでは第1行目とする)について、タイミングt11以前の前フィールドの発光期間Bでは、書込駆動パルスWSがインアクティブLでありサンプリングトランジスタ125が非導通状態である一方、電源駆動パルスDSL は高電位の電源電圧側である第1電位Vcc_Hにある。
したがって、図6Bに示すように、映像信号線106HSの電位に関わらず、前フィールドの動作によって保持容量120に保持されている電圧状態(駆動トランジスタ121のゲート・ソース間電圧Vgs)に応じて有機EL素子127に駆動トランジスタ121から駆動電流Idsが供給され、全画素共通の接地配線Vcath(GND )に流れ込むことで、有機EL素子127が発光状態にある。
この後、線順次走査の新しいフィールドに入って、先ず、駆動走査部105は、書込駆動パルスWSがインアクティブLにある状態で、1行目の電源供給線105DSL_1 に与える電源駆動パルスDSL_1 を高低電位側の第1電位Vcc_Hから低電位側の第2電位Vcc_Lに切り替える(t11_1:図6Cを参照)。
このタイミング(t11_1)は、図6に示す態様では、映像信号Vsig が有効期間の信号電位Vinにある期間内としている。たとえば、1行目については、タイミングt15V〜t13Vの範囲内である。ただし、このことは必須ではなく、映像信号Vsig が非効期間の基準電位Voにあるときにしてもよい。1行目については、タイミングt13V〜t15Vの範囲内とすればよい。
次に、書込走査部104は、電源供給線105DSL_1 が第2電位Vcc_Lにある状態のままで、書込駆動パルスWSをアクティブHに切り替える(t13W)。このタイミング(t13W)は、直前の水平期間における映像信号Vsig が非有効期間である基準電位Voから有効期間の信号電位Vinに切り替わり(t15V)、その後に、当該水平期間における映像信号Vsig の有効期間の信号電位Vinから非有効期間である基準電位Voに切り替わるタイミング(t13V)と同じかそれよりも少し遅れたタイミングにする。この後に書込駆動パルスWSをインアクティブLに切り替えるタイミング(t15W)は、映像信号Vsig が非有効期間である基準電位Voから有効期間の信号電位Vinに切り替わるタイミング(t15V)と同じかそれよりも少し前のタイミングにする。
つまり、好ましくは、書込駆動パルスWSをアクティブHにする期間(t13W〜t15W)は、映像信号Vsig が非有効期間である基準電位Voにある時間帯(t13V〜t15V)内とする。これは、電源供給線105DSL が第1電位Vcc_Hにある状態のときで映像信号Vsig が信号電位Vinにあるときに書込駆動パルスWSをアクティブHにすると信号電位Vinの保持容量120へのサンプリング動作(信号電位の書込み動作)がなされてしまい、閾値補正動作としては不都合が生じるからである。
タイミングt11_1〜t13W(放電期間Cと称する)では、電源供給線105DSL の電位は第2電位Vcc_Lまで放電され、さらに駆動トランジスタ121のソース電位Vsは第2電位Vcc_Lに近い電位まで遷移する。さらに、駆動トランジスタ121のゲート端Gとソース端Sとの間には保持容量120が接続されており、その保持容量120による効果によって、駆動トランジスタ121のソース電位Vsの変動にゲート電位Vgが連動する。
電源供給線105DSL の配線容量が大きい場合は比較的早いタイミングで電源供給線105DSL を高電位Vcc_Hから低電位Vcc_Lに切り替えるとよい。この放電期間C(t11_1〜t13W)を十分に確保することで、配線容量やその他の画素寄生容量の影響を受けないようにしておく。
電源駆動パルスDSL を低電位側の第2電位Vcc_Lにしたままで、書込駆動パルスWSをアクティブHに切り替えると(t13W)、図6Dに示すように、サンプリングトランジスタ125が導通状態になる。
このとき、映像信号線106HSは基準電位Voにある。したがって、駆動トランジスタ121のゲート電位Vgは導通したサンプリングトランジスタ125を通じて映像信号線106HSの基準電位Voとなる。これと同時に、駆動トランジスタ121がオンすることで、駆動トランジスタ121のソース電位Vsは即座に低電位側の第2電位Vcc_Lに固定される。
つまり、電源供給線105DSL の電位が高電位側の第1電位Vcc_Hから映像信号線106HSの基準電位Voより十分低い第2電位Vcc_Lにあることで、駆動トランジスタ121のソース電位Vsが映像信号線106HSの基準電位Voより十分低い第2電位Vcc_Lに初期化(リセット)される。このようにして、駆動トランジスタ121のゲート電位Vgおよびソース電位Vsを初期化することで、閾値補正動作の準備が完了する。次に電源駆動パルスDSL を高電位側の第1電位Vcc_Hにするまでの期間(t13W〜t14_1)が、初期化期間Dとなる。なお、放電期間Cと初期化期間Dとを合わせて、駆動トランジスタ121のゲート電位Vgとソース電位Vsを初期化する閾値補正準備期間とも称する。
次に、書込駆動パルスWSをアクティブHにしたままで、電源供給線105DSL に与える電源駆動パルスDSL を第1電位Vcc_Hに切り替える(t14_1)。駆動走査部105は、それ以降は、次のフレーム(あるいはフィールド)の処理まで、電源供給線105DSL の電位を第1電位Vcc_Hに保持しておく。
これにより、ドレイン電流が保持容量120に流れ込み、駆動トランジスタ121の閾値電圧Vthを補正(キャンセル)する閾値補正期間Eに入る。この閾値補正期間Eは、書込駆動パルスWSがインアクティブLにされるタイミング(t15W)まで継続する。
タイミング(t14_1)以降の閾値補正期間Eでは、図6Eに示すように、電源供給線105DSL の電位が低電位側の第2電位Vcc_Lから高電位側の第1電位Vcc_Hに遷移することで、駆動トランジスタ121のソース電位Vsが上昇を開始する。
すなわち、駆動トランジスタ121のゲート端Gは映像信号Vsig の基準電位Voに保持されており、駆動トランジスタ121のソース端Sの電位Vsが上昇して駆動トランジスタ121がカットオフするまでドレイン電流が流れようとする。カットオフすると駆動トランジスタ121のソース電位Vsは“Vo−Vth”となる。
なお、閾値補正期間Eでは、ドレイン電流が専ら保持容量120側(Cs<<Cel時)に流れ、有機EL素子127側には流れないようにするため、有機EL素子127がカットオフとなるように共通接地配線cathの電位Vcathを設定しておく。
有機EL素子127の等価回路はダイオードと寄生容量Celの並列回路で表されるため、“Vel≦Vcath+VthEL”である限り、つまり、有機EL素子127のリーク電流が駆動トランジスタ121に流れる電流よりもかなり小さい限り、駆動トランジスタ121の電流は保持容量120と寄生容量Celを充電するために使われる。
この結果、駆動トランジスタ121を流れるドレイン電流の電流路が遮断されると、有機EL素子127のアノード端Aの電圧VelつまりノードND121の電位は、時間とともに上昇してゆく。そして、ノードND121の電位(ソース電位Vs)とノードND122の電圧(ゲート電位Vg)との電位差がちょうど閾値電圧Vthとなったところで駆動トランジスタ121はオン状態からオフ状態となり、ドレイン電流は流れなくなり、閾値補正期間が終了する。つまり、一定時間経過後、駆動トランジスタ121のゲート・ソース間電圧Vgsは閾値電圧Vthという値をとる。
ここで、実際には、閾値電圧Vthに相当する電圧が、駆動トランジスタ121のゲート端Gとソース端Sとの間に接続された保持容量120に書き込まれることになる。しかしながら、閾値補正期間Eは、書込駆動パルスWSをアクティブHにしたタイミング(t13W)(詳しくはその後に電源駆動パルスDSL を第1電位Vcc_Hに戻した時点t14)からインアクティブLに戻すタイミング(t15W)までであり、この期間が十分に確保されていないときには、それ以前に終了してしまうこととなる。この問題を解消するには、閾値補正動作を複数回繰り返すのがよい。ここでは、そのタイミングについては図示を割愛する。
次に、駆動走査部105は、1水平期間の後半部で、書込駆動パルスWSをインアクティブLに切り替え(t15W)、さらに水平駆動部106は、映像信号線106HSの電位を基準電位Voから信号電位Vinに切り替える(t15V)。これにより、タイミングt15W〜t15Vにおいては、図6Fに示すように、映像信号線106HSが基準電位Voにある状態で、書込走査線104WSの電位(書込駆動パルスWS)はローレベルになる。
この後、水平駆動部106により映像信号線106HSに映像信号Vsig の信号電位Vinを実際に供給して、書込駆動パルスWSをアクティブHにする期間を、保持容量120への信号電位Vinの書込み期間(サンプリング期間とも称する)とする。この信号電位Vinは駆動トランジスタ121の閾値電圧Vthに足し込む形で保持される。
この結果、駆動トランジスタ121の閾値電圧Vthの変動は常にキャンセルされる形となるので、閾値補正を行なっていることになる。この閾値補正によって、保持容量120に保持されるゲート・ソース間電圧Vgsは、“Vsig +Vth”=“Vin+Vth”となる。また、同時に、このサンプリング期間で移動度補正を実行する。すなわち、第2比較例の画素回路Pにおける駆動タイミングにおいて、サンプリング期間は移動度補正期間を兼ねることとなる。
具体的には、先ず、書込駆動パルスWSをインアクティブLに切り替えた後(t15W)、さらに水平駆動部106は、映像信号線106HSの電位を基準電位Voから信号電位Vinに切り替える(t15V)。こうすることで、図6Gに示すように、サンプリングトランジスタ125が非導通(オフ)状態とされた状態で、次のサンプリング動作および移動度補正動作の準備が完了する。次に書込駆動パルスWSをアクティブHにするタイミング(t16_1)まで期間を書込み&移動度補正準備期間Gと称する。
次に、電源供給線105DSL の電位を第1電位Vcc_Hにし、かつ、映像信号線106HSの電位を信号電位Vinに保持したままで、書込走査部104は、書込駆動パルスWSをアクティブHに切り替え(t16_1)、水平駆動部106が映像信号線106HSの電位を信号電位Vinから基準電位Voに切り替えるタイミング(t18_1)までの間での適当なタイミングで、つまり、映像信号線106HSが信号電位Vinにある時間帯での適当なとき、インアクティブLに切り替える(t17_1)。この書込駆動パルスWSがアクティブHにある期間(t16_1〜t17_1)を、サンプリング期間&移動度補正期間Hと称する。
これにより、図6Hに示すように、駆動トランジスタ121のゲート電位Vgが信号電位Vinにある状態でサンプリングトランジスタ125が導通(オン)状態となる。したがって、サンプリング期間&移動度補正期間Hでは、駆動トランジスタ121のゲート端Gが映像信号Vsig の信号電位Vinに固定された状態で、駆動トランジスタ121に駆動電流Idsが流れる。
ここで、有機EL素子127の閾値電圧をVthELとしたとき、“Vo−Vth<VthEL”と設定しておくことで、有機EL素子127は、逆バイアス状態におかれ、カットオフ状態(ハイインピーダンス状態)にあるため、発光することはなく、また、ダイオード特性ではなく単純な容量特性を示すようになる。よって駆動トランジスタ121に流れるドレイン電流(駆動電流Ids)は保持容量120の容量値Csと有機EL素子127の寄生容量(等価容量)Celの容量値Celの両者を結合した容量“C=Cs+Cel”に書き込まれていく。これにより、駆動トランジスタ121のドレイン電流は有機EL素子127の寄生容量Celに流れ込み充電を開始する。その結果、駆動トランジスタ121のソース電位Vsは上昇していく。
図6のタイミングチャートでは、この上昇分をΔVで表してある。この上昇分、すなわち移動度補正パラメータである負帰還量ΔVは、閾値補正によって保持容量120に保持されるゲート・ソース間電圧“Vgs=Vin+Vth”から差し引かれることになり、“Vgs=Vin−ΔV+Vth”となるので、負帰還をかけたことになる。このとき、駆動トランジスタ121のソース電位Vsは、ゲート電位Vg(=Vin)から保持容量に保持される電圧“Vgs=Vin−ΔV+Vth”を差し引いた値“−Vth+ΔV”となる。
このようにして、第2比較例の画素回路Pにおける駆動タイミングでは、サンプリング期間&移動度補正期間H(t16〜t17)において、映像信号Vsig における信号電位Vinのサンプリングと移動度μを補正する負帰還量(移動度補正パラメータ)ΔVの調整が行なわれる。書込走査部104は、サンプリング期間&移動度補正期間Hの時間幅を調整可能であり、これにより保持容量120に対する駆動電流Idsの負帰還量を最適化することができる。
ここで「負帰還量を最適化する」とは、映像信号電位の黒レベルから白レベルまでの範囲で、どのレベルにおいても適切に移動度補正を行なうことができるようにすることを意味する。ゲート・ソース間電圧Vgsにかける負帰還量は、ドレイン電流Idsの取り出し時間すなわちサンプリング期間&移動度補正期間Hに依存しており、この期間を長くとる程、負帰還量が大きくなる。負帰還量ΔVはΔV=Ids・Cel/tである。
この式から明らかなように、駆動トランジスタ121のドレイン・ソース間電流である駆動電流Idsが大きい程、負帰還量ΔVは大きくなる。逆に、駆動トランジスタ121の駆動電流Idsが小さいとき、負帰還量ΔVは小さくなる。このように、負帰還量ΔVは駆動電流Idsに応じて決まる。
また、信号電位Vinが大きいほど駆動電流Idsは大きくなり、負帰還量ΔVの絶対値も大きくなる。したがって、発光輝度レベルに応じた移動度補正を実現できる。その際、サンプリング期間&移動度補正期間Hは必ずしも一定である必要はなく、逆に駆動電流Idsに応じて調整することが好ましい場合がある。たとえば、駆動電流Idsが大きい場合、移動度補正期間tは短めにし、逆に駆動電流Idsが小さくなると、サンプリング期間&移動度補正期間Hは長めに設定するのがよい。
また、負帰還量ΔVは、Ids・Cel/tであり、画素回路Pごとに移動度μのばらつきに起因して駆動電流Idsがばらつく場合でも、それぞれに応じた負帰還量ΔVとなるので、画素回路Pごとの移動度μのばらつきを補正することができる。つまり、信号電位Vinを一定とした場合、駆動トランジスタ121の移動度μが大きいほど負帰還量ΔVの絶対値が大きくなる。換言すると、移動度μが大きいほど負帰還量ΔVが大きくなるので、画素回路Pごとの移動度μのばらつきを取り除くことができる。
このようにして、第2比較例の画素回路Pにおける駆動タイミングでは、サンプリング期間&移動度補正期間Hにて、信号電位Vinのサンプリングと移動度μのばらつきを補正するための負帰還量ΔVの調整が同時に行なわれる。もちろん、負帰還量ΔVはサンプリング期間&移動度補正期間Hの時間幅を調整することで最適化可能である。
次に、書込走査部104は、映像信号線106HSの電位が信号電位Vinにある状態で、書込駆動パルスWSをインアクティブLに切り替える(t17_1)。これにより、図6Iに示すように、サンプリングトランジスタ125が非導通(オフ)状態となり発光期間Iに進む。水平駆動部106は、その後の適当な時点で映像信号線106HSへの映像信号Vsig の信号電位Vinの供給を停止して基準電位Voに戻す(t18_1)。この後、次のフレーム(もしくはフィールド)に移って、再び、閾値補正準備動作、閾値補正動作、移動度補正動作、および発光動作が繰り返される。
この結果、駆動トランジスタ121のゲート端Gは映像信号線106HSから切り離される。駆動トランジスタ121のゲート端Gへの信号電位Vinの印加が解除されるので、駆動トランジスタ121のゲート電位Vgは上昇可能となる。
このとき、駆動トランジスタ121に流れる駆動電流Idsは有機EL素子127に流れ、有機EL素子127のアノード電位は駆動電流Idsに応じて上昇する。この上昇分をVelとする。やがて、ソース電位Vsの上昇に伴い、有機EL素子127の逆バイアス状態は解消されるので、駆動電流Idsの流入により有機EL素子127は実際に発光を開始する。このときの有機EL素子127のアノード電位の上昇(Vel)は、駆動トランジスタ121のソース電位Vsの上昇に他ならず、駆動トランジスタ121のソース電位Vsは、“−Vth+ΔV+Vel”となる。
駆動電流Ids対ゲート電圧Vgsの関係は、先のトランジスタ特性を表した式(1)のVgsに“Vin−ΔV+Vth”を代入することで、式(2)のように表すことができる。式(2)において、k=(1/2)(W/L)Coxである。
この式(2)から、閾値電圧Vthの項がキャンセルされており、有機EL素子127に供給される駆動電流Idsは駆動トランジスタ121の閾値電圧Vthに依存しないことが分かる。基本的に駆動電流Idsは映像信号Vsig の信号電位Vinによって決まる。換言すると、有機EL素子127は信号電位Vinに応じた輝度で発光することになる。
その際、信号電位Vinは帰還量ΔVで補正されている。この補正量ΔVはちょうど式(2)の係数部に位置する移動度μの効果を打ち消すように働く。したがって、駆動電流Idsは実質的に信号電位Vinのみに依存することになる。駆動電流Idsは閾値電圧Vthに依存しないので、閾値電圧Vthが製造プロセスにより変動しても、ドレイン・ソース間の駆動電流Idsは変動せず、有機EL素子127の発光輝度も変動しない。
また、駆動トランジスタ121のゲート端Gとソース端Sとの間には保持容量120が接続されており、その保持容量120による効果により、発光期間の最初でブートストラップ動作が行なわれ、駆動トランジスタ121のゲート・ソース間電圧“Vgs=Vin−ΔV+Vth”を一定に維持したまま、駆動トランジスタ121のゲート電位Vgおよびソース電位Vsが上昇する。駆動トランジスタ121のソース電位Vsが“−Vth+ΔV+Vel”となることで、ゲート電位Vgは“Vin+Vel”となる。
このとき、駆動トランジスタ121のゲート・ソース間電圧Vgsは一定であるので、駆動トランジスタ121は、一定電流(駆動電流Ids)を有機EL素子127に流す。その結果、電圧降下が生じ、有機EL素子127のアノード端Aの電位Vel(=ノードND121の電位)は、有機EL素子127に飽和状態での駆動電流Idsという電流が流れ得る電圧まで上昇する。
ここで、有機EL素子127は、発光時間が長くなるとそのI−V特性が変化してしまう。そのため、時間の経過とともに、ノードND121の電位も変化する。しかしながら、このような有機EL素子127の経時劣化によりそのアノード電位が変動しても、保持容量120に保持されたゲート・ソース間電圧Vgsは常に“Vin−ΔV+Vth”で一定に維持される。
駆動トランジスタ121が定電流源として動作することから、有機EL素子127のI−V特性が経時変化し、これに伴って駆動トランジスタ121のソース電位Vsが変化したとしても、保持容量120によって駆動トランジスタ121のゲート・ソース間電位Vgsが一定(≒Vin−ΔV+Vth)に保たれているため、有機EL素子127に流れる電流は変わらず、したがって有機EL素子127の発光輝度も一定に保たれる。
このような、有機EL素子127の特性変動に拘らず、駆動トランジスタ121のゲート・ソース間電圧を一定に維持し輝度を一定に維持する補正のための動作(保持容量120の効果による動作)をブートストラップ動作と呼ぶ。このブートストラップ動作により、有機EL素子127のI−V特性が経時的に変化しても、それに伴う輝度劣化のない画像表示が可能になる。
つまり、第2比較例の画素回路Pとそれを駆動する駆動タイミングでは、電気光学素子の一例である有機EL素子127の電流−電圧特性の変化を補正して駆動電流を一定に維持する駆動信号一定化回路の一例であるブートストラップ回路が構成され、ブートストラップ動作が機能するようになっているのである。よって、有機EL素子127のI−V特性が劣化しても一定電流Idsが常に流れ続けるため、有機EL素子127は画素信号Vsig に応じた輝度で発光を続けることになり輝度が変化することはない。
また、第2比較例の画素回路Pとそれを駆動する駆動タイミングでは、駆動トランジスタ121の閾値電圧Vthを補正して駆動電流を一定に維持する駆動信号一定化回路の一例である閾値補正回路が構成され閾値補正動作が機能するようになっている。駆動トランジスタ121の閾値電圧Vthを反映させたゲート・ソース間電位Vgsとして、当該閾値電圧Vthのばらつきの影響を受けない一定電流Idsを流すことができる。
特に、図示を割愛しているが、1回の閾値補正動作の処理サイクルを1水平期間とし、複数回に亘って閾値補正動作を繰り返すようにすれば、確実に閾値電圧Vthを保持容量120に保持させることができる。閾値電圧Vthの画素間差が確実に除去され、階調に拘らず閾値電圧Vthのばらつきに起因する輝度ムラを抑制できる。
これに対して、閾値補正動作を1回にするなど閾値電圧Vthの補正が不十分な場合は、つまり閾値電圧Vthが保持容量120に保持されていない場合には、異なる画素回路Pの間で、低階調の領域では輝度(駆動電流Ids)に差が出てしまう。よって閾値電圧の補正が不十分な場合は、低階調で輝度のムラが現れ画質を損なうことになる。
加えて、第2比較例の画素回路Pにおける駆動タイミングでは、サンプリングトランジスタ125による信号電位Vinの保持容量120への書込み動作と連動して駆動トランジスタ121の移動度μを補正して駆動電流を一定に維持する駆動信号一定化回路の一例である移動度補正回路が構成され移動度補正動作が機能するようになっている。駆動トランジスタ121のキャリア移動度μを反映させたゲート・ソース間電位Vgsとして、当該キャリア移動度μのばらつきの影響を受けない一定電流Idsを流すことができる。
つまり、第2比較例の画素回路Pは、駆動タイミングを工夫することで、閾値補正回路や移動度補正回路が自動的に構成され、駆動トランジスタ121の特性ばらつき(本例では閾値電圧Vthおよびキャリア移動度μのばらつき)による駆動電流Idsに与える影響を防ぐために、閾値電圧Vthおよびキャリア移動度μによる影響を補正して駆動電流を一定に維持する駆動信号一定化回路として機能するようになっているのである。
ブートストラップ動作だけでなく、閾値補正動作と移動度補正動作とを実行しているため、ブートストラップ動作で維持されるゲート・ソース間電圧Vgsは、閾値電圧Vthに相当する電圧と移動度補正用の電圧ΔVとによって調整されているため、有機EL素子127の発光輝度は駆動トランジスタ121の閾値電圧Vthや移動度μのばらつきの影響を受けることがないし、有機EL素子127の経時劣化の影響も受けない。入力される信号電位Vinに対応する安定した階調で表示でき、高画質の画像を得ることができる。
また、第2比較例の画素回路Pは、nチャネル型の駆動トランジスタ121を用いたソースフォロア回路によって構成することができるために、現状のアノード・カソード電極の有機EL素子をそのまま用いても、有機EL素子127の駆動が可能になる。
また、駆動トランジスタ121およびその周辺部のサンプリングトランジスタ125をも含めてnチャネル型のみのトランジスタを用いて画素回路Pを構成することができ、TFT作成においてもアモルファスシリコン(a−Si)プロセスを用いることができるようになるため、TFT基板の低コスト化が図れることになる。
<<電源駆動パルスDSL による制御方式>>
次に、駆動トランジスタ121のドレイン端Dを電源駆動パルスDSL で駆動する、つまり第1電位Vcc_Hと第2電位Vcc_Lとで切り替わる電源電圧で駆動する制御方式の側面から、本実施形態の有機EL表示装置1について説明する。
次に、駆動トランジスタ121のドレイン端Dを電源駆動パルスDSL で駆動する、つまり第1電位Vcc_Hと第2電位Vcc_Lとで切り替わる電源電圧で駆動する制御方式の側面から、本実施形態の有機EL表示装置1について説明する。
<駆動走査部の出力回路と電源供給線の配線抵抗>
図7は、第2比較例の画素回路Pを駆動するドライブスキャナとして機能する駆動走査部105の出力回路と電源供給線105DSL の配線抵抗の分布を説明する図である。図示のように、駆動走査部105は、閾値補正動作を実行しつつ表示を行なうべく、各行の電源供給線105DSL に第1電位Vcc_Hと第2電位Vcc_Lとを切り替えて駆動トランジスタ121のドレイン端Dに2種類の電源電圧を切り替えて供給するようになっている。このため、電源供給線105DSL と接続される部分には、十分な駆動能力を持つ出力回路400を備える。図では、1行分の出力回路400のみを示しているが、電源供給線105DSL ごとに出力回路400が設けられる。図示を割愛するが、駆動走査部105には、表示パネル部100の外部に設けられ、その出力インピーダンスが十分に小さな電源回路から、第1電位Vcc_Hと第2電位Vcc_Lとが供給されるようになっている。
図7は、第2比較例の画素回路Pを駆動するドライブスキャナとして機能する駆動走査部105の出力回路と電源供給線105DSL の配線抵抗の分布を説明する図である。図示のように、駆動走査部105は、閾値補正動作を実行しつつ表示を行なうべく、各行の電源供給線105DSL に第1電位Vcc_Hと第2電位Vcc_Lとを切り替えて駆動トランジスタ121のドレイン端Dに2種類の電源電圧を切り替えて供給するようになっている。このため、電源供給線105DSL と接続される部分には、十分な駆動能力を持つ出力回路400を備える。図では、1行分の出力回路400のみを示しているが、電源供給線105DSL ごとに出力回路400が設けられる。図示を割愛するが、駆動走査部105には、表示パネル部100の外部に設けられ、その出力インピーダンスが十分に小さな電源回路から、第1電位Vcc_Hと第2電位Vcc_Lとが供給されるようになっている。
出力回路400は、一例として、pチャネル型のトランジスタ(p型トランジスタ)402と、nチャネル型のトランジスタ(n型トランジスタ)404とを、第1電位Vcc_H用の供給端400Hと第2電位Vcc_L用の供給端400Lとの間に直列に配置した構成となっている。
p型トランジスタ402のソース端Sは第1電位Vcc_H用の供給端400Hに接続され、n型トランジスタ404のソース端Sは第2電位Vcc_L用の供給端400Lに接続されている。p型トランジスタ402とn型トランジスタ404の各ドレイン端Dを共通に接続し、その接続点を電源供給線105DSL に接続している。全体としては、CMOSインバータを構成している。p型トランジスタ402とn型トランジスタ404の各ゲート端Gを共通に接続し、その接続点にアクティブLの電源走査パルスNDS を供給する。
電源走査パルスNDS がアクティブLのときにはn型トランジスタ404がオフするとともにp型トランジスタ402がオンするので第1電位Vcc_Hが電源供給線105DSL に供給される一方、電源走査パルスNDS がインアクティブHのときにはp型トランジスタ402がオフするとともにn型トランジスタ404がオンするので第2電位Vcc_Lが電源供給線105DSL に供給される。この動作から分かるように出力回路400は電源電圧切替回路として機能している。なお、個別部品で構成可能な電源回路とは異なり、出力回路400は集積回路として構成することになり、出力回路400(p型トランジスタ402およびn型トランジスタ404)の出力インピーダンスは、素子構成上、どうしても十分に小さくできない事情がある。
また、画面の左右方向(行方向)について考察した場合、1行内の全ての画素回路Pに対して電源駆動パルスDSLは駆動走査部105から共通に供給されるので、各画素回路Pは、電源供給線105DSL がその長さ方向に分布して持つ配線抵抗Rを介して駆動走査部105と接続されることになる。図7に示す例では、駆動走査部105から近い画素回路P(近側画素と称する)である画素回路P_mでは、配線抵抗R_mを介して駆動走査部105と接続されるのに対して、駆動走査部105から遠い画素回路P(遠側画素と称する)である画素回路P_1では、配線抵抗R_m,…,R_2,R_1を介して駆動走査部105と接続されることになる。
<発光時の駆動走査部出力回路と画素回路の動作>
図8は、有機EL素子127の発光期間における駆動走査部105の出力回路と画素回路Pの動作を説明する図である。
図8は、有機EL素子127の発光期間における駆動走査部105の出力回路と画素回路Pの動作を説明する図である。
有機EL素子127の発光期間においては、電源走査パルスNDS がアクティブLとなり、n型トランジスタ404がオフするとともにp型トランジスタ402がオンことで、第1電位Vcc_Hが電源供給線105DSL に供給される。これにより、その行の全ての画素回路Pの駆動トランジスタ121に流れる駆動電流Ids(=有機EL素子127の発光電流Iel)がp型トランジスタ402に流れる。
<問題点1:電源供給線の配線抵抗とシェーディング>
ここで、画面の左右方向(行方向)について考察した場合、電源供給線105DSL の長手方向における各位置の実際の電圧V105DSL、すなわち各画素回路Pの駆動トランジスタ121のドレイン端Dの実際の電圧V121Dは、電源供給線105DSL がその長さ方向に分布して持つ配線抵抗Rにより、第1電位Vcc_Hではなく、第1電位Vcc_Hよりも下がった電位となってしまう。つまり、ドレイン端Dの実際の電圧V121Dは、電源供給線105DSL の配線抵抗の距離依存の影響を受けてしまう。
ここで、画面の左右方向(行方向)について考察した場合、電源供給線105DSL の長手方向における各位置の実際の電圧V105DSL、すなわち各画素回路Pの駆動トランジスタ121のドレイン端Dの実際の電圧V121Dは、電源供給線105DSL がその長さ方向に分布して持つ配線抵抗Rにより、第1電位Vcc_Hではなく、第1電位Vcc_Hよりも下がった電位となってしまう。つまり、ドレイン端Dの実際の電圧V121Dは、電源供給線105DSL の配線抵抗の距離依存の影響を受けてしまう。
駆動走査部105から近い近側画素と駆動走査部105から近い近側画素とでは、駆動走査部105との間の配線抵抗Rの値(総和値)が異なることになるので、信号電位Vinが同じであっても、その配線抵抗Rの影響で近側よりも遠側の方が電圧降下量が大きくなり、駆動トランジスタ121のドレイン端Dの電圧V121Dが列ごとに異なり、輝度ムラ(特にシェーディングと称する)が起こってしまう。
具体的には、式(3)に示すように、各列の駆動トランジスタ121(有機EL素子127)に流れる駆動電流Idsの総和Ids_Sum(=Ids_1+Ids_2+…+Ids_m)や発光電流Ielの総和Iel_Sum(=Iel_1+Iel_2+…+Iel_m)と駆動走査部105から対象とする画素回路Pまでの配線抵抗Rの総和RSum の積の分を第1電位Vcc_Hから差し引いた値となってしまう。
画素回路Pは、通常、n型の駆動トランジスタ121を飽和状態で動作させて有機EL素子127を定電流駆動するようにしているため、駆動トランジスタ121のドレイン端Dに供給される電源電圧が変動しても、駆動トランジスタ121が飽和領域で動作している限りは駆動電流Idsに影響はないはずである。
しかしながら、行方向において、駆動走査部105からの距離の相違による電源供給線105DSL の配線抵抗Rの値RSum の相違が存在することで列ごとに駆動トランジスタ121のドレイン端Dの電圧V121Dが異なると、駆動トランジスタ121が飽和領域で動作していても、実際には、アーリー効果のために、駆動トランジスタ121の実際の動作点が変動し、少しずつ駆動電流Ids_1,Ids_2,…,Ids_mに相違が生じる(Ids_1<Ids_2<…<Ids_m)。その結果、行方向において信号電位Vinが同じであっても、遠側画素の方が近側画素よりも駆動電流Idsや発光電流Ielが小さくなり、輝度ムラの一例であるシェーディングとして視認されてしまう。
<問題点2:黒ウインドウパターン表示時>
また、画面の上下方向(列方向)について考察した場合、電源供給線105DSL の実際の電位V105DSLは、出力回路400を構成するp型トランジスタ402のオン抵抗Ron_Pにより、第1電位Vcc_Hではなく、第1電位Vcc_Hよりも下がった電位となってしまう。表示パターンに応じて行ごとに電流総和Ids_Sum,Iel_Sumが異なると、出力回路400の出力インピーダンス(前例ではp型トランジスタ402のオン抵抗Ron_P)の影響で電源供給線105DSL の電圧V105DSLが行ごとに異なり、列方向において信号電位Vinが同じであっても、輝度ムラの一例である横クロストークが起こってしまう。
また、画面の上下方向(列方向)について考察した場合、電源供給線105DSL の実際の電位V105DSLは、出力回路400を構成するp型トランジスタ402のオン抵抗Ron_Pにより、第1電位Vcc_Hではなく、第1電位Vcc_Hよりも下がった電位となってしまう。表示パターンに応じて行ごとに電流総和Ids_Sum,Iel_Sumが異なると、出力回路400の出力インピーダンス(前例ではp型トランジスタ402のオン抵抗Ron_P)の影響で電源供給線105DSL の電圧V105DSLが行ごとに異なり、列方向において信号電位Vinが同じであっても、輝度ムラの一例である横クロストークが起こってしまう。
具体的には、式(4)に示すように、各行の駆動トランジスタ121(有機EL素子127)に流れる駆動電流Idsの総和Ids_Sum(=Ids_1+Ids_2+…+Ids_m)や発光電流Ielの総和Iel_Sum(=Iel_1+Iel_2+…+Iel_m)とp型トランジスタ402のオン抵抗Ron_Pの積の分を第1電位Vcc_Hから差し引いた値となってしまう。その影響で、駆動トランジスタ121の動作点が変動し、列方向において信号電位Vinが同じであっても駆動電流Idsが異なることで列方向にシェーディングに似通った輝度ムラが生じてしまい、ウインドウパターン表示時には横クロストークとして視認されてしまう。この点について、図9,図10を参照して詳しく説明する。
図9は、駆動トランジスタ121のドレイン端Dを電源駆動パルスDSL で駆動する、つまり第1電位Vcc_Hと第2電位Vcc_Lとで切り替わる電源電圧で駆動する制御方式とする場合に生じ得る輝度ムラ(特に横クロストーク)の問題点を具体的に説明する図(その1)である。
ここでは、黒ウインドウパターンBWを表示したときに、画面とラインごとの動作を説明している。具体的には、画面の上部と下部に全白が表示される行を配し、画面中央部の黒が表示される行では、1水平期間における中央部の黒の表示期間とその左右に配される白の表示期間とが1:1となる50%表示をしたときの場合を示している。
この場合、ラインごとにp型トランジスタ402に流れる電流値は、画面の上部と下部に全白が表示される行と画面中央部の黒が表示される行とで異なってしまい、電源回路とは異なり駆動走査部105の出力回路400の出力インピーダンスを十分に小さくできない結果、電源供給線105DSL の実際の電位V105DSLも、画面の上部と下部に全白が表示される行(以下100%表示の行と称する)と、画面中央部の白と黒が表示される行(以下50%表示の行と称する)で異なってしまう。
具体的には、式(5−1)に示すように、100%表示の行の発光電流Ielの総和Iel_Sum100 と50%表示の行の発光電流Ielの総和Iel_Sum50とでは2倍の差が生じる。このため、式(5−2),式(5−3)に示すように、100%表示の行の電位V105DSL100 と50%表示の行の電位V105DSL50との間には、その電流差に応じた電圧降下量の差が生じ、結果的に、100%表示の行であるのか50%表示の行であるのかによって、電源供給線105DSL の実際の第1電位Vcc_H(ここではV105DSLとする)が異なることとなる。表示パターンに応じて駆動トランジスタ121のドレイン端Dの実際の電圧V121Dが行単位で変動することになるのである。
<問題点3:黒ウインドウパターン表示時>
図10は、図9に示したように、100%表示の行と50%表示の行とで(つまり表示パターンによって)電源供給線105DSL の電圧V105DSL100 と電圧V105DSL50とが異なることに起因する駆動トランジスタ121の駆動電流Idsや有機EL素子127の発光電流Ielに与える問題点(特に横クロストーク)を具体的に説明する図(その2)である。
図10は、図9に示したように、100%表示の行と50%表示の行とで(つまり表示パターンによって)電源供給線105DSL の電圧V105DSL100 と電圧V105DSL50とが異なることに起因する駆動トランジスタ121の駆動電流Idsや有機EL素子127の発光電流Ielに与える問題点(特に横クロストーク)を具体的に説明する図(その2)である。
画素回路Pは、通常、n型の駆動トランジスタ121を飽和状態で動作させて有機EL素子127を定電流駆動するようにしているため、駆動トランジスタ121のドレイン端Dに供給される電源電圧が変動しても、駆動トランジスタ121が飽和領域で動作している限りは駆動電流Idsに影響はないはずである。
しかしながら、列方向において、実際の発光電流Iel_Sum100,Iel_Sum50 の相違によってp型トランジスタ402のドレイン・ソース間の電圧Vdsに相違が生じることで行ごとに駆動トランジスタ121のドレイン端Dの電圧V121Dが異なると、駆動トランジスタ121が飽和領域で動作していても、実際には、図10(A)に示すように、アーリー効果のために、100%表示の行と50%表示の行とで、僅かに駆動電流Ids_100 ,Ids_50に相違が生じる(Ids_100 <Ids_50)。
50%表示の行(黒ウインドウが表示されているライン)と100%表示の行(黒ウインドウが表示されていないライン)とでは、第1電位Vcc_HがV105DSL50,V105DSL100 で異なり、その結果、50%表示の行では、黒表示部すなわち黒が表示されているカラム(列)と白表示部すなわち黒が表示されていないカラム(列)とでは僅かに駆動電流Idsが変動する。50%表示の行における白表示部の駆動電流IdsW_100 と50%表示の行における白表示部の駆動電流IdsW_50との間に僅かの差が生じることになる。
具体的には、図10(B)に示すように、100%表示の行の発光電流Ielの総和Iel_Sum100 は、概ね、50%表示の行に対して2倍となっているので、第1電位Vcc_Hに対する電圧降下が50%表示の行よりも大きく、その結果、各画素回路Pの駆動電流Ids_1,…,Ids_mや発光電流Iel_1,…,Iel_mは、理想の電流値に対して僅かに減少するし、その減少の度合いが50%表示の行よりも大きい。もちろん、その総和Ids_Sum100 ,Iel_Sum100 も僅かに減少するし、その減少の度合いが50%表示の行よりも大きい。
したがって、図10(C)に示すように、同じ大きさの信号電位Vinに基づく白表示部であっても、100%表示の行では、理想的な動作電流での発光輝度に対して僅かに暗くなるし、その輝度減少の度合いが50%表示の行よりも大きい。100%表示の行の白表示部の表示の方が、50%表示の行の黒表示部分の左右に表示される白表示部よりも輝度減少の度合いが大きくより暗くなるので、表示画像上では、横クロストークとして視認される。なお、図10(C)では、各白表示部における黒ドットの密度の相違で、輝度減少の相違を示している。
<問題点4:電源供給線と映像信号線の配線プロセス>
図11は、電源供給線105DSL と映像信号線106HSの配線プロセスの側面からの問題点を説明する図である。ここでは、一般的なTFTの断面構造を示している。
図11は、電源供給線105DSL と映像信号線106HSの配線プロセスの側面からの問題点を説明する図である。ここでは、一般的なTFTの断面構造を示している。
図11(A)に示すように、配線を形成する際に用いられるのは、半導体基板側の第1配線層L1と、第1配線層L1の上層側に絶縁体(画素回路Pの各構成要素を形成するためのものを含む)を挟んで配される第2配線L2の2層である。ここで、第2配線層L2の配線は低抵抗材料が用いられるのに対して、第1配線層L1の配線は、第2配線層L2の配線と比較して抵抗が高い材料(高抵抗材料)が使用される。
図5に示した第2比較例の画素回路Pにおいては、映像信号線106HSは信号電位Vinに対応する情報を、サンプリングトランジスタ125を介して保持容量120に書き込む必要があり低インピーダンスであることが好ましく、また、電源供給線105DSL はそれそのものが駆動トランジスタ121に対して電源供給能力を持つ必要があり低インピーダンスであることが好ましく、何れも低抵抗化するため、第2配線層L2に設定する。
ここで、図11(B)に示すように、映像信号線106HSは列方向に延在する縦配線であるのに対して、電源供給線105DSL は、水平期間ごとに第1電位Vcc_Hと第2電位Vcc_Lとでスイッチングするため、行方向に延在する横配線とする。映像信号線106HSと電源供給線105DSL をともに第2配線層L2に設定するには、必然的に、映像信号線106HSと電源供給線105DSL は直交(交差)しなければならない。このような低抵抗線同士が交差する配線態様を実現するためには、第2配線層L2に関しても多層配線技術が必要となり、新たなプロセス開発が必要となる。さらに、製造工程数の増加により製造コストが問題となる。
このように、第2比較例の有機EL表示装置1では、第2比較例の画素回路Pを駆動するに当たり、駆動トランジスタ121のドレイン端D(電源供給端)に第1電位Vcc_Hと第2電位Vcc_Lとを切り替えて供給する、すなわち電源電圧をスイッチングパルスとして使用するようにしたことで、第1比較例の画素回路Pに対して、閾値補正用の素子とスキャン線を削減することができるが、電源電圧をスイッチングするため、行方向のシェーディングや列方向のシェーディング(典型例としてはウインドウパターンによって生じる横クロストーク)などの輝度ムラが生じてしまうし、また、低抵抗配線が2層以上必要となり、新規プロセスの開発が必要となるだけでなく、製造工程が増えるために製造コストが問題となってしまう。
<改善手法:第1実施形態>
図12および図13は、前述の問題点1〜4を解消する有機EL表示装置の第1実施形態を示す図である。図12では、1行分に着目して画素回路Pの周辺部の詳細を示している。図13では、画素アレイ部102の全体に関して、書込走査部104と書込走査線104WSを割愛し、駆動走査部105とバッファ回路530と画素回路Pとの接続関係に着目して概要を示している。
図12および図13は、前述の問題点1〜4を解消する有機EL表示装置の第1実施形態を示す図である。図12では、1行分に着目して画素回路Pの周辺部の詳細を示している。図13では、画素アレイ部102の全体に関して、書込走査部104と書込走査線104WSを割愛し、駆動走査部105とバッファ回路530と画素回路Pとの接続関係に着目して概要を示している。
先ず、本実施形態の有機EL表示装置1は、図5に示した第2比較例の画素回路Pと同様の画素回路Pを画素アレイ部102に備え、たとえば、有機EL素子127の経時劣化による駆動電流変動を防ぐ回路(ブートストラップ回路)を搭載し、また駆動トランジスタ121の特性変動(閾値電圧ばらつきや移動度ばらつき)による駆動電流変動を防ぐ駆動方式を採用する点に特徴を有する。そのため、駆動タイミングとしては、基本的には、図6〜図6Iに示した第2比較例と同じものが適用される。「基本的に」と称したのは、一部の駆動パルスのロジック論理を反転する対処を伴う点を考慮したものである。
加えて、有機EL表示装置1の第1実施形態においては、電源供給線105DSL の配線抵抗Rに起因して電源供給線105DSL の電圧V105DSLが変動する影響や、表示パターンによって電源供給線105DSL の電圧V105DSLが列方向に変動する影響が、駆動トランジスタ121のドレイン端Dの電圧V125Dでは緩和されるようにすることで、シェーディングや横クロストークなど輝度ムラを抑制する仕組みを採る点に特徴を有する。
すなわち、電源供給線105DSL の配線抵抗Rに応じてや表示パターンに応じて、駆動トランジスタ121のドレイン端Dの実際の電圧V121Dが列単位でもしくは行単位で変動することに起因する表示輝度変動を防ぐ仕組みを採る。
詳しくは、本実施形態の有機EL表示装置1は、図12に示すように、駆動トランジスタ121のドレイン端Dへの第1電位Vcc_Hおよび第2電位Vcc_Lの供給形式に関して、駆動走査部105からの走査線を電源供給能力を持つ電源供給線105DSL に代えて電源供給能力を持たずに制御機能のみを持つ電源走査線105DSとする点に特徴を有する。
駆動走査部105内に設けられた出力回路400は、それ自体は電源供給能力を持つ電源電圧切替回路として機能する必要はなく、電源走査線105DSにアクティブLの電源走査パルスNDS を出力する機能を持っていればよい。また、電源走査線105DSには駆動電流Ids(=発光電流Iel)が流れず、それそのものが駆動トランジスタ121に対して電源供給能力を持つ必要がなく、第2比較例での電源供給線105DSL に比べると低インピーダンスであることが要求されず、第1配線層L1に設定する。これにより、映像信号線106HSと電源走査線105DSとが同一の配線層で交差する事態を解消しておく。
さらに、図12に示すように、その電源走査線105DSと駆動トランジスタ121のドレイン端Dとの間に、第1電位Vcc_H用および第2電位Vcc_L用の各電源線500H,500Lからの電源供給を受けて、電源走査線105DSを介して供給されるアクティブLの電源走査パルスNDS に基づいて第1電位Vcc_Hと第2電位Vcc_Lとを切り替えて出力するバッファ回路(BF)530を設ける点に特徴を有する。
ここで、後述する第2実施形態の有機EL表示装置1との比較では、第1実施形態の有機EL表示装置1では、画素回路Pごとにバッファ回路530を設ける点に特徴を有する。具体的には、第1実施形態の有機EL表示装置1は、駆動走査部105からの電源走査線105DSと各画素回路Pの駆動トランジスタ121のドレイン端Dとの間にCMOSインバータ構成のバッファ回路530を備える。
バッファ回路530は、一例として、pチャネル型のトランジスタ(p型トランジスタ)532と、nチャネル型のトランジスタ(n型トランジスタ)534とを、第1電位Vcc_H用の供給端530Hと第2電位Vcc_L用の供給端530Lとの間に直列に配置した構成となっている。
図13に示すように、画素アレイ部102(表示パネル部100)の外部に設けられた電源回路500から、第1電位Vcc_H用の供給端530Hには第1電源線500Hを介して第1電位Vcc_Hが供給され、第2電位Vcc_L用の供給端530Lには第2電源線500Lを介して第2電位Vcc_Lが供給される。第1電源線500Hおよび第2電源線500Lは、映像信号線106HSと同様に、低抵抗化するため、第2配線層L2に設定する。なお、電源回路500からの各列の電源線500H,500Lとバッファ回路530との接続をとる配線は、第1配線層L1および第2配線層L2の何れに設定してもよい。好ましくは、映像信号線106HSとの交差を避けるべく第1配線層L1に設定するとよい。
図12や図13から分かるように、縦配線である映像信号線106HSと同様に、第1電源線500Hおよび第2電源線500Lが縦配線として配置される。これにより、第2配線層L2に設定される第1電位Vcc_H用の第1電源線500Hおよび第2電位Vcc_L用の第2電源線500Lは、同じく第2配線層L2に設定される映像信号線106HSと直交させずに並走させる(並行して敷設する)ことができるため、第2配線層L2に関して多層配線技術を使う必要はなくなる。
なお、バッファ回路530と駆動トランジスタ121のドレイン端Dを接続する電源供給線530DSL には駆動電流Ids(=発光電流Iel)が流れ、それそのものが1つの駆動トランジスタ121に対して電源供給能力を持つ必要がある。しかしながら、担当する画素数は1つであり、行内の全ての駆動トランジスタ121に対して電源供給能力を持つ必要がある第2比較例での電源供給線105DSL に比べると低インピーダンスであることは要求されない。このため、電源供給線530DSL を第2配線層L2に設定することは要求されない。また、後述する第2実施形態とは異なり、この電源供給線530DSL が映像信号線106HSと交差することもない。よって、第1実施形態では、電源供給線530DSL は、第1配線層L1および第2配線層L2の何れに設定してもよい。
図12に示すように、p型トランジスタ532のソース端Sは第1電位Vcc_H用の供給端530Hに接続され、n型トランジスタ404のソース端Sは第2電位Vcc_L用の供給端530Lに接続されている。p型トランジスタ432とn型トランジスタ534の各ドレイン端Dを共通に接続し、その接続点を電源供給線530DSL を介して駆動トランジスタ121のドレイン端Dに接続している。全体としては、CMOSインバータを構成している。p型トランジスタ532とn型トランジスタ534の各ゲート端Gを共通に接続し、その接続点にアクティブLの電源走査パルスNDS を供給する。このため、駆動走査部105内の出力回路400では、p型トランジスタ402とn型トランジスタ404の各ゲート端Gの接続点にアクティブHの電源走査パルスDSを供給するように変更する。
バッファ回路530においては、電源走査パルスNDS がアクティブLのときにはn型トランジスタ534がオフするとともにp型トランジスタ532がオンするので第1電位Vcc_Hが駆動トランジスタ121のドレイン端Dに供給される一方、電源走査パルスNDS がインアクティブHのときにはp型トランジスタ532がオフするとともにn型トランジスタ534がオンするので第2電位Vcc_Lが駆動トランジスタ121のドレイン端Dに供給される。バッファ回路530は、第1電位Vcc_Hと第2電位Vcc_Lとを切り替えて(スイッチングして)、電源供給線530DSL を介して、駆動トランジスタ121のドレイン端Dに電源駆動パルスDSL を供給するようになる。
この動作から分かるように、バッファ回路530は駆動走査部105から供給される電源走査パルスDSに基づいて動作する電源電圧切替部の一例である電源電圧切替回路として機能している。電源電圧切替回路を構成するに当たっては様々な回路構成を採り得るが、本実施形態のように、p型トランジスタ532とn型トランジスタ534とでインバータ構成のバッファを組むことで、電源電圧切替回路を簡単に構成できる利点がある。
駆動走査部105からの走査線を電源走査線105DSとする点と、その電源走査線105DSと駆動トランジスタ121のドレイン端Dとの間に設けたバッファ回路530とによって、駆動走査部105からの走査線の配線抵抗の影響や、信号電位Vinよる出力回路400での電圧降下の影響が、駆動トランジスタ121の電源供給端としてのドレイン端Dでは抑制されるようにする、すなわち駆動トランジスタ121に流れる駆動電流Ids(=発光電流Iel)に起因する駆動トランジスタ121の電源供給端(ドレイン端D)での第1電位Vcc_Hに対する電圧降下を抑制する電源電位変動抑制部107の第1例が構成される。
個別部品で構成可能な電源回路とは異なり、バッファ回路530は集積回路として構成することになり、駆動走査部105内の出力回路400と同様に、バッファ回路530(p型トランジスタ532およびn型トランジスタ534)の出力インピーダンスは、素子構成上、どうしても十分に小さくできない事情がある。
しかしながら、本実施形態の構成を採ることで、それらの出力インピーダンスの影響は、駆動トランジスタ121のドレイン端Dの電圧V121Dに影響しなくなる。何故なら、先ず、駆動走査部105から出力される電源走査パルスNDS としては、画素回路Pごとに設けられたCMOSインバータ構成のバッファ回路530を動作させる電位を電源走査線105DSに与えればよく、電源走査線105DSに駆動トランジスタ121の駆動電流Idsすなわち有機EL素子127の発光電流Ielは流れない。このため、電源走査パルスNDS 用の動作電流に起因するp型トランジスタ402による電圧降下は、駆動電流Idsや発光電流Ielが流れることに起因することとなる第2比較例に比べて飛躍的に少なく、殆ど生じないと考えてよいからである。
また、第2比較例における横配線の電源供給線105DSL は、事実上、画素回路Pごとに設けられたバッファ回路530の出力と駆動トランジスタ121のドレイン端Dとを接続する電源供給線530DSL に置き換わり、その電源供給線530DSL には1画素分の駆動電流Ids(=発光電流Iel)しか流れない。このため、1画素分の駆動電流Idsや発光電流Ielが流れることに起因するp型トランジスタ532による電圧降下は、全画素分の駆動電流Idsや発光電流Ielが流れることに起因することとなる第2比較例に比べて飛躍的に少なく、殆ど生じないと考えてよいからである。
その結果、駆動トランジスタ121のドレイン端Dの電圧V121Dとしては、n型トランジスタ534の出力抵抗の影響を受けない。第2比較例の有機EL表示装置1とは異なり、列方向にシェーディングに似通った輝度ムラが生じてしまうことはなく、ウインドウパターン表示時に横クロストークとして視認されてしまう現象を改善できる。
加えて、本実施形態の構成を採ることで、前述のように、電源走査線105DSに駆動トランジスタ121の駆動電流Idsすなわち有機EL素子127の発光電流Ielは流れないため、電源走査線105DS自体は駆動トランジスタ121用の電源供給能力を持つ必要がなく、駆動トランジスタ121のドレイン端Dの電圧V121Dとしては、電源走査線105DSの配線抵抗の影響は受けない。ドレイン端Dの実際の電圧V121Dは、電源走査線105DSの配線抵抗の距離依存の影響を受けない。
その結果、第2比較例の有機EL表示装置1とは異なり、駆動走査部105に対しての遠側画素と近側画素とで、信号電位Vinが同じであれば、何れの画素回路Pにおいても、駆動トランジスタ121のドレイン端Dの電圧V121Dは同じになるので、輝度ムラの一例である行方向のシェーディング現象を改善できる。
このように、第1実施形態の有機EL表示装置1によれば、駆動走査部105からの電源走査パルスDSに基づき駆動トランジスタ121のドレイン端Dに第1電位Vcc_Hと第2電位Vcc_Lとを切り替えて供給するバッファ回路530を各画素アレイ部102に対して設ける構成を採るようにしたので、多層配線技術を使用しなくとも、閾値補正機能や移動度補正機能やブートストラップ機能を実現する画素回路Pを実現しつつ、シェーディングや横クロストークなどの輝度ムラを防止することができる。
<改善手法:第2実施形態>
図14および図15は、前述の問題点1〜4を解消する有機EL表示装置の第2実施形態を示す図である。図14では、1行分に着目して画素回路Pの周辺部の詳細を示している。図15では、画素アレイ部102の全体に関して、書込走査部104と書込走査線104WSを割愛し、駆動走査部105とバッファ回路530と画素回路Pとの接続関係に着目して概要を示している。
図14および図15は、前述の問題点1〜4を解消する有機EL表示装置の第2実施形態を示す図である。図14では、1行分に着目して画素回路Pの周辺部の詳細を示している。図15では、画素アレイ部102の全体に関して、書込走査部104と書込走査線104WSを割愛し、駆動走査部105とバッファ回路530と画素回路Pとの接続関係に着目して概要を示している。
前述の第1実施形態の有機EL表示装置1との比較では、第2実施形態の有機EL表示装置1では、回路構成をコンパクトにするべく、行内で、複数の画素回路Pに対して1つのバッファ回路(BF)530を共有するように配置する構成を採る点に特徴を有する。
ここで、1つのバッファ回路530が担当する画素回路Pの数は、2以上で、かつ1行分の全画素未満である。好ましくは1行分の全画素に対して1/10以下、さらに好ましくは1行分の全画素に対して1/100以下とするとよい。少なければ少ないほど1つのバッファ回路530に流れる各画素回路Pの駆動電流Ids(=発光電流Iel)の総和が少なくなる利点がある。その究極が、1つの画素回路Pに対して1つのバッファ回路530を配置した前述の第1実施形態の構成である。
具体的には、図14に示すように、第2実施形態の有機EL表示装置1は、3画素にごとに、駆動走査部105からの電源走査線105DSと3つの画素回路Pの駆動トランジスタ121のドレイン端Dの間にCMOSインバータ構成のバッファ回路530を備える。
1つのバッファ回路530が担当する複数の画素回路Pとしては、図示のように隣接するものとしてもよいが、このことは必須ではなく、任意であり、たとえば1列おきに複数の画素回路Pを担当するようにしてもよい。たとえば、カラー表示用とする場合、1つのバッファ回路530は同色の画素回路Pを担当する、すなわち、色別にその担当を決めるようにするとよい。
バッファ回路530と3つの駆動トランジスタ121の各ドレイン端Dを接続する電源供給線530DSL には駆動電流Ids(=発光電流Iel)が流れ、それそのものが3つの駆動トランジスタ121に対して電源供給能力を持つ必要がある。しかしながら、担当する画素数が少なく、行内の全ての駆動トランジスタ121に対して電源供給能力を持つ必要がある第2比較例での電源供給線105DSL に比べると低インピーダンスであることは要求されない。このため、ここでは、電源供給線530DSL を第1配線層L1に設定する。これにより、電源供給線530DSL が、映像信号線106HSが敷設される配線層(第2配線層L2)で交差する事態を解消する。
図14に示すように、p型トランジスタ532のソース端Sは第1電位Vcc_H用の供給端530Hに接続され、n型トランジスタ404のソース端Sは第2電位Vcc_L用の供給端530Lに接続されている。p型トランジスタ432とn型トランジスタ534の各ドレイン端Dを共通に接続し、その接続点を電源供給線530DSL を介して、担当する3つの画素回路P(図示を割愛しているが、詳しくは駆動トランジスタ121の各ドレイン端D)に接続している。p型トランジスタ532とn型トランジスタ534の各ゲート端Gを共通に接続し、その接続点に電源走査線105DSからのアクティブLの電源走査パルスNDS を供給する。
駆動走査部105からの走査線を電源走査線105DSとする点と、その電源走査線105DSと3つの駆動トランジスタ121の各ドレイン端Dとの間に設けたバッファ回路530とによって、駆動走査部105からの走査線の配線抵抗の影響や、信号電位Vinよる出力回路400での電圧降下の影響が、駆動トランジスタ121の電源供給端としてのドレイン端Dでは抑制されるようにする、すなわち駆動トランジスタ121に流れる駆動電流Ids(=発光電流Iel)に起因する駆動トランジスタ121の電源供給端(ドレイン端D)での第1電位Vcc_Hに対する電圧降下を抑制する電源電位変動抑制部107の第2例が構成される。
1つのバッファ回路530は、担当する3つの画素回路Pにおける駆動電流Ids(=発光電流Iel)に対しての電源供給能力を持つ。第2比較例における横配線の電源供給線105DSL は、事実上、バッファ回路530の出力と3つの画素回路P(駆動トランジスタ121のドレイン端D)とを接続する電源供給線530DSL に置き換わり、その電源供給線530DSL には3画素分の駆動電流Ids(=発光電流Iel)しか流れない。このため、3画素分の駆動電流Idsや発光電流Ielが流れることに起因するp型トランジスタ532による電圧降下は、全画素分の駆動電流Idsや発光電流Ielが流れることに起因することとなる第2比較例に比べて飛躍的に少なく、1画素分の電圧降下で済む第1実施形態よりも増えるが、全画素分の駆動電流Idsや発光電流Ielが流れることに起因することとなる第2比較例に比べて飛躍的に少なく、殆ど生じないと考えてよい。
このように、第2実施形態の有機EL表示装置1によれば、基本的な仕組みとして第1実施形態と同様に、駆動走査部105からの電源走査パルスDSに基づき駆動トランジスタ121のドレイン端Dに第1電位Vcc_Hと第2電位Vcc_Lとを切り替えて供給するバッファ回路530を画素アレイ部102に設ける構成を採ることとともに、特有の仕組みとして複数画素に対して1つのバッファ回路530を共通に使用するようにしたので、多層配線技術が不要、閾値補正機能や移動度補正機能やブートストラップ機能を実現できる、シェーディングや横クロストークなどの輝度ムラを防止できるなどの、第1実施形態の構成で得られる効果を享受できることに加えて、回路構成をコンパクトにできる利点が得られる。
以上、本発明について実施形態を用いて説明したが、本発明の技術的範囲は上記実施形態に記載の範囲には限定されない。発明の要旨を逸脱しない範囲で上記実施形態に多様な変更または改良を加えることができ、そのような変更または改良を加えた形態も本発明の技術的範囲に含まれる。
また、上記の実施形態は、クレーム(請求項)に係る発明を限定するものではなく、また実施形態の中で説明されている特徴の組合せの全てが発明の解決手段に必須であるとは限らない。前述した実施形態には種々の段階の発明が含まれており、開示される複数の構成要件における適宜の組合せにより種々の発明を抽出できる。実施形態に示される全構成要件から幾つかの構成要件が削除されても、効果が得られる限りにおいて、この幾つかの構成要件が削除された構成が発明として抽出され得る。
<駆動タイミングの変形例>
たとえば、電源供給線105DSL の電位が第2電位Vcc_Lから第1電位Vcc_Hに遷移するタイミングを映像信号Vsig の非有効期間である基準電位Voの期間としつつ、様々な変形が可能である。
たとえば、電源供給線105DSL の電位が第2電位Vcc_Lから第1電位Vcc_Hに遷移するタイミングを映像信号Vsig の非有効期間である基準電位Voの期間としつつ、様々な変形が可能である。
たとえば、第1の変形例として、図示を割愛するが、図6に示した駆動タイミングに対して、サンプリング期間&移動度補正期間Hの設定方法を変形することができる。具体的には、先ず映像信号Vsig が基準電位Voから信号電位Vinに遷移するタイミングt15Vを図6に示した駆動タイミングよりも1水平期間の後半側にシフトさせて、有効期間である信号電位Vinの期間を狭くする。
また、閾値補正動作の完了時(閾値補正期間Eの完了時)には、先ず、書込駆動パルスWSをアクティブHにしたままで、水平駆動部106により映像信号線106HSに映像信号Vsig の信号電位Vinを供給して(t16)、書込駆動パルスWSをインアクティブLにするまで(t17)の間を、保持容量120への画素信号Vsig の書き込み期間とする。この信号電位Vinは駆動トランジスタ121の閾値電圧Vthに足し込む形で保持される。この結果、駆動トランジスタ121の閾値電圧Vthの変動は常にキャンセルされる形となるので、閾値補正を行なっていることになる。この閾値補正動作によって、保持容量120に保持されるゲート・ソース間電圧Vgsは“Vsig +Vth”となる。また、同時に、信号書込期間t16〜t17で移動度補正を実行する。すなわち、タイミングt16〜t17は、信号書込期間と移動度補正期間の双方を兼ねることとなる。
なお、この移動度補正を実行する期間t16〜t17では、有機EL素子127は実際には逆バイアス状態にあるので発光することはない。この移動度補正期間t16〜t17では、駆動トランジスタ121のゲート端Gが映像信号Vsig のレベルに固定された状態で、駆動トランジスタ121に駆動電流Idsが流れる。以下、図6に示した駆動タイミングと同様である。
第1の変形例の駆動タイミングでも、駆動トランジスタ121のドレイン端Dに対する電源供給のスイッチング動作は図6に示した駆動タイミングと完全に同じであり、輝度ムラ(特に横クロストーク)に対する抑制効果は前述の本実施形態と同様に享受できる。
各駆動部(104,105,106)は、水平駆動部106が映像信号線106HSに供給する映像信号Vsig と書込走査部104が供給する書込駆動パルスWSとの相対的な位相差を調整して、移動度補正期間を最適化することができる。
ただし、書込み&移動度補正準備期間Gが存在せずに、タイミングt16V〜t17Wがサンプリング期間&移動度補正期間Hとなる。このため、書込走査線104WSや映像信号線106HSの配線抵抗や配線容量の距離依存の影響に起因する波形特性の相違がサンプリング期間&移動度補正期間Hに影響を与えてしまう可能性がある。画面の書込走査部104に近い側と遠い側(すなわち画面の左右)でサンプリング電位や移動度補正時間が異なることになるので、画面の左右で輝度差が生じ、シェーディングとして視認される難点が懸念される。
また、第2の変形例として、電源供給線530DSL のオフタイミング(第2電位Vcc_L側への遷移タイミング)に変更を加えることもできる。具体的には、当該行のオフタイミングとオンタイミングの双方を同じ水平期間にすることができる。たとえば、書込駆動パルスWSをアクティブHにするタイミングt13W以前の前フィールドの発光期間では、書込駆動パルスWSがインアクティブLでありサンプリングトランジスタ125が非導通状態である一方、電源駆動パルスDSL は高電位側の第1電位Vcc_Hにあるので、映像信号線106HSの電位に関わらず、前フィールドの動作によって保持容量120に保持されている電圧状態(駆動トランジスタ121のゲート・ソース間電圧Vgs)に応じて有機EL素子127に駆動トランジスタ121から駆動電流Idsが供給され、有機EL素子127が発光状態にある。
この後、線順次走査の新しいフィールドに入って、先ず、書込駆動パルスWSがインアクティブLからアクティブHに切り替わる(t13W)。このとき、映像信号線106HSにおける映像信号Vsig の電位を基準電位Voにしておくことで(t13V)、駆動トランジスタ121のゲート電位Vgが初期化される。駆動トランジスタ121のゲート端Gとソース端Sとの間には保持容量120が接続されており、その保持容量Csによる効果によって、駆動トランジスタ121のゲート電位(Vg)の変動にソース電位(Vs)が連動する。この期間をゲート初期化期間と称する。
次に、書込駆動パルスWSをアクティブHにしたままで、電源供給線105DSL に与える電源駆動パルスDSL を低電位側の第2電位Vcc_Lにする(t_off:オフタイミングt11に相当する)。これにより、駆動トランジスタ121への電源供給が停止し、駆動トランジスタ121のソース電位Vsが概ね第2電位Vcc_Lに初期化される。この期間をソース初期化期間と称する。ゲート初期化期間とソース初期化期間とを合わせて、駆動トランジスタ121のゲート電位Vgとソース電位Vsを初期化する閾値補正準備期間とも称する。
このように、駆動トランジスタ121のゲート電位Vgおよびソース電位Vsを初期化することで、閾電圧補正動作の準備が完了する。この後、電源供給線105DSL に与える電源駆動パルスDSL を第1電位Vcc_Hにするまで(t14)の期間t13V〜t14が初期化期間となる。
次に、書込駆動パルスWSをアクティブHにしたままで、電源供給線105DSL に与える電源駆動パルスDSL を第1電位Vcc_Hにする(t14)。これにより、ドレイン電流が保持容量120に流れ込み、駆動トランジスタ121の閾電圧Vthを補正(キャンセル)する閾値補正期間に入る。以下、図6に示した駆動タイミングやそれに対する第1の変形例と同様である。
この第2の変形例の駆動タイミングでは、ともに映像信号Vsig の基準電位Voの期間に電源スイッチング動作をさせており、またこのときにはサンプリングトランジスタ125をオンさせて駆動トランジスタ121のゲート端Gを基準電位Voに固定してローインピーダンス化しており電源パルス(電源走査線105DS上の電源走査パルスDSやそれに基づく電源供給線530DSL 上の電源駆動パルスDSL )に起因するカップリングノイズに対する耐性が向上する。
<画素回路の変形例>
また、回路理論上は「双対の理」が成立するので、画素回路Pに対しては、この観点からの変形を加えることができる。この場合、図示を割愛するが、先ず、図12や図14に示した画素回路Pがnチャネル型のトランジスタを用いて構成しているのに対し、pチャネル型のトランジスタを用いて画素回路Pを構成する。これに合わせて映像信号Vsig の基準電位Voに対する信号電位Vinの極性や電源電圧の大小関係を逆転させるなど、双対の理に従った変更を加える。
また、回路理論上は「双対の理」が成立するので、画素回路Pに対しては、この観点からの変形を加えることができる。この場合、図示を割愛するが、先ず、図12や図14に示した画素回路Pがnチャネル型のトランジスタを用いて構成しているのに対し、pチャネル型のトランジスタを用いて画素回路Pを構成する。これに合わせて映像信号Vsig の基準電位Voに対する信号電位Vinの極性や電源電圧の大小関係を逆転させるなど、双対の理に従った変更を加える。
たとえば「双対の理」に従った変形態様の画素回路Pでは、pチャネル型の駆動トランジスタ(以下p型駆動トランジスタ121pと称する)のゲート端Gとソース端Sとの間に保持容量120を接続し、p型駆動トランジスタ121pのソース端Sを直接に有機EL素子127のカソード端Kに接続する。有機EL素子127のアノード端Aは基準電位としてのアノード電位Vanode する。このアノード電位Vanode は、基準電位を供給する全画素共通の基準電源(高電位側)に接続する。
p型駆動トランジスタ121pは、そのドレイン端Dに低電圧側の第1電位Vcc_Lが供給されたときに有機EL素子127を発光させる駆動電流Idsを流す。このため、p型駆動トランジスタ121pのドレイン端Dは、電源スキャナとして機能する駆動走査部105からの電源走査線105DSにインバータ構成のバッファ回路530pを介して接続する。バッファ回路530pは前述のバッファ回路530と同様の機能をなすもので、そのゲート端Gには、電源走査線105DSからアクティブHの電源走査パルスDSを供給する。
バッファ回路530pは、電源走査線105DSから供給されるアクティブHの電源走査パルスDSに基づいて、p型駆動トランジスタ121pのドレイン端D側に対して、電源電圧に相当する低電圧側の第1電位Vcc_Lと高電圧側の第2電位Vcc_Hとを切り替えて供給する。換言すれば、図12に示した画素回路Pを駆動するバッファ回路530はアクティブHの電力供給能力を持つのに対して、双対の理を適用した変形例の画素回路Pを駆動するバッファ回路530pはアクティブLの電力供給能力を持つ。第2電位Vcc_Hとしては、映像信号線106HSにおける映像信号Vsig の基準電位Voより十分高い電位とする。
pチャネル型のサンプリングトランジスタ125は、ゲート端Gを書込走査部104からの書込走査線104WSに接続し、ソース端Sを映像信号線106HSに接続し、ドレイン端Dをp型駆動トランジスタ121pのゲート端Gに接続する。そのゲート端Gには、書込走査部104からアクティブLの書込駆動パルスWSを供給する。
このような双対の理を適用した変形例の有機EL表示装置においても、電源供給線105DSL の配線抵抗Rに起因して電源供給線105DSL の電圧V105DSLが変動する影響や、表示パターンによって電源供給線105DSL の電圧V105DSLが列方向に変動する影響が、駆動トランジスタ121のドレイン端Dの電圧V125Dでは緩和されるようにすることで、シェーディングや横クロストークなど輝度ムラを抑制する仕組みを適用できるし、もちろん、閾値補正動作、移動度補正動作、およびブートストラップ動作を実行することもできる。
なお、ここで説明した変形例は、図12や図14に示した構成に対して「双対の理」に従った変更を加えたものであるが、回路変更の手法はこれに限定されるものではない。閾値補正動作を実行するに当たり、書込走査部104での線順次走査に合わせて各水平周期内で基準電位Voと信号電位Vinで切り替わる映像信号Vsig が映像信号線106HSに伝達されるように駆動を行なうもの全てに、前述の図12や図14にて説明したように、電源供給線105DSL の配線抵抗Rに起因して電源供給線105DSL の電圧V105DSLが変動する影響や、表示パターンによって電源供給線105DSL の電圧V105DSLが列方向に変動する影響が、駆動トランジスタ121のドレイン端Dの電圧V125Dでは緩和されるようにすることで、シェーディングや横クロストークなど輝度ムラを抑制するという本実施形態の思想を適用することができる。
1…有機EL表示装置、101…基板、102…画素アレイ部、103…垂直駆動部、104…書込走査部、104WS…書込走査線、105…駆動走査部、105DS…電源走査線、105DSL …電源供給線、106…水平駆動部、106HS…映像信号線、107…電源電位変動抑制部、109…制御部、120…保持容量、121…駆動トランジスタ、125…サンプリングトランジスタ、127…有機EL素子、400…出力回路、402…p型トランジスタ、404…n型トランジスタ、500…電源回路、500H…第1電源、500L…第2電源線、530…バッファ回路(電源電圧切替部)、530DSL …電源供給線、532…p型トランジスタ、532…n型トランジスタ、Cel…有機EL素子の寄生容量、DS…電源走査パルス、DSL …電源駆動パルス、P…画素回路、Vsig …映像信号、Vin…信号電位、Vo…基準電位、Vcc_H…第1電位、Vcc_L…第2電位、WS…書込駆動パルス
Claims (15)
- 駆動電流を生成する駆動トランジスタ、前記駆動トランジスタの制御入力端と出力端の間に接続された保持容量、前記駆動トランジスタの出力端に接続された電気光学素子、および前記保持容量に信号を書き込むサンプリングトランジスタを具備し、前記保持容量に保持された情報に基づく駆動電流を前記駆動トランジスタで生成して前記電気光学素子に流すことで当該電気光学素子が発光する画素回路が行列状に配置されている画素アレイ部と、
前記サンプリングトランジスタを水平周期で順次制御することで前記画素回路を線順次走査して、1行分の各保持容量に映像信号の信号電位に応じた情報を書き込む書込走査部、および前記書込走査部での前記線順次走査に合わせて1行分の各駆動トランジスタの電源供給端に印加される電源供給を制御するための走査駆動パルスを出力する駆動走査部を具備する制御部と、
前記駆動走査部の出力と前記駆動トランジスタの前記電源供給端との間に設けられた、前記駆動走査部から供給される前記走査駆動パルスに基づいて、駆動電流を前記電気光学素子に流すために使用される第1電位用の供給端からの当該第1電位と、当該第1電位とは異なる第2電位用の供給端からの当該第2電位とを切り替えて前記駆動トランジスタの前記電源供給端に供給する電源電圧切替部と
を備えることを特徴とする表示装置。 - 駆動電流を生成する駆動トランジスタ、前記駆動トランジスタの制御入力端と出力端の間に接続された保持容量、前記駆動トランジスタの出力端に接続された電気光学素子、および前記保持容量に信号を書き込むサンプリングトランジスタを具備し、前記保持容量に保持された情報に基づく駆動電流を前記駆動トランジスタで生成して前記電気光学素子に流すことで当該電気光学素子が発光する画素回路が行列状に配置されている画素アレイ部と、
駆動電流を前記電気光学素子に流すために使用される第1電位用の供給端からの当該第1電位と、当該第1電位とは異なる第2電位用の供給端からの当該第2電位とを切り替えて前記駆動トランジスタの前記電源供給端に供給する電源電圧切替部と、
前記サンプリングトランジスタを水平周期で順次制御することで前記画素回路を線順次走査して、1行分の各保持容量に映像信号の信号電位に応じた情報を書き込む書込走査部、および前記書込走査部での前記線順次走査に合わせて1行分の各駆動トランジスタの電源供給端に印加される電源供給を制御するための走査駆動パルスを前記電源電圧切替部に供給するとともに、前記駆動電流を前記電気光学素子に流すために使用される第1電位用の供給端からの当該第1電位が前記画素回路に供給されかつ映像信号における基準電位が前記サンプリングトランジスタに供給されている時間帯で前記サンプリングトランジスタを導通させることで前記駆動トランジスタの閾値電圧に対応する電圧を前記保持容量に保持するための閾値補正動作を行なうのに先立ち、前記第1電位とは異なる第2電位用の供給端からの当該第2電位が前記画素回路に供給されかつ前記サンプリングトランジスタに前記基準電位が供給されている時間帯で前記サンプリングトランジスタを導通させて前記閾値補正動作用の準備動作を行なうように制御する制御部と
を備えることを特徴とする表示装置。 - 前記電源電圧切替部は、インバータ構成のバッファ回路である
ことを特徴とする請求項1または2に記載の表示装置。 - 1つの前記画素回路に対して、1つの前記電源電圧切替部が設けられている
ことを特徴とする請求項1または2に記載の表示装置。 - 複数の前記画素回路に対して、1つの前記電源電圧切替部が共通に設けられている
ことを特徴とする請求項1または2に記載の表示装置。 - 前記走査駆動パルスを前記電源電圧切替部に供給するための各行の駆動走査線は比較的高抵抗の材料で形成される第1配線層に敷設され、前記映像信号を前記サンプリングトランジスタに供給するための各列の映像信号線は比較的低抵抗の材料で形成される第2配線層に敷設されている
ことを特徴とする請求項1または2に記載の表示装置。 - 前記映像信号を前記サンプリングトランジスタに供給するための各列の映像信号線と、前記第1電位の電源電圧と前記第2電位の電源電圧とを前記電源電圧切替部に供給するための各電源供給線とが、同一の配線層内に、並行して敷設されている
ことを特徴とする請求項1または2に記載の表示装置。 - 前記制御部は、前記駆動トランジスタの前記電源供給端子に前記第1電位に対応する電圧が供給され、かつ前記サンプリングトランジスタに前記映像信号における基準電位が供給されている時間帯で前記サンプリングトランジスタを導通させ、前記駆動トランジスタの閾値電圧に対応する電圧を前記保持容量に保持するための閾値補正動作を行なうように制御する
ことを特徴とする請求項1に記載の表示装置。 - 前記制御部は、前記信号電位の前記保持容量への書込みに先行する複数の水平周期で、前記閾値補正動作を繰り返し実行するように制御する
ことを特徴とする請求項2または8に記載の表示装置。 - 前記制御部は、前記閾値補正動作に先立って、前記駆動トランジスタの電源供給端に前記第2電位に対応する電圧が供給され、かつ前記サンプリングトランジスタに前記映像信号の基準電位が供給されている時間帯で前記サンプリングトランジスタを導通させて、前記閾値補正動作用の準備動作を行なうように制御する
ことを特徴とする請求項8に記載の表示装置。 - 前記制御部は、前記閾値補正動作の後、前記駆動トランジスタに前記第1電位が供給され、前記サンプリングトランジスタに前記信号電位が供給されている時間帯で前記サンプリングトランジスタを導通させることで前記保持容量に前記信号電位に応じた情報を書き込む際、前記駆動トランジスタの移動度に対する補正分を前記保持容量に書き込まれる情報に加える
ことを特徴とする請求項2または8に記載の表示装置。 - 前記制御部は、前記サンプリングトランジスタに前記信号電位が供給されている時間帯内の所定位置で当該時間帯より短い期間だけ前記サンプリングトランジスタを導通させる
ことを特徴とする請求項11に記載の表示装置。 - 前記制御部は、前記保持容量に前記信号電位に対応する情報が書き込まれた時点で前記サンプリングトランジスタを非導通状態にして前記駆動トランジスタの前記制御入力端への前記映像信号の供給を停止させ、当該駆動トランジスタの前記出力端の電位変動に前記制御入力端の電位が連動する動作を可能にする
ことを特徴とする請求項1または2に記載の表示装置。 - 駆動電流を生成する駆動トランジスタ、前記駆動トランジスタの制御入力端と出力端の間に接続された保持容量、前記駆動トランジスタの出力端に接続された電気光学素子、および前記保持容量に信号を書き込むサンプリングトランジスタを具備し、前記保持容量に保持された情報に基づく駆動電流を前記駆動トランジスタで生成して前記電気光学素子に流すことで当該電気光学素子が発光する画素回路が行列状に配置されている画素アレイ部と、
前記サンプリングトランジスタを水平周期で順次制御することで前記画素回路を線順次走査して、1行分の各保持容量に映像信号の信号電位に応じた情報を書き込む書込走査部と、
前記書込走査部での前記線順次走査に合わせて1行分の各駆動トランジスタの電源供給端に印加される電源供給を制御するための走査駆動パルスを出力する駆動走査部と、
前記駆動走査部から供給される前記走査駆動パルスに基づいて、駆動電流を前記電気光学素子に流すために使用される第1電位と当該第1電位とは異なる第2電位用とを切り替えて前記駆動トランジスタの前記電源供給端に供給することで、前記駆動トランジスタに流れる駆動電流に起因する前記駆動トランジスタの前記電源供給端での前記第1電位に対する電圧降下を抑制する電源電位変動抑制部と
を備えることを特徴とする表示装置。 - 駆動電流を生成する駆動トランジスタ、前記駆動トランジスタの制御入力端と出力端の間に接続された保持容量、前記駆動トランジスタの出力端に接続された電気光学素子、および前記保持容量に信号を書き込むサンプリングトランジスタを具備し、前記保持容量に保持された情報に基づく駆動電流を前記駆動トランジスタで生成して前記電気光学素子に流すことで当該電気光学素子が発光する画素回路が行列状に配置されている画素アレイ部と、前記サンプリングトランジスタを水平周期で順次制御することで前記画素回路を線順次走査して、1行分の各保持容量に映像信号の信号電位に応じた情報を書き込む書込走査部と、前記書込走査部での前記線順次走査に合わせて1行分の各駆動トランジスタの電源供給端に印加される電源供給を制御するための走査駆動パルスを出力する駆動走査部とを備える表示装置の駆動方法であって、
前記駆動走査部から供給される前記走査駆動パルスに基づいて、駆動電流を前記電気光学素子に流すために使用される第1電位と当該第1電位とは異なる第2電位用とを切り替えて前記駆動トランジスタの前記電源供給端に供給することで、前記駆動トランジスタに流れる駆動電流に起因する前記駆動トランジスタの前記電源供給端での電圧変動を抑制する
ことを特徴とする表示装置の駆動方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006331561A JP2008145647A (ja) | 2006-12-08 | 2006-12-08 | 表示装置とその駆動方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006331561A JP2008145647A (ja) | 2006-12-08 | 2006-12-08 | 表示装置とその駆動方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008145647A true JP2008145647A (ja) | 2008-06-26 |
Family
ID=39605909
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006331561A Pending JP2008145647A (ja) | 2006-12-08 | 2006-12-08 | 表示装置とその駆動方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008145647A (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009116293A (ja) * | 2007-11-08 | 2009-05-28 | Samsung Mobile Display Co Ltd | 有機電界発光表示装置 |
WO2010137298A1 (ja) * | 2009-05-25 | 2010-12-02 | パナソニック株式会社 | 画像表示装置 |
US8617721B2 (en) | 2009-10-12 | 2013-12-31 | Samsung Display Co., Ltd. | Organic light-emitting device |
JP2019082548A (ja) * | 2017-10-30 | 2019-05-30 | ソニーセミコンダクタソリューションズ株式会社 | 画素回路、表示装置、画素回路の駆動方法および電子機器 |
WO2020151439A1 (zh) * | 2019-01-21 | 2020-07-30 | 京东方科技集团股份有限公司 | 像素电路及其驱动方法、显示面板及显示装置 |
CN113971940A (zh) * | 2020-07-24 | 2022-01-25 | 京东方科技集团股份有限公司 | 栅驱动电路和显示面板 |
-
2006
- 2006-12-08 JP JP2006331561A patent/JP2008145647A/ja active Pending
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009116293A (ja) * | 2007-11-08 | 2009-05-28 | Samsung Mobile Display Co Ltd | 有機電界発光表示装置 |
WO2010137298A1 (ja) * | 2009-05-25 | 2010-12-02 | パナソニック株式会社 | 画像表示装置 |
CN102483896A (zh) * | 2009-05-25 | 2012-05-30 | 松下电器产业株式会社 | 图像显示装置 |
KR101269360B1 (ko) | 2009-05-25 | 2013-05-29 | 파나소닉 주식회사 | 화상 표시 장치 |
JP5230807B2 (ja) * | 2009-05-25 | 2013-07-10 | パナソニック株式会社 | 画像表示装置 |
US8552655B2 (en) | 2009-05-25 | 2013-10-08 | Panasonic Corporation | Image display apparatus |
US8617721B2 (en) | 2009-10-12 | 2013-12-31 | Samsung Display Co., Ltd. | Organic light-emitting device |
JP2019082548A (ja) * | 2017-10-30 | 2019-05-30 | ソニーセミコンダクタソリューションズ株式会社 | 画素回路、表示装置、画素回路の駆動方法および電子機器 |
US11289019B2 (en) | 2017-10-30 | 2022-03-29 | Sony Semiconductor Solutions Corporation | Pixel circuit, display device, method for driving pixel circuit, and electronic apparatus |
JP7090412B2 (ja) | 2017-10-30 | 2022-06-24 | ソニーセミコンダクタソリューションズ株式会社 | 画素回路、表示装置、画素回路の駆動方法および電子機器 |
WO2020151439A1 (zh) * | 2019-01-21 | 2020-07-30 | 京东方科技集团股份有限公司 | 像素电路及其驱动方法、显示面板及显示装置 |
CN113971940A (zh) * | 2020-07-24 | 2022-01-25 | 京东方科技集团股份有限公司 | 栅驱动电路和显示面板 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5115180B2 (ja) | 自発光型表示装置およびその駆動方法 | |
US8830149B2 (en) | Display device | |
US8581807B2 (en) | Display device and pixel circuit driving method achieving driving transistor threshold voltage correction | |
JP4826597B2 (ja) | 表示装置 | |
US7898509B2 (en) | Pixel circuit, display, and method for driving pixel circuit | |
JP5407138B2 (ja) | 表示装置とその製造方法および製造装置 | |
JP2008203478A (ja) | 表示装置とその駆動方法 | |
US8823608B2 (en) | Display device | |
JP2008233123A (ja) | 表示装置 | |
US20080225027A1 (en) | Pixel circuit, display device, and driving method thereof | |
JP2009133914A (ja) | 表示装置 | |
JP2009169071A (ja) | 表示装置 | |
JP2009169239A (ja) | 自発光型表示装置およびその駆動方法 | |
JP2009133913A (ja) | 表示装置 | |
JP2021067901A (ja) | 画素回路、及び、表示装置 | |
JP2010008522A (ja) | 表示装置 | |
JP2008145647A (ja) | 表示装置とその駆動方法 | |
JP4984863B2 (ja) | 表示装置とその駆動方法 | |
JP2009037100A (ja) | 表示装置 | |
US20210125556A1 (en) | Pixel circuit and display device | |
JP2008185874A (ja) | 画素回路および表示装置とその駆動方法 | |
JP5359073B2 (ja) | 表示装置 | |
JP2009229635A (ja) | 表示装置およびその製造方法 | |
JP2008145648A (ja) | 表示装置とその駆動方法 | |
JP2008241948A (ja) | 表示装置とその駆動方法 |