JP5230807B2 - 画像表示装置 - Google Patents

画像表示装置 Download PDF

Info

Publication number
JP5230807B2
JP5230807B2 JP2011515886A JP2011515886A JP5230807B2 JP 5230807 B2 JP5230807 B2 JP 5230807B2 JP 2011515886 A JP2011515886 A JP 2011515886A JP 2011515886 A JP2011515886 A JP 2011515886A JP 5230807 B2 JP5230807 B2 JP 5230807B2
Authority
JP
Japan
Prior art keywords
power supply
voltage
terminal
line
supply line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011515886A
Other languages
English (en)
Other versions
JPWO2010137298A1 (ja
Inventor
晋也 小野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2011515886A priority Critical patent/JP5230807B2/ja
Publication of JPWO2010137298A1 publication Critical patent/JPWO2010137298A1/ja
Application granted granted Critical
Publication of JP5230807B2 publication Critical patent/JP5230807B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G09G3/3241—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element the current through the light-emitting element being set using a data current provided by the data driver, e.g. by using a two-transistor current mirror
    • G09G3/325—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element the current through the light-emitting element being set using a data current provided by the data driver, e.g. by using a two-transistor current mirror the data current flowing through the driving transistor during a setting phase, e.g. by using a switch for connecting the driving transistor to the data driver
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0465—Improved aperture ratio, e.g. by size reduction of the pixel circuit, e.g. for improving the pixel density or the maximum displayable luminance or brightness
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G09G2300/0866—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes by means of changes in the pixel supply voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0223—Compensation for problems related to R-C delay and attenuation in electrodes of matrix panels, e.g. in gate electrodes or on-substrate video signal electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Geometry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)
  • Electroluminescent Light Sources (AREA)

Description

本発明は、画像表示装置に関し、特に、電流駆動型の発光素子を用いた画像表示装置及びその駆動方法に関する。
電流駆動型の発光素子を用いた画像表示装置として、有機エレクトロルミネッセンス（ＥＬ）素子を用いた画像表示装置（有機ＥＬ表示装置）が知られている。この自発光する有機ＥＬ素子を用いた有機ＥＬ表示装置は、液晶表示装置に必要なバックライトが不要で装置の薄型化に最適である。また、有機ＥＬ表示装置は、視野角にも制限がないため、次世代の表示装置として実用化が期待されている。また、有機ＥＬ表示装置に用いられる有機ＥＬ素子は、各発光素子の輝度がそこに流れる電流値により制御される点で、液晶セルがそこに印加される電圧により制御されるのとは異なる。
有機ＥＬ表示装置では、通常、画素を構成する有機ＥＬ素子がマトリクス状に配置される。また、有機ＥＬ表示装置として、パッシブマトリクス型の有機ＥＬ表示装置と、アクティブマトリクス型の有機ＥＬ表示装置とが知られている。
パッシブマトリクス型の有機ＥＬ表示装置は、複数の行電極（走査線）と複数の列電極（データ線）との交点に有機ＥＬ素子を設け、選択した行電極と複数の列電極との間にデータ信号に相当する電圧を印加するようにして有機ＥＬ素子を駆動する。
一方、アクティブマトリクス型の有機ＥＬ表示装置は、複数の走査線と複数のデータ線との交点にスイッチング薄膜トランジスタ（ＴＦＴ：Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）を設け、このスイッチングＴＦＴに駆動素子のゲートを接続する。また、アクティブマトリクス型の有機ＥＬ表示装置は、選択した走査線を通じてこのスイッチングＴＦＴをオンさせることにより、信号線からデータ信号を駆動素子に入力する。この駆動素子によって有機ＥＬ素子が駆動される。
アクティブマトリクス型の有機ＥＬ表示装置は、各行電極（走査線）を選択している期間のみ、それに接続された有機ＥＬ素子が発光するパッシブマトリクス型の有機ＥＬ表示装置とは異なり、次の走査（選択）まで有機ＥＬ素子を発光させることが可能であるため、デューティ比が上がってもディスプレイの輝度減少を招くようなことはない。従って、アクティブマトリクス型の有機ＥＬ表示装置は、低電圧で駆動でき、低消費電力化が可能となる。
しかしながら、アクティブマトリクス型の有機ＥＬ表示装置では、駆動トランジスタの特性のばらつきに起因して、同じデータ信号を与えても、各画素において有機ＥＬ素子の輝度が異なり、輝度むらが発生するという問題がある。
この問題に対し、駆動トランジスタの特性のばらつきによる輝度むらの補償方法として、画素ごとの特性ばらつきを補償する方法が開示されている（例えば、特許文献１及び特許文献２参照）。
以下、特許文献１記載の表示装置について説明する。
図１３は、特許文献１記載の表示装置１００の構成を示す図である。
画素アレイ部１０２は、行状の走査線ＷＳＬと、列状の信号線ＤＴＬと、両者が交差する部分に配された行列状の画素１０１と、各画素１０１の各行に対応して配された電源線ＤＳＬとを備えている。また、表示装置１００は、各走査線ＷＳＬに水平周期（１Ｈ）で順次制御信号を供給して画素１０１を行単位で線順次走査する主スキャナ１０４と、この線順次走査に合わせて各電源線ＤＳＬに第１電位と第２電位で切換る電源電圧を供給する電源スキャナ１０５と、この線順次走査に合わせて各水平期間内（１Ｈ）で映像信号となる信号電圧と基準電圧とを切換えて列状の信号線に供給する信号セレクタ１０３とを備えている。
画素１０１は、有機ＥＬ素子などで代表される発光素子３Ｄと、サンプリング用トランジスタ３Ａと、駆動用トランジスタ３Ｂと、保持容量３Ｃとを含む。
サンプリング用トランジスタ３Ａは、そのゲートが対応する走査線ＷＳＬに接続され、そのソース及びドレインの一方が対応する信号線ＤＴＬに接続され、他方が駆動用トランジスタ３Ｂのゲートに接続される。
駆動用トランジスタ３Ｂは、そのソース及びドレインの一方が発光素子３Ｄに接続され、他方が対応する電源線ＤＳＬに接続される。
発光素子３Ｄのカソードは接地配線３Ｈに接続される。保持容量３Ｃは、駆動用トランジスタ３Ｂのソースとゲートとの間に接続される。
以上の構成において、サンプリング用トランジスタ３Ａは、走査線ＷＳＬから供給された制御信号に応じて導通し、信号線ＤＴＬから供給された信号電圧をサンプリングして保持容量３Ｃに保持する。駆動用トランジスタ３Ｂは、第１電位にある電源線ＤＳＬから電流の供給を受け保持容量３Ｃに保持された信号電圧に応じて駆動電流を発光素子３Ｄに流す。
主スキャナ１０４は、電源線ＤＳＬが第１電位であり且つ信号線ＤＴＬが基準電圧である時間帯でサンプリング用トランジスタ３Ａを導通させる制御信号を出力して、駆動用トランジスタ３Ｂの閾値電圧Ｖｔｈに相当する電圧を保持容量３Ｃに保持するための閾値電圧補正動作を行う。
また、主スキャナ１０４は、上述した閾値電圧補正動作に先立って、電源線ＤＳＬが第２電位であり、且つ信号線ＤＴＬが基準電圧である時間帯で、制御信号を出力してサンプリング用トランジスタ３Ａを導通させ、以って駆動用トランジスタ３Ｂのゲートを基準電圧にセットし、且つソースを第２電位にセットする。この様なゲート電位及びソース電位のリセット動作により、後続する閾値電圧補正動作を確実に行うことが可能になる。
このように、特許文献１記載の表示装置１００は、通常動作時に供給される第１電位と異なる第２電位を電源線ＤＳＬに供給することにより、閾値電圧補正動作前のリセット動作を行っている。これにより、特許文献１記載の表示装置１００は、トランジスタを追加することなく、閾値電圧補正動作を実現できる。
特開２００８−０３３１９３号公報 特開２００７−３１００３４号公報
しかしながら、特許文献１記載の表示装置１００では、行毎に電源線ＤＳＬに供給する電圧を異なるタイミングで変化させる必要があるので、行毎に独立した電源線ＤＳＬを設ける必要がある。
これにより、従来の表示装置１００では、電源線ＤＳＬの配線抵抗が増加することにより、電圧変動が発生するという課題が生じる。
以下、この電圧変動について詳細に説明する。また、表示装置１００が２ｋ列の画素１０１を備える場合を例に説明を行う。
図１４は、電源線における電源電圧の降下を示す図である。
図１４に示すように、電源線の各画素間には配線抵抗Ｒｐｉｘが存在し、各画素の発光素子において輝度値に応じた電流ｉｐｉｘが消費される。これにより、電源線の中央付近になるほど大きな電圧降下が発生する。例えば、行方向の中央に位置する画素Ｎｋに供給される電源電圧の電圧降下量はδＶとなる。
図１５は、この電源電圧の降下と、発光素子に流れる電流との関係を示す図である。
図１５に示すように、電源電圧がδＶ変動すると、駆動トランジスタの駆動電流が変化し、これにより発光素子に流れる電流がδＩ変化する。これにより、表示装置１００に表示される画像が本来表示したい画像から変化することになる。
図１６は、電源電圧が降下した際の表示装置１００の画面表示例を示す図である。
図１６に示す例では、画像１５０は、高輝度（例えば輝度値２５５）の画素領域１５１と、通常の輝度（例えば輝度値８０）の画素領域１５２及び１５３とを含む。ここで、高輝度の発光を行う画素領域１５１の消費電流が大きいので、画素領域１５２の電源電圧は、画素領域１５３の電源電圧より低くなる。これにより、同じ輝度値（例えば８０）を画素領域１５２及び１５３に表示しようとしても、実際に表示される画素領域１５２の輝度値は、画素領域１５３の輝度値より低くなる（例えば７５）。これにより、画素領域１５２と画素領域１５３との行方向に沿った境界で、大きく色目が異なってしまう現象（クロストーク）が発生する。
なお、図１５に示すように行方向においても、電源電圧の降下量は異なるが、行方向の電源電圧の降下量は行方向の位置に応じて連続的に変化するため、ユーザに大きな違和感を与えることはない。しかしながら、画素領域１５２と画素領域１５３との行方向に沿った境界では、電源電圧の降下量が大きく異なるため、ユーザに大きな違和感を与えてしまう。
このように、従来の表示装置１００は、電源電圧が低下することにより、ユーザに違和感を与えてしまう。
また、図１５では、駆動トランジスタが飽和領域で動作している例を示しているが、低電源電圧化に伴い、駆動トランジスタが線形領域で動作するようになると、発光素子に流れる電流の変化量δＩはさらに大きくなる。これにより、電源電圧の変動に伴う、クロストークの発生がさらに顕著になる。
上記従来の課題に鑑み、本発明は、このようなクロストークを抑制できる画像表示装置を提供することを目的とする。
上記目的を達成するために、本発明の一形態に係る画像表示装置は、画素アレイ部を備える画像表示装置であって、前記画素アレイ部は、行列状に配置された複数の発光画素と、列毎に配置された信号線と、行毎に配置された走査線、第１電源線、及び制御線と、第２電源線とを備え、前記複数の発光画素の各々は、ゲート端子とソース端子とドレイン端子とを備え、当該ゲート端子が対応する行に配置された前記走査線に接続され、当該ソース端子及び当該ドレイン端子の一方が対応する列に配置された前記信号線に接続された第１スイッチングトランジスタと、ゲート端子とソース端子とドレイン端子とを備え、当該ゲート端子が前記第１スイッチングトランジスタの前記ソース端子及び前記ドレイン端子の他方に電気的に接続され、当該ソース端子及び当該ドレイン端子の一方が対応する行に配置された前記第１電源線に電気的に接続された駆動トランジスタと、第１端子と第２端子とを備え、当該第１端子が前記第２電源線に接続され、当該第２端子が前記駆動トランジスタの前記ソース端子及び前記ドレイン端子の他方に電気的に接続され、当該第１端子と当該第２端子との間に流れる電流値に応じて発光する発光素子とを備え、前記画素アレイ部は、さらに、前記複数の第１電源線を、列方向に互いに接続するために用いられる第３電源線と、前記行毎に少なくとも一つ配置され、ゲート端子とソース端子とドレイン端子とを備え、当該ゲート端子が対応する行に配置された前記制御線に接続され、当該ソース端子及び当該ドレイン端子の一方が対応する行に配置された前記第１電源線に接続され、当該ソース端子及び当該ドレイン端子の他方が前記第３電源線に接続された第２スイッチングトランジスタとを備え、前記画像表示装置は、さらに、前記第２スイッチングトランジスタがオンした際に、前記第１電源線と前記第３電源線とに同じ電圧を供給する電源供給部を備え、前記第２スイッチングトランジスタがオンした際、前記複数の第１電源線は、前記第３電源線を介して互いに接続される。
この構成によれば、本発明の一形態に係る画像表示装置は、第２スイッチングトランジスタをオンすることにより、行毎に設けられた複数の第１電源線を互いに接続することができる。これにより、本発明の一形態に係る画像表示装置は、隣接する第１電源線間の電圧降下量の差を低減できるので、クロストークを抑制できる。さらに、本発明の一形態に係る画像表示装置は、第２スイッチングトランジスタをオフすることにより、複数の第１電源線に異なる電圧を印加できる。これにより、本発明の一形態に係る画像表示装置は、行毎に異なるタイミングで、第１電源線を用いた制御を行える。
また、前記複数の発光画素の各々は、さらに、前記駆動トランジスタの前記ゲート端子と、前記駆動トランジスタの前記ソース端子及び前記ドレイン端子の他方との間に接続された容量素子を備えてもよい。
また、前記電源供給部は、前記第３電源線に第１電圧を供給し、前記電源供給部は、前記制御線を、前記第２スイッチングトランジスタをオンするアクティブにする前に、当該制御線と同じ行に配置された前記第１電源線に前記第１電圧を供給し、前記制御線を、前記第２スイッチングトランジスタをオフする非アクティブにしたうえで、当該制御線と同じ行に配置された前記第１電源線に前記第１電圧と異なる第２電圧を供給する給電線駆動部を備えてもよい。
この構成によれば、本発明の一形態に係る画像表示装置は、行毎に異なるタイミングで第１電源線に第２電圧を印加できる。また、本発明の一形態に係る画像表示装置は、給電線駆動部と第３電源線との両方から、第１電源線に第１電圧を供給することにより、さらに電源電圧の低下を抑制できる。
また、前記電源供給部は、さらに、第１、第２及び第３出力端子を有し、前記第１電圧及び前記第２電圧を生成する電圧生成部を備え、前記第３電源線は、前記第３出力端子に接続されており、前記給電線駆動部は、前記第１出力端子及び前記第２出力端子に接続されており、前記第２スイッチングトランジスタがオンする前に、前記電圧生成部が前記第１出力端子及び前記第３出力端子に前記第１電圧を出力し、前記電圧生成部により前記第１出力端子及び前記第３出力端子に前記第１電圧が出力されている状態において、前記給電線駆動部が前記第２スイッチングトランジスタをオンすることにより、前記電源供給部は前記第１電源線と前記第３電源線とに同じ電圧を供給してもよい。
また、前記電源供給部は、前記第３電源線に第１電圧を供給し、前記電源供給部は、前記制御線を、前記第２スイッチングトランジスタをオンするアクティブにしたうえで、当該制御線と同じ行に配置された前記第１電源線をハイインピーダンス状態にし、前記制御線を、前記第２スイッチングトランジスタをオフする非アクティブにしたうえで、当該制御線と同じ行に配置された前記第１電源線に前記第１電圧と異なる第２電圧を供給する給電線駆動部を備えてもよい。
この構成によれば、本発明の一形態に係る画像表示装置は、行毎に異なるタイミングで第１電源線に第２電圧を印加できる。さらに、本発明の一形態に係る画像表示装置は、給電線駆動部が第１電源線に第１電圧及び第２電圧を選択的に供給する場合に比べ、給電線駆動部の回路構成を簡略化できる。
また、前記画像表示装置は、前記給電線駆動部を含む駆動部を備え、前記駆動部は、さらに、前記複数の信号線の各々に、基準電圧と信号電圧とを選択的に出力し、前記複数の走査線の各々に、前記第１スイッチングトランジスタをオン又はオフする走査信号を出力し、前記第２電圧は、前記駆動トランジスタの閾値電圧分以上前記基準電圧より低い電圧であり、前記駆動部は、前記第１電源線に前記第２電圧を供給し、且つ、前記信号線に前記基準電圧を供給し、且つ、前記第１スイッチングトランジスタをオンすることにより、前記駆動トランジスタのゲート端子を前記基準電圧にするとともに、前記駆動トランジスタの前記ソース端子及び前記ドレイン端子の他方の電位を前記第２電圧にするリセット動作と、当該リセット動作が行われた後に、前記第１電源線に前記第１電圧を供給し、且つ、前記信号線に前記基準電圧を供給し、且つ、前記第１スイッチングトランジスタをオンすることにより、前記駆動トランジスタの前記ゲート端子と、前記ソース端子及び前記ドレイン端子の他方との間の電圧差を、当該駆動トランジスタの閾値電圧に相当する電圧にする閾値電圧検出動作と、当該リセット動作が行われた後に、前記第１電源線に前記第１電圧を供給し、且つ、前記信号線に前記信号電圧を供給し、且つ、前記第１スイッチングトランジスタをオンすることにより、前記駆動トランジスタの前記ゲート端子と、前記ソース端子及び前記ドレイン端子の他方との間の電圧差を、前記信号電圧と前記閾値電圧に相当する電圧との和にする書き込み動作とを行ってもよい。
この構成によれば、第１電源線に異なる電圧を供給することにより閾値電圧補償を行う画像表示装置において、クロストークを抑制できる。
また、前記第２スイッチングトランジスタは、前記複数の発光画素一対一に対応して配置されていてもよい。
この構成によれば、本発明の一形態に係る画像表示装置は、クロストークの抑制効果を大きくできる。
また、前記第２スイッチングトランジスタの数は、前記複数の発光画素の数より少なくてもよい。
この構成によれば、本発明の一形態に係る画像表示装置は、第２スイッチングトランジスタを設けることによる回路面積の増加を抑制できる。
また、前記複数の発光画素は、赤色光を発光する赤色発光画素と、緑色光を発光する緑色発光画素と、青色光を発光する青色発光画素とを含み、前記第２スイッチングトランジスタは、前記赤色発光画素と前記緑色発光画素と前記青色発光画素とを含む発光画素単位ごとに配置されていてもよい。
この構成によれば、本発明の一形態に係る画像表示装置は、クロストークの抑制効果を大きく減少させることなく、第２スイッチングトランジスタを設けることによる回路面積の増加を抑制できる。
また、前記第２スイッチングトランジスタは千鳥状に配置されていてもよい。
この構成によれば、本発明の一形態に係る画像表示装置は、クロストークの抑制効果の減少を抑えつつ、第２スイッチングトランジスタを設けることによる回路面積の増加を抑制できる。
また、前記第３電源線は、列毎に配置され、前記第２スイッチングトランジスタの前記ソース端子及び前記ドレイン端子の他方は、対応する列に配置された前記第３電源線に接続されてもよい。
この構成によれば、本発明の一形態に係る画像表示装置は、クロストークを効果的に抑制できる。
また、前記第３電源線は、格子状であってもよい。
この構成によれば、本発明の一形態に係る画像表示装置は、第３電源線の抵抗値を低減できる。
また、前記第３電源線は、前記複数の単位画素を覆う面状であってもよい。
この構成によれば、本発明の一形態に係る画像表示装置は、第３電源線の抵抗値をさらに低減できる。
また、前記第３電源線は、行毎に配置され、前記第３電源線の配線抵抗は、前記第１電源線の配線抵抗よりも小さくてもよい。
以上より、本発明は、クロストークを抑制できる画像表示装置を提供できる。
図１Ａは、本発明の実施の形態に係る画像表示装置の構成を示すブロック図である。 図１Ｂは、本発明の実施の形態に係る画像表示装置の構成を示すブロック図である。 図２は、本発明の実施の形態に係る発光画素の構成を示す図である。 図３は、本発明の実施の形態に係る発光画素の構成を示す図である。 図４は、本発明の実施の形態に係る画像表示装置の表示動作を示すタイミングチャートである。 図５は、本発明の実施の形態に係る画像表示装置の変形例の構成を示すブロック図である。 図６は、本発明の実施の形態に係る画像表示装置の変形例の構成を示すブロック図である。 図７は、本発明の実施の形態に係る画像表示装置の変形例の構成を示すブロック図である。 図８は、本発明の実施の形態に係る画像表示装置の変形例の構成を示すブロック図である。 図９は、本発明の実施の形態に係る画像表示装置の変形例の構成を示すブロック図である。 図１０は、本発明の実施の形態に係る給電線駆動部の構成を示す図である。 図１１は、本発明の実施の形態に係る給電線駆動部の変形例の構成を示す図である。 図１２は、本発明の実施の形態に係る画像表示装置を内蔵した薄型フラットＴＶの外観図である。 図１３は、従来の画像表示装置の構成を示す図である。 図１４は、電源電圧の降下を示す図である。 図１５は、電源電圧の降下と発光素子に流れる電流との関係を示す図である。 図１６は、電源電圧の降下時の画面例を示す図である。
以下、本発明に係る画像表示装置の実施の形態について、図面を参照しながら詳細に説明する。
本発明の実施の形態に係る画像表示装置２００は、行毎に設けられた複数の第１電源線に、第２スイッチングトランジスタを介して接続された第３電源線を備える。これにより、本発明の実施の形態に係る画像表示装置２００は、第２スイッチングトランジスタをオンすることにより、隣接する第１電源線間の電圧降下量の差を低減できるので、クロストークを抑制できる。
さらに、本発明の実施の形態に係る画像表示装置２００は、第２スイッチングトランジスタをオフすることにより、複数の第１電源線に異なる電圧を印加できる。これにより、本発明の実施の形態に係る画像表示装置２００は、行毎に異なるタイミングで、第１電源線を用いた制御を行える。
まず、本発明の実施の形態に係る画像表示装置２００の構成を説明する。
図１Ａは、本発明の実施の形態に係る画像表示装置２００の構成を示すブロック図である。
図１Ａに示す画像表示装置２００は、例えば、有機ＥＬ素子を用いたアクティブマトリクス型の有機ＥＬ表示装置であり、画素アレイ２０１と、走査線駆動部２０２と、信号線駆動部２０３と、給電線駆動部２０４と、複数の信号線２２２と、複数の走査線２２１と、複数の第１電源線２２３と、複数の制御線２２４と、第３電源線２２５とを備える。
信号線２２２は、列毎に、列方向（図１Ａの縦方向）に沿って配置される。
走査線２２１、第１電源線２２３及び制御線２２４は、行毎に、行方向（図１Ａの横方向）に沿って配置される。
第３電源線２２５は、列毎に、列方向に沿って配置される。各第３電源線２２５は、行方向に沿って配置された複数の第１電源線２２３を、列方向に互いに接続するために用いられる。
具体的には、列毎に配置された複数の第３電源線２２５と、行毎に配置された複数の第１電源線２２３との各交点に、複数のスイッチング回路２１２が設けられている。このスイッチング回路２１２がオンすることにより、当該交点において、第１電源線２２３と第３電源線２２５とが電気的に接続される。
つまり、ある列に配置された全てのスイッチング回路２１２がオンした場合、当該列に配置された第３電源線２２５を介して、全ての第１電源線２２３が電気的に接続される。また、全てのスイッチング回路２１２がオンした場合、全ての第３電源線２２５を介して、全ての第１電源線２２３が電気的に接続される。つまり、この場合、格子状に電源線が配置されている場合と同じ構成となる。
このように、本発明の実施の形態に係る画像表示装置２００では、スイッチング回路２１２をオンすることにより、行毎に設けられた複数の第１電源線２２３を、第３電源線２２５を介して、互いに接続することができる。これにより、画像表示装置２００は、行毎に電源線が独立して配置されていた場合に生じる電源線間の電圧降下量の差を低減できる。つまり、画像表示装置２００は、隣接する第１電源線２２３間の電圧降下量の差を低減できるので、クロストークを抑制できる。
また、行毎に設けられた複数の第１電源線２２３を、第３電源線２２５を介して、互いに接続することにより、電源線全体の抵抗値を低くできる。これにより、画像表示装置２００は、行毎に電源線が独立して配置されていた場合に比べ、電源線の電圧降下量を低減できる。つまり、画像表示装置２００は、各画素に供給する電源電圧を一定にできる。
また、第３電源線２２５と給電線駆動部２０４との両方から第１電源線２２３に電源電圧ＶDDを供給することにより、電源電圧の低下をより低減できる。
また、ある行に配置された全てのスイッチング回路２１２をオフすることにより、当該行に配置された第１電源線２２３を、他の行に配置された複数の第１電源線２２３から独立させることができる。これにより、画像表示装置２００は、所望の行に配置された第１電源線２２３のみに電源電圧ＶDDと異なるリセット電圧ＶRESETを印加できる。これにより、画像表示装置２００は、行毎に異なるタイミングでリセット電圧ＶRESETを印加する制御を実現できる。
画素アレイ２０１は、行列状に２次元配置された複数の発光画素２１０を備える。なお、図１Ａにおいて、３行×４列の発光画素２１０が画素アレイ２０１に配置されている例を示すが、発光画素２１０の数、行数及び列数はこれに限定されるものではない。
各発光画素２１０は、発光画素回路２１１と、スイッチング回路２１２とを含む。
発光画素回路２１１は、対応する列に配置されている信号線２２２に印加された信号電圧を保持するとともに、保持する信号電圧に応じた輝度値の光を発光する。
スイッチング回路２１２は、対応する行に配置されている制御線２２４に印加された制御信号に応じて、対応する行に配置されている第１電源線２２３と、対応する列に配置されている第３電源線２２５とを電気的に接続（オン）又は遮断（オフ）する。
走査線駆動部２０２、信号線駆動部２０３、及び給電線駆動部２０４は、複数の発光画素２１０を駆動する。
具体的には、走査線駆動部２０２は、複数の走査線２２１に走査信号を出力することにより、複数の発光画素２１０を行単位で順時選択する。
信号線駆動部２０３は、複数の信号線２２２にそれぞれ信号電圧及び基準信号を出力する。これにより、走査線駆動部２０２により選択されている行の複数の発光画素２１０に、複数の信号線２２２に出力された信号電圧又は基準信号がそれぞれ保持される。
給電線駆動部２０４は、複数の第１電源線２２３のそれぞれに電源電圧ＶDD及びリセット電圧ＶRESETを選択的に出力する。また、給電線駆動部２０４は、複数の制御線２２４それぞれに制御信号を出力することにより、行単位で複数のスイッチング回路２１２を制御する。
具体的には、給電線駆動部２０４は、ある行に配置されたスイッチング回路２１２をオンしている間、同じ行に配置された第１電源線２２３に電源電圧ＶDDを供給する。また、給電線駆動部２０４は、ある行のスイッチング回路２１２をオフしている間、同じ行に配置された第１電源線２２３にリセット電圧ＶRESETを供給する。
また、第３電源線２２５には電源電圧ＶDDが供給されている。なお、画像表示装置２００が備える定電圧源（図示せず）により、第３電源線２２５に電源電圧ＶDDが供給されてもよいし、画像表示装置２００が備える電源電圧入力端子に、画像表示装置２００の外部から印加された電源電圧ＶDDがそのまま供給されてもよい。
図１Ｂは、電圧生成部２０６を備える画像表示装置２００の構成を示すブロック図である。
図１Ｂに示す電圧生成部２０６は、電源電圧ＶDDとリセット電圧ＶRESETとを生成する。また、電圧生成部２０６は、生成した電源電圧ＶDD及びリセット電圧ＶRESETを給電線駆動部２０４へ出力し、生成した電源電圧ＶDDを第３電源線２２５へ供給する。
具体的には、電圧生成部２０６は、第１〜第３出力端子を有する。第１出力端子及び第２出力端子は、給電線駆動部２０４に接続されている。また、第３出力端子は第３電源線２２５に接続されている。
また、電圧生成部２０６は、スイッチング回路２１２がオンする前に、第１出力端子及び第３出力端子に電源電圧ＶDDを出力する。また、給電線駆動部２０４は、電圧生成部２０６が、第１出力端子及び第３出力端子に電源電圧ＶDDを出力している状態において、スイッチング回路２１２をオンする。これにより、第１電源線２２３と第３電源線２２５とに同じ電圧が供給される。
また、電圧生成部２０６は、第２出力端子へリセット電圧ＶRESETを出力する。
また、電圧生成部２０６と給電線駆動部２０４とにより電源供給部２０５が構成される。この電源供給部２０５は、スイッチング回路２１２がオンした際に、第１電源線２２３と第３電源線２２５とに同じ電圧を供給する。
また、図１Ａにおいては、各列に配置された複数の第３電源線２２５が互いに接続されている例を示しているが、各列に配置された複数の第３電源線２２５は、互いに接続されておらず、複数の第３電源線２２５に個別に電源電圧ＶDDが供給されてもよい。
次に、発光画素２１０の構成について詳細に説明する。
なお、以下において一つの発光画素２１０について説明するが、当該発光画素２１０に対応する列に配置されている信号線２２２を単に信号線２２２と記し、当該発光画素２１０に対応する行に配置されている走査線２２１、第１電源線２２３と、制御線２２４、第３電源線２２５を、単に、走査線２２１、第１電源線２２３と、制御線２２４、第３電源線２２５と記す。
図２は、一つの発光画素２１０の回路構成を示す図である。
図２に示すように発光画素回路２１１は、第２電源線３１１と、駆動トランジスタ３１５と、発光素子３１６と、第１スイッチングトランジスタ３１７と、閾値電圧補償回路３４０とを備える。また、スイッチング回路２１２は、第２スイッチングトランジスタ３１４を備える。
発光素子３１６は、例えば、有機ＥＬ素子である。この発光素子３１６は、第１端子と第２端子とを備え、第１端子が第２電源線に接続され、第２端子がノード３２０に接続される。また、発光素子３１６は、第１端子と第２端子との間に流れる電流値に応じた輝度で発光する。
また、第２電源線３１１には、例えば、接地電位が印加されている。
第１スイッチングトランジスタ３１７、第２スイッチングトランジスタ３１４及び駆動トランジスタ３１５は、例えば、ｎ型の薄膜トランジスタ（ｎ型ＴＦＴ）である。
第１スイッチングトランジスタ３１７は、ゲート端子が走査線２２１に接続され、ソース端子及びドレイン端子の一方が信号線２２２に接続され、ソース端子及びドレイン端子の他方がノード３２１に接続される。
駆動トランジスタ３１５は、ゲート端子がノード３２２に接続され、ソース端子及びドレイン端子の一方が第１電源線２２３に接続され、ソース端子及びドレイン端子の他方がノード３２０に接続される。この駆動トランジスタ３１５は、ゲート端子とソース端子との間に印加された電圧（以下、ゲート−ソース間電圧）をソースドレイン電流である駆動電流に変換する。また、この駆動電流は、発光素子３１６に供給される。
第２スイッチングトランジスタ３１４は、ゲート端子が制御線２２４に接続され、ソース端子及びドレイン端子の一方が第１電源線２２３に接続され、ソース端子及びドレイン端子の他方が第３電源線２２５に接続される。
閾値電圧補償回路３４０は、少なくとも第１端子と第２端子と第３端子とを備え、第１端子がノード３２１に接続され、第２端子がノード３２２に接続され、第３端子がノード３２０に接続される。この閾値電圧補償回路３４０は、駆動トランジスタ３１５の閾値電圧等のトランジスタ特性のばらつきを補償するための回路である。具体的には、閾値電圧補償回路３４０は、駆動トランジスタ３１５の閾値電圧に相当する電圧を検出する。閾値電圧補償回路３４０は、第２端子と第３端子との間の電圧差が、検出した電圧と第１端子に入力された信号に応じた電圧との和になるように制御する。また、閾値電圧補償回路３４０は、第１スイッチングトランジスタ３１７がオフ状態の間、駆動トランジスタ３１５のゲート−ソース間電圧が変化しないように制御する。
図３は、発光画素２１０の詳細な構成を示す図である。
図３に示すように、例えば、発光素子３１６のカソードが第２電源線３１１に接続され、アノードがノード３２０に接続される。
また、閾値電圧補償回路３４０は、容量素子３１８及び３１９を含む。
容量素子３１８は、ノード３２０とノード３２１（３２２）との間に接続される。この容量素子３１８は、第１スイッチングトランジスタ３１７を介して、信号線２２２から供給された信号電圧に対応した電荷を保持する。また、容量素子３１８は、第１スイッチングトランジスタ３１７がオフ状態となった後に、駆動トランジスタ３１５のゲート−ソース間電圧を一定に保つ機能を有する。
容量素子３１９は、ノード３２０と第２電源線３１１との間に接続される。この容量素子３１９は容量素子３１８と発光素子３１６と共に、信号線２２２から供給された基準電圧と信号電圧との電位差に対応する、容量素子３１８と容量素子３１９との容量比に応じた所望の電圧を容量素子３１８に保持させる機能を有する。
なお、閾値電圧補償回路３４０の回路構成は、図３に示す回路構成に限定されず、同様の機能を有する構成であればよい。また、容量素子３１９は、発光素子３１６の寄生容量であってもよい。
以上の構成より、本発明の実施の形態に係る画像表示装置２００は、第２スイッチングトランジスタ３１４をオンすることにより、行毎に設けられた複数の第１電源線２２３を互いに接続することができる。これにより、画像表示装置２００は、隣接する第１電源線２２３間の電圧降下量の差を低減できるので、クロストークを抑制できる。さらに、画像表示装置２００は、第２スイッチングトランジスタ３１４をオフすることにより、複数の第１電源線２２３に電源電圧ＶDDとリセット電圧ＶRESETとを印加できる。これにより、画像表示装置２００は、行毎に異なるタイミングでリセット電圧ＶRESETを印加する制御を実現できる。
次に、本発明の実施の形態に係る画像表示装置２００の動作を説明する。
図４は、画像表示装置２００のタイミングチャートである。また、図４は、１水平期間における、ある一つの行に配置された発光画素２１０の動作を示す。
図４に示す時刻ｔ１１以前において、発光素子３１６は、直前の水平期間の信号電圧に応じて発光している。
具体的には、第１電源線２２３に電源電圧ＶDDが供給されており、駆動トランジスタ３１５は、信号電圧に応じた駆動電流を発光素子３１６に供給している。また、第２スイッチングトランジスタ３１４がオンしているので、第１電源線２２３と第３電源線２２５とは接続されている。よって、第１電源線２２３には、給電線駆動部２０４及び第３電源線２２５の両方から電源電圧ＶDDが供給される。
時刻ｔ１１において、給電線駆動部２０４は、制御線２２４に供給する制御信号をＨ（Ｈｉｇｈ）レベル（アクティブ）からＬ（Ｌｏｗ）レベル（非アクティブ）に変更する。これにより、第２スイッチングトランジスタ３１４がオフする。なお、時刻ｔ１１〜ｔ１２では、第３電源線２２５から第１電源線２２３への電源電圧ＶDDの供給は行われないが、給電線駆動部２０４から第１電源線２２３への電源電圧ＶDDの供給は行われているので、時刻ｔ１１以前と同様に、発光素子３１６は、直前の水平期間の信号電圧に応じて発光する。
次に、時刻ｔ１２において、給電線駆動部２０４は、第１電源線２２３の供給する電圧を電源電圧ＶDD（例えば１０Ｖ）からリセット電圧ＶRESET（例えば−１０Ｖ）に変更する。これにより、駆動トランジスタ３１５のソース電位（ノード３２０）は、リセット電圧ＶRESETに近い電位に遷移する。
なお、期間ｔ１１〜ｔ１２は、第３電源線２２５から供給される電源電圧ＶDDと、給電線駆動部２０４から供給されるリセット電圧ＶRESETとが衝突しないように設けられた期間である。つまり、給電線駆動部２０４が、制御線２２４に供給する制御信号をＨレベルからＬレベルに変更するタイミングは、時刻ｔ１２以前であればよい。ただし、第２スイッチングトランジスタ３１４がオン状態であることにより、第３電源線２２５及び給電線駆動部２０４の両方から、第１電源線２２３に電源電圧ＶDDを供給できるので、第２スイッチングトランジスタ３１４をオン状態にする期間は、できるだけ長いほうが好ましい。つまり、期間ｔ１１〜ｔ１２は、電源電圧ＶDDとリセット電圧ＶRESETとが衝突しないことを補償できる最小の期間とすることが好ましい。
次に、時刻ｔ１３において、走査線駆動部２０２は、走査線２２１に供給する走査信号をＬレベルからＨレベルに変更する。また、この時、信号線駆動部２０３は、信号線２２２には基準電圧Ｖｏ（例えば０Ｖ）を供給している。これにより、第１スイッチングトランジスタ３１７がオンし、駆動トランジスタ３１５のゲート電位（ノード３２１）が基準電圧Ｖｏにリセットされる。また、これと同時に駆動トランジスタ３１５のソース電位はリセット電圧ＶRESETに固定される。
このように、リセット期間ｔ１２〜ｔ１４において、画像表示装置２００は、駆動トランジスタのゲート電位を基準電圧Ｖｏにするとともに、駆動トランジスタ３１５のソース電位を基準電圧Ｖｏ（例えば０Ｖ）より十分低いリセット電圧ＶRESET（例えば−１０Ｖ）に初期化するリセット動作を行う。
ここで、リセット電圧ＶRESETは、基準電圧Ｖｏより、駆動トランジスタ３１５の閾値電圧Ｖｔｈ分以上小さい電圧である。
次に、時刻ｔ１４において、給電線駆動部２０４は、第１電源線２２３の供給する電圧をリセット電圧ＶRESETから電源電圧ＶDDに変更する。
ここで、駆動トランジスタ３１５のゲート−ソース間電圧は、Ｖｏ−ＶRESETである。また、上述したように、リセット電圧ＶRESETは、基準電圧Ｖｏより、駆動トランジスタ３１５の閾値電圧Ｖｔｈ分以上小さい電圧であるので、駆動トランジスタ３１５のゲート−ソース間電圧は、当該駆動トランジスタ３１５の閾値電圧Ｖｔｈより大きい。よって、駆動トランジスタ３１５がオンすることにより、駆動トランジスタ３１５に電流が流れ、これにより駆動トランジスタ３１５のソース電位が上昇する。このソース電位の上昇により、駆動トランジスタ３１５のゲート−ソース間電圧は減少を開始する。そして、当該ゲート−ソース間電圧が当該駆動トランジスタ３１５の閾値電圧Ｖｔｈに達することにより、当該駆動トランジスタ３１５がオフし、これによりソース電位が固定される。つまり、閾値電圧検出期間ｔ１４〜ｔ１６の間に、ソース電位はＶｏ−Ｖｔｈとなり、この電位Ｖｏ−Ｖｔｈが容量素子３１９に保持される。
このように、閾値電圧検出期間ｔ１４〜ｔ１６において、画像表示装置２００は、駆動トランジスタ３１５のゲート−ソース間電圧を、当該駆動トランジスタ３１５の閾値電圧に相当する電圧にする閾値電圧検出動作を行う。
また、時刻ｔ１５において、給電線駆動部２０４は、制御線２２４に供給する制御信号をＬレベルからＨレベルに変更する。これにより、第２スイッチングトランジスタ３１４がオンすることにより、第１電源線２２３と第３電源線２２５とが接続される。よって、第１電源線２２３には、給電線駆動部２０４及び第３電源線２２５の両方から電源電圧ＶDDが供給される。
なお、期間ｔ１４〜ｔ１５は、第３電源線２２５から供給される電源電圧ＶDDと、給電線駆動部２０４から供給されるリセット電圧ＶRESETとが衝突しないように設けられた期間である。つまり、給電線駆動部２０４が、制御線２２４に供給する制御信号をＨレベルからＬレベルに変更するタイミングは、時刻ｔ１４以降であればよい。また、閾値電圧検出期間（期間ｔ１４〜ｔ１５）の間は、発光は行われないので、給電線駆動部２０４からのみ、第１電源線２２３に電源電圧ＶDDが供給されていても、表示される画像に影響はない。よって、電源電圧ＶDDとリセット電圧ＶRESETとが衝突しないことを補償できる最小の時間分期間ｔ１４より後の時刻から、発光が開始される時刻ｔ１７までの間に、制御線２２４に供給する制御信号をＨレベルからＬレベルに変更することが好ましい。
次に、時刻ｔ１６において、走査線駆動部２０２は、走査線２２１に供給する走査信号をＨレベルからＬレベルに変更する。これにより、第１スイッチングトランジスタ３１７がオフする。次に、信号線駆動部２０３は、信号線２２２には信号電圧Ｖｉｎを供給する。
次に、時刻ｔ１７において、走査線駆動部２０２は、走査線２２１に供給する走査信号をＬレベルからＨレベルに変更する。これにより、第１スイッチングトランジスタ３１７がオンすることにより、信号線２２２に供給されている信号電圧Ｖｉｎが発光画素回路２１１に書き込まれる。
具体的には、駆動トランジスタ３１５のゲート電位は信号電圧Ｖｉｎとなる。ここで発光素子３１６は始めカットオフ状態（ハイインピーダンス状態）にあるため、駆動トランジスタ３１５のドレイン−ソース間電流は容量素子３１９に流れ込む。これにより、駆動トランジスタ３１５のソース電位はＶｔｈ−ΔＶまで上昇する。つまり、駆動トランジスタ３１５のゲート−ソース間電圧はＶｉｎ＋Ｖｔｈ−ΔＶとなる。
ここで、信号電圧Ｖｉｎが高いほど駆動トランジスタ３１５のドレイン−ソース間電流は大きくなり、これにより、ΔＶの絶対値も大きくなる。したがって、発光輝度レベルに応じた移動度補正が行われる。また、信号電圧Ｖｉｎを一定とした場合、駆動トランジスタ３１５の移動度が大きいほどΔＶの絶対値が大きくなるので、駆動トランジスタ３１５の移動度のばらつきを取り除くことができる。
このように、書き込み期間ｔ１６〜ｔ１８において、画像表示装置２００は、駆動トランジスタ３１５のゲート−ソース間電圧を、信号電圧Ｖｉｎと閾値電圧Ｖｔに相当する電圧との和にするとともに、容量素子３１８に書き込む書き込み動作を行う。また、この時、移動度補正用の電圧ΔＶが容量素子３１８に保持された電圧から差し引かれる。このようにして、信号電圧Ｖｉｎの書き込みと同時に、駆動トランジスタ３１５の閾値電圧及び移動度の補正が行われる。
次に、時刻ｔ１８において、走査線駆動部２０２は、走査線２２１に供給する走査信号をＨレベルからＬレベルに変更する。これにより、第１スイッチングトランジスタ３１７がオフする。また、時刻ｔ１８以降において、駆動トランジスタ３１５のゲート−ソース間電圧（Ｖｉｎ＋Ｖｔｈ−ΔＶ）に応じた駆動電流が発光素子３１６に流れる。これにより、発光素子３１６は、信号電圧Ｖｉｎに応じた発光を行う。なお、厳密には、時刻ｔ１７より後、且つ時刻ｔ１８より前に、駆動トランジスタ３１５のゲート−ソース間電圧（Ｖｉｎ＋Ｖｔｈ−ΔＶ）になりしだい、発光素子３１６は、信号電圧Ｖｉｎに応じた発光を開始する。
また、発光期間（時刻ｔ１８以降）において、駆動トランジスタのソース電位が変動しても、容量素子３１８により、駆動トランジスタ３１５のゲート−ソース間電圧（Ｖｉｎ＋Ｖｔｈ−ΔＶ）は、一定に維持される。
以上のように、本発明の実施の形態に係る画像表示装置２００は、電源電圧ＶDDとリセット電圧ＶRESETを第１電源線２２３に供給することにより、閾値電圧検出動作前のリセット動作を行う。これにより、画像表示装置２００は、回路規模の増加を抑制しつつ、閾値電圧補正動作を実現できる。
なお、複数の発光画素２１０は、行毎に異なるタイミングで上記制御が行われる。
以上より、本発明の実施の形態に係る画像表示装置２００は、第２スイッチングトランジスタ３１４をオンすることにより、行毎に設けられた複数の第１電源線２２３を互いに接続することができる。これにより、画像表示装置２００は、隣接する第１電源線２２３間の電圧降下量の差を低減できるので、クロストークを抑制できる。
さらに、画像表示装置２００は、第２スイッチングトランジスタ３１４をオフすることにより、複数の第１電源線２２３に電源電圧ＶDDとリセット電圧ＶRESETとを個別に印加できる。これにより、画像表示装置２００は、行毎に異なるタイミングで閾値電圧検出動作前のリセット動作を行うことができる。
以下、上述した画像表示装置２００の変形例を説明する。
上記説明では、図１Ａに示すように、画像表示装置２００は、各発光画素回路２１１に一対一で対応するスイッチング回路２１２を備えているが、画像表示装置２００が備えるスイッチング回路２１２の数は、発光画素回路２１１の数より少なくてもよい。具体的には、画像表示装置２００は、各行に少なくとも一つのスイッチング回路２１２を備えればよい。
なお、スイッチング回路２１２の数を多くすることで、クロストークを抑制する効果を大きくできる。一方、スイッチング回路２１２の数を少なくすることで、スイッチング回路２１２を設けることによる回路面積の増加を抑制できる。
図５〜図９は、画像表示装置２００の変形例である画像表示装置２００Ａ〜２００Ｅの構成を示す図である。
例えば、図５に示す画像表示装置２００Ａは、単位発光画素２１５毎に一つのスイッチング回路２１２を備える。ここで単位発光画素２１５は、赤色発光画素２１６Ｒと、緑色発光画素２１６Ｇと、青色発光画素２１６Ｂとを備える。また、赤色発光画素２１６Ｒは赤色光を発光する赤色発光画素回路２１１Ｒを含み、緑色発光画素２１６Ｇは緑色光を発光する緑色発光画素回路２１１Ｇを含み、青色発光画素２１６Ｂは青色光を発光する青色発光画素回路２１１Ｂを含む。
ここで、単位発光画素２１５内において、電源電圧ＶDDが変動したとしても、ユーザに違和感を与えることはほとんどない。よって、画像表示装置２００Ａは、クロストークの抑制効果を大きく減少させることなく、第２スイッチングトランジスタを設けることによる回路面積の増加を抑制できる。
なお、各単位発光画素２１５には、それぞれ少なくとも一つの赤色発光画素２１６Ｒ、緑色発光画素２１６Ｇ、及び青色発光画素２１６Ｂが含まれればよく、単位発光画素２１５に含まれる赤色発光画素２１６Ｒ、緑色発光画素２１６Ｇ、及び青色発光画素２１６Ｂの数が異なってもよい。
また、図６に示す画像表示装置２００Ｂのように、各行に一つのスイッチング回路２１２を設けてもよい。画像表示装置２００Ｂは、スイッチング回路２１２を含む第１発光画素２１０Ａと、スイッチング回路２１２を含まない第２発光画素２１０Ｂとを備える。また、画像表示装置２００Ｂは、列方向に沿って配置された１本の第３電源線２２５のみを備える。このような構成であっても、複数の第１電源線２２３をスイッチング回路２１２及び第３電源線２２５を介して、接続できるのでクロストークを抑制できる。なお、ある一つの列にのみスイッチング回路２１２及び第３電源線２２５を配置する場合には、クロストークを効率よく抑制するために、画素アレイ２０１の中心付近の列に当該スイッチング回路２１２及び第３電源線２２５を配置することが好ましい。
なお、２列以上にスイッチング回路２１２及び第３電源線２２５を配置してもよい。この場合、クロストークを効率よく抑制するために、複数の列のうち所定の列毎に等間隔で当該スイッチング回路２１２及び第３電源線２２５を配置することが好ましい。
また、図７に示す画像表示装置２００Ｃのように、スイッチング回路２１２を千鳥状に配置してもよい。
この構成により、画像表示装置２００Ｃは、クロストークの抑制効果の減少を抑えつつ、スイッチング回路２１２を設けることによる回路面積の増加を抑制できる。
また、第３電源線２２５は、列方向に沿って配置されなくてもよい。
例えば、図８に示す画像表示装置２００Ｄのように、第３電源線２２５は、斜め方向に沿って配置されてもよい。
また、図９に示す画像表示装置２００Ｅのように、列毎に配置された複数の第３電源線２２５は、行方向に沿って配置された配線により互いに接続されていてもよい。言い換えると第３電源線２２５は、格子状に配置されてもよい。これにより、第３電源線２２５の抵抗値を低減できる。
さらに、第３電源線２２５は、画素アレイ２０１の上方を覆うように、専用の配線層で形成してもよい。これにより、第３電源線２２５の抵抗値をさらに低減できる。
また、第３電源線２２５は、行毎に配置されてもよい。この場合、各第３電源線２２５の配線抵抗は、各第１電源線２２３の配線抵抗よりも小さいことが好ましい。
また、図１０及び図１１は、給電線駆動部２０４に含まれる第１電源線２２３を駆動する回路を模式的に示す図である。
上記説明では、図１０に示すように、給電線駆動部２０４は、電源電圧ＶDDとリセット電圧ＶRESETとを選択的に第１電源線２２３に供給するとしたが、図１１に示すように、給電線駆動部２０４は、第１電源線２２３に電源電圧ＶDDを供給しなくてもよい。
具体的には、図１１に示す給電線駆動部２０４は、制御線２２４をアクティブにしたうえで、当該制御線２２４と同じ行に配置された第１電源線２２３をハイインピーダンス状態にする（第１電源線２２３に電圧を供給しない）。また、図１１に示す給電線駆動部２０４は、制御線２２４を非アクティブにしたうえで、当該制御線２２４と同じ行に配置された第１電源線２２３にリセット電圧ＶRESETを供給する。なお、この場合には、第３電源線２２５に電源電圧ＶDDを供給しておく必要がある。
この構成により、図１１に示す給電線駆動部２０４は、図１０に示す給電線駆動部２０４に比べ回路構成を簡略化できる。
また、図１における走査線駆動部２０２、信号線駆動部２０３、及び給電線駆動部２０４の配置は一例であり、本発明はこれに限定されるものではない。例えば、走査線駆動部２０２及び給電線駆動部２０４の両方が、画素アレイ２０１に対して同じ方向に配置されてもよい。
また、上記説明では、一つの給電線駆動部２０４が第１電源線２２３と制御線２２４とを駆動しているが、画像表示装置２００は、第１電源線２２３を駆動する駆動部と、制御線２２４を駆動する駆動部とを備え、この２つの駆動部が、画素アレイ２０１を挟むように配置されてもよい。
なお、本発明に係る画像表示装置は、上述した実施の形態に限定されるものではない。上記実施の形態における任意の構成要素を組み合わせて実現される別の実施の形態や、実施の形態に対して本発明の主旨を逸脱しない範囲で当業者が思いつく各種変形を施して得られる変形例や、本発明に係る画像表示装置を内蔵した各種機器も本発明に含まれる。
例えば、以上述べた実施の形態では、第１スイッチングトランジスタ３１７、第２スイッチングトランジスタ３１４及び駆動トランジスタ３１５をｎ型トランジスタとして記述しているが、これらの一部又は全てをｐ型トランジスタで形成してもよい。この場合、トランジスタタイプの変更に応じて、各信号の極性等を変更すればよい。
また、第１スイッチングトランジスタ３１７、第２スイッチングトランジスタ３１４及び駆動トランジスタ３１５は、ＴＦＴであるとしたが、その他の電界効果トランジスタであってもよい。また、これらのトランジスタは、ベース、コレクタ及びエミッタを有するバイポーラトランジスタであってもよい。
また、例えば、本発明に係る画像表示装置２００は、図１２に記載されたような薄型フラットＴＶに内蔵される。本発明に係る画像表示装置２００が内蔵されることにより、クロストークを抑制した高精度な画像表示が可能な薄型フラットＴＶが実現される。
また、上記実施の形態に係る画像表示装置２００は典型的には集積回路である一つのＬＳＩとして実現される。なお、画像表示装置２００に含まれる各処理部は、個別に１チップ化されてもよいし、一部又はすべてを含むように１チップ化されてもよい。
ここでは、ＬＳＩとしたが、集積度の違いにより、ＩＣ、システムＬＳＩ、スーパーＬＳＩ、ウルトラＬＳＩと呼称されることもある。
また、集積回路化はＬＳＩに限るものではなく、画像表示装置２００に含まれる処理部の一部を、専用回路又は汎用プロセッサで実現してもよい。ＬＳＩ製造後にプログラムすることが可能なＦＰＧＡ（Ｆｉｅｌｄ Ｐｒｏｇｒａｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ）、又はＬＳＩ内部の回路セルの接続や設定を再構成可能なリコンフィギュラブル・プロセッサを利用してもよい。
また、本発明の実施の形態に係る画像表示装置２００に含まれる駆動部の機能の一部を、ＣＰＵ等のプロセッサがプログラムを実行することにより実現してもよい。また、本発明は、上記駆動部により実現される特徴的なステップを含む画像表示装置の駆動方法として実現してもよい。
さらに、本発明は上記プログラムであってもよいし、上記プログラムが記録された記録媒体であってもよい。また、上記プログラムは、インターネット等の伝送媒体を介して流通させることができるのは言うまでもない。
また、上記説明では、画像表示装置２００がアクティブマトリクス型の有機ＥＬ表示装置である場合を例に述べたが、本発明を、アクティブマトリクス型以外の有機ＥＬ表示装置に適用してもよいし、電流駆動型の発光素子を用いた有機ＥＬ表示装置以外の画像表示装置に適用してもよいし、液晶表示装置等の電圧駆動型の発光素子を用いた画像表示装置に適用してもよい。
また、上記実施の形態に係る画像表示装置、及びその変形例の構成のうち少なくとも一部を組み合わせてもよい。
本発明は、画像表示装置に適用でき、特に、アクティブマトリクス型の有機ＥＬ表示装置に適用できる。
３Ａ サンプリング用トランジスタ
３Ｂ 駆動用トランジスタ
３Ｃ 保持容量
３Ｄ 発光素子
３Ｈ 接地配線
１００ 表示装置
１０１ 画素
１０２ 画素アレイ部
１０３ 信号セレクタ
１０４ 主スキャナ
１０５ 電源スキャナ
１５０ 画像
１５１、１５２、１５３ 画素領域
２００、２００Ａ、２００Ｂ、２００Ｃ、２００Ｄ、２００Ｅ 画像表示装置
２０１ 画素アレイ
２０２ 走査線駆動部
２０３ 信号線駆動部
２０４ 給電線駆動部
２０５ 電源供給部
２０６ 電圧生成部
２１０ 発光画素
２１０Ａ 第１発光画素
２１０Ｂ 第２発光画素
２１１ 発光画素回路
２１１Ｂ 青色発光画素回路
２１１Ｇ 緑色発光画素回路
２１１Ｒ 赤色発光画素回路
２１２ スイッチング回路
２１５ 単位発光画素
２１６Ｂ 青色発光画素
２１６Ｇ 緑色発光画素
２１６Ｒ 赤色発光画素
２２１ 走査線
２２２ 信号線
２２３ 第１電源線
２２４ 制御線
２２５ 第３電源線
３１１ 第２電源線
３１４ 第２スイッチングトランジスタ
３１５ 駆動トランジスタ
３１６ 発光素子
３１７ 第１スイッチングトランジスタ
３１８、３１９ 容量素子
３２０、３２１、３２２ ノード
３４０ 閾値電圧補償回路
ＤＳＬ 電源線
ＤＴＬ 信号線
ＷＳＬ 走査線

Claims (13)

  1. 画素アレイ部を備える画像表示装置であって、
    前記画素アレイ部は、
    行列状に配置された複数の発光画素と、
    列毎に配置された信号線と、
    行毎に配置された走査線、第１電源線、及び制御線と、
    第２電源線とを備え、
    前記複数の発光画素の各々は、
    ゲート端子とソース端子とドレイン端子とを備え、当該ゲート端子が対応する行に配置された前記走査線に接続され、当該ソース端子及び当該ドレイン端子の一方が対応する列に配置された前記信号線に接続された第１スイッチングトランジスタと、
    ゲート端子とソース端子とドレイン端子とを備え、当該ゲート端子が前記第１スイッチングトランジスタの前記ソース端子及び前記ドレイン端子の他方に電気的に接続され、当該ソース端子及び当該ドレイン端子の一方が対応する行に配置された前記第１電源線に電気的に接続された駆動トランジスタと、
    第１端子と第２端子とを備え、当該第１端子が前記第２電源線に接続され、当該第２端子が前記駆動トランジスタの前記ソース端子及び前記ドレイン端子の他方に電気的に接続され、当該第１端子と当該第２端子との間に流れる電流値に応じて発光する発光素子とを備え、
    前記画素アレイ部は、さらに、
    前記複数の第１電源線を、列方向に互いに接続するために用いられる第３電源線と、
    前記行毎に少なくとも一つ配置され、ゲート端子とソース端子とドレイン端子とを備え、当該ゲート端子が対応する行に配置された前記制御線に接続され、当該ソース端子及び当該ドレイン端子の一方が対応する行に配置された前記第１電源線に接続され、当該ソース端子及び当該ドレイン端子の他方が前記第３電源線に接続された第２スイッチングトランジスタとを備え、
    前記画像表示装置は、さらに、
    前記第２スイッチングトランジスタがオンした際に、前記第１電源線と前記第３電源線とに同じ電圧を供給する電源供給部を備え、
    前記第２スイッチングトランジスタがオンした際、前記複数の第１電源線は、前記第３電源線を介して互いに接続される
    画像表示装置。
  2. 前記複数の発光画素の各々は、さらに、
    前記駆動トランジスタの前記ゲート端子と、前記駆動トランジスタの前記ソース端子及び前記ドレイン端子の他方との間に接続された容量素子を備える
    請求項１記載の画像表示装置。
  3. 前記電源供給部は、前記第３電源線に第１電圧を供給し、
    前記電源供給部は、
    前記制御線を、前記第２スイッチングトランジスタをオンするアクティブにする前に、当該制御線と同じ行に配置された前記第１電源線に前記第１電圧を供給し、前記制御線を、前記第２スイッチングトランジスタをオフする非アクティブにしたうえで、当該制御線と同じ行に配置された前記第１電源線に前記第１電圧と異なる第２電圧を供給する給電線駆動部を備える
    請求項１又は２記載の画像表示装置。
  4. 前記電源供給部は、さらに、
    第１、第２及び第３出力端子を有し、前記第１電圧及び前記第２電圧を生成する電圧生成部を備え、
    前記第３電源線は、前記第３出力端子に接続されており、
    前記給電線駆動部は、前記第１出力端子及び前記第２出力端子に接続されており、
    前記第２スイッチングトランジスタがオンする前に、前記電圧生成部が前記第１出力端子及び前記第３出力端子に前記第１電圧を出力し、前記電圧生成部により前記第１出力端子及び前記第３出力端子に前記第１電圧が出力されている状態において、前記給電線駆動部が前記第２スイッチングトランジスタをオンすることにより、前記電源供給部は前記第１電源線と前記第３電源線とに同じ電圧を供給する
    請求項３記載の画像表示装置。
  5. 前記画像表示装置は、前記給電線駆動部を含む駆動部を備え、
    前記駆動部は、さらに、前記複数の信号線の各々に、基準電圧と信号電圧とを選択的に出力し、前記複数の走査線の各々に、前記第１スイッチングトランジスタをオン又はオフする走査信号を出力し、
    前記第２電圧は、前記駆動トランジスタの閾値電圧分以上前記基準電圧より低い電圧であり、
    前記駆動部は、
    前記第１電源線に前記第２電圧を供給し、且つ、前記信号線に前記基準電圧を供給し、且つ、前記第１スイッチングトランジスタをオンすることにより、前記駆動トランジスタのゲート端子を前記基準電圧にするとともに、前記駆動トランジスタの前記ソース端子及び前記ドレイン端子の他方の電位を前記第２電圧にするリセット動作と、
    当該リセット動作が行われた後に、前記第１電源線に前記第１電圧を供給し、且つ、前記信号線に前記基準電圧を供給し、且つ、前記第１スイッチングトランジスタをオンすることにより、前記駆動トランジスタの前記ゲート端子と、前記ソース端子及び前記ドレイン端子の他方との間の電圧差を、当該駆動トランジスタの閾値電圧に相当する電圧にする閾値電圧検出動作と、
    当該リセット動作が行われた後に、前記第１電源線に前記第１電圧を供給し、且つ、前記信号線に前記信号電圧を供給し、且つ、前記第１スイッチングトランジスタをオンすることにより、前記駆動トランジスタの前記ゲート端子と、前記ソース端子及び前記ドレイン端子の他方との間の電圧差を、前記信号電圧と前記閾値電圧に相当する電圧との和にする書き込み動作とを行う
    請求項３〜４のいずれか１項に記載の画像表示装置。
  6. 前記第２スイッチングトランジスタは、前記複数の発光画素一対一に対応して配置されている
    請求項１〜５のいずれか１項に記載の画像表示装置。
  7. 前記第２スイッチングトランジスタの数は、前記複数の発光画素の数より少ない
    請求項１〜５のいずれか１項に記載の画像表示装置。
  8. 前記複数の発光画素は、
    赤色光を発光する赤色発光画素と、
    緑色光を発光する緑色発光画素と、
    青色光を発光する青色発光画素とを含み、
    前記第２スイッチングトランジスタは、前記赤色発光画素と前記緑色発光画素と前記青色発光画素とを含む発光画素単位ごとに配置されている
    請求項７記載の画像表示装置。
  9. 前記第２スイッチングトランジスタは千鳥状に配置されている
    請求項７記載の画像表示装置。
  10. 前記第３電源線は、列毎に配置され、
    前記第２スイッチングトランジスタの前記ソース端子及び前記ドレイン端子の他方は、対応する列に配置された前記第３電源線に接続される
    請求項１〜６及び９のいずれか１項に記載の画像表示装置。
  11. 前記第３電源線は、格子状である
    請求項１〜９のいずれか１項に記載の画像表示装置。
  12. 前記第３電源線は、前記複数の単位画素を覆う面状である
    請求項１〜９のいずれか１項に記載の画像表示装置。
  13. 前記第３電源線は、行毎に配置され、
    前記第３電源線の配線抵抗は、前記第１電源線の配線抵抗よりも小さい
    請求項１〜９のいずれか１項に記載の画像表示装置。
JP2011515886A 2009-05-25 2010-05-25 画像表示装置 Active JP5230807B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011515886A JP5230807B2 (ja) 2009-05-25 2010-05-25 画像表示装置

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2009125629 2009-05-25
JP2009125629 2009-05-25
JP2011515886A JP5230807B2 (ja) 2009-05-25 2010-05-25 画像表示装置
PCT/JP2010/003493 WO2010137298A1 (ja) 2009-05-25 2010-05-25 画像表示装置

Publications (2)

Publication Number Publication Date
JPWO2010137298A1 JPWO2010137298A1 (ja) 2012-11-12
JP5230807B2 true JP5230807B2 (ja) 2013-07-10

Family

ID=43222426

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011515886A Active JP5230807B2 (ja) 2009-05-25 2010-05-25 画像表示装置

Country Status (5)

Country Link
US (1) US8552655B2 (ja)
JP (1) JP5230807B2 (ja)
KR (1) KR101269360B1 (ja)
CN (1) CN102483896B (ja)
WO (1) WO2010137298A1 (ja)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9111893B2 (en) 2012-05-16 2015-08-18 Joled Inc. Display device
US9065077B2 (en) 2012-06-15 2015-06-23 Apple, Inc. Back channel etch metal-oxide thin film transistor and process
US8987027B2 (en) 2012-08-31 2015-03-24 Apple Inc. Two doping regions in lightly doped drain for thin film transistors and associated doping processes
US9685557B2 (en) 2012-08-31 2017-06-20 Apple Inc. Different lightly doped drain length control for self-align light drain doping process
US8999771B2 (en) 2012-09-28 2015-04-07 Apple Inc. Protection layer for halftone process of third metal
US9201276B2 (en) 2012-10-17 2015-12-01 Apple Inc. Process architecture for color filter array in active matrix liquid crystal display
JP6228735B2 (ja) * 2013-02-21 2017-11-08 株式会社ジャパンディスプレイ 表示装置
TWI559064B (zh) 2012-10-19 2016-11-21 Japan Display Inc Display device
KR102061791B1 (ko) * 2012-11-13 2020-01-03 삼성디스플레이 주식회사 유기 발광 표시 장치 및 이의 제조 방법
US20140204067A1 (en) * 2013-01-21 2014-07-24 Apple Inc. Pixel Circuits and Driving Schemes for Active Matrix Organic Light Emitting Diodes
US9001297B2 (en) 2013-01-29 2015-04-07 Apple Inc. Third metal layer for thin film transistor with reduced defects in liquid crystal display
US9088003B2 (en) 2013-03-06 2015-07-21 Apple Inc. Reducing sheet resistance for common electrode in top emission organic light emitting diode display
CN104299572B (zh) * 2014-11-06 2016-10-12 京东方科技集团股份有限公司 像素电路、显示基板和显示面板
CN104505027B (zh) 2015-01-08 2017-01-25 京东方科技集团股份有限公司 一种电源电路、阵列基板及显示装置
CN104809988B (zh) * 2015-05-18 2016-06-29 京东方科技集团股份有限公司 一种oled阵列基板及显示面板、显示装置
CN106960862B (zh) 2017-03-15 2019-10-25 合肥鑫晟光电科技有限公司 一种显示基板及显示装置
CN106875888B (zh) * 2017-04-13 2019-04-19 上海天马有机发光显示技术有限公司 显示面板和显示装置
CN107331338B (zh) * 2017-08-28 2021-08-17 京东方科技集团股份有限公司 一种阵列基板、显示装置及其检测方法
TWI689912B (zh) * 2018-10-09 2020-04-01 奕力科技股份有限公司 顯示器系統及其顯示畫面補償方法
CN110310976B (zh) 2019-07-12 2022-01-18 京东方科技集团股份有限公司 显示基板和显示装置
US11705067B2 (en) * 2019-11-21 2023-07-18 Samsung Display Co., Ltd. Organic light emitting diode display device

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004226543A (ja) * 2003-01-21 2004-08-12 Sharp Corp 表示装置
JP2005208346A (ja) * 2004-01-22 2005-08-04 Seiko Epson Corp 電気光学装置及び電子機器
JP2008122497A (ja) * 2006-11-09 2008-05-29 Sony Corp 表示パネルの駆動回路、表示装置および画素回路の駆動方法
JP2008145647A (ja) * 2006-12-08 2008-06-26 Sony Corp 表示装置とその駆動方法
JP2010097187A (ja) * 2008-09-22 2010-04-30 Casio Computer Co Ltd 発光装置、発光装置の駆動方法及び発光装置の製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6876143B2 (en) * 2002-11-19 2005-04-05 John James Daniels Organic light active devices and methods for fabricating the same
US20060007248A1 (en) * 2004-06-29 2006-01-12 Damoder Reddy Feedback control system and method for operating a high-performance stabilized active-matrix emissive display
JP5037858B2 (ja) 2006-05-16 2012-10-03 グローバル・オーエルイーディー・テクノロジー・リミテッド・ライアビリティ・カンパニー 表示装置
JP4203772B2 (ja) 2006-08-01 2009-01-07 ソニー株式会社 表示装置およびその駆動方法
JP2008046427A (ja) * 2006-08-18 2008-02-28 Sony Corp 画像表示装置
JP2009116206A (ja) * 2007-11-09 2009-05-28 Sony Corp Ｅｌ表示パネル及び電子機器

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004226543A (ja) * 2003-01-21 2004-08-12 Sharp Corp 表示装置
JP2005208346A (ja) * 2004-01-22 2005-08-04 Seiko Epson Corp 電気光学装置及び電子機器
JP2008122497A (ja) * 2006-11-09 2008-05-29 Sony Corp 表示パネルの駆動回路、表示装置および画素回路の駆動方法
JP2008145647A (ja) * 2006-12-08 2008-06-26 Sony Corp 表示装置とその駆動方法
JP2010097187A (ja) * 2008-09-22 2010-04-30 Casio Computer Co Ltd 発光装置、発光装置の駆動方法及び発光装置の製造方法

Also Published As

Publication number Publication date
CN102483896A (zh) 2012-05-30
CN102483896B (zh) 2015-01-14
WO2010137298A1 (ja) 2010-12-02
US8552655B2 (en) 2013-10-08
JPWO2010137298A1 (ja) 2012-11-12
KR101269360B1 (ko) 2013-05-29
US20120062130A1 (en) 2012-03-15
KR20120022812A (ko) 2012-03-12

Similar Documents

Publication Publication Date Title
JP5230807B2 (ja) 画像表示装置
US9047813B2 (en) Pixel circuit, display device, electronic apparatus, and method of driving pixel circuit
JP6128738B2 (ja) 画素回路及びその駆動方法
US9047814B2 (en) Pixel circuit, display device, electronic apparatus, and method of driving pixel circuit
US8405583B2 (en) Organic EL display device and control method thereof
JP5562327B2 (ja) 表示装置及びその駆動方法
US8830149B2 (en) Display device
JP5230841B2 (ja) 表示装置
US7652647B2 (en) Image display device
TWI508044B (zh) 顯示裝置及電子設備及顯示面板之驅動方法
US20150029079A1 (en) Drive circuit, display device, and drive method
JP2010008521A (ja) 表示装置
JP6153830B2 (ja) 表示装置及びその駆動方法
JP2010145446A (ja) 表示装置、表示装置の駆動方法および電子機器
JP4952886B2 (ja) 表示装置及びその駆動制御方法
JP2010128183A (ja) アクティブマトリクス型の表示装置およびその駆動方法
US9202413B2 (en) Drive method of display device
US11270639B2 (en) Pixel circuit and display device
JP2008145647A (ja) 表示装置とその駆動方法
JP2011107441A (ja) 画像表示装置及びその駆動方法
JP2010139926A (ja) 電子機器および表示装置
JP5152560B2 (ja) 表示装置
JP3965583B2 (ja) 表示画素及び表示装置
JP2008197517A (ja) 画素回路および表示装置と表示装置の製造方法
JP2006072385A (ja) 電子装置及び電子機器

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121218

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130129

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130226

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130319

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160329

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5230807

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S303 Written request for registration of pledge or change of pledge

Free format text: JAPANESE INTERMEDIATE CODE: R316303

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S803 Written request for registration of cancellation of provisional registration

Free format text: JAPANESE INTERMEDIATE CODE: R316803

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350