JP3965583B2 - 表示画素及び表示装置 - Google Patents

Description

本発明は、表示画素及び表示装置に関し、特に、表示データに応じた電流を供給することにより所定の輝度階調で発光動作する電流制御型の発光素子を備えた表示画素の画素構造、及び、該表示画素からなる表示パネルを備えた表示装置に関する。

従来、有機エレクトロルミネッセンス素子（以下、「有機ＥＬ素子」と略記する）や発光ダイオード（ＬＥＤ）等のように、供給される駆動電流の電流値に応じて所定の輝度階調で発光動作する電流制御型の発光素子を備えた表示画素を、２次元配列した表示パネルを具備する発光素子型のディスプレイ（表示装置）が知られている。
特に、アクティブマトリックス駆動方式を適用した発光素子型ディスブレイは、近年普及が著しい液晶表示装置（ＬＣＤ）に比較して、表示応答速度が速く、視野角依存性もなく、また、高輝度・高コントラスト化、表示画質の高精細化、低消費電力化等が可能であるとともに、液晶表示装置の場合のように、バックライトを必要としないので、一層の薄型軽量化が可能という極めて優位な特徴を有しており、次世代のディスプレイとして研究開発が盛んに行われている。

そして、このような発光素子型ディスブレイにおいては、上述した電流制御型の発光素子を発光制御するための駆動制御機構や制御方法が種々提案されている。例えば、特許文献１等に記載されているように、表示パネルを構成する各表示画素ごとに、上記発光素子を発光制御するための複数のスイッチング手段からなる画素駆動回路（又は、発光駆動回路）を備えたものが知られている。

すなわち、特許文献１等に記載された表示画素は、図８に示すように、表示パネルに相互に直交するように配設された複数の走査ライン（選択ライン）ＳＬ及び複数のデータライン（信号ライン）ＤＬの各交点近傍に、ゲート端子が走査ラインＳＬに、ソース端子及びドレイン端子がデータラインＤＬ及び接点Ｎｐに各々接続された薄膜トランジスタ（ＴＦＴ）Ｔｒ１１１と、ゲート端子が接点Ｎｐに接続され、ソース端子に接地電位Ｖgndが印加された薄膜トランジスタＴｒ１１２と、を備えた画素駆動回路ＤＣｐ、及び、該画素駆動回路ＤＣｐの薄膜トランジスタＴｒ１１２のドレイン端子にアノード端子が接続され、カソード端子に接地電位Ｖgndよりも低電位の電源電圧Ｖssが印加された有機ＥＬ素子（電流制御型の発光素子）ＯＥＬを有して構成されている。

ここで、図８において、Ｃｐは、薄膜トランジスタＴｒ１１２のゲート−ソース間に形成される寄生容量、又は、付加的に形成される補助容量である。また、薄膜トランジスタＴｒ１１１は、ｎチャネル型の電界効果型トランジスタにより構成され、薄膜トランジスタＴｒ１１２は、ｐチャネル型の電界効果型トランジスタにより構成されている。
そして、このような構成を有する画素駆動回路ＤＣｐにおいては、薄膜トランジスタＴｒ１１１及びＴｒ１１２からなる２個のスイッチング手段を所定のタイミングでオン、オフ制御することにより、以下に示すように、有機ＥＬ素子ＯＥＬを発光制御する。

すなわち、画素駆動回路ＤＣｐにおいて、図示を省略した走査ドライバにより、走査ラインＳＬにハイレベルの走査信号Ｖselを印加して表示画素を選択状態に設定すると、薄膜トランジスタＴｒ１１１がオン動作して、図示を省略したデータドライバによりデータラインＤＬに印加された、表示データに応じた階調信号電圧Ｖpixが薄膜トランジスタＴｒ１１１を介して、接点Ｎｐ（すなわち、薄膜トランジスタＴｒ１１２のゲート端子）に印加される。これにより、薄膜トランジスタＴｒ１１２が上記階調信号電圧Ｖpixに応じた導通状態でオン動作して、接地電位Ｖgndから所定の発光駆動電流が薄膜トランジスタＴｒ１１２及び有機ＥＬ素子ＯＥＬを介して電源電圧Ｖssに流れ、有機ＥＬ素子ＯＥＬが上記表示データに応じた輝度階調で発光動作する。

次いで、走査ラインＳＬにローレベルの走査信号Ｖselを印加して表示画素を非選択状態に設定すると、薄膜トランジスタＴｒ１１１がオフ動作することにより、データラインＤＬと画素駆動回路ＤＣｐとが電気的に遮断される。これにより、薄膜トランジスタＴｒ１１２のゲート端子に印加された電圧が寄生容量Ｃｐにより保持されて、薄膜トランジスタＴｒ１１２は、オン状態を持続することになり、上記選択状態と同様に、接地電位Ｖgndから所定の発光駆動電流が薄膜トランジスタＴｒ１１２を介して有機ＥＬ素子ＯＥＬに流れて、発光動作が継続される。この発光動作は、次の表示データに応じた階調信号電圧Ｖpixが各表示画素に印加される（書き込まれる）まで、例えば、１フレーム期間継続されるように制御される。
このような駆動制御方法は、各表示画素（薄膜トランジスタＴｒ１１２のゲート端子）に印加する電圧（階調信号電圧）を調整することにより、有機ＥＬ素子ＯＥＬに流す発光駆動電流の電流値を制御して、所定の輝度階調で発光動作させていることから、電圧印加方式（又は、電圧指定方式）と呼ばれている。

ところで、上述したような電圧印加方式を採用した画素駆動回路ＤＣｐを備えた表示画素においては、選択機能を有する薄膜トランジスタＴｒ１１１や発光駆動機能を有する薄膜トランジスタＴｒ１１２の素子特性（チャネル抵抗等）が、外部環境（周囲の温度等）や使用時間等に依存してバラツキや変動（劣化）を生じた場合には、有機ＥＬ素子ＯＥＬ（発光素子）に供給される発光駆動電流に影響を与えることになるため、長期間にわたり安定的に所望の発光特性（所定の輝度階調での表示）を実現することが困難になるという問題を有していた。

また、表示パネルの高精細化を図るために、各表示画素を微細化すると、画素駆動回路ＤＣｐを構成する薄膜トランジスタＴｒ１１１及びＴｒ１１２の動作特性（ソース−ドレイン間電流等）のバラツキが大きくなるため、適正な階調制御が行えなくなり、各表示画素の発光特性にバラツキが生じて表示画質の劣化を招くという問題を有していた。
そこで、このような問題点を解決する構成として、いわゆる、電流印加方式（又は、電流指定方式）と呼ばれる駆動制御方法に対応した画素駆動回路の構成が知られている。なお、この電流印加方式に対応した画素駆動回路の構成例については、後述する発明の実施の形態において詳しく説明するが、概略、以下のような構成及び動作（機能）を有するものである。

すなわち、電流印加方式においては、発光素子（例えば、上述した有機ＥＬ素子ＯＥＬ等）に供給する発光駆動電流の電流値を制御する電流生成制御手段（上述した薄膜トランジスタＴｒ１１２及び寄生容量Ｃｐに相当する）を備え、該電流生成制御手段に対して、表示データに応じた電流値を指定した階調電流をデータドライバから直接供給し、該階調電流に基づいて電流生成制御手段に保持される電圧成分に基づいて、上記発光駆動電流の電流値を設定制御して、発光素子を所定の輝度階調で発光動作させるように構成されている。

このように、電流印加方式を採用した画素駆動回路においては、上述した電流生成制御手段により、各表示画素に供給される表示データに応じた階調電流の電流レベルを電圧レベルに変換する機能（電流／電圧変換機能）と、該電圧レベルに基づく所定の電流値の発光駆動電流を発光素子に供給する機能（発光駆動機能）とが実現されるので、電流生成制御手段において発光駆動電流を生成して供給する機能を、例えば、単一の能動素子（薄膜トランジスタ）により構成することにより、図８に示したような複数の薄膜トランジスタの動作特性のバラツキに起因して、発光駆動電流が受ける影響を抑制することができるという利点を有している。

特開２００２−１５６９２３号公報 （第４頁、図２）

上述したように、従来技術における電圧印加方式あるいは電流印加方式を採用した画素駆動回路においては、発光素子に対して表示データに応じた電流値を有する発光駆動電流を生成するための構成として、容量成分を備えている。
この容量成分は、上述のように、表示データに応じて供給される電圧又は電流に応じた電荷を保持して発光駆動電流を生成するものであるため、良好な表示状態を得るためには、ある程度大きな容量値を有していることが好ましい。従来、この容量成分は、駆動用トランジスタのゲート−ソース間に形成される寄生容量の他、駆動用トランジスタのゲート電極やソース電極に接続される金属膜による電極を設けて形成される。しかしながら、このような電極は非透過性の金属膜によって形成されものであるため、容量成分の容量値を大きくするために電極部分の面積が増大すると、発光素子の形成面積（発光面積）が相対的に小さくなって、開口率の低下を招き、表示パネルにおける表示画質の劣化が生じるという問題を有していた。

さらに、表示画質を高精細化するために、表示パネルに配列される各表示画素の形成面積（画素面積）が縮小された場合であっても、表示画素（画素駆動回路）における駆動制御動作を良好に実行するためには、ある程度の容量成分が必要であり、画素面積の縮小に応じて一律に容量形成面積を縮小することはできないため、画素面積に占める容量形成面積の比率が更に大きくなることにより、発光素子の形成面積（発光面積）が更に小さくなって更なる開口率の低下を招き、表示画質が更に劣化するという問題を有していた。

そこで、本発明は、上述した問題点に鑑み、発光素子に表示データに応じた発光駆動電流を供給する画素駆動回路を備えた表示画素において、該表示画素を微細化した場合であっても、発光駆動動作を良好に実現しつつ、開口率の低下を抑制することができる表示画素の画素構造、及び、該表示画素からなる表示パネルを備えた表示装置を提供することを目的とする。

請求項１記載の発明は、少なくとも、表示データに基づく階調信号を電圧成分として保持する電圧保持手段と、該電圧保持手段に保持された前記電圧成分に基づいて、前記表示データに応じた駆動電流を生成し、該駆動電流を発光素子に供給する制御を行う発光制御手段と、を備えた画素駆動回路を有する表示画素において、前記発光制御手段は、前記駆動電流を生成して供給する半導体層からなる電流路を有して該電流路の一端が前記発光素子に接続されたトランジスタ素子を有し、前記電圧保持手段は、前記画素駆動回路を構成する回路素子相互を接続し、前記電流路の他端に接続される配線部を一方の電極とし、前記トランジスタ素子の制御端子に接続されて前記配線部に対向して形成された第１の導電層を他方の電極とする第１の容量素子と、前記第１の導電層を一方の電極とし、前記半導体層を延長して前記第１の導電層に対向して形成された第２の導電層を他方の電極とする第２の容量素子と、からなることを特徴とする。

請求項２記載の発明は、請求項１記載の表示画素において、前記トランジスタ素子は、電界効果型トランジスタであって、前記配線部は、前記電界効果型トランジスタの電流路を構成する端子電極に一体的に形成された金属導電層であり、前記第１の導電層は、前記電界効果型トランジスタの制御電極に一体的に形成された金属導電層であることを特徴とする。

請求項３記載の発明は、請求項１又は２記載の表示画素において、前記画素駆動回路は、前記表示データに応じた電流値を有する階調電流が供給され、該階調電流に基づく電荷を、前記電圧成分として前記電圧保持手段に保持することを特徴とする。
請求項４記載の発明は、請求項１乃至３のいずれかに記載の表示画素において、前記電圧保持手段は、前記第１の導電層のパターン形状に応じて、前記第１及び第２の容量素子の容量値を設定することを特徴とする。

請求項５記載の発明は、請求項１乃至４のいずれかに記載の表示画素において、前記画素駆動回路を構成する各回路素子及び前記配線部は、前記表示画素の形成領域の外縁部に沿って配置されていることを特徴とする。
請求項６記載の発明は、請求項１乃至５のいずれかに記載の表示画素において、前記発光素子は、前記発光制御手段により供給される前記駆動電流の電流値に応じて、所定の輝度階調で発光動作する電流制御型の発光素子であることを特徴とする。
請求項７記載の発明は、請求項６記載の表示画素において、前記発光素子は、有機エレクトロルミネッセント素子であることを特徴とする。

請求項８記載の発明は、２次元配列された複数の表示画素を有する表示パネルを備え、前記各表示画素に対して、表示データに基づく階調信号を供給することにより、前記表示パネルに所望の画像情報を表示する表示装置において、前記各表示画素は、少なくとも、前記階調信号を電圧成分として保持する電圧保持手段と、該電圧保持手段に保持された前記電圧成分に基づいて、前記表示データに応じた駆動電流を生成し、該駆動電流を発光素子に供給する制御を行う発光制御手段と、を備えた画素駆動回路を具備し、前記発光制御手段は、前記駆動電流を生成して供給する半導体層からなる電流路を有して該電流路の一端が前記発光素子に接続されたトランジスタ素子を有し、前記電圧保持手段は、前記画素駆動回路を構成する回路素子相互を接続し、前記電流路の他端に接続される配線部を一方の電極とし、前記トランジスタ素子の制御端子に接続されて前記配線部に対向して形成された第１の導電層を他方の電極とする第１の容量素子と、前記第１の導電層を一方の電極とし、前記半導体層を延長して前記第１の導電層に対向して形成された第２の導電層を他方の電極とする第２の容量素子と、からなることを特徴とする。

請求項９記載の発明は、請求項８記載の表示装置において、前記表示装置は、少なくとも、前記各表示画素を選択状態に設定するための選択信号を印加する走査駆動手段と、前記選択状態に設定された前記各表示画素に、前記表示データに基づく階調信号を供給する信号駆動手段と、を備えることを特徴とする。

請求項１０記載の発明は、請求項９記載の表示装置において、前記信号駆動手段は、前記階調信号として、前記表示データに応じた電流値を有する階調電流を前記表示画素に供給し、前記画素駆動回路は、前記階調電流に基づく電荷を、前記電圧成分として前記電圧保持手段に保持することを特徴とする。
請求項１１記載の発明は、請求項８乃至１０のいずれかに記載の表示装置において、前記電圧保持手段は、前記第１の導電層のパターン形状に応じて、前記第１及び第２の容量素子の容量値を設定することを特徴とする。

請求項１２記載の発明は、請求項８乃至１１のいずれかに記載の表示装置において、前記画素駆動回路を構成する各回路素子及び前記配線部は、前記各表示画素の形成領域の外縁部に沿って配置されていることを特徴とする。
請求項１３記載の発明は、請求項８乃至１２のいずれかに記載の表示装置において、前記発光素子は、前記発光制御手段により供給される前記駆動電流の電流値に応じて、所定の輝度階調で発光動作する電流制御型の発光素子であることを特徴とする。

すなわち、本発明に係る表示画素は、表示データ（映像信号等）に基づいて供給される階調信号（階調電流）に基づく電圧成分に応じて、上記表示データに応じた電流値を有する駆動電流（発光駆動電流）を生成し、発光素子に供給することにより、所望の輝度階調で発光する表示画素において、上記電圧成分を保持する電圧保持手段（コンデンサ）が、上記画素駆動回路を構成する各回路素子（薄膜トランジスタ）間を接続する非透過性の配線部（素子間配線部）に重畳して形成された構成を有している。
ここで、画素駆動回路を構成する各回路素子及び配線部は、各表示画素の形成領域（画素領域）の外縁部に沿って配置されている。

また、画素駆動回路において、電圧保持手段に保持された電圧成分に基づいて所定の電流値を有する駆動電流を生成して、発光素子に供給する発光制御手段として、電界効果型の薄膜トランジスタを適用した場合にあっては、電圧保持手段は、少なくとも、該薄膜トランジスタの電流路を構成する端子電極（ソース又はドレイン電極）に一体的に形成された金属導電層（配線部）を一方の電極とし、該電極に対向し、上記薄膜トランジスタの制御電極（ゲート電極）に一体的に形成された金属導電層（第１の導電層）を他方の電極とする容量素子（第１の容量素子）と、該他方の電極に対向し、上記薄膜トランジスタの電流路を構成する半導体領域（ソース又はドレイン領域）に一体的に形成された半導体層（第２の導電層）をさらに他の電極とする容量素子（第２の容量素子）と、からなる構成を適用することができる。

これにより、表示画素（画素駆動回路）における駆動制御動作に必要な容量値を有する電圧保持手段（コンデンサ）を、既存の配線部（素子間配線部）に対して平面的に重なるように形成された対向電極（金属配線層や半導体層）により構成することにより、表示画素の画素領域に占める電圧保持手段の形成面積を極力抑制することができるので、発光素子の形成領域（発光領域）を相対的に広く設定することができ、各表示画素における開口率の低下を抑制することができる。

また、本発明に係る表示画素においては、上記電圧保持手段を構成する電極のパターン形状の長さ、具体的には、上記配線部（素子間配線部）の延伸方向に対して、平面的に重なるように形成される電極（第１の導電層）の対向する面積を設計変更することにより、上記電圧保持手段（第１及び第２の容量素子）の容量値を任意に設定することができる。このとき、電圧保持手段を構成する容量素子は、非透過性を有する配線部に対して、平面的に重なるように形成されるので、電極のパターン形状を変更して任意の容量値を設定した場合であっても、発光素子の形成領域（発光領域）への影響を抑制することができ、表示画素（画素駆動回路）の回路特性や発光特性に関する設計自由度を向上しつつ、表示画素の開口率の低下を極力抑制することができる。

そして、上述したような表示画素を２次元配列して構成される表示パネルを備えた表示装置によれば、各表示画素に設けられる画素駆動回路が各表示画素の画素領域の外縁部に沿って形成され、かつ、電圧保持手段が既存の配線部（素子間配線部）に平面的に重なって重畳的に形成されているので、画素領域に占める電圧保持手段の形成領域を極力抑制して、発光素子の形成領域（発光領域）を相対的に広く設定することができ、表示パネルにおける開口率の低下を抑制して、良好な表示画質を有する表示装置を実現することができる。

以下、本発明に係る表示画素及び表示装置について、実施の形態を示して詳しく説明する。
＜表示画素＞
まず、本発明に係る表示画素に適用される画素駆動回路について説明する。
図１は、本発明に係る表示画素（画素駆動回路）の一実施形態を示す回路構成図である。なお、ここで示す画素駆動回路は、上述した電流印加方式に対応した一構成例を示すものにすぎず、同等の機能を有する他の回路構成を適用するものであってもよいことはいうまでもない。

図１に示すように、本実施形態に係る表示画素ＥＭに適用される画素駆動回路ＤＣｘは、走査ラインＳＬａ、ＳＬｂとデータラインＤＬとの交点近傍に、ゲート端子が走査ラインＳＬａに、ソース端子及びドレイン端子が、高電位の電源電圧Ｖddが印加された電源ラインＶＬ及び接点Ｎxaに各々接続されたｐチャネル型の薄膜トランジスタＴｒ１１と、ゲート端子が走査ラインＳＬｂに、ソース端子及びドレイン端子がデータラインＤＬ及び接点Ｎxaに各々接続されたｐチャネル型の薄膜トランジスタＴｒ１２と、ゲート端子が接点Ｎxbに、ソース端子及びドレイン端子が接点Ｎxa及び接点Ｎxcに各々接続されたｐチャネル型の薄膜トランジスタＴｒ１３と、ゲート端子が走査ラインＳＬａに、ソース端子及びドレイン端子が接点Ｎxb及び接点Ｎxcに各々接続されたｎチャネル型の薄膜トランジスタＴｒ１４と、接点Ｎxa及び接点Ｎxb間に接続されたコンデンサ（電圧保持手段）Ｃｘと、を備えた構成を有している。ここで、少なくとも薄膜トランジスタＴｒ１１及びＴｒ１３を含む回路構成は、本発明に係る発光制御手段を構成している。

また、このような画素駆動回路ＤＣｘから供給される発光駆動電流（駆動電流）により発光輝度が制御される有機ＥＬ素子（発光素子）ＯＥＬは、アノード端子が上記画素駆動回路ＤＣｘの接点Ｎxcに、カソード端子が低電位の電源電圧（例えば、接地電位Ｖgnd）に各々接続された構成を有している。ここで、本実施形態においては、コンデンサＣｘは、薄膜トランジスタＴｒ１３のゲート−ソース間に形成される寄生容量に加えて、後述するように、該ゲート−ソース間にさらに付加された容量素子（容量成分）から構成される。

このような構成を有する画素駆動回路ＤＣｘにおける有機ＥＬ素子ＯＥＬの駆動制御動作は、まず、書込動作期間において、例えば、走査ラインＳＬａにハイレベル（選択レベル）の走査信号Ｖselを印加するとともに、走査ラインＳＬｂにローレベルの走査信号Ｖsel^＊（走査ラインＳＬａに印加される走査信号Ｖselの極性反転信号；図１の符号参照）を印加し、このタイミングに同期して、有機ＥＬ素子ＯＥＬを所定の輝度階調で発光動作させるための階調電流ＩpixをデータラインＤＬを介して供給する。

これにより、画素駆動回路ＤＣｘを構成する薄膜トランジスタＴｒ１２及びＴｒ１４がオン動作するとともに、薄膜トランジスタＴｒ１１がオフ動作して、データラインＤＬに供給された階調電流Ｉpixに対応する正の電位が接点Ｎxaに印加される。また、接点Ｎxb及び接点Ｎxc間が短絡して、薄膜トランジスタＴｒ１３のゲート−ドレイン間が同電位に制御されることにより、薄膜トランジスタＴｒ１３がオフ動作するとともに、コンデンサＣｘの両端（接点Ｎxa及び接点Ｎxb間）には、階調電流Ｉpixに応じた電位差が生じ、該電位差に対応する電荷が蓄積され、電圧成分として保持される（充電される）。

次いで、発光動作期間において、走査ラインＳＬａにローレベル（非選択レベル）の走査信号Ｖselを印加するとともに、走査ラインＳＬｂにハイレベルの走査信号Ｖsel^＊を印加し、このタイミングに同期して、データラインＤＬへの階調電流Ｉpixの供給を遮断する。これにより、薄膜トランジスタＴｒ１２及びＴｒ１４がオフ動作してデータラインＤＬ及び接点Ｎxa間、並びに、接点Ｎxb及び接点Ｎxc間が電気的に遮断されることにより、コンデンサＣｘは、上述した書込動作において蓄積された電荷を保持する。

このように、コンデンサＣｘが書込動作時の階調電流Ｉpixに応じた充電電圧を保持することにより、接点Ｎxa及び接点Ｎxb間（薄膜トランジスタのＴｒ１３のゲート−ソース間）の電位差が保持されることになり、薄膜トランジスタＴｒ１３はオン動作する。また、上記走査信号Ｖsel（ローレベル）の印加により、薄膜トランジスタＴｒ１１が同時にオン動作するので、高電位の電源電圧Ｖddから薄膜トランジスタＴｒ１１及びＴｒ１３を介して、有機ＥＬ素子ＯＥＬに階調電流Ｉpix（より詳しくは、コンデンサＣｘに蓄積された電荷に基づく電圧成分）に応じた発光駆動電流が流れ、有機ＥＬ素子ＯＥＬが所定の輝度階調で発光する。

次いで、上述した画素駆動回路を含む表示画素に適用されるパターンレイアウト及び画素構造について、図面を参照して詳しく説明する。
図２は、本実施形態に係る表示画素（画素駆動回路）に適用されるパターンレイアウトの一例を示すレイアウト図であり、図３は、図２に示したパターンレイアウトにおける各回路素子の配置を示す等価回路図である。図４は、本実施形態に係る表示画素（画素駆動回路）を構成する容量素子の構成例を示す概念的な等価回路図及び断面構造図である。ここでは、図１に示した画素駆動回路の回路構成を適宜参照しながら説明する。

図１に示した画素駆動回路ＤＣｘを備えた表示画素ＥＭを、ＣＡＤ手法を用いて実際にレイアウト設計する場合においては、図２及び図３に示すように、例えば、相互に並行して配設される走査ラインＳＬａ及びＳＬｂと、これらの走査ラインに直交し、かつ、相互に並行して配設されるデータラインＤＬ及び電源ラインＶＬと、により矩形状の画素領域が規定される。そして、該画素領域の略外縁部（走査ラインＳＬａ、ＳＬｂ、データラインＤＬ及び電源ラインＶＬ）に沿って、薄膜トランジスタＴｒ１１〜Ｔｒ１４やコンデンサＣｘ、該薄膜トランジスタＴｒ１１〜Ｔｒ１４相互を接続する素子間配線部（非透過性の金属配線層；配線部）Ｌａ等が配置される。また、これらの薄膜トランジスタＴｒ１１〜Ｔｒ１４や素子間配線部Ｌａ等の形成領域を除く、上記画素領域の大半の領域に、有機ＥＬ素子等の電流制御型の発光素子を構成するアノード電極又はカソード電極からなる画素電極ＥＰが配置される。

ここで、本実施形態に係る表示画素ＥＭにおいては、画素駆動回路ＤＣｘを構成するコンデンサＣｘは、図４（ａ）、（ｂ）に示すように、薄膜トランジスタＴｒ１２とＴｒ１３との間に形成される素子間配線部Ｌａを一方の電極とし、薄膜トランジスタＴｒ１３のゲート電極ＥＧ３と一体的に形成される配線部（非透過性の金属配線層；第１の導電層）Ｌｃを他方の電極とし、これらの対向する配線部Ｌａ、Ｌｃ間に形成された層間絶縁膜を誘電体層として構成される第１の容量素子Ｃ１と、上記配線部Ｌｃに対向するように、薄膜トランジスタＴｒ１３のソース電極と一体的に形成される半導体層（第２の導電層）Ｌｂをさらに他の電極とし、配線部Ｌｃ及び半導体層Ｌｂ間に形成された層間絶縁膜（ゲート絶縁膜）を誘電体層として構成される第２の容量素子Ｃ２と、を備えている。

なお、図２及び図４（ｂ）において、ＥＧ１、ＥＳ１、ＥＤ１は、各々薄膜トランジスタＴｒ１１のゲート電極、ソース電極、ドレイン電極を示し、ＥＧ２、ＥＳ２、ＥＤ２は、各々薄膜トランジスタＴｒ１２のゲート電極、ソース電極、ドレイン電極を示し、ＥＧ３、ＥＳ３、ＥＤ３は、各々薄膜トランジスタＴｒ１３のゲート電極、ソース電極、ドレイン電極を示し、ＥＧ４、ＥＳ４、ＥＤ４は、各々薄膜トランジスタＴｒ１４のゲート電極、ソース電極、ドレイン電極を示す。また、ＥＰは、有機ＥＬ素子ＯＥＬのアノード電極となる画素電極を示し、Ｒxcは、接点Ｎxcにおける薄膜トランジスタＴｒ１３のドレイン端子ＥＤ３と有機ＥＬ素子ＯＥＬのアノード電極（画素電極）との接続領域を示す。

このように、本実施形態に係る表示画素ＥＭにおいては、薄膜トランジスタＴｒ１３のゲート電極ＥＧ３に対して、相互に並列的に接続された第１及び第２の容量素子Ｃ１、Ｃ２によりコンデンサＣｘが形成される。そして、このコンデンサＣｘは、素子間配線部Ｌａと配線部Ｌｃ相互、また、配線部Ｌｃと半導体層Ｌｂ相互が対向して平面的に重なり合う面積に応じて、その容量値が規定されるので、図４（ａ）、（ｂ）に示すように、薄膜トランジスタＴｒ１３のソース電極ＥＳ３と一体的に形成される素子間配線部Ｌａに沿って、配線部Ｌｃ及び半導体層Ｌｂが延在するように形成され、特に、ゲート端子ＥＧ３と一体的に形成される配線部Ｌｃの長さ（実質的に、素子間配線部Ｌａ及び半導体層Ｌｂと対向する面積；パターン形状）を、図中矢印のように適宜変化させて形成することにより、任意の容量値を有するコンデンサＣｘ（＝Ｃ１＋Ｃ２）を実現することができる。

したがって、本実施形態に係る表示画素によれば、該表示画素ＥＭ（画素駆動回路ＤＣｘ）における駆動制御動作に必要な容量値を有するコンデンサＣｘを、素子間配線部Ｌａに重畳的に（平面的に重なるように）形成された対向電極（配線部Ｌｃ及び半導体層Ｌｂ）により構成することにより、コンデンサＣｘの容量値を増減させた場合であっても、表示画素の画素領域に占めるコンデンサの形成面積を極力抑制することができるので、発光素子の形成領域（発光領域）を相対的に広く設定することができ、各表示画素における開口率の低下を抑制することができる。

なお、本実施形態に示した表示画素（図１参照）においては、画素駆動回路を構成する薄膜トランジスタＴｒ１１〜Ｔｒ１３として、ｐチャネル型の薄膜トランジスタを適用し、薄膜トランジスタＴｒ１４として、ｎチャネル型の薄膜トランジスタを適用した構成を示したが、本発明はこれに限定されるものではなく、図２や図３に示したレイアウトパターンの配線接続を適宜変更することにより、任意のチャネル特性（ｐチャネル型又はｎチャネル型）を有する薄膜トランジスタを適用することができることはいうまでもない。

また、上述した実施形態においては、表示画素に設けられる画素駆動回路として、電流印加方式に対応した回路構成を示したが、本発明はこれに限定されるものではなく、例えば、従来技術に示したような電圧印加方式に対応した画素駆動回路に適用するものであってもよい。要するに、本発明に係る表示画素の構成は、発光素子に表示データに応じた所定の発光駆動電流を供給する画素駆動回路において、該画素駆動回路を構成する各素子間を接続する素子間配線部を一方の電極とし、該素子間配線部に対して平面的に重なるように形成される配線部を他方の電極とする容量素子（第１の容量素子）、さらに、該配線部に対して平面的に重なるように形成される導電層（配線部や半導体層）をさらに他の電極とする容量素子（第２の容量素子）を形成することができる回路構成を有するものであれば、良好に適用することができ、表示画素の開口率の低下を抑制することができる。

＜表示装置＞
次に、本発明に係る表示画素を２次元配列して構成される表示パネルを備えた表示装置について簡単に説明する。
図５は、本発明に係る表示画素を２次元配列した表示パネルを備えた表示装置の一実施形態を示す概略ブロック図であり、図６は、本実施形態に係る表示装置の要部構成を示す概略構成図である。ここで、上述した実施形態に示した表示画素と同等の構成については、同一の符号を付して説明する。

図５、図６に示すように、本実施形態に係る表示装置１００は、概略、上述した構成を有する複数の表示画素がマトリクス状に配列された表示パネル１１０と、該表示パネル１１０の行方向に配列された表示画素群ごとに、共通に接続された走査ラインＳＬａ、ＳＬｂ（便宜的に、「ＳＬ」とも総称する）に接続された走査ドライバ（走査駆動手段）１２０と、表示パネル１１０の列方向に配列された表示画素群ごとに、共通に接続されたデータラインＤＬ１、ＤＬ２、・・・（便宜的に、「ＤＬ」とも総称する）に接続されたデータドライバ（信号駆動手段）１３０と、走査ドライバ１２０及びデータドライバ１３０の動作状態を制御する各種制御信号を生成、出力するシステムコントローラ１４０と、表示装置１００の外部から供給される映像信号に基づいて、表示データやタイミング信号等を生成する表示信号生成回路１５０と、を備えて構成されている。

ここで、表示パネル１１０は、図６に示すように、各行ごとの表示画素群に対応して、各々、並列に配設された一対の走査ラインＳＬａ、ＳＬｂと、該走査ラインＳＬａ、ＳＬｂに対して直交し、各列ごとの表示画素群に対応するように、並列に配設されたデータラインＤＬ及び電源ラインＶＬと、これらの直交するラインの各交点近傍に配列された複数の表示画素ＥＭと、を備えた構成を有している。

走査ドライバ１２０は、図６に示すように、各行の走査ラインＳＬａ、ＳＬｂに対応して、複数段のシフトブロックＳＢ１、ＳＢ２、ＳＢ３、・・・を備え、システムコントローラ１４０から供給される走査制御信号（走査スタート信号、走査クロック信号等）に基づいて、シフトブロックＳＢ１、ＳＢ２、ＳＢ３、・・・を、表示パネル１１０の上方から下方に順次シフトしつつ出力されるシフト信号に基づいて、所定の電圧レベル（選択レベル；例えば、ハイレベル）を有する走査信号Ｖselを各走査ラインＳＬａに印加するとともに、該走査信号Ｖselを極性反転した電圧レベルを走査信号Ｖsel^＊として各走査ラインＳＬｂに印加して、各行ごとの表示画素群を順次選択状態に設定するように制御する。

データドライバ１３０は、システムコントローラ１４０から供給されるデータ制御信号に基づいて、表示信号生成回路１５０から供給される、表示パネル１１０の１行分ごとの表示データを取り込んで保持し、当該表示データに対応する電流値を有する階調電流Ｉpixを生成して、上記走査ドライバ１２０により選択状態に設定された各表示画素ＥＭに、各データラインＤＬを介して並行して供給し、階調電流Ｉpixを各表示画素ＥＭに書き込む（具体的には、階調電流Ｉpixに基づく電圧成分を充電、保持させる）ように制御する。

表示信号生成回路１５０は、例えば、表示装置１００の外部から供給される映像信号から輝度階調信号成分を抽出し、表示パネル１１０の１行分ごとに、該輝度階調信号成分を表示データとしてデータドライバ１３０に供給する。ここで、上記映像信号が、テレビ放送信号（コンポジット映像信号）のように、画像情報の表示タイミングを規定するタイミング信号成分を含む場合には、表示信号生成回路１５０は、上記輝度階調信号成分を抽出する機能のほか、タイミング信号成分を抽出してシステムコントローラ１４０に供給する機能を有するものであってもよい。この場合においては、システムコントローラ１４０は、表示信号生成回路１５０から供給されるタイミング信号に基づいて、走査ドライバ１２０やデータドライバ１３０に対して供給する走査制御信号及びデータ制御信号を生成する。

システムコントローラ１４０は、表示信号生成回路１５０から供給されるタイミング信号に基づいて、少なくとも、走査ドライバ１２０及びデータドライバ１３０の各々に対して、走査制御信号及びデータ制御信号を生成して出力することにより、各ドライバを所定のタイミングで動作させて、表示パネル１１０に走査信号Ｖsel、Ｖsel^＊及び階調電流Ｉpixを出力させ、表示画素ＥＭにおける発光駆動動作（画素駆動回路ＤＣｘにおける駆動制御動作）を連続的に実行させて、映像信号に基づく所定の画像情報を表示パネル１１０に表示させる制御を行う。

次いで、上述したような構成を有する表示装置における駆動制御動作（表示画素の発光駆動制御）について、図面を参照して説明する。
図７は、本実施形態に係る表示画素（画素駆動回路）における発光素子の駆動制御動作を示すタイミングチャートである。ここでは、上述した表示装置（図５、図６）及び表示画素（図１）の構成を適宜参照しながら説明する。

上述したような構成を有する表示画素ＥＭ（画素駆動回路ＤＣｘ）からなる表示パネル１１０における所望の画像情報の表示駆動動作は、例えば、図７に示すように、表示パネル１１０一画面に所望の画像情報を表示する一走査期間Ｔscを１サイクルとして、該一走査期間Ｔsc内に、特定の走査ラインに接続された表示画素ＥＭを選択して、データドライバ１３０から供給される表示データに対応する階調電流Ｉpixを書き込み、電圧成分として保持する書込動作期間（選択期間）Ｔseと、該書込動作期間Ｔseに書き込み、保持された電圧成分に基づいて、上記表示データに応じた発光駆動電流を有機ＥＬ素子ＯＥＬに供給して、所定の輝度階調で発光動作させる発光動作期間（非選択期間）Ｔnseと、を設定（Ｔsc＝Ｔse＋Ｔnse）し、各動作期間において、上述した画素駆動回路ＤＣｘ（表示画素ＥＭ）と同等の駆動制御を実行する。ここで、各行の表示画素ＥＭが接続された各走査ラインＳＬごとに設定される書込動作期間Ｔseは、相互に時間的な重なりが生じないように設定される。また、書込動作期間Ｔseは、少なくとも、データドライバ１３０から各データラインＤＬを介して階調電流Ｉpixが並列的に供給される一定期間を含むように設定されている。

すなわち、表示画素ＥＭへの書込動作期間Ｔseにおいては、図７に示すように、特定の行（ｉ行目）の表示画素ＥＭ（画素駆動回路ＤＣｘ）に対して、走査ドライバ１２０により走査ラインＳＬａ、ＳＬｂを所定の信号レベル（選択レベル）に走査することにより、データドライバ１３０により各データラインＤＬに並列的に供給された階調電流Ｉpixを、各コンデンサＣｘに電圧成分として保持する動作を実行し、その後の発光動作期間Ｔnseにおいては、上記書込動作期間Ｔseに保持された電圧成分に応じて薄膜トランジスタＴｒ１３の電流路に流れる電流を、発光駆動電流として有機ＥＬ素子ＯＥＬに継続的に供給することにより、表示データに対応する輝度階調で発光する動作が継続される。
このような一連の駆動制御動作を、図７に示すように、表示パネル１１０を構成する全ての行の表示画素群について順次繰り返し実行することにより、表示パネル一画面分の表示データが書き込まれて、各表示画素ＥＭが所定の輝度階調で発光し、所望の画像情報を表示パネル１１０に表示することができる。

そして、このとき、本実施形態に係る表示装置１００においては、各表示画素ＥＭの画素駆動回路ＤＣｘに設けられるコンデンサＣｘが、薄膜トランジスタＴｒ１２とＴｒ１３とを接続する素子間配線部Ｌａを一方の電極となるように、重畳的に形成される構成を有することにより、画素領域に占めるコンデンサＣｘの形成領域を極力抑制して、発光素子の形成領域（発光領域）を相対的に広く設定することができるので、表示パネルにおける開口率の低下を抑制して、良好な表示画質を有する表示装置を実現することができる。

本発明に係る表示画素（画素駆動回路）の一実施形態を示す回路構成図である。 本実施形態に係る表示画素（画素駆動回路）に適用されるパターンレイアウトの一例を示すレイアウト図である。 図２に示したパターンレイアウトにおける各回路素子の配置を示す等価回路図である。 本実施形態に係る表示画素（画素駆動回路）を構成する容量素子の構成例を示す概念的な等価回路図及び断面構造図である。 本発明に係る表示画素を２次元配列した表示パネルを備えた表示装置の一実施形態を示す概略ブロック図である。 本実施形態に係る表示装置の要部構成を示す概略構成図である。 本実施形態に係る表示画素（画素駆動回路）における発光素子の駆動制御動作を示すタイミングチャートである。 従来技術における発光素子型ディスプレイに適用される表示画素の構成例を示す等価回路図である。

符号の説明

ＥＭ 表示画素
ＤＣｘ 画素駆動回路
ＳＬａ、ＳＬｂ 走査ライン
ＤＬ データライン
ＶＬ 電源ライン
Ｌａ 素子間配線部
Ｌｂ 半導体層
Ｌｃ 配線部
Ｃｘ コンデンサ
ＯＥＬ 有機ＥＬ素子

Claims (13)

1. 少なくとも、表示データに基づく階調信号を電圧成分として保持する電圧保持手段と、該電圧保持手段に保持された前記電圧成分に基づいて、前記表示データに応じた駆動電流を生成し、該駆動電流を発光素子に供給する制御を行う発光制御手段と、を備えた画素駆動回路を有する表示画素において、
   前記発光制御手段は、前記駆動電流を生成して供給する半導体層からなる電流路を有して該電流路の一端が前記発光素子に接続されたトランジスタ素子を有し、
   前記電圧保持手段は、前記画素駆動回路を構成する回路素子相互を接続し、前記電流路の他端に接続される配線部を一方の電極とし、前記トランジスタ素子の制御端子に接続されて前記配線部に対向して形成された第１の導電層を他方の電極とする第１の容量素子と、前記第１の導電層を一方の電極とし、前記半導体層を延長して前記第１の導電層に対向して形成された第２の導電層を他方の電極とする第２の容量素子と、からなることを特徴とする表示画素。
2. 前記トランジスタ素子は、電界効果型トランジスタであって、
   前記配線部は、前記電界効果型トランジスタの電流路を構成する端子電極に一体的に形成された金属導電層であり、前記第１の導電層は、前記電界効果型トランジスタの制御電極に一体的に形成された金属導電層であることを特徴とする請求項１記載の表示画素。
3. 前記画素駆動回路は、前記表示データに応じた電流値を有する階調電流が供給され、該階調電流に基づく電荷を、前記電圧成分として前記電圧保持手段に保持することを特徴とする請求項１又は２記載の表示画素。
4. 前記電圧保持手段は、前記第１の導電層のパターン形状に応じて、前記第１及び第２の容量素子の容量値を設定することを特徴とする請求項１乃至３のいずれかに記載の表示画素。
5. 前記画素駆動回路を構成する各回路素子及び前記配線部は、前記表示画素の形成領域の外縁部に沿って配置されていることを特徴とする請求項１乃至４のいずれかに記載の表示画素。
6. 前記発光素子は、前記発光制御手段により供給される前記駆動電流の電流値に応じて、所定の輝度階調で発光動作する電流制御型の発光素子であることを特徴とする請求項１乃至５のいずれかに記載の表示画素。
7. 前記発光素子は、有機エレクトロルミネッセント素子であることを特徴とする請求項６記載の表示画素。
8. ２次元配列された複数の表示画素を有する表示パネルを備え、前記各表示画素に対して、表示データに基づく階調信号を供給することにより、前記表示パネルに所望の画像情報を表示する表示装置において、
   前記各表示画素は、少なくとも、前記階調信号を電圧成分として保持する電圧保持手段と、該電圧保持手段に保持された前記電圧成分に基づいて、前記表示データに応じた駆動電流を生成し、該駆動電流を発光素子に供給する制御を行う発光制御手段と、を備えた画素駆動回路を具備し、
   前記発光制御手段は、前記駆動電流を生成して供給する半導体層からなる電流路を有して該電流路の一端が前記発光素子に接続されたトランジスタ素子を有し、
   前記電圧保持手段は、前記画素駆動回路を構成する回路素子相互を接続し、前記電流路の他端に接続される配線部を一方の電極とし、前記トランジスタ素子の制御端子に接続されて前記配線部に対向して形成された第１の導電層を他方の電極とする第１の容量素子と、前記第１の導電層を一方の電極とし、前記半導体層を延長して前記第１の導電層に対向して形成された第２の導電層を他方の電極とする第２の容量素子と、からなることを特徴とする表示装置。
9. 前記表示装置は、少なくとも、
   前記各表示画素を選択状態に設定するための選択信号を印加する走査駆動手段と、
   前記選択状態に設定された前記各表示画素に、前記表示データに基づく階調信号を供給する信号駆動手段と、
   を備えることを特徴とする請求項８記載の表示装置。
10. 前記信号駆動手段は、前記階調信号として、前記表示データに応じた電流値を有する階調電流を前記表示画素に供給し、
    前記画素駆動回路は、前記階調電流に基づく電荷を、前記電圧成分として前記電圧保持手段に保持することを特徴とする請求項９記載の表示装置。
11. 前記電圧保持手段は、前記第１の導電層のパターン形状に応じて、前記第１及び第２の容量素子の容量値を設定することを特徴とする請求項８乃至１０のいずれかに記載の表示装置。
12. 前記画素駆動回路を構成する各回路素子及び前記配線部は、前記各表示画素の形成領域の外縁部に沿って配置されていることを特徴とする請求項８乃至１１のいずれかに記載の表示装置。
13. 前記発光素子は、前記発光制御手段により供給される前記駆動電流の電流値に応じて、所定の輝度階調で発光動作する電流制御型の発光素子であることを特徴とする請求項８乃至１２のいずれかに記載の表示装置。

Images