JP5555656B2 - 画像表示装置およびその制御方法 - Google Patents

画像表示装置およびその制御方法 Download PDF

Info

Publication number
JP5555656B2
JP5555656B2 JP2011083207A JP2011083207A JP5555656B2 JP 5555656 B2 JP5555656 B2 JP 5555656B2 JP 2011083207 A JP2011083207 A JP 2011083207A JP 2011083207 A JP2011083207 A JP 2011083207A JP 5555656 B2 JP5555656 B2 JP 5555656B2
Authority
JP
Japan
Prior art keywords
electrode
capacitor
switching element
voltage
line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2011083207A
Other languages
English (en)
Other versions
JP2011164641A (ja
Inventor
晋也 小野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=42100388&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JP5555656(B2) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2011083207A priority Critical patent/JP5555656B2/ja
Publication of JP2011164641A publication Critical patent/JP2011164641A/ja
Application granted granted Critical
Publication of JP5555656B2 publication Critical patent/JP5555656B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0262—The addressing of the pixel, in a display other than an active matrix LCD, involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependent on signals of two data electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)
  • Electroluminescent Light Sources (AREA)

Description

本発明は、画像表示装置およびその制御方法に関し、特に電流駆動型の発光素子を用いた画像表示装置およびその制御方法に関する。
電流駆動型の発光素子を用いた画像表示装置として、有機エレクトロルミネッセンス（ＥＬ）素子を用いた画像表示装置が知られている。この自発光する有機ＥＬ素子を用いた有機ＥＬ表示装置は、液晶表示装置に必要なバックライトが不要で装置の薄型化に最適である。また、視野角にも制限がないため、次世代の表示装置として実用化が期待されている。また、有機ＥＬ表示装置に用いられる有機ＥＬ素子は、各発光素子の輝度がそこに流れる電流値により制御される点で、液晶セルがそこに印加される電圧により制御されるのとは異なる。
有機ＥＬ表示装置では、通常、画素を構成する有機ＥＬ素子がマトリクス状に配置される。複数の行電極（走査線）と複数の列電極（データ線）との交点に有機ＥＬ素子を設け、選択した行電極と複数の列電極との間にデータ信号に相当する電圧を印加するようにして有機ＥＬ素子を駆動するものをパッシブマトリクス型の有機ＥＬディスプレイと呼ぶ。
一方、複数の走査線と複数のデータ線との交点にスイッチング薄膜トランジスタ（ＴＦＴ：Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）を設け、このスイッチングＴＦＴに駆動素子のゲートを接続し、選択した走査線を通じてこのスイッチングＴＦＴをオンさせて信号線からデータ信号を駆動素子に入力する。この駆動素子によって有機ＥＬ素子を駆動するものをアクティブマトリクス型の有機ＥＬ表示装置と呼ぶ。
アクティブマトリクス型の有機ＥＬ表示装置は、各行電極（走査線）を選択している期間のみ、それに接続された有機ＥＬ素子が発光するパッシブマトリクス型の有機ＥＬ表示装置とは異なり、次の走査（選択）まで有機ＥＬ素子を発光させることが可能であるため、走査線数が増大してもディスプレイの輝度減少を招くようなことはない。従って、アクティブマトリクス型の有機ＥＬ表示装置は、低電圧で駆動でき、低消費電力化が可能となる。
特許文献１には、アクティブマトリクス型の有機ＥＬ表示装置における画素部の回路構成が開示されている。
図１６は、特許文献１に記載された従来の有機ＥＬ表示装置における画素部の回路構成図である。同図における画素部５００は、カソードが負電源線（電圧値はＶＥＥ）に接続された有機ＥＬ素子５０５、ドレインが正電源線（電圧値はＶＤＤ）に接続されソースが有機ＥＬ素子５０５のアノードに接続されたｎ型薄膜トランジスタ（ｎ型ＴＦＴ）５０４、ｎ型ＴＦＴ５０４のゲート−ソース間に接続されｎ型ＴＦＴ５０４のゲート電圧を保持する容量素子５０３、有機ＥＬ素子５０５の両端子間を略同電位とする第３スイッチング素子５０９、信号線５０６から映像信号を選択的にｎ型ＴＦＴ５０４のゲートに印加する第１スイッチング素子５０１、及びｎ型ＴＦＴ５０４のゲート電位を所定電位に初期化する第２スイッチング素子５０２という簡単な回路素子により構成される。以下、画素部５００の発光動作を説明する。
まず、第２スイッチング素子５０２を、第２走査線５０８から供給される走査信号によりオン状態とし、参照電源線から供給される所定の電圧ＶＲＥＦをｎ型ＴＦＴ５０４のゲートに印加してｎ型ＴＦＴ５０４のソース−ドレイン間電流が流れないようｎ型ＴＦＴ５０４を初期化する（Ｓ１０１）。
次に、第２スイッチング素子５０２を、第２走査線５０８から供給される走査信号によりオフ状態とする（Ｓ１０２）。
次に、第１スイッチング素子５０１を、第１走査線５０７から供給される走査信号によりオン状態とし、信号線５０６から供給される信号電圧をｎ型ＴＦＴ５０４のゲートに印加する（Ｓ１０３）。このとき、第３スイッチング素子５０９のゲートには、第１走査線５０７が接続されており、第１スイッチング素子５０１の導通と同時に導通する。これによって有機ＥＬ素子５０５の端子間電圧に影響されずに、容量素子５０３には信号電圧に対応した電荷が蓄積される。また、第３スイッチング素子５０９が導通している間は有機ＥＬ素子５０５に電流が流れないので、有機ＥＬ素子５０５は発光しない。
次に、第３スイッチング素子５０９を、第１走査線５０７から供給される走査信号によりオフ状態とし、容量素子５０３に蓄積された電荷に対応する信号電流をｎ型ＴＦＴ５０４から有機ＥＬ素子５０５へ供給する（Ｓ１０４）。このとき、有機ＥＬ素子５０５が発光する。
上述した一連の動作により、１フレーム期間において、信号線から供給される信号電圧に対応した輝度で有機ＥＬ素子５０５が発光することになる。
特開２００５−４１７３号公報
しかしながら、特許文献１に記載された従来の有機ＥＬ表示装置は、信号電圧をｎ型ＴＦＴ５０４のゲートに記録した際（Ｓ１０３）に、ｎ型ＴＦＴ５０４がオン状態となり、第３スイッチング素子５０９を介して負電源線に電流が流れ込んでしまう。この電流が、第３スイッチング素子５０９及び負電源線の抵抗成分に流れることにより、ｎ型ＴＦＴ５０４のソース電位が変動してしまう。つまり、容量素子５０３に保持すべき電圧が変動してしまう。
上述したように、アモルファスＳｉに代表されるｎ型ＴＦＴによってソース接地動作する画素回路を構成する場合、駆動ｎ型ＴＦＴのゲート−ソース間の電圧を保持する機能を有する容量素子の両端電極に、正確な電位を記録することが困難となる。よって、信号電圧に対応した正確な信号電流が流れないため発光素子が正確に発光せず、結果的には映像信号を反映した高精度な画像表示がなされない。
上記課題に鑑み、本発明は、簡単な画素回路で、ｎ型駆動ＴＦＴのゲート−ソース間の電圧を保持する静電保持容量の両端電極に、信号電圧に対応した正確な電位を記録することができる発光画素を有する画像表示装置を提供することを目的とする。
上記目的を達成するために、本発明の一態様に係る画像表示装置は、複数の画素部を有する画像表示装置であって、前記複数の画素部の中の隣接する第１画素部と第２画素部とは、それぞれ、発光素子と、電圧を保持する第１コンデンサと、ゲート電極が前記第１コンデンサの第１電極に接続され、前記第１コンデンサに保持された電圧に応じたドレイン電流を前記発光素子に流すことにより前記発光素子を発光させる駆動素子と、第１電極が前記第１コンデンサの第２電極に接続された第２コンデンサと、前記駆動素子のドレイン電極の電位を決定するための第１電源線と、前記発光素子の第２電極に電気的に接続された第２電源線と、前記第１コンデンサの第２電極の電圧値を規定する参照電圧を供給する第３電源線と、前記第２コンデンサの第２電極の電圧値を規定する第２参照電圧を供給する第４電源線と、前記第１コンデンサの第２電極に前記参照電圧を設定するための第１スイッチング素子と、前記第１コンデンサの第１電極に信号電圧を供給するデータ線と、一方の端子が前記データ線に電気的に接続され、他方の端子が前記第１コンデンサの第１電極に電気的に接続され、前記データ線と前記第１コンデンサの第１電極との導通及び非導通を切り換える第２スイッチング素子と、前記発光素子の第１電極と、前記第１コンデンサの第２電極とを接続するための第３スイッチング素子と、前記第１スイッチング素子を制御する信号を前記第１スイッチング素子に伝達する第１走査線と、前記第２スイッチング素子を制御する信号を前記第２スイッチング素子に伝達する第２走査線と、前記第３スイッチング素子を制御する信号を前記第３スイッチング素子に伝達する第３走査線と、を備え、前記画像表示装置は、前記第１走査線を介して前記第１スイッチング素子に接続され、前記第２走査線を介して前記第２スイッチング素子に接続され、前記第３走査線を介して前記第３スイッチング素子に接続され、前記第１スイッチング素子、前記第２スイッチング素子及び前記第３スイッチング素子を制御する駆動回路を備え、前記駆動回路は、前記第３スイッチング素子をＯＦＦ状態にした後に、前記第１スイッチング素子をＯＮ状態にし、前記第２スイッチング素子をＯＮ状態にして前記信号電圧に対応する電圧を前記第１コンデンサに保持させ、前記信号電圧に対応する電圧が前記第１コンデンサに保持された後、前記第１スイッチング素子をＯＦＦ状態にし、前記第２スイッチング素子をＯＦＦ状態にした後に、前記第３スイッチング素子をＯＮ状態にさせ、前記第１画素部に含まれる前記第１走査線と、前記第１画素部に含まれる前記第２走査線と、前記第２画素部に含まれる前記第３走査線とは、前記駆動回路からの共通の走査線から分岐していることを特徴とする。
本発明の画像表示装置およびその制御方法によれば、駆動ｎ型ＴＦＴに流れる電流は常に発光素子経由のみとなるので、参照電源線及び信号線には流れない。よって、駆動ｎ型ＴＦＴのゲート−ソース間の電圧を保持する機能を有する容量素子の両端電極に、正確な電位を記録することができ、映像信号を反映した高精度な画像表示をすることが可能となる。
図１は、本発明の画像表示装置の電気的な構成を示すブロック図である。 図２は、本発明の実施の形態１に係る表示部の有する発光画素の回路構成及びその周辺回路との接続を示す図である。 図３Ａは、本発明の実施の形態１及び２に係る画像表示装置の制御方法の動作タイミングチャートである。 図３Ｂは、本発明の実施の形態１及び２に係る画像表示装置の制御方法の変形例を示す動作タイミングチャートである。 図４は、本発明の実施の形態１に係る画像表示装置の動作フローチャートである。 図５Ａは、本発明の実施の形態１に係る画像表示装置の信号電圧書き込み時における画素回路の導通状態を表す図である。 図５Ｂは、本発明の実施の形態１に係る画像表示装置の発光時における画素回路の導通状態を表す図である。 図６は、本発明の実施の形態２に係る表示部の有する発光画素の回路構成及びその周辺回路との接続を示す図である。 図７は、本発明の実施の形態２に係る画像表示装置の動作フローチャートである。 図８は、本発明の実施の形態３に係る表示部の有する発光画素の回路構成及びその周辺回路との接続を示す図である。 図９は、本発明の実施の形態３に係る画像表示装置の制御方法の動作タイミングチャートである。 図１０は、本発明の実施の形態３に係る画像表示装置の動作フローチャートである。 図１１は、本発明の実施の形態３に係る表示部における発光画素の変形例を示す回路構成及びその周辺回路との接続を示す図である。 図１２は、本発明の実施の形態３に係る画像表示装置における発光画素の制御方法の変形例を示す動作タイミングチャートである。 図１３は、本発明の実施の形態３に係る画像表示装置の発光画素の変形例を示す動作フローチャートである。 図１４は、本発明の実施の形態２及び３を組み合わせた発光画素の回路構成及びその周辺回路との接続を示す図である。 図１５は、本発明の画像表示装置を内蔵した薄型フラットＴＶの外観図である。 図１６は、特許文献１に記載された従来の有機ＥＬ表示装置における画素部の回路構成図である。
本発明に係る画像表示装置の一態様は、発光素子と、電圧を保持するコンデンサと、ゲート電極が前記コンデンサの第１電極に接続され、ソース電極が前記発光素子の第１電極に接続され、前記コンデンサに保持された電圧に応じたドレイン電流を前記発光素子に流すことにより前記発光素子を発光させる駆動素子と、前記駆動素子のドレイン電極の電位を決定するための第１電源線と、前記発光素子の第２電極に電気的に接続された第２電源線と、前記コンデンサの第１電極の電圧値を規定する参照電圧を供給する第３電源線と、前記コンデンサの第１電極に前記参照電圧を設定するための第１スイッチング素子と、前記コンデンサの第２電極に信号電圧を供給するデータ線と、一方の端子が前記データ線に電気的に接続され、他方の端子が前記コンデンサの第２電極に電気的に接続され、前記データ線と前記コンデンサの第２電極との導通及び非導通を切り換える第２スイッチング素子と、前記発光素子の第１電極と、前記コンデンサの第２電極とを接続するための第３スイッチング素子と、前記第１スイッチング素子、前記第２スイッチング素子及び前記第３スイッチング素子を制御する駆動回路とを備え、前記駆動回路は、前記第３スイッチング素子をＯＦＦしている間に、前記第１スイッチング素子及び前記第２スイッチング素子をＯＮして前記信号電圧に対応する電圧を前記コンデンサに保持させ、前記信号電圧に対応する電圧が前記コンデンサに保持された後、前記第１スイッチング素子及び前記第２スイッチング素子をＯＦＦして前記第３スイッチング素子をＯＮするものである。
本態様によると、前記発光素子の第１電極と、前記コンデンサの第２電極及び前記第２スイッチング素子の間のノードと、を接続する第３スイッチング素子を設け、前記第３スイッチング素子をＯＦＦしている間に、前記信号電圧に対応する電圧を前記コンデンサに保持させ、前記信号電圧に対応する電圧が前記コンデンサに保持された後に、前記第３スイッチング素子をＯＮするものである。これにより、駆動素子のソース電極と前記コンデンサの第２電極とを非接続とした状態で信号電圧に対応する電圧を前記コンデンサに設定できる。即ち、前記信号電圧に対応する電圧が前記コンデンサに保持されるのを完了する前に、前記駆動トランジスタのソース電極から前記コンデンサに電流が流れ込むのを防止できる。そのため、前記信号電圧に対応する電圧を前記コンデンサに正確に保持できるので、前記コンデンサに保持すべき電圧が変動して、映像信号を反映した発光量にて前記発光素子が正確に発光しないことを防止できる。その結果、映像信号を反映して発光量にて前記発光素子を正確に発光させ、映像信号を反映した高精度な画像表示を実現できる。
また、本発明に係る画像表示装置の一態様は、さらに、第２参照電圧を供給する第４電源線と、前記コンデンサの第２電極と前記第４電源線との間に設けられた第２コンデンサとを備え、前記第２コンデンサは、前記第３スイッチング素子がＯＮしている間に前記駆動素子のソース電位を記憶するものである。
本態様によると、前記コンデンサの第２電極と前記第４電源線との間に第２コンデンサを設け、前記第３スイッチング素子がＯＮしている間に前記駆動素子のソース電位を前記第２コンデンサに記憶させる。これにより、前記第２コンデンサには定常状態における駆動素子のソース電位を記憶させ、その後に前記第３スイッチング素子をＯＦＦにしても、前記コンデンサの第２電極の電位が確定するので、前記駆動素子のゲート電圧が確定される。また、前記駆動素子のソース電位は定常状態にあるので、前記第２コンデンサは前記駆動素子のゲート−ソース間電圧を安定させることになる。
また、本発明に係る画像表示装置の一態様は、前記発光素子の第１電極はアノード電極であり、前記発光素子の第２電極はカソード電極であり、前記第１電源線の電圧は、前記第２電源線の電圧より高く、前記第１電源線から前記第２電源線に向けて電流が流れるものである。
本態様によると、前記駆動素子をＮ型トランジスタで構成している。
また、本発明に係る画像表示装置の一態様は、前記第１スイッチング素子と前記駆動回路とを接続し、前記第１スイッチング素子を制御する信号を前記第１スイッチング素子に伝達する第１走査線と、前記第２スイッチング素子と前記駆動回路とを接続し、前記第２スイッチング素子を制御する信号を前記第２スイッチング素子に伝達する第２走査線と、前記第３スイッチング素子と前記駆動回路とを接続し、前記第３スイッチング素子を制御する信号を前記第３スイッチング素子に伝達する第３走査線とを備えるものである。
本態様によると、前記第１スイッチング素子と前記駆動回路とを接続し前記駆動回路が前記第１スイッチング素子を制御するのに用いる第１走査線と、前記第２スイッチング素子と前記駆動回路とを接続し前記駆動回路が前記第１スイッチング素子を制御するのに用いる第２走査線と、前記第３スイッチング素子と前記駆動回路とを接続し前記駆動回路が前記第１スイッチング素子を制御するのに用いる第３走査線と、を設けてもよい。
また、本発明に係る画像表示装置の一態様は、前記第１走査線と前記第２走査線とは共通の走査線である。
本態様によると、前記第１走査線と前記第２走査線とを共通の走査線としてもよい。この場合、スイッチング素子を制御する走査線の本数を削減できるので、回路構成を簡素化できる。
また、本発明に係る画像表示装置の一態様は、前記第３電源線と前記第４電源線とは共通の電源線である。
本態様によると、前記第３電源線と前記第４電源線とは共通の電源線であってもよい。
また、本発明に係る画像表示装置の一態様は、前記第３電源線と前記第４電源線とは別個の電源線である。
本態様によると、前記第３電源線と前記第４電源線とは別個の電源線であってもよい。この場合、前記コンデンサの電圧調整と、前記第２コンデンサの電圧調整とが独立になされるので、回路調整の自由度が向上する。
また、本発明に係る画像表示装置の一態様は、発光素子と、電圧を保持するコンデンサと、ゲート電極が前記コンデンサの第１電極に接続され、ソース電極が前記発光素子の第１電極に接続され、前記コンデンサに保持された電圧に応じたドレイン電流を前記発光素子に流すことにより前記発光素子を発光させる駆動素子と、前記駆動素子のドレイン電極の電位を決定するための第１電源線と、前記発光素子の第２電極に電気的に接続された第２電源線と、前記コンデンサの第２電極の電圧値を規定する参照電圧を供給する第３電源線と、前記コンデンサの第２電極に前記参照電圧を設定するための第１スイッチング素子と、前記コンデンサの第１電極に信号電圧を供給するデータ線と、一方の端子が前記データ線に電気的に接続され、他方の端子が前記コンデンサの第１電極に電気的に接続され、前記データ線と前記コンデンサの第１電極との導通及び非導通を切り換える第２スイッチング素子と、前記発光素子の第１電極と、前記コンデンサの第２電極とを接続するための第３スイッチング素子と、前記第１スイッチング素子、前記第２スイッチング素子及び前記第３スイッチング素子を制御する駆動回路とを備え、前記駆動回路は、前記第３スイッチング素子をＯＦＦしている間に、前記第１スイッチング素子及び前記第２スイッチング素子をＯＮして前記信号電圧に対応する電圧を前記コンデンサに保持させ、前記信号電圧に対応する電圧が前記コンデンサに保持された後、前記第１スイッチング素子及び前記第２スイッチング素子をＯＦＦして前記第３スイッチング素子をＯＮするものである。
本態様によると、前記発光素子の第１電極と、前記コンデンサの第２電極及び前記第１スイッチング素子の間のノードと、を接続する第３スイッチング素子を設け、前記第３スイッチング素子をＯＦＦしている間に、前記信号電圧に対応する電圧を前記コンデンサに保持させ、前記信号電圧に対応する電圧が前記コンデンサに保持された後に、前記第３スイッチング素子をＯＮするものである。これにより、駆動素子のソース電極と前記コンデンサの第２電極とを非接続とした状態で前記コンデンサに電圧を設定できる。即ち、前記信号電圧に対応する電圧が前記コンデンサに保持されるのを完了する前に、前記駆動トランジスタのソース電極から前記コンデンサに電流が流れ込むのを防止できる。そのため、前記信号電圧に対応する電圧を前記コンデンサに正確に保持できるので、前記コンデンサに保持すべき電圧が変動して、映像信号を反映して前記発光素子が発光量にて正確に発光しないことを防止できる。その結果、映像信号を反映して発光量にて前記発光素子を正確に発光させ、映像信号を反映した高精度な画像表示を実現できる。
また、本発明に係る画像表示装置の一態様は、さらに、第２参照電圧を供給する第４電源線と、前記コンデンサの第２電極と前記第４電源線との間に設けられた第２コンデンサとを備え、前記第２コンデンサは、前記第３スイッチング素子がＯＮしている間に前記駆動素子のソース電位を記憶するものである。
本態様によると、前記コンデンサの第２電極と前記第４電源線との間に第２コンデンサを設け、前記第３スイッチング素子がＯＮしている間に前記駆動素子のソース電位を前記第２コンデンサに記憶させる。これにより、前記第２コンデンサには定常状態における駆動素子のソース電位を記憶させ、その後に前記第３スイッチング素子をＯＦＦにしても、前記コンデンサの第２電極の電位が確定するので、前記駆動素子のゲート電圧が確定される。また、前記駆動素子のソース電圧は定常状態にあるので、前記第２コンデンサは前記駆動素子のゲート−ソース間電圧を安定させることになる。
また、本発明に係る画像表示装置の一態様は、前記発光素子の第１電極はアノード電極であり、前記発光素子の第２電極はカソード電極であり、前記第１電源線の電圧は、前記第２電源線の電圧より高く、前記第１電源線から前記第２電源線に向けて電流が流れるものである。
本態様によると、前記駆動素子をＮ型トランジスタで構成している。
また、本発明に係る画像表示装置の一態様は、前記第１スイッチング素子と前記駆動回路とを接続し、前記第１スイッチング素子を制御する信号を前記第１スイッチング素子に伝達する第１走査線と、前記第２スイッチング素子と前記駆動回路とを接続し、前記第２スイッチング素子を制御する信号を前記第２スイッチング素子に伝達する第２走査線と、前記第３スイッチング素子と前記駆動回路とを接続し、前記第３スイッチング素子を制御する信号を前記第３スイッチング素子に伝達する第３走査線とを備えるものである。
本態様によると、前記第１スイッチング素子と前記駆動回路とを接続し前記駆動回路が前記第１スイッチング素子を制御するのに用いる第１走査線と、前記第２スイッチング素子と前記駆動回路とを接続し前記駆動回路が前記第１スイッチング素子を制御するのに用いる第２走査線と、前記第３スイッチング素子と前記駆動回路とを接続し前記駆動回路が前記第１スイッチング素子を制御するのに用いる第３走査線と、を設けてもよい。
また、本発明に係る画像表示装置の一態様は、前記第１走査線と前記第２走査線とは共通の走査線である。
本態様によると、前記第１走査線と前記第２走査線とを共通の走査線としてもよい。この場合、スイッチング素子を制御する走査線の本数を削減できるので、回路構成を簡素化できる。
また、本発明に係る画像表示装置の一態様は、前記第３電源線と前記第４電源線とは共通の電源線である。
本態様によると、前記第３電源線と前記第４電源線とは共通の電源線であってもよい。
また、本発明に係る画像表示装置の一態様は、前記第３電源線と前記第４電源線とは別個の電源線である。
本態様によると、前記第３電源線と前記第４電源線とは別個の電源線であってもよい。この場合、前記コンデンサの電圧調整と、前記第２コンデンサの電圧調整とが独立になされるので、回路調整の自由度が向上する。
また、本発明に係る画像表示装置の一態様は、複数の画素部を有する画像表示装置であって、前記複数の画素部の中の隣接する第１画素部と第２画素部とは、それぞれ、発光素子と、電圧を保持するコンデンサと、ゲート電極が前記コンデンサの第１電極に接続され、ソース電極が前記発光素子の第１電極に接続され、前記コンデンサに保持された電圧に応じたドレイン電流を前記発光素子に流すことにより前記発光素子を発光させる駆動素子と、前記駆動素子のドレイン電極の電位を決定するための第１電源線と、前記発光素子の第２電極に電気的に接続された第２電源線と、前記コンデンサの第１電極の電圧値を規定する参照電圧を供給する第３電源線と、前記コンデンサの第１電極に前記参照電圧を設定するための第１スイッチング素子と、前記コンデンサの第２電極に信号電圧を供給するデータ線と、一方の端子が前記データ線に電気的に接続され、他方の端子が前記コンデンサの第２電極に電気的に接続され、前記データ線と前記コンデンサの第２電極との導通及び非導通を切り換える第２スイッチング素子と、前記発光素子の第１電極と前記コンデンサの第２電極とを接続するための第３スイッチング素子と、前記第１スイッチング素子を制御する信号を前記第１スイッチング素子に伝達する第１走査線と、前記第２スイッチング素子を制御する信号を前記第２スイッチング素子に伝達する第２走査線と、前記第３スイッチング素子を制御する信号を前記第３スイッチング素子に伝達する第３走査線とを備え、前記画像表示装置は、前記第１走査線を介して前記第１スイッチング素子に接続され、前記第２走査線を介して前記第２スイッチング素子に接続され、前記第３走査線を介して前記第３スイッチング素子に接続され、前記第１スイッチング素子、前記第２スイッチング素子及び前記第３スイッチング素子を制御する駆動回路を備え、前記駆動回路は、前記第３スイッチング素子をＯＦＦしている間に、前記第１スイッチング素子及び前記第２スイッチング素子をＯＮして前記信号電圧に対応する電圧を前記コンデンサに保持させ、前記信号電圧に対応する電圧が前記コンデンサに保持された後、前記第１スイッチング素子及び前記第２スイッチング素子をＯＦＦして前記第３スイッチング素子をＯＮし、前記第１画素部に含まれる前記第１走査線と、前記第１画素部に含まれる前記第２走査線と、前記第２画素部に含まれる前記第３走査線とは、前記駆動回路からの共通の走査線から分岐している。
本態様によると、隣接する画素部間で走査線を共用することにより、スイッチング素子を制御する走査線の本数を削減できるので、画像表示装置としての回路構成を簡略化でき、また、前記走査線を介してスイッチング素子を制御する駆動回路を簡素化できる。
また、本発明に係る画像表示装置の一態様は、さらに、第２参照電圧を供給する第４電源線と、前記コンデンサの第２電極と前記第４電源線との間に設けられた第２コンデンサとを備え、前記第２コンデンサは、前記第３スイッチング素子がＯＮしている間に前記駆動素子のソース電位を記憶するものである。
本態様によると、前記コンデンサの第２電極と前記第４電源線との間に第２コンデンサを設け、前記第３スイッチング素子がＯＮしている間に前記駆動素子のソース電位を前記第２コンデンサに記憶させる。これにより、前記第２コンデンサには定常状態における駆動素子のソース電位を記憶させ、その後に前記第３スイッチング素子をＯＦＦにしても、前記コンデンサの第２電極の電位が確定するので、前記駆動素子のゲート電圧が確定される。また、前記駆動素子のソース電圧は定常状態にあるので、前記第２コンデンサは前記駆動素子のゲート−ソース間電圧を安定させることになる。
また、本発明に係る画像表示装置の一態様は、前記発光素子は、有機ＥＬ発光素子である。
本態様によると、前記発光素子を有機ＥＬ発光素子としてもよい。
また、本発明の画像表示装置の制御方法の一態様は、発光素子と、電圧を保持するコンデンサと、ゲート電極が前記コンデンサの第１電極に接続され、ソース電極が前記発光素子の第１電極に接続され、前記コンデンサに保持された電圧に応じたドレイン電流を前記発光素子に流すことにより前記発光素子を発光させる駆動素子と、第１電極が前記コンデンサの第２電極に接続された第２コンデンサと、前記駆動素子のドレイン電極の電位を決定するための第１電源線と、前記発光素子の第２電極に電気的に接続された第２電源線と、前記コンデンサの第１電極の電圧値を規定する参照電圧を供給する第３電源線と、前記第２コンデンサの第２電極の電圧値を規定する第２参照電圧を供給する第４電源線と、前記コンデンサの第１電極に前記参照電圧を設定するための第１スイッチング素子と、前記コンデンサの第２電極に信号電圧を供給するデータ線と、一方の端子が前記データ線に電気的に接続され、他方の端子が前記コンデンサの第２電極に電気的に接続され、前記データ線と前記コンデンサの第２電極との導通及び非導通を切り換える第２スイッチング素子と、前記発光素子の第１電極と前記コンデンサの第２電極とを接続するための第３スイッチング素子とを備えた画像表示装置の制御方法であって、前記第３スイッチング素子をＯＦＦしている間に、前記第１スイッチング素子及び前記第２スイッチング素子をＯＮして前記信号電圧に対応する電圧を前記コンデンサに保持させる第１ステップと、前記信号電圧に対応する電圧が前記コンデンサに保持された後、前記第１スイッチング素子及び前記第２スイッチング素子をＯＦＦして前記第３スイッチング素子をＯＮさせる第２ステップと、前記第３スイッチング素子がＯＮしている間に、前記第２コンデンサに前記駆動素子のソース電位を保持させる第３ステップと、を含むものである。
また、本発明の画像表示装置の制御方法の一態様は、発光素子と、電圧を保持するコンデンサと、ゲート電極が前記コンデンサの第１電極に接続され、ソース電極が前記発光素子の第１電極に接続され、前記コンデンサに保持された電圧に応じたドレイン電流を前記発光素子に流すことにより前記発光素子を発光させる駆動素子と、第１電極が前記コンデンサの第２電極に接続された第２コンデンサと、前記駆動素子のドレイン電極の電位を決定するための第１電源線と、前記発光素子の第２電極に電気的に接続された第２電源線と、前記コンデンサの第２電極の電圧値を規定する参照電圧を供給する第３電源線と、前記第２コンデンサの第２電極の電圧値を規定する第２参照電圧を供給する第４電源線と、前記コンデンサの第２電極に前記参照電圧を設定するための第１スイッチング素子と、前記コンデンサの第１電極に信号電圧を供給するデータ線と、一方の端子が前記データ線に電気的に接続され、他方の端子が前記コンデンサの第１電極に電気的に接続され、前記データ線と前記コンデンサの第１電極との導通及び非導通を切り換える第２スイッチング素子と、前記発光素子の第１電極と、前記コンデンサの第２電極とを接続するための第３スイッチング素子とを備えた画像表示装置の制御方法であって、前記第３スイッチング素子をＯＦＦしている間に、前記第１スイッチング素子及び前記第２スイッチング素子をＯＮして前記信号電圧に対応する電圧を前記コンデンサに保持させる第１ステップと、前記信号電圧に対応する電圧が前記コンデンサに保持された後、前記第１スイッチング素子及び前記第２スイッチング素子をＯＦＦして前記第３スイッチング素子をＯＮさせる第２ステップと、前記第３スイッチング素子がＯＮしている間に、前記第２コンデンサに前記駆動素子のソース電位を保持させる第３ステップと、を含むものである。
以下、本発明の好ましい実施の形態を図に基づき説明する。なお、以下では、全ての図を通じて同一又は相当する要素には同じ符号を付して、その重複する説明を省略する。
（実施の形態１）
本実施の形態における画像表示装置は、マトリクス状に配置された複数の発光画素を備え、各発光画素は、発光素子と、コンデンサと、ゲートが当該コンデンサの第１電極に接続されソースが発光素子に接続された駆動素子と、当該駆動素子のソースと当該コンデンサの第２電極との導通及び非導通を切り換える第３スイッチング素子と、参照電源線と当該コンデンサの第１電極との導通及び非導通を切り換える第１スイッチング素子と、データ線と当該コンデンサの第２電極との導通及び非導通を切り換える第２スイッチング素子とを備える。以上の構成により、上記コンデンサの両端電極に、信号電圧に対応した正確な電位を記録することが可能となる。よって、映像信号を反映した高精度な画像表示をすることが可能となる。
以下、本発明の実施の形態について、図面を参照しながら説明する。
図１は、本発明の画像表示装置の電気的な構成を示すブロック図である。同図における画像表示装置１は、制御回路２と、メモリ３と、走査線駆動回路４と、信号線駆動回路５と、表示部６とを備える。
また、図２は、本発明の実施の形態１に係る表示部の有する発光画素の回路構成及びその周辺回路との接続を示す図である。同図における発光画素１０は、スイッチングトランジスタ１１、１２及び１９と、静電保持容量１３と、駆動トランジスタ１４と、有機ＥＬ素子１５と、信号線１６と、走査線１７及び１８と、参照電源線２０と、正電源線２１と、負電源線２２とを備える。また、周辺回路は、走査線駆動回路４と、信号線駆動回路５とを備える。
図１及び図２に記載された構成要素について、以下、その接続関係および機能を説明する。
制御回路２は、走査線駆動回路４、信号線駆動回路５、及びメモリ３の制御を行う機能を有する。メモリ３には、各発光画素の補正データなどが記憶されており、制御回路２は、メモリ３に書き込まれた補正データを読み出し、外部から入力された映像信号を、その補正データに基づいて補正して、信号線駆動回路５へと出力する。
走査線駆動回路４は、走査線１７及び１８に接続されており、走査線１７及び１８に走査信号を出力することにより、発光画素１０の有するスイッチングトランジスタ１１、１２及び１９の導通・非導通を制御する機能を有する駆動回路である。
信号線駆動回路５は、信号線１６に接続されており、映像信号に基づいた信号電圧を発光画素１０へ出力する機能を有する駆動回路である。
表示部６は、複数の発光画素１０を備え、外部から画像表示装置１へ入力された映像信号に基づいて画像を表示する。
スイッチングトランジスタ１１は、ゲートが第２走査線である走査線１７に接続され、ソース及びドレインの一方がデータ線である信号線１６に接続され、ソース及びドレインの他方が静電保持容量１３の第２電極である電極１３２に接続された第２スイッチング素子である。スイッチングトランジスタ１１は、信号線１６の信号電圧を静電保持容量１３の電極１３２に印加するタイミングを決定する機能を有する。
スイッチングトランジスタ１２は、ゲートが第１走査線である走査線１７に接続され、ソース及びドレインの一方が第１参照電源線である参照電源線２０に接続され、ソース及びドレインの他方が静電保持容量１３の第１電極である電極１３１に接続された第１スイッチング素子である。スイッチングトランジスタ１２は、参照電源線２０の参照電圧ＶＲＥＦを静電保持容量１３の電極１３１に印加するタイミングを決定する機能を有する。スイッチングトランジスタ１１及び１２は、例えば、ｎ型の薄膜トランジスタ（ｎ型ＴＦＴ）で構成される。
なお、前記第１走査線及び前記第２走査線を共通の走査線１７とすることで、スイッチングトランジスタを制御する走査線の本数を削減できるので、回路構成を簡素化できる。
静電保持容量１３は、第１電極である電極１３１が駆動トランジスタ１４のゲートに接続され、第２電極である電極１３２がスイッチングトランジスタ１９を介して駆動トランジスタ１４のソースに接続されたコンデンサである。静電保持容量１３は、信号線１６から供給された信号電圧に対応した電圧を保持し、例えば、スイッチングトランジスタ１１及び１２がオフ状態となった後に、駆動トランジスタ１４のゲート・ソース電極間電位を安定的に保持し、駆動トランジスタ１４から有機ＥＬ素子１５へ供給する電流を安定化する機能を有する。
駆動トランジスタ１４は、ドレインが第２電源線である正電源線２１に接続され、ソースが有機ＥＬ素子１５のアノードに接続された駆動素子である。駆動トランジスタ１４は、ゲート−ソース間に印加された信号電圧に対応した電圧を、当該信号電圧に対応したドレイン電流に変換する。そして、このドレイン電流を信号電流として有機ＥＬ素子１５に供給する。駆動トランジスタ１４は、例えば、ｎ型の薄膜トランジスタ（ｎ型ＴＦＴ）で構成される。
有機ＥＬ素子１５は、カソードが第２電源線である負電源線２２に接続された発光素子であり、駆動トランジスタ１４により上記信号電流が流れることにより発光する。
スイッチングトランジスタ１９は、ゲートが第３走査線である走査線１８に接続され、ソース及びドレインの一方が駆動トランジスタ１４のソースに接続され、ソース及びドレインの他方が静電保持容量１３の電極１３２に接続された第３スイッチング素子である。スイッチングトランジスタ１９は、静電保持容量１３に保持された電位を駆動トランジスタ１４のゲート・ソース電極間に印加するタイミングを決定する機能を有する。スイッチングトランジスタ１９は、例えば、ｎ型の薄膜トランジスタ（ｎ型ＴＦＴ）で構成される。
信号線１６は、信号線駆動回路５に接続され、発光画素１０を含む画素列に属する各発光画素へ接続され、発光強度を決定する信号電圧を供給する機能を有する。
また、画像表示装置１は、画素列数分の信号線１６を備える。
走査線１７は、第１走査線及び第２走査線であり、走査線駆動回路４に接続され、発光画素１０を含む画素行に属する各発光画素に接続されている。これにより、走査線１７は、発光画素１０を含む画素行に属する各発光画素へ上記信号電圧を書き込むタイミングを供給する機能、及び当該発光画素の有する駆動トランジスタ１４のゲートに参照電圧ＶＲＥＦを印加するタイミングを供給する機能を有する。
走査線１８は、第３走査線であり、走査線駆動回路４に接続されている。これにより、走査線１８は、静電保持容量１３の電極１３２の電位を駆動トランジスタ１４のソースに印加するタイミングを供給する機能を有する。
また、画像表示装置１は、画素行数分の走査線１７及び１８を備える。
なお、図１、図２には記載されていないが、参照電源線２０、第１電源線である正電源線２１及び第２電源線である負電源線２２は、それぞれ、他の発光画素にも接続されており電圧源に接続されている。
次に、本実施の形態に係る画像表示装置１の制御方法について図３Ａ〜図５Ｂを用いて説明する。
図３Ａは、本発明の実施の形態１に係る画像表示装置の制御方法の動作タイミングチャートである。同図において、横軸は時間を表している。また縦方向には、上から順に、走査線１７、走査線１８、及び信号線１６に発生する電圧の波形図が示されている。また、図４は、本発明の実施の形態１に係る画像表示装置の動作フローチャートである。
まず、時刻ｔ０において、走査線駆動回路４は、走査線１８の電圧レベルをＨＩＧＨからＬＯＷに変化させ、スイッチングトランジスタ１９をオフ状態とする。これにより、駆動トランジスタ１４のソースと静電保持容量１３の電極１３２とは非導通となる（図４のＳ１１）。なお、本実施の形態において、例えば、走査線１８の電圧レベルのＨＩＧＨは＋２０Ｖ、ＬＯＷは−１０Ｖに設定されている。
次に、時刻ｔ１において、走査線駆動回路４は、走査線１７の電圧レベルをＬＯＷからＨＩＧＨに変化させ、スイッチングトランジスタ１１及び１２をオン状態とする。図５Ａは、本発明の実施の形態１に係る画像表示装置の信号電圧書き込み時における画素回路の導通状態を表す図である。同図に記載されているように、静電保持容量１３の電極１３１には参照電源線２０の参照電圧ＶＲＥＦが印加され、電極１３２には信号線１６より信号電圧Ｖｄａｔａが印加される（図４のＳ１２）。つまり、ステップＳ１２では、発光画素１０に印加すべき信号電圧に対応した電荷を静電保持容量１３に保持させている。
また、駆動トランジスタ１４のソースと静電保持容量１３の電極１３２とは、ステップＳ１１の動作により非導通となっている。さらに、参照電源線２０の参照電圧ＶＲＥＦは、駆動トランジスタ１４のゲートに印加されるが、駆動トランジスタ１４がオフ状態となる電位に設定されている。よって、このとき、駆動トランジスタ１４のソース−ドレイン電流は流れないので、有機ＥＬ素子１５は発光しない。なお、本実施の形態において、例えば、走査線１７の電圧レベルのＨＩＧＨは＋２０Ｖ、ＬＯＷは−１０Ｖに設定されている。また、ＶＲＥＦは０Ｖに、Ｖｄａｔａは−５Ｖ〜０Ｖに設定されている。
時刻ｔ１〜時刻ｔ２の期間、走査線１７の電圧レベルがＨＩＧＨであるので、発光画素１０の電極１３２には信号線１６から信号電圧Ｖｄａｔａが印加され、同様に、発光画素１０を含む画素行に属する各発光画素に対し信号電圧が供給される。
この期間において、参照電源線２０には容量性負荷のみが接続されているので、定常電流による電圧降下は発生しない。またスイッチングトランジスタ１２のドレイン−ソース間に発生する電位差は、静電保持容量１３の充電が完了した際は０Ｖとなる。信号線１６とスイッチングトランジスタ１１についても同様である。よって、静電保持容量１３の電極１３１及び電極１３２には、それぞれ、信号電圧に対応した正確な電位ＶＲＥＦ及びＶｄａｔａが書き込まれる。
次に、時刻ｔ２において、走査線駆動回路４は、走査線１７の電圧レベルをＨＩＧＨからＬＯＷに変化させ、スイッチングトランジスタ１１及び１２をオフ状態とする。これにより、静電保持容量１３の電極１３１と参照電源線２０とは非導通となり、かつ、静電保持容量１３の電極１３２と信号線１６とは非導通となる（図４のＳ１３）。
次に、時刻ｔ３において、走査線駆動回路４は、走査線１８の電圧レベルをＬＯＷからＨＩＧＨに変化させ、スイッチングトランジスタ１９をオン状態とする。図５Ｂは、本発明の実施の形態１に係る画像表示装置の発光時における画素回路の導通状態を表す図である。同図に記載されているように、駆動トランジスタ１４のソースと静電保持容量１３の電極１３２とは導通する（図４のＳ１４）。また、静電保持容量１３の電極１３１は、参照電源線２０と遮断され、電極１３２は信号線１６と遮断されている。よって、駆動トランジスタ１４のゲート電位はソース電位の変動と共に変化し、かつ、ゲート−ソース間には、静電保持容量１３の両端電圧である（ＶＲＥＦ−Ｖｄａｔａ）が印加されるので、この（ＶＲＥＦ−Ｖｄａｔａ）に対応した信号電流が有機ＥＬ素子１５に流れる。なお、本実施の形態において、例えば、駆動トランジスタ１４のソース電位はスイッチングトランジスタ１９の導通により、０Ｖから１０Ｖに変化する。また、正電源線の電圧ＶＤＤは＋２０Ｖ、負電源線の電圧ＶＥＥは０Ｖに設定されている。
時刻ｔ３〜時刻ｔ４の期間、ゲート−ソース間には、静電保持容量１３の両端電圧である（ＶＲＥＦ−Ｖｄａｔａ）が印加され続け、上記信号電流が流れることにより有機ＥＬ素子１５は発光を持続する。
ｔ０〜ｔ４の期間は、画像表示装置１の有する全発光画素の発光強度が更新される１フレーム期間に相当し、ｔ４以降においてもｔ０〜ｔ４の期間の動作が繰り返される。
図３Ｂは、本発明の実施の形態１に係る画像表示装置の制御方法の変形例を示す動作タイミングチャートである。
まず、時刻ｔ１０において、走査線駆動回路４は、実施の形態１における図３Ａに記載された時刻ｔ０での動作と、図３Ａに記載された時刻ｔ１での動作とを同時に実行する（図４のＳ１１とＳ１２）。つまり、駆動トランジスタ１４のソースと静電保持容量１３の電極１３２とが非導通となり、同時に、静電保持容量１３の電極１３１には参照電圧ＶＲＥＦが印加され、電極１３２には信号電圧Ｖｄａｔａが印加される。
時刻ｔ１０〜時刻ｔ１１の期間では、実施の形態１における図３Ａに記載された時刻ｔ１〜時刻ｔ２の期間と同様の状態が実現される。走査線１７の電圧レベルがＨＩＧＨであるので、発光画素１０の電極１３２には信号線１６から信号電圧Ｖｄａｔａが印加され、同様に、発光画素１０を含む画素行に属する各発光画素に対し信号電圧が供給される。
この期間において、参照電源線２０には容量性負荷のみが接続されているので、定常電流による電圧降下は発生しない。またスイッチングトランジスタ１２のドレイン−ソース間に発生する電位差は、静電保持容量１３の充電が完了した際は０Ｖとなる。信号線１６とスイッチングトランジスタ１１についても同様である。よって、静電保持容量１３の電極１３１及び電極１３２には、それぞれ、信号電圧に対応した正確な電位ＶＲＥＦ及びＶｄａｔａが書き込まれる。
次に、時刻ｔ１１において、走査線駆動回路４は、実施の形態１における図３Ａに記載された時刻ｔ２での動作と、図３Ａに記載された時刻ｔ３での動作とを同時に実行する（図４のＳ１３とＳ１４）。つまり、静電保持容量１３の電極１３１と参照電源線２０とは非導通となり、静電保持容量１３の電極１３２と信号線１６とは非導通となり、駆動トランジスタ１４のソースと静電保持容量１３の電極１３２とは導通する。このとき、駆動トランジスタ１４のゲート−ソース間には、静電保持容量１３の両端電圧である（ＶＲＥＦ−Ｖｄａｔａ）が印加されるので、この（ＶＲＥＦ−Ｖｄａｔａ）に対応した信号電流が有機ＥＬ素子１５に流れる。
時刻ｔ１１〜時刻ｔ１２の期間、ゲート−ソース間には、静電保持容量１３の両端電圧である（ＶＲＥＦ−Ｖｄａｔａ）が印加され続け、上記信号電流が流れることにより有機ＥＬ素子１５は発光を持続する。
ｔ１０〜ｔ１２の期間は、画像表示装置１の全発光画素の発光強度が更新される１フレーム期間に相当し、ｔ１２以降においてもｔ１０〜ｔ１２の期間の動作が繰り返される。
以上のように、本発明の実施の形態１に係る画像表示装置およびその制御方法によれば、駆動トランジスタに流れる電流は、常に発光素子経由のみとなるので、電源線及び信号線には定常電流は流れない。よって、駆動トランジスタのゲート−ソース間に印加すべき電圧を保持する機能を有する静電保持容量の両端電極に、正確な電位を記録することができ、映像信号を反映した高精度な画像表示をすることが可能となる。
なお、本実施の形態において、図３Ａに記載された動作タイミングでは、走査線１８の時刻ｔ３及び時刻ｔ４におけるタイミングを、走査線１７のタイミングと独立に制御することにより、１フレーム期間内における発光時間、つまりＤｕｔｙ制御を任意に調整することができる。一方、図３Ｂに記載された動作タイミングでは、走査線１７及び１８は連動する。よって、走査線制御回路が簡素になるため回路規模を小さくすることができ、スイッチングトランジスタ１１および前記スイッチングトランジスタ１２がｎ（ｐ）型であり、前記スイッチングトランジスタ１９がｐ（ｎ）型である場合には、走査線１７および１８を同一配線として走査線駆動回路４の出力本数を削減できるが、上記Ｄｕｔｙ制御は不可能であり１フレーム期間内において１００％発光を持続する。
（実施の形態２）
本実施の形態における画像表示装置は、マトリクス状に配置された複数の発光画素を備え、各発光画素は、発光素子と、コンデンサと、ゲートが当該コンデンサの第１電極に接続されソースが発光素子に接続された駆動素子と、当該駆動素子のソースと当該コンデンサの第２電極との導通及び非導通を切り換える第３スイッチング素子と、参照電源線と当該コンデンサの第２電極との導通及び非導通を切り換える第１スイッチング素子と、データ線と当該コンデンサの第１電極との導通及び非導通を切り換える第２スイッチング素子とを備える。以上の構成により、上記コンデンサの両端電極に、信号電圧に対応した正確な電位を記録することが可能となる。よって、映像信号を反映した高精度な画像表示をすることが可能となる。
以下、本発明の実施の形態について、図面を参照しながら説明する。
図６は、本発明の実施の形態２に係る表示部の有する発光画素の回路構成及びその周辺回路との接続を示す図である。同図における発光画素３０は、スイッチングトランジスタ１９、３１及び３２と、静電保持容量１３と、駆動トランジスタ１４と、有機ＥＬ素子１５と、信号線１６と、走査線１７及び１８と、参照電源線２０と、正電源線２１と、負電源線２２とを備える。また、周辺回路は、走査線駆動回路４と、信号線駆動回路５とを備える。
本実施の形態に係る発光画素３０は、実施の形態１に係る発光画素１０と比較して、静電保持容量１３の両端電極へのスイッチングトランジスタの接続のみが構成として異なる。
図６に記載された構成要素について、図２に記載された実施の形態１に係る構成要素と同じ点は説明を省略し、以下、異なる点についてのみ、その接続関係および機能を説明する。
走査線駆動回路４は、走査線１７及び１８に接続されており、走査線１７及び１８に走査信号を出力することにより、発光画素３０の有するスイッチングトランジスタ１９、３１及び３２の導通・非導通を制御する機能を有する駆動回路である。
信号線駆動回路５は、信号線１６に接続されており、映像信号に基づいた信号電圧を発光画素３０へ出力する機能を有する駆動回路である。
スイッチングトランジスタ３１は、ゲートが第２走査線である走査線１７に接続され、ソース及びドレインの一方がデータ線である信号線１６に接続され、ソース及びドレインの他方が静電保持容量１３の電極１３１に接続された第２スイッチング素子である。スイッチングトランジスタ３１は、信号線１６の信号電圧を静電保持容量１３の電極１３１に印加するタイミングを決定する機能を有する。
スイッチングトランジスタ３２は、ゲートが第１走査線である走査線１７に接続され、ソース及びドレインの一方が参照電源線２０に接続され、ソース及びドレインの他方が静電保持容量１３の電極１３２に接続された第１スイッチング素子である。スイッチングトランジスタ３２は、参照電源線２０の参照電圧ＶＲＥＦを静電保持容量１３の電極１３２に印加するタイミングを決定する機能を有する。スイッチングトランジスタ３１及び３２は、例えば、ｎ型の薄膜トランジスタ（ｎ型ＴＦＴ）で構成される。
静電保持容量１３は、信号線１６から供給された信号電圧に対応した電荷を保持し、例えば、スイッチングトランジスタ３１及び３２がオフ状態となった後に、駆動トランジスタ１４のゲート・ソース電極間電位を安定的に保持し、駆動トランジスタ１４から有機ＥＬ素子１５へ供給する電流を安定化する機能を有するコンデンサである。
信号線１６は、信号線駆動回路５に接続され、発光画素３０を含む画素列に属する各発光画素へ接続され、発光強度を決定する信号電圧を供給する機能を有する。
また、実施の形態２に係る画像表示装置は、画素列数分の信号線１６を備える。
走査線１７は、発光画素３０を含む画素行に属する各発光画素へ上記信号電圧を書き込むタイミングを供給する機能、及び当該発光画素の有する駆動トランジスタ１４のゲートに参照電圧ＶＲＥＦを印加するタイミングを供給する機能を有する。
次に、本実施の形態に係る画像表示装置の制御方法について図３Ａ及び図７を用いて説明する。
図３Ａは、本発明の実施の形態２に係る画像表示装置の制御方法の動作タイミングチャートである。また、図７は、本発明の実施の形態２に係る画像表示装置の動作フローチャートである。
まず、時刻ｔ０において、走査線駆動回路４は、走査線１８の電圧レベルをＨＩＧＨからＬＯＷに変化させ、スイッチングトランジスタ１９をオフ状態とする。これにより、駆動トランジスタ１４のソースと静電保持容量１３の第２電極である電極１３２とは非導通となる（図７のＳ２１）。なお、本実施の形態において、例えば、走査線１８の電圧レベルのＨＩＧＨは＋２０Ｖ、ＬＯＷは−１０Ｖに設定されている。
次に、時刻ｔ１において、走査線駆動回路４は、走査線１７の電圧レベルをＬＯＷからＨＩＧＨに変化させ、スイッチングトランジスタ３１及び３２をオン状態とする。このとき、静電保持容量１３の第１電極である電極１３１には信号線１６より信号電圧Ｖｄａｔａが印加され、電極１３２には参照電源線２０の参照電圧ＶＲＥＦが印加される（図７のＳ２２）。つまり、ステップＳ２２では、発光画素３０に印加すべき信号電圧に対応した電荷を静電保持容量１３に保持させている。
また、駆動トランジスタ１４のソースと静電保持容量１３の電極１３２とは、ステップＳ２１の動作により非導通となっている。信号線１６の最大電位ＶＤＨは、駆動トランジスタ１４のゲートに印加されると駆動トランジスタ１４がオフ状態となる電位に設定されている。よって、このとき、駆動トランジスタ１４のソース−ドレイン電流は流れないので、有機ＥＬ素子１５は発光しない。なお、本実施の形態において、例えば、ＶＲＥＦは０Ｖに、Ｖｄａｔａは−５Ｖ（ＶＤＨ）〜０Ｖ、ＶＤＤは＋２０Ｖ、ＶＥＥは０Ｖに設定されている。
さらに、参照電源線２０の電位ＶＲＥＦは、後述するステップＳ２４における駆動トランジスタ１４のゲート−ソース間電圧が（ＶＤＨ−ＶＲＥＦ）のときに、有機ＥＬ素子１５に最大の信号電流値を供給できるように最大信号電位ＶＤＨが調整されている。
時刻ｔ１〜時刻ｔ２の期間、走査線１７の電圧レベルがＨＩＧＨであるので、発光画素３０の電極１３１には信号線１６から信号電圧Ｖｄａｔａが印加され、同様に、発光画素３０を含む画素行に属する各発光画素に対し信号電圧が供給される。
この期間において、静電保持容量１３の電極１３１及び電極１３２は、有機ＥＬ素子１５に電流供給する正電源線２１、負電源線２２及び有機ＥＬ素子１５のアノードと切り離されている。よって、参照電源線２０には容量性負荷のみが接続されているので、定常電流による電圧降下は発生しない。またスイッチングトランジスタ３２のドレイン−ソース間に発生する電位差は、静電保持容量１３の充電が完了した際は０Ｖとなる。信号線１６とスイッチングトランジスタ３１についても同様である。これにより、静電保持容量１３の電極１３１及び電極１３２には、それぞれ、信号電圧に対応した正確な電圧Ｖｄａｔａ及びＶＲＥＦが書き込まれる。
次に、時刻ｔ２において、走査線駆動回路４は、走査線１７の電圧レベルをＨＩＧＨからＬＯＷに変化させ、スイッチングトランジスタ３１及び３２をオフ状態とする。これにより、静電保持容量１３の電極１３１と信号線１６とは非導通となり、かつ、静電保持容量１３の電極１３２と参照電源線２０とは非導通となる（図７のＳ２３）。
次に、時刻ｔ３において、走査線駆動回路４は、走査線１８の電圧レベルをＬＯＷからＨＩＧＨに変化させ、スイッチングトランジスタ１９をオン状態とする。このとき、駆動トランジスタ１４のソースと静電保持容量１３の電極１３２とは導通する（図７のＳ２４）。また、静電保持容量１３の電極１３１は信号線１６と遮断され、電極１３２は参照電源線２０と遮断されている。よって、駆動トランジスタ１４のゲート電位は変化し、かつ、ゲート−ソース間には、静電保持容量１３の両端電圧である（Ｖｄａｔａ−ＶＲＥＦ）の電位差が印加されるので、この（Ｖｄａｔａ−ＶＲＥＦ）に対応した信号電流が有機ＥＬ素子１５に流れる。なお、本実施の形態において、例えば、駆動トランジスタ１４のソース電位はスイッチングトランジスタ１９の導通により、＋２Ｖから＋１０Ｖに変化する。また、正電源線の電圧ＶＤＤは＋２０Ｖ、負電源線の電圧ＶＥＥは０Ｖに設定されている。
時刻ｔ３〜時刻ｔ４の期間、ゲート−ソース間には、静電保持容量１３の両端電圧である（Ｖｄａｔａ−ＶＲＥＦ）が印加され続け、上記信号電流が流れることにより有機ＥＬ素子１５は発光を持続する。
ｔ０〜ｔ４の期間は、全発光画素の発光強度が更新される１フレーム期間に相当し、ｔ４以降においてもｔ０〜ｔ４の期間の動作が繰り返される。
図３Ｂは、本発明の実施の形態２に係る画像表示装置の制御方法の変形例を示す動作タイミングチャートである。
まず、時刻ｔ１０において、走査線駆動回路４は、実施の形態２における図３Ａに記載された時刻ｔ０での動作と、図３Ａに記載された時刻ｔ１での動作とを同時に実行する（図７のＳ２１とＳ２２）。つまり、駆動トランジスタ１４のソースと静電保持容量１３の電極１３２とが非導通となり、同時に、静電保持容量１３の電極１３１には信号電圧Ｖｄａｔａが印加され、電極１３２には参照電圧ＶＲＥＦが印加される。
時刻ｔ１０〜時刻ｔ１１の期間では、実施の形態２における図３Ａに記載された時刻ｔ１〜時刻ｔ２の期間と同様の状態が実現される。走査線１７の電圧レベルがＨＩＧＨであるので、発光画素３０の電極１３１には信号線１６から信号電圧Ｖｄａｔａが印加され、同様に、発光画素３０を含む画素行に属する各発光画素に対し信号電圧が供給される。
この期間において、参照電源線２０には容量性負荷のみが接続されているので、定常電流による電圧降下は発生しない。またスイッチングトランジスタ３２のドレイン−ソース間に発生する電位差は、静電保持容量１３の充電が完了した際は０Ｖとなる。信号線１６とスイッチングトランジスタ３１についても同様である。よって、静電保持容量１３の電極１３１及び電極１３２には、それぞれ、信号電圧に対応した正確な電位Ｖｄａｔａ及びＶＲＥＦが書き込まれる。
次に、時刻ｔ１１において、走査線駆動回路４は、実施の形態２における図３Ａに記載された時刻ｔ２での動作と、図３Ａに記載された時刻ｔ３での動作とを同時に実行する（図７のＳ２３とＳ２４）。つまり、静電保持容量１３の電極１３１と信号線１６とは非導通となり、静電保持容量１３の電極１３２と参照電源線２０とは非導通となり、駆動トランジスタ１４のソースと静電保持容量１３の電極１３２とは導通する。このとき、駆動トランジスタ１４のゲート−ソース間には、静電保持容量１３の両端電圧である（Ｖｄａｔａ−ＶＲＥＦ）が印加されるので、この（Ｖｄａｔａ−ＶＲＥＦ）に対応した信号電流が有機ＥＬ素子１５に流れる。
時刻ｔ１１〜時刻ｔ１２の期間、ゲート−ソース間には、静電保持容量１３の両端電圧である（Ｖｄａｔａ−ＶＲＥＦ）が印加され続け、上記信号電流が流れることにより有機ＥＬ素子１５は発光を持続する。
ｔ１０〜ｔ１２の期間は、全発光画素の発光強度が更新される１フレーム期間に相当し、ｔ１２以降においてもｔ１０〜ｔ１２の期間の動作が繰り返される。
図３Ｂに記載された動作タイミングでは、走査線１７及び１８は連動する。よって、走査線制御回路が簡素になるため回路規模を小さくすることができ、スイッチングトランジスタ３１およびスイッチングトランジスタ３２がｎ（ｐ）型であり、前記スイッチングトランジスタ１９がｐ（ｎ）型である場合には、走査線１７および１８を同一配線として走査線駆動回路４の出力本数を削減できる。
以上のように、本発明の実施の形態２に係る画像表示装置およびその制御方法によれば、駆動トランジスタに流れる電流は常に発光素子経由のみとなるので、電源線及び信号線には定常電流は流れない。よって、駆動トランジスタのゲート−ソース間の電圧を保持する機能を有する静電保持容量の両端電極に、正確な電位を記録することができ、映像信号を反映した高精度な画像表示をすることが可能となる。
（実施の形態３）
本実施の形態における画像表示装置は、マトリクス状に配置された複数の発光画素を備え、各発光画素は、発光素子と、コンデンサと、ゲートが当該コンデンサの第１電極に接続されソースが発光素子に接続された駆動素子と、当該駆動素子のソースと当該コンデンサの第２電極との導通及び非導通を切り換える第３スイッチング素子と、第１参照電源線と当該コンデンサの第１電極との導通及び非導通を切り換える第１スイッチング素子と、データ線と当該コンデンサの第２電極との導通及び非導通を切り換える第２スイッチング素子と、当該コンデンサの第２電極と第２参照電源線との間に接続された第２コンデンサとを備える。以上の構成により、上記コンデンサの両端電極に、信号電圧に対応した正確な電位を保持することが可能となるとともに、第３スイッチング素子のオン・オフ状態によらず安定な発光が実現される。
以下、本発明の実施の形態について、図面を参照しながら説明する。
図８は、本発明の実施の形態３に係る表示部の有する発光画素の回路構成及びその周辺回路との接続を示す図である。同図における発光画素４０は、スイッチングトランジスタ１１、１２及び１９と、静電保持容量１３及び４１と、駆動トランジスタ１４と、有機ＥＬ素子１５と、信号線１６と、走査線１７及び１８と、参照電源線２０と、正電源線２１と、負電源線２２とを備える。また、周辺回路は、走査線駆動回路４と、信号線駆動回路５とを備える。
本実施の形態に係る発光画素４０は、実施の形態１に係る発光画素１０と比較して、静電保持容量１３の電極１３２と参照電源線２０との間に静電保持容量４１が接続されていることのみが構成として異なる。
図８に記載された構成要素について、図２に記載された実施の形態１に係る構成要素と同じ点は説明を省略し、以下、異なる点についてのみ、その接続関係および機能を説明する。
静電保持容量４１は、静電保持容量１３の第２電極である電極１３２と第４電源線である参照電源線２０との間に接続された第２コンデンサである。静電保持容量４１は、まず、定常状態において駆動トランジスタ１４のソース電位を、スイッチングトランジスタ１９が導通している状態で記憶する。その後、スイッチングトランジスタ１９がオフ状態となっても、静電保持容量１３の電極１３２の電位が確定されるので駆動トランジスタ１４のゲート電圧が確定される。一方、駆動トランジスタ１４のソース電位は既に定常状態であるので、静電保持容量４１は、結果的に駆動トランジスタ１４のゲート−ソース間電圧を安定化させる機能を有する。
なお、静電保持容量４１は、スイッチングトランジスタ１２のソース及びドレインの一方が接続されている第１電源線である参照電源線２０と異なる参照電源線に接続されていてもよい。例えば、正電源線ＶＤＤや負電源線ＶＥＥであっても良い。この場合、レイアウトの自由度が向上し、素子間のスペースをより広く確保することが可能になり、歩留まりが向上する。
一方、本実施の形態のように、上記参照電源が共通化されていることにより、参照電源線の本数を削減することができるので、画素回路を簡略化することが可能となる。
次に、本実施の形態に係る画像表示装置の制御方法について図９及び図１０を用いて説明する。
図９は、本発明の実施の形態３に係る画像表示装置の制御方法の動作タイミングチャートである。また、図１０は、本発明の実施の形態３に係る画像表示装置の動作フローチャートである。
まず、時刻ｔ２０において、走査線駆動回路４は、走査線１７の電圧レベルをＬＯＷからＨＩＧＨに変化させ、スイッチングトランジスタ１１及び１２をオン状態とする。このとき、静電保持容量１３の第１電極である電極１３１には参照電源線２０の参照電圧ＶＲＥＦが印加され、第２電極である電極１３２には信号線１６より信号電圧Ｖｄａｔａが印加される（図１０のＳ３１）。つまり、ステップＳ３１では、発光画素４０に印加すべき信号電圧に対応した電荷を静電保持容量１３に保持させる。
時刻ｔ２０〜時刻ｔ２１の期間、走査線１７の電圧レベルがＨＩＧＨであるので、発光画素４０の電極１３２には信号線１６から信号電圧Ｖｄａｔａが印加され、同様に、発光画素４０を含む画素行に属する各発光画素に対し信号電圧が供給される。
この期間において、参照電源線２０には容量性負荷のみが接続されているので、定常電流による電圧降下は発生せず、スイッチングトランジスタ１２のドレイン−ソース間に発生する電位差は、静電保持容量１３の充電が完了した際は０Ｖとなる。信号線１６とスイッチングトランジスタ１１についても同様である。よって、静電保持容量１３の電極１３１及び電極１３２には、それぞれ、信号電圧に対応した正確な電位ＶＲＥＦ及びＶｄａｔａが書き込まれる。
次に、時刻ｔ２１において、走査線駆動回路４は、走査線１７の電圧レベルをＨＩＧＨからＬＯＷに変化させ、スイッチングトランジスタ１１及び１２をオフ状態とする。これにより、静電保持容量１３の電極１３１と参照電源線２０とは非導通となり、かつ、静電保持容量１３の電極１３２と信号線１６とは非導通となる（図１０のＳ３２）。
時刻ｔ２１から微小時間経過したｔ２１’において、走査線駆動回路４は、走査線１８の電圧レベルをＬＯＷからＨＩＧＨに変化させ、スイッチングトランジスタ１９をオン状態とする。これにより、駆動トランジスタ１４のソースと静電保持容量１３の電極１３２とは導通する（図１０のＳ３２）。また、静電保持容量１３の電極１３１は、参照電源線２０と遮断され、電極１３２は信号線１６と遮断されている。よって、駆動トランジスタ１４のゲート電位は変化し、かつ、ゲート−ソース間には、静電保持容量１３の両端電圧である（ＶＲＥＦ−Ｖｄａｔａ）が印加されるので、この（ＶＲＥＦ−Ｖｄａｔａ）に対応した信号電流が有機ＥＬ素子１５に流れる。なお、本実施の形態において、駆動トランジスタ１４のソース電位、正電源線の電圧ＶＤＤ、負電源線の電圧ＶＥＥは、例えば、実施の形態１に記載された電圧値と同様である。
時刻ｔ２１’〜時刻ｔ２２の期間、ゲート−ソース間には、静電保持容量１３の両端電圧である（ＶＲＥＦ−Ｖｄａｔａ）が印加され続け、上記信号電流が流れることにより有機ＥＬ素子１５は発光を持続する。
次に、時刻ｔ２２において、走査線駆動回路４は、走査線１８の電圧レベルをＨＩＧＨからＬＯＷに変化させ、スイッチングトランジスタ１９をオフ状態とする（図１０のＳ３３）。このとき、定常状態であれば、スイッチングトランジスタ１９がオフ状態となっても、駆動トランジスタ１４のソース電位を静電保持容量４１が記憶している。よって、静電保持容量１３の電極１３２の電位が確定され、結果的に電極１３１の電位、つまり駆動トランジスタ１４のゲート電位が安定化される。一方、駆動トランジスタ１４のソース電位は定常状態において一定であるので、駆動トランジスタ１４のゲート−ソース間電圧は安定化される。つまり、定常状態においては、スイッチングトランジスタ１９のオン・オフの状態によらず、上記信号電流が安定化される。
上述した動作により、発光画素４０が１水平期間の時間で定常状態に到達するならば、走査線１８の走査信号波形およびタイミングは、同列で後段の発光画素に接続された走査線１７の走査信号波形およびタイミングと共通化することが可能となる。
図１１は、本発明の実施の形態３に係る表示部における発光画素の変形例を示す回路構成及びその周辺回路との接続を示す図である。同図における発光画素１０Ａは、スイッチングトランジスタ１１Ａ、１２Ａ及び１９Ａと、静電保持容量１３Ａ及び４１Ａと、駆動トランジスタ１４Ａと、有機ＥＬ素子１５Ａと、信号線１６と、走査線１７Ａ及び１７Ｂと、参照電源線２０と、正電源線２１と、負電源線２２とを備える。また、発光画素１０Ｂは、スイッチングトランジスタ１１Ｂ、１２Ｂ及び１９Ｂと、静電保持容量１３Ｂ及び４１Ｂと、駆動トランジスタ１４Ｂと、有機ＥＬ素子１５Ｂと、信号線１６と、走査線１７Ｂ及び１７Ｃと、参照電源線２０と、正電源線２１と、負電源線２２とを備える。また、周辺回路は、走査線駆動回路４と、信号線駆動回路５とを備える。
発光画素１０Ａ及び１０Ｂの回路構成および各回路構成要素の機能は、図８に記載された発光画素４０と同様であるので、説明を省略する。
発光画素１０Ｂは、発光画素１０Ａと同じ画素列で、かつ、発光画素１０Ａの一行後段に配置されている。
発光画素１０Ａに接続された走査線１７Ｂは、発光画素１０Ｂにも接続されている。
次に、本実施の形態に係る画像表示装置の制御方法の変形例について図１２及び図１３を用いて説明する。
図１２は、本発明の実施の形態３に係る画像表示装置における発光画素の制御方法の変形例を示す動作タイミングチャートである。また、図１３は、本発明の実施の形態３に係る画像表示装置の発光画素の変形例を示す動作フローチャートである。
まず、時刻ｔ３０において、走査線駆動回路４は、走査線１７Ａの電圧レベルをＬＯＷからＨＩＧＨに変化させ、スイッチングトランジスタ１１Ａ及び１２Ａをオン状態とする。このとき、静電保持容量１３Ａの第１電極である電極１３１Ａには参照電源線２０の参照電圧ＶＲＥＦが印加され、第２電極である電極１３２Ａには信号線１６より信号電圧ＶAｄａｔａが印加される（図１３のＳ４１）。
時刻ｔ３０〜時刻ｔ３１の期間、走査線１７Ａの電圧レベルがＨＩＧＨであるので、画素Ａである発光画素１０Ａの電極１３２Ａには信号線１６から信号電圧ＶAｄａｔａが印加され、同様に、発光画素１０Ａを含む画素行に属する各発光画素に対し信号電圧が供給される。
この期間において、静電保持容量１３Ａには、信号電圧ＶAｄａｔａに対応した正確な電位が書き込まれる。
次に、時刻ｔ３１において、走査線駆動回路４は、走査線１７Ａの電圧レベルをＨＩＧＨからＬＯＷに変化させ、スイッチングトランジスタ１１Ａ及び１２Ａをオフ状態とする。これにより、静電保持容量１３Ａの電極１３１Ａと参照電源線２０とは非導通となり、かつ、静電保持容量１３Ａの電極１３２Ａと信号線１６とは非導通となる（図１３のＳ４２）。
時刻ｔ３１から微小時間経過したｔ３１’において、走査線駆動回路４は、走査線１７Ｂの電圧レベルをＬＯＷからＨＩＧＨに変化させ、スイッチングトランジスタ１９Ａをオン状態とする。これにより、駆動トランジスタ１４Ａのソースと静電保持容量１３Ａの電極１３２Ａとは導通する（図１３のＳ４２）。また、静電保持容量１３Ａの電極１３１Ａは、参照電源線２０と遮断され、電極１３２Ａは信号線１６と遮断されている。よって、駆動トランジスタ１４Ａのゲート電位は変化し、（ＶＲＥＦ−ＶAｄａｔａ）に対応した信号電流が有機ＥＬ素子１５Ａに流れる。
また、時刻ｔ３１’において、走査線駆動回路４は、走査線１７Ｂの電圧レベルをＬＯＷからＨＩＧＨに変化させることにより、画素Ｂである発光画素１０Ｂにおけるスイッチングトランジスタ１１Ｂ及び１２Ｂをオン状態とする。このとき、静電保持容量１３Ｂの第１電極である電極１３１Ｂには参照電源線２０の参照電圧ＶＲＥＦが印加され、第２電極である電極１３２Ｂには信号線１６より信号電圧ＶBｄａｔａが印加される（図１３のＳ４２）。
時刻ｔ３１〜時刻ｔ３２の期間、走査線１７Ｂの電圧レベルがＨＩＧＨであるので、発光画素１０Ｂの電極１３２Ｂには信号線１６から信号電圧ＶBｄａｔａが印加され、同様に、発光画素１０Ｂを含む画素行に属する各発光画素に対し信号電圧が供給される。
この期間において、静電保持容量１３Ｂには、信号電圧ＶBｄａｔａに対応した正確な電位が書き込まれる。
またこの期間、発光画素１０Ａにおける駆動トランジスタ１４Ａのゲート−ソース間には、静電保持容量１３Ａの両端電圧である（ＶＲＥＦ−ＶAｄａｔａ）が印加され続け、駆動電流が流れることにより有機ＥＬ素子１５Ａは発光を持続する。
次に、時刻ｔ３２において、走査線駆動回路４は、走査線１７Ｂの電圧レベルをＨＩＧＨからＬＯＷに変化させ、スイッチングトランジスタ１９Ａをオフ状態とする（図１３のＳ４３）。このとき、スイッチングトランジスタ１９Ａがオフ状態となっても、駆動トランジスタ１４Ａのソース電位を静電保持容量４１Ａが記憶している。よって、駆動トランジスタ１４Ａのゲート−ソース間電圧は安定化される。つまり、スイッチングトランジスタ１９Ａのオン・オフの状態によらず、発光画素１０Ａの信号電流が安定化される。
また、時刻ｔ３２において、走査線１７Ｂの電圧レベルがＨＩＧＨからＬＯＷに変化することにより、スイッチングトランジスタ１１Ｂ及び１２Ｂがオフ状態となる。これにより、静電保持容量１３Ｂの電極１３１Ｂと参照電源線２０とは非導通となり、かつ、静電保持容量１３Ｂの電極１３２Ｂと信号線１６とは非導通となる（図１３のＳ４３）。
また、時刻ｔ３２から微小時間経過したｔ３２’において、走査線駆動回路４は、走査線１７Ｃの電圧レベルをＬＯＷからＨＩＧＨに変化させ、スイッチングトランジスタ１９Ｂをオン状態とする。これにより、駆動トランジスタ１４Ｂのソースと静電保持容量１３Ｂの電極１３２Ｂとは導通する（図１３のＳ４３）。また、静電保持容量１３Ｂの電極１３１Ｂは、参照電源線２０と遮断され、電極１３２Ｂは信号線１６と遮断されている。よって、駆動トランジスタ１４Ｂのゲート電位は変化し、（ＶＲＥＦ−ＶBｄａｔａ）に対応した駆動電流が有機ＥＬ素子１５Ｂに流れる。
時刻ｔ３２〜時刻ｔ３３の期間、発光画素１０Ｂにおける駆動トランジスタ１４Ｂのゲート−ソース間には、静電保持容量１３Ｂの両端電圧である（ＶＲＥＦ−ＶBｄａｔａ）が印加され続け、駆動電流が流れることにより有機ＥＬ素子１５Ｂは発光を持続する。
次に、時刻ｔ３３において、走査線駆動回路４は、走査線１７Ｃの電圧レベルをＨＩＧＨからＬＯＷに変化させ、スイッチングトランジスタ１９Ｂをオフ状態とする。このとき、スイッチングトランジスタ１９Ｂがオフ状態となっても、駆動トランジスタ１４Ｂのソース電位を静電保持容量４１Ｂが記憶している。よって、駆動トランジスタ１４Ｂのゲート−ソース間電圧は安定化される。つまり、スイッチングトランジスタ１９Ｂのオン・オフの状態によらず、発光画素１０Ｂの信号電流が安定化される。
上述したｔ３０〜ｔ３３の動作を、同列かつ後段である発光画素へと順次繰り返すことにより、一定の遅延時間をもって行毎に発光することが可能となる。
以上のように、第２コンデンサである静電保持容量４１が発光画素１０へ配置されることにより、スイッチングトランジスタ１９のオン・オフ状態によらず安定発光が持続されるので、画素列において隣接する発光画素間で走査線を共用することが可能となる。よって、スイッチングトランジスタを制御する走査線の本数を削減することができるので、画像表示装置としての回路構成を簡略化することが可能となる。また、上記走査信号を出力する駆動回路の簡略化も実現できる。
以上のように、実施の形態１〜３で述べた簡単な画素回路を構成することにより、ソース接地動作するｎ型駆動ＴＦＴのゲート−ソース間に印加すべき電圧を保持するコンデンサの両端電極に、信号電圧に対応した正確な電位を記録することが可能となる。よって、映像信号を反映した高精度な画像表示をすることが可能となる。さらに、上記ｎ型駆動ＴＦＴのソース電位を記憶する第２コンデンサが配置されることにより、当該ｎ型駆動ＴＦＴのゲート−ソース間電圧は安定に保たれるので駆動電流の安定化、つまり安定な発光動作が可能となる。
なお、本発明に係る画像表示装置は、上述した実施の形態に限定されるものではない。実施の形態１〜３およびそれらの変形例における任意の構成要素を組み合わせて実現される別の実施形態や、実施の形態１〜３およびそれらの変形例に対して本発明の主旨を逸脱しない範囲で当業者が思いつく各種変形を施して得られる変形例や、本発明に係る表示装置を内蔵した各種機器も本発明に含まれる。
例えば、実施の形態２および実施の形態３を組み合わせた画素回路も、本発明に含まれる。図１４は、本発明の実施の形態２及び３を組み合わせた発光画素の回路構成及びその周辺回路との接続を示す図である。同図に記載された発光画素５０は、スイッチングトランジスタ１９、３１及び３２と、静電保持容量１３及び５１と、駆動トランジスタ１４と、有機ＥＬ素子１５と、信号線１６と、走査線１７及び１８と、参照電源線２０と、正電源線２１と、負電源線２２とを備える。また、周辺回路は、走査線駆動回路４と、信号線駆動回路５とを備える。
発光画素５０は、図８に記載された実施の形態３に係る発光画素４０と比較して、静電保持容量１３の両端電極へのスイッチングトランジスタの接続のみが構成として異なる。
静電保持容量５１は、静電保持容量１３の電極１３２と参照電源線２０との間に接続された第２コンデンサであり、実施の形態３の発光画素４０の有する静電保持容量４１と同様に、駆動トランジスタ１４のゲート−ソース間電圧を安定化させる機能を有する。
よって発光画素５０の回路構成を有する表示部においても、図１１に記載されたような隣接する発光画素間での走査線の共用化が実現できる。よって、実施の形態３と同様に、スイッチングトランジスタを制御する走査線の本数を削減することができるので、画像表示装置としての回路構成を簡略化することが可能となる。
なお、静電保持容量５１は、スイッチングトランジスタ３２のソース及びドレインの一方が接続されている参照電源線２０と異なる参照電源線に接続されていてもよい。例えば正電源線ＶＤＤや負電源線ＶＥＥであっても良い。この場合、レイアウトの自由度が向上し、素子間のスペースをより広く確保することが可能になり、歩留まりが向上する。
なお、実施の形態１〜３を通じて、スイッチングトランジスタ１２及び３２（第１スイッチング素子）と、スイッチングトランジスタ１１及び３１（第２スイッチング素子）とを同一の走査線１７にて同様に制御したが、当該第１スイッチング素子と当該第２スイッチング素子とをそれぞれ異なる走査線（第１走査線と第２走査線）にて、独立にオン・オフ制御してもよい。この場合、信号線１６から静電保持容量１３（コンデンサ）への信号電圧の印加と、参照電源線２０から静電保持容量１３への参照電圧の印加とが独立にタイミング制御される。これによっても、１フレーム内における発光のＤｕｔｙ制御を実行することが可能となる。
なお、以上述べた実施の形態では、スイッチングトランジスタのゲートの電圧レベルがＨＩＧＨの場合にオン状態になるｎ型トランジスタとして記述しているが、これらをｐ型トランジスタで形成し、走査線の極性を反転させた画像表示装置でも、上述した各実施の形態と同様の効果を奏する。
また、本発明に係る実施の形態では、スイッチングトランジスタは、ゲート、ソース及びドレインを有するＦＥＴであることを前提として説明してきたが、これらのトランジスタには、ベース、コレクタ及びエミッタを有するバイポーラトランジスタが適用されてもよい。この場合にも、本発明の目的が達成され同様の効果を奏する。
また、例えば、本発明に係る表示装置は、図１５に記載されたような薄型フラットＴＶに内蔵される。本発明に係る画像表示装置が内蔵されることにより、映像信号を反映した高精度な画像表示が可能な薄型フラットＴＶが実現される。
本発明は、特に、画素信号電流により画素の発光強度を制御することで輝度を変動させるアクティブ型の有機ＥＬフラットパネルディスプレイに有用である。
１ 画像表示装置
２ 制御回路
３ メモリ
４ 走査線駆動回路
５ 信号線駆動回路
６ 表示部
１０、１０Ａ、１０Ｂ、３０、４０、５０ 発光画素
１１、１１Ａ、１１Ｂ、１２、１２Ａ、１２Ｂ、１９、１９Ａ、１９Ｂ、３１、３２ スイッチングトランジスタ
１３、１３Ａ、１３Ｂ、４１、４１Ａ、４１Ｂ、５１ 静電保持容量
１４、１４Ａ、１４Ｂ 駆動トランジスタ
１５、１５Ａ、１５Ｂ、５０５ 有機ＥＬ素子
１６、５０６ 信号線
１７、１７Ａ、１７Ｂ、１７Ｃ、１８ 走査線
２０ 参照電源線
２１ 正電源線
２２ 負電源線
１３１、１３１Ａ、１３１Ｂ、１３２、１３２Ａ、１３２Ｂ 電極
５００ 画素部
５０１ 第１スイッチング素子
５０２ 第２スイッチング素子
５０３ 容量素子
５０４ ｎ型薄膜トランジスタ（ｎ型ＴＦＴ）
５０７ 第１走査線
５０８ 第２走査線
５０９ 第３スイッチング素子

Claims (5)

  1. 複数の画素部を有する画像表示装置であって、
    前記複数の画素部の中の隣接する第１画素部と第２画素部とは、それぞれ、
    発光素子と、
    電圧を保持する第１コンデンサと、
    ゲート電極が前記第１コンデンサの第１電極に接続され、ソース電極が前記発光素子の第１電極に接続され、前記第１コンデンサに保持された電圧に応じたドレイン電流を前記発光素子に流すことにより前記発光素子を発光させる駆動素子と、
    第１電極が前記第１コンデンサの第２電極に接続された第２コンデンサと、
    前記駆動素子のドレイン電極の電位を決定するための第１電源線と、
    前記発光素子の第２電極に電気的に接続された第２電源線と、
    前記第１コンデンサの第２電極の電圧値を規定する参照電圧を供給する第３電源線と、
    前記第２コンデンサの第２電極の電圧値を規定する第２参照電圧を供給する第４電源線と、
    前記第１コンデンサの第２電極に前記参照電圧を設定するための第１スイッチング素子と、
    前記第１コンデンサの第１電極に信号電圧を供給するデータ線と、
    一方の端子が前記データ線に電気的に接続され、他方の端子が前記第１コンデンサの第１電極に電気的に接続され、前記データ線と前記第１コンデンサの第１電極との導通及び非導通を切り換える第２スイッチング素子と、
    前記発光素子の第１電極と前記第１コンデンサの第２電極とを接続するための第３スイッチング素子と、
    前記第１スイッチング素子を制御する信号を前記第１スイッチング素子に伝達する第１走査線と、
    前記第２スイッチング素子を制御する信号を前記第２スイッチング素子に伝達する第２走査線と、
    前記第３スイッチング素子を制御する信号を前記第３スイッチング素子に伝達する第３走査線と、を備え、
    前記画像表示装置は、
    前記第１走査線を介して前記第１スイッチング素子に接続され、前記第２走査線を介して前記第２スイッチング素子に接続され、前記第３走査線を介して前記第３スイッチング素子に接続され、前記第１スイッチング素子、前記第２スイッチング素子及び前記第３スイッチング素子を制御する駆動回路を備え、
    前記駆動回路は、
    前記第３スイッチング素子をＯＦＦ状態にした後に、前記第１スイッチング素子をＯＮ状態にし、前記第２スイッチング素子をＯＮ状態にして前記信号電圧に対応する電圧を前記第１コンデンサに保持させ、
    前記信号電圧に対応する電圧が前記第１コンデンサに保持された後、前記第１スイッチング素子をＯＦＦ状態にし、前記第２スイッチング素子をＯＦＦ状態にした後に、前記第３スイッチング素子をＯＮ状態にさせ、
    前記第１画素部に含まれる前記第１走査線と、前記第１画素部に含まれる前記第２走査線と、前記第２画素部に含まれる前記第３走査線とは、前記駆動回路からの共通の走査線から分岐している
    画像表示装置。
  2. 前記発光素子の第１電極はアノード電極であり、前記発光素子の第２電極はカソード電極であり、
    前記第１電源線の電圧は、前記第２電源線の電圧より高く、前記第１電源線から前記第２電源線に向けて電流が流れる
    請求項１に記載の画像表示装置。
  3. 前記第３電源線と前記第４電源線とは共通の電源線である
    請求項１に記載の画像表示装置。
  4. 前記第３電源線と前記第４電源線とは別個の電源線である
    請求項１に記載の画像表示装置。
  5. 前記発光素子は、有機ＥＬ発光素子である
    請求項１〜請求項４のうちいずれか１項に記載の画像表示装置。
JP2011083207A 2008-10-07 2011-04-04 画像表示装置およびその制御方法 Expired - Fee Related JP5555656B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011083207A JP5555656B2 (ja) 2008-10-07 2011-04-04 画像表示装置およびその制御方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008261029 2008-10-07
JP2008261029 2008-10-07
JP2011083207A JP5555656B2 (ja) 2008-10-07 2011-04-04 画像表示装置およびその制御方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2010513522A Division JP4719821B2 (ja) 2008-10-07 2009-10-06 画像表示装置およびその制御方法

Publications (2)

Publication Number Publication Date
JP2011164641A JP2011164641A (ja) 2011-08-25
JP5555656B2 true JP5555656B2 (ja) 2014-07-23

Family

ID=42100388

Family Applications (4)

Application Number Title Priority Date Filing Date
JP2010513522A Active JP4719821B2 (ja) 2008-10-07 2009-10-06 画像表示装置およびその制御方法
JP2011083207A Expired - Fee Related JP5555656B2 (ja) 2008-10-07 2011-04-04 画像表示装置およびその制御方法
JP2011083208A Pending JP2011175274A (ja) 2008-10-07 2011-04-04 画像表示装置およびその制御方法
JP2011083209A Pending JP2011175275A (ja) 2008-10-07 2011-04-04 画像表示装置およびその制御方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2010513522A Active JP4719821B2 (ja) 2008-10-07 2009-10-06 画像表示装置およびその制御方法

Family Applications After (2)

Application Number Title Priority Date Filing Date
JP2011083208A Pending JP2011175274A (ja) 2008-10-07 2011-04-04 画像表示装置およびその制御方法
JP2011083209A Pending JP2011175275A (ja) 2008-10-07 2011-04-04 画像表示装置およびその制御方法

Country Status (6)

Country Link
US (3) US8018404B2 (ja)
EP (2) EP2226786B1 (ja)
JP (4) JP4719821B2 (ja)
KR (1) KR101091439B1 (ja)
CN (1) CN101842829B (ja)
WO (1) WO2010041426A1 (ja)

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5359141B2 (ja) * 2008-02-06 2013-12-04 セイコーエプソン株式会社 電気光学装置、その駆動方法、電子機器
EP2226786B1 (en) * 2008-10-07 2016-04-13 Joled Inc. Image display device and method of controlling the same
EP2477175B1 (en) * 2009-09-08 2015-11-04 Joled Inc. Display panel device and control method thereof
JP5501364B2 (ja) 2009-12-09 2014-05-21 パナソニック株式会社 表示装置及びその制御方法
KR101142660B1 (ko) * 2010-02-09 2012-05-03 삼성모바일디스플레이주식회사 화소 및 이를 이용한 유기전계발광 표시장치
KR101596978B1 (ko) * 2010-04-05 2016-02-23 가부시키가이샤 제이올레드 유기 ｅｌ 표시 장치 및 그 제어 방법
CN102687192B (zh) * 2010-09-06 2014-10-22 松下电器产业株式会社 显示装置及其驱动方法
KR101809293B1 (ko) 2010-09-06 2017-12-14 가부시키가이샤 제이올레드 표시 장치 및 그 제어 방법
KR101319702B1 (ko) * 2010-09-06 2013-10-29 파나소닉 주식회사 표시 장치 및 그 제어 방법
KR101291433B1 (ko) * 2010-09-06 2013-07-30 파나소닉 주식회사 표시 장치 및 그 구동 방법
CN102576513B (zh) * 2010-09-06 2014-11-12 松下电器产业株式会社 显示装置及其控制方法
JP5779582B2 (ja) * 2011-07-25 2015-09-16 株式会社Ｊｏｌｅｄ 表示装置
CN103038811B (zh) 2011-08-09 2016-03-09 株式会社日本有机雷特显示器 显示装置
CN103069477B (zh) * 2011-08-09 2016-03-09 株式会社日本有机雷特显示器 图像显示装置
WO2013021417A1 (ja) * 2011-08-09 2013-02-14 パナソニック株式会社 表示装置
JP5832399B2 (ja) 2011-09-16 2015-12-16 株式会社半導体エネルギー研究所 発光装置
JP5927484B2 (ja) * 2011-11-10 2016-06-01 株式会社Ｊｏｌｅｄ 表示装置及びその制御方法
US9454932B2 (en) 2011-11-24 2016-09-27 Joled Inc. Display device and method of controlling the same
WO2013076774A1 (ja) * 2011-11-24 2013-05-30 パナソニック株式会社 表示装置及びその制御方法
KR101399159B1 (ko) * 2011-12-01 2014-05-28 엘지디스플레이 주식회사 유기발광 표시장치
CN104115212B (zh) 2012-02-08 2017-02-22 株式会社日本有机雷特显示器 El显示装置及其制造方法
JP6128738B2 (ja) * 2012-02-28 2017-05-17 キヤノン株式会社 画素回路及びその駆動方法
US9679518B2 (en) 2012-05-15 2017-06-13 Joled Inc. Display device
WO2013171938A1 (ja) * 2012-05-16 2013-11-21 パナソニック株式会社 表示装置
KR20130140445A (ko) * 2012-06-14 2013-12-24 삼성디스플레이 주식회사 표시장치, 전원제어장치 및 그 구동 방법
CN103198794B (zh) * 2013-03-29 2015-12-02 京东方科技集团股份有限公司 像素电路及其驱动方法、有机发光显示面板及显示装置
CN103310732B (zh) * 2013-06-09 2015-06-03 京东方科技集团股份有限公司 一种像素电路及其驱动方法、显示装置
TWI534789B (zh) * 2013-09-13 2016-05-21 國立交通大學 一種主動矩陣顯示器裝置的畫素電路及其驅動方法
CN104680968B (zh) * 2013-11-27 2017-08-29 北京大学深圳研究生院 像素电路及其显示装置和一种像素电路驱动方法
KR102296945B1 (ko) * 2014-07-04 2021-09-01 엘지디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
CN104318897B (zh) * 2014-11-13 2017-06-06 合肥鑫晟光电科技有限公司 一种像素电路、有机电致发光显示面板及显示装置
KR102333868B1 (ko) * 2014-12-10 2021-12-07 엘지디스플레이 주식회사 Oled 표시 장치
CN104409047B (zh) * 2014-12-18 2017-01-18 合肥鑫晟光电科技有限公司 像素驱动电路、像素驱动方法和显示装置
CN104882099B (zh) * 2015-06-10 2017-08-25 京东方科技集团股份有限公司 一种像素驱动电路、阵列基板和显示装置
TWI569252B (zh) * 2015-11-27 2017-02-01 友達光電股份有限公司 像素驅動電路及其驅動方法
KR102621678B1 (ko) * 2016-09-30 2024-01-09 삼성디스플레이 주식회사 표시 장치 및 그의 제조방법
CN109461424A (zh) * 2019-01-21 2019-03-12 惠科股份有限公司 一种显示面板的驱动电路、驱动方法及显示装置
CN110061035A (zh) * 2019-04-24 2019-07-26 合肥京东方卓印科技有限公司 阵列基板及显示装置

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001083924A (ja) * 1999-09-08 2001-03-30 Matsushita Electric Ind Co Ltd 電流制御型発光素子の駆動回路および駆動方法
KR20030038522A (ko) 2001-11-09 2003-05-16 산요 덴키 가부시키가이샤 광학 소자의 휘도 데이터를 초기화하는 기능을 갖는 표시장치
JP2003208127A (ja) * 2001-11-09 2003-07-25 Sanyo Electric Co Ltd 表示装置
JP3800404B2 (ja) 2001-12-19 2006-07-26 株式会社日立製作所 画像表示装置
JP3901105B2 (ja) * 2003-02-14 2007-04-04 ソニー株式会社 画素回路、表示装置、および画素回路の駆動方法
JP4484451B2 (ja) * 2003-05-16 2010-06-16 奇美電子股▲ふん▼有限公司 画像表示装置
JP3772889B2 (ja) 2003-05-19 2006-05-10 セイコーエプソン株式会社 電気光学装置およびその駆動装置
KR101057206B1 (ko) * 2004-04-30 2011-08-16 엘지디스플레이 주식회사 유기발광소자
US20060007070A1 (en) * 2004-06-02 2006-01-12 Li-Wei Shih Driving circuit and driving method for electroluminescent display
JP4645881B2 (ja) * 2004-07-08 2011-03-09 ソニー株式会社 画素回路及、アクティブマトリクス装置及び表示装置
TWI288377B (en) * 2004-09-01 2007-10-11 Au Optronics Corp Organic light emitting display and display unit thereof
KR101057275B1 (ko) * 2004-09-24 2011-08-16 엘지디스플레이 주식회사 유기발광소자
JP2006184576A (ja) 2004-12-27 2006-07-13 Toshiba Matsushita Display Technology Co Ltd 自発光型表示装置及びアレイ基板
JP2006276254A (ja) * 2005-03-28 2006-10-12 Sanyo Electric Co Ltd 発光回路および発光表示装置
JP4752315B2 (ja) * 2005-04-19 2011-08-17 セイコーエプソン株式会社 電子回路、その駆動方法、電気光学装置および電子機器
TWI282537B (en) * 2005-04-21 2007-06-11 Au Optronics Corp Display units
KR101160830B1 (ko) * 2005-04-21 2012-06-29 삼성전자주식회사 표시 장치 및 그 구동 방법
US20070273618A1 (en) 2006-05-26 2007-11-29 Toppoly Optoelectronics Corp. Pixels and display panels
KR101245218B1 (ko) * 2006-06-22 2013-03-19 엘지디스플레이 주식회사 유기발광다이오드 표시소자
JP4887203B2 (ja) 2006-11-14 2012-02-29 三星モバイルディスプレイ株式會社 画素、有機電界発光表示装置、および有機電界発光表示装置の駆動方法
JP2008203655A (ja) * 2007-02-21 2008-09-04 Sony Corp 表示装置及びその駆動方法
KR100926591B1 (ko) 2007-07-23 2009-11-11 재단법인서울대학교산학협력재단 유기 전계 발광 표시 장치
CN101903933B (zh) 2008-01-07 2013-03-27 松下电器产业株式会社 显示装置、电子装置及驱动方法
KR20110011592A (ko) 2008-05-28 2011-02-08 파나소닉 주식회사 표시 장치, 표시 장치의 제조 방법 및 제어 방법
JP5249325B2 (ja) 2008-05-29 2013-07-31 パナソニック株式会社 表示装置およびその駆動方法
CN101809643B (zh) 2008-07-04 2013-06-05 松下电器产业株式会社 显示装置及其控制方法
WO2010001590A1 (ja) 2008-07-04 2010-01-07 パナソニック株式会社 表示装置及びその制御方法
EP2226786B1 (en) 2008-10-07 2016-04-13 Joled Inc. Image display device and method of controlling the same
JP4852660B2 (ja) 2008-12-18 2012-01-11 パナソニック株式会社 有機エレクトロルミネッセンス表示装置及びその製造方法

Also Published As

Publication number Publication date
US8018404B2 (en) 2011-09-13
EP2226786A4 (en) 2010-11-17
EP2226786B1 (en) 2016-04-13
US8248331B2 (en) 2012-08-21
CN101842829A (zh) 2010-09-22
US20110164024A1 (en) 2011-07-07
CN101842829B (zh) 2013-03-06
EP2613305A1 (en) 2013-07-10
KR20100057890A (ko) 2010-06-01
EP2613305B1 (en) 2017-02-22
US8749454B2 (en) 2014-06-10
JP2011175274A (ja) 2011-09-08
US20110285760A1 (en) 2011-11-24
US20100259531A1 (en) 2010-10-14
EP2226786A1 (en) 2010-09-08
JP2011175275A (ja) 2011-09-08
JPWO2010041426A1 (ja) 2012-03-01
KR101091439B1 (ko) 2011-12-07
JP4719821B2 (ja) 2011-07-06
JP2011164641A (ja) 2011-08-25
WO2010041426A1 (ja) 2010-04-15

Similar Documents

Publication Publication Date Title
JP5555656B2 (ja) 画像表示装置およびその制御方法
JP4778115B2 (ja) 画像表示装置
JP5184625B2 (ja) 表示パネル装置及びその制御方法
JP5282146B2 (ja) 表示装置及びその制御方法
KR101809293B1 (ko) 표시 장치 및 그 제어 방법
JP2010249955A (ja) 表示装置
JP5414808B2 (ja) 表示装置およびその駆動方法
JP5284492B2 (ja) 表示装置及びその制御方法
JPWO2013021417A1 (ja) 表示装置
JP5399521B2 (ja) 表示装置およびその駆動方法
JP6142148B2 (ja) 表示装置
JP2007072485A (ja) 電子回路、電気光学装置及び電子機器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120829

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130710

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130723

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130924

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A132

Effective date: 20140204

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140327

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140507

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140602

R151 Written notification of patent or utility model registration

Ref document number: 5555656

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees