JP2008203655A - 表示装置及びその駆動方法 - Google Patents

表示装置及びその駆動方法 Download PDF

Info

Publication number
JP2008203655A
JP2008203655A JP2007041192A JP2007041192A JP2008203655A JP 2008203655 A JP2008203655 A JP 2008203655A JP 2007041192 A JP2007041192 A JP 2007041192A JP 2007041192 A JP2007041192 A JP 2007041192A JP 2008203655 A JP2008203655 A JP 2008203655A
Authority
JP
Japan
Prior art keywords
transistor
current
signal
light emitting
potential
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007041192A
Other languages
English (en)
Inventor
Katsuhide Uchino
勝秀 内野
Tetsuo Yamamoto
哲郎 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2007041192A priority Critical patent/JP2008203655A/ja
Publication of JP2008203655A publication Critical patent/JP2008203655A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Electroluminescent Light Sources (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)

Abstract

【課題】駆動用トランジスタの特性補正機能を備えつつ、低消費電力化の可能な表示装置を提供する。
【解決手段】サンプリング用トランジスタT1は、信号線SLから供給された映像信号の信号電位Vsigをサンプリングして保持容量C1に保持する。駆動用トランジスタT2は、保持された信号電位Vsigに応じて駆動電流を発光素子ELに流す。スイッチングトランジスタT3は、映像信号のサンプリングに先立ってオンし保持容量C1を固定電位Vssに接続して補正動作に必要な電位設定を行う。補助トランジスタT4は、スイッチングトランジスタT3がオンする前にオフし、駆動用トランジスタT2の電流端SをスイッチングトランジスタT3から切り離して、電源Vccから固定電位Vssに向かって貫通電流が流れないようにする。
【選択図】図12

Description

本発明は発光素子を画素に用いたアクティブマトリクス型の表示装置及びその駆動方法に関する。
発光素子として有機ELデバイスを用いた平面自発光型の表示装置の開発が近年盛んになっている。有機ELデバイスは有機薄膜に電界をかけると発光する現象を利用したデバイスである。有機ELデバイスは印加電圧が10V以下で駆動するため低消費電力である。また有機ELデバイスは自ら光を発する自発光素子であるため、照明部材を必要とせず軽量化及び薄型化が容易である。さらに有機ELデバイスの応答速度は数μs程度と非常に高速であるので、動画表示時の残像が発生しない。
有機ELデバイスを画素に用いた平面自発光型の表示装置の中でも、とりわけ駆動素子として薄膜トランジスタを各画素に集積形成したアクティブマトリクス型の表示装置の開発が盛んである。アクティブマトリクス型平面自発光表示装置は、例えば以下の特許文献1ないし5に記載されている。
特開2003−255856 特開2003−271095 特開2004−133240 特開2004−029791 特開2004−093682
図30は従来のアクティブマトリクス型表示装置の一例を示す模式的な回路図である。表示装置は画素アレイ部1と周辺の駆動部とで構成されている。駆動部は水平セレクタ3とライトスキャナ4を備えている。画素アレイ部1は列状の信号線SLと行状の走査線WSを備えている。各信号線SLと走査線WSの交差する部分に画素2が配されている。図では理解を容易にするため、1個の画素2のみを表してある。ライトスキャナ4はシフトレジスタを備えており、外部から供給されるクロック信号ckに応じて動作し同じく外部から供給されるスタートパルスspを順次転送することで、走査線WSに順次制御信号を出力する。水平セレクタ3はライトスキャナ4側の線順次走査に合わせて映像信号を信号線SLに供給する。
画素2はサンプリング用トランジスタT1と駆動用トランジスタT2と保持容量C1と発光素子ELとで構成されている。駆動用トランジスタT2はPチャネル型であり、そのソースは電源ラインに接続し、そのドレインは発光素子ELに接続している。駆動用トランジスタT2のゲートはサンプリング用トランジスタT1を介して信号線SLに接続している。サンプリング用トランジスタT1はライトスキャナ4から供給される制御信号に応じて導通し、信号線SLから供給される映像信号をサンプリングして保持容量C1に書き込む。駆動用トランジスタT2は保持容量C1に書き込まれた映像信号をゲート電圧Vgsとしてそのゲートに受け、ドレイン電流Idsを発光素子ELに流す。これにより発光素子ELは映像信号に応じた輝度で発光する。ゲート電圧Vgsは、ソースを基準にしたゲートの電位を表している。
駆動用トランジスタT2は飽和領域で動作し、ゲート電圧Vgsとドレイン電流Idsの関係は以下の特性式で表される。
Ids=(1/2)μ(W/L)Cox(Vgs−Vth)
ここでμは駆動用トランジスタの移動度、Wは駆動用トランジスタのチャネル幅、Lは同じくチャネル長、Coxは同じくゲート絶縁容量、Vthは同じく閾電圧である。この特性式から明らかなように駆動用トランジスタT2は飽和領域で動作するとき、ゲート電圧Vgsに応じてドレイン電流Idsを供給する定電流源として機能する。
図31は、発光素子ELの電圧/電流特性を示すグラフである。横軸にアノード電圧Vを示し、縦軸に駆動電流Idsをとってある。なお発光素子ELのアノード電圧は駆動用トランジスタT2のドレイン電圧となっている。発光素子ELは電流/電圧特性が経時変化し、特性カーブが時間の経過と共に寝ていく傾向にある。このため駆動電流Idsが一定であってもアノード電圧(ドレイン電圧)Vが変化してくる。その点、図30に示した画素回路2は駆動用トランジスタT2が飽和領域で動作し、ドレイン電圧の変動に関わらずゲートで電圧Vgsに応じた駆動電流Idsを流すことができるので、発光素子ELの特性経時変化に関わらず発光輝度を一定に保つことが可能である。
図32は、従来の画素回路の他の例を示す回路図である。先に示した図30の画素回路と異なる点は、駆動用トランジスタT2がPチャネル型からNチャネル型に変わっていることである。回路の製造プロセス上は、画素を構成する全てのトランジスタをNチャネル型にすることが有利である場合が多い。
しかしながら図32の回路構成では、駆動用トランジスタT2がNチャネル型であるため、そのドレインが電源ラインに接続する一方、ソースSが発光素子ELのアノードに接続することになる。したがって発光素子ELの特性が経時変化した場合、ソースSの電位に影響が現れるため、Vgsが変動し駆動用トランジスタT2が供給するドレイン電流Idsが経時的に変化してしまう。このため発光素子ELの輝度が経時的に変化するという課題がある。
また駆動用トランジスタT2の閾電圧Vthや移動度μも画素毎にばらつく。これらのパラメータμやVthは前述したトランジスタ特性式に含まれるため、Vgsが一定でもIdsが変化してしまう。これにより画素毎に発光輝度が変化し、解決すべき課題となっている。
上述した従来の技術の課題に鑑み、本発明は発光素子の特性変動、駆動用トランジスタの閾電圧や移動度のばらつきなどの影響を受けることなく、発光輝度の一様な表示装置を提供することを目的とする。特に本発明は、駆動用トランジスタの閾電圧補正機能や移動度補正機能など多様な機能を備えつつ、低消費電力化の可能な表示装置を提供することを目的とする。かかる目的を達成するために以下の手段を講じた。即ち本発明は画素アレイ部とこれを駆動する駆動部とからなり、前記画素アレイ部は、行状の第1走査線、第2走査線及び第3走査線と、列状の信号線と、各第1走査線と各信号線とが交差する部分に配された行列状の画素とを備え、前記駆動部は、行状の第1、第2及び第3走査線に夫々制御信号を出力して画素を行単位で線順次走査するとともに、該線順次走査に合わせて列状の信号線に映像信号の信号電位と基準電位とを供給し、前記画素は、発光素子と、サンプリング用トランジスタと、駆動用トランジスタと、スイッチングトランジスタと、補助トランジスタと、保持容量とを含み、前記サンプリング用トランジスタは、その制御端が該第1走査線に接続し、一対の電流端の一方が該信号線に接続し、他方が該駆動用トランジスタの制御端に接続し、前記駆動用トランジスタは、一対の電流端の一方が電源に接続し、他方が該発光素子に接続し、前記スイッチングトランジスタは、その制御端が第2走査線に接続し、一対の電流端の一方が固定電位に接続し、前記補助トランジスタは、その制御端が第3走査線に接続し、一対の電流端が該駆動用トランジスタの他方の電流端と該スイッチングトランジスタの他方の電流端とに接続し、前記保持容量は、その一端が該駆動用トランジスタの制御端に接続し、その他端が該スイッチングトランジスタの他方の電流端に接続している表示装置であって、前記サンプリング用トランジスタは、該第1走査線から供給された制御信号に応じて導通し、該信号線から供給された映像信号の信号電位をサンプリングして該保持容量に保持し、前記駆動用トランジスタは、該電源から電流の供給を受け該保持された信号電位に応じて駆動電流を該発光素子に流して発光状態にし、前記スイッチングトランジスタは、映像信号のサンプリングに先立って第2走査線から供給される制御信号に応じてオンし該保持容量の他端を固定電位に接続して該発光素子を非発光状態にし、前記補助トランジスタは、該スイッチングトランジスタがオンする前に該第3走査線から供給される制御信号に応じてオフし、該駆動用トランジスタの他方の電流端を該スイッチングトランジスタの他方の電流端から電気的に切り離して、該電源から該固定電位に向かって貫通電流が流れないようにしたことを特徴とする。
一態様では、該発光素子はアノード及びカソードを備えており、該アノードは該駆動用トランジスタの他方の電流端に接続する一方、カソードは所定のカソード電位に接続しており、前記スイッチングトランジスタの一方の電流端が接続している固定電位は、該カソード電位よりも低く設定されている。望ましくは、前記駆動部は閾電圧補正手段を備えており、第1走査線、第2走査線、第3走査線及び信号線を制御して、各画素に含まれる駆動用トランジスタの閾電圧に相当する電圧を保持容量に書き込む補正動作を行い、以って画素間の閾電圧のバラツキをキャンセルする。場合により前記閾電圧補正手段は、映像信号のサンプリングに先行する複数の水平周期に分かれて該補正動作を繰り返し行う。また前記閾電圧補正手段は、該信号線を基準電位とし且つ該サンプリング用トランジスタをオンして該駆動用トランジスタの制御端を基準電位にセットする一方、該スイッチングトランジスタ及び該補助トランジスタをオンして該駆動用トランジスタの他方の電流端を該基準電位に対して閾電圧よりも低い固定電位にセットした後、該スイッチングトランジスタをオフして駆動用トランジスタの閾電圧に相当する電圧を保持容量に書き込む。また前記駆動部はフリッカ防止手段を備えており、第2走査線及び第3走査線を介して該スイッチングトランジスタと補助トランジスタを制御して、一フィールド内で発光素子の発光状態と非発光状態を繰り返し、以って画素アレイ部で構成する画面のフリッカを防止する。
本発明によれば、有機ELデバイスなどの発光素子を画素に用いたアクティブマトリクス型の表示装置において、各画素が駆動用トランジスタの閾電圧補正機能を備えており、望ましくは駆動用トランジスタの移動度補正機能や有機ELデバイスの経時変動補正機能(ブートストラップ機能)も備えており、高品位の画質を得ることができる。この場合、駆動用トランジスタの閾電圧補正機能や移動度補正機能は非発光期間の一部で行われる。これらの補正動作が完了した後発光期間に移行し、発光素子が映像信号に応じた輝度で発光する。その際駆動用トランジスタが発光素子に供給する駆動電流は、予め閾電圧補正機能や移動度補正機能で画素毎のばらつきがキャンセルされており、ユニフォーミティの優れた表示装置が得られる。通常は発光期間中駆動電流が流れ、非発光期間中は駆動電流は流れない。しかしながら非発光期間に行なわれる補正動作の結果、発光には寄与しない貫通電流が画素回路に流れる可能性がある。そこで本発明は特に画素回路に補助トランジスタを組み込むことで、非発光期間中画素回路に一時的に形成される電流路を遮断して、貫通電流が流れないようにしている。これにより必要な補正機能を備えつつ貫通電流が不必要に流れることのない表示装置を提供すことができる。かかる構成により表示装置の高性能化と共に低消費電力化が可能になる。
以下図面を参照して本発明の実施の形態を詳細に説明する。図1は先行開発にかかる表示装置を示すブロック図である。本発明の背景を明らかにし且つ理解を容易にするため、まず先行開発にかかる表示装置を本発明の一部として説明する。図示するように先行開発にかかる表示装置は、基本的に画素アレイ部1とこれを駆動する駆動部とで構成されている。画素アレイ部1は行状の走査線WSと、同じく行状の走査線AZと、列状の信号線SLと、各走査線WSと各信号線SLとが交差する部分に配された行列状の画素2とを備えている。これに対し駆動部は、ライトスキャナ4、補正用スキャナ7及び水平セレクタ3とを含んでいる。ライトスキャナ4は各走査線WSに制御信号を出力して画素2を行単位で線順次走査する。補正用スキャナ7も各走査線AZにそれぞれ制御信号を出力して画素2を行単位で線順次走査する。但しライトスキャナ4と補正用スキャナ7は制御信号を出力するタイミングが異なっている。一方水平セレクタ3は、スキャナ4,7側の線順次走査に合わせて、列状の信号線SLに映像信号の信号電位と基準電位とを供給する。なおライトスキャナ4はシフトレジスタで構成されており、外部から供給されるクロック信号WSckに応じて動作し同じく外部から供給されるスタートパルスWSspを順次転送することで所定の制御信号を各走査線WSに出力している。制御信号の出力タイミングはWSckによって規制され、制御信号の波形はスタートパルスWSspによって規定されている。補正用スキャナ7も同様にシフトレジスタで構成されており、外部から供給されるクロック信号AZckに応じて動作し、同じく外部から供給されるスタートパルスAZspを順次転送することで、所定の波形の制御信号を各走査線AZに出力している。クロック信号WSckとAZckは周期が同じであり、スキャナ4,7は同じ線順次走査タイミングで動作する。
図2は、図1に示した先行開発にかかる表示装置に組み込まれる画素2の構成を示す回路図である。図示するようにこの先行開発にかかる画素2は、基本的に発光素子ELと、サンプリング用トランジスタT1と、駆動用トランジスタT2と、スイッチングトランジスタT3と、保持容量C1とを含む。サンプリング用トランジスタT1は、その制御端(ゲート)が走査線WSに接続し、一対の電流端(ソース及びドレイン)の一方が信号線SLに接続し、他方が駆動用トランジスタT2の制御端(ゲートG)に接続している。駆動用トランジスタT2は、一対の電流端(ソース及びドレイン)の一方(ドレイン)が電源ラインVccに接続し、他方(ソースS)が発光素子ELのアノードに接続している。発光素子ELのカソードは所定のカソード電位Vcatに接続している。スイッチングトランジスタT3は、その制御端(ゲート)が走査線AZに接続し、一対の電流端(ソース及びドレイン)の一方が固定電位Vssに接続し、他方が駆動用トランジスタT2のソースSに接続している。保持容量C1は、その一端が駆動用トランジスタT2の制御端(ゲートG)に接続し、その他端が駆動用トランジスタT2の他方の電流端(ソースS)に接続している。よって保持容量C1はゲートGからスイッチングトランジスタT3を介して固定電位Vssに接続していることになる。
かかる構成において、駆動部側のライトスキャナ4は走査線WSにサンプリング用トランジスタT1を開閉制御するための制御信号を供給する。補正用スキャナ7は走査線AZにスイッチングトランジスタT3を開閉制御するための制御信号を出力する。水平セレクタ3は信号線SLに信号電位Vsigと基準電位Vofsとの間で切り換える映像信号(入力信号)を供給する。この様に走査線WS,AZ及び信号線SLの電位が線順次走査に合わせて変動するが、電源ラインはVccに固定されている。またカソード電位Vcat及び固定電位Vssも一定である。
図3は、図2に示した先行開発にかかる画素の動作説明に供するタイミングチャートである。走査線WS、走査線AZ及び信号線SLの電位変化を時間軸を揃えて示している。サンプリング用トランジスタT1はNチャネル型であり、走査線WSがハイレベルになったときオンする。スイッチングトランジスタT3もNチャネル型であり、走査線AZがハイレベルになったときオンする。一方信号線SLに供給される映像信号は、1水平周期(1H)で信号電位Vsigと基準電位Vofsとの間で切り換える。
このタイミングチャートは、走査線WS、走査線AZ及び信号線SLの電位変化と時間軸を合わせて、駆動用トランジスタT2のゲートG及びソースSの電位変化を表している。ゲートGとソースSとの間の電位差Vgsにしたがって、駆動用トランジスタT2の動作状態を制御している。
図3のタイミングチャートに示すように、画素は前フィールドの発光期間(1)が終わった後、当該フィールドの非発光期間(2)〜(6)に進み、その後当該フィールドの発光期間(7)に入る。この非発光期間(2)〜(6)で、駆動用トランジスタT2のリセット動作(準備動作)、閾電圧補正動作、信号電位の書き込み動作、駆動用トランジスタT2の移動度補正動作などを行う。具体的には準備期間(2)〜(4)で駆動用トランジスタT2のゲートGを基準電位Vofsに初期化する一方、ソースSを固定電位Vssに初期化する。その後閾電圧補正期間(5)で駆動用トランジスタT2の閾電圧Vthに相当する電圧をゲートGとソースSとの間に接続された保持容量C1に書き込む。その後書き込み/移動度補正期間(6)で信号電位Vsigの書き込みと同時に駆動用トランジスタT2の移動度補正動作を行う。
図4〜図11を参照して、図2に示した先行開発にかかる画素回路の動作をさらに詳細に説明する。まず図4に示すように前フィールドの発光期間(1)では、サンプリング用トランジスタT1及びスイッチングトランジスタT3がオフしている。この時駆動用トランジスタT2は飽和領域で動作するように設定されているため、前述のトランジスタ特性式に従って駆動用トランジスタT2はゲート電圧Vgsに応じた駆動電流Idsを発光素子ELに流す。
続いて図5に示すように当該フィールドの準備期間(2)に入ると、スイッチングトランジスタT3をオンして駆動用トランジスタT2のソースSを固定電位Vssにセットする。この時固定電位Vssは発光素子ELの閾電圧Vthelとカソード電位Vcatの和よりも小さく設定されている。即ちVss<Vthel+Vcatに設定されており、発光素子ELは逆バイアス状態に置かれるので駆動電流Idsは流れ込まない。よって発光素子ELは消灯する。点線で示すように駆動用トランジスタT2から供給された出力電流IdsはソースSを通って固定電位Vssに流れる。
続いて図6に示すように準備期間(3)を経て準備期間(4)に進むと、信号線SLの電位がVsigからVofsに切り換えると共に、サンプリング用トランジスタT1をオンして、駆動用トランジスタT2のゲートGを基準電位Vofsに設定する。この時駆動用トランジスタT2のゲート/ソース間電圧VgsはVofs−Vssという値をとる。ここでVgs=Vofs−Vss>Vthに設定されている。このVofs−Vssが駆動用トランジスタT2の閾電圧Vthよりも大きくないと後続の閾電圧補正動作を正常に行うことができない。但しVgs=Vofs−Vss>Vthであるため、駆動用トランジスタT2はオン状態であり、ドレイン電流Ids´が電源ラインVccから固定電位Vssに向かって流れる。即ち準備期間(2)〜(4)の間、非発光期間であるのにもかかわらず発光に寄与しない貫通電流が電源ラインVccから固定電位Vssに向かって無駄に流れていることになる。しかしながらこの準備期間(2)〜(4)は駆動用トランジスタT2のゲートG及びソースSを閾電圧補正動作に備えて初期化するために必要である。
この後図7に示すように閾電圧補正期間(5)に入ると、スイッチングトランジスタT3をオフしてソースSを固定電位Vssから切り離す。発光素子ELの等価回路は図示するように、ダイオード接続されたトランジスタTelと等価容量Celの並列接続で表される。ここでソースSの電位(即ち発光素子のアノード電位)がカソード電位Vcatに発光素子ELの閾電圧Vthelを足した値よりも低い限り、発光素子ELは逆バイアス状態に置かれ、わずかなリーク電流が流れるに過ぎない。よって電源ラインVccから駆動用トランジスタT2を通って供給された電流は、一点差線で示すようにほとんど保持容量C1と等価容量Celを充電するために使われる。
図8は、閾電圧補正期間(5)における、駆動用トランジスタT2のソース電圧の時間的な変化を示すグラフである。グラフから明らかなように、駆動用トランジスタT2のソース電圧は時間の経過と共に固定電位Vssから上昇していく。一定期間後駆動用トランジスタT2のソース電圧はVofs−Vthのレベルに達し、Vgsが丁度Vthになる。この時点で駆動用トランジスタT2がカットオフし、Vthに相当する電圧が駆動用トランジスタT2のソースSとゲートGとの間に配されている保持容量C1に書き込まれる。閾電圧補正動作が完了した時点でも、ソース電圧Vofs−Vthはカソード電位Vcatに発光素子の閾電圧Vthelを足した値よりも低くなっている。
続いて図9に示すように書き込み期間/移動度補正期間(6)に進み、信号線SLを基準電位Vofsから信号電位Vsigに切り換える。信号電位Vsigは階調に応じた電圧となっている。この時点でサンプリング用トランジスタT1はオンしているため、駆動用トランジスタT2のゲートGの電位はVsigとなる。これにより駆動用トランジスタT2がオンし、電源ラインVccから電流が流れるため、ソースSの電位が時間と共に上昇していく。この時点で依然としてソースSの電位が発光素子ELの閾電圧Vthelとカソード電圧Vcatの和を超えていないので、発光素子ELには僅かなリーク電流が流れるだけであり、駆動用トランジスタT2から供給された電流はそのほとんどが保持容量C1と等価容量Celの充電に使用される。この充電過程で前述したようにソースSの電位が上昇していく。
この書き込み期間(6)では既に駆動用トランジスタT2の閾電圧補正動作は完了しているため、駆動用トランジスタT2が供給する電流はその移動度μを反映したものとなる。具体的に言うと駆動用トランジスタT2の移動度μが大きい場合、駆動用トランジスタT2が供給する電流量が大きくなり、ソースSの電位上昇も早い。逆に移動度μが小さいとき駆動用トランジスタT2の電流供給量は小さく、ソースSの電位上昇は遅くなる。この様に駆動用トランジスタT2の出力電流を保持容量C1に負帰還することで、駆動用トランジスタT2のゲート/ソース間電圧Vgsは移動度μを反映した値となり、一定時間経過後には完全に移動度μを補正したVgsの値となる。即ちこの書き込み期間(6)では、駆動用トランジスタT2から流れ出た電流を保持容量C1に負帰還することで、駆動用トランジスタT2の移動度μの補正も同時に行っている。
図10は、移動度補正期間(6)における駆動用トランジスタT2のソース電圧の時間変化を表している。移動度μが大きい場合、実線で示すように駆動用トランジスタT2のソース電圧の上昇分が大きい一方、移動度μが小さい場合点線で示すようにソース電圧の上昇分が少ない。換言すると移動度μが大きいほどVgsの圧縮が強くなるため、駆動用トランジスタの電流供給能力が抑えられることになる。逆に移動度μが小さい場合Vgsに強い圧縮がかからないので、駆動用トランジスタT2の電流供給量に悪い影響はない。この様にして駆動用トランジスタT2の移動度μのばらつきを補正することができる。
最後に図11に示すように当該フィールドの発光期間(7)に入ると、サンプリング用トランジスタT1がオフし、駆動用トランジスタT2のゲートGが信号線SLから切り離される。これによりゲートGの電位の上昇が可能となり、保持容量C1に保持されたVgsの値を一定に保ちつつ、ゲートGの電位上昇に連動してソースSの電位も上昇する。これにより発光素子ELの逆バイアス状態が解消し、駆動用トランジスタT2はVgsに応じたドレイン電流Ids´´を発光素子ELに流す。ソースSの電位は発光素子ELにIds´´という電流が流れる電圧Vxまで上昇し、発光素子ELが発光する。ここで発光素子ELは発光時間が長くなるとその電流/電圧特性は変化する。このためソースSの電位も変化する。しかしながら駆動用トランジスタT2のゲート/ソース間電圧Vgsはブートストラップ動作により一定値に保たれているので、発光素子ELに流れる電流は変化しない。よって発光素子ELの電流/電圧特性が劣化しても、一定電流Idsが常に流れ続け、発光素子ELの輝度が変化することはない。
以上の説明から明らかなように、先行開発にかかる表示装置は、動作の関係上非発光期間にスイッチングトランジスタT3をオンする必要がある。スイッチングトランジスタT3がオンすることで、非発光期間に関わらず、電源Vccから固定電位Vssに貫通電流が流れてしまう。これにより、電力が無駄に消費されるという問題がある。ラスタ画面では、フィールド当たりの発光期間と非発光期間の割合に応じて画面輝度を調整することがある。この様な輝度調整方式では非発光状態で画素に電流は流れないことが好ましい。しかしながら先行開発の表示装置は非発光状態でも電流を消費してしまうため、低消費電力化が難しい。
図12は本発明にかかる表示装置の実施形態を示す回路図である。本実施形態は上述した先行開発の表示装置の問題点に対処したものである。理解を容易にするため、図2に示した先行開発にかかる表示装置と対応する部分には対応する参照番号を付してある。異なる点は、駆動用トランジスタT2のソースSとスイッチングトランジスタT3との間に補助トランジスタT4を挿入したことである。またこの補助トランジスタT4のゲートを制御するため、追加の走査線DSとこれを駆動するドライブスキャナ5とを設けている。非発光期間でスイッチングトランジスタT3がオンするとき、予めこれに備えて補助トランジスタT4をオフすることで、電源ラインVccと固定電位Vssを切り離している。これにより非発光期間でVccからVssに貫通電流が流れないようにしている。
引き続き図12を参照して、本発明にかかる表示装置の構成を詳細に説明する。図示するように、本発明にかかる表示装置は、基本的に画素アレイ部1とこれを駆動する駆動部とからなる。画素アレイ部1は、行状の第1走査線WS、第2走査線AZ及び第3走査線DSと、列状の信号線SLと、各第1走査線WSと各信号線SLとが交差する部分に配された行列状の画素2とを備えている。図示を簡略化するため、画素アレイ部1は1個の画素2のみを代表して表している。駆動部は、水平セレクタ3、ライトスキャナ4、ドライブスキャナ5、補正用スキャナ7などで構成されており、行状の走査線WS,AZ,DSにそれぞれ制御信号を出力して画素2を行単位で線順次走査すると共に、この線順次走査に合わせて列状の信号線SLに映像信号の信号電位Vsigと基準電位Vofsとを供給する。
画素2は、発光素子ELと、サンプリング用トランジスタT1と、駆動用トランジスタT2と、スイッチングトランジスタT3と、補助トランジスタT4と、保持容量C1とを含む。サンプリング用トランジスタT1は、その制御端(ゲート)が第1走査線WSに接続し、一対の電流端(ソース及びドレイン)の一方が信号線SLに接続し、他方が駆動用トランジスタの制御端(ゲートG)に接続している。駆動用トランジスタT2は、一対の電流端(ソース及びドレイン)の一方(ドレイン)が電源Vccに接続し、他方(ソースS)が発光素子ELのアノードに接続している。発光素子ELのカソードは所定のカソード電位Vcatに接続している。スイッチングトランジスタT3は、その制御端(ゲート)が第2走査線AZに接続し、一対の電流端(ソース及びドレイン)の一方(ソース)が固定電位Vssに接続している。補助トランジスタT4は、その制御端(ゲート)が第3走査線DSに接続し、一対の電流端(ソース及びドレイン)が駆動用トランジスタT2の他方の電流端(ソースS)とスイッチングトランジスタT3の他方の電流端(ドレイン)とに接続している。保持容量C1は、その一端が駆動用トランジスタT2の制御端(ゲートG)に接続し、その他端がスイッチングトランジスタT3の他方の電流端(ドレイン)に接続している。
かかる構成において、サンプリング用トランジスタT1は、第1走査線WSから供給された制御信号に応じて導通し、信号線SLから供給された映像信号の信号電位Vsigをサンプリングして保持容量C1に保持する。駆動用トランジスタT2は、電源ラインVccから電流の供給を受け保持された信号電位Vsigに応じた駆動電流Idsを発光素子ELに流して発光状態にする。スイッチングトランジスタT3は、映像信号のサンプリングに先立って第2走査線AZから供給される制御信号に応じてオンし保持容量C1の他端を固定電位Vssに接続して発光素子ELを非発光状態にする。補助トランジスタT4は、スイッチングトランジスタT3がオンする前に第3走査線DSから供給される制御信号に応じてオフし、駆動用トランジスタT2の他方の電流端(ソースS)をスイッチングトランジスタT3の他方の電流端(ドレイン)から電気的に切り離して、電源Vccから固定電位Vssに向かって貫通電流が流れないようにする。
発光素子ELはアノード及びカソードを備えており、アノードは駆動用トランジスタT2の他方の電流端(ソースS)に接続する一方、カソードは所定のカソード電位Vcatに接続している。この場合、スイッチングトランジスタT3の一方の電流端(ソース)が接続している固定電位Vssは、カソード電位Vcatよりも低く設定されている。少なくとも固定電位Vssは、カソード電位Vcatに発光素子ELの閾電圧Vthelを足した値よりも低く設定されている。
好ましくは、駆動部に含まれる信号セレクタ3やスキャナ4,5,7がそれらの機能の一部として閾電圧補正手段を構成しており、走査線WS,AZ,DS及び信号線SLを制御して、各画素2に含まれる駆動用トランジスタT2の閾電圧Vthに相当する電圧を保持容量C1に書き込む補正動作を行い、以って画素間の閾電圧のばらつきをキャンセルしている。場合によっては、この閾電圧補正手段は、映像信号のサンプリングに先行する複数の水平周期に分かれて補正動作を繰り返し行っても良い。この場合閾電圧補正手段は、信号線SLを基準電位Vofsとし且つサンプリング用トランジスタT1をオンして駆動用トランジスタT2の制御端(ゲートG)を基準電位Vofsにセットする一方、スイッチングトランジスタT3及び補助トランジスタT4をオンして駆動用トランジスタ2の他方の電流端(ソースS)を基準電位Vofsに対して閾電圧Vthよりも低い固定電位Vssにセットした後、スイッチングトランジスタT3をオフして駆動用トランジスタT2の閾電圧Vthに相当する電圧を保持容量C1に書き込む。
駆動部に含まれるドライブスキャナ5及び補正用スキャナ7はその機能の一部としてフリッカ防止手段を構成することができる。このフリッカ防止手段は、第2走査線DS及び第3走査線AZを介してスイッチングトランジスタT3と補助トランジスタT4を制御して、1フィールド内で発光素子の発光状態と非発光状態を数回繰り返し、以って画素アレイ部1で構成する画面のフリッカを防止することができる。
図13は、図12に示した画素回路の動作説明に供するタイミングチャートである。理解を容易にするため、図3に示したタイミングチャートと同様の表記を採用している。図示するように前フィールドの発光期間(1)が終わった後当該フィールドの非発光期間を経て発光期間(7)に続く。前後の発光期間(1)及び(7)の間に当該フィールドの非発光期間が挿入されている。この基本的なシーケンスは先に説明した先行開発例と同じである。異なる点は、前フィールドの発光期間(1)の最終段階(1a)で補助トランジスタT4をオフすることである。これにより駆動用トランジスタT2のソースSがスイッチングトランジスタT3から切り離される。その後非発光期間の先頭段階(1b)で、スイッチングトランジスタT3をオンする。これにより発光素子ELは非発光状態となる。このとき駆動用トランジスタT2のソースSは補助トランジスタT4によってスイッチングトランジスタT3から切り離されているため、このスイッチングトランジスタT3がオンになっても貫通電流がVccからVssに向かって流れることはない。その後準備期間(2)〜(4)を経て移動度補正期間(5)となり、さらに書き込み/移動度補正期間(6)の後、当フィールドの発光期間(7)に入る。
図14〜図21を参照して、図12に示した画素回路の動作を詳細に説明する。まず図14に示すように前フィールドの発光期間(1)では、補助トランジスタT4のみがオンしており、サンプリング用トランジスタT1及びスイッチングトランジスタT3はオフ状態である。この時駆動用トランジスタT2は飽和領域で動作し、保持容量C1に保持されたゲート電圧Vgsに応じ先のトランジスタ特性式に従って、所定のドレイン電流Idsを発光素子ELに供給している。これにより発光素子ELは映像信号の信号電位Vsigに応じた輝度で発光している。
続いて図15に示すように前フィールドの発光期間(1)の最終段階(1a)で、補助トランジスタT4をオフする。これにより駆動用トランジスタT2のソースSが保持容量C1から切り離されるが、実質的な電流経路に変更はないため、引き続き所定のドレイン電流Idsが発光素子ELに流れ続ける。
次に図16に示すように当該フィールドの非発光期間の先頭段階(1b)で、スイッチングトランジスタT3をオンする。この時保持容量C1の他端Aは固定電位Vssに充電される。保持容量C1の他端AがVssとなることで、この保持容量C1の一端(即ち駆動用トランジスタT2のゲートG)も他端Aの電位変化量と同じ量だけ変化する。他端Aの電位変化によって駆動用トランジスタT2のゲート電位が、発光素子ELの閾電圧Vthelとカソード電位Vcatと駆動用トランジスタT2の閾電圧Vthの和よりも小さくなるため、発光素子ELに電流が供給されなくなり、発光素子ELは消光しそのアノード電位(駆動用トランジスタT2のソース電位)はVcat+Vthelになる。
続いて図17に示すように準備期間(2)になると、再び補助トランジスタT4をオンして、駆動用トランジスタT2のソースSの電位をVssにする。この時もVssがVcat+Vthelよりも低く、発光素子ELは逆バイアス状態で消光したままである。
続いて準備期間(3)で入力信号(映像信号)をVsigからVofsに切り換える。続いて図18に示すように、準備期間(4)に進み、サンプリング用トランジスタT1をオンして駆動用トランジスタT2のゲートGを基準電位Vofsとする。この結果駆動用トランジスタT2のゲート/ソース間電圧はVgs=Vofs−Vssという値を取る。この時Vgs=Vofs−Vssが駆動用トランジスタT2の閾電圧Vthよりも大きくなるように設定することで、後続の閾電圧補正動作の準備を完了する。
この後図19に示すように閾電圧補正期間(5)に入ると、スイッチングトランジスタT3をオフしてソースSを固定電位Vssから切り離す。発光素子ELの等価回路は図示するように、ダイオード接続されたトランジスタTelと等価容量Celの並列接続で表される。ここでソースSの電位(即ち発光素子のアノード電位)がカソード電位Vcatに発光素子ELの閾電圧Vthelを足した値よりも低い限り、発光素子ELは逆バイアス状態に置かれ、わずかなリーク電流が流れるに過ぎない。よって電源ラインVccから駆動用トランジスタT2を通って供給された電流は、一点差線で示すようにほとんど保持容量C1と等価容量Celを充電するために使われる。これにより駆動用トランジスタT2のソース電圧は時間の経過と共に固定電位Vssから上昇していく。一定期間後駆動用トランジスタT2のソース電圧はVofs−Vthのレベルに達し、Vgsが丁度Vthになる。この時点で駆動用トランジスタT2がカットオフし、Vthに相当する電圧が駆動用トランジスタT2のソースSとゲートGとの間に配されている保持容量C1に書き込まれる。閾電圧補正動作が完了した時点でも、ソース電圧Vofs−Vthはカソード電位Vcatに発光素子の閾電圧Vthelを足した値よりも低くなっている。
続いて図20に示すように書き込み期間/移動度補正期間(6)に進み、信号線SLを基準電位Vofsから信号電位Vsigに切り換える。信号電位Vsigは階調に応じた電圧となっている。この時点でサンプリング用トランジスタT1はオンしているため、駆動用トランジスタT2のゲートGの電位はVsigとなる。これにより駆動用トランジスタT2がオンし、電源ラインVccから電流が流れるため、ソースSの電位が時間と共に上昇していく。この時点で依然としてソースSの電位が発光素子ELの閾電圧Vthelとカソード電圧Vcatの和を超えていないので、発光素子ELには僅かなリーク電流が流れるだけであり、駆動用トランジスタT2から供給された電流はそのほとんどが保持容量C1と等価容量Celの充電に使用される。この充電過程で前述したようにソースSの電位が上昇していく。
この書き込み期間(6)では既に駆動用トランジスタT2の閾電圧補正動作は完了しているため、駆動用トランジスタT2が供給する電流はその移動度μを反映したものとなる。具体的に言うと駆動用トランジスタT2の移動度μが大きい場合、駆動用トランジスタT2が供給する電流量が大きくなり、ソースSの電位上昇も早い。逆に移動度μが小さいとき駆動用トランジスタT2の電流供給量は小さく、ソースSの電位上昇は遅くなる。この様に駆動用トランジスタT2の出力電流を保持容量C1に負帰還することで、駆動用トランジスタT2のゲート/ソース間電圧Vgsは移動度μを反映した値となり、一定時間経過後には完全に移動度μを補正したVgsの値となる。即ちこの書き込み期間(6)では、駆動用トランジスタT2から流れ出た電流を保持容量C1に負帰還することで、駆動用トランジスタT2の移動度μの補正も同時に行っている。
最後に図21に示すように当該フィールドの発光期間(7)に入ると、サンプリング用トランジスタT1がオフし、駆動用トランジスタT2のゲートGが信号線SLから切り離される。これによりゲートGの電位の上昇が可能となり、保持容量C1に保持されたVgsの値を一定に保ちつつ、ゲートGの電位上昇に連動してソースSの電位も上昇する。これにより発光素子ELの逆バイアス状態が解消し、駆動用トランジスタT2はVgsに応じたドレイン電流Ids´´を発光素子ELに流す。ソースSの電位は発光素子ELにIds´´という電流が流れる電圧Vxまで上昇し、発光素子ELが発光する。ここで発光素子ELは発光時間が長くなるとその電流/電圧特性は変化する。このためソースSの電位も変化する。しかしながら駆動用トランジスタT2のゲート/ソース間電圧Vgsはブートストラップ動作により一定値に保たれているので、発光素子ELに流れる電流は変化しない。よって発光素子ELの電流/電圧特性が劣化しても、一定電流Idsが常に流れ続け、発光素子ELの輝度が変化することはない。
以上の説明から明らかなように、本発明にかかる表示装置は、発光期間(1)から非発光期間(1b)に移っても貫通電流が流れることがないので、低消費電力化が実現できる。また発光期間と非発光期間を複数回繰り返すことでフリッカ対策を取ることもできる。具体的には発光期間(1)の最終段階(1a)でまず補助トランジスタT4をオフする。これにより補正済みで且つ信号電位Vsigに応じたVgsがそのまま保持容量C1に保持される。その後非発光期間(1b)でスイッチングトランジスタT3をオンし実際に発光素子ELを消光する。この時点でも保持容量C1に保持されたVgsはそのまま維持される。この後再び発光期間(1)の状態に戻しスイッチングトランジスタT3をオフする。すると画素回路は再び保持容量C1に保持されたVgsに応じて駆動電流Idsを発光素子ELに流すため点灯する。この様に状態(1)、(1a)及び(1b)を繰り返すことで、1フィールド内で発光素子の点灯及び消灯を複数回繰り返すことができ、フリッカ対策になる。
図22は、本発明にかかる表示装置の別の実施形態を示すタイミングチャートである。画素の回路構成自体は図12に示した通りであるが、制御シーケンスが図13のタイミングチャートと異なる。本実施形態は閾電圧補正動作を分割していることに特徴がある。図示するようにスイッチングトランジスタT3をオフして閾電圧補正動作を開始した後、信号線SLが基準電位Vofsにある間にサンプリング用トランジスタT1をオフする。サンプリング用トランジスタT1をオフすると、駆動用トランジスタT2のゲート/ソース間電圧Vgsによって電流が流れてゲートG及びソースSの電位は共に上昇していく。その途中の過程でソースSの電位がVofs−Vth以下のときに信号線SLを再び基準電位Vofsとし且つサンプリング用トランジスタT1をオンすることで、再度閾電圧補正動作を行うことが可能である。本実施形態では閾電圧補正時間を自由に決定することが可能であり、完全に閾電圧補正動作を行うことができる。
本発明にかかる表示装置は、図23に示すような薄膜デバイス構成を有する。本図は、絶縁性の基板に形成された画素の模式的な断面構造を表している。図示するように、画素は、複数の薄膜トランジタを含むトランジスター部(図では1個のTFTを例示)、保持容量などの容量部及び有機EL素子などの発光部とを含む。基板の上にTFTプロセスでトランジスター部や容量部が形成され、その上に有機EL素子などの発光部が積層されている。その上に接着剤を介して透明な対向基板を貼り付けてフラットパネルとしている。
本発明にかかる表示装置は、図24に示すようにフラット型のモジュール形状のものを含む。例えば絶縁性の基板上に、有機EL素子、薄膜トランジスタ、薄膜容量等からなる画素をマトリックス状に集積形成した画素アレイ部を設ける、この画素アレイ部(画素マトリックス部)を囲むように接着剤を配し、ガラス等の対向基板を貼り付けて表示モジュールとする。この透明な対向基板には必要に応じて、カラーフィルタ、保護膜、遮光膜等を設けてももよい。表示モジュールには、外部から画素アレイ部への信号等を入出力するためのコネクタとして例えばFPC(フレキシブルプリントサーキット)を設けてもよい。
以上説明した本発明における表示装置は、フラットパネル形状を有し、様々な電子機器、例えば、デジタルカメラ、ノート型パーソナルコンピューター、携帯電話、ビデオカメラなど、電子機器に入力された、若しくは、電子機器内で生成した映像信号を画像若しくは映像として表示するあらゆる分野の電子機器のディスプレイに適用することが可能である。以下この様な表示装置が適用された電子機器の例を示す。
図25は本発明が適用されたテレビであり、フロントパネル12、フィルターガラス13等から構成される映像表示画面11を含み、本発明の表示装置をその映像表示画面11に用いることにより作製される。
図26は本発明が適用されたデジタルカメラであり、上が正面図で下が背面図である。このデジタルカメラは、撮像レンズ、フラッシュ用の発光部15、表示部16、コントロールスイッチ、メニュースイッチ、シャッター19等を含み、本発明の表示装置をその表示部16に用いることにより作製される。
図27は本発明が適用されたノート型パーソナルコンピュータであり、本体20には文字等を入力するとき操作されるキーボード21を含み、本体カバーには画像を表示する表示部22を含み、本発明の表示装置をその表示部22に用いることにより作製される。
図28は本発明が適用された携帯端末装置であり、左が開いた状態を表し、右が閉じた状態を表している。この携帯端末装置は、上側筐体23、下側筐体24、連結部(ここではヒンジ部)25、ディスプレイ26、サブディスプレイ27、ピクチャーライト28、カメラ29等を含み、本発明の表示装置をそのディスプレイ26やサブディスプレイ27に用いることにより作製される。
図29は本発明が適用されたビデオカメラであり、本体部30、前方を向いた側面に被写体撮影用のレンズ34、撮影時のスタート/ストップスイッチ35、モニター36等を含み、本発明の表示装置をそのモニター36に用いることにより作製される。
先行開発にかかる表示装置の全体構成を示すブロック図である。 同じく先行開発にかかる表示装置の画素構成を示す回路図である。 先行開発にかかる表示装置の動作説明に供するタイミングチャートである。 先行開発にかかる画素の動作説明に供する模式図である。 同じく動作説明に供する模式図である。 同じく動作説明に供する模式図である。 同じく動作説明に供する模式図である。 同じく動作説明に供するグラフである。 同じく動作説明に供する模式図である。 同じく動作説明に供するグラフである。 同じく動作説明に供する模式図である。 本発明にかかる表示装置の実施形態を示す回路図である。 実施形態の動作説明に供するタイミングチャートである。 実施形態の動作説明に供する模式図である。 同じく動作説明に供する模式図である。 同じく動作説明に供する模式図である。 同じく動作説明に供する模式図である。 同じく動作説明に供する模式図である。 同じく動作説明に供する模式図である。 同じく動作説明に供する模式図である。 同じく動作説明に供する模式図である。 本発明にかかる表示装置の別の実施形態を示すタイミングチャートである。 本発明にかかる表示装置のデバイス構成を示す断面図である。 本発明にかかる表示装置のモジュール構成を示す平面図である。 本発明にかかる表示装置を備えたテレビジョンセットを示す斜視図である。 本発明にかかる表示装置を備えたデジタルスチルカメラを示す斜視図である。 本発明にかかる表示装置を備えたノート型パーソナルコンピューターを示す斜視図である。 本発明にかかる表示装置を備えた携帯端末装置を示す模式図である。 本発明にかかる表示装置を備えたビデオカメラを示す斜視図である。 従来の表示装置の一例を示す回路図である。 従来の表示装置の問題点を表すグラフである。 従来の表示装置の別の例を示す回路図である。
符号の説明
1・・・画素アレイ部、2・・・画素、3・・・水平セレクタ、4・・・ライトスキャナ、5・・・ドライブスキャナ、7・・・補正用スキャナ、T1・・・サンプリング用トランジスタ、T2・・・駆動用トランジスタ、T3・・・スイッチングトランジスタ、T4・・・補助トランジスタ、C1・・・保持容量、EL・・・発光素子

Claims (7)

  1. 画素アレイ部とこれを駆動する駆動部とからなり、
    前記画素アレイ部は、行状の第1走査線、第2走査線及び第3走査線と、列状の信号線と、各第1走査線と各信号線とが交差する部分に配された行列状の画素とを備え、
    前記駆動部は、行状の第1、第2及び第3走査線に夫々制御信号を出力して画素を行単位で線順次走査するとともに、該線順次走査に合わせて列状の信号線に映像信号の信号電位と基準電位とを供給し、
    前記画素は、発光素子と、サンプリング用トランジスタと、駆動用トランジスタと、スイッチングトランジスタと、補助トランジスタと、保持容量とを含み、
    前記サンプリング用トランジスタは、その制御端が該第1走査線に接続し、一対の電流端の一方が該信号線に接続し、他方が該駆動用トランジスタの制御端に接続し、
    前記駆動用トランジスタは、一対の電流端の一方が電源に接続し、他方が該発光素子に接続し、
    前記スイッチングトランジスタは、その制御端が第2走査線に接続し、一対の電流端の一方が固定電位に接続し、
    前記補助トランジスタは、その制御端が第3走査線に接続し、一対の電流端が該駆動用トランジスタの他方の電流端と該スイッチングトランジスタの他方の電流端とに接続し、
    前記保持容量は、その一端が該駆動用トランジスタの制御端に接続し、その他端が該スイッチングトランジスタの他方の電流端に接続している表示装置であって、
    前記サンプリング用トランジスタは、該第1走査線から供給された制御信号に応じて導通し、該信号線から供給された映像信号の信号電位をサンプリングして該保持容量に保持し、
    前記駆動用トランジスタは、該電源から電流の供給を受け該保持された信号電位に応じて駆動電流を該発光素子に流して発光状態にし、
    前記スイッチングトランジスタは、映像信号のサンプリングに先立って第2走査線から供給される制御信号に応じてオンし該保持容量の他端を固定電位に接続して該発光素子を非発光状態にし、
    前記補助トランジスタは、該スイッチングトランジスタがオンする前に該第3走査線から供給される制御信号に応じてオフし、該駆動用トランジスタの他方の電流端を該スイッチングトランジスタの他方の電流端から電気的に切り離して、該電源から該固定電位に向かって貫通電流が流れないようにしたことを特徴とする表示装置。
  2. 該発光素子はアノード及びカソードを備えており、該アノードは該駆動用トランジスタの他方の電流端に接続する一方、カソードは所定のカソード電位に接続しており、
    前記スイッチングトランジスタの一方の電流端が接続している固定電位は、該カソード電位よりも低く設定されていることを特徴とする請求項1記載の表示装置。
  3. 前記駆動部は閾電圧補正手段を備えており、第1走査線、第2走査線、第3走査線及び信号線を制御して、各画素に含まれる駆動用トランジスタの閾電圧に相当する電圧を保持容量に書き込む補正動作を行い、以って画素間の閾電圧のバラツキをキャンセルすることを特徴とする請求項1記載の表示装置。
  4. 前記閾電圧補正手段は、映像信号のサンプリングに先行する複数の水平周期に分かれて該補正動作を繰り返し行うことを特徴とする請求項1記載の表示装置。
  5. 前記閾電圧補正手段は、該信号線を基準電位とし且つ該サンプリング用トランジスタをオンして該駆動用トランジスタの制御端を基準電位にセットする一方、該スイッチングトランジスタ及び該補助トランジスタをオンして該駆動用トランジスタの他方の電流端を該基準電位に対して閾電圧よりも低い固定電位にセットした後、該スイッチングトランジスタをオフして駆動用トランジスタの閾電圧に相当する電圧を該保持容量に書き込むことを特徴とする請求項1記載の表示装置。
  6. 前記駆動部はフリッカ防止手段を備えており、第2走査線及び第3走査線を介して該スイッチングトランジスタと補助トランジスタを制御して、一フィールド内で発光素子の発光状態と非発光状態を繰り返し、以って画素アレイ部で構成する画面のフリッカを防止することを特徴とする請求項1記載の表示装置。
  7. 画素アレイ部とこれを駆動する駆動部とからなり、
    前記画素アレイ部は、行状の第1走査線、第2走査線及び第3走査線と、列状の信号線と、各第1走査線と各信号線とが交差する部分に配された行列状の画素とを備え、
    前記駆動部は、行状の第1、第2及び第3走査線に夫々制御信号を出力して画素を行単位で線順次走査するとともに、該線順次走査に合わせて列状の信号線に映像信号の信号電位と基準電位とを供給し、
    前記画素は、発光素子と、サンプリング用トランジスタと、駆動用トランジスタと、スイッチングトランジスタと、補助トランジスタと、保持容量とを含み、
    前記サンプリング用トランジスタは、その制御端が該第1走査線に接続し、一対の電流端の一方が該信号線に接続し、他方が該駆動用トランジスタの制御端に接続し、
    前記駆動用トランジスタは、一対の電流端の一方が電源に接続し、他方が該発光素子に接続し、
    前記スイッチングトランジスタは、その制御端が第2走査線に接続し、一対の電流端の一方が固定電位に接続し、
    前記補助トランジスタは、その制御端が第3走査線に接続し、一対の電流端が該駆動用トランジスタの他方の電流端と該スイッチングトランジスタの他方の電流端とに接続し、
    前記保持容量は、その一端が該駆動用トランジスタの制御端に接続し、その他端が該スイッチングトランジスタの他方の電流端に接続している表示装置の駆動方法であって、
    前記サンプリング用トランジスタが、該第1走査線から供給された制御信号に応じて導通し、該信号線から供給された映像信号の信号電位をサンプリングして該保持容量に保持し、
    前記駆動用トランジスタが、該電源から電流の供給を受け該保持された信号電位に応じて駆動電流を該発光素子に流して発光状態にし、
    前記スイッチングトランジスタが、映像信号のサンプリングに先立って第2走査線から供給される制御信号に応じてオンし該保持容量の他端を固定電位に接続して該発光素子を非発光状態にし、
    前記補助トランジスタが、該スイッチングトランジスタがオンする前に該第3走査線から供給される制御信号に応じてオフし、該駆動用トランジスタの他方の電流端を該スイッチングトランジスタの他方の電流端から電気的に切り離して、該電源から該固定電位に向かって貫通電流が流れないようにしたことを特徴とする表示装置の駆動方法。
JP2007041192A 2007-02-21 2007-02-21 表示装置及びその駆動方法 Pending JP2008203655A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007041192A JP2008203655A (ja) 2007-02-21 2007-02-21 表示装置及びその駆動方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007041192A JP2008203655A (ja) 2007-02-21 2007-02-21 表示装置及びその駆動方法

Publications (1)

Publication Number Publication Date
JP2008203655A true JP2008203655A (ja) 2008-09-04

Family

ID=39781208

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007041192A Pending JP2008203655A (ja) 2007-02-21 2007-02-21 表示装置及びその駆動方法

Country Status (1)

Country Link
JP (1) JP2008203655A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010041426A1 (ja) * 2008-10-07 2010-04-15 パナソニック株式会社 画像表示装置およびその制御方法
WO2010134263A1 (ja) * 2009-05-22 2010-11-25 パナソニック株式会社 表示装置及びその駆動方法
WO2011061798A1 (ja) * 2009-11-19 2011-05-26 パナソニック株式会社 表示パネル装置、表示装置及びその制御方法
JP2017033010A (ja) * 2011-05-13 2017-02-09 株式会社半導体エネルギー研究所 発光装置

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8248331B2 (en) 2008-10-07 2012-08-21 Panasonic Corporation Image display device and method of controlling the same
JP2011164641A (ja) * 2008-10-07 2011-08-25 Panasonic Corp 画像表示装置およびその制御方法
US8749454B2 (en) 2008-10-07 2014-06-10 Panasonic Corporation Image display device and method of controlling the same
JP4719821B2 (ja) * 2008-10-07 2011-07-06 パナソニック株式会社 画像表示装置およびその制御方法
WO2010041426A1 (ja) * 2008-10-07 2010-04-15 パナソニック株式会社 画像表示装置およびその制御方法
US8018404B2 (en) 2008-10-07 2011-09-13 Panasonic Corporation Image display device and method of controlling the same
KR20120022720A (ko) * 2009-05-22 2012-03-12 파나소닉 주식회사 표시 장치 및 그 구동 방법
CN102388414A (zh) * 2009-05-22 2012-03-21 松下电器产业株式会社 显示装置及其驱动方法
WO2010134263A1 (ja) * 2009-05-22 2010-11-25 パナソニック株式会社 表示装置及びその駆動方法
JPWO2010134263A1 (ja) * 2009-05-22 2012-11-08 パナソニック株式会社 表示装置及びその駆動方法
US8633874B2 (en) 2009-05-22 2014-01-21 Panasonic Corporation Display device and method of driving the same
JP5562327B2 (ja) * 2009-05-22 2014-07-30 パナソニック株式会社 表示装置及びその駆動方法
KR101646812B1 (ko) * 2009-05-22 2016-08-08 가부시키가이샤 제이올레드 표시 장치 및 그 구동 방법
US8294701B2 (en) 2009-11-19 2012-10-23 Panasonic Corporation Display panel device, display device, and control method thereof
WO2011061798A1 (ja) * 2009-11-19 2011-05-26 パナソニック株式会社 表示パネル装置、表示装置及びその制御方法
JP2017033010A (ja) * 2011-05-13 2017-02-09 株式会社半導体エネルギー研究所 発光装置

Similar Documents

Publication Publication Date Title
JP5309455B2 (ja) 表示装置及びその駆動方法と電子機器
JP4600780B2 (ja) 表示装置及びその駆動方法
JP5217500B2 (ja) El表示パネルモジュール、el表示パネル、集積回路装置、電子機器及び駆動制御方法
JP4297169B2 (ja) 表示装置及びその駆動方法と電子機器
JP4640449B2 (ja) 表示装置及びその駆動方法と電子機器
JP5194781B2 (ja) 表示装置及びその駆動方法と電子機器
US8138999B2 (en) Display device and electronic apparatus
JP2008233651A (ja) 表示装置及びその駆動方法と電子機器
JP2008233652A (ja) 表示装置及びその駆動方法と電子機器
JP4591511B2 (ja) 表示装置及び電子機器
JP2008286953A (ja) 表示装置及びその駆動方法と電子機器
JP4816653B2 (ja) 表示装置及びその駆動方法と電子機器
JP2008241783A (ja) 表示装置及びその駆動方法と電子機器
JP2008203661A (ja) 表示装置及びその駆動方法
JP4438869B2 (ja) 表示装置及びその駆動方法と電子機器
JP2008203655A (ja) 表示装置及びその駆動方法
KR101502851B1 (ko) 표시장치, 그 표시장치 구동방법 및 전자기기
JP2010091641A (ja) 表示装置及びその駆動方法と電子機器
JP2009103871A (ja) 表示装置及びその駆動方法と電子機器
JP2010091640A (ja) 表示装置及びその駆動方法と電子機器
JP2010039119A (ja) 表示装置及びその駆動方法と電子機器
JP2009288748A (ja) 表示装置及びその駆動方法と電子機器
JP2010122604A (ja) 表示装置及び電子機器
JP2009244481A (ja) 表示装置及びその駆動方法と電子機器

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20090223

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20090223

RD05 Notification of revocation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7425

Effective date: 20090226