JP2010091640A - 表示装置及びその駆動方法と電子機器 - Google Patents
表示装置及びその駆動方法と電子機器 Download PDFInfo
- Publication number
- JP2010091640A JP2010091640A JP2008259163A JP2008259163A JP2010091640A JP 2010091640 A JP2010091640 A JP 2010091640A JP 2008259163 A JP2008259163 A JP 2008259163A JP 2008259163 A JP2008259163 A JP 2008259163A JP 2010091640 A JP2010091640 A JP 2010091640A
- Authority
- JP
- Japan
- Prior art keywords
- potential
- driving transistor
- power supply
- signal
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 11
- 238000005070 sampling Methods 0.000 claims abstract description 61
- 230000008878 coupling Effects 0.000 claims abstract description 33
- 238000010168 coupling process Methods 0.000 claims abstract description 33
- 238000005859 coupling reaction Methods 0.000 claims abstract description 33
- 238000012937 correction Methods 0.000 claims description 111
- 239000003990 capacitor Substances 0.000 claims description 52
- 238000003860 storage Methods 0.000 claims description 17
- 239000011159 matrix material Substances 0.000 claims description 11
- 230000004044 response Effects 0.000 claims description 10
- 230000009471 action Effects 0.000 claims description 4
- 239000008186 active pharmaceutical agent Substances 0.000 abstract description 29
- 238000010586 diagram Methods 0.000 description 27
- 230000008859 change Effects 0.000 description 19
- 239000010409 thin film Substances 0.000 description 8
- 239000000758 substrate Substances 0.000 description 6
- 238000002360 preparation method Methods 0.000 description 5
- 230000008569 process Effects 0.000 description 4
- 239000010408 film Substances 0.000 description 3
- 241000750042 Vini Species 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 230000001771 impaired effect Effects 0.000 description 2
- 101100156795 Drosophila melanogaster Wsck gene Proteins 0.000 description 1
- 206010047571 Visual impairment Diseases 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 230000002123 temporal effect Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Landscapes
- Electroluminescent Light Sources (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of El Displays (AREA)
Abstract
【課題】駆動用トランジスタの閾電圧補正動作を時分割的に行った場合にも、破綻の生じることがない表示装置を提供する。
【解決手段】サンプリング用トランジスタT1は、信号線SLが基準電位Vofsで給電線DS(N)が低電位Vssのとき、駆動用トランジスタT2のゲート・ソース間電圧Vgsを閾電圧Vthを超える電圧にセットする準備動作を行い、続いて給電線DS(N)が高電位Vccになった時、駆動用トランジスタT2のVgsがVthとなるように保持容量C1を放電する補正動作を行い、その後信号電位Vsigを保持容量C1に保持する書込動作を行う。ドライブスキャナ5は、当行の画素2で補正動作から書込動作が行われる間に、前行の給電線DS(N−1)を高電位Vccと第3の電位Vpとの間で切換えて、駆動用トランジスタT2のソースSにカップリング電圧を入れる。
【選択図】図14
【解決手段】サンプリング用トランジスタT1は、信号線SLが基準電位Vofsで給電線DS(N)が低電位Vssのとき、駆動用トランジスタT2のゲート・ソース間電圧Vgsを閾電圧Vthを超える電圧にセットする準備動作を行い、続いて給電線DS(N)が高電位Vccになった時、駆動用トランジスタT2のVgsがVthとなるように保持容量C1を放電する補正動作を行い、その後信号電位Vsigを保持容量C1に保持する書込動作を行う。ドライブスキャナ5は、当行の画素2で補正動作から書込動作が行われる間に、前行の給電線DS(N−1)を高電位Vccと第3の電位Vpとの間で切換えて、駆動用トランジスタT2のソースSにカップリング電圧を入れる。
【選択図】図14
Description
本発明は発光素子を画素に用いたアクティブマトリクス型の表示装置及びその駆動方法に関する。またこのような表示装置を備えた電子機器に関する。
発光素子として有機ELデバイスを用いた平面自発光型の表示装置の開発が近年盛んになっている。有機ELデバイスは有機薄膜に電界をかけると発光する現象を利用したデバイスである。有機ELデバイスは印加電圧が10V以下で駆動するため低消費電力である。また有機ELデバイスは自ら光を発する自発光素子であるため、照明部材を必要とせず軽量化及び薄型化が容易である。さらに有機ELデバイスの応答速度は数μs程度と非常に高速であるので、動画表示時の残像が発生しない。
有機ELデバイスを画素に用いた平面自発光型の表示装置の中でも、とりわけ駆動素子として薄膜トランジスタを各画素に集積形成したアクティブマトリクス型の表示装置の開発が盛んである。アクティブマトリクス型平面自発光表示装置は、例えば以下の特許文献1ないし3に記載されている。
特開2004−295131
特開2006−251631
特開2007−310311
図25は従来のアクティブマトリクス型表示装置の一例を示す模式的な回路図である。表示装置は画素アレイ部1と周辺の駆動部とで構成されている。駆動部は水平セレクタ3とライトスキャナ4を備えている。画素アレイ部1は列状の信号線SLと行状の走査線WSを備えている。各信号線SLと走査線WSの交差する部分に画素2が配されている。図では理解を容易にするため、1個の画素2のみを表してある。ライトスキャナ4はシフトレジスタを備えており、外部から供給されるクロック信号ckに応じて動作し同じく外部から供給されるスタートパルスspを順次転送することで、走査線WSに順次制御信号を出力する。水平セレクタ3はライトスキャナ4側の線順次走査に合わせて映像信号を信号線SLに供給する。
画素2はサンプリング用トランジスタT1と駆動用トランジスタT2と保持容量C1と発光素子ELとで構成されている。駆動用トランジスタT2はPチャネル型であり、その一方の電流端であるソースは電源ラインに接続し、他方の電流端であるドレインは発光素子ELに接続している。駆動用トランジスタT2の制御端であるゲートはサンプリング用トランジスタT1を介して信号線SLに接続している。サンプリング用トランジスタT1はライトスキャナ4から供給される制御信号に応じて導通し、信号線SLから供給される映像信号をサンプリングして保持容量C1に書き込む。駆動用トランジスタT2は保持容量C1に書き込まれた映像信号をゲート電圧Vgsとしてそのゲートに受け、ドレイン電流Idsを発光素子ELに流す。これにより発光素子ELは映像信号に応じた輝度で発光する。ゲート電圧Vgsは、ソースを基準にしたゲートの電位を表している。
駆動用トランジスタT2は飽和領域で動作し、ゲート電圧Vgsとドレイン電流Idsの関係は以下の特性式で表される。
Ids=(1/2)μ(W/L)Cox(Vgs−Vth)2
ここでμは駆動用トランジスタの移動度、Wは駆動用トランジスタのチャネル幅、Lは同じくチャネル長、Coxは同じく単位面積あたりのゲート絶縁膜容量、Vthは同じく閾電圧である。この特性式から明らかなように駆動用トランジスタT2は飽和領域で動作するとき、ゲート電圧Vgsに応じてドレイン電流Idsを供給する定電流源として機能する。
Ids=(1/2)μ(W/L)Cox(Vgs−Vth)2
ここでμは駆動用トランジスタの移動度、Wは駆動用トランジスタのチャネル幅、Lは同じくチャネル長、Coxは同じく単位面積あたりのゲート絶縁膜容量、Vthは同じく閾電圧である。この特性式から明らかなように駆動用トランジスタT2は飽和領域で動作するとき、ゲート電圧Vgsに応じてドレイン電流Idsを供給する定電流源として機能する。
図26は、発光素子ELの電圧/電流特性を示すグラフである。横軸にアノード電圧Vを示し、縦軸に駆動電流Idsをとってある。なお発光素子ELのアノード電圧は駆動用トランジスタT2のドレイン電圧となっている。発光素子ELは電流/電圧特性が経時変化し、特性カーブが時間の経過と共に寝ていく傾向にある。このため駆動電流Idsが一定であってもアノード電圧(ドレイン電圧)Vが変化してくる。その点、図25に示した画素回路2は駆動用トランジスタT2が飽和領域で動作し、ドレイン電圧の変動に関わらずゲートで電圧Vgsに応じた駆動電流Idsを流すことができるので、発光素子ELの特性経時変化に関わらず発光輝度を一定に保つことが可能である。
図27は、従来の画素回路の他の例を示す回路図である。先に示した図25の画素回路と異なる点は、駆動用トランジスタT2がPチャネル型からNチャネル型に変わっていることである。回路の製造プロセス上は、画素を構成する全てのトランジスタをNチャネル型にすることが有利である場合が多い。
図25や図27に示した従来の画素回路は、駆動用トランジスタT2を飽和領域で動作させて、発光素子ELに供給する駆動電流を制御している。しかしながら、駆動用トランジスタとして用いられる薄膜トランジスタは、その閾電圧Vthにばらつきがある。上述のトランジスタ特性式から明らかなように、閾電圧Vthにばらつきがあると、出力電流Idsがばらつくため、画面のユニフォーミティを損なう。このため、従来から各画素内に、駆動用トランジスタの閾電圧補正機能を組み込んだ構成が提案されている。
図25や図27に示した画素回路は、基本的に2個のトランジスタと1個の容量と1個の発光素子とで構成されている。この様に比較的単純な回路構成で、閾電圧補正機能を画素に組み込む場合、信号線の電位や電源電位を切換えながらサンプリング用トランジスタをオンオフ制御する必要があり、動作シーケンスが複雑になる。また画素数が増えて表示動作が高速になると、1回の補正動作では閾電圧補正が完了せず、複数の水平期間に分けて閾電圧補正動作を時分割的に行う必要があり、動作シーケンスが益々複雑化する。
閾電圧補正動作のためのシーケンスが複雑化するにつれ、動作中に破綻が生じる恐れがあり、閾電圧補正が画素によってはうまくかからないことがある。このため画面のユニフォーミティを損なうという課題がある。
上述した従来の技術の課題に鑑み、本発明は閾電圧補正動作を時分割的に行った場合にも、破綻の生じることがない表示装置を提供することを目的とする。かかる目的を達成するために以下の手段を講じた。即ち本発明にかかる表示装置は、画素アレイ部と駆動部とを有する。前記画素アレイ部は、行状に配された走査線と、列状に配された信号線と、各走査線と各信号線とが交差する部分に行列状に配された画素と、該走査線と平行に配された給電線とを備える。前記駆動部は、列状の信号線に基準電位と信号電位とで交互に切り替わる駆動信号を供給する信号セレクタと、行状の走査線に順次制御信号を供給するライトスキャナと、各給電線に第1の電位である高電位と第2の電位である低電位で切り換わる電源電圧を供給するドライブスキャナとを有する。前記画素は、一方の電流端が信号線に接続し制御端が走査線に接続したサンプリング用トランジスタと、ドレイン側となる電流端が給電線に接続しゲートとなる制御端が該サンプリング用トランジスタの他方の電流端に接続した駆動用トランジスタと、該駆動用トランジスタのソース側となる電流端に接続した発光素子と、該駆動用トランジスタのソースとゲートとの間に接続した保持容量と、該駆動用トランジスタのソースと前の行の給電線との間に接続した補助容量とを有する。前記サンプリング用トランジスタは、信号線が基準電位で給電線が低電位のとき、制御信号に応じてオンし該駆動用トランジスタのゲート・ソース間電圧を駆動用トランジスタの閾電圧を超える電圧にセットする準備動作を行い、続いて信号線が基準電位で給電線が高電位のとき、制御信号に応じてオンし該駆動用トランジスタのゲート・ソース間電圧がその閾電圧となるように該保持容量を放電する補正動作を行い、その後、信号線が信号電位で給電線が高電位のとき、制御信号に応じてオンし該信号電位を該保持容量に保持する書込動作を行い、前記ドライブスキャナは、当行の画素で補正動作から書込動作が行われる間に、前行の給電線を高電位と第3の電位との間で切換えて、駆動用トランジスタのソースにカップリング電圧を入れる。
好ましくは、前記サンプリング用トランジスタは、該補正動作を時分割的に複数回繰り返し、前記ドライブスキャナは、少なくとも一回の補正動作の後、前行の給電線を高電位と第3の電位との間で切換えて、駆動用トランジスタのソースにカップリング電圧を印加する。前記ドライブスキャナは、駆動用トランジスタのソースにカップリング電圧を印加して、駆動用トランジスタのゲートとソース間の電圧を閾電圧以下にする。前記ドライブスキャナは、補正動作の後前行の給電線を高電位と第3の電位との間で切換えて、駆動用トランジスタのソースに正のカップリング電圧を印加した後、次の補正動作の開始時においてサンプリング用トランジスタをオンした状態で前行の給電線を第3の電位と高電位との間で切換えて、駆動用トランジスタのソースに負のカップリング電圧を入れる。前記ドライブスキャナは、高電位よりも高い第3の電位を用い、前行の給電線を高電位から第3の電位に切換えて、駆動用トランジスタのソースに正のカップリング電圧を印加した後、前行の給電線を第3の電位から高電位に切換えて駆動用トランジスタのソースに負のカップリング電圧を入れる。
本発明よれば、前行(前段)の給電線(電源ライン)と駆動用トランジスタのソース(即ち発光素子のアノード)との間に補助容量を挿入している。この補助容量を利用することで、時分割的に行う閾電圧補正動作に破綻が生じないようにしている。即ち自段で1回の分割補正動作が終了する前に、前段の電源ラインを正側に変化させることで、駆動用トランジスタのソースに正側のカップリングを入力する。これにより次の分割閾電圧補正動作に入る前に、一旦駆動用トランジスタのゲートソース間電圧を閾電圧より小さくすることができる。前後して2回行われる時分割補正駆動の間に、この様なゲートソース間電圧の圧縮動作を入れることで破綻がなくなり、一連の時分割閾電圧補正動作を正常に行うことが可能になる。この結果各画素において駆動用トランジスタの閾電圧の補正が正常に行えるので、ムラやスジのない均一な画質を得ることが可能である。
以下図面を参照して本発明の実施の形態を詳細に説明する。図1は表示装置の全体構成を示すブロック図である。但しこの表示装置は参考例であって、本発明の基礎になった先行開発にかかるものである。本発明の背景を明らかにし且理解を容易にするため、まずこの参考例を本発明の説明の一部として以下に説明する。図示するように、本表示装置は画素アレイ部1とこれを駆動する駆動部(3,4,5)とからなる。画素アレイ部1は、行状の走査線WSと、列状の信号線SLと、両者が交差する部分に配された行列状の画素2と、各画素2の各行に対応して配された電源ラインである給電線DSとを備えている。駆動部(3,4,5)は、各走査線WSに順次制御信号を供給して画素2を行単位で線順次走査する制御用スキャナ(ライトスキャナ)4と、この線順次走査に合わせて各給電線DSに第1電位と第2電位で切換る電源電圧を供給する電源スキャナ(ドライブスキャナ)5と、この線順次走査に合わせて列状の信号線SLに映像信号となる信号電位と基準電位を供給する信号セレクタ(水平セレクタ)3とを備えている。なおライトスキャナ4は外部から供給されるクロック信号WSckに応じて動作し同じく外部から供給されるスタートパルスWSspを順次転送することで、各走査線WSに制御信号を出力している。ドライブスキャナ5は外部から供給されるクロック信号DSckに応じて動作し、同じく外部から供給されるスタートパルスDSspを順次転送することで、給電線DSの電位を線順次で切換えている。
図2は、図1に示した表示装置に含まれる画素2の具体的な構成を示す回路図である。図示するように本画素回路2は、有機ELデバイスなどで代表される2端子型(ダイオード型)の発光素子ELと、Nチャネル型のサンプリング用トランジスタT1と、同じくNチャネル型の駆動用トランジスタT2と、薄膜タイプの保持容量C1とで構成されている。サンプリング用トランジスタT1はその制御端であるゲートが走査線WSに接続し、その一対の電流端であるソース及びドレインの一方が信号線SLに接続し、他方が駆動用トランジスタT2のゲートGに接続している。駆動用トランジスタT2は、そのソース及びドレインの一方が発光素子ELに接続し、他方が給電線DSに接続している。本形態は駆動用トランジスタT2がNチャネル型であり、その片方の電流端であるドレイン側が給電線DSに接続し、もう片方の電流端であるソースS側が発光素子ELのアノード側に接続している。発光素子ELのカソードは所定のカソード電位Vcatに固定されている。保持容量C1は駆動用トランジスタT2の電流端であるソースSと制御端であるゲートGとの間に接続している。かかる構成を有する画素2に対して、制御用スキャナ(ライトスキャナ)4は、走査線WSを低電位と高電位の間で切り換えることで順次制御信号を出力し、画素2を行単位で線順次走査する。電源スキャナ(ドライブスキャナ)5は、線順次走査に合わせて各給電線DSに第1電位Vccと第2電位Vssで切換る電源電圧を供給している。Vccは高電位で、Vssは低電位である。信号セレクタ(水平セレクタ3)は、線順次走査に合わせて列状の信号線SLに映像信号となる信号電位Vsigと基準電位Vofsを供給している。
かかる構成において、サンプリング用トランジスタT1は、映像信号が基準電位Vofsから信号電位Vsigに立上る第1タイミングの後、制御信号が立上る第2タイミングから制御信号が立下ってオフする第3タイミングまでのサンプリング期間(第2タイミングから第3タイミングまでの間)に、信号電位Vsigをサンプリングして保持容量C1に書き込む。この時同時に駆動用トランジスタT2に流れる電流を保持容量C1に負帰還して駆動用トランジスタT2の移動度μに対する補正を保持容量C1に書き込まれた信号電位にかける。即ち第2タイミングから第3タイミングまでのサンプリング期間が、駆動用トランジスタT2に流れる電流を保持容量C1に負帰還する移動度補正期間にもなっている。
図2に示した画素回路は、上述した移動度補正機能に加え閾電圧補正機能も備えている。即ち電源スキャナ(ドライブスキャナ)5はサンプリング用トランジスタT1が信号電位Vsigをサンプリングする前に、第1タイミングで給電線DSを第1電位Vccから第2電位Vssに切り換える。制御用スキャナ(ライトスキャナ)4は、同じくサンプリング用トランジスタT1が信号電位Vsigをサンプリングする前に、第2タイミングでサンプリング用トランジスタT1を導通させて信号線SLから基準電位Vofsを駆動用トランジスタT2のゲートGに印加すると共に、駆動用トランジスタT2のソースSを第2電位Vssにセットする。電源スキャナ(ドライブスキャナ)5は、第2タイミングの後の第3タイミングで、給電線DSを第2電位Vssから第1電位Vccに切り換えて、駆動用トランジスタT2の閾電圧Vthに相当する電圧を保持容量C1に保持しておく。かかる閾電圧補正機能より、本表示装置は画素毎にばらつく駆動用トランジスタT2の閾電圧Vthの影響をキャンセルすることができる。なお、第1タイミングと第2タイミングの前後は問わない。
図2に示した画素回路2はさらにブートストラップ機能も備えている。即ちライトスキャナ4は、保持容量C1に信号電位Vsigが保持された時点で、サンプリング用トランジスタT1を非導通状態にして駆動用トランジスタT2のゲートGを信号線SLから電気的に切り離し、以って駆動用トランジスタT2のソース電位の変動にゲート電位が連動しゲートGとソースS間の電圧Vgsを一定に維持する。発光素子ELの電流/電圧特性が経時変動しても、ゲート電圧Vgsを一定に維持することができ、輝度の変化が生じない。
図3は、図2に示した画素の動作説明に供するタイミングチャートである。このタイミングチャートは時間軸を共通にして、走査線WSの電位変化、給電線(電源ライン)DSの電位変化、信号線SLの電位変化を表してある。走査線WSの電位変化は制御信号を表し、サンプリング用トランジスタT1の開閉制御を行っている。給電線DSの電位変化は、電源電圧Vcc,Vssの切換えを表している。また信号線SLの電位変化は入力信号の信号電位Vsigと基準電位Vofsの切換えを表している。またこれらの電位変化と並行に、駆動用トランジスタT2のゲートG及びソースSの電位変化も表している。前述したようにゲートGとソースSの電位差がVgsである。
このタイミングチャートは画素の動作の遷移に合わせて期間を(1)〜(7)のように便宜的に区切ってある。当該フィールドに入る直前の期間(1)では発光素子ELが発光状態にある。その後線順次走査の新しいフィールドに入ってまず最初の期間(2)で給電線DSを第1電位Vccから第2電位Vssに切り換える。次の期間(3)に進み入力信号をVsigからVofsに切り換える。さらに次の期間(4)でサンプリング用トランジスタT1をオンする。この期間(2)〜(4)で駆動用トランジスタT2のゲート電圧及びソース電圧を初期化する。その期間(2)〜(4)は閾電圧補正のための準備期間であり、駆動用トランジスタT2のゲートGがVofsに初期化される一方、ソースSがVssに初期化される。続いて閾値補正期間(5)で実際に閾電圧補正動作が行われ、駆動用トランジスタT2のゲートGとソースSとの間に閾電圧Vthに相当する電圧が保持される。実際にはVthに相当する電圧が、駆動用トランジスタT2のゲートGとソースSとの間に接続された保持容量C1に書き込まれることになる。
図3に示した参考例では、閾値補正期間(5)は3回に分けており、時分割的に閾電圧補正動作を行っている。各閾電圧補正期間(5)の間には待機期間(5a)が挿入されている。この様に閾電圧補正期間(5)を分割して閾電圧補正動作を複数回繰り返すことにより、Vthに相当する電圧を保持容量C1に書き込むようにしている。
この後、書込動作期間/移動度補正期間(6)に進む。ここで映像信号の信号電位VsigがVthに足し込まれる形で保持容量C1に書き込まれると共に、移動度補正用の電圧ΔVが保持容量C1に保持された電圧から差し引かれる。この書込み期間/移動度補正期間(6)では、信号線SLが信号電位Vsigにある時間帯にサンプリング用トランジスタT1を導通状態にする必要がある。この後発光期間(7)に進み、信号電位Vsigに応じた輝度で発光素子が発光する。その際信号電位Vsigは閾電圧Vthに相当する電圧と移動度補正用の電圧ΔVとによって調整されているため、発光素子ELの発光輝度は駆動用トランジスタT2の閾電圧Vthや移動度μのばらつきの影響を受けることはない。なお発光期間(7)の最初でブートストラップ動作が行われ、駆動用トランジスタT2のゲートG/ソースS間電圧Vgsを一定に維持したまま、駆動用トランジスタT2のゲート電位及びソース電位が上昇する。
引き続き図4〜図12を参照して、図2に示した画素回路の動作を詳細に説明する。まず図4に示したように発光期間(1)では、電源電位がVccにセットされ、サンプリング用トランジスタT1はオフしている。このとき駆動用トランジスタT2は飽和領域で動作するようにセットされているため、発光素子ELに流れる駆動電流Idsは駆動用トランジスタT2のゲートG/ソースS間に印加される電圧Vgsに応じて、前述したトランジスタ特性式で示される値を取る。
続いて図5に示すように準備期間(2),(3)に入ると給電線(電源ライン)の電位をVssにする。このときVssは発光素子ELの閾電圧Vthelとカソード電圧Vcatの和よりも小さくなるように設定している。即ちVss<Vthel+Vcatであるので、発光素子ELは消灯し、電源ライン側が駆動用トランジスタT2のソースとなる。このとき発光素子ELのアノードはVssに充電される。
さらに図6に示すように次の準備期間(4)に入ると、信号線SLの電位がVofsになる一方サンプリング用トランジスタT1がオンして、駆動用トランジスタT2のゲート電位をVofsとする。この様にして発光時における駆動用トランジスタT2のソースS及びゲートGが初期化され、このときのゲートソース間電圧VgsはVofs−Vssの値となる。Vgs=Vofs−Vssは駆動用トランジスタT2の閾電圧Vthよりも大きな値となるように設定されている。この様にVgs>Vthになるように駆動用トランジスタT2を初期化することで、次に来る閾電圧補正動作の準備が完了する。
続いて図7に示すように閾電圧補正期間(5)に進むと、給電線DS(電源ライン)の電位がVccに戻る。電源電圧をVccとすることで発光素子ELのアノードが駆動用トランジスタT2のソースSとなり、図示のように電流が流れる。このとき発光素子ELの等価回路は図示のようにダイオードTelと容量Celの並列接続で表される。アノード電位(即ちソース電位Vss)がVcat+Vthelよりも低いので、ダイオードTelはオフ状態にあり、そこに流れるリーク電流は駆動用トランジスタT2に流れる電流よりもかなり小さい。よって駆動用トランジスタT2に流れる電流はほとんどが保持容量C1と等価容量Celを充電するために使われる。
図8は図7に示した閾電圧補正期間(5)における駆動用トランジスタT2のソース電圧の時間変化を表している。図示するように、駆動用トランジスタT2のソース電圧(即ち発光素子ELのアノード電圧)は時間と共にVssから上昇する。閾電圧補正期間(5)が経過すると駆動用トランジスタT2はカットオフし、そのソースSとゲートGとの間の電圧VgsはVthとなる。このときソース電位はVofs−Vthで与えられる。この値Vofs−Vthは依然としてVcat+Vthelよりも低くなっていれば、発光素子ELは遮断状態にある。
図8のグラフに示したように、駆動用トランジスタT2のソース電圧は時間と共に上昇していく。しかしながら本例では駆動用トランジスタT2のソース電圧がVofs−Vthに達する前に、1回目の閾電圧補正期間(5)が終わるため、サンプリング用トランジスタT1がオフし、待機期間(5a)に入る。図9はこの待機期間(5a)における画素回路の状態を表している。この1回目の待機期間(5a)では駆動用トランジスタT2のゲートG/ソースS間電圧Vgsは依然としてVthよりも大きいため、図示のように電源Vccから駆動用トランジスタT2を通って保持容量C1に電流が流れる。これにより駆動用トランジスタT2のソース電圧が上昇するが、サンプリング用トランジスタT1がオフでゲートGがハイインピーダンスにあるため、ゲートGの電位もソースSの電位上昇に合わせて上昇していく。即ちこの1回目の待機期間(5a)ではブートストラップ動作で駆動用トランジスタT2のソース電位及びゲート電位が共に上昇していく。このとき発光素子ELには引き続き逆バイアスがかかっているため、発光素子ELが発光することはない。
この後1H経過して再び信号線SLの電位がVofsとなったときサンプリング用トランジスタT1をオンして2回目の閾電圧補正動作を開始する。この後2回目の閾電圧補正期間(5)が経過したら2回目の待機期間(5a)に移る。この様に閾電圧補正期間(5)と待機期間(5a)を繰り返すことで、最終的に駆動用トランジスタT2のゲートG/ソースS間電圧はVthに相当する電圧に達する。このとき駆動用トランジスタT2のソース電位はVofs−Vthで、Vcat+Vthelよりも小さくなっている。
次に図10に示すように信号書込み期間/移動度補正期間(6)に入ると、信号線SLの電位をVofsからVsigに切り換えた後、サンプリング用トランジスタT1をオンする。このとき信号電位Vsigは階調に応じた電圧となっている。駆動用トランジスタT2のゲート電位はサンプリング用トランジスタT1をオンしているためVsigとなる。一方ソース電位は電源Vccから電流が流れるため時間と共に上昇していく。この時点でも駆動用トランジスタT2のソース電位が発光素子ELの閾電圧Vthelとカソード電圧Vcatの和を超えていなければ、駆動用トランジスタT2から流れる電流はもっぱら等価容量Celと保持容量C1の充電に使われる。このとき既に駆動用トランジスタT2の閾電圧補正動作は完了しているため、駆動用トランジスタT2が流す電流は移動度μを反映したものとなる。具体的に言うと移動度μが大きい駆動用トランジスタT2はこのときの電流量が大きく、ソースの電位上昇分ΔVも大きい。逆に移動度μが小さい場合駆動用トランジスタT2の電流量が小さく、ソースの上昇分ΔVは小さくなる。かかる動作により駆動用トランジスタT2のゲート電圧Vgsは移動度μを反映してΔVだけ圧縮され、移動度補正期間(6)が完了した時点で完全に移動度μを補正したVgsが得られる。
図11は、上述した移動度補正期間(6)における駆動用トランジスタT2のソース電圧の時間的な変化を示すグラフである。図示するように駆動用トランジスタT2の移動度が大きいとソース電圧は速く上昇し、それだけVgsが圧縮される。即ち移動度μが大きいとその影響を打ち消すようにVgsが圧縮され、駆動電流が抑制できる。一方移動度μが小さい場合駆動用トランジスタT2のソース電圧はそれほど速く上昇しないので、Vgsも強く圧縮を受けることはない。したがって移動度μが小さい場合、駆動用トランジスタのVgsは小さい駆動能力を補うように大きな圧縮がかからない。
図12は発光期間(7)の動作状態を表している。この発光期間(7)ではサンプリング用トランジスタT1をオフして発光素子ELを発光させる。駆動用トランジスタT2のゲート電圧Vgsは一定に保たれており、駆動用トランジスタT2は前述した特性式に従って一定の電流Ids´を発光素子ELに流す。発光素子ELのアノード電圧(即ち駆動用トランジスタT2のソース電圧)は発光素子ELにIds´という電流が流れるため、Vxまで上昇しこれがVcat+Vthelを超えた時点で発光素子ELが発光する。発光素子ELは発光時間が長くなるとその電流/電圧特性は変化してしまう。そのため図11に示したソースSの電位が変化する。しかしながら駆動用トランジスタT2のゲート電圧Vgsはブートストラップ動作により一定値に保たれているので、発光素子ELに流れる電流Ids´は変化しない。よって発光素子ELの電流/電圧特性が劣化しても、一定の駆動電流Ids´が常に流れていて、発光素子ELの輝度が変化する
図13は上述した参考例にかかる画素回路の動作シーケンスを示すタイミングチャートである。このタイミングチャートは特に時分割閾電圧補正動作で破綻が生じた場合を表している。理解を容易にするため、図3に示した正常時のタイミングチャートと同様の表記を採用している。前述したように、参考例にかかる画素回路は分割閾電圧補正動作を複数回行うことで駆動用トランジスタT2の閾電圧補正を完全に行うことができる。参考例では、一例として分割閾値補正動作を3回行っている。分割閾値補正動作の間の待機期間は、前述の通りサンプリング用トランジスタT1をオフしており、且つ駆動用トランジスタの閾値補正が未だ完全に行われていないので、そのゲートソース間電圧VgsはVthよりも大きい。ここで閾値補正時間が短かったり閾値補正間の待機時間が長かったりすると、一回目の補正動作と二回目の補正動作の間の待機期間(5a)に駆動用トランジスタT2のソースの上昇が大きくなる。その結果、二回目の分割閾値補正動作を行う時に駆動用トランジスタT2のゲートソース間電圧がその閾値電圧Vth未満となってしまい、それ以降閾値補正動作が正常に行われず画にはムラやスジとなって現れるという問題がある。特に高速駆動を行う場合においては1水平期間(1H)の時間が短くなり閾値補正にかける時間も少なくなるためにこの問題は顕著に現れる。
この問題を対策するために閾値補正動作終了時に信号線をVofsからVofsよりも低い電圧であるViniとして駆動用トランジスタのゲートソース間電圧をVth以下とした後、再び閾値補正動作において駆動用トランジスタのゲートにVofsを入力して閾値補正動作を行う方式がある。この方式をとることで待機期間(5a)において駆動用トランジスタのソース電圧が上昇するのを防ぐことができ、次の閾値補正動作開始時における駆動用トランジスタのゲートソース間電圧をVth以上とすることが可能である。しかしながらこの方式では信号線電位のピークが白表示電圧と上記Viniで決定されてしまい、信号セレクタ(信号ドライバ)の耐圧が高くなってしまうという問題がある。一般的にドライバの耐圧が上がるとコストも上がってしまうため、上述した方式では低コストという点で難しい。
図14は、上述した参考例の問題点に対処した本発明の表示装置を表している。理解を容易にするため、図2に示した参考例と対応する部分には対応する参照番号を付してある。図示するように、本表示装置は画素アレイ部1と駆動部とを有する。画素アレイ部1は、行状に配された走査線WSと、列状に配された信号線SLと、各走査線WSと各信号線SLとが交差する部分に行列状に配された画素2と、走査線WSと平行に配された給電線DSとを備えている。
これに対し駆動部は、列状の信号線SLに基準電位Vofsと信号電位Vsigとで交互に切換る駆動信号(映像信号)を入力する信号セレクタ3と、行状の走査線WSに順次制御信号を供給するライトスキャナ4と、各給電線DSに第1電位となる高電位Vccと第2電位となる低電位Vssとで切換る電源電圧を供給するドライブスキャナ5とを有する。
画素2は、一方の電流端が信号線SLに接続し制御端(ゲート)が走査線WSに接続したサンプリング用トランジスタT1と、ドレイン側となる電流端が給電線DS(N)に接続しゲートGとなる制御端がサンプリング用トランジスタT1の他方の電流端に接続した駆動用トランジスタT2と、駆動用トランジスタT2のソースS側となる電流端に接続した発光素子ELと、駆動用トランジスタT2のソースSとゲートGとの間に接続した保持容量C1とを備えている。さらに本発明の特徴事項として、画素2は駆動用トランジスタT2のソースSと前の行の給電線DS(N−1)との間に接続した補助容量Csubを有する。なお図では、当該段(自段)の段番号をNで表し、これより前の行(前段)の段番号をN−1で表してある。
サンプリング用トランジスタT1は、信号線SLが基準電位Vsigで給電線DS(N)が低電位Vssのとき、制御信号に応じてオンし駆動用トランジスタT2のゲートG・ソースS間の電圧Vgsを駆動用トランジスタT2の閾電圧Vthを超える電圧にセットする準備動作を行う。このサンプリング用トランジスタT1は続いて信号線SLが基準電位Vofsで給電線DS(N)が高電位Vccのとき、制御信号に応じて再びオンし駆動用トランジスタT2のゲート電圧Vgsがその閾電圧Vthとなるように保持容量C1を放電する補正動作を行う。このサンプリング用トランジスタT1はその後、信号線SLが信号電位Vsigで給電線DS(N)が高電位Vccのとき、制御信号に応じて再度オンし、信号電位Vsigを保持容量C1に保持する書込動作を行う。
本発明の特徴事項として、ドライブスキャナ5は、当行(N段)の画素2で補正動作から書込動作が行われる間に、前行(N−1段)の給電線DS(N−1)を高電位Vccと第3の電位Vpとの間で切換えて、駆動用トランジスタT2のソースSにカップリング電圧を入れる。具体的には、サンプリング用トランジスタT1は上述した閾電圧補正動作を時分割的に複数回繰り返す。これに応じてドライブスキャナ5は、少なくとも1回の補正動作の後、前行の給電線DS(N−1)を高電位Vssと第3の電位Vpとの間で切換えて、駆動用トランジスタT2のソースにカップリング電圧を印加する。その際、ドライブスキャナ5は、駆動用トランジスタT2のソースSに正のカップリング電圧を印加して、駆動用トランジスタT2のゲートGとソースS間の電圧Vgsを閾電圧Vth以下にする。かかる構成により、前後して時分割的に行われる閾電圧補正動作の間の待機期間で、Vgsを一旦Vthより小さくすることができ、参考例で問題となったような破綻が生じない。
好ましくはドライブスキャナ5は、先の補正動作(1回目の補正動作)の後前行の給電線DS(N−1)を高電位Vccと第3の電位Vpとの間で切換えて、駆動用トランジスタT2のソースSに正のカップリング電圧を印加したあと、次の補正動作(2回目の補正動作)の開始時においてサンプリング用トランジスタT1をオンした状態で前行の給電線DS(N−1)を第3の電位Vpと高電位Vccとの間で切換えて、駆動用トランジスタT2のソースSに負のカップリング電圧を入れる。具体的には、ドライブスキャナ5は、高電位Vccよりも高い第3の電位Vpを用い、前行の給電線DS(N−1)を高電位Vccから第3の電位Vpに切換えて、駆動用トランジスタT2のソースSに正のカップリング電圧を印加したあと、前行の給電線DS(N−1)を第3の電位Vpから高電位Vccに切換えて駆動用トランジスタT2のソースSに負のカップリング電圧を入れる。はじめに正のカップリングを入れることで、1回目の補正動作の後の待機期間でVgsをVthよりも小さく圧縮できる。その後2回目の閾電圧補正動作に入る前に負のカップリング電圧を入れて、Vgsを元に戻してVthより大きくする。これにより2回目の補正動作を正常に行うことができる。1回目と2回目の補正動作の間の待機期間でソース電位が上昇する恐れがなくなり、破綻が生じない。
図15は、図14に示した本発明にかかる画素回路の動作説明に供するタイミングチャートである。このタイミングチャートは時間軸を共通にして、走査線WSの電位変化(即ち当段Nのサンプリング用トランジスタT1のオンオフ変化)、当段と前段の給電線DS(電源ライン(N)及び電源ライン(N1−))の電位変化、信号線SLの電位変化(入力信号のレベル変化)を表してある。またこれらの電位変化と平行に、駆動用トランジスタT2のゲートG及びソースSの電位変化も表している。ゲートGとソースSの電位差がVgsである。
このタイミングチャートは画素の動作のシーケンスに合わせて期間を(1)〜(12)のように便宜的に区切ってある。これらの期間は発光期間(1),(2)と、閾電圧補正準備期間(3)、(4)、(5)、(6)と、時分割的に行われる閾電圧補正期間(7),(8)と、信号書き込み及び移動度補正期間(10)と、次のフィールドの発光期間(12)とを含んでいる。
引き続き図16−1〜図16−12を参照して、本発明にかかる画素回路の動作を詳細に説明する。まず期間(1)では、発光素子ELの発光状態は図16−1のように電源がVccであり、サンプリング用トランジスタT1がオフした状態である。この時駆動用トランジスタT2は飽和領域で動作するように設定されているため、発光素子ELに流れる電流Idsは駆動用トランジスタT2のゲートソース間電圧Vgsに応じて前述したトランジスタ特性式に示される値をとる。
さらに期間(2)で前段が発光状態から非発光状態へ切り替わる時、つまり前段の電源電位がVccからVssへ変化した時、前段の電源電位の変化量がCsubを介して発光素子ELのアノード電極へ入力される(図16−2)。しかしながら駆動用トランジスタT2は飽和領域で動作しており、尚且つサンプリング用トランジスタT1はオフしているため、駆動用トランジスタT2のゲートソース間電圧Vgsはほとんど変化せず、駆動用トランジスタT2に流れる電流は一定となる。よって一定時間経過後、発光素子ELのアノードは前段の電源電位が変化する前の電位に戻る。
次に非発光期間(3)において自段の電源電位をVccからVssへと変化させる(図16−3)。この時、Vssが発光素子ELの閾値Vthelとカソード電圧Vcatの和よりも小さい時、つまりVss < Vthel+Vcatであれば発光素子ELは消光し、電源ラインが駆動用トランジスタT2のソースとなる。この時発光素子ELのアノードはVssに充電される。
さらに期間(4)で信号線の電位がVofsとなった時にサンプリング用トランジスタT1をオンして駆動用トランジスタT2のゲート電位をVofsとする(図16−4)。この時駆動用トランジスタT2のゲートソース間電圧はVofs−Vssという値をとる。この駆動用トランジスタT2のゲートソース間電圧が駆動用トランジスタT2の閾値電圧Vthよりも大きくないと閾値補正動作を行うことができないために、Vofs−Vss>Vthとする必要がある。
駆動用トランジスタT2のゲートにVofsを充電した後、サンプリング用トランジスタT1をオフする。期間(5)でさらに前段の閾値補正動作開始時において前段の電源ラインをVssからVccへと変化させる。この時前段の電源ラインの電位変化が容量Csubを介して発光素子ELのアノードに入力される(図16−5)。この時駆動用トランジスタT2は線形領域で動作しているので、アノードに入力される電位ΔV、駆動用トランジスタT2のゲートに入力される電位ΔV’はCsub、発光素子ELの寄生容量Cel、駆動用トランジスタT2のゲートと発光素子ELのアノード間容量Cgs、保持容量C1、駆動用トランジスタT2のゲートと電源ライン間の容量Cgdで決定される。前段の電源ラインからのカップリングによってアノード電位が変動するが、駆動用トランジスタT2のゲート電位がVofsよりも上昇するため、駆動用トランジスタT2のゲートソース間電圧VgsはVofs−Vssよりも大きくなる。この効果によって駆動用トランジスタT2のオン抵抗が下がるため一定期間経過後、アノード電圧は再びVssとなっている。
そして再びサンプリング用トランジスタT1をオンした後、期間(6)では閾値補正動作において自段の電源ラインをVssからVccへと変化させる。電源電圧をVccとすることで発光素子ELのアノードが駆動用トランジスタT2のソースとなり図16−6のように電流が流れる。発光素子ELの等価回路は図16−6に示されるようにダイオードと容量で表されるため、Vel≦Vcat+Vthel(発光素子ELのリーク電流が駆動用トランジスタT2に流れる電流よりもかなり小さい)である限り、駆動用トランジスタT2の電流はC1とCelを充電するために使われる。この時Velは時間と共に図16−9のように上昇を始める。
さらに期間(7)で閾値補正動作終了前、サンプリング用トランジスタT1がオンしている状態で前段の電源ラインをVccからVpへと変化させる。この時図16−7のようにCsubを介して発光素子ELのアノードにカップリングが入る。この時のカップリング量をδVとし、前段の電源をVpとする直前のアノード電位をVxとすると、前段の電源をVpとした時のアノード電位はVx+δVとなり、駆動用トランジスタT2のゲートソース間電圧VgsはVofs−Vx−δVとなる。ここでδVはC1、Cgs、Cel、Csubで決定される値となる。
以上の動作を行うことで駆動用トランジスタT2のゲートソース間電圧Vgsを小さくすることができる。この動作において、前段の電源からのカップリングによって駆動用トランジスタのVgsがVthよりも小さくなることが好ましいが、これに限定するものではない。本例ではカップリングによってVgsがVth以下になったと仮定して話を進める。前段の電源をVpとした後サンプリング用トランジスタT1をオフする。駆動用トランジスタT2のVgsはVth以下であるので電源から電流はほとんど流れず、駆動用トランジスタT2のソース電圧、ゲート電圧はほとんど変化しないままである。
以上の動作を行うことで駆動用トランジスタT2のゲートソース間電圧Vgsを小さくすることができる。この動作において、前段の電源からのカップリングによって駆動用トランジスタのVgsがVthよりも小さくなることが好ましいが、これに限定するものではない。本例ではカップリングによってVgsがVth以下になったと仮定して話を進める。前段の電源をVpとした後サンプリング用トランジスタT1をオフする。駆動用トランジスタT2のVgsはVth以下であるので電源から電流はほとんど流れず、駆動用トランジスタT2のソース電圧、ゲート電圧はほとんど変化しないままである。
一定時間経過後、期間(8)で信号線電位がVofsとなった時サンプリング用トランジスタT1を再びオンし、前段の電源電位をVpからVccへ戻す(図16−8)。この時のカップリング量はーδVとなり、ELのアノード電圧はVxとなる。駆動用トランジスタT2のゲートソース間電圧はVofs−Vxとなり、再び閾値補正動作が開始する。以上の動作を行うことで閾値補正時間を擬似的に長くすることができる。その後、分割閾値補正動作を継続して行うことで駆動用トランジスタT2のゲートソース間電圧VgsはVthを反映したものとなる。
閾値キャンセル動作終了後、サンプリング用トランジスタT1をオフする。期間(10)で信号線電位がVsigとなった時、サンプリング用トランジスタT1を再度オンする(図16−10)。Vsigは階調に応じた電圧である。駆動用トランジスタT2のゲート電位はサンプリング用トランジスタT1をオンしているためにVsigとなるが、電源から電流が流れるためソース電位は時間とともに上昇してゆく。この時駆動用トランジスタT2のソース電圧が発光素子ELの閾値電圧Vthelとカソード電圧Vcatの和を越えなければ(発光素子ELのリーク電流が駆動用トランジスタT2に流れる電流よりもかなり小さければ)駆動用トランジスタT2の電流はC1とCelを充電するのに使用される。この時駆動用トランジスタT2の閾値補正動作は完了しているため、駆動用トランジスタT2が流す電流は移動度μを反映したものとなる。具体的にいうと移動度が大きいものはこの時の電流量が大きく、ソースの上昇も早い。逆に移動度が小さいものは電流量が小さく、ソースの上昇は遅くなる(図16−11)。これによって駆動用トランジスタT2のゲートソース間電圧は移動度を反映して小さくなり一定時間経過後に完全に移動度を補正するVgsとなる。
最後に期間(12)でサンプリング用トランジスタT1をオフして書き込みが終了し発光素子ELを発光させる。駆動用トランジスタT2のゲートソース間電圧は一定であるので駆動用トランジスタT2は一定電流Ids’を発光素子ELに流し、Velは発光素子ELにIds’という電流が流れる電圧まで上昇し、発光素子ELは発光する(図16−12)。
上記タイミングを採ることで信号線にVofsよりも低い電圧を入力することなしに、換言すれば信号ドライバの耐圧を増やすことなしに正常に閾値補正動作を行うことができ、ムラやシェーディングといった画質劣化は発生しない。さらに前段の電源ラインと駆動用トランジスタT2のソースとの間に容量を形成することができるため、信号書込み時における駆動用トランジスタT2のソース電圧の上昇を小さくすることができ信号電圧の低振幅化、高輝度化が実現できる。
図17は、本発明にかかる表示装置の動作シーケンスの別の例を示すタイミングチャートである。理解を容易にするため、図15に示したタイミングチャートと同様の表記を採用している。本例では閾値補正動作開始時の電源電位をVpとしており、少なくとも1回の分割閾値補正動作時終了前に電源電位をVpからVccへと変化させている。ここでVpはVccよりも小さい値である。また本例では信号書込み時における電源電位VccはVpよりも大きくする必要がある。そうしないと信号書込み終了後サンプリング用トランジスタT1をオフした時に駆動用トランジスタが線形領域に入る恐れがあるからである。
また電源電位VpはVccよりも小さく、閾値補正動作完了時の駆動用トランジスタT2のソース電圧よりも大きくなければならない。つまり、Vp≧Vofs−Vthminとなる。ここでVthminはパネル全体における駆動用トランジスタT2の閾値電圧の最小値である。換言すれば閾値補正動作から信号書込動作までにおいて駆動用トランジスタT2は飽和領域で動作するということである。
本例によって信号線のピーク電圧だけでなく、電源ラインのピーク電圧も下げることができるため、電源ライン制御用スキャナ(ゲートドライバ)の耐圧を下げることができ、更なる低コスト化が実現できる。本例によって、分割閾値補正動作を短くしても閾値補正動作間で駆動用トランジスタに流れる電流を小さくすることができ、正常に閾値補正動作を行うことが可能となる。これによりムラやスジのない均一な画質を得ることが可能となる。
本発明によって、分割閾値補正動作における電源電圧と閾値補正動作間(待機期間)における電源電圧の設定によって分割閾値補正動作を短くしても正常に閾値補正動作を行うことが可能となる。本発明によって、正常に閾値補正動作を行うことができるためムラやスジのない均一な画質を得ることが可能となる。本発明によって、閾値補正動作を短く設定することができるので高速駆動化が可能となる。本発明によって、閾値補正動作を短くしても信号ドライバやゲートドライバの耐圧を上げずに正常に閾値補正動作を行うことができるため、低コスト化が実現できる
本発明にかかる表示装置は、図18に示すような薄膜デバイス構成を有する。本図は、絶縁性の基板に形成された画素の模式的な断面構造を表している。図示するように、画素は、複数の薄膜トランジタを含むトランジスター部(図では1個のTFTを例示)、保持容量などの容量部及び有機EL素子などの発光部とを含む。基板の上にTFTプロセスでトランジスター部や容量部が形成され、その上に有機EL素子などの発光部が積層されている。その上に接着剤を介して透明な対向基板を貼り付けてフラットパネルとしている。
本発明にかかる表示装置は、図19に示すようにフラット型のモジュール形状のものを含む。例えば絶縁性の基板上に、有機EL素子、薄膜トランジスタ、薄膜容量等からなる画素をマトリックス状に集積形成した画素アレイ部を設ける、この画素アレイ部(画素マトリックス部)を囲むように接着剤を配し、ガラス等の対向基板を貼り付けて表示モジュールとする。この透明な対向基板には必要に応じて、カラーフィルタ、保護膜、遮光膜等を設けてももよい。表示モジュールには、外部から画素アレイ部への信号等を入出力するためのコネクタとして例えばFPC(フレキシブルプリントサーキット)を設けてもよい。
以上説明した本発明における表示装置は、フラットパネル形状を有し、様々な電子機器、例えば、デジタルカメラ、ノート型パーソナルコンピューター、携帯電話、ビデオカメラなど、電子機器の本体部に入力された、若しくは、電子機器の本体部内で生成した映像信号を画像若しくは映像として表示するあらゆる分野の電子機器のディスプレイ(表示部)に適用することが可能である。以下この様な表示装置が適用された電子機器の例を示す。
図20は本発明が適用されたテレビであり、フロントパネル12、フィルターガラス13等から構成される映像表示画面11を含み、本発明の表示装置をその映像表示画面11に用いることにより作製される。
図21は本発明が適用されたデジタルカメラであり、上が正面図で下が背面図である。このデジタルカメラは、撮像レンズ、フラッシュ用の発光部15、表示部16、コントロールスイッチ、メニュースイッチ、シャッター19等を含み、本発明の表示装置をその表示部16に用いることにより作製される。
図22は本発明が適用されたノート型パーソナルコンピュータであり、本体20には文字等を入力するとき操作されるキーボード21を含み、本体カバーには画像を表示する表示部22を含み、本発明の表示装置をその表示部22に用いることにより作製される。
図23は本発明が適用された携帯端末装置であり、左が開いた状態を表し、右が閉じた状態を表している。この携帯端末装置は、上側筐体23、下側筐体24、連結部(ここではヒンジ部)25、ディスプレイ26、サブディスプレイ27、ピクチャーライト28、カメラ29等を含み、本発明の表示装置をそのディスプレイ26やサブディスプレイ27に用いることにより作製される。
図24は本発明が適用されたビデオカメラであり、本体部30、前方を向いた側面に被写体撮影用のレンズ34、撮影時のスタート/ストップスイッチ35、モニター36等を含み、本発明の表示装置をそのモニター36に用いることにより作製される。
1・・・画素アレイ部、2・・・画素、3・・・水平セレクタ(信号セレクタ)、4・・・ライトスキャナ、5・・・ドライブスキャナ、T1・・・サンプリング用トランジスタ、T2・・・駆動用トランジスタ、C1・・・保持容量、Csub・・・補助容量、EL・・・発光素子、WS・・・走査線、DS・・・給電線、SL・・・信号線
Claims (7)
- 画素アレイ部と駆動部とを有し、
前記画素アレイ部は、行状に配された走査線と、列状に配された信号線と、各走査線と各信号線とが交差する部分に行列状に配された画素と、該走査線と平行に配された給電線とを備え、
前記駆動部は、列状の信号線に基準電位と信号電位とで交互に切り替わる駆動信号を供給する信号セレクタと、行状の走査線に順次制御信号を供給するライトスキャナと、各給電線に第1の電位である高電位と第2の電位である低電位で切り換わる電源電圧を供給するドライブスキャナとを有し、
前記画素は、一方の電流端が信号線に接続し制御端が走査線に接続したサンプリング用トランジスタと、ドレイン側となる電流端が給電線に接続しゲートとなる制御端が該サンプリング用トランジスタの他方の電流端に接続した駆動用トランジスタと、該駆動用トランジスタのソース側となる電流端に接続した発光素子と、該駆動用トランジスタのソースとゲートとの間に接続した保持容量と、該駆動用トランジスタのソースと前の行の給電線との間に接続した補助容量とを有し、
前記サンプリング用トランジスタは、信号線が基準電位で給電線が低電位のとき、制御信号に応じてオンし該駆動用トランジスタのゲート・ソース間電圧を駆動用トランジスタの閾電圧を超える電圧にセットする準備動作を行い、
続いて信号線が基準電位で給電線が高電位のとき、制御信号に応じてオンし該駆動用トランジスタのゲート・ソース間電圧がその閾電圧となるように該保持容量を放電する補正動作を行い、
その後、信号線が信号電位で給電線が高電位のとき、制御信号に応じてオンし該信号電位を該保持容量に保持する書込動作を行い、
前記ドライブスキャナは、当行の画素で補正動作から書込動作が行われる間に、前行の給電線を高電位と第3の電位との間で切換えて、駆動用トランジスタのソースにカップリング電圧を入れる表示装置。 - 前記サンプリング用トランジスタは、該補正動作を時分割的に複数回繰り返し、
前記ドライブスキャナは、少なくとも一回の補正動作の後、前行の給電線を高電位と第3の電位との間で切換えて、駆動用トランジスタのソースにカップリング電圧を印加する請求項1記載の表示装置。 - 前記ドライブスキャナは、駆動用トランジスタのソースにカップリング電圧を印加して、駆動用トランジスタのゲートとソース間の電圧を閾電圧以下にする請求項2記載の表示装置。
- 前記ドライブスキャナは、補正動作の後前行の給電線を高電位と第3の電位との間で切換えて、駆動用トランジスタのソースに正のカップリング電圧を印加した後、次の補正動作の開始時においてサンプリング用トランジスタをオンした状態で前行の給電線を第3の電位と高電位との間で切換えて、駆動用トランジスタのソースに負のカップリング電圧を入れる請求項2記載の表示装置。
- 前記ドライブスキャナは、高電位よりも高い第3の電位を用い、前行の給電線を高電位から第3の電位に切換えて、駆動用トランジスタのソースに正のカップリング電圧を印加した後、前行の給電線を第3の電位から高電位に切換えて駆動用トランジスタのソースに負のカップリング電圧を入れる請求項4記載の表示装置。
- 画素アレイ部と駆動部とを有し、前記画素アレイ部は、行状に配された走査線と、列状に配された信号線と、各走査線と各信号線とが交差する部分に行列状に配された画素と、該走査線と平行に配された給電線とを備え、前記駆動部は、列状の信号線に基準電位と信号電位とで交互に切り替わる駆動信号を供給する信号セレクタと、行状の走査線に順次制御信号を供給するライトスキャナと、各給電線に第1の電位である高電位と第2の電位である低電位で切り換わる電源電圧を供給するドライブスキャナとを有し、前記画素は、一方の電流端が信号線に接続し制御端が走査線に接続したサンプリング用トランジスタと、ドレイン側となる電流端が給電線に接続しゲートとなる制御端が該サンプリング用トランジスタの他方の電流端に接続した駆動用トランジスタと、該駆動用トランジスタのソース側となる電流端に接続した発光素子と、該駆動用トランジスタのソースとゲートとの間に接続した保持容量と、該駆動用トランジスタのソースと前の行の給電線との間に接続した補助容量とを有する表示装置を駆動するため、
前記サンプリング用トランジスタは、信号線が基準電位で給電線が低電位のとき、制御信号に応じてオンし該駆動用トランジスタのゲート・ソース間電圧を駆動用トランジスタの閾電圧を超える電圧にセットする準備動作を行い、
続いて信号線が基準電位で給電線が高電位のとき、制御信号に応じてオンし該駆動用トランジスタのゲート・ソース間電圧がその閾電圧となるように該保持容量を放電する補正動作を行い、
その後、信号線が信号電位で給電線が高電位のとき、制御信号に応じてオンし該信号電位を該保持容量に保持する書込動作を行い、
前記ドライブスキャナは、当行の画素で補正動作から書込動作が行われる間に、前行の給電線を高電位と第3の電位との間で切換えて、駆動用トランジスタのソースにカップリング電圧を入れる表示装置の駆動方法。 - 本体部と、該本体部から出力された情報を表示する表示部とを有し、
前記表示部は、画素アレイ部と駆動部とを有し、
前記画素アレイ部は、行状に配された走査線と、列状に配された信号線と、各走査線と各信号線とが交差する部分に行列状に配された画素と、該走査線と平行に配された給電線とを備え、
前記駆動部は、列状の信号線に基準電位と信号電位とで交互に切り替わる駆動信号を供給する信号セレクタと、行状の走査線に順次制御信号を供給するライトスキャナと、各給電線に第1の電位である高電位と第2の電位である低電位で切り換わる電源電圧を供給するドライブスキャナとを有し、
前記画素は、一方の電流端が信号線に接続し制御端が走査線に接続したサンプリング用トランジスタと、ドレイン側となる電流端が給電線に接続しゲートとなる制御端が該サンプリング用トランジスタの他方の電流端に接続した駆動用トランジスタと、該駆動用トランジスタのソース側となる電流端に接続した発光素子と、該駆動用トランジスタのソースとゲートとの間に接続した保持容量と、該駆動用トランジスタのソースと前の行の給電線との間に接続した補助容量とを有し、
前記サンプリング用トランジスタは、信号線が基準電位で給電線が低電位のとき、制御信号に応じてオンし該駆動用トランジスタのゲート・ソース間電圧を駆動用トランジスタの閾電圧を超える電圧にセットする準備動作を行い、
続いて信号線が基準電位で給電線が高電位のとき、制御信号に応じてオンし該駆動用トランジスタのゲート・ソース間電圧がその閾電圧となるように該保持容量を放電する補正動作を行い、
その後、信号線が信号電位で給電線が高電位のとき、制御信号に応じてオンし該信号電位を該保持容量に保持する書込動作を行い、
前記ドライブスキャナは、当行の画素で補正動作から書込動作が行われる間に、前行の給電線を高電位と第3の電位との間で切換えて、駆動用トランジスタのソースにカップリング電圧を入れる電子機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008259163A JP2010091640A (ja) | 2008-10-06 | 2008-10-06 | 表示装置及びその駆動方法と電子機器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008259163A JP2010091640A (ja) | 2008-10-06 | 2008-10-06 | 表示装置及びその駆動方法と電子機器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010091640A true JP2010091640A (ja) | 2010-04-22 |
Family
ID=42254443
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008259163A Pending JP2010091640A (ja) | 2008-10-06 | 2008-10-06 | 表示装置及びその駆動方法と電子機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010091640A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011017758A (ja) * | 2009-07-07 | 2011-01-27 | Global Oled Technology Llc | 表示装置 |
KR20160094457A (ko) * | 2015-01-30 | 2016-08-10 | 엘지디스플레이 주식회사 | 유기발광표시장치 |
-
2008
- 2008-10-06 JP JP2008259163A patent/JP2010091640A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011017758A (ja) * | 2009-07-07 | 2011-01-27 | Global Oled Technology Llc | 表示装置 |
KR20160094457A (ko) * | 2015-01-30 | 2016-08-10 | 엘지디스플레이 주식회사 | 유기발광표시장치 |
KR102316985B1 (ko) * | 2015-01-30 | 2021-10-25 | 엘지디스플레이 주식회사 | 유기발광표시장치 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4600780B2 (ja) | 表示装置及びその駆動方法 | |
JP4640449B2 (ja) | 表示装置及びその駆動方法と電子機器 | |
JP4470960B2 (ja) | 表示装置及びその駆動方法と電子機器 | |
JP5309455B2 (ja) | 表示装置及びその駆動方法と電子機器 | |
JP5287111B2 (ja) | 表示装置及びその駆動方法と電子機器 | |
JP4297169B2 (ja) | 表示装置及びその駆動方法と電子機器 | |
JP5194781B2 (ja) | 表示装置及びその駆動方法と電子機器 | |
JP5186888B2 (ja) | 表示装置及びその駆動方法と電子機器 | |
KR20080103000A (ko) | 표시장치, 그 구동방법, 및 전자기기 | |
JP2010039397A (ja) | 表示装置及び電子機器 | |
KR20090049995A (ko) | 표시장치 및 그 구동 방법과 전자기기 | |
JP2008233652A (ja) | 表示装置及びその駆動方法と電子機器 | |
JP2009157019A (ja) | 表示装置と電子機器 | |
JP4591511B2 (ja) | 表示装置及び電子機器 | |
KR20080101671A (ko) | 표시장치 및 그 구동방법과 전자기기 | |
JP2010039118A (ja) | 表示装置及び電子機器 | |
JP4816653B2 (ja) | 表示装置及びその駆動方法と電子機器 | |
JP2008241783A (ja) | 表示装置及びその駆動方法と電子機器 | |
JP2008203661A (ja) | 表示装置及びその駆動方法 | |
US8203510B2 (en) | Display apparatus, driving method for display apparatus and electronic apparatus | |
KR101502851B1 (ko) | 표시장치, 그 표시장치 구동방법 및 전자기기 | |
JP2008203655A (ja) | 表示装置及びその駆動方法 | |
JP2010091640A (ja) | 表示装置及びその駆動方法と電子機器 | |
JP2010091641A (ja) | 表示装置及びその駆動方法と電子機器 | |
JP2009103871A (ja) | 表示装置及びその駆動方法と電子機器 |