JP5186888B2 - 表示装置及びその駆動方法と電子機器 - Google Patents

Description

本発明は発光素子を画素に用いたアクティブマトリクス型の表示装置及びその駆動方法に関する。またこのような表示装置を備えた電子機器に関する。

発光素子として有機ＥＬデバイスを用いた平面自発光型の表示装置の開発が近年盛んになっている。有機ＥＬデバイスは有機薄膜に電界をかけると発光する現象を利用したデバイスである。有機ＥＬデバイスは印加電圧が１０Ｖ以下で駆動するため低消費電力である。また有機ＥＬデバイスは自ら光を発する自発光素子であるため、照明部材を必要とせず軽量化及び薄型化が容易である。さらに有機ＥＬデバイスの応答速度は数μｓ程度と非常に高速であるので、動画表示時の残像が発生しない。

有機ＥＬデバイスを画素に用いた平面自発光型の表示装置の中でも、とりわけ駆動素子として薄膜トランジスタを各画素に集積形成したアクティブマトリクス型の表示装置の開発が盛んである。アクティブマトリクス型平面自発光表示装置は、例えば以下の特許文献１ないし５に記載されている。
特開２００３−２５５８５６ 特開２００３−２７１０９５ 特開２００４−１３３２４０ 特開２００４−０２９７９１ 特開２００４−０９３６８２

図２３は従来のアクティブマトリクス型表示装置の一例を示す模式的な回路図である。表示装置は画素アレイ部１と周辺の駆動部とで構成されている。駆動部は水平セレクタ３とライトスキャナ４を備えている。画素アレイ部１は列状の信号線ＳＬと行状の走査線ＷＳを備えている。各信号線ＳＬと走査線ＷＳの交差する部分に画素２が配されている。図では理解を容易にするため、１個の画素２のみを表してある。ライトスキャナ４はシフトレジスタを備えており、外部から供給されるクロック信号ｃｋに応じて動作し同じく外部から供給されるスタートパルスｓｐを順次転送することで、走査線ＷＳに順次制御信号を出力する。水平セレクタ３はライトスキャナ４側の線順次走査に合わせて映像信号を信号線ＳＬに供給する。

画素２はサンプリング用トランジスタＴ１と駆動用トランジスタＴ２と保持容量Ｃ１と発光素子ＥＬとで構成されている。駆動用トランジスタＴ２はＰチャネル型であり、その一方の電流端であるソースは電源ラインに接続し、他方の電流端であるドレインは発光素子ＥＬに接続している。駆動用トランジスタＴ２の制御端であるゲートはサンプリング用トランジスタＴ１を介して信号線ＳＬに接続している。サンプリング用トランジスタＴ１はライトスキャナ４から供給される制御信号に応じて導通し、信号線ＳＬから供給される映像信号をサンプリングして保持容量Ｃ１に書き込む。駆動用トランジスタＴ２は保持容量Ｃ１に書き込まれた映像信号をゲート電圧Ｖｇｓとしてそのゲートに受け、ドレイン電流Ｉｄｓを発光素子ＥＬに流す。これにより発光素子ＥＬは映像信号に応じた輝度で発光する。ゲート電圧Ｖｇｓは、ソースを基準にしたゲートの電位を表している。

駆動用トランジスタＴ２は飽和領域で動作し、ゲート電圧Ｖｇｓとドレイン電流Ｉｄｓの関係は以下の特性式で表される。
Ｉｄｓ＝（１／２）μ（Ｗ／Ｌ）Ｃｏｘ（Ｖｇｓ−Ｖｔｈ）^２
ここでμは駆動用トランジスタの移動度、Ｗは駆動用トランジスタのチャネル幅、Ｌは同じくチャネル長、Ｃｏｘは同じく単位面積あたりのゲート絶縁膜容量、Ｖｔｈは同じく閾電圧である。この特性式から明らかなように駆動用トランジスタＴ２は飽和領域で動作するとき、ゲート電圧Ｖｇｓに応じてドレイン電流Ｉｄｓを供給する定電流源として機能する。

図２４は、発光素子ＥＬの電圧／電流特性を示すグラフである。横軸にアノード電圧Ｖを示し、縦軸に駆動電流Ｉｄｓをとってある。なお発光素子ＥＬのアノード電圧は駆動用トランジスタＴ２のドレイン電圧となっている。発光素子ＥＬは電流／電圧特性が経時変化し、特性カーブが時間の経過と共に寝ていく傾向にある。このため駆動電流Ｉｄｓが一定であってもアノード電圧（ドレイン電圧）Ｖが変化してくる。その点、図２３に示した画素回路２は駆動用トランジスタＴ２が飽和領域で動作し、ドレイン電圧の変動に関わらずゲートで電圧Ｖｇｓに応じた駆動電流Ｉｄｓを流すことができるので、発光素子ＥＬの特性経時変化に関わらず発光輝度を一定に保つことが可能である。

図２５は、従来の画素回路の他の例を示す回路図である。先に示した図２３の画素回路と異なる点は、駆動用トランジスタＴ２がＰチャネル型からＮチャネル型に変わっていることである。回路の製造プロセス上は、画素を構成する全てのトランジスタをＮチャネル型にすることが有利である場合が多い。

しかしながら図２５の回路構成では、駆動用トランジスタＴ２がＮチャネル型であるため、そのドレインが電源ラインに接続する一方、ソースＳが発光素子ＥＬのアノードに接続することになる。従って発光素子ＥＬの特性が経時変化した場合、ソースＳの電位に影響が現れるため、Ｖｇｓが変動し駆動用トランジスタＴ２が供給するドレイン電流Ｉｄｓが経時的に変化してしまう。このため発光素子ＥＬの輝度が経時的に変動する。また発光素子ＥＬばかりでなく、駆動用トランジスタＴ２の閾電圧Ｖｔｈも画素毎にばらつく。パラメータＶｔｈは前述したトランジスタ特性式に含まれるため、Ｖｇｓが一定でもＩｄｓが変化してしまう。これにより画素毎に発光輝度が変化し画面のユニフォーミティが得られない。従来から画素毎にばらつく駆動用トランジスタＴ２の閾電圧Ｖｔｈを補正する機能（閾電圧補正機能）を備えた表示装置が提案されており、例えば前述の特許文献３に開示がある。

アクティブマトリクス型の表示装置は、１水平期間（１Ｈ）ごとに各走査線を順次走査して、映像信号の信号電位をサンプリングし保持容量に書き込む。即ちアクティブマトリクス型の表示装置は、１Ｈ周期の線順次走査で信号電位書込動作を行っている。従来の閾電圧補正機能を備えた表示装置は、この線順次走査に合わせて閾電圧補正動作を行っている。従って、従来の表示装置は、１ライン（１行）分の画素に対し、１Ｈ期間で閾電圧補正動作と信号電位書込動作を行う必要がある。

しかしながら、表示装置の高精細化及び高密度化や高速駆動化が進むと、１Ｈ期間が圧縮され、時間的に短くなってしまう。従って短くなった１Ｈ期間で、閾電圧補正動作と信号電位書込動作を完了することが困難になってきており、解決すべき課題となっている。

上述した従来の技術の課題に鑑み、本発明は１Ｈ期間が短縮化された場合でも、閾電圧補正動作と信号電位書込動作を安定且つ高速で実行可能な表示装置を提供することを目的とする。かかる目的を達成するために以下の手段を講じた。即ち本発明は、画素アレイ部と駆動部とからなり、前記画素アレイ部は、行状の走査線と、列状の信号線と、各走査線と各信号線とが交差する部分に配された行列状の画素とを備え、各画素は少なくとも、サンプリング用トランジスタと、駆動用トランジスタと、保持容量と、発光素子とを備え、前記サンプリング用トランジスタは、その制御端が該走査線に接続し、その一対の電流端が該信号線と該駆動用トランジスタの制御端との間に接続し、前記駆動用トランジスタは、一対の電流端の一方が該発光素子に接続し、他方が電源に接続し、前記保持容量は、該駆動用トランジスタの制御端と電流端との間に接続し、前記駆動部は少なくとも、各走査線に制御信号を供給するライトスキャナと、各信号線に信号電位と基準電位とを切り換えて供給する信号セレクタとを有し、前記サンプリング用トランジスタは、該信号線が基準電位にある時該走査線に供給された制御信号に応じて閾電圧補正動作を行い、該駆動用トランジスタの閾電圧に相当する電圧を該保持容量に書き込むとともに、該信号線が信号電位にある時該走査線に供給された制御信号に応じて信号電位書込動作を行い、該信号線から映像信号をサンプリングして該保持容量に書込み、前記駆動用トランジスタは、該保持容量に書き込まれた信号電位に応じた電流を該発光素子に供給して発光させる表示装置であって、前記ライトスキャナは、複数の走査線の各々に割り当てられている走査期間を合わせて第１期間及び第２期間を含む合成期間とし、該第１期間で、該複数の走査線に一斉に制御信号を出力して一斉に閾電圧補正動作を実行し、該第２期間で、該複数の走査線に順次制御信号を出力して順次信号電位書込動作を実行することを特徴とする。

好ましくは前記ライトスキャナは、直列接続した二以上のゲートドライバからなり、各ゲートドライバ毎に所定本数の走査線をまとめて該合成期間を生成する。又前記ライトスキャナは、該第２期間で一走査期間より小さい位相差で順次制御信号を各走査線に出力する。又前記画素アレイ部は各駆動用トランジスタの他方の電流端に電源供給するため各走査線と平行に配された給電線を有する一方、前記駆動部は各給電線に高電位と低電位で切り換る電源電圧を供給する電源スキャナを含んでおり、前記電源スキャナは、該第１期間で閾電圧補正動作を実行するため該複数本の走査線に対応した複数本の給電線に対して低電位を供給した後一斉に高電位に切り換える。又前記電源スキャナは、該第１期間で一走査期間より小さい位相差で順次該複数本の給電線に低電位を供給した後一斉に高電位に切り換える。

本発明によれば複数の走査期間（水平期間）を合わせて第１期間及び第２期間を含む合成期間としている。合成期間の内前半の第１期間で、複数の走査線に一斉にライトスキャナから制御信号を出力して、一斉に閾電圧補正動作を行う。続いて合成期間の後半になる第２期間で、同じ複数の走査線にライトスキャナから順次制御信号を出力して順次信号電位書込動作を行う。この様に本発明では、複数の走査期間（水平期間）を合成し、閾電圧補正動作はその合成した期間の前半で共通に行い、その後信号書込動作を順次行っている。これにより水平期間Ｈが短縮化された場合でも正常に閾電圧補正動作及び信号電位書込動作を行うことが可能になる。この様に短い水平期間で閾電圧補正動作及び信号電位書込動作を正常且つ安定に行うことが可能であるため、アクティブマトリクス型表示装置の画素の高精細化及び駆動の高速化に対応することができる。また本発明によれば、閾電圧補正期間を実質的に長く取ることが可能であるため、確実に閾電圧補正動作を行うことができ、むらのない均一な画質を得ることができる。

以下図面を参照して本発明の実施の形態を詳細に説明する。図１は本発明にかかる表示装置の全体構成を示すブロック図である。図示するように、本表示装置は、画素アレイ部１とこれを駆動する駆動部（３，４，５）とからなる。画素アレイ部１は、行状の走査線ＷＳと、列状の信号線ＳＬと、両者が交差する部分に配された行列状の画素２と、各画素２の各行に対応して配された電源ラインである給電線ＤＳとを備えている。駆動部（３，４，５）は、各走査線ＷＳに順次制御信号を供給して画素２を行単位で線順次走査する制御用スキャナ（ライトスキャナ）４と、この線順次走査に合わせて各給電線ＤＳに第１電位と第２電位で切換る電源電圧を供給する電源スキャナ（ドライブスキャナ）５と、この線順次走査に合わせて列状の信号線ＳＬに映像信号となる信号電位と基準電位を供給する信号ドライバ（水平セレクタ）３とを備えている。なおライトスキャナ４は外部から供給されるクロック信号ＷＳｃｋに応じて動作し同じく外部から供給されるスタートパルスＷＳｓｐを順次転送することで、各走査線ＷＳに制御信号を出力している。ドライブスキャナ５は外部から供給されるクロック信号ＤＳｃｋに応じて動作し、同じく外部から供給されるスタートパルスＤＳｓｐを順次転送することで、給電線ＤＳの電位を線順次で切換えている。

図２は、図１に示した表示装置に含まれる画素２の具体的な構成を示す回路図である。図示するように本画素回路２は、有機ＥＬデバイスなどで代表される２端子型（ダイオード型）の発光素子ＥＬと、Ｎチャネル型のサンプリング用トランジスタＴ１と、同じくＮチャネル型の駆動用トランジスタＴ２と、薄膜タイプの保持容量Ｃ１とで構成されている。サンプリング用トランジスタＴ１はその制御端であるゲートが走査線ＷＳに接続し、その一対の電流端であるソース及びドレインの一方が信号線ＳＬに接続し、他方が駆動用トランジスタＴ２のゲートＧに接続している。駆動用トランジスタＴ２は、そのソース及びドレインの一方が発光素子ＥＬに接続し、他方が給電線ＤＳに接続している。本形態は駆動用トランジスタＴ２がＮチャネル型であり、その片方の電流端であるドレイン側が給電線ＤＳに接続し、もう片方の電流端であるソースＳ側が発光素子ＥＬのアノード側に接続している。発光素子ＥＬのカソードは所定のカソード電位Ｖｃａｔに固定されている。保持容量Ｃ１は駆動用トランジスタＴ２の電流端であるソースＳと制御端であるゲートＧとの間に接続している。かかる構成を有する画素２に対して、制御用スキャナ（ライトスキャナ）４は、走査線ＷＳを低電位と高電位の間で切り換えることで順次制御信号を出力し、画素２を行単位で線順次走査する。電源スキャナ（ドライブスキャナ）５は、線順次走査に合わせて各給電線ＤＳに第１電位Ｖｃｃと第２電位Ｖｓｓで切換る電源電圧を供給している。信号ドライバ（水平セレクタ３）は、線順次走査に合わせて列状の信号線ＳＬに映像信号となる信号電位Ｖｓｉｇと基準電位Ｖｏｆｓを供給している。

かかる構成において、サンプリング用トランジスタＴ１は、映像信号が基準電位Ｖｏｆｓから信号電位Ｖｓｉｇに立上る第１タイミングの後、制御信号が立上る第２タイミングから制御信号が立下ってオフする第３タイミングまでのサンプリング期間（第２タイミングから第３タイミングまでの間）に、信号電位Ｖｓｉｇをサンプリングして保持容量Ｃ１に書き込む。この時同時に駆動用トランジスタＴ２に流れる電流を保持容量Ｃ１に負帰還して駆動用トランジスタＴ２の移動度μに対する補正を保持容量Ｃ１に書き込まれた信号電位にかける。即ち第２タイミングから第３タイミングまでのサンプリング期間が、駆動用トランジスタＴ２に流れる電流を保持容量Ｃ１に負帰還する移動度補正期間にもなっている。

図２に示した画素回路は、上述した移動度補正機能に加え閾電圧補正機能も備えている。即ち電源スキャナ（ドライブスキャナ）５はサンプリング用トランジスタＴ１が信号電位Ｖｓｉｇをサンプリングする前に、第１タイミングで給電線ＤＳを第１電位Ｖｃｃから第２電位Ｖｓｓに切り換える。制御用スキャナ（ライトスキャナ）４は、同じくサンプリング用トランジスタＴ１が信号電位Ｖｓｉｇをサンプリングする前に、第２タイミングでサンプリング用トランジスタＴ１を導通させて信号線ＳＬから基準電位Ｖｏｆｓを駆動用トランジスタＴ２のゲートＧに印加すると共に、駆動用トランジスタＴ２のソースＳを第２電位Ｖｓｓにセットする。電源スキャナ（ドライブスキャナ）５は、第２タイミングの後の第３タイミングで、給電線ＤＳを第２電位Ｖｓｓから第１電位Ｖｃｃに切り換えて、駆動用トランジスタＴ２の閾電圧Ｖｔｈに相当する電圧を保持容量Ｃ１に保持しておく。かかる閾電圧補正機能より、本表示装置は画素毎にばらつく駆動用トランジスタＴ２の閾電圧Ｖｔｈの影響をキャンセルすることができる。なお、第１タイミングと第２タイミングの前後は問わない。

図２に示した画素回路２はさらにブートストラップ機能も備えている。即ちライトスキャナ４は、保持容量Ｃ１に信号電位Ｖｓｉｇが保持された時点で、サンプリング用トランジスタＴ１を非導通状態にして駆動用トランジスタＴ２のゲートＧを信号線ＳＬから電気的に切り離し、以って駆動用トランジスタＴ２のソース電位の変動にゲート電位が連動しゲートＧとソースＳ間の電圧Ｖｇｓを一定に維持する。発光素子ＥＬの電流／電圧特性が経時変動しても、ゲート電圧Ｖｇｓを一定に維持することができ、輝度の変化が生じない。

図３は、図２に示した画素の動作説明に供するタイミングチャートである。なおこのタイミングチャートは参考例であって、図２に示した画素回路の制御シーケンスは図３のタイミングチャートに限られるものではない。このタイミングチャートは時間軸を共通にして、走査線ＷＳの電位変化、給電線（電源ライン）ＤＳの電位変化、信号線ＳＬの電位変化を表してある。走査線ＷＳの電位変化は制御信号を表し、サンプリング用トランジスタＴ１の開閉制御を行っている。給電線ＤＳの電位変化は、電源電圧Ｖｃｃ，Ｖｓｓの切換えを表している。また信号線ＳＬの電位変化は入力信号の信号電位Ｖｓｉｇと基準電位Ｖｏｆｓの切換えを表している。またこれらの電位変化と並行に、駆動用トランジスタＴ２のゲートＧ及びソースＳの電位変化も表している。前述したようにゲートＧとソースＳの電位差がＶｇｓである。

このタイミングチャートは画素の動作の遷移に合わせて期間を（１）〜（７）のように便宜的に区切ってある。当該フィールドに入る直前の期間（１）では発光素子ＥＬが発光状態にある。その後線順次走査の新しいフィールドに入ってまず最初の期間（２）で給電線ＤＳを第１電位Ｖｃｃから第２電位Ｖｓｓに切り換える。次の期間（３）に進み入力信号をＶｓｉｇからＶｏｆｓに切り換える。さらに次の期間（４）でサンプリング用トランジスタＴ１をオンする。この期間（２）〜（４）で駆動用トランジスタＴ２のゲート電圧及びソース電圧を初期化する。その期間（２）〜（４）は閾電圧補正のための準備期間であり、駆動用トランジスタＴ２のゲートＧがＶｏｆｓに初期化される一方、ソースＳがＶｓｓに初期化される。続いて閾値補正期間（５）で実際に閾電圧補正動作が行われ、駆動用トランジスタＴ２のゲートＧとソースＳとの間に閾電圧Ｖｔｈに相当する電圧が保持される。実際にはＶｔｈに相当する電圧が、駆動用トランジスタＴ２のゲートＧとソースＳとの間に接続された保持容量Ｃ１に書き込まれることになる。

なお図３に示した参考例では、閾値補正期間（５）は３回に分けており、時分割的に閾電圧補正動作を行っている。各閾電圧補正期間（５）の間には待機期間（５ａ）が挿入されている。この様に閾電圧補正期間（５）を分割して閾電圧補正動作を複数回繰り返すことにより、Ｖｔｈに相当する電圧を保持容量Ｃ１に書き込むようにしている。但し本発明はこれに限られるものではなく、１回の閾電圧補正期間（５）で補正動作を行うことも可能である。

この後、書込動作期間／移動度補正期間（６）に進む。ここで映像信号の信号電位ＶｓｉｇがＶｔｈに足し込まれる形で保持容量Ｃ１に書き込まれると共に、移動度補正用の電圧ΔＶが保持容量Ｃ１に保持された電圧から差し引かれる。この書込み期間／移動度補正期間（６）では、信号線ＳＬが信号電位Ｖｓｉｇにある時間帯にサンプリング用トランジスタＴ１を導通状態にする必要がある。この後発光期間（７）に進み、信号電位Ｖｓｉｇに応じた輝度で発光素子が発光する。その際信号電位Ｖｓｉｇは閾電圧Ｖｔｈに相当する電圧と移動度補正用の電圧ΔＶとによって調整されているため、発光素子ＥＬの発光輝度は駆動用トランジスタＴ２の閾電圧Ｖｔｈや移動度μのばらつきの影響を受けることはない。なお発光期間（７）の最初でブートストラップ動作が行われ、駆動用トランジスタＴ２のゲートＧ／ソースＳ間電圧Ｖｇｓを一定に維持したまま、駆動用トランジスタＴ２のゲート電位及びソース電位が上昇する。

引き続き図４〜図１２を参照して、図２に示した画素回路の動作を詳細に説明する。まず図４に示したように発光期間（１）では、電源電位がＶｃｃにセットされ、サンプリング用トランジスタＴ１はオフしている。このとき駆動用トランジスタＴ２は飽和領域で動作するようにセットされているため、発光素子ＥＬに流れる駆動電流Ｉｄｓは駆動用トランジスタＴ２のゲートＧ／ソースＳ間に印加される電圧Ｖｇｓに応じて、前述したトランジスタ特性式で示される値を取る。

続いて図５に示すように準備期間（２），（３）に入ると給電線（電源ライン）の電位をＶｓｓにする。このときＶｓｓは発光素子ＥＬの閾電圧Ｖｔｈｅｌとカソード電圧Ｖｃａｔの和よりも小さくなるように設定している。即ちＶｓｓ＜Ｖｔｈｅｌ＋Ｖｃａｔであるので、発光素子ＥＬは消灯し、電源ライン側が駆動用トランジスタＴ２のソースとなる。このとき発光素子ＥＬのアノードはＶｓｓに充電される。

さらに図６に示すように次の準備期間（４）に入ると、信号線ＳＬの電位がＶｏｆｓになる一方サンプリング用トランジスタＴ１がオンして、駆動用トランジスタＴ２のゲート電位をＶｏｆｓとする。この様にして発光時における駆動用トランジスタＴ２のソースＳ及びゲートＧが初期化され、このときのゲートソース間電圧ＶｇｓはＶｏｆｓ−Ｖｓｓの値となる。Ｖｇｓ＝Ｖｏｆｓ−Ｖｓｓは駆動用トランジスタＴ２の閾電圧Ｖｔｈよりも大きな値となるように設定されている。この様にＶｇｓ＞Ｖｔｈになるように駆動用トランジスタＴ２を初期化することで、次に来る閾電圧補正動作の準備が完了する。

続いて図７に示すように閾電圧補正期間（５）に進むと、給電線ＤＳ（電源ライン）の電位がＶｃｃに戻る。電源電圧をＶｃｃとすることで発光素子ＥＬのアノードが駆動用トランジスタＴ２のソースＳとなり、図示のように電流が流れる。このとき発光素子ＥＬの等価回路は図示のようにダイオードＴｅｌと容量Ｃｅｌの並列接続で表される。アノード電位（即ちソース電位Ｖｓｓ）がＶｃａｔ＋Ｖｔｈｅｌよりも低いので、ダイオードＴｅｌはオフ状態にあり、そこに流れるリーク電流は駆動用トランジスタＴ２に流れる電流よりもかなり小さい。よって駆動用トランジスタＴ２に流れる電流はほとんどが保持容量Ｃ１と等価容量Ｃｅｌを充電するために使われる。

図８は図７に示した閾電圧補正期間（５）における駆動用トランジスタＴ２のソース電圧の時間変化を表している。図示するように、駆動用トランジスタＴ２のソース電圧（即ち発光素子ＥＬのアノード電圧）は時間と共にＶｓｓから上昇する。閾電圧補正期間（５）が経過すると駆動用トランジスタＴ２はカットオフし、そのソースＳとゲートＧとの間の電圧ＶｇｓはＶｔｈとなる。このときソース電位はＶｏｆｓ−Ｖｔｈで与えられる。この値Ｖｏｆｓ−Ｖｔｈは依然としてＶｃａｔ＋Ｖｔｈｅｌよりも低くなっていれば、発光素子ＥＬは遮断状態にある。

図８のグラフに示したように、駆動用トランジスタＴ２のソース電圧は時間と共に上昇していく。しかしながら本例では駆動用トランジスタＴ２のソース電圧がＶｏｆｓ−Ｖｔｈに達する前に、１回目の閾電圧補正期間（５）が終わるため、サンプリング用トランジスタＴ１がオフし、待機期間（５ａ）に入る。図９はこの待機期間（５ａ）における画素回路の状態を表している。この１回目の待機期間（５ａ）では駆動用トランジスタＴ２のゲートＧ／ソースＳ間電圧Ｖｇｓは依然としてＶｔｈよりも大きいため、図示のように電源Ｖｃｃから駆動用トランジスタＴ２を通って保持容量Ｃ１に電流が流れる。これにより駆動用トランジスタＴ２のソース電圧が上昇するが、サンプリング用トランジスタＴ１がオフでゲートＧがハイインピーダンスにあるため、ゲートＧの電位もソースＳの電位上昇に合わせて上昇していく。即ちこの１回目の待機期間（５ａ）ではブートストラップ動作で駆動用トランジスタＴ２のソース電位及びゲート電位が共に上昇していく。このとき発光素子ＥＬには引き続き逆バイアスがかかっているため、発光素子ＥＬが発光することはない。

この後１Ｈ経過して再び信号線ＳＬの電位がＶｏｆｓとなったときサンプリング用トランジスタＴ１をオンして２回目の閾電圧補正動作を開始する。この後２回目の閾電圧補正期間（５）が経過したら２回目の待機期間（５ａ）に移る。この様に閾電圧補正期間（５）と待機期間（５ａ）を繰り返すことで、最終的に駆動用トランジスタＴ２のゲートＧ／ソースＳ間電圧はＶｔｈに相当する電圧に達する。このとき駆動用トランジスタＴ２のソース電位はＶｏｆｓ−Ｖｔｈで、Ｖｃａｔ＋Ｖｔｈｅｌよりも小さくなっている。

次に図１０に示すように信号書込み期間／移動度補正期間（６）に入ると、信号線ＳＬの電位をＶｏｆｓからＶｓｉｇに切り換えた後、サンプリング用トランジスタＴ１をオンする。このとき信号電位Ｖｓｉｇは階調に応じた電圧となっている。駆動用トランジスタＴ２のゲート電位はサンプリング用トランジスタＴ１をオンしているためＶｓｉｇとなる。一方ソース電位は電源Ｖｃｃから電流が流れるため時間と共に上昇していく。この時点でも駆動用トランジスタＴ２のソース電位が発光素子ＥＬの閾電圧Ｖｔｈｅｌとカソード電圧Ｖｃａｔの和を超えていなければ、駆動用トランジスタＴ２から流れる電流はもっぱら等価容量Ｃｅｌと保持容量Ｃ１の充電に使われる。このとき既に駆動用トランジスタＴ２の閾電圧補正動作は完了しているため、駆動用トランジスタＴ２が流す電流は移動度μを反映したものとなる。具体的に言うと移動度μが大きい駆動用トランジスタＴ２はこのときの電流量が大きく、ソースの電位上昇分ΔＶも大きい。逆に移動度μが小さい場合駆動用トランジスタＴ２の電流量が小さく、ソースの上昇分ΔＶは小さくなる。かかる動作により駆動用トランジスタＴ２のゲート電圧Ｖｇｓは移動度μを反映してΔＶだけ圧縮され、移動度補正期間（６）が完了した時点で完全に移動度μを補正したＶｇｓが得られる。

図１１は、上述した移動度補正期間（６）における駆動用トランジスタＴ２のソース電圧の時間的な変化を示すグラフである。図示するように駆動用トランジスタＴ２の移動度が大きいとソース電圧は速く上昇し、それだけＶｇｓが圧縮される。即ち移動度μが大きいとその影響を打ち消すようにＶｇｓが圧縮され、駆動電流が抑制できる。一方移動度μが小さい場合駆動用トランジスタＴ２のソース電圧はそれほど速く上昇しないので、Ｖｇｓも強く圧縮を受けることはない。したがって移動度μが小さい場合、駆動用トランジスタのＶｇｓは小さい駆動能力を補うように大きな圧縮がかからない。

図１２は発光期間（７）の動作状態を表している。この発光期間（７）ではサンプリング用トランジスタＴ１をオフして発光素子ＥＬを発光させる。駆動用トランジスタＴ２のゲートソース間電圧Ｖｇｓは一定に保たれており、駆動用トランジスタＴ２は前述した特性式に従って一定の電流Ｉｄｓ´を発光素子ＥＬに流す。発光素子ＥＬのアノード電圧（即ち駆動用トランジスタＴ２のソース電圧）は発光素子ＥＬにＩｄｓ´という電流が流れるため、Ｖｘまで上昇しこれがＶｃａｔ＋Ｖｔｈｅｌを超えた時点で発光素子ＥＬが発光する。発光素子ＥＬは発光時間が長くなるとその電流／電圧特性は変化してしまう。そのため図１１に示したソースＳの電位が変化する。しかしながら駆動用トランジスタＴ２のゲートソース間電圧Ｖｇｓはブートストラップ動作により一定値に保たれているので、発光素子ＥＬに流れる電流Ｉｄｓ´は変化しない。よって発光素子ＥＬの電流／電圧特性が劣化しても、一定の駆動電流Ｉｄｓ´が常に流れていて、発光素子ＥＬの輝度が変化することはない。

図１３は、図３に示したタイミングチャートの内特に非発光期間の中で最後の１Ｈ期間で行われる閾値補正動作及び信号書込動作を表した詳細タイミングチャートである。図示するように、１Ｈ期間で入力信号（映像信号）は基準電位Ｖｏｆｓと信号電位Ｖｓｉｇとの間で切換る。タイミングチャートでは入力信号のトランジェント（遷移時間）をｔ１で表してある。走査線ＷＳに印加される制御信号は、閾電圧補正期間でｔ３時間だけハイレベルとなり、続いて信号書込み期間で同じく時間ｔ４だけハイレベルになる。タイミングチャートでは制御信号ＷＳのトランジェントをｔ２で表してある。このタイミングチャートから明らかなように、サンプリング用トランジスタＴ１は入力信号がＶｏｆｓのときオンして閾電圧補正動作を行い、続いて入力信号がＶｓｉｇになったときサンプリング用トランジスタＴ１は再度オンして信号書込動作を行う。よってアクティブマトリクス型の表示装置は、１Ｈ期間で閾電圧補正動作と信号電位書込動作を行う必要がある。

ところで表示装置の高精細化及び高速化が進むと、１Ｈ期間が短くなるが、この場合でも図３に示した参考例の動作シーケンスでは、１Ｈ以内に閾電圧補正動作及び信号電位書込動作を完了する必要がある。その際図１３のタイミングチャートに示したように入力信号や制御信号のトランジェントｔ１，ｔ２を考慮した上で、信号線に対するＶｏｆｓの入力、閾電圧補正動作、サンプリング用トランジスタＴ１のオフ動作、信号線ＳＬに対する信号電位Ｖｓｉｇの入力、信号電位書込動作、サンプリング用トランジスタＴ１のオフ動作を、１Ｈ以内に行わなければならない。即ち２ｔ１＋２ｔ２＋ｔ３＋ｔ４＜１Ｈを満たさなければならない。しかしながら実際には表示装置の高精細化及び高速化が進むと、１Ｈが相当程度短縮化されるため、上記の関係を満たした上で１Ｈ以内に閾電圧補正動作及び信号電位書込動作を完了することが困難である。

本発明は上述した参考例の問題点に対処するため、複数の水平期間を合成し、閾電圧補正動作をその合成した期間の一部で共通に行うものである。その後合成期間の残りの部分で順に信号電位書込動作を行う。図１４はその一例として、２水平期間（２Ｈ）を合成した場合の動作シーケンスを模式的に示したタイミングチャートである。なお比較のため前述した参考例の動作シーケンスを本タイミングチャートの上段に示し、本発明の動作シーケンスを下段に示してある。参考例の動作シーケンスでは、入力信号は１Ｈ単位でＶｏｆｓとＶｓｉｇの間を切換る。Ｎライン目のサンプリング用トランジスタＴ１（Ｎ）には３個のパルスＰ０，Ｐ１，Ｐ２を含む制御信号が順次印加される。このパルスＰ０，Ｐ１，Ｐ２に応じてサンプリング用トランジスタＴ１（Ｎ）がオンする。位相が１Ｈ後方にシフトして同じくパルスＰ０，Ｐ１，Ｐ２を含む制御信号がＮ＋１ライン目のサンプリング用トランジスタＴ１（Ｎ＋１）に印加される。一番目の１Ｈ期間では入力信号がＶｏｆｓのときサンプリング用トランジスタＴ１（Ｎ）が制御パルスＰ１に応じてオンし、閾電圧補正動作を行う。その後同じ１Ｈ期間で入力信号が信号電位Ｖｓｉｇ１になると、サンプリング用トランジスタＴ１（Ｎ）が制御パルスＰ２に応じてオンし、信号電位書込動作を行う。この様にしてＮライン目のサンプリング用トランジスタＴ１（Ｎ）は１番目の水平期間で閾電圧補正動作及び信号電位書込動作を完了する。なおこのとき次のラインのサンプリング用トランジスタＴ１（Ｎ＋１）は制御パルスＰ０に応じてオンし、１回目の閾電圧補正動作を行っている。

２番目の水平期間に進むと、入力信号がＶｏｆｓのとき、Ｎ＋１ライン目のサンプリング用トランジスタＴ１（Ｎ＋１）が制御パルスＰ１に応じてオンし、２回目の閾電圧補正動作を行う。続いて入力信号がＶｏｆｓからＶｓｉｇ２に切換ると、サンプリング用トランジスタＴ１（Ｎ＋１）は制御パルスＰ２に応じてオンし、信号電位書込動作を行う。この様にして、各ラインのサンプリング用トランジスタは、１Ｈ内で閾電圧補正動作と信号電位書込動作を行っている。本参考例では１回の閾電圧補正動作で補正が完了しないため、２回に分けて繰り返し閾電圧補正動作を行っている。

これに対し本発明にかかる動作シーケンスでは、ライトスキャナは複数の走査線（本実施例では２本）の各々に割り当てられている走査期間（１Ｈ）を合わせて第１期間及び第２期間を含む合成期間としている。換言すると、この合成期間は２Ｈに相当する。第１期間で２本の走査線（ＮラインとＮ＋１ライン）に一斉に制御信号Ｐ１を出力して、一斉に閾電圧補正動作を実行する。続いて第２期間で２本の走査線（ラインＮとラインＮ＋１）に順次制御信号Ｐ２を出力して、順次信号電位書込動作を実行している。図示の例では入力信号は合成期間２Ｈの前半に相当する第１期間ではＶｏｆｓであり、後半の第２期間では順にＶｓｉｇ１からＶｓｉｇ２に変化する。このときＮライン目のサンプリング用トランジスタＴ１（Ｎ）は制御信号パルスＰ２に応じてオンし、Ｖｓｉｇ１をサンプリングする。続いてＮ＋１ライン目のサンプリング用トランジスタＴ１（Ｎ＋１）が制御信号パルスＰ２に応じてオンし、Ｖｓｉｇ２をサンプリングする。

図１５Ａは、合成期間（２Ｈ）における入力信号のトランジェント及びサンプリング用トランジスタＴ１（Ｎ）、Ｔ１（Ｎ＋１）のオンオフトランジェントを表した詳細タイミングチャートである。理解を容易にするため、図１３に示した参考例にかかる詳細タイミングチャートと同様の表記を採用している。本例では合成期間２Ｈの前半第１期間で一括した閾電圧補正動作を行い、後半の第２期間で順次信号電位書込動作を行っている。ここで入力信号のトランジェントをｔ１とし、サンプリング用トランジスタＴ１のトランジェントをｔ２とし、閾電圧補正時間をｔ３とし、信号電位書込み時間をｔ４とすると、上述した一括閾電圧補正動作及び順次信号電位書込動作を２Ｈ内で完了するため、３ｔ１＋３ｔ２＋ｔ３＋２ｔ４＜２Ｈを満たす必要がある。一方、図１３に示した参考例では、２ｔ１＋２ｔ２＋ｔ３＋ｔ４＜１Ｈを満たす必要がある。両者を比較すると、参考例に比べて本発明の方式が、ｔ１＋ｔ２＋ｔ３だけ短い時間で全動作を完了することができる。本発明によって水平期間Ｈが短縮化された場合でも所定の閾電圧補正動作及び信号電位書込動作を行うことが可能となり、パネルの高精細化及び高速化に対応可能である。

図１５Ｂは、電源ラインの電位変化を含めた本発明の動作シーケンスの全体構成を示すタイミングチャートである。図示するように、Ｎライン目とＮ＋１ライン目において補正準備期間及び閾電圧補正期間でサンプリング用トランジスタＴ１（Ｎ），Ｔ１（Ｎ＋１）に印加される制御信号波形は共通である。一方Ｎライン目の画素に対する信号書込み時間とＮ＋１ライン目の画素に対する信号書込み時間の差は、１Ｈ以下となっている。さらに電源ラインＤＳがＶｓｓになる時間（非発光期間開始タイミング）もＮライン目とＮ＋１ライン目の差は１Ｈ未満となっている。非発光時に駆動用トランジスタのゲートをＶｏｆｓとしソースをＶｓｓとした後、電源ラインをＶｓｓからＶｃｃに切換えて分割閾電圧補正動作を行う。その後移動度補正を行いながら信号電位Ｖｓｉｇ１，Ｖｓｉｇ２をそれぞれのラインの保持容量に書込み、発光素子ＥＬを発光させている。以上のように本動作シーケンスでは、第２期間で１走査期間（１Ｈ）より小さい位相差で順次制御信号を各走査線ＷＳ（Ｎ，Ｎ＋１）に出力している。電源スキャナは、第１期間で閾電圧補正動作を実行するため複数本の走査線ＷＳ（Ｎ，Ｎ＋１）に対応した複数本の給電線ＤＳに対して低電位Ｖｓｓを供給した後一斉に高電位Ｖｃｃに切り換えている。その際第１期間で１走査期間（１Ｈ）より小さい位相差で順次複数本の給電線ＤＳ（Ｎ，Ｎ＋１）に低電位Ｖｓｓを供給した後、一斉に高電位Ｖｃｃに切換えている。

図１５Ｃは、本発明にかかる表示装置の発展形態を示すブロック図である。図示するように、本実施形態は、画素アレイ部１をスキャナ４５で駆動している。スキャナ４５は、図１に示したライトスキャナ４及びドライブスキャナ５を統合したスキャナであり、サンプリング用トランジスタＴ１の制御ライン（走査線ＷＳ）と電源ライン（給電線ＤＳ）の両者を走査する機能を有する。この統合スキャナ４５は、直列接続した二以上のゲートドライバからなり、各ゲートドライバ毎に所定本数Ｎの走査線ＷＳをまとめて合成期間を生成している。

図１５Ｄは、図１５Ｃに示したスキャナ４５の動作説明に供するタイミングチャートである。ただし、このタイミングチャートは参考例であって、各走査線ＷＳ及び給電線ＤＳを線順次で駆動している。例えば、直列接続されたゲートドライバのうち、先頭の第１ドライバは、１番目〜Ｎ番目までＮ本の走査線ＷＳ及び給電線ＤＳを順に駆動している。次の第２ドライバは、Ｎ＋１番目〜２Ｎ番目まで同じくＮ本の走査線ＷＳ及び給電線ＤＳを順に駆動している。

図１５Ｅは、図１５Ｃに示したスキャナ４５の動作説明に供するタイミングチャートである。このタイミングチャートは本発明に従ったスキャナ４５の動作を表しており、理解を容易にするため図１５Ｂに示した先の実施形態と同様の表記を採用している。この統合スキャナ４５は、直列接続した二以上のゲートドライバからなり、各ゲートドライバ毎に所定本数Ｎの走査線ＷＳをまとめて合成期間を生成している。例えば、直列接続されたゲートドライバのうち、先頭の第１ドライバは、１ライン目からＮライン目において補正準備期間及び閾電圧補正期間でサンプリング用トランジスタＴ１（１）〜Ｔ１（Ｎ）に印加される制御信号波形が共通である。一方隣り合うラインの画素に対する信号書込み時間の差は、１Ｈ以下となっている。さらに電源ラインＤＳがＶｓｓになる時間（非発光期間開始タイミング）も隣り合うラインの差は１Ｈ未満となっている。非発光時に駆動用トランジスタＴ２のゲートをＶｏｆｓとしソースをＶｓｓとした後、電源ラインをＶｓｓからＶｃｃに切換えて閾電圧補正動作を行う。その後移動度補正を行いながら信号電位Ｖｓｉｇ１〜ＶｓｉｇＮをそれぞれのラインの保持容量に書込み、発光素子ＥＬを発光させている。

次の第２ドライバは、Ｎ＋１ライン目から２Ｎライン目において補正準備期間及び閾電圧補正期間でサンプリング用トランジスタＴ１（Ｎ＋１）〜Ｔ１（２Ｎ）に印加される制御信号波形が共通である。一方隣り合うラインの画素に対する信号書込み時間の差は、１Ｈ以下となっている。さらに電源ラインＤＳがＶｓｓになる時間（非発光期間開始タイミング）も隣り合うラインの差は１Ｈ未満となっている。非発光時に駆動用トランジスタのゲートをＶｏｆｓとしソースをＶｓｓとした後、電源ラインをＶｓｓからＶｃｃに切換えて閾電圧補正動作を行う。その後移動度補正を行いながら信号電位ＶｓｉｇＮ＋１〜Ｖｓｉｇ２Ｎをそれぞれのラインの保持容量に書込み、発光素子ＥＬを発光させている。

本発明にかかる表示装置は、図１６に示すような薄膜デバイス構成を有する。本図は、絶縁性の基板に形成された画素の模式的な断面構造を表している。図示するように、画素は、複数の薄膜トランジタを含むトランジスター部（図では１個のＴＦＴを例示）、保持容量などの容量部及び有機ＥＬ素子などの発光部とを含む。基板の上にＴＦＴプロセスでトランジスター部や容量部が形成され、その上に有機ＥＬ素子などの発光部が積層されている。その上に接着剤を介して透明な対向基板を貼り付けてフラットパネルとしている。

本発明にかかる表示装置は、図１７に示すようにフラット型のモジュール形状のものを含む。例えば絶縁性の基板上に、有機ＥＬ素子、薄膜トランジスタ、薄膜容量等からなる画素をマトリックス状に集積形成した画素アレイ部を設ける、この画素アレイ部（画素マトリックス部）を囲むように接着剤を配し、ガラス等の対向基板を貼り付けて表示モジュールとする。この透明な対向基板には必要に応じて、カラーフィルタ、保護膜、遮光膜等を設けてももよい。表示モジュールには、外部から画素アレイ部への信号等を入出力するためのコネクタとして例えばＦＰＣ（フレキシブルプリントサーキット）を設けてもよい。

以上説明した本発明における表示装置は、フラットパネル形状を有し、様々な電子機器、例えば、デジタルカメラ、ノート型パーソナルコンピューター、携帯電話、ビデオカメラなど、電子機器に入力された、若しくは、電子機器内で生成した映像信号を画像若しくは映像として表示するあらゆる分野の電子機器のディスプレイに適用することが可能である。以下この様な表示装置が適用された電子機器の例を示す。

図１８は本発明が適用されたテレビであり、フロントパネル１２、フィルターガラス１３等から構成される映像表示画面１１を含み、本発明の表示装置をその映像表示画面１１に用いることにより作製される。

図１９は本発明が適用されたデジタルカメラであり、上が正面図で下が背面図である。このデジタルカメラは、撮像レンズ、フラッシュ用の発光部１５、表示部１６、コントロールスイッチ、メニュースイッチ、シャッター１９等を含み、本発明の表示装置をその表示部１６に用いることにより作製される。

図２０は本発明が適用されたノート型パーソナルコンピュータであり、本体２０には文字等を入力するとき操作されるキーボード２１を含み、本体カバーには画像を表示する表示部２２を含み、本発明の表示装置をその表示部２２に用いることにより作製される。

図２１は本発明が適用された携帯端末装置であり、左が開いた状態を表し、右が閉じた状態を表している。この携帯端末装置は、上側筐体２３、下側筐体２４、連結部（ここではヒンジ部）２５、ディスプレイ２６、サブディスプレイ２７、ピクチャーライト２８、カメラ２９等を含み、本発明の表示装置をそのディスプレイ２６やサブディスプレイ２７に用いることにより作製される。

図２２は本発明が適用されたビデオカメラであり、本体部３０、前方を向いた側面に被写体撮影用のレンズ３４、撮影時のスタート／ストップスイッチ３５、モニター３６等を含み、本発明の表示装置をそのモニター３６に用いることにより作製される。

本発明にかかる表示装置の全体構成を示すブロック図である。 図１に示した表示装置に形成される画素の一例を示す回路図である。 図２に示した画素の動作の参考例を示すタイミングチャートである。 図２に示した画素の動作説明に供する模式図である。 同じく動作説明に供する模式図である。 同じく動作説明に供する模式図である。 同じく動作説明に供する模式図である。 同じく動作説明に供するグラフである。 同じく動作説明に供する模式図である。 同じく動作説明に供する模式図である。 同じく動作説明に供するグラフである。 同じく動作説明に供する模式図である。 同じく動作説明に供するタイミングチャートである。 図２に示した画素の本発明に従った動作説明に供するタイミングチャートである。 同じく表示装置の本発明に従った動作説明に供する波形図である。 本発明にかかる表示装置の駆動方法を示すタイミングチャートである。 本発明にかかる表示装置の発展形態を示すブロック図である。 図１５Ｃに示した表示装置に含まれるスキャナの動作説明に供する参考タイミングチャートである。 図１５Ｃに示した表示装置に含まれるスキャナの動作説明に供するタイミングチャートである。 本発明にかかる表示装置のデバイス構成を示す断面図である。 本発明にかかる表示装置のモジュール構成を示す平面図である。 本発明にかかる表示装置を備えたテレビジョンセットを示す斜視図である。 本発明にかかる表示装置を備えたデジタルスチルカメラを示す斜視図である。 本発明にかかる表示装置を備えたノート型パーソナルコンピューターを示す斜視図である。 本発明にかかる表示装置を備えた携帯端末装置を示す模式図である。 本発明にかかる表示装置を備えたビデオカメラを示す斜視図である。 従来の表示装置の一例を示す回路図である。 従来の表示装置の問題点を表すグラフである。 従来の表示装置の別の例を示す回路図である。

符号の説明

１・・・画素アレイ、２・・・画素、３・・・水平セレクタ（信号ドライバ）、４・・・制御用スキャナ、５・・・電源スキャナ、Ｔ１・・・サンプリング用トランジスタ、Ｔ２・・・駆動用トランジスタ、Ｃ１・・・保持容量、ＥＬ・・・発光素子、ＷＳ・・・走査線、ＤＳ・・・給電線、ＳＬ・・・信号線

Claims (4)

1. 画素アレイ部と駆動部とからなり、
   前記画素アレイ部は、行状の走査線と、列状の信号線と、各走査線と各信号線とが交差する部分に配された行列状の画素とを備え、
   各画素は少なくとも、サンプリング用トランジスタと、駆動用トランジスタと、保持容量と、発光素子とを備え、
   前記サンプリング用トランジスタは、その制御端が該走査線に接続し、その一対の電流端が該信号線と該駆動用トランジスタの制御端との間に接続し、
   前記駆動用トランジスタは、一対の電流端の一方が該発光素子に接続し、他方が電源に接続し、
   前記保持容量は、該駆動用トランジスタの制御端と電流端との間に接続し、
   前記駆動部は少なくとも、各走査線に制御信号を供給するライトスキャナと、各信号線に信号電位と基準電位とを切り換えて供給する信号セレクタとを有し、
   前記サンプリング用トランジスタは、該信号線が基準電位にある時該走査線に供給された制御信号に応じて閾電圧補正動作を行い、該駆動用トランジスタの閾電圧に相当する電圧を該保持容量に書き込むとともに、該信号線が信号電位にある時該走査線に供給された制御信号に応じて信号電位書込動作を行い、該信号線から映像信号をサンプリングして該保持容量に書込み、
   前記駆動用トランジスタは、該保持容量に書き込まれた信号電位に応じた電流を該発光素子に供給して発光させる表示装置であって、
   前記画素アレイ部は各駆動用トランジスタの他方の電流端に電源供給するため各走査線と平行に配された給電線を有する一方、前記駆動部は各給電線に高電位と低電位で切り換る電源電圧を供給する電源スキャナを含んでおり、
   前記ライトスキャナは直列接続した二以上のゲートドライバからなり、各ゲートドライバ毎に所定本数の走査線をまとめた複数の走査線の各々に割り当てられている走査期間を合わせて第１期間及び第２期間を含む合成期間を生成し、
   前記電源スキャナは、該第１期間で閾電圧補正動作を実行するため、該複数本の走査線に対応した複数本の給電線に対して一走査期間より小さい位相差で順次低電位を供給した後一斉に高電位に切り換え、
   該第１期間で、前記ライトスキャナから該複数の走査線に一斉に制御信号を出力して一斉に閾電圧補正動作を実行し、
   該第２期間で、前記ライトスキャナから該複数の走査線に順次制御信号を出力して順次信号電位書込動作を実行する表示装置。
2. 前記ライトスキャナは、該第２期間で一走査期間より小さい位相差で順次制御信号を各走査線に出力する請求項１記載の表示装置。
3. 画素アレイ部と駆動部とからなり、
   前記画素アレイ部は、行状の走査線と、列状の信号線と、各走査線と各信号線とが交差する部分に配された行列状の画素とを備え、
   各画素は少なくとも、サンプリング用トランジスタと、駆動用トランジスタと、保持容量と、発光素子とを備え、
   前記サンプリング用トランジスタは、その制御端が該走査線に接続し、その一対の電流端が該信号線と該駆動用トランジスタの制御端との間に接続し、
   前記駆動用トランジスタは、一対の電流端の一方が該発光素子に接続し、他方が電源に接続し、
   前記保持容量は、該駆動用トランジスタの制御端と電流端との間に接続し、
   前記駆動部は少なくとも、各走査線に制御信号を供給するライトスキャナと、各信号線に信号電位と基準電位とを切り換えて供給する信号セレクタとを有し、
   前記サンプリング用トランジスタは、該信号線が基準電位にある時該走査線に供給された制御信号に応じて閾電圧補正動作を行い、該駆動用トランジスタの閾電圧に相当する電圧を該保持容量に書き込むとともに、該信号線が信号電位にある時該走査線に供給された制御信号に応じて信号電位書込動作を行い、該信号線から映像信号をサンプリングして該保持容量に書込み、
   前記駆動用トランジスタは、該保持容量に書き込まれた信号電位に応じた電流を該発光素子に供給して発光させる表示装置の駆動方法であって、
   前記画素アレイ部は各駆動用トランジスタの他方の電流端に電源供給するため各走査線と平行に配された給電線を有する一方、前記駆動部は各給電線に高電位と低電位で切り換る電源電圧を供給する電源スキャナを含んでおり、
   前記ライトスキャナは直列接続した二以上のゲートドライバからなり、各ゲートドライバ毎に所定本数の走査線をまとめた複数の走査線の各々に割り当てられている走査期間を合わせて第１期間及び第２期間を含む合成期間を生成し、
   前記電源スキャナは、該第１期間で閾電圧補正動作を実行するため、該複数本の走査線に対応した複数本の給電線に対して一走査期間より小さい位相差で順次低電位を供給した後一斉に高電位に切り換え、
   該第１期間で、前記ライトスキャナから該複数の走査線に一斉に制御信号を出力して一斉に閾電圧補正動作を実行し、
   該第２期間で、前記ライトスキャナから該複数の走査線に順次制御信号を出力して順次信号電位書込動作を実行することを特徴とする表示装置の駆動方法。
4. 請求項１に記載の表示装置を備えた電子機器。

Images