JP5037795B2 - 表示装置 - Google Patents

表示装置 Download PDF

Info

Publication number
JP5037795B2
JP5037795B2 JP2005077967A JP2005077967A JP5037795B2 JP 5037795 B2 JP5037795 B2 JP 5037795B2 JP 2005077967 A JP2005077967 A JP 2005077967A JP 2005077967 A JP2005077967 A JP 2005077967A JP 5037795 B2 JP5037795 B2 JP 5037795B2
Authority
JP
Japan
Prior art keywords
driver element
voltage
potential
power supply
light emitting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2005077967A
Other languages
English (en)
Other versions
JP2006259373A (ja
Inventor
晋也 小野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Global OLED Technology LLC
Original Assignee
Global OLED Technology LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Global OLED Technology LLC filed Critical Global OLED Technology LLC
Priority to JP2005077967A priority Critical patent/JP5037795B2/ja
Priority to US11/366,283 priority patent/US7808455B2/en
Publication of JP2006259373A publication Critical patent/JP2006259373A/ja
Application granted granted Critical
Publication of JP5037795B2 publication Critical patent/JP5037795B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G09G3/3291—Details of drivers for data electrodes in which the data driver supplies a variable data voltage for setting the current through, or the voltage across, the light-emitting elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0847—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory without any storage capacitor, i.e. with use of parasitic capacitances as storage elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G09G2300/0866—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes by means of changes in the pixel supply voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)
  • Electroluminescent Light Sources (AREA)

Description

本発明は、画素毎にドライバー素子を用いて発光素子を駆動するアクティブ型の表示装置に関する。
自ら発光する有機エレクトロルミネッセンス（ＥＬ）素子を用いた有機ＥＬ表示装置は、液晶表示装置で必要なバックライトが不要で装置の薄型化に最適であるとともに、視野角にも制限がないため、次世代の表示装置として実用化が期待されている。なお、有機ＥＬ表示装置に用いられる有機ＥＬ素子は、その発光輝度が流れる電流値により制御される点で、電圧により表示が制御される液晶セルを用いる液晶表示装置等と異なっている。
図７に、従来から知られているアクティブマトリックス方式の有機ＥＬ表示装置における画素回路を示す。この画素回路は、カソード側が負電源線１０８に接続された有機ＥＬ素子１０４と、ソース電極が有機ＥＬ素子１０４のアノード側に接続され、ドレイン電極が正電源線１０７に接続されたドライバー素子１０２と、ドライバー素子１０２のゲート電極とソース電極との間に接続された静電容量１０３と、ソースもしくはドレイン電極がドライバー素子１０２のゲート電極に、ドレインもしくはソース電極が信号線１０５に、ゲート電極が走査線１０６にそれぞれ接続されたスイッチング素子１０１とを有する。ここで、スイッチング素子１０１およびドライバー素子１０２は薄膜トランジスタ（ＴＦＴ）である。
上記画素回路の動作を以下に説明する。まず、ドライバー素子１０２のゲート・ソース電極間にドライバー素子１０２の閾値電圧より大きな電圧が静電容量１０３により安定的に保持されていると仮定する。従って、ドライバー素子１０２は、オンしている。
この状態で、負電源線１０８を正電源線１０７の電圧ＧＮＤより高レベルとする。ドライバー素子１０２をオン状態のままに保ち、有機ＥＬ素子１０４のアノード電極の電位が正電源線１０７の電位ＧＮＤと同電位なり、有機ＥＬ素子１０４に逆バイアス電圧が印加される。
つぎに、走査線１０６を高レベルとしスイッチング素子１０１をオン状態とした後、信号線１０５の電位をドライバー素子１０２のゲート電極に印加する。この信号線の電位は正電源線１０７の電位ＧＮＤと同電位である。これにより、有機ＥＬ素子１０４のアノード電極の電位は有機ＥＬ素子１０４の静電容量成分と静電容量１０３の容量比に応じてドライバー素子１０２のゲート電位ＧＮＤより低くなり、ドライバー素子１０２はオフとなる。
つぎに、負電源線１０８を正電源線１０７と同電位ＧＮＤに下げると、ドライバー素子１２のソースは負電源線の電圧降下に従って下がるが、ドライバー素子１０２のゲート電位はＧＮＤであり、ドライバー素子１０２はオン状態となる。このため、ドライバー素子１０２を通して正電源線１０７から電流が有機ＥＬ素子１０４のアノード電極に供給され、徐々に有機ＥＬ素子１０４のアノード電極の電位は、ドライバー素子１０２のゲート電極と有機ＥＬ素子１０４のアノード電極の電位との電位差がドライバー素子１０２の閾値電圧と等しくなるまで上昇しつづける。
その後に走査線１０６の電位を低レベルとして、ドライバー素子１０２のソース電極に静電容量１０３および有機ＥＬ素子１０４の静電容量成分によってドライバー素子１０２の閾値電圧を保持することができる。
このように、静電容量１０３にドライバー素子１０２の閾値電圧Ｖｔを保持する工程を以下「閾値電圧検出」と呼ぶこととする。
つぎに、信号線１０５にデータ電圧Ｖｄａｔａを供給しておくと共に、走査線１０６を高レベルとして信号線１０５のデータ電圧Ｖｄａｔａをドライバー素子１０２のゲート電極に印加すると、その瞬間に静電容量１０３の容量値Ｃｓと有機ＥＬ素子１０４の静電容量値Ｃｏｌｅｄの容量比により、ドライバー素子１０２のソース電極が変化し、ドライバー素子１０２のゲート・ソース電極間電位は以下のようになる。
Ｖｇｓ＝｛Ｃｓ／（Ｃｓ＋Ｃｏｌｅｄ）｝・Ｖｄａｔａ＋Ｖｔ （式１）
この電位差Ｖｇｓは静電容量１０３によって安定的に保持される。このデータ電圧を加算する工程を以下「書き込み」と呼ぶことにする。
そして、正電源線１０７と負電源線１０８との間の電位差が、有機ＥＬ素子１０４の閾値電圧より充分大きくなるように負電源線１０８を低くすると、上記工程にて静電容量１０３に保持された電圧に応じてドライバー素子１０２は有機ＥＬ素子１０４に流れる電流を制御し、有機ＥＬ素子１０４はその電流値に応じた輝度で発光しつづける。
上述のように図７に示す画素回路では一度輝度情報の書き込みを行えば、つぎにこの書き込み状態が解消されるまでの間、有機ＥＬ素子１０４は一定の輝度で発光を継続する（たとえば、特許文献１参照）。
ＵＳ２００４／０１７４３４９Ａ１（第２頁、第１図）
しかしながら、前記書き込み工程の際にスイッチング素子１０１を通してデータ電圧を印加すると式１にあるように、その瞬間にドライバー素子１０２はオン状態となる。従って、静電容量１０３と有機ＥＬ素子１０４との間のノードに保持されていたドライバー素子１０２の閾値電圧は消失しやすく、式１で表されるように閾値電圧の情報を正確に重畳することは困難である。特に、データ電圧Ｖｄａｔａが大きくになるにつれ、また書き込み時間が長くなるにつれ閾値電圧の消失する度合いは大きくなる。
本発明は、マトリクス状に配置された画素回路を有する表示装置であって、各画素は、正電源線にアノード電極が接続された発光素子と、この発光素子のカソード電極にドレイン電極が接続され、負電源線にソース電極が接続されて、前記発光素子に流れる電流を制御するドライバー素子と、このドライバー素子のゲート・ドレイン間に接続された静電容量と、走査線によってオンオフされ、信号線からのドライバー素子のゲートへの信号電圧の供給を制御するスイッチング素子と、を含み、前記走査線を前記スイッチング素子が導通する電位とし、かつ、前記信号線の電位を前記負電源線の電位と同電位として、前記ドライバー素子をオフ状態にし、この状態で、前記正電源線の電位を前記負電源線の電位よりも低い電位にすることで、前記ドライバー素子のドレイン電圧がそのゲート及びソース電圧である前記負電源線の電位から当該ドライバー素子の閾値電圧を引いた値より低い値になるようにセットし、発光素子がオフの状態で前記ドライバー素子のソースおよびゲートにそれぞれ一定の電源電圧を印加して、ドライバー素子のドレインにドライバー素子の閾値電圧に応じた電圧をセットし、その後ドライバー素子がオフの状態を維持したままで、スイッチング素子をオンして信号線より信号電圧をドライバー素子のゲートに供給して前記静電容量に信号電圧およびドライバー素子の閾値電圧に応じた電圧を充電し、その後スイッチング素子をオフすると共に、前記正電源線の電圧を発光素子に印加される電圧が当該発光素子の閾値電圧より十分大きくなるようにセットすることで、ドライバー素子のゲートにその閾値電圧を補償した信号電圧に応じた電圧をセットして、ドライバー素子から前記発光素子に電流を供給して発光素子を発光させることを特徴とする。
本発明によれば、ドライバー素子のゲート電極とドレイン電極との間に静電容量を設置し、発光素子が発光する際のドライバー素子のゲート・ドレイン電極間の閾値電圧を検出し、この電圧を静電容量に保持する。そして、信号電圧の書き込み時に、閾値電圧検出時にドライバー素子のゲート電極に与えていた電位よりドライバー素子をオフする方向の画素データ信号とすることで、信号電圧の書き込みの際に、静電容量に保持されていたドライバー素子の閾値電圧を失うことなく閾値電圧に画素データ信号を重畳することが可能となる。
以下に、図面を用いて本発明の具体的な態様を説明する。ただし、発明の範囲を図示例に限定するものではない。
〔第１の実施の形態〕
図１に本発明が適用された表示装置の回路構成を、図２にそのタイミングチャートを示す。
表示装置は、マトリクス配置された多数の画素からなり、各画素には、発光素子である有機ＥＬ発光素子（ＯＬＥＤ）と、その発光を制御する回路が設けられている。
正電源供給回路４は、正電源電圧ＶＤＤを出力するが、所定のタイミングで負電源電圧ＶＳＳより低い電圧Ｖｐを切り替え出力し、これを各画素に供給する。信号線駆動回路２は、垂直ライン毎に設けられる各信号線１５に各画素の表示すべき信号電圧Ｖｄａｔａを供給し、走査線駆動回路３は、水平ライン毎に設けられる走査線１６の駆動信号を供給する。負電源供給回路５は発光素子に電流を流すための負電源電圧ＶＳＳを各画素に供給する。
各画素回路において、正電源供給回路４には、正電源線１７が接続されており、この正電源線１７が各画素回路の発光素子１４のアノード電極に接続されている。発光素子１４のカソード電極には、ｎ型のドライバー素子１２のドレイン電極が接続されており、このドライバー素子１２のソース電極が負電源線１８に接続されている。ドライバー素子１２のゲート電極とドレイン電極との間には、静電容量１３が接続されている。
ドライバー素子１２のゲート電極には、スイッチング素子１１のソースが接続され、スイッチング素子１１のドレインは信号線１５に接続されている。スイッチング素子１１のゲート電極には、走査線１６が接続されている。
ここで、スイッチング素子１１は、ｎ型ＴＦＴを採用したが、ｐ型ＴＦＴを採用することもできる。なお、型を変更した場合には、走査線１６に供給する信号の極性を反転する必要がある。ドライバー素子１２はｎ型ＴＦＴである。
上記画素回路の動作を図２のタイミングチャートおよび図３を用いて説明する。
まず、ドライバー素子１２のゲート電極には前フレームにおいて（Ｖｄａｔａ＋Ｖｔ）が静電容量１３によって保持されているものとする。Ｖｄａｔａは、当該画素の発光素子１４の発光量についての輝度データであり、Ｖｔは当該画素のドライバー素子１２の閾値電圧である。
この状態において、当該画素（当該水平ライン）の書き込みタイミングになった場合には、走査線１６をスイッチング素子１１が導通する電位（この例ではＨレベル）とする。また、信号線１５の電位を負電源線１８の電位ＶＳＳと同電位として、ドライバー素子１２をオフ状態にする。
つぎに、図３−１−１に示すように正電源線１７の電位をＶＳＳよりも低いＶｐとする。発光素子１４の電圧降下をＶｏｌｅｄとすれば、正電源線１７の電位がＶＤＤであったときにドライバー素子１２のドレイン電極の電位は、ＶＤＤ−Ｖｏｌｅｄであったはずで、正電源線１７の電位がＶＤＤからＶｐとなると、その差が発光素子１４の容量成分Ｃｏｌｅｄと、静電容量１３の容量成分Ｃｓで分配される。従って、正電源線１７の電位がＶｐになった瞬間ドライバー素子１２のドレイン電極の電位は、ＶＤＤ−Ｖｏｌｅｄ＋｛Ｃｏｌｅｄ／（Ｃｓ＋Ｃｏｌｅｄ）｝（Ｖｐ−ＶＤＤ）である。ここで、補償したいドライバー素子１２の閾値電圧の範囲の最大値をＶｔ（ＴＦＴ）（＞０）とすると、
ＶＳＳ−Ｖｔ（ＴＦＴ）＞＝ＶＤＤ−Ｖｏｌｅｄ
＋｛Ｃｏｌｅｄ／（Ｃｓ＋Ｃｏｌｅｄ）｝（Ｖｐ−ＶＤＤ） （式２）
となるようにＶｐを設定する。すなわち、ドライバー素子１２のドレイン電圧がそのゲートおよびソース電圧であるＶＳＳからＶｔ（ＴＦＴ）を引いた値より低いものに設定する。
従って、正電源線１７がＶｐになった瞬間からドライバー素子１２の閾値電圧検出工程（１）が開始される。そして、図３−１−１に示すようにドライバー素子１２のソースからドレインに電流が流れ、ドライバー素子１２のドレイン電極にはＶＳＳ−Ｖｔの電位が発生する（図３−１−２）。なお、この閾値電圧検出工程（１）は、全画素について一緒に行う。
つぎに、走査線１６をスイッチング素子１１が非導通状態となるよう（この例ではＬレベル）にし、各画素への画素信号の書き込み工程（２）に入る。すなわち、信号線１５の電位をＶｄａｔａとした後、再び走査線１６をスイッチング素子１１が導通状態となるように設定し、ドライバー素子１２のゲート電位をＶｄａｔａ（＜ＶＳＳ）とする。これによって、ドライバー素子１２のゲート電圧がＶＳＳからＶｄａｔａに変化し、その変化量が、静電容量１３の容量Ｃｓおよび発光素子１４の容量Ｃｏｌｅｄによって分配され、電位がＶＳＳ−Ｖｔであったドライバー素子１２のドレイン電極は、ＶＳＳ−Ｖｔ＋｛Ｃｓ／（Ｃｓ＋Ｃｏｌｅｄ）｝（Ｖｄａｔａ−ＶＳＳ）となる（図３−２）。
従って、このときに、静電容量１３には、Ｖｄａｔａ−（ＶＳＳ−Ｖｔ＋｛Ｃｓ／（Ｃｓ＋Ｃｏｌｅｄ）｝（Ｖｄａｔａ−ＶＳＳ））だけ充電されていることになる。
なお、この書き込み工程（２）は、図２に示すように、線順次で行う。ただし、１水平ラインについて、同時にデータ書き込みを行ってもよいし、点順次でデータ書き込みを行ってもよい。
つぎに、正電源線１７を発光素子１４に印加される電圧が発光素子１４の閾値電圧より充分大きくなるようにＶＤＤとする。これによって、ドライバー素子１２のドレイン電圧はＶＤＤ−Ｖｏｌｅｄとなる。従って、ドライバー素子１２のゲート電圧は、ＶＤＤ−Ｖｏｌｅｄに静電容量１３の充電電圧Ｖｄａｔａ−（ＶＳＳ−Ｖｔ＋｛Ｃｓ／（Ｃｓ＋Ｃｏｌｅｄ）｝（Ｖｄａｔａ−ＶＳＳ））＝（１−｛Ｃｓ／（Ｃｓ＋Ｃｏｌｅｄ）｝）（Ｖｄａｔａ−ＶＳＳ）＋Ｖｔを加算した値になる。
このため、そのときドライバー素子１２のゲート・ソース電極間の電位差は
Ｖｇｓ＝ＶＤＤ−Ｖｏｌｅｄ−ＶＳＳ
＋（Ｖｄａｔａ−ＶＳＳ）｛Ｃｏｌｅｄ／（Ｃｓ＋Ｃｏｌｅｄ）｝＋Ｖｔ（式３）
となる（図３−３）。
よって、ドライバー素子１２に流れる電流ｉｄは、
ｉｄ＝（β／２）（Ｖｇｓ−Ｖｔ）２
＝（β／２）（ＶＤＤ−Ｖｏｌｅｄ−ＶＳＳ
＋（Ｖｄａｔａ−ＶＳＳ）｛Ｃｏｌｅｄ／（Ｃｓ＋Ｃｏｌｅｄ）｝）２（式４）
のようになる。
この電流ｉｄが発光素子１４に供給される。このｉｄは、Ｖｔに無関係であり、これによって、発光素子１４の発光ドライバー素子１２の閾値電圧は補償される。
特に、本実施形態においては、発光素子１４が発光する際のドライバー素子１２のゲート電極とドレイン電極との間に静電容量を設置し、発光素子１４が発光する際のドライバー素子１２のゲート・ドレイン電極間の閾値電圧を検出する。そして、この閾値電圧検出時にドライバー素子１２のゲート電極に与えていた電位より低い電圧を画素信号とすることで、信号書き込み工程の際に、静電容量１３に保持されていたドライバー素子１２の閾値電圧Ｖｔを失うことなく、ドライバー素子１２のゲートに輝度データＶｄａｔａを重畳することが可能となる。
〔第２の実施の形態〕
図４に本発明が適用された別の表示装置の回路構成を、図５にそのタイミングチャートを示す。
この装置では、カソード電極が負電源線１８に接続された発光素子２４と、ドレイン電極が発光素子２４のアノード電極とソース電極が正電源線１７に接続されたドライバー素子２２と、ドライバー素子２２のゲート電極とドレイン電極との間に接続された静電容量２３と、ソースもしくはドレイン電極がドライバー素子２２のゲート電極に、ドレインもしくはソース電極が信号線１５に、ゲート電極が走査線２６にそれぞれ接続されたスイッチング素子２１とを有する。スイッチング素子２１はｎ形もしくはｐ形ＴＦＴおよびドライバー素子２２はｐ型ＴＦＴである。
上記画素回路の動作を図５のタイミングチャートおよび図６を用いて説明する。ドライバー素子２２のゲート電極には前フレームにおいて（Ｖｄａｔａ−Ｖｔ）が静電容量２３によって保持されているものとする。
まず、走査線２６をスイッチング素子２１が導通する電位（この例ではＨレベル）とし、信号線の電位を正電源線１７と同電位ＶＤＤとしてドライバー素子２２をオフ状態にする。つぎに図６−１−１に示すように負電源線１８の電位をＶＤＤより高いＶｐとする。負電源線１８の電位がＶｐになった瞬間ドライバー素子２２のドレイン電極の電位はＶｏｌｅｄ＋｛Ｃｏｌｅｄ／（Ｃｓ＋Ｃｏｌｅｄ）｝（Ｖｐ−ＶＳＳ）である。ここで補償したいドライバー素子１２の閾値電圧の範囲をＶｔ（ＴＦＴ）（＜０）とすると、
ＶＤＤ−Ｖｔ（ＴＦＴ）
＜＝Ｖｏｌｅｄ＋｛Ｃｏｌｅｄ／（Ｃｓ＋Ｃｏｌｅｄ）｝（Ｖｐ−ＶＤＤ）（式５）
となるようにＶｐを設定する。
負電源線１８がＶｐになった瞬間からドライバー素子２２の閾値電圧検出工程（１）が開始される。そして、ドライバー素子２２のドレイン電極にはＶＤＤ−Ｖｔの電位が発生する（図６−１−２）。
つぎに、走査線１６をスイッチング素子２１が非導通状態となるよう（この例ではＬレベル）にし、各画素への画素信号の書き込み工程（２）に入る。信号線１５の電位をＶｄａｔａとした後、再び走査線１６をスイッチング素子２１が導通状態となるよう（この例ではＨレベル）に設定し、ドライバー素子２２のゲート電位をＶｄａｔａ（＞ＶＤＤ）とする。これによって、ドライバー素子２２のドレイン電極はＶＤＤ＋｛Ｃｓ／（Ｃｓ＋Ｃｏｌｅｄ）｝（Ｖｄａｔａ−ＶＤＤ）−Ｖｔとなる（図６−２）。
つぎに、負電源線１８を発光素子２４に印加される電圧が発光素子２４の閾値電圧より充分低くなるようにＶＳＳとすると共に、走査線１６によりスイッチング素子１１をオフする。これにより、ドライバー素子１２のドレイン電圧は、ＶＳＳ＋Ｖｏｌｅｄとなり、従ってドライバー素子１２のゲート電圧は、Ｖｓｓ＋Ｖｏｌｅｄ＋（１−｛Ｃｓ／（Ｃｓ＋Ｃｏｌｅｄ）｝（Ｖｄａｔａ−ＶＤＤ）＋Ｖｔとなる。
従って、そのときドライバー素子２２のソース・ゲート電極間の電位差は
Ｖｓｇ＝ＶＤＤ−Ｖｏｌｅｄ−ＶＳＳ
＋（Ｖｄａｔａ−ＶＤＤ）｛Ｃｏｌｅｄ／（Ｃｓ＋Ｃｏｌｅｄ）｝−Ｖｔ（式６）
となる（図６−３）。
よって、ドライバー素子２２に流れる電流は、
ｉｄ＝（β／２）（Ｖｓｇ＋Ｖｔ）２＝（β／２）（ＶＤＤ−Ｖｏｌｅｄ−ＶＳＳ＋（Ｖｄａｔａ−ＶＤＤ）｛Ｃｏｌｅｄ／（Ｃｓ＋Ｃｏｌｅｄ）｝）２ （式７）
以上により、ドライバー素子２２の閾値電圧は補償される。
本発明の実施形態１の構成を示す図である。 実施形態１のタイミングチャートである。 図２の閾値電圧検出工程（１）初期の状態を示す図である。 図２の閾値電圧検出工程（１）末期の状態を示す図である。 図２の書き込み工程（２）の状態を示す図である。 図２の発光工程（３）の状態を示す図である。 本発明の実施形態２の構成を示す図である。 実施形態２のタイミングチャートである。 図５の閾値電圧検出工程（１）初期の状態を示す図である。 図５の閾値電圧検出工程（１）末期の状態を示す図である。 図５の書き込み工程（２）の状態を示す図である。 図５の発光工程（３）の状態を示す図である。 従来の画素回路の構成を示す図である。
符号の説明
１ 画素回路、２ 信号線駆動回路、３ 走査線駆動回路、４ 正電源供給回路、５ 負電源供給回路、１１，２１，１０１ スイッチング素子、１２、２２，１０２ ドライバー素子、１３，２３，１０３ 静電容量、１４，２４，１０４ 発光素子、１５，１０５ 信号線、１６，２６，１０６ 走査線、１７，１０７ 正電源線、１８，１０８ 負電源線。

Claims (1)

  1. マトリクス状に配置された画素回路を有する表示装置であって、
    各画素は、
    正電源線にアノード電極が接続された発光素子と、
    この発光素子のカソード電極にドレイン電極が接続され、負電源線にソース電極が接続されて、前記発光素子に流れる電流を制御するドライバー素子と、
    このドライバー素子のゲート・ドレイン間に接続された静電容量と、
    走査線によってオンオフされ、信号線からのドライバー素子のゲートへの信号電圧の供給を制御するスイッチング素子と、
    を含み、
    前記走査線を前記スイッチング素子が導通する電位とし、かつ、前記信号線の電位を前記負電源線の電位と同電位として、前記ドライバー素子をオフ状態にし、この状態で、前記正電源線の電位を前記負電源線の電位よりも低い電位にすることで、前記ドライバー素子のドレイン電圧がそのゲート及びソース電圧である前記負電源線の電位から当該ドライバー素子の閾値電圧を引いた値より低い値になるようにセットし、発光素子がオフの状態で前記ドライバー素子のソースおよびゲートにそれぞれ一定の電源電圧を印加して、ドライバー素子のドレインにドライバー素子の閾値電圧に応じた電圧をセットし、
    その後ドライバー素子がオフの状態を維持したままで、スイッチング素子をオンして信号線より信号電圧をドライバー素子のゲートに供給して前記静電容量に信号電圧およびドライバー素子の閾値電圧に応じた電圧を充電し、
    その後スイッチング素子をオフすると共に、前記正電源線の電圧を発光素子に印加される電圧が当該発光素子の閾値電圧より十分大きくなるようにセットすることで、ドライバー素子のゲートにその閾値電圧を補償した信号電圧に応じた電圧をセットして、ドライバー素子から前記発光素子に電流を供給して発光素子を発光させることを特徴とする表示装置。
JP2005077967A 2005-03-17 2005-03-17 表示装置 Active JP5037795B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2005077967A JP5037795B2 (ja) 2005-03-17 2005-03-17 表示装置
US11/366,283 US7808455B2 (en) 2005-03-17 2006-03-02 Display apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005077967A JP5037795B2 (ja) 2005-03-17 2005-03-17 表示装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2006041560A Division JP5037832B2 (ja) 2006-02-17 2006-02-17 表示装置

Publications (2)

Publication Number Publication Date
JP2006259373A JP2006259373A (ja) 2006-09-28
JP5037795B2 true JP5037795B2 (ja) 2012-10-03

Family

ID=37009768

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005077967A Active JP5037795B2 (ja) 2005-03-17 2005-03-17 表示装置

Country Status (2)

Country Link
US (1) US7808455B2 (ja)
JP (1) JP5037795B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8332478B2 (en) 1998-10-01 2012-12-11 Digimarc Corporation Context sensitive connected content
US8429205B2 (en) 1995-07-27 2013-04-23 Digimarc Corporation Associating data with media signals in media signal systems through auxiliary data steganographically embedded in the media signals
US8442264B2 (en) 1995-07-27 2013-05-14 Digimarc Corporation Control signals in streaming audio or video indicating a watermark

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5037858B2 (ja) * 2006-05-16 2012-10-03 グローバル・オーエルイーディー・テクノロジー・リミテッド・ライアビリティ・カンパニー 表示装置
JP4984715B2 (ja) 2006-07-27 2012-07-25 ソニー株式会社 表示装置の駆動方法、及び、表示素子の駆動方法
JP4203772B2 (ja) * 2006-08-01 2009-01-07 ソニー株式会社 表示装置およびその駆動方法
TW200822784A (en) * 2006-11-01 2008-05-16 Himax Tech Ltd Organic light emitting diode display pixel circuit
JP2008152096A (ja) * 2006-12-19 2008-07-03 Sony Corp 表示装置、表示装置の駆動方法および電子機器
JP2008192642A (ja) * 2007-01-31 2008-08-21 Tokyo Electron Ltd 基板処理装置
CN101536070B (zh) * 2007-01-31 2012-01-18 夏普株式会社 像素电路及显示装置
JP5287111B2 (ja) * 2007-11-14 2013-09-11 ソニー株式会社 表示装置及びその駆動方法と電子機器
JP5186888B2 (ja) * 2007-11-14 2013-04-24 ソニー株式会社 表示装置及びその駆動方法と電子機器
JP2009244666A (ja) * 2008-03-31 2009-10-22 Sony Corp パネルおよび駆動制御方法
JP5146090B2 (ja) * 2008-05-08 2013-02-20 ソニー株式会社 Ｅｌ表示パネル、電子機器及びｅｌ表示パネルの駆動方法
KR101411805B1 (ko) 2008-05-16 2014-07-03 엘지디스플레이 주식회사 유기발광 표시장치의 구동 방법
JP4640449B2 (ja) * 2008-06-02 2011-03-02 ソニー株式会社 表示装置及びその駆動方法と電子機器
JP2010243938A (ja) * 2009-04-09 2010-10-28 Sony Corp 表示装置およびその駆動方法
JP2011118020A (ja) * 2009-12-01 2011-06-16 Sony Corp 表示装置、表示駆動方法
TWI397887B (zh) * 2009-12-31 2013-06-01 Au Optronics Corp 發光元件的驅動裝置
JP2014197120A (ja) * 2013-03-29 2014-10-16 ソニー株式会社 表示装置、ｃｍｏｓ演算増幅器及び表示装置の駆動方法
CN105281377B (zh) * 2014-07-16 2018-08-28 立锜科技股份有限公司 输入/输出讯号处理电路与输入/输出讯号处理方法
CN104157239A (zh) * 2014-07-21 2014-11-19 京东方科技集团股份有限公司 像素电路、像素电路的驱动方法和显示装置
CN106782326B (zh) * 2017-03-06 2018-11-16 京东方科技集团股份有限公司 像素电路及其驱动方法、显示装置
US10535307B2 (en) 2017-08-17 2020-01-14 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Method and device for driving organic light emitting diode display device that includes acquiring each current flowing through each organic light emitting diode according to a video signal
CN107316608B (zh) * 2017-08-17 2019-11-26 深圳市华星光电半导体显示技术有限公司 一种有机发光二极管显示器的驱动方法及装置
CN114724511B (zh) * 2022-06-08 2022-08-26 惠科股份有限公司 像素驱动电路、像素驱动方法及显示面板

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4383852B2 (ja) * 2001-06-22 2009-12-16 統寶光電股▲ふん▼有限公司 Ｏｌｅｄ画素回路の駆動方法
JP3800050B2 (ja) * 2001-08-09 2006-07-19 日本電気株式会社 表示装置の駆動回路
US6876350B2 (en) * 2001-08-10 2005-04-05 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic equipment using the same
TW594628B (en) * 2002-07-12 2004-06-21 Au Optronics Corp Cell pixel driving circuit of OLED
KR20040019207A (ko) * 2002-08-27 2004-03-05 엘지.필립스 엘시디 주식회사 유기전계발광소자와 그의 구동장치 및 방법
TW564390B (en) * 2002-09-16 2003-12-01 Au Optronics Corp Driving circuit and method for light emitting device
JP3949040B2 (ja) * 2002-09-25 2007-07-25 東北パイオニア株式会社 発光表示パネルの駆動装置
JP2004145300A (ja) * 2002-10-03 2004-05-20 Seiko Epson Corp 電子回路、電子回路の駆動方法、電子装置、電気光学装置、電気光学装置の駆動方法及び電子機器
US7612749B2 (en) * 2003-03-04 2009-11-03 Chi Mei Optoelectronics Corporation Driving circuits for displays
JP4484451B2 (ja) * 2003-05-16 2010-06-16 奇美電子股▲ふん▼有限公司 画像表示装置
JP2005031629A (ja) * 2003-06-19 2005-02-03 Sharp Corp 表示素子および表示装置
JP2005099714A (ja) * 2003-08-29 2005-04-14 Seiko Epson Corp 電気光学装置、電気光学装置の駆動方法および電子機器
TWI273541B (en) * 2003-09-08 2007-02-11 Tpo Displays Corp Circuit and method for driving active matrix OLED pixel with threshold voltage compensation
KR100752365B1 (ko) * 2003-11-14 2007-08-28 삼성에스디아이 주식회사 표시장치의 픽셀구동회로 및 그 방법
DE102004002587B4 (de) * 2004-01-16 2006-06-01 Novaled Gmbh Bildelement für eine Aktiv-Matrix-Anzeige
JP2005215102A (ja) * 2004-01-28 2005-08-11 Sony Corp 画素回路、表示装置およびその駆動方法
US7317433B2 (en) * 2004-07-16 2008-01-08 E.I. Du Pont De Nemours And Company Circuit for driving an electronic component and method of operating an electronic device having the circuit
CA2490858A1 (en) * 2004-12-07 2006-06-07 Ignis Innovation Inc. Driving method for compensated voltage-programming of amoled displays

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8429205B2 (en) 1995-07-27 2013-04-23 Digimarc Corporation Associating data with media signals in media signal systems through auxiliary data steganographically embedded in the media signals
US8442264B2 (en) 1995-07-27 2013-05-14 Digimarc Corporation Control signals in streaming audio or video indicating a watermark
US8332478B2 (en) 1998-10-01 2012-12-11 Digimarc Corporation Context sensitive connected content

Also Published As

Publication number Publication date
US20060208975A1 (en) 2006-09-21
US7808455B2 (en) 2010-10-05
JP2006259373A (ja) 2006-09-28

Similar Documents

Publication Publication Date Title
JP5037795B2 (ja) 表示装置
JP5037858B2 (ja) 表示装置
US11881164B2 (en) Pixel circuit and driving method thereof, and display panel
CN109523956B (zh) 像素电路及其驱动方法、显示装置
JP4734529B2 (ja) 表示装置
CN107492343B (zh) 用于oled显示设备的像素驱动电路、oled显示设备
EP2736039B1 (en) Organic light emitting display device
US11232749B2 (en) Pixel circuit and driving method thereof, array substrate, and display device
JP5163646B2 (ja) 画像表示装置
US9070646B2 (en) Organic light emitting display device
US11341916B2 (en) Display apparatus having varied driving frequency and gate clock signal
US9324258B2 (en) Display apparatus
JP2006251453A (ja) アクティブマトリクス型表示装置及びその駆動方法
US7259593B2 (en) Unit circuit, method of controlling unit circuit, electronic device, and electronic apparatus
TW201335912A (zh) 像素與使用其之有機發光顯示器
US10796640B2 (en) Pixel circuit, display panel, display apparatus and driving method
US11881178B2 (en) Light emitting display device and method of driving same
JP5015428B2 (ja) 表示装置
US9123297B2 (en) Driving method of display apparatus
JP2014032423A (ja) アクティブマトリクス型表示装置
JP5028207B2 (ja) 画像表示装置および画像表示装置の駆動方法
KR20160074772A (ko) 유기 발광 표시 장치 및 그의 구동 방법
JP5037832B2 (ja) 表示装置
JP2006251455A (ja) アクティブマトリクス型表示装置及びその駆動方法
JP2010113101A (ja) 画像表示装置および発光制御方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071211

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20100319

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20100512

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20100520

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110127

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110201

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110415

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120321

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120523

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120703

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120705

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150713

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5037795

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250