JP5028207B2 - 画像表示装置および画像表示装置の駆動方法 - Google Patents
画像表示装置および画像表示装置の駆動方法 Download PDFInfo
- Publication number
- JP5028207B2 JP5028207B2 JP2007255400A JP2007255400A JP5028207B2 JP 5028207 B2 JP5028207 B2 JP 5028207B2 JP 2007255400 A JP2007255400 A JP 2007255400A JP 2007255400 A JP2007255400 A JP 2007255400A JP 5028207 B2 JP5028207 B2 JP 5028207B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- threshold voltage
- capacitor
- terminal
- image signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims description 14
- 239000003990 capacitor Substances 0.000 claims description 96
- 238000001514 detection method Methods 0.000 claims description 36
- 230000003071 parasitic effect Effects 0.000 claims description 11
- 230000003472 neutralizing effect Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 15
- 230000000694 effects Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 2
- 101100191136 Arabidopsis thaliana PCMP-A2 gene Proteins 0.000 description 1
- 101100422768 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) SUL2 gene Proteins 0.000 description 1
- 101100048260 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) UBX2 gene Proteins 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 229910052790 beryllium Inorganic materials 0.000 description 1
- ATBAMAFKBVZNFJ-UHFFFAOYSA-N beryllium atom Chemical compound [Be] ATBAMAFKBVZNFJ-UHFFFAOYSA-N 0.000 description 1
- 238000005401 electroluminescence Methods 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- IEQIEDJGQAUEQZ-UHFFFAOYSA-N phthalocyanine Chemical compound N1C(N=C2C3=CC=CC=C3C(N=C3C4=CC=CC=C4C(=N4)N3)=N2)=C(C=CC=C2)C2=C1N=C1C2=CC=CC=C2C4=N1 IEQIEDJGQAUEQZ-UHFFFAOYSA-N 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Landscapes
- Electroluminescent Light Sources (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Control Of El Displays (AREA)
Description
図1は、本発明の実施の形態にかかる画像表示装置の1画素に対応する画素回路の構成の一例を示す図である。なお、この図1には、有機EL素子の容量をColedとして等価的に表している。
図3は、閾値電圧検出期間における画素回路の動作状態を示す図である。この閾値電圧検出期間では、図2に示されるように、VDD線10がゼロ電位(0V)とされ、VSS線11が電源電位(VDD)とされ、Tth制御線12が高電位(VgH)とされ、走査線13が高電位(VgH)とされ、画像信号線14が0Vとされる。この制御によって、図3に示されるように、スイッチングトランジスタTsがオン、閾値電圧検出用トランジスタTthがオン、駆動トランジスタTdがオンとされる。その結果、駆動トランジスタTdのソース電極に対するゲート電極の電位が閾値電圧Vthに達するまで有機EL素子容量Coled、第1の容量Csおよび第2の容量Cs2に蓄積された電荷が放電され、駆動トランジスタTd→VDD線10という経路で電流が流れる。そして、駆動トランジスタTdのゲート電極−ソース電極間の電位差が閾値電圧Vthに達すると、駆動トランジスタTdがオフとなり、この時点で、第1と第2の容量Cs,Cs2の両端には閾値電圧Vthの電圧が生じる。
図4は、有機EL素子初期化期間における画素回路の動作状態を示す図である。この有機EL素子初期化期間では、図2に示されるように、VDD線10のゼロ電位と、走査線の高電位(VgH)が維持される一方で、VSS線11がゼロ電位とされ、Tth制御線12が低電位(VgL)とされる。また、画像信号線14には、たとえば画像信号電圧の最大電位(Vdh)が供給される。この制御によって、図4に示されるように、スイッチングトランジスタTsがオン、閾値電圧検出用トランジスタTthがオフ、駆動トランジスタTdがオンとされる。その結果、駆動トランジスタTd→有機EL素子容量Coled、および駆動トランジスタTd→第2の容量Cs2という経路で電流が流れ、有機EL素子容量Coledおよび第2の容量Cs2に残存していた電荷と、上記の経路で流れてきた電流による電荷とが中和される。この動作によって、有機EL素子容量Coled自身の残存電荷による発光への影響が回避される。また、第2の容量Cs2に溜まっていた電荷がなくなるので、第2の容量Cs2の両端にかかっていた閾値電圧Vthも0となり、その結果、第1の容量Csにのみその両端に閾値電圧Vthがかかることになる。
図5は、書き込み期間における画素回路の動作状態を示す図である。この書き込み期間では、図2に示されるように、VDD線10とVSS線11のゼロ電位と、Tth制御線12の低電位(VgL)が維持される一方で、走査線13による走査信号と画像信号線14による画像信号に応じた所定のレベルの信号電位が供給される。本実施の形態にかかる書き込み処理では、全画素一括ではなく、走査線13ごとの順次走査が行われる。この制御によって、図5に示されるように、画像信号線14からはその画素に応じた画像信号Vdata(≦VdH)が供給され、スイッチングトランジスタTs→第2の容量Cs2→駆動トランジスタTd→VDD線10という経路で電流が流れ、第2の容量Cs2には画像信号Vdataに応じた電圧が保持されることになる。なお、図2中の画像信号線14における網掛け部は、画像信号に応じた最大VdHまでの所定の電圧が印加されることを示している。
図6は、発光期間における画素回路の動作状態を示す図である。この発光期間では、図2に示されるように、VDD線10が電源電位(VDD)とされる一方で、VSS線11がゼロ電位に維持され、Tth制御線12は低レベル(VgL)に維持される。また、走査線13は低レベル(VgL)とされ、画像信号線14はゼロ電位とされる。このとき、駆動トランジスタTdの閾値電圧を保持する第1の容量Csと画像信号に応じた画像信号電圧を保持する第2の容量Cs2とが直列に接続され、両者の電圧の和Vth+Vdataが駆動トランジスタTdのゲート電極とソース電極との間に印加される。その結果、図6に示されるように、駆動トランジスタTdがオンとなり、VDD線10→駆動トランジスタTd→有機EL素子OLED→VSS線11という経路で電流が流れ、有機EL素子OLEDが発光する。
Ids=(β/2)・(Vgs−Vth)2 ・・・(1)
Ids=(β/2)・(Vth+Vdata−Vth)2
=(β/2)・(Vdata)2 ・・・(2)
特許文献1に記載の画素回路の初期化プロセスでは、駆動トランジスタT3に対する逆バイアスの印加と閾値電圧補償とが同時に行われる。このとき、第1のスイッチングトランジスタT1がオフとなり、第1の容量C1とデータ線Xとが電気的に分離された状態となる。また、第2のスイッチングトランジスタT2がオンとされ、電源線Lは電源電位(VDD)に設定されることで、駆動トランジスタT3には駆動電流が流れる方向とは逆方向のバイアスが印加され、ノードN1の電圧が、駆動トランジスタT3の閾値電圧Vthに応じたオフセットレベルになるまで電流が流れる。
図7に示される特許文献1の画素回路では、データ書き込みプロセスにおいて、第1の容量C1と第2の容量C2とが直列に接続され、双方の容量C1,C2の両端に書き込み電圧が印加される一方で、発光期間では、第1の容量C1と第2の容量C2の配置が、駆動トランジスタT3のゲート電極から見て並列接続となり、第2の容量C2に書込まれた電圧のみが駆動トランジスタT3に印加される。そのため、この画素回路の書き込み効率ηの上限値は、次式(3)で示されるものとなる。
η=C1/(C1+C2) ・・・(3)
特開2007−206273号公報(以下、特許文献2という)には、コモンアノード型の画素回路が開示されている。図9は、特許文献2に記載の画素回路の構成を示す図であり、図10は、特許文献2に記載の画素回路を動作させるための制御シーケンス図である。
11 第2の電源線
12 Tth制御線
13 走査線
14 画像信号線
OLED 有機EL素子
Td 駆動トランジスタ
Ts スイッチングトランジスタ
Tth 閾値電圧検出用トランジスタ
Cs 第1の容量
Cs2 第2の容量
Claims (5)
- 画像表示装置であって、
発光素子と、
制御端子、第1端子および前記発光素子のアノード電極に接続される第2端子を有し、前記制御端子と前記第2端子との電位差に応じて前記第1端子と前記第2端子との間に流れる電流を制御することによって、前記発光素子の発光を制御するドライバ素子と、
前記制御端子と前記第2端子の間に接続されたスイッチ素子からなり、前記ドライバ素子の前記制御端子と前記第2端子との間の閾値電圧を検出する閾値電圧検出素子と、
第1電極及び第2電極を有し、該第2電極が前記ドライバ素子の前記制御端子に電気的に接続され、前記閾値電圧検出素子によって検出された前記ドライバ素子の前記閾値電圧を保持する第1容量素子と、
第3電極及び第4電極を有し、該第4電極に前記発光素子の発光輝度に対応する画像信号電圧が画像信号線を介して印加される第2容量素子であって、該第3電極が前記第1電極と該画像信号線の間の点に接続され、該第4電極が前記第2端子と前記アノード電極の間の点に接続される第2容量素子と、
を備える複数の画素回路からなり、
前記ドライバ素子及び前記閾値電圧検出素子をオンしてから該ドライバ素子がオフされるまで前記第1容量素子から該閾値電圧検出素子を介して該ドライバ素子に電流を流すとともに前記第2容量素子及び前記発光素子の寄生容量から該ドライバ素子に電流を流すことにより検出された閾値電圧が該第1容量素子及び該第2容量素子に保持され、
前記第2容量素子は、前記発光素子の発光期間中に前記第1容量素子に直列に接続され、
前記発光素子のカソード電極は、他の画素回路との共通電極となるように電源線に接続されることを特徴とする画像表示装置。
- 前記第1容量素子の第1電極と前記画像信号線との間に接続されるスイッチング素子をさらに備え、
前記スイッチング素子は、前記ドライバ素子の閾値電圧が検出されている間、オン状態となり、前記第1容量素子が前記ドライバ素子の制御端子と前記画像信号線との間に接続された状態にあることを特徴とする請求項1に記載の画像表示装置。
- 発光素子と、
制御端子、第1端子および前記発光素子のアノード電極に接続される第2端子を有し、前記制御端子と前記第2端子との電位差に応じて前記第1端子と前記第2端子との間に流れる電流を制御することによって、前記発光素子の発光を制御するドライバ素子と、
前記制御端子と前記第2端子の間に接続されたスイッチ素子からなり、前記ドライバ素子の前記制御端子と前記第2端子との間の閾値電圧を検出する閾値電圧検出素子と、
第1電極及び第2電極を有し、該第2電極が前記ドライバ素子の前記制御端子に電気的に接続され、前記閾値電圧検出素子によって検出された前記ドライバ素子の前記閾値電圧を保持する第1容量素子と、
第3電極及び第4電極を有し、該第4電極に前記発光素子の発光輝度に対応する画像信号電圧が画像信号線を介して印加される第2容量素子であって、該第3電極が前記第1電極と該画像信号線の間の点に接続され、該第4電極が前記第2端子と前記アノード電極の間の点に接続される第2容量素子と、
前記第1容量素子の第1電極と前記画像信号線との間に接続されるスイッチング素子と、
を備える画像表示装置の駆動方法であって、
前記ドライバ素子及び前記閾値電圧検出素子をオンしてから該ドライバ素子がオフされるまで前記第1容量素子から該閾値電圧検出素子を介して該ドライバ素子に電流を流すとともに前記第2容量素子及び前記発光素子の寄生容量から該ドライバ素子に電流を流すことにより検出した閾値電圧を該第1容量素子及び該第2容量素子に保持させる閾値電圧検出工程と、
前記画像信号電圧を前記画像信号線を介して前記第2容量素子に書き込み、前記第2容量素子に前記画像信号電圧を保持させる書き込み工程と、
前記第1容量素子と前記第2容量素子とを電気的に直列に接続して、前記第1容量素子に保持された閾値電圧と前記第2容量素子に保持された前記画像信号電圧との電圧を加算し、該加算電圧を前記ドライバ素子の前記制御端子と前記第2端子との間に印加する発光工程と、
を含むことを特徴とする画像表示装置の駆動方法。
- 前記閾値電圧検出工程の後で前記書き込み工程の前に、前記ドライバ素子から前記発光素子の寄生容量及び前記第2容量素子に電流を流し、該寄生容量に蓄積された電荷と該第2容量素子に蓄積された電荷を中和する発光素子初期化工程をさらに備えることを特徴とする請求項3に記載の画像表示装置の駆動方法。
- 前記閾値電圧検出工程では、前記スイッチング素子はオン状態となり、前記第1容量素子が前記ドライバ素子の制御端子と前記画像信号線との間に接続された状態にあることを特徴とする請求項3または4に記載の画像表示装置の駆動方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007255400A JP5028207B2 (ja) | 2007-09-28 | 2007-09-28 | 画像表示装置および画像表示装置の駆動方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007255400A JP5028207B2 (ja) | 2007-09-28 | 2007-09-28 | 画像表示装置および画像表示装置の駆動方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009086253A JP2009086253A (ja) | 2009-04-23 |
JP5028207B2 true JP5028207B2 (ja) | 2012-09-19 |
Family
ID=40659768
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007255400A Active JP5028207B2 (ja) | 2007-09-28 | 2007-09-28 | 画像表示装置および画像表示装置の駆動方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5028207B2 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5449733B2 (ja) * | 2008-09-30 | 2014-03-19 | エルジー ディスプレイ カンパニー リミテッド | 画像表示装置及び画像表示装置の駆動方法 |
JP5329327B2 (ja) * | 2009-07-17 | 2013-10-30 | 株式会社ジャパンディスプレイ | 画像表示装置 |
TWI587261B (zh) * | 2012-06-01 | 2017-06-11 | 半導體能源研究所股份有限公司 | 半導體裝置及半導體裝置的驅動方法 |
WO2015097595A1 (en) | 2013-12-27 | 2015-07-02 | Semiconductor Energy Laboratory Co., Ltd. | Light-emitting device |
CN104851392B (zh) * | 2015-06-03 | 2018-06-05 | 京东方科技集团股份有限公司 | 一种像素驱动电路及方法、阵列基板和显示装置 |
CN111668383B (zh) * | 2020-06-22 | 2022-08-09 | 京东方科技集团股份有限公司 | 显示面板、显示装置 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3832415B2 (ja) * | 2002-10-11 | 2006-10-11 | ソニー株式会社 | アクティブマトリクス型表示装置 |
JP3901105B2 (ja) * | 2003-02-14 | 2007-04-04 | ソニー株式会社 | 画素回路、表示装置、および画素回路の駆動方法 |
JP2005099247A (ja) * | 2003-09-24 | 2005-04-14 | Toppoly Optoelectronics Corp | 閾値電圧補償を有するアクティブマトリックス有機発光ダイオードの画素駆動回路およびその駆動方法。 |
JP4855652B2 (ja) * | 2004-05-17 | 2012-01-18 | グローバル・オーエルイーディー・テクノロジー・リミテッド・ライアビリティ・カンパニー | 表示装置 |
KR101080351B1 (ko) * | 2004-06-22 | 2011-11-04 | 삼성전자주식회사 | 표시 장치 및 그 구동 방법 |
KR100578813B1 (ko) * | 2004-06-29 | 2006-05-11 | 삼성에스디아이 주식회사 | 발광 표시 장치 및 그 구동 방법 |
KR100754131B1 (ko) * | 2005-08-01 | 2007-08-30 | 삼성에스디아이 주식회사 | 데이터 구동회로와 이를 이용한 유기 발광 표시장치 및그의 구동방법 |
JP5154755B2 (ja) * | 2006-01-31 | 2013-02-27 | エルジー ディスプレイ カンパニー リミテッド | 画像表示装置およびその駆動方法 |
-
2007
- 2007-09-28 JP JP2007255400A patent/JP5028207B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2009086253A (ja) | 2009-04-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9911383B2 (en) | Pixel circuit and display device | |
CN105513539B (zh) | 像素电路及其驱动方法以及显示装置 | |
US10504440B2 (en) | Pixel circuit, driving method thereof, display panel and display apparatus | |
JP4737221B2 (ja) | 表示装置 | |
JP5640314B2 (ja) | 画像表示装置 | |
JP5163646B2 (ja) | 画像表示装置 | |
US10755636B2 (en) | Pixel circuit and driving method for the same, display substrate and display device | |
JP5154755B2 (ja) | 画像表示装置およびその駆動方法 | |
WO2016155053A1 (zh) | Amoled像素驱动电路及像素驱动方法 | |
JP5384051B2 (ja) | 画像表示装置 | |
US20100289832A1 (en) | Display apparatus | |
JP2007108378A (ja) | 表示装置の駆動方法および表示装置 | |
JP4529467B2 (ja) | 画素回路および表示装置 | |
JP2006003744A (ja) | 表示装置および表示装置の駆動方法 | |
KR101507259B1 (ko) | 화상 표시 장치 | |
JP4547605B2 (ja) | 表示装置及びその駆動方法 | |
JP5028207B2 (ja) | 画像表示装置および画像表示装置の駆動方法 | |
JP5685700B2 (ja) | 画像表示装置の駆動方法 | |
JP5034208B2 (ja) | 表示装置および表示装置の駆動方法 | |
US11594178B2 (en) | Display device | |
JP5789585B2 (ja) | 表示装置および電子機器 | |
JP2008250003A (ja) | 表示装置 | |
JP2015004841A (ja) | 画素回路及びその駆動方法 | |
KR20140045259A (ko) | 보정경로 다이오드를 포함하는 능동행렬 화소 | |
JP2006098989A (ja) | 画素回路、表示装置、および画素回路の駆動方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100517 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20111020 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111125 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120131 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120206 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120507 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120528 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120625 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150629 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5028207 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |