JP2006098989A - 画素回路、表示装置、および画素回路の駆動方法 - Google Patents
画素回路、表示装置、および画素回路の駆動方法 Download PDFInfo
- Publication number
- JP2006098989A JP2006098989A JP2004287888A JP2004287888A JP2006098989A JP 2006098989 A JP2006098989 A JP 2006098989A JP 2004287888 A JP2004287888 A JP 2004287888A JP 2004287888 A JP2004287888 A JP 2004287888A JP 2006098989 A JP2006098989 A JP 2006098989A
- Authority
- JP
- Japan
- Prior art keywords
- switch
- node
- tft
- conduction
- turned
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 30
- 239000003990 capacitor Substances 0.000 claims description 48
- 239000011159 matrix material Substances 0.000 claims description 18
- 230000007704 transition Effects 0.000 claims description 6
- 230000008859 change Effects 0.000 abstract description 17
- 230000008878 coupling Effects 0.000 abstract description 13
- 238000010168 coupling process Methods 0.000 abstract description 13
- 238000005859 coupling reaction Methods 0.000 abstract description 13
- 238000007667 floating Methods 0.000 abstract description 10
- 230000006866 deterioration Effects 0.000 abstract description 8
- 238000010586 diagram Methods 0.000 description 13
- 101100153525 Homo sapiens TNFRSF25 gene Proteins 0.000 description 7
- 102100022203 Tumor necrosis factor receptor superfamily member 25 Human genes 0.000 description 7
- 229910021417 amorphous silicon Inorganic materials 0.000 description 4
- 230000007423 decrease Effects 0.000 description 4
- 239000004973 liquid crystal related substance Substances 0.000 description 4
- 230000003071 parasitic effect Effects 0.000 description 4
- 230000005669 field effect Effects 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 238000005401 electroluminescence Methods 0.000 description 2
- 230000000644 propagated effect Effects 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 230000036962 time dependent Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Images
Landscapes
- Electroluminescent Light Sources (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of El Displays (AREA)
Abstract
【解決手段】信号書き込み用スイッチとしてのTFT115,TFT114を導通(オン)させ、その導通(オン)期間に回路電源用スイッチであるTFT113を導通(オン)させて導通期間をオーバラップさせ、その後TFT115,TFT114をオフさせて、TFT111に入るカップリング電圧をキャンセルする。
【選択図】 図10
Description
これは有機ELディスプレイなどにおいても同様であるが、有機ELディスプレイは各画素回路に発光素子を有する、いわゆる自発光型のディスプレイであり、液晶ディスプレイに比べて画像の視認性が高い、バックライトが不要、応答速度が速い、等の利点を有する。
また、各発光素子の輝度はそれに流れる電流値によって制御することによって発色の階調を得る、すなわち発光素子が電流制御型であるという点で液晶ディスプレイなどとは大きく異なる。
この表示装置1は、図1に示すように、画素回路(PXLC)2aがm×nのマトリクス状に配列された画素アレイ部2、水平セレクタ(HSEL)3、ライトスキャナ(WSCN)4、水平セレクタ3により選択され輝度情報に応じたデータ信号が供給されるデータ線DTL1〜DTLn、およびライトスキャナ4により選択駆動される走査線WSL1〜WSLmを有する。
なお、水平セレクタ3はライトスキャナ4に関しては、多結晶シリコン上に形成する場合や、MOSIC等で画素の周辺に形成することもある。
図2の画素回路は、多数提案されている回路のうちで最も単純な回路構成であり、いわゆる2トランジスタ駆動方式の回路である。
有機EL素子は多くの場合整流性があるため、OLED(Organic Light Emitting Diode)と呼ばれることがあり、図2その他では発光素子としてダイオードの記号を用いているが、以下の説明においてOLEDには必ずしも整流性を要求するものではない。
図2ではTFT11のソースが電源電位VCCに接続され、発光素子13のカソード(陰極)は接地電位GNDに接続されている。図2の画素回路2aの動作は以下の通りである。
走査線WSLを選択状態(ここでは低レベル)とし、データ線DTLに書き込み電位Vdataを印加すると、TFT12が導通してキャパシタC11が充電または放電され、TFT11のゲート電位はVdataとなる。
走査線WSLを非選択状態(ここでは高レベル)とすると、データ線DTLとTFT11とは電気的に切り離されるが、TFT11のゲート電位はキャパシタC11によって安定に保持される。
TFT11および発光素子13に流れる電流は、TFT11のゲート・ソース間電圧Vgsに応じた値となり、発光素子13はその電流値に応じた輝度で発光し続ける。
上記ステップST1のように、走査線WSLを選択してデータ線に与えられた輝度情報を画素内部に伝える操作を、以下「書き込み」と呼ぶ。
上述のように、図2の画素回路2aでは、一度Vdataの書き込みを行えば、次に書き換えられるまでの間、発光素子13は一定の輝度で発光を継続する。
このとき、pチャネルのドライブトランジスタのソースは電源電位VCCに接続されており、このTFT11は常に飽和領域で動作している。よって、下記の式1に示した値を持つ定電流源となっている。
Ids=1/2・μ(W/L)Cox(Vgs−|Vth|)2 …(1)
しかしながら、図2の2トランジスタ駆動は定電流駆動のために有機EL素子には上述したように定電流が流れ続け、有機EL素子のI−V特性が劣化してもその発光輝度は経時劣化することはない。
このTFT21は飽和領域で駆動されるので、動作点のソース電圧に対したVgsに関して上記式1に示した方程式の電流値の電流Idsを流す。
これにより、ドライブトランジスタであるTFT21のゲート・ソース間電圧Vgsは変化してしまい、流れる電流値が変動する。同時にEL発光素子23に流れる電流値も変化するので、EL発光素子23のI−V特性が劣化すると、図4のソースフォロワー回路ではその発光輝度は経時変化してしまう。
以上より、従来の方式では輝度変化のない、nチャネルトランジスタ使用の有機EL素子の開発はなされていなかった。
あるいは、たとえば回路電源用第3のスイッチを、信号書き込み前に導通させ、その後、信号書き込み用第1のスイッチを所定期間だけ導通させて信号を書き込むことにより黒浮きの発生が防止される。
駆動トランジスタがnチャネルの場合に、固定電位を接地電位とすることで、発光素子に印加する電位を接地電位にして発光素子の非発光期間が作り出される。
また、ソース電極と接地電位とを接続している第2のスイッチのオフ時間を調節することで、発光素子の発光・非発光の期間を調整し、Duty駆動が行われる。
また、固定電位を接地電位付近もしくはそれ以下の低電位にすること、もしくはゲート電圧を上げることで、固定電位に接続されるスイッチトランジスタのしきい値Vthのバラツキに起因の画質劣化が抑制される。
また、駆動トランジスタがpチャネルの場合に、固定電位を発光素子のカソード電極に接続されている電源電位とすることで、発光素子に印加する電位を電源電位としEL素子の非発光期間が作り出される。
そして、駆動トランジスタの特性をnチャネルとすることで、ソースフォロワーが可能となり、アノード接続ができる。
また、駆動トランジスタを全てnチャネル化することが可能となり、一般的なアモルファスシリコンのプロセスを導入することが可能となり、低コスト化が可能となる。
また、本発明によれば、駆動トランジスタのゲート電極を、スイッチを介して固定電位に接続し、駆動トランジスタのゲートとソース間に画素容量を有するこで、発光素子のI−V特性の経時劣化による輝度変化が補正される。
たとえば駆動トランジスタがnチャネルの場合に、固定電位を駆動トランジスタのドレイン電極が接続されている固定電位とすることで画素内に固定電位は電源電位のみとする。
また、EL発光素子のI−V特性が経時変化しても、輝度劣化の無いソースフォロワー出力が行える。
nチャネルトランジスタのソースフォロワー回路が可能となり、現状のアノード・カソード電極を用いたままで、nチャネルトランジスタを発光素子の駆動素子として用いることができる。
さらに、たとえば黒信号でも短時間にて信号線電圧を書き込むことができ、ユニフォーミティの高い画質を得ることができる。同時に信号線容量を増加させ、リーク特性を抑制することができる。
また、本発明では固定電位に画素電源を使用することができるため、画素面積を小さくすることができ、パネルの高精細化が期待できる。
さらにまた、発光素子の非発光時間に回路に電流を流さないことで消費電力の低減が可能となる。
図9は、図8の有機EL表示装置において本実施形態に係る画素回路の具体的な構成を示す回路図である。
また、図9においても、図面の簡単化のために一つの画素回路の具体的な構成を示している。
また、図9において、DTL101はデータ線を、WSL101は走査線を、AZL101はオートゼロ線を、DSL101は駆動線をそれぞれ示している。
これらの構成要素のうち、TFT111が本発明に係る電界効果トランジスタを構成し、TFT112が第2のスイッチを構成し、TFT113が第3のスイッチを構成し、TFT114が第4のスイッチを構成し、TFT115が第1のスイッチを構成し、TFT116が第5のスイッチを構成している。また、水平セレクタ(HSEL)103、第1のライトスキャナ(WSCN1)104、第2のライトスキャナ(WSCN2)105、ドライブスキャナ(DSCN)106により本発明に係る第2の回路を構成している。
また、走査線WSL101が本発明に係る第1の制御線に対応し、駆動線DSL101が第2の制御線に対応し、オートゼロ線AZL101が第3の制御線に対応する。
また、電源電圧VCCの供給ライン(電源電位)が第1の基準電位に相当し、接地電位GNDが第2の基準電位に相当している。
TFT111のゲートが第2のノードND112に接続され、ドレインが第3のノードND113に接続され、TFT112のソース・ドレインが第3のノードND113(TFT111のドレイン)と第2のノードND112に接続されている。
そして、TFT113のソース・ドレインが第3のノードND113と電源電圧VCCの供給ラインに接続されている。
TFT111のソースがTFT114のドレインおよびキャパシタC111の第1電極に接続され、キャパシタC111の第2電極がノードND112に接続され、TFT114のソースが固定電位(本実施形態では接地電位GND)Vssに接続されている。
キャパシタC112の第1電極が第2のノードND112に接続され、第2電極が第4のノードND114に接続されている。
データ線DTL101と第4のノードND114に第1のスイッチとしてのTFT115のソース・ドレインがそれぞれ接続されている。また、電圧(プリチャージ電圧)Vofs の供給ラインと第4のノードND114にTFT116のソース・ドレインが接続されている。
そして、TFT115およびTFT114ののゲートが走査線WSL101に接続され、TFT113およびTFT116のゲートがオートゼロ線AZL101に接続され、TFT113のゲートが駆動線DSL101に接続されている。
さらに、本実施形態に係る画素回路101は、ドライブトランジスタとしてのTFT111のゲート・ドレインを第2のスイッチとしてのTFT113を介して接続することでドライブトランジスタとしてのTFT111のしきい値電圧を容量に充電し、その容量を通じて入力電圧をTFT111のゲートにカップリングさせることでTFT111のしきい値電圧のバラツキを補正するように構成されている。
信号書き込み用スイッチとしてのTFT115,TFT114と回路電源用スイッチであるTFT113の導通期間を必ずオーバラップさせる方法として、本実施形態においては、次の2つの方法を採用している。
第1の方法は、信号書き込み用スイッチとしてのTFT115,TFT114を導通(オン)させ、その導通(オン)期間に回路電源用スイッチであるTFT113を導通(オン)させて導通期間をオーバラップさせ、その後TFT115,TFT114をオフさせて、TFT111に入るカップリング電圧をキャンセルし黒浮きの発生を防止する方法である。
第2の方法は、回路電源用スイッチであるTFT113を、信号書き込み前に導通(オン)させ、その後、信号書き込み用スイッチとしてのTFT115,TFT114を所定期間だけ導通(オン)させて信号を書き込むことにより黒浮きの発生を防止する方法である。
なお、図10(A)は画素配列の第1行目の走査線WSL101に印加される走査信号ws[101] を、図10(B)は画素配列の第1行目の駆動線DSL101に印加される駆動信号ds[101] を、図10(C)は画素配列の第1行目のオートゼロ線az[101] を、図10(D)はTFT111のゲート電位Vgを、図10(E)はTFT111のソース電位Vsをそれぞれ示している。
その結果、画素回路101においては、TFT112、TFT114〜TFT116がオフした状態に保持される。
ドライブトランジスタとしてのTFT111は、飽和領域で動作するように設計されており、EL発光素子117に流れる電流は、次式で示される値となる。
Ids=(Vgs−Vth)2 …(2)
すなわち、TFT113がオン状態にある期間に、TFT112とTFT116をオンさせた後、TFT113をオフさせる。ここで、発光素子117は非発光状態となる。
また、TFT111のゲート(第2のノードND112)には、容量C1,C2のキャパシタC111,C112が並列に接続されていることから、TFT111のゲート・ドレイン電圧は時間と共に緩やかに減少していく。
一定時間経過後、TFT111のゲート・ソース間電圧はTFT111のしきい値電圧(Vth)となる。
このとき、キャパシタC112には(Vofs −Vth)が充電され、キャパシタC111にはVthが充電される。
この状態で、第1のライトスキャナ104より走査線WSL101への走査信号ws[101] が選択的にハイレベルに設定される。これにより、TFT115とTFT114がオンする。
TFT115がオンしたことに伴い、水平セレクタ103によりデータ線DTL101に伝搬された入力信号(Vin)が第4のノードND114に伝搬される。そして、第4のノードND114の電圧変化量がTFT111のゲートにカップリングされる。
カップリング容量ΔVは、キャパシタC111の容量C1、キャパシタC112の容量C2、およびTFT111の寄生容量C3によって次式にように決定される。
ΔV=Vin×{C2/(C1+C2+C3)} …(3)
次に、TFT115とTFT114がオン状態中に、TFT112をオンさせる。
この場合、TFT115とTFT114がオン状態であるため、図10(D),(F)に示すように、TFT111のゲート電位、ソース電位が変動することなく一定の値に保持されており、この期間にTFT113がオンさせることから、TFT113をオンした際にTFT111のゲートに入るカップリングは起こらない。
また、TFT113がオンしたことに伴い、TFT111のドレインは電源電圧VCCの供給ラインに接続される。換言すれば、TFT111のドレイン電位は電源電圧VCCとなる。
TFT114がオフしたことに伴い、図10(E)に示すように、ドライブトランジスタとしてのTFT111のソース電位Vsは上昇し、EL発光素子117にも電流が流れる。
TFT111のゲート・ソース間電圧は一定であるので、TFT111は一定電流IdsをEL発光素子117に流す。
これにより、第2のノードND112の電位は、EL発光素子117にIdsという電流が流れる電圧Vxまで上昇し、EL発光素子117は発光する。
このとき、上述したように、TFT113がオンした際に、TFT111のゲートに入るカップリングが生じていないことから、TFT115,TFT114をオフした後の発光期間においてもTFT111のゲート・ソース電圧はVthに保たれ、黒が浮くことなく表示される。
しかしながら、TFT111のゲート・ソース間電圧は一定値に保たれていることから、EL発光素子117に流れる電流は変化しない。よって、EL発光素子117のI−V特性が劣化しても、一定電流Idsが流れ続け、EL発光素子117の輝度が変化することはない。
TFT113をオンした瞬間、TFT113のオン電圧ΔV113 に対してTFT111のドレイン・ゲート間の寄生容量C4と、次式で示すキャパシタC111の容量C1で決まるカップリング電圧ΔVがTFT111のゲートに飛び込む。
ΔV=ΔV113 ×{C4/(C1+C4)} …(4)
したがって、TFT115,TFT114をオフした後の発光期間においてもTFT111のゲート・ソース電圧はVthに保たれ、黒が浮くことなく表示することが可能となる。
なお、図12(A)は画素配列の第1行目の走査線WSL101に印加される走査信号ws[101] を、図12(B)は画素配列の第1行目の駆動線DSL101に印加される駆動信号ds[101] を、図12(C)は画素配列の第1行目のオートゼロ線az[101] を、図12(D)はTFT111のゲート電位Vgを、図12(E)はTFT111のソース電位Vsをそれぞれ示している。
その結果、画素回路101においては、TFT112、TFT114〜TFT116がオフした状態に保持される。
ドライブトランジスタとしてのTFT111は、飽和領域で動作するように設計されており、EL発光素子117に流れる電流は、上記式(2)で示される値となる。
すなわち、TFT113がオン状態にある期間に、TFT112とTFT116をオンさせた後、TFT113をオフさせる。ここで、発光素子117は非発光状態となる。
また、TFT111のゲート(第2のノードND112)には、容量C1,C2のキャパシタC111,C112が並列に接続されていることから、TFT111のゲート・ドレイン電圧は時間と共に緩やかに減少していく。
一定時間経過後、TFT111のゲート・ソース間電圧はTFT111のしきい値電圧(Vth)となる。
このとき、キャパシタC112には(Vofs −Vth)が充電され、キャパシタC111にはVthが充電される。
この状態で、ドライブスキャナ106により駆動線DSL101への駆動信号ds[101] が選択的にハイレベルに設定されて、TFT113がオンとなる。
TFT113がオンとなったことに伴い、TFT113をオンした瞬間、TFT113のオン電圧ΔV113 に対してTFT111のドレイン・ゲート間の寄生容量C4と、次式で示すキャパシタC111の容量C1、キャパシタC112の容量C2で決まるカップリング電圧ΔVがTFT111のゲートに飛び込む。
ΔV=ΔV113 ×{C4/(C1+C2+C4)} …(5)
TFT115がオンして黒信号を書き込んだ瞬間、第2のノードND112は、TFT113からのカップリング電圧を含んだ電圧から黒信号の電圧となり、TFT111のゲートにマイナスのカップリング電圧が飛び込み、キャパシタC111には再びVthが保持される。
また、TFT114もオンしたことにより、TFT111のソース電位Vsは接地電位GNDまで下降し。キャパシタC111の保持電位Vthを保ちながらTFT111のゲート電位も下がる。
TFT111のゲート・ソース間電圧は一定であるので、TFT111は一定電流IdsをEL発光素子117に流す。
これにより、第2のノードND112の電位は、EL発光素子117にIdsという電流が流れる電圧Vxまで上昇し、EL発光素子117は発光する。
このとき、TFT111のゲート・ソース電圧はVthに保たれ、黒が浮くことなく表示される。
しかしながら、TFT111のゲート・ソース間電圧は一定値に保たれていることから、EL発光素子117に流れる電流は変化しない。よって、EL発光素子117のI−V特性が劣化しても、一定電流Idsが流れ続け、EL発光素子117の輝度が変化することはない。
EL発光素子のI−V特性が経時変化しても、輝度劣化の無いソースフォロワー出力が行える。
nチャネルトランジスタのソースフォロワー回路が可能となり、現状のアノード・カソード電極を用いたままで、nチャネルトランジスタをEL発光素子の駆動素子として用いることができる。
また、nチャネルのみで画素回路のトランジスタを構成することができ、TFT作成においてa−Siプロセスを用いることができるようになる。これにより、TFT基板の低コスト化が可能となる。
Claims (11)
- 輝度情報に応じたデータ信号が供給されるデータ線と、
第1、第2、および第3の制御線と、
第1、第2、第3、および第4のノードと、
第1および第2の基準電位と、
ソースが上記第1のノードに接続され、ゲートが上記第2のノードに接続され、ドレインが上記第3のノードに接続された駆動トランジスタと、
上記データ線と上記第4のノードとの間に接続され、上記第1の制御線により導通制御される第1のスイッチと、
上記第2のノードと上記第3のノードとの間に接続され、上記第2の制御線により導通制御される第2のスイッチと、
上記第3のノードと上記第1の基準電位との間に接続され、上記第3の制御線により導通制御される第3のスイッチと、
上記第1のノードと第2の基準電位との間に接続された電気光学素子と、
上記第1のノードと上記第2のノードとの間に接続された第1のキャパシタと、
上記第2のノードと上記第4のノードとの間に接続された第2のキャパシタと、
上記電気光学素子が非発光期間に上記第1のノードの電位を固定電位に遷移させるための第1の回路と、
上記第2のスイッチを所定期間導通させてしきい値補正を行った後、上記第1のスイッチを所定期間導通させて、上記データ線の信号を取り入れて書き込み、かつ、上記第3のスイッチを導通させて上記書き込みデータに応じた輝度をもって上記電気光学素子を発光させる第2の回路と、を有し、
上記第2の回路は、上記第1のスイッチの導通期間と上記第3のスイッチの導通期間との少なくとも一部の期間をオーバラップするように導通制御する
画素回路。 - 上記第2の回路は、上記第1のスイッチを導通させ、当該第1のスイッチの導通期間に上記第3のスイッチを導通させて導通期間をオーバラップさせ、その後第1のスイッチをオフさせる
請求項1記載の画素回路。 - 上記第2の回路は、上記第3のスイッチを信号書き込み前に導通させ、当該第3のスイッチの導通期間内に上記第1のスイッチを所定期間だけ導通させて信号を書き込む
請求項1記載の画素回路。 - 上記第1の回路は、上記第1ノードと固定電位との間に接続され、上記第1の制御線により導通制御される第4のスイッチを含む
請求項1記載の画素回路。 - 上記第4のノードと固定電位との間に接続され、上記第2の制御線により導通制御される第5のスイッチを含む
請求項4記載の画素回路。 - マトリクス状に複数配列された画素回路と、
上記画素回路のマトリクス配列に対して列毎に配線され、輝度情報に応じたデータ信号が供給されるデータ線と、
上記画素回路のマトリクス配列に対して行毎に配線された第1、第2、および第3の制御線と、
第1および第2の基準電位と、を有し、
上記画素回路は、
第1、第2、第3、および第4のノードと、
ソースが上記第1のノードに接続され、ゲートが上記第2のノードに接続され、ドレインが上記第3のノードに接続された駆動トランジスタと、
上記データ線と上記第4のノードとの間に接続され、上記第1の制御線により導通制御される第1のスイッチと、
上記第2のノードと上記第3のノードとの間に接続され、上記第2の制御線により導通制御される第2のスイッチと、
上記第3のノードと上記第1の基準電位との間に接続され、上記第3の制御線により導通制御される第3のスイッチと、
上記第1のノードと第2の基準電位との間に接続された電気光学素子と、
上記第1のノードと上記第2のノードとの間に接続された第1のキャパシタと、
上記第2のノードと上記第4のノードとの間に接続された第2のキャパシタと、
上記電気光学素子が非発光期間に上記第1のノードの電位を固定電位に遷移させるための第1の回路と、
上記第2のスイッチを所定期間導通させてしきい値補正を行った後、上記第1のスイッチを所定期間導通させて、上記データ線の信号を取り入れて書き込み、かつ、上記第3のスイッチを導通させて上記書き込みデータに応じた輝度をもって上記電気光学素子を発光させる第2の回路と、を有し、
上記第2の回路は、上記第1のスイッチの導通期間と上記第3のスイッチの導通期間との少なくとも一部の期間をオーバラップするように導通制御する
表示装置。 - 上記第2の回路は、上記第1のスイッチを導通させ、当該第1のスイッチの導通期間に上記第3のスイッチを導通させて導通期間をオーバラップさせ、その後第1のスイッチをオフさせる
請求項6記載の表示装置。 - 上記第2の回路は、上記第3のスイッチを信号書き込み前に導通させ、当該第3のスイッチの導通期間内に上記第1のスイッチを所定期間だけ導通させて信号を書き込む
請求項6記載の表示装置。 - 輝度情報に応じたデータ信号が供給されるデータ線と、
第1、第2、および第3の制御線と、
第1、第2、第3、および第4のノードと、
第1および第2の基準電位と、
ソースが上記第1のノードに接続され、ゲートが上記第2のノードに接続され、ドレインが上記第3のノードに接続された駆動トランジスタと、
上記データ線と上記第4のノードとの間に接続され、上記第1の制御線により導通制御される第1のスイッチと、
上記第2のノードと上記第3のノードとの間に接続され、上記第2の制御線により導通制御される第2のスイッチと、
上記第3のノードと上記第1の基準電位との間に接続され、上記第3の制御線により導通制御される第3のスイッチと、
上記第1のノードと第2の基準電位との間に接続された電気光学素子と、
上記第1のノードと上記第2のノードとの間に接続された第1のキャパシタと、
上記第2のノードと上記第4のノードとの間に接続された第2のキャパシタと、
上記電気光学素子が非発光期間に上記第1のノードの電位を固定電位に遷移させるための第1の回路と、有する画素回路の駆動方法であって、
上記第2のスイッチを所定期間導通させてしきい値補正を行った後、上記第1のスイッチを所定期間導通させて、上記データ線の信号を取り入れて書き込み、かつ、上記第3のスイッチを導通させて上記書き込みデータに応じた輝度をもって上記電気光学素子を発光させるに際し、上記第1のスイッチの導通期間と上記第3のスイッチの導通期間との少なくとも一部の期間をオーバラップするように導通制御する
画素回路の駆動方法。 - 上記第1のスイッチを導通させ、当該第1のスイッチの導通期間に上記第3のスイッチを導通させて導通期間をオーバラップさせ、その後第1のスイッチをオフさせる
請求項9記載の画素回路の駆動方法。 - 上記第3のスイッチを信号書き込み前に導通させ、当該第3のスイッチの導通期間内に上記第1のスイッチを所定期間だけ導通させて信号を書き込む
請求項9記載の画素回路の駆動方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004287888A JP4639730B2 (ja) | 2004-09-30 | 2004-09-30 | 画素回路、表示装置、および画素回路の駆動方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004287888A JP4639730B2 (ja) | 2004-09-30 | 2004-09-30 | 画素回路、表示装置、および画素回路の駆動方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006098989A true JP2006098989A (ja) | 2006-04-13 |
JP4639730B2 JP4639730B2 (ja) | 2011-02-23 |
Family
ID=36238841
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004287888A Expired - Fee Related JP4639730B2 (ja) | 2004-09-30 | 2004-09-30 | 画素回路、表示装置、および画素回路の駆動方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4639730B2 (ja) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004361640A (ja) * | 2003-06-04 | 2004-12-24 | Sony Corp | 画素回路、表示装置、および画素回路の駆動方法 |
JP2005099621A (ja) * | 2003-09-26 | 2005-04-14 | Sharp Corp | 発光表示装置 |
-
2004
- 2004-09-30 JP JP2004287888A patent/JP4639730B2/ja not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004361640A (ja) * | 2003-06-04 | 2004-12-24 | Sony Corp | 画素回路、表示装置、および画素回路の駆動方法 |
JP2005099621A (ja) * | 2003-09-26 | 2005-04-14 | Sharp Corp | 発光表示装置 |
Also Published As
Publication number | Publication date |
---|---|
JP4639730B2 (ja) | 2011-02-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20230048033A1 (en) | Pixel circuit, display device, and method of driving pixel circuit | |
JP4062179B2 (ja) | 画素回路、表示装置、および画素回路の駆動方法 | |
JP4168836B2 (ja) | 表示装置 | |
JP4049018B2 (ja) | 画素回路、表示装置、および画素回路の駆動方法 | |
JP4103850B2 (ja) | 画素回路及、アクティブマトリクス装置及び表示装置 | |
JP4131227B2 (ja) | 画素回路、表示装置、および画素回路の駆動方法 | |
US9483980B2 (en) | Pixel circuit and display device | |
JP4103851B2 (ja) | 画素回路及、アクティブマトリクス装置及び表示装置 | |
JP4547605B2 (ja) | 表示装置及びその駆動方法 | |
JP2005227562A (ja) | 画素回路および表示装置 | |
JP4645881B2 (ja) | 画素回路及、アクティブマトリクス装置及び表示装置 | |
JP4826870B2 (ja) | 画素回路及びその駆動方法とアクティブマトリクス装置並びに表示装置 | |
JP2008175945A (ja) | 画素回路および表示装置 | |
JP2005215102A (ja) | 画素回路、表示装置およびその駆動方法 | |
JP4639674B2 (ja) | 表示装置および表示装置の駆動方法 | |
JP5011863B2 (ja) | 表示装置 | |
JP4547900B2 (ja) | 画素回路及びその駆動方法とアクティブマトリクス装置並びに表示装置 | |
JP4639730B2 (ja) | 画素回路、表示装置、および画素回路の駆動方法 | |
JP2008026514A (ja) | 表示装置 | |
JP2008250348A (ja) | 画素回路及びその駆動方法 | |
JP2008146090A (ja) | 画素回路及びその駆動方法 | |
JP2008146091A (ja) | 画素回路及びその駆動方法 | |
JP2006030728A (ja) | 表示装置および表示装置の駆動方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070731 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100907 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101018 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101102 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101115 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 4639730 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131210 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |