JP2008026514A - 表示装置 - Google Patents
表示装置 Download PDFInfo
- Publication number
- JP2008026514A JP2008026514A JP2006197789A JP2006197789A JP2008026514A JP 2008026514 A JP2008026514 A JP 2008026514A JP 2006197789 A JP2006197789 A JP 2006197789A JP 2006197789 A JP2006197789 A JP 2006197789A JP 2008026514 A JP2008026514 A JP 2008026514A
- Authority
- JP
- Japan
- Prior art keywords
- drive
- wiring
- gate
- transistor
- node
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000011159 matrix material Substances 0.000 claims description 18
- 239000003990 capacitor Substances 0.000 claims description 11
- 230000000644 propagated effect Effects 0.000 claims description 3
- 101100153525 Homo sapiens TNFRSF25 gene Proteins 0.000 description 15
- 102100022203 Tumor necrosis factor receptor superfamily member 25 Human genes 0.000 description 15
- 238000010586 diagram Methods 0.000 description 14
- 238000000034 method Methods 0.000 description 7
- 239000008186 active pharmaceutical agent Substances 0.000 description 4
- 239000004973 liquid crystal related substance Substances 0.000 description 4
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 238000005401 electroluminescence Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 230000036962 time dependent Effects 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Images
Landscapes
- Control Of El Displays (AREA)
- Electroluminescent Light Sources (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
【解決手段】ライトスキャナ104の最終段(出力段)のバッファ1041に接続される駆動配線200を201と202の2つに分割した構成を有する。
スキャナから離れている配線(遠い配線)につくゲート容量は1水平ライの画素の1/2となることから、負荷が軽減される。
【選択図】図9
Description
これは有機ELディスプレイなどにおいても同様であるが、有機ELディスプレイは各画素回路に発光素子を有する、いわゆる自発光型のディスプレイであり、液晶ディスプレイに比べて画像の視認性が高い、バックライトが不要、応答速度が速い、等の利点を有する。
また、各発光素子の輝度はそれに流れる電流値によって制御することによって発色の階調を得る、すなわち発光素子が電流制御型であるという点で液晶ディスプレイなどとは大きく異なる。
この表示装置1は、図1に示すように、画素回路(PXLC)2aがm×nのマトリクス状に配列された画素アレイ部2、水平セレクタ(HSEL)3、ライトスキャナ(WSCN)4、水平セレクタ3により選択され輝度情報に応じたデータ信号が供給されるデータ線DTL1〜DTLn、およびライトスキャナ4により選択駆動される走査線WSL1〜WSLmを有する。
なお、水平セレクタ3、ライトスキャナ4に関しては、多結晶シリコン上に形成する場合や、MOSIC等で画素の周辺に形成することもある。
図2の画素回路は、多数提案されている回路のうちで最も単純な回路構成であり、いわゆる2トランジスタ駆動方式の回路である。
有機EL素子は多くの場合整流性があるため、OLED(Organic Light Emitting Diode)と呼ばれることがあり、図2その他では発光素子としてダイオードの記号を用いているが、以下の説明においてOLEDには必ずしも整流性を要求するものではない。
図2ではTFT11のソースが電源電位VCCに接続され、発光素子13のカソード(陰極)は接地電位GNDに接続されている。図2の画素回路2aの動作は以下の通りである。
走査線WSLを選択状態(ここでは低レベル)とし、データ線DTLに書き込み電位Vdataを印加すると、TFT12が導通してキャパシタC11が充電または放電され、TFT11のゲート電位はVdataとなる。
走査線WSLを非選択状態(ここでは高レベル)とすると、データ線DTLとTFT11とは電気的に切り離されるが、TFT11のゲート電位はキャパシタC11によって安定に保持される。
TFT11および発光素子13に流れる電流は、TFT11のゲート・ソース間電圧Vgsに応じた値となり、発光素子13はその電流値に応じた輝度で発光し続ける。
上記ステップST1のように、走査線WSLを選択してデータ線に与えられた輝度情報を画素内部に伝える操作を、以下「書き込み」と呼ぶ。
上述のように、図2の画素回路2aでは、一度Vdataの書き込みを行えば、次に書き換えられるまでの間、発光素子13は一定の輝度で発光を継続する。
このとき、pチャネルのドライブトランジスタのソースは電源電位VCCに接続されており、このTFT11は常に飽和領域で動作している。よって、下記の式1に示した値を持つ定電流源となっている。
Ids=1/2・μ(W/L)Cox(Vgs−|Vth|)2 …(1)
しかしながら、図2の2トランジスタ駆動は定電流駆動のために有機EL素子には上述したように定電流が流れ続け、有機EL素子のI−V特性が劣化してもその発光輝度は経時劣化することはない。
このTFT21は飽和領域で駆動されるので、動作点のソース電圧に対したVgsに関して上記式1に示した方程式の電流値の電流Idsを流す。
これらのTFTは、アクティブマトリクス型有機ELディスプレイパネルの両側あるいは片側に配置されている垂直スキャナによってゲートパルスが生成され、このパルス信号が配線を通してマトリクス配列された画素回路の所望のTFTのゲートに印加される。
このパルス信号が印加されるTFTが2あるいはそれ以上存在する場合には、各パルス信号を印加するタイミングが重要となる。
各画素回路2a内のトランジスタのゲートまでの配線抵抗は、スキャナから離れるほど増加する。
よって、パネルの両端を比較した場合、たとえば移動度補正期間に差が生じ、輝度の差が生じる。
また、最適な移動度補正期間からずれるため、移動度のばらつきを補正しきれない画素が出現し、すじとして視認されるという不利益があった。
図8は、本実施形態に係る画素回路の具体的な構成を示す回路図である。
TFT111により第1のスイッチトランジスタが形成され、TFT113により第2のスイッチトランジスタが形成され、TFT115により第3のスイッチトランジスタが形成され、TFT114により第4のスイッチトランジスタが形成されている。
なお、電源電圧VCCの供給ライン(電源電位)が第1の基準電位に相当し、接地電位GNDが第2の基準電位に相当している。また、VSS1が第4の基準電位に相当し、VSS2が第3の基準電位に相当する。
そして、TFT112のゲートが第2のノードND112に接続され、TFT111のゲートが駆動線DSLに接続されている。
TFT113のドレインが第1のノード111およびキャパシタC111の第1電極に接続され、ソースが固定電位VSS2に接続され、TFT113のゲートが第2のオートゼロ線AZL2に接続されている。また、キャパシタC111の第2電極が第2のノードND112に接続されている。
データ線DTLと第2のノードND112との間にTFT114のソース・ドレインがそれぞれ接続されている。そして、TFT114のゲートが走査線WSLに接続されている。
さらに、第2のノードND112と所定電位Vss1との間にTFT115のソース・ドレインがそれぞれ接続されている。そして、TFT115のゲートが第1のオートゼロ線AZL1に接続されている。
このシェーディング、スジムラに対する対策は、走査線WSL、駆動線DSL、オートゼロ線AZL1,AZL2のうちの少なくとも走査線WSLまたは駆動線DSLに対して行う。
以下、この対策例をいくつか説明する。ただし、以下の説明では、走査線WSLに対して対策を行った例を示す。
図9において、1041はライトスキャナ104の最終段(出力段)のバッファを示し、PMOSトランジスタPT1とNMOSトランジスタNT1のCMOSバッファとして形成されている。
この図9の例の場合、スキャナから離れている配線(遠い配線)につくゲート容量は1水平ライの画素の1/2となることから、負荷が軽減される。
また、スキャナから遠いほうの配線202をスキャナより近いほうの配線とより線幅を太く形成することにより、抵抗差を軽減できる。
図10の例では、ゲートラインを2層配線化210,220し、スキャナから遠いほう配線にはこの2層目220のレイヤーを使ってパルス(駆動信号)を供給する。
これにより、レイヤーを1層追加するだけで、スキャナのパルスの出力端から各トランジスタ(TFT)のゲートまでの抵抗値の差を小さくすることができる。
多層化するにあたり、新規レイヤーにはAlなどを用いることができる。このとき、プロセスは通常のTFTプロセスが使用できる。
あるいは、新規レイヤー301にAgなどを用いてもよい。このとき、プロセスは通常のアノードプロセスを採用できる。
なお、図11(A)は駆動性DSLに印加される駆動信号、図11(B)は走査線WSLに印加される駆動信号WSを、図11C)は第1のオートゼロ線AZL1に印加される駆動信号AZ1、図11(D)は第2のオートゼロ線AZL2に印加される駆動信号オートゼロ信号AZ2を、図11(E)は第2のノードND112の電位を、図11(F)は第1のノードND111の電位をそれぞれ示している。
その結果、TFT113がオンし、このとき、TFT113を介して電流が流れ、TFT112のソース電位Vs(ノードND111の電位)はVSS2まで下降する。そのため、EL発光素子116に印加される電圧も0Vとなり、EL発光素子116は非発光となる。
この場合、TFT114がオンしてもキャパシタC111に保持されている電圧、すなわち、TFT112のゲート電圧は変わらない。
そして、オートゼロ線AZL2への駆動信号AZ2がローレベルに切り替えられた後、ドライブスキャナ105による駆動線DSLの駆動信号DSが所定期間のみローレベルに切り替えられる。
これにより、TFT113がオフし、TFT115、TFT112がオンすることにより、TFT112,TFT111の経路に電流が流れ、第1のノードの電位は上昇する。
そして、ドライブスキャナ105による駆動線DSLの駆動信号DSがハイレベルに切り替えられ、駆動信号AZ1がローベルに切り替えられる。
以上の結果、ドライブトランジスタTFT112のしきい値Vth補正が行われ、第2のノードND112と第1のノードND111との電位差はVthとなる。
その状態で所定期間経過後にライトスキャナ104による走査線WSLへの駆動信号WSが所定期間ハイレベルに保持され、データ線よりデータをノードND112に書き込み、駆動信号WSがハイレベルの期間にドライブスキャナ105による駆動線DSLの駆動信号DSがハイレベルに切り替えられ、やがて駆動信号WSがローレベルに切り替えられる。
このとき、TFT112がオンし、そして、TFT114がオフし、移動度の補正が行われる。
この場合、TFT114がオフしており、TFT112のゲートソース間電圧は一定であるので、TFT112は一定電流IdsをEL発光素子116に流す。これによって、第1のノードND111の電位はEL発光素子116にIdsという電流が流れる電圧Vxまで上昇し、EL発光素子116は発光する。
ここで、本回路においてもEL素子は発光時間が長くなるとその電流−電圧(I−V)特性は変化してしまう。そのため、第1のノードND111の電位も変化する。しかしながら、TFT112のゲート・ソース間電圧Vgsは一定値に保たれているのでEL発光素子117に流れる電流は変化しない。よって、EL発光素子116のI−V特性が劣化しても、一定電流Idsが常に流れ続け、EL発光素子116の輝度が変化することはない。
Claims (6)
- マトリクス状に配列され、制御端子への駆動信号を受けて導通状態が制御される少なくとも一つのトランジスタを含む複数の画素回路と、
上記画素回路を形成するトランジスタの制御端子への駆動信号を出力する少なくとも一つのスキャナと、
複数の画素回路の上記トランジスタの制御端子が共通に接続され、上記スキャナによる駆動信号が伝搬される少なくとも一つの駆動配線と、を有し、
上記駆動配線は、配線方向において複数に分割されている
表示装置。 - 上記複数に分割された各配線の一端部が上記スキャナの駆動信号の出力端に接続されている
請求項1記載の表示装置。 - 上記駆動配線は2層化され、2層配線を通して分割された制御端子に接続された配線に駆動信号を供給する
請求項1記載の表示装置。 - マトリクス状に配列され、ゲートへの駆動信号を受けて導通状態が制御されるトランジスタを含む複数の画素回路と、
上記画素回路のマトリクス配列に対して列毎に配線され、輝度情報に応じたデータ信号が供給されるデータ線と、
上記画素回路を形成するトランジスタのゲートへの駆動信号を出力する第1、第2、第3、および第4のスキャナと、
同一行の複数の画素回路の上記トランジスタのゲートが共通に接続され上記第1から第4のスキャナによる駆動信号がそれぞれ伝搬される第1、第2、第3、および第4の駆動配線と、
第1、第2、第3、および第4の基準電位と、を有し、
上記画素回路は、
流れる電流によって輝度が変化する電気光学素子と、
上記第1および第2のノードと、
上記第1のノードと上記第2のノードとの間に接続された画素容量素子と、
ドレイン端とソース端子で電流供給ラインを形成し、上記第2のノードに接続されたゲートの電位に応じて上記電流供給ラインを流れる電流を制御する駆動トランジスタと、
第1の基準電位と上記駆動トランジスタのドレイン端に接続された第1のスイッチトランジスタと、
上記第1のノードと上記第3の第3の基準電位間に接続された第2のスイッチトランジスタと、
上記第2のノードと第4の基準電位間に接続された第3のスイッチトランジスタと、
上記データ線と上記第2のノードとの間に接続された第4のスイッチトランジスタと、を有し、
上記第1の基準電位と第2の基準電位との間に、上記第1のスイッチ、上記駆動トランジスタの電流供給ライン、上記第1のノード、および上記電気光学素子が直列に接続され、
上記第1の駆動配線が上記第1のスイッチトランジスタのゲートに接続され、第2の駆動配線が上記第4のスイッチトランジスタのゲートに接続され、上記第3の駆動配線が上記第2のスイッチトランジスタのゲートに接続され、上記第4の駆動配線が上記第3のスイッチトランジスタのゲートに接続され、
上記第1から第4の駆動配線うちの少なくとも一つの駆動配線は、配線方向において複数に分割されている
表示装置。 - 上記複数に分割された各配線の一端部が上記スキャナの駆動信号の出力端に接続されている
請求項4記載の表示装置。 - 上記駆動配線は2層化され、2層配線を通して分割されたゲートに接続された配線に駆動信号を供給する
請求項4記載の表示装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006197789A JP2008026514A (ja) | 2006-07-20 | 2006-07-20 | 表示装置 |
US11/819,403 US7880693B2 (en) | 2006-07-20 | 2007-06-27 | Display |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006197789A JP2008026514A (ja) | 2006-07-20 | 2006-07-20 | 表示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008026514A true JP2008026514A (ja) | 2008-02-07 |
JP2008026514A5 JP2008026514A5 (ja) | 2009-07-16 |
Family
ID=39117218
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006197789A Pending JP2008026514A (ja) | 2006-07-20 | 2006-07-20 | 表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008026514A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008040327A (ja) * | 2006-08-09 | 2008-02-21 | Seiko Epson Corp | マトリクス型電気光学装置 |
JP2014085661A (ja) * | 2012-10-25 | 2014-05-12 | Lg Display Co Ltd | 表示装置 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004111194A (ja) * | 2002-09-18 | 2004-04-08 | Sanyo Electric Co Ltd | 表示装置 |
JP2005216625A (ja) * | 2004-01-28 | 2005-08-11 | Fuji Electric Holdings Co Ltd | 有機el発光素子およびその製造方法 |
JP2005227562A (ja) * | 2004-02-13 | 2005-08-25 | Sony Corp | 画素回路および表示装置 |
JP2005345612A (ja) * | 2004-06-01 | 2005-12-15 | Seiko Epson Corp | 電気光学装置、その製造方法および電子機器 |
JP2006058815A (ja) * | 2004-08-24 | 2006-03-02 | Sony Corp | 表示装置 |
JP2006065305A (ja) * | 2004-07-16 | 2006-03-09 | Semiconductor Energy Lab Co Ltd | 読み取り機能付き表示装置及びそれを用いた電子機器 |
-
2006
- 2006-07-20 JP JP2006197789A patent/JP2008026514A/ja active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004111194A (ja) * | 2002-09-18 | 2004-04-08 | Sanyo Electric Co Ltd | 表示装置 |
JP2005216625A (ja) * | 2004-01-28 | 2005-08-11 | Fuji Electric Holdings Co Ltd | 有機el発光素子およびその製造方法 |
JP2005227562A (ja) * | 2004-02-13 | 2005-08-25 | Sony Corp | 画素回路および表示装置 |
JP2005345612A (ja) * | 2004-06-01 | 2005-12-15 | Seiko Epson Corp | 電気光学装置、その製造方法および電子機器 |
JP2006065305A (ja) * | 2004-07-16 | 2006-03-09 | Semiconductor Energy Lab Co Ltd | 読み取り機能付き表示装置及びそれを用いた電子機器 |
JP2006058815A (ja) * | 2004-08-24 | 2006-03-02 | Sony Corp | 表示装置 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008040327A (ja) * | 2006-08-09 | 2008-02-21 | Seiko Epson Corp | マトリクス型電気光学装置 |
JP2014085661A (ja) * | 2012-10-25 | 2014-05-12 | Lg Display Co Ltd | 表示装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102007710B1 (ko) | 표시 장치 | |
JP2008175945A (ja) | 画素回路および表示装置 | |
US7880693B2 (en) | Display | |
JP5109302B2 (ja) | 表示装置およびその製造方法 | |
JP5011863B2 (ja) | 表示装置 | |
JP2006030729A (ja) | 表示装置および表示装置の駆動方法 | |
JP2008026514A (ja) | 表示装置 | |
JP2008233400A (ja) | 表示装置 | |
JP2008033072A (ja) | 表示装置およびその製造方法 | |
JP2008180785A (ja) | 画素回路および表示装置 | |
JP4639730B2 (ja) | 画素回路、表示装置、および画素回路の駆動方法 | |
JP2012194562A (ja) | 表示装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090529 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090529 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120130 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120207 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120605 |