JP5789585B2 - 表示装置および電子機器 - Google Patents
表示装置および電子機器 Download PDFInfo
- Publication number
- JP5789585B2 JP5789585B2 JP2012230521A JP2012230521A JP5789585B2 JP 5789585 B2 JP5789585 B2 JP 5789585B2 JP 2012230521 A JP2012230521 A JP 2012230521A JP 2012230521 A JP2012230521 A JP 2012230521A JP 5789585 B2 JP5789585 B2 JP 5789585B2
- Authority
- JP
- Japan
- Prior art keywords
- potential
- emitting diode
- transistor
- light emitting
- light emission
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Electroluminescent Light Sources (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of El Displays (AREA)
Description
これらは何れもTFT(Thin Film Transistor)から形成されるトランジスタの特性バラツキに起因する画質低下を防止するものであり、データ電圧が一定ならば画素回路内部で駆動電流が一定となるように制御し、これによって画面全体のユニフォミティ(輝度の均一性)を向上させることを目的とする。とくに画素回路内でOLEDを電源に接続するときに、入力する映像信号の画素データに応じて電流量を制御する駆動トランジスタの特性バラツキが、直接的にOLEDの発光輝度に影響を与える。
さらに、閾値電圧補正を行うことを前提に、駆動トランジスタの電流駆動能力から閾値バラツキ起因成分等を減じた駆動能力成分(一般には、移動度と称されている)の影響がキャンセルされるように上記ゲートソース間電圧を補正すると、より一層高いユニフォミティが得られる。以下、この駆動能力成分の補正を「移動度補正」という。
駆動トランジスタの閾値電圧や移動度の補正については、例えば、特許文献1に詳しく説明されている。
本発明は、この画面全体の明るさが瞬間的に変化する(フラッシュ)現象を防止または抑制することができる表示装置および電子機器に関する。
前記駆動回路は、前記発光ダイオードのアノード電極の電位を、該発光ダイオードのカソード電極の電位より高く該発光ダイオードが逆バイアスされないが、発光を停止する値の一定の中間電位として前記発光ダイオードを発光停止させてから、前記発光ダイオードのアノード電極に、前記中間電位より低く、前記発光ダイオードのカソード電極の電位未満の一定の電位を、前記電源線から前記駆動トランジスタを介して所定の期間印加して、該発光ダイオードを逆バイアスさせ、前記駆動トランジスタの制御ノードに接続された前記保持容量の一端に、データ基準電圧に基づく初期化電圧を与え、前記電源線の電位を前記中間電位より高い発光時の電位とした状態で、前記駆動トランジスタの閾値電圧に応じた保持電圧を前記保持容量に設定し、前記サンプリングトランジスタをオンして前記信号線から信号電圧を前記制御ノードに供給するとともに前記保持電圧を前記駆動トランジスタの駆動力に応じて補正した後、前記サンプリングトランジスタをオフすることによって、前記発光ダイオードを発光可能な状態にバイアスさせる。
好適には、前記駆動回路は、前記中間電位の印加により発光停止がされる発光期間の長さを、該中間電位の印加タイミングにより制御し、該発光期間の長さの変動を吸収するように、前記中間電位の印加期間の長さを変更する。
有機EL素子の逆バイアスについて、上記特許文献1には、5T・1C型の画素回路において、有機発光ダイオードOLED(有機EL素子)を逆バイアスした状態で閾値電圧補正を行う制御が記載されている(上記特許文献1の第1および第2実施形態参照、例えば第1実施形態における段落[0046]等の記載参照)。特許文献1では、1つの画素に対する駆動のみに着目した説明をしているため記載されていないが、実際の有機ELディスプレイにおいては、有機EL素子の逆バイアスは、1フィールド前の画面表示期間(1F)における発光終点から開始され、補正期間を経て次の発光時に解消される。そのため、逆バイアスの長さ(始点)が、有機EL素子の発光許可期間の長さに依存し、時として変化する。
また、電流周囲の環境が明るいときは全体の発光輝度を上げて画面を見やすくするために、上記補正の限界を考慮して発光許可期間を長くする制御を行うことがある。さらに、低消費電力化の要請から輝度を下げるが、このとき駆動電流量を下げるのではなく発光時間を短くして対処する場合がある。
このことを利用して、発光可能期間が変更されたときは中間電を印加する(発光停止処理)期間を可変として、発光可能期間の変動を吸収することができる。
このため、逆バイアス期間を一定としても、実際に発光させる発光許可期間の長さを変更することが容易である。
図1に、本発明の実施形態に関わる有機ELディスプレイの主要構成を示す。
図解する有機ELディスプレイ1は、複数の画素回路(PXLC)3(i,j)がマトリクス状に配置されている画素アレイ2と、画素アレイ2を駆動する垂直駆動回路(Vスキャナ)4および水平駆動回路(Hセレクタ:HSEL)5とを含む。
Vスキャナ4は、画素回路3の構成により複数設けられている。ここではVスキャナ4が、水平画素ライン駆動回路(Drive Scan)41と、書き込み信号走査回路(Write Scan)42とを含んで構成されている。Vスキャナ4およびHセレクタ5は「駆動回路」の一部であり、「駆動回路」は、Vスキャナ4とHセレクタ5の他に、これらにクロック信号を与える回路や制御回路(CPU等)など、不図示の回路も含む。とくに水平画素ライン駆動回路41と、その駆動のためのクロック信号を与える回路や制御回路(CPU等)を「駆動信号発生回路」と称する。
このアドレス表記は、以後の説明や図面において画素回路の素子、信号や信号線ならびに電圧等についても同様に適用する。
第1行の画素回路3(1,1)、3(1,2)および3(1,3)が書込走査線WSL(1)に接続されている。同様に、第2行の画素回路3(2,1)、3(2,2)および3(2,3)が書込走査線WSL(2)に接続されている。書込走査線WSL(1),WSL(2)は、書き込み信号走査回路42によって駆動される。
また、第1行の画素回路3(1,1)、3(1,2)および3(1,3)が電源走査線DSL(1)に接続されている。同様に、第2行の画素回路3(2,1)、3(2,2)および3(2,3)が電源走査線DSL(2)に接続されている。電源走査線DSL(1),DSL(2)は、水平画素ライン駆動回路41によって駆動される。
映像信号線DTL(j)に対し、表示画素行(表示ラインともいう)を単位として一斉に映像信号が排出される線順次駆動、あるいは、同一行の映像信号線DTL(j)に順次、映像信号が排出される点順次駆動があるが、本実施形態では、そのどの駆動法でもよい。
図2に、画素回路3(i,j)の一構成例を示す。
図解する画素回路3(i,j)は、有機発光ダイオードOLEDを制御する回路である。画素回路は、有機発光ダイオードOLEDの他に、NMOSタイプのTFTからなる駆動トランジスタMdおよびサンプリングトランジスタMsと、1つの保持キャパシタCsとを有する。
駆動トランジスタMdのドレインが、電源電圧の供給を制御する電源走査線DSL(i)に接続され、ソースが有機発光ダイオードOLEDのアノードに接続されている。
また、書き込み信号走査回路42により、比較的短い持続時間の書込駆動パルスWS(i)がサンプリングトランジスタMsのゲートに供給され、サンプリング制御が行われる。
なお、電源供給の制御は、駆動トランジスタMdのドレインと電源電圧の供給線との間にトランジスタをもう1つ挿入し、そのゲートを水平画素ライン駆動回路41により制御する構成であってもよい(後述の変形例参照)。
具体的に、本実施形態で採用可能な2T・1C型以外の画素回路として、後述する変形例で幾つかを簡単に述べるが、例えば、4T・1C型、4T・2C型、5T・1C型、3T・1C型などであってもよい。
カソード電位Vcathを接地せずに、カソードを電位制御が可能な所定の電圧線に接続しているのは、逆バイアスを行うためである。有機発光ダイオードOLEDを逆バイアスするには、例えば、電源駆動パルスDS(i)の基準電位(低電位Vcc_L)より、カソード電位Vcathを大きくする。
図2の回路におけるデータ書き込み時の動作を、閾値電圧と移動度の補正動作と併せて説明する。これらの一連の動作を「表示制御」という。
最初に、補正対象となる駆動トランジスタと有機発光ダイオードOLEDの特性について説明する。
ここで駆動トランジスタMdのソース電位Vsを、上記データパルスの基準電位(データ基準電位Vo)に初期化してから、サンプリングを行うとする。サンプリング後のデータ電位Vsig、より正確には、データ基準電位Voとデータ電位Vsigとの電位差で規定されるデータ電圧Vinの大きさに応じたドレイン電流Idsが駆動トランジスタMdに流れ、これがほぼ有機発光ダイオードOLEDの駆動電流Idとなる。
よって、駆動トランジスタMdのソース電位Vsがデータ基準電位Voで初期化されている場合、有機発光ダイオードOLEDがデータ電位Vsigに応じた輝度で発光する。
有機発光ダイオードOLEDは、よく知られているように、熱によりI−V特性が図3のように変化する。このとき、図2の画素回路では、駆動トランジスタMdが一定のドレイン電流Idsを流そうとしても、図3に示すグラフから分かるように有機発光ダイオードOLEDの印加電圧が大きくなるため、有機発光ダイオードOLEDのソース電位Vsが上昇する。このとき駆動トランジスタMdのゲートはフローティング状態であるため、ほぼ一定のゲートソース間電圧Vgsが維持されるように、ソース電位と共にゲート電位も上昇し、ドレイン電流Idsはほぼ一定に保たれ、このことが有機発光ダイオードOLEDの発光輝度を変化させないように作用する。
図4(A)の上部に記載しているように、1フィールド(または1フレーム)前画面の発光許可期間(LM0)の後に、前画面の発光停止処理期間(LM−STOP)が続いている。ここから次画面の処理が始まり、時系列の順で、「補正準備期間」としての初期化期間(INT)、閾値電圧補正期間(VTC)、書込み&移動度補正期間(W&μ)、発光許可期間(LM1)、発光停止処理期間(LM−STOP)と、各処理期間が推移する。
図4では、波形図の適当な箇所に時間表示を、符号“T0Ca,T0Cb,T15,…,T19,T1A,T1B,T1Ca,T1Cb”により示している。時間“T0Ca,T0Cb”がフィールドF(0)に対応し、時間“T15〜T1Cb”がフィールドF(1)に対応する。
図4(C)に示すように、電源駆動パルスDSの制御は、図1および図2に示す水平画素ライン駆動回路41が行う。
電源駆動パルスDSがとる3値は、「第1レベル」としての低電位Vcc_Lと、「第3レベル」としての高電位Vcc_Hと、低電位Vcc_Lと高電位Vcc_Hの間の所定電位である「第2レベル」としての中電位Vcc_Mとである。
第2レベル(中電位Vcc_M)は、有機発光ダイオードOLEDを逆バイアスしないが非発光とするアノード電位を与えるための電位である。第1レベル(低電位Vcc_L)は、有機発光ダイオードOLEDを逆バイアスする非発光のアノード電位を与えるための電位である。
第3レベル(高電位Vcc_H)は、有機発光ダイオードOLEDのアノードを発光可能にバイアスするための電位である。
3値の電源駆動パルスDSは、図1および図2に示す水平画素ライン駆動回路41により発生する。
図5に、3値の電源駆動パルスDSを発生する水平画素ライン駆動回路41のより詳細なブロック図を示す。
図5に図解する水平画素ライン駆動回路41は、デューティ比が異なる2種類の同期パルス(第1パルスP1と第2パルスP2)を発生し、シフトするシフトレジスタ411と、第1パルスP1と第2パルスP2を入力し、3値の電源駆動パルスDSを発生するDS発生回路412とを有する。
図6(C)に示す第1パルスP1は、図6(A)に示す発光停止処理期間(LM−STOP)と初期化期間(INT)との合計時間に相当する“H”レベルをとり、1フィールド内のその他の期間は“L”レベルをとる波形を有する。
図6(D)に示す第2パルスP2は、初期化期間(INT)に“L”レベルをとり、1フィールド内のその他の期間は“H”レベルをとる波形を有する。
シフトレジスタ411に、第1および第2パルスP1,P2の出力のための出力タップが、パルスごとにn個、合計2n個設けられている。この数「n」は、画素アレイ2が有する画素行数nと同じ数であり、各画素行に対して、第1パルスP1の出力タップと第2パルスP2の出力タップが対で設けられている。
ユニット412Uは、第1入力(in1)と第2入力(in2)と出力(out)とを有し、第1入力(in1)から入力される第1パルスP1と、第2入力(in2)から入力される第2パルスP2を波形合成して3値の電源駆動パルスDSを発生し出力(out)から出力する回路である。各ユニット412Uは同じ構成を有する。
図7に示すユニット412Uは、2つのNMOS構成のトランジスタN1,N2と、1つのPMOS構成のトランジスタPA1と、2入力を有する2つのアンド回路AND1,AND2と、1つのインバータINV1とを有する。
トランジスタPA1のゲートと、アンド回路AND1の一方入力と、アンド回路AND2の一方入力とが、第1入力(in1)に接続されている。アンド回路AND1の他方入力が第2入力(in2)に接続され、アンド回路AND2の他方入力がインバータINV1を介して第2入力(in2)に接続されている。
アンド回路AND1の出力がトランジスタN1のゲートに接続され、アンド回路AND2の出力がトランジスタN2のゲートに接続されている。
図6(C)および図6(D)に示すように、時間t0以前は、第1パルスP1が“H”レベル、第2パルスP2が“L”レベルである。このとき、トランジスタPA1がオフ、アンド回路AND1の出力が“L”でトランジスタN1がオフ、アンド回路AND2の出力が“H”でトランジスタN2がオンしているため、出力(out)は第1基準電位Vss1を出力している(図6(B))。
以上ようにして、3値を有する波形の電源駆動パルスDSが発生し、同じ3値波形が続く他のフィールドでも同様に繰り返される。
よって、ある行に対して「閾値電圧補正」と「書込み&移動度補正」とを行っている期間に、それより前の行に対しては「発光停止処理」と「初期化」が実行されることから、「閾値電圧補正」と「書込み&移動度補正」に限ってみると行単位でシームレスな処理が実行される。よって、無駄な期間は発生しない。
なお、ここでは図8(A)〜図10(B)に示す第1行の画素回路3(1,j)の動作説明図、ならびに、図2等を適宜参照する。
第1行の画素回路3(1,j)について、時間T0Ca以前のフィールドF(0)(前画面)における発光許可期間(LM0)では、図4(B)に示すように書込駆動パルスWSが“L”レベルであるため、サンプリングトランジスタMsがオフしている。このとき図4(C)に示すように、電源駆動パルスDSが高電位Vcc_Hの印加状態にある。
図4において時間T0Caで発光停止処理が開始される。
時間T0Caになると、水平画素ライン駆動回路41(図2参照)が、図4(C)に示すように、電源駆動パルスDSの電位を高電位Vcc_Hから中電位Vcc_Mに切り替える。中電位Vcc_Mは、有機発光ダイオードOLEDに逆バイアスはかからないが発光は停止する電位である。例えば、中電位Vcc_Mは、駆動トランジスタMdによる電位ドロップが無視できるほど小さい仮定の下では、有機発光ダイオードOLEDにゼロバイアスを印加する電位を下限とし、有機発光ダイオードOLEDの発光閾値電圧を上限とする電位である。ここで「発光閾値電圧」とは、有機発光ダイオードOLEDに電流が流れ始める(電流)閾値電圧と一致するとは限らず、有機発光ダイオードOLEDは閾値電圧を超えても暫く発光できない場合が多い。「発光閾値電圧」は、「(電流)閾値電圧」より大きい値を有し、実際に発光が開始する電圧のことである。
したがって、図8(B)に示すように、今までとは逆向きのドレイン電流Idsが駆動トランジスタMdに流れる。
このとき、中電位Vcc_Mが有機発光ダイオードOLEDの発光閾値電圧Vth_oled.とカソード電位Vcathの和よりも小さいとき、つまり“Vcc_M<Vth_oled.+Vcath”であれば有機発光ダイオードOLEDは消光する。ただし、この段階では有機発光ダイオードOLEDは逆バイアスされていない。
時間T0CbになるとフィールドF(1)の初期化期間(INT)が始まる。
初期化期間(INT)になると、水平画素ライン駆動回路41(図2参照)が、図4(C)に示すように、電源駆動パルスDSの電位が中電位Vcc_Mから低電位Vcc_Lに切り替える。
電源駆動パルスDSの電位が低電位Vcc_Lになると、駆動トランジスタMdは、図8(B)に示す放電が再度行われる。このため、図4(E)に示すように、時間T0Cb境に駆動トランジスタMdのソース(現実の動作上はドレイン)がさらに放電され、ソース電位Vsが低電位Vcc_Lの近くまで低下する。サンプリングトランジスタMsのゲートはフローティング状態であるため、ソース電位Vsの低下に伴ってゲート電位Vgも低下する。
このとき、“Vcc_L<Vth_oled.+Vcath”となるため引き続き有機発光ダイオードOLEDは消光する。初期化期間(INT)における放電によってソース電位Vsがさらに低下する途中で、有機発光ダイオードOLEDが逆バイアスされる。
時間T15までには、映像信号Ssigの電位がデータ基準電位Voに切り替えられている。したがって、サンプリングトランジスタMsは、映像信号Ssigのデータ基準電位Voをサンプリングして、サンプリング後のデータ基準電位Voを駆動トランジスタMdのゲートに伝達する。
このサンプリング動作によって、図4(D)および図4(E)に示すように、ゲート電位Vgの値がデータ基準電位Voに収束し、それに伴ってソース電位Vsの値は低電位Vcc_Lに収束する。
ここでデータ基準電位Voは、電源駆動パルスDSの高電位Vcc_Hより低く、低電位Vcc_Lより高い所定の電位である。
保持電圧の初期化では、駆動トランジスタMdのゲートソース間電圧Vgs(=保持電圧)が駆動トランジスタMdの閾値電圧Vth以上となるように電源駆動パルスDSの低電位Vcc_Lを設定している。具体的には、図8(C)に示すように、ゲート電位Vgがデータ基準電位Voになると、これに連動してソース電位Vsが電源駆動パルスDSの低電位Vcc_Lとなるため、保持キャパシタCsの保持電圧が低下し、“Vo−Vcc_L”となる。この保持電圧“Vo−Vcc_L”はゲートソース間電圧Vgsそのものであり、ゲートソース間電圧Vgsが駆動トランジスタMdの閾値電圧Vthよりも大きくないと、その後に閾値電圧補正動作を行なうことができないために、“Vo−Vcc_L>Vth”とするように電位関係が決められている。
その前の時間T16でフィールドF(1)に対する処理が開始される。
時間T16では図4(B)に示すように最初のサンプリングパルスSP1が立ち上がっており、サンプリングトランジスタMsがオンしている。この状態で、時間T16にて電源駆動パルスDSの電位が低電位Vcc_Lから高電位Vcc_Hに切り替わり、閾値補正期間(VTC)が開始する。
この状態で時間T16にて、電源駆動パルスDSの電位が低電位Vcc_Lから高電位Vcc_Hに遷移すると、駆動トランジスタMdのソースとドレイン間に電源駆動パルスDSの最大振幅値に相当する電源電位Vddが印加される。そのため、駆動トランジスタMdがオンし、ドレイン電流Idsが流れる。
ゲートソース間電圧Vgsの低下速度が速い場合、図4(E)に示すように、閾値補正期間(VTC)内にソース電位Vsの上昇が飽和する。この飽和は駆動トランジスタMdがソース電位上昇によりカットオフするために起こる。よって、ゲートソース間電圧Vgs(保持キャパシタCsの保持電圧)は、駆動トランジスタMdの閾値電圧Vthとほぼ等しい値に収束する。
上記正確な閾値電圧補正を保証するには、容量Coled.を十分大きくする意図で、予め、有機発光ダイオードOLEDを逆バイアスした状態で、補正動作を開始する。
サンプリングパルスSP1が時間T17で終了し、時間T19までの時間T18にて映像信号パルスPP(1)を印加する、即ち映像信号Ssigの電位をデータ電位Vsigに遷移させる必要がある。これは、時間T19のデータサンプリング時にデータ電位Vsigが安定な所定レベルとなって、データ電圧Vinを正しく書き込むために、データ電位Vsigの安定化を待つためである。よって時間T18〜T19の長さは、データ電位安定化に十分な時間に設定されている。
ここで仮に、駆動トランジスタのゲートソース間電圧が“Vin”だけ大きくなったとすると、ゲートソース間電圧は“Vin+Vth”となる。また、閾値電圧Vthが大きい駆動トランジスタと、これが小さい駆動トランジスタを考える。
前者の閾値電圧Vthが大きい駆動トランジスタは、閾値電圧Vthが大きい分だけゲートソース間電圧が大きく、逆に閾値電圧Vthが小さい駆動トランジスタは、閾値電圧Vthが小さいためゲートソース間電圧が小さくなる。よって、閾値電圧Vthに関していえば、閾値電圧補正動作により、そのバラツキをキャンセルして、同じデータ電圧Vinなら同じドレイン電流Idsを駆動トランジスタに流すことができる。
時間T19から、書込み&移動度補正期間(W&μ)が開始する。このときの状態は図9(B)と同じであり、サンプリングトランジスタMsがオフ、駆動トランジスタMdがカットオフしている。駆動トランジスタMdのゲートがデータ基準電位Voで保持され、ソース電位Vsが“Vo−Vth”、ゲートソース間電圧Vgs(保持キャパシタCsの保持電圧)が“Vth”となっている。
ゲート電位Vgがデータ電圧Vinだけ上昇すると、これに連動してソース電位Vsも上昇する。このとき、データ電圧Vinがそのままソース電位Vsに伝達される訳ではなく、容量結合比gに応じた比率の変化分ΔVs、すなわち“g*Vin”だけソース電位Vsが上昇する。このことを次式(1)に示す。
ΔVs=Vin(=Vsig−Vo)×Cs/(Cs+Coled.)…(1)
ここで保持キャパシタCsの容量値を同じ符号“Cs”により示す。符号“Coled.”は有機発光ダイオードOLEDの等価容量値である。
以上より、移動度補正を考慮しなければ、変化後のソース電位Vsは“Vo−Vth+g*Vin”となる。その結果、駆動トランジスタMdのゲートソース間電圧Vgsは、“(1−g)Vin+Vth”となる。
先に行った閾値電圧補正で、実は、ドレイン電流Idsを流すたびに移動度μによる誤差が含まれていたものの、閾値電圧Vthのバラツキが大きいため移動度μによる誤差成分を厳密に議論しなかった。このとき容量結合比gを用いずに、単に“上昇(up)”や“低下(down)”により表記して説明したのは、移動度のバラツキを説明することによる煩雑さを回避するためである。
一方、既に説明したことであるが、厳密に閾値電圧補正が行われた後は、そのとき保持キャパシタCsに閾値電圧Vthが保持されているため、その後、駆動トランジスタMdをオンさせると、閾値電圧Vthの大小によってドレイン電流Idsが変動しない。そのため、この閾値電圧補正後の駆動トランジスタMdの導通で、仮に、当該導通時の駆動電流Idによって保持キャパシタCsの保持電圧(ゲートソース間電圧Vgs)の値に変動が生じたとすると、その変動量ΔV(正または負の極性をとることが可能)は、駆動トランジスタMdの移動度μのバラツキ、より厳密には、半導体材料の物性パラメータである純粋な意味での移動度のほかに、トランジスタの構造上あるいは製造プロセス上で電流駆動力に影響を与える要因の総合的なバラツキを反映したものとなる。
この設定を予め行っていると、有機発光ダイオードOLEDは逆バイアスされ、ハイインピーダンス状態にあるため発光することはなく、また、ダイオード特性ではなく単純な容量特性を示すようになる。
この負帰還量ΔVは、有機発光ダイオードOLEDに逆バイアスをかけた状態では、ΔV=t*Ids/(Coled.+Cs+Cgs)という式で表すことができる。この式から、変動量ΔVは、ドレイン電流Idsの変動に比例して変化するパラメータであることが分かる。
したがって、移動度補正の時間(t)は必ずしも一定である必要はなく、逆にドレイン電流Ids(階調値)に応じて調整することが好ましい場合がある。たとえば、白表示に近くドレイン電流Idsが大きい場合、移動度補正の時間(t)は短めにし、逆に、黒表示に近くなりドレイン電流Idsが小さくなると、移動度補正の時間(t)を長めに設定するとよい。この階調値に応じた移動度補正時間の自動調整は、その機能を図2に示す書き込み信号走査回路42等に予め設けることにより実現可能である。
時間T1Aで書込み&移動度補正期間(W&μ)が終了すると、発光許可期間(LM1)が開始する。
時間T1Aで書き込みパルスWPが終了するためサンプリングトランジスタMsがオフし、駆動トランジスタMdのゲートが電気的にフローティング状態となる。
その結果、ソース電位Vs(有機発光ダイオードOLEDのアノード電位)が上昇し、図10(B)に示すように、ドレイン電流Idsが駆動電流Idとして有機発光ダイオードOLEDに流れ始めるため、有機発光ダイオードOLEDが実際に発光を開始する。発光が開始して暫くすると、駆動トランジスタMdは、入力されたデータ電圧Vinに応じたドレイン電流Idsで飽和し、ドレイン電流Ids(=Id)が一定となると、有機発光ダイオードOLEDがデータ電圧Vinに応じた輝度の発光状態となる。
一方、ゲート電位Vgは、ゲートがフローティング状態であるため、図4(D)に示すように、ソース電位Vsに連動して、その上昇量ΔVoled.と同じだけ上昇し、ドレイン電流Idsの飽和に伴ってソース電位Vsが飽和すると、ゲート電位Vgも飽和する。
その結果、ゲートソース間電圧Vgs(保持キャパシタCsの保持電圧)について、移動度補正時の値(“(1−g)Vin+Vth−ΔV”)が、発光許可期間(LM1)中も維持される。
しかしながら、有機発光ダイオードOLEDのI−V特性が経時変化の有無に関係なく、保持キャパシタCsの保持電圧が“(1−g)Vin+Vth−ΔV”に保たれる。そして、保持キャパシタCsの保持電圧は、駆動トランジスタMdの閾値電圧Vthを補正する成分(+Vth)と、移動度μによる変動を補正する成分(−ΔV)とを含むことから、閾値電圧Vthや移動度μが、異なる画素間でばらついても駆動トランジスタMdのドレイン電流Ids、つまり、有機発光ダイオードOLEDの駆動電流Idが一定に保たれる。
また、駆動トランジスタMdは、移動度μが小さくて上記変動量ΔVが小さい場合は、保持キャパシタCsの保持電圧の移動度補正成分(−ΔV)によって当該保持電圧の低下量も小さくなるため、相対的に、大きなソースドレイン間電圧が確保され、その結果、ドレイン電流Ids(駆動電流Id)をより流すように動作する。このため移動度μの変動があってもドレイン電流Idsは一定となる。
図11から、大きく乖離していた画素Aと画素Bの特性カーブが、まず閾値電圧補正で大きく近づき、つぎに移動度補正を行うとほとんど同じとみなせる程度まで近づくことが分かる。
図12(A)〜図12(E)は、比較例の発光制御における各種信号や電圧の波形を示すタイミングチャートである。図12において、図4と重複するパルス、時間(タイミング)、電位変化等は全て同じ符号を付して表している。よって、同じ符号に関する限り、今までの説明は当該比較例においても適用される。以下、図12の制御が図4の制御と異なる点のみ説明する。
よって、閾値補正期間(VTC)の処理の直前に行う補正準備(初期化)は、発光停止期間(LM−STOP)で行われる。
図13(A)には、図12(C)に約1フィールド(1F)分だけ示していた電源駆動パルスDSの波形を、4フィールド(4F)に亘って示している。
先に説明した図4において、発光許可期間(LM0,LM1)に比べて閾値補正期間(VTC)、書込み&移動度補正期間(W&μ)は時間的に僅かである。このため、図13(A)では閾値補正期間(VTC)と書込み&移動度補正期間(W&μ)の図示を省略し、1F期間の最初から発光許可期間(LM)が始まっている。ここで発光許可期間(LM)は電源駆動パルスDSの電位が高電位Vcc_Hをとる期間であり、その後の低電位Vcc_Lの期間は、図12に示す発光停止処理期間(LM−STOP)に相当する。
図13(A)に示すように、最初の2F期間は、発光停止期間(LM−STOP)が比較的短いのに対し、その後の2F期間は発光停止期間(LM−STOP)が比較的長くなっている。この制御は、有機ELディスプレイ1を搭載するシステム(機器)において、例えば機器を屋外から屋内に移動させたこと等に対応して機器内のCPU等(不図示)が、周辺環境が暗くなったと判断し、見易さ向上のために表示の明るさを全体的に下げる場合がある。同じような処理は、低消費電力モードへの移行によって行われることもある。一方、有機発光ダイオードOLEDの長寿命化を意図して駆動電流を常に一定とする制御をCPU等が行う場合がある。例えば、データ電圧Vinが大きいときは駆動電流が上がり過ぎることを阻止するため駆動電流は一定で発光許可期間(LM)を長くすることにより上記データ電圧Vinに応じた発光輝度の確保を行う。その逆の場合、即ち図示のように駆動電流は大きい値で一定のまま発光許可期間(LM)を短くすることにより、データ電圧Vinの低下に対応して所定の発光輝度を得る場合がある。
これとは逆に、初期化期間(INT)が急に短くなると、逆バイアス期間が小さくなり、上記と逆の理由からゲートソース間電圧Vgsが急に小さくなるため、発光強度Lが下がって表示画面が一瞬のうちに暗くなる現象(フラッシュ現象の一種)が発生する。
上記フラッシュ現象を防止するために、本実施形態に関わる図14(A)および図4(C)に示す表示制御では、電源駆動パルスDSの低電位Vcc_Lにより規定され、システムの要求で長さが変動することがある初期化を兼ねた発光停止処理期間(LM−STOP)を時間的に固定する。その代わりに、有機発光ダイオードOLEDに逆バイアスが印加されないレベルを有する中電位Vcc_Mを電源駆動パルスDSの電位として設ける。中電位Vcc_Mの印加時間は、発光許可期間の時間変動を吸収するように長さが制御される。
したがって、発光強度Lに影響する逆バイアス期間は常に一定となり、上述したフラッシュ現象が有効に防止される。具体的には、図14(B)に示すように、発光時間を短くした後のフィールドにおいて、図13(B)で発生していた発光強度Lの増大分ΔLが生じない。
画素回路は図2に示すものに限定されない。
図2の画素回路ではデータ基準電位Voは映像信号Ssigのサンプリングにより与えられるが、データ基準電位Voを、別のトランジスタを介して駆動トランジスタMdのソースやゲートに与えることもできる。
図2の画素回路ではキャパシタは保持キャパシタCsのみであるが、他の保持キャパシタを、例えば駆動トランジスタMdのドレインとゲート間にもう1つ設けてもよい。
画素回路が有機発光ダイオードOLEDの発光と非発光を制御する駆動方法には、画素回路内のトランジスタを走査線により制御する方法と、電源電圧の供給線を駆動回路によりAC駆動する方法(電源AC駆動方法)とがある。
図2の画素回路は、後者の電源AC駆動方法の一例であるが、この方法において有機発光ダイオードOLEDのカソード側をAC駆動して駆動電流を流す、流さないを制御してもよい。
一方、前者の発光制御を走査線により制御する方法では、駆動トランジスタMdのドレイン側、または、ソースと有機発光ダイオードOLEDとの間に、他のトランジスタを挿入し、そのゲートを電源駆動制御の走査線で駆動する。
図4に示す表示制御は、閾値補正期間(VTC)を1回の補正で行っていたが、複数回の連続した(初期化を間に挟まないとの意味)処理によって閾値補正を行ってもよい。
その他、発光許可期間中に、駆動トランジスタMdのゲートをフローティングとしたまま、発光を一時的に停止するなどの制御は、任意に行ってよい。
Claims (11)
- 複数の画素回路と、駆動回路とを含み、
前記複数の画素回路の各々は、
発光ダイオードと、
電源線から前記発光ダイオードへ流れる電流を制御する駆動トランジスタと、
前記駆動トランジスタの制御ノードと2つの電流ノードの少なくとも一方との間に結合する保持容量と、
信号線から前記保持容量への信号のサンプリングを制御するサンプリングトランジスタと、
を少なくとも含み、
前記駆動回路は、
前記発光ダイオードのアノード電極の電位を、該発光ダイオードのカソード電極の電位より高く該発光ダイオードが逆バイアスされないが、発光を停止する値の一定の中間電位として前記発光ダイオードを発光停止させてから、
前記発光ダイオードのアノード電極に、前記中間電位より低く、前記発光ダイオードのカソード電極の電位未満の一定の電位を、前記電源線から前記駆動トランジスタを介して所定の期間印加して、該発光ダイオードを逆バイアスさせ、
前記駆動トランジスタの制御ノードに接続された前記保持容量の一端に、データ基準電圧に基づく初期化電圧を与え、
前記電源線の電位を前記中間電位より高い発光時の電位とした状態で、前記駆動トランジスタの閾値電圧に応じた保持電圧を前記保持容量に設定し、
前記サンプリングトランジスタをオンして前記信号線から信号電圧を前記制御ノードに供給するとともに前記保持電圧を前記駆動トランジスタの駆動力に応じて補正した後、前記サンプリングトランジスタをオフすることによって、前記発光ダイオードを発光可能な状態にバイアスさせる、
表示装置。 - 前記駆動回路は、前記中間電位の印加により発光停止がされる発光期間の長さを、該中間電位の印加タイミングにより制御し、該発光期間の長さの変動を吸収するように、前記中間電位の印加期間の長さを変更する、
請求項1記載の表示装置。 - 前記画素回路は、前記発光ダイオードを逆バイアスした後で前記閾値電圧に応じた保持電圧の設定前に、前記駆動トランジスタの制御ノードに接続された前記保持容量の一端に初期化電圧を与えるトランジスタを更に含む、
請求項1または2記載の表示装置。 - 前記画素回路は、前記駆動トランジスタと前記電源線の間、または前記駆動トランジスタと前記発光ダイオードとの間に接続された発光制御トランジスタを含む、
請求項1〜3のいずれか一項記載の表示装置。 - 前記発光ダイオードは有機発光素子である、
請求項1〜4のいずれか一項記載の表示装置。 - 駆動回路と複数の画素回路とを有する表示パネルと、
前記駆動回路を制御する制御回路と、
を含み、
前記複数の画素回路の各々は、
発光ダイオードと、
電源線から前記発光ダイオードへ流れる電流を制御する駆動トランジスタと、
前記駆動トランジスタの制御ノードと2つの電流ノードの少なくとも一方との間に結合する保持容量と、
信号線から前記保持容量への信号のサンプリングを制御するサンプリングトランジスタと、
を少なくとも含み、
前記駆動回路は、
前記発光ダイオードのアノード電極の電位を、該発光ダイオードのカソード電極の電位より高く該発光ダイオードが逆バイアスされないが、発光を停止する値の一定の中間電位として前記発光ダイオードを発光停止させてから、
前記発光ダイオードのアノード電極に、前記中間電位より低く、前記発光ダイオードのカソード電極の電位未満の一定の電位を、前記電源線から前記駆動トランジスタを介して所定の期間印加して、該発光ダイオードを逆バイアスさせ、
前記駆動トランジスタの制御ノードに接続された前記保持容量の一端に、データ基準電圧に基づく初期化電圧を与え、
前記電源線の電位を前記中間電位より高い発光時の電位とした状態で、前記駆動トランジスタの閾値電圧に応じた保持電圧を前記保持容量に設定し、
前記サンプリングトランジスタをオンして前記信号線から信号電圧を前記制御ノードに供給するとともに前記保持電圧を前記駆動トランジスタの駆動力に応じて補正した後、 前記サンプリングトランジスタをオフすることによって、前記発光ダイオードを発光可能な状態にバイアスさせる、
電子機器。 - 前記駆動回路は、前記中間電位の印加により発光停止がされる発光期間の長さを、該中間電位の印加タイミングにより制御し、該発光期間の長さの変動を吸収するように、前記中間電位の印加期間の長さを変更する、
請求項6記載の電子機器。 - 前記駆動回路は、周辺環境の明るさに応じて前記発光期間の長さを制御する、
請求項7記載の電子機器。 - 前記画素回路は、前記発光ダイオードを逆バイアスした後で前記閾値電圧に応じた保持電圧の設定前に、前記駆動トランジスタの制御ノードに接続された前記保持容量の一端に初期化電圧を与えるトランジスタを更に含む、
請求項6〜8のいずれか一項記載の電子機器。 - 前記画素回路は、前記駆動トランジスタと前記電源線の間、または前記駆動トランジスタと前記発光ダイオードとの間に接続された発光制御トランジスタを含む、
請求項6〜9のいずれか一項記載の電子機器。 - 前記発光ダイオードは有機発光素子である、
請求項6〜10のいずれか一項記載の電子機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012230521A JP5789585B2 (ja) | 2012-10-18 | 2012-10-18 | 表示装置および電子機器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012230521A JP5789585B2 (ja) | 2012-10-18 | 2012-10-18 | 表示装置および電子機器 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008009001A Division JP5157467B2 (ja) | 2008-01-18 | 2008-01-18 | 自発光型表示装置およびその駆動方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013047830A JP2013047830A (ja) | 2013-03-07 |
JP5789585B2 true JP5789585B2 (ja) | 2015-10-07 |
Family
ID=48010817
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012230521A Expired - Fee Related JP5789585B2 (ja) | 2012-10-18 | 2012-10-18 | 表示装置および電子機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5789585B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6158542B2 (ja) | 2012-04-13 | 2017-07-05 | 株式会社半導体エネルギー研究所 | 発光素子、発光装置、電子機器、および照明装置 |
CN112785983B (zh) * | 2014-11-04 | 2024-06-21 | 索尼公司 | 显示装置 |
CN110121568B (zh) | 2016-12-27 | 2021-02-19 | 杰富意钢铁株式会社 | 高强度镀锌钢板及其制造方法 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4240068B2 (ja) * | 2006-06-30 | 2009-03-18 | ソニー株式会社 | 表示装置及びその駆動方法 |
JP5157467B2 (ja) * | 2008-01-18 | 2013-03-06 | ソニー株式会社 | 自発光型表示装置およびその駆動方法 |
-
2012
- 2012-10-18 JP JP2012230521A patent/JP5789585B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2013047830A (ja) | 2013-03-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5157467B2 (ja) | 自発光型表示装置およびその駆動方法 | |
JP5115180B2 (ja) | 自発光型表示装置およびその駆動方法 | |
JP5176522B2 (ja) | 自発光型表示装置およびその駆動方法 | |
US8581807B2 (en) | Display device and pixel circuit driving method achieving driving transistor threshold voltage correction | |
WO2017067299A1 (en) | Pixel driving circuit, display apparatus and driving method thereof | |
US8013812B2 (en) | Pixel circuit and display device | |
JP2008203478A (ja) | 表示装置とその駆動方法 | |
JP2008233129A (ja) | 画素回路および表示装置とその駆動方法 | |
JP2007108380A (ja) | 表示装置および表示装置の駆動方法 | |
JP2006243526A (ja) | 表示装置、画素駆動方法 | |
JP5423859B2 (ja) | 自発光型表示装置およびその駆動方法 | |
JP2006227239A (ja) | 表示装置、表示方法 | |
JP5789585B2 (ja) | 表示装置および電子機器 | |
JP2008145647A (ja) | 表示装置とその駆動方法 | |
JP2005215102A (ja) | 画素回路、表示装置およびその駆動方法 | |
JP4687026B2 (ja) | 表示装置および表示装置の駆動方法 | |
JP2007108379A (ja) | 画素回路、表示装置および表示装置の駆動方法 | |
JP2006030729A (ja) | 表示装置および表示装置の駆動方法 | |
JP2010008520A (ja) | 表示装置 | |
JP2010008942A (ja) | 画素回路及び表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130726 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130806 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131007 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20140212 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140508 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20140515 |
|
A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20140606 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150406 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20150415 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20150701 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150803 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5789585 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |