JP5423859B2 - 自発光型表示装置およびその駆動方法 - Google Patents
自発光型表示装置およびその駆動方法 Download PDFInfo
- Publication number
- JP5423859B2 JP5423859B2 JP2012228229A JP2012228229A JP5423859B2 JP 5423859 B2 JP5423859 B2 JP 5423859B2 JP 2012228229 A JP2012228229 A JP 2012228229A JP 2012228229 A JP2012228229 A JP 2012228229A JP 5423859 B2 JP5423859 B2 JP 5423859B2
- Authority
- JP
- Japan
- Prior art keywords
- emitting diode
- light emitting
- transistor
- period
- drive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims description 30
- 238000012937 correction Methods 0.000 claims description 155
- 239000003990 capacitor Substances 0.000 claims description 72
- 238000005070 sampling Methods 0.000 claims description 60
- 230000008569 process Effects 0.000 claims description 8
- 238000003860 storage Methods 0.000 claims description 6
- 239000011159 matrix material Substances 0.000 claims description 5
- 230000004044 response Effects 0.000 claims description 4
- 239000008186 active pharmaceutical agent Substances 0.000 description 29
- 230000007423 decrease Effects 0.000 description 19
- 101150010989 VCATH gene Proteins 0.000 description 17
- 230000000875 corresponding effect Effects 0.000 description 17
- 230000008859 change Effects 0.000 description 13
- 238000010586 diagram Methods 0.000 description 11
- 230000004048 modification Effects 0.000 description 11
- 238000012986 modification Methods 0.000 description 11
- 230000000052 comparative effect Effects 0.000 description 7
- 238000012545 processing Methods 0.000 description 7
- 238000002360 preparation method Methods 0.000 description 6
- 229920006395 saturated elastomer Polymers 0.000 description 6
- 230000007704 transition Effects 0.000 description 6
- 229910021417 amorphous silicon Inorganic materials 0.000 description 4
- 230000001276 controlling effect Effects 0.000 description 4
- 230000008878 coupling Effects 0.000 description 4
- 238000010168 coupling process Methods 0.000 description 4
- 238000005859 coupling reaction Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 239000010408 film Substances 0.000 description 4
- 239000010409 thin film Substances 0.000 description 4
- 230000006866 deterioration Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 238000013459 approach Methods 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000005401 electroluminescence Methods 0.000 description 2
- 230000005525 hole transport Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000011368 organic material Substances 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 241000282376 Panthera tigris Species 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000002596 correlated effect Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000003760 hair shine Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000004020 luminiscence type Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Images
Description
これらは何れもTFT(Thin Film Transistor)から形成されるトランジスタの特性バラツキに起因する画質低下を防止するものであり、データ電圧が一定ならば画素回路内部で駆動電流が一定となるように制御し、これによって画面全体のユニフォミティ(輝度の均一性)を向上させることを目的とする。とくに画素回路内でOLEDを電源に接続するときに、入力する映像信号のデータ電位に応じて電流量を制御する駆動トランジスタの特性バラツキが、直接的にOLEDの発光輝度に影響を与える。
さらに、閾値電圧補正を行うことを前提に、駆動トランジスタの電流駆動能力から閾値バラツキ起因成分等を減じた駆動能力成分(一般には、移動度と称されている)の影響がキャンセルされるように上記ゲートソース間電圧を補正すると、より一層高いユニフォミティが得られる。以下、この駆動能力成分の補正を「移動度補正」という。
駆動トランジスタの閾値電圧や移動度の補正については、例えば、特許文献1に詳しく説明されている。
本発明は、この画面全体の明るさが瞬間的に変化する(フラッシュ)現象を防止または抑制することができる自発光型表示装置と、その駆動方法に関する。
画素回路において、書込みトランジスタは、その制御ノードに接続された書込走査線か らの制御信号に応じて、保持キャパシタへの電圧の書込みを制御し、駆動トランジスタは 、その制御ノードに接続された保持キャパシタの保持電圧に応じて、前記発光ダイオード の駆動電流を制御する。
駆動回路は、発光ダイオードを逆バイアス状態に設定して発光が停止している状態にし てから、駆動トランジスタを介した電流を保持キャパシタに流すことで、駆動トランジス タの制御ノードと接続ノードの電位差を駆動トランジスタの閾値電圧に近づける動作を行 い、該逆バイアス状態の設定を解除し、駆動トランジスタの制御ノードを映像信号に応じ たデータ電位に設定し、発光ダイオードへの電流供給を開始して、該データ電位に応じた 輝度で前記発光ダイオードを発光させる。
また、駆動回路によって駆動される複数の画素回路が、行列状に配置される画素アレイ を有し、駆動回路は、書込みトランジスタをオフさせた状態で、駆動トランジスタの電源 電圧接続を解除することにより発光ダイオードを逆バイアス状態に設定し、該電源電圧接 続の解除期間は、前記画素アレイ内の画素行ごとに決められた全ての行表示期間内で一定 となるように設定する。
すなわち、駆動回路は、駆動トランジスタの制御ノードを映像信号に応じたデータ電位 に設定するのに先立って、発光ダイオードを一定期間だけ逆バイアス状態に設定し、保持 キャパシタの保持電圧を前記閾値電圧より大きい初期値に設定したのち、映像信号に応じ た発光ダイオードへの駆動電流の、駆動トランジスタの閾値に対する依存性を補正する補 正動作を少なくとも一回行う。
すなわち、前記駆動回路は、発光ダイオードを逆バイアス状態に設定し、サンプリング トランジスタを導通して、初期化信号が保持キャパシタに書き込まれた状態で、該逆バイ アス状態の設定を解除する動作を開始する。
すなわち、駆動回路は、データ電位を保持容量の一端に印加した状態で、駆動トランジ スタを介した電流を保持キャパシタに流す動作を所定期間行うことで、映像信号に応じた 発光ダイオードへの駆動電流の、駆動トランジスタの駆動能力に対する依存性を補正する 補正動作を行う。
すなわち、発光期間制御部をさらに備え、前記駆動回路は、発光許可期間の終了時に発 光ダイオードを逆バイアス状態に設定することで、発光停止とするタイミングを制御し、 もって該発光期間制御部の設定に応じて発光許可と発光停止の期間長の比率を制御する。
すなわち、発光期間制御部は、周囲の明るさに応じて駆動回路が定める発光許可と発光 停止の期間長の比率を制御する。
すなわち、前記画素アレイ内で複数の画素回路を列方向の並びごとに共通接続する複数 の映像信号線と、前記画素アレイ内で複数の画素回路を行方向の並びごとに共通接続し、 前記駆動回路で発生する電源駆動パルスを伝送する電源走査線と、前記画素アレイ内で複 数の前記画素回路を行方向の並びごとに共通接続し、前記駆動回路で発生する書込駆動パ ルスを伝送する書込走査線と、を備え、各々の画素回路内において、駆動トランジスタを 介した発光ダイオードへの駆動電流の供給が、電源走査線の電位に応じて制御され、駆動 トランジスタに接続された発光ダイオードと、駆動トランジスタの制御ノードとの間に保 持キャパシタが接続され、映像信号線から保持キャパシタへの電流経路間に、書込走査線 により制御される書込みトランジスタが接続されている。
すなわち、発光ダイオードは有機EL発光素子である。
有機EL素子の逆バイアスについて、上記特許文献1には、5T・1C型の画素回路において、有機発光ダイオードOLED(有機EL素子)を逆バイアスした状態で閾値電圧補正を行う制御が記載されている(上記特許文献1の第1および第2実施形態参照、例えば第1実施形態における段落[0046]等の記載参照)。特許文献1では、1つの画素に対する駆動のみに着目した説明をしているため記載されていないが、実際の有機ELディスプレイにおいては、有機EL素子の逆バイアスは、1フィールド前の画面表示期間(1F)における発光終点から開始され、補正期間を経て次の発光時に解消される。そのため、逆バイアスの長さ(始点)が、有機EL素子の発光許可期間の長さに依存し、時として変化する。
また、電流周囲の環境が明るいときは全体の発光輝度を上げて画面を見やすくするために、上記補正の限界を考慮して発光許可期間を長くする制御を行うことがある。さらに、低消費電力化の要請から輝度を下げるが、このとき駆動電流量を下げるのではなく発光時間を短くして対処する場合がある。
なお、発光ダイオードの非発光設定(発光している場合は発光停止)は、上述のように逆バイアス状態の設定によって行われることが一般的であるが、逆バイアス状態にしなくとも、例えばバイアスゼロでも非発光設定は可能である。
図1に、本発明の実施形態に関わる有機ELディスプレイの主要構成を示す。
図解する有機ELディスプレイ1は、複数の画素回路(PXLC)3(i,j)がマトリクス状に配置されている画素アレイ2と、画素アレイ2を駆動する垂直駆動回路(Vスキャナ)4および水平駆動回路(Hセレクタ:HSEL)5とを含む。
Vスキャナ4は、画素回路3の構成により複数設けられている。ここではVスキャナ4が、水平画素ライン駆動回路(Drive Scan)41と、書き込み信号走査回路(Write Scan)42とを含んで構成されている。Vスキャナ4およびHセレクタ5は「駆動回路」の一部であり、「駆動回路」は、Vスキャナ4とHセレクタ5の他に、これらにクロック信号を与える回路や制御回路(CPU等)など、不図示の回路も含む。
このアドレス表記は、以後の説明や図面において画素回路の素子、信号や信号線ならびに電圧等についても同様に適用する。
第1行の画素回路3(1,1)、3(1,2)および3(1,3)が書込走査線WSL(1)に接続されている。同様に、第2行の画素回路3(2,1)、3(2,2)および3(2,3)が書込走査線WSL(2)に接続されている。書込走査線WSL(1),WSL(2)は、水平画素ライン駆動回路41によって駆動される。
また、第1行の画素回路3(1,1)、3(1,2)および3(1,3)が電源走査線DSL(1)に接続されている。同様に、第2行の画素回路3(2,1)、3(2,2)および3(2,3)が電源走査線DSL(2)に接続されている。電源走査線DSL(1),DSL(2)は、書き込み信号走査回路42によって駆動される。
映像信号線DTL(j)に対し、表示画素行(表示ラインともいう)を単位として一斉に映像信号が排出される線順次駆動、あるいは、同一行の映像信号線DTL(j)に順次、映像信号が排出される点順次駆動があるが、本実施形態では、そのどの駆動法でもよい。
図2に、画素回路3(i,j)の一構成例を示す。
図解する画素回路3(i,j)は、有機発光ダイオードOLEDを制御する回路である。画素回路は、有機発光ダイオードOLEDの他に、NMOSタイプのTFTからなる駆動トランジスタMdおよびサンプリングトランジスタMsと、1つの保持キャパシタCsとを有する。
駆動トランジスタMdのドレインが、電源電圧VDDの供給を制御する電源走査線DSL(i)に接続され、ソースが有機発光ダイオードOLEDのアノードに接続されている。
また、書き込み信号走査回路42により、比較的短い持続時間の書込駆動パルスWS(i)がサンプリングトランジスタMsのゲートに供給され、サンプリング制御が行われる。
なお、電源供給の制御は、駆動トランジスタMdのドレインと電源電圧VDDの供給線との間にトランジスタをもう1つ挿入し、そのゲートを水平画素ライン駆動回路41により制御する構成であってもよい(後述の変形例参照)。
具体的に、本実施形態で採用可能な2T・1C型以外の画素回路として、後述する変形例で幾つかを簡単に述べるが、例えば、4T・1C型、4T・2C型、5T・1C型、3T・1C型などであってもよい。
カソード電位Vcathを接地せずに、カソードを所定の電圧線に接続しているのは、逆バイアスを行うためである。有機発光ダイオードOLEDを逆バイアスするには、例えば、電源駆動パルスDS(i)の基準電位(低電位Vcc_L)より、カソード電位Vcathを小さくする。
図2の回路におけるデータ書き込み時の動作を、閾値電圧と移動度の補正動作と併せて説明する。これらの一連の動作を「表示制御」という。
最初に、補正対象となる駆動トランジスタと有機発光ダイオードOLEDの特性について説明する。
ここで駆動トランジスタMdのソース電位Vsを、上記データパルスの基準電位(データ基準電位Vo)に初期化してから、サンプリングを行うとする。サンプリング後のデータ電位Vsig、より正確には、データ基準電位Voとデータ電位Vsigとの電位差で規定されるデータ電圧Vinの大きさに応じたドレイン電流Idsが駆動トランジスタMdに流れ、これがほぼ有機発光ダイオードOLEDの駆動電流Idとなる。
よって、駆動トランジスタMdのソース電位Vsがデータ基準電位Voで初期化されている場合、有機発光ダイオードOLEDがデータ電位Vsigに応じた輝度で発光する。
有機発光ダイオードOLEDは、よく知られているように、経時変化によりI−V特性が図3のように変化する。このとき、図2の画素回路では、駆動トランジスタMdが一定のドレイン電流Idsを流そうとしても、図3に示すグラフから分かるように有機発光ダイオードOLEDの印加電圧が大きくなるため、有機発光ダイオードOLEDのソース電位Vsが上昇する。このとき駆動トランジスタMdのゲートはフローティング状態であるため、ほぼ一定のゲートソース間電圧Vgsが維持されるように、ソース電位と共にゲート電位も上昇し、ドレイン電流Idsはほぼ一定に保たれ、このことが有機発光ダイオードOLEDの発光輝度を変化させないように作用する。
図4(A)の上部に記載しているように、1フィールド(または1フレーム)前画面の発光許可期間(LM(0))の後に時系列の順で、前画面の発光停止期間(LM−STOP)、「空Vth補正」を行う空Vth補正期間(VTC0)、「補正準備」を行う初期化期間(INT)、「閾値電圧補正の本動作正」を行う閾値電圧補正期間(VTC)、書込み&移動度補正期間(W&μ)を経て、当該第1行の画素回路3(1,j)の発光許可期間(LM(1))に処理が推移する。
図4では、波形図の適当な箇所に時間表示を、符号“T0C,T0D,T10,T11,…,T19,T1A,T1B,…,T1D“により示している。時間“T0C,T0D”がフィールドF(0)に対応し、時間“T10〜T1D”がフィールドF(1)に対応する。
図4(A)に2つ示す映像信号パルスPP(2),PP(1)うち、第1行にとって重要な映像信号パルスは、書き込みパルスWPと時間的に重なる映像信号パルスPP(1)である。映像信号パルスPP(1)のデータ基準電位Voからの波高値が、図4に示す表示制御で表示させたい(書き込みたい)階調値、即ちデータ電圧Vinに該当する。この階調値(=Vin)は、第1行の各画素で同じ場合(単色表示の場合)もあるが、通常、表示画素行の階調値に応じて変化している。
よって、ある行に対して「閾値電圧補正」と「書込み&移動度補正」とを行っている期間に、それより前の行に対しては「空Vth補正」や「初期化」が実行されることから、「閾値電圧補正」と「書込み&移動度補正」に限ってみると行単位でシームレスな処理が実行される。よって、無駄な期間は発生しない。
なお、ここでは図5(A)〜図8(B)に示す第1行の画素回路3(1,j)の動作説明図、ならびに、図2等を適宜参照する。
第1行の画素回路3(1,j)について、時間T0C以前のフィールドF(0)(以下、前画面ともいう)における発光許可期間(LM(0))では、図4(B)に示すように書込駆動パルスWSが“L”レベルであるため、サンプリングトランジスタMsがオフしている。このとき図4(C)に示すように、電源駆動パルスDSが高電位Vcc_Hの印加状態にある。
図4において時間T0Cで発光停止処理が開始される。
時間T0Cになると、水平画素ライン駆動回路41(図2参照)が、図4(C)に示すように、電源駆動パルスDSを高電位Vcc_Hから低電位Vcc_Lに切り替える。駆動トランジスタMdは、今までドレインとして機能していたノードの電位が低電位Vcc_Lにまで急激に落とされ、ソースとドレインの電位が逆転するため、今までドレインであったノードをソースとし、今までソースであったノードをドレインとして、当該ドレインの電荷(ただし、図の表記ではソース電位Vsのままとする)を引き抜くディスチャージ動作が行われる。
したがって、図5(B)に示すように、今までとは逆向きのドレイン電流Idsが駆動トランジスタMdに流れる。
このとき、低電位Vcc_Lが有機発光ダイオードOLEDの発光閾値電圧Vth_oled.とカソード電位Vcathの和よりも小さいとき、つまり“Vcc_L<Vth_oled.+Vcath”であれば有機発光ダイオードOLEDは消光する。
時間T0Dまでには、映像信号Ssigの電位がデータ基準電位Voに切り替えられている。したがって、サンプリングトランジスタMsは、映像信号Ssigのデータ基準電位Voをサンプリングして、サンプリング後のデータ基準電位Voを駆動トランジスタMdのゲートに伝達する。
このサンプリング動作によって、図4(D)および図4(E)に示すように、ゲート電位Vgの値がデータ基準電位Voに収束し、それに伴ってソース電位Vsの値は低電位Vcc_Lに収束する。
ここでデータ基準電位Voは、電源駆動パルスDSの高電位Vcc_Hより低く、低電位Vcc_Lより高い所定の電位である。
初期化の場合、駆動トランジスタMdのゲートソース間電圧Vgsが駆動トランジスタMdの閾値電圧Vth以上となるように電源駆動パルスDSの低電位Vcc_Lを設定している。具体的には、図5(C)に示すように、ゲート電位Vgがデータ基準電位Voになると、これに連動してソース電位Vsが電源駆動パルスDSの低電位Vcc_Lとなるため、保持キャパシタCsの保持電圧が低下し、“Vo−Vcc_L”となる。この保持電圧“Vo−Vcc_L”はゲートソース間電圧Vgsそのものであり、ゲートソース間電圧Vgsが駆動トランジスタMdの閾値電圧Vthよりも大きくないと、その後に閾値電圧補正動作を行なうことができないために、“Vo−Vcc_L>Vth”とするように電位関係が決められている。
その後、時間T10でフィールドF(1)に対する処理が開始される。
時間T10では図4(B)に示すように最初のサンプリングパルスSP0が立ち上がっており、サンプリングトランジスタMsがオンしている。この状態で、時間T10にて電源駆動パルスDSの電位が低電位Vcc_Lから高電位Vcc_Hに切り替わり、空Vth補正期間(VTC0)が開始する。
この状態で時間T10にて、電源駆動パルスDSの電位が低電位Vcc_Lから高電位Vcc_Hに遷移すると、駆動トランジスタMdのソースとドレイン間に“電源駆動パルスDSの波高値に相当する電圧が印加される。そのため、駆動トランジスタMdに電源からドレイン電流Idsが流れるようになる。
ゲートソース間電圧Vgsの低下速度が速い場合、図4(E)に示すように、空Vth補正期間(VTC0)内にソース電位Vsの上昇が飽和する。この飽和は駆動トランジスタMdがソース電位上昇によりカットオフするために起こる。よって、ゲートソース間電圧Vgs(保持キャパシタCsの保持電圧)は、駆動トランジスタMdの閾値電圧Vthとほぼ等しい値に収束する。
上記正確な閾値電圧補正を保証するには、容量Coled.を十分大きくする意図で有機発光ダイオードOLEDを逆バイアスすることが望ましいが、ここでは正確な閾値電圧補正は不要なので、有機発光ダイオードOLEDを逆バイアスすることは必須ではない。ただし、有機発光ダイオードOLEDを確実に消灯するようにカソード電位Vcathが決められている。
サンプリングパルスSP0が時間T11で終了し、次のサンプリングパルスSP1が印加されるまでの間(時間T11〜T15)に、2行目のデータ書き込み等に必要な映像信号パルスPP(2)の通過を待つ必要がある。
本実施形態では、サンプリングトランジスタMsをオフした状態で電源駆動パルスDSの電位を高電位Vcc_Hから低電位Vcc_Lに切り替え、これにより初期化期間(INT)が開始する。
初期化では、図7(A)に示すように電源駆動パルスDSの電位が低電位Vcc_Lとなるため、発光停止期間(LM−STOP)の放電と同様、駆動トランジスタMdのソースとドレインが入れ替わり、駆動トランジスタMdがオンして、ソース(実際にはドレイン)の電荷が放電され、ソース電位Vsが低電位Vcc_L付近まで急速に低下する。
時間T15より前の時間T14で、映像信号パルスPP(2)の印加が終了し、映像信号Ssigの電位がデータ基準電位Voに切り替えられている。したがって、時間T15でオンするサンプリングトランジスタMsは、映像信号Ssigのデータ基準電位Voをサンプリングして、サンプリング後のデータ基準電位Voを駆動トランジスタMdのゲートに伝達する。
このサンプリング動作によって、図4(D)に示すようにゲート電位Vgが上昇してデータ基準電位Voに収束する。これに伴ってソース電位Vsも一旦上昇するが、駆動トランジスタMdが引き続きオンするため、ソース電位Vsは低下に転じ、初期化期間(INT)が終了する時間T16までにはソース電位Vsが低電位Vcc_Lにまで低下して、駆動トランジスタMdはオフする。
初期化動作では有機発光ダイオードOLEDを逆バイアスするようにカソード電位Vcathが、低電位Vcc_Lより高い所定の電位に予め制御されている。
その後、時間T16で電源駆動パルスDSの電位が低電位Vcc_Lから高電位Vcc_Hに切り替わると、閾値電圧補正期間(VTC)、即ち閾値電圧補正の本動作が開始する。閾値電圧補正期間(VTC)の動作自体は、空Vth補正期間(VTC0)についての図6(A)および図6(B)と同じである。
この状態で時間T16にて、電源駆動パルスDSの電位が低電位Vcc_Lから高電位Vcc_Hに遷移すると、駆動トランジスタMdのソースとドレイン間に“電源駆動パルスDSの波高値に相当する電圧が印加される。そのため、駆動トランジスタMdがオンし、ドレイン電流Idsが流れる。
ゲートソース間電圧Vgsの低下速度が速い場合、図4(E)に示すように、空Vth補正期間(VTC0)内にソース電位Vsの上昇が飽和する。この飽和は駆動トランジスタMdがソース電位上昇によりカットオフするために起こる。よって、ゲートソース間電圧Vgs(保持キャパシタCsの保持電圧)は、駆動トランジスタMdの閾値電圧Vthとほぼ等しい値に収束する。
上記正確な閾値電圧補正を保証するために、閾値電圧補正期間(VTC)では、有機発光ダイオードOLEDが逆バイアスされた状態で閾値電圧補正を行う。逆バイアス状態では有機発光ダイオードOLEDの消灯が維持される。
サンプリングパルスSP1が時間T17で終了し、時間T19までの時間T18にて映像信号パルスPP(1)を印加する、即ち映像信号Ssigの電位をデータ電位Vsigに遷移させる必要がある。これは、時間T19のデータサンプリング時にデータ電位Vsigが安定な所定レベルとなって、データ電圧Vinを正しく書き込むために、データ電位Vsigの安定化を待つためである。よって時間T18〜T19の長さは、データ電位安定化に十分な時間に設定されている。
ここで仮に、駆動トランジスタのゲートソース間電圧が“Vin”だけ大きくなったとすると、ゲートソース間電圧は“Vin+Vth”となる。また、閾値電圧Vthが大きい駆動トランジスタと、これが小さい駆動トランジスタを考える。
前者の閾値電圧Vthが大きい駆動トランジスタは、閾値電圧Vthが大きい分だけゲートソース間電圧が大きく、逆に閾値電圧Vthが小さい駆動トランジスタは、閾値電圧Vthが小さいためゲートソース間電圧が小さくなる。よって、閾値電圧Vthに関していえば、閾値電圧補正動作により、そのバラツキをキャンセルして、同じデータ電圧Vinなら同じドレイン電流Idsを駆動トランジスタに流すことができる。
時間T19から、書込み&移動度補正期間(W&μ)が開始する。このときの状態は図6(B)と同じであり、サンプリングトランジスタMsがオフ、駆動トランジスタMdがカットオフしている。駆動トランジスタMdのゲートがデータ基準電位Voで保持され、ソース電位Vsが“Vo−Vth”、ゲートソース間電圧Vgs(保持キャパシタCsの保持電圧)が“Vth”となっている。
ゲート電位Vgがデータ電圧Vinだけ上昇すると、これに連動してソース電位Vsも上昇する。このとき、データ電圧Vinがそのままソース電位Vsに伝達される訳ではなく、容量結合比gに応じた比率の変化分ΔVs、すなわち“g*Vin”だけソース電位Vsが上昇する。このことを次式(1)に示す。
ΔVs=Vin(=Vsig−Vo)×Cs/(Cs+Coled.)…(1)
ここで保持キャパシタCsの容量値を同じ符号“Cs”により示す。符号“Coled.”は有機発光ダイオードOLEDの等価容量値である。
以上より、移動度補正を考慮しなければ、変化後のソース電位Vsは“Vo−Vth+g*Vin”となる。その結果、駆動トランジスタMdのゲートソース間電圧Vgsは、“(1−g)Vin+Vth”となる。
先に行った閾値電圧補正で、実は、ドレイン電流Idsを流すたびに移動度μによる誤差が含まれていたものの、閾値電圧Vthのバラツキが大きいため移動度μによる誤差成分を厳密に議論しなかった。このとき容量結合比gを用いずに、単に“上昇(up)”や“低下(down)”により表記して説明したのは、移動度のバラツキを説明することによる煩雑さを回避するためである。
一方、既に説明したことであるが、厳密に閾値電圧補正が行われた後は、そのとき保持キャパシタCsに閾値電圧Vthが保持されているため、その後、駆動トランジスタMdをオンさせると、閾値電圧Vthの大小によってドレイン電流Idsが変動しない。そのため、この閾値電圧補正後の駆動トランジスタMdの導通で、仮に、当該導通時の駆動電流Idによって保持キャパシタCsの保持電圧(ゲートソース間電圧Vgs)の値に変動が生じたとすると、その変動量ΔV(正または負の極性をとることが可能)は、駆動トランジスタMdの移動度μのバラツキ、より厳密には、半導体材料の物性パラメータである純粋な意味での移動度のほかに、トランジスタの構造上あるいは製造プロセス上で電流駆動力に影響を与える要因の総合的なバラツキを反映したものとなる。
この設定を予め行っていると、有機発光ダイオードOLEDは逆バイアスされ、ハイインピーダンス状態にあるため発光することはなく、また、ダイオード特性ではなく単純な容量特性を示すようになる。
この負帰還量ΔVは、有機発光ダイオードOLEDに逆バイアスをかけた状態では、ΔV=t*Ids/(Coled.+Cs+Cgs)という式で表すことができる。この式から、変動量ΔVは、ドレイン電流Idsの変動に比例して変化するパラメータであることが分かる。
したがって、移動度補正の時間(t)は必ずしも一定である必要はなく、逆にドレイン電流Ids(階調値)に応じて調整することが好ましい場合がある。たとえば、白表示に近くドレイン電流Idsが大きい場合、移動度補正の時間(t)は短めにし、逆に、黒表示に近くなりドレイン電流Idsが小さくなると、移動度補正の時間(t)を長めに設定するとよい。この階調値に応じた移動度補正時間の自動調整は、その機能を図2に示す書き込み信号走査回路42等に予め設けることにより実現可能である。
時間T1Aで書込み&移動度補正期間(W&μ)が終了すると、発光許可期間(LM(1))が開始する。
時間T1Aで書き込みパルスWPが終了するためサンプリングトランジスタMsがオフし、駆動トランジスタMdのゲートが電気的にフローティング状態となる。
その結果、ソース電位Vs(有機発光ダイオードOLEDのアノード電位)が上昇し、図8(B)に示すように、ドレイン電流Idsが駆動電流Idとして有機発光ダイオードOLEDに流れ始めるため、有機発光ダイオードOLEDが実際に発光を開始する。発光が開始して暫くすると、駆動トランジスタMdは、入力されたデータ電圧Vinに応じたドレイン電流Idsで飽和し、ドレイン電流Ids(=Id)が一定となると、有機発光ダイオードOLEDがデータ電圧Vinに応じた輝度の発光状態となる。
一方、ゲート電位Vgは、ゲートがフローティング状態であるため、図4(D)に示すように、ソース電位Vsに連動して、その上昇量ΔVoled.と同じだけ上昇し、ドレイン電流Idsの飽和に伴ってソース電位Vsが飽和すると、ゲート電位Vgも飽和する。
その結果、ゲートソース間電圧Vgs(保持キャパシタCsの保持電圧)について、移動度補正時の値(“(1−g)Vin+Vth−ΔV”)が、発光許可期間(LM(1))中も維持される。
しかしながら、有機発光ダイオードOLEDのI−V特性が経時変化の有無に関係なく、保持キャパシタCsの保持電圧が(“(1−g)Vin+Vth−ΔV”)に保たれる。そして、保持キャパシタCsの保持電圧は、駆動トランジスタMdの閾値電圧Vthを補正する成分(+Vth)と、移動度μによる変動を補正する成分(−ΔV)とを含むことから、閾値電圧Vthや移動度μが、異なる画素間でばらついても駆動トランジスタMdのドレイン電流Ids、つまり、有機発光ダイオードOLEDの駆動電流Idが一定に保たれる。
また、駆動トランジスタMdは、移動度μが小さくて上記変動量ΔVが小さい場合は、保持キャパシタCsの保持電圧の移動度補正成分(−ΔV)によって当該保持電圧の低下量も小さくなるため、相対的に、大きなソースドレイン間電圧が確保され、その結果、ドレイン電流Ids(駆動電流Id)をより流すように動作する。このため移動度μの変動があってもドレイン電流Idsは一定となる。
図9から、大きく乖離していた画素Aと画素Bの特性カーブが、まず閾値電圧補正で大きく近づき、つぎに移動度補正を行うとほとんど同じとみなせる程度まで近づくことが分かる。
図10(A)〜図10(E)は、比較例の発光制御における各種信号や電圧の波形を示すタイミングチャートである。図10において、図4と重複するパルス、時間(タイミング)、電位変化等は全て同じ符号を付して表している。よって、同じ符号に関する限り、今までの説明は当該比較例においても適用される。以下、図10の制御が図4の制御と異なる点のみ説明する。
図11(A)には、図10(C)に約1フィールド(1F)分だけ示していた電源駆動パルスDSの波形を、4フィールド(4F)に亘って示している。
先に説明した図10において、発光許可期間(LM(0),LM(1))に比べて閾値補正期間(VTC)、書込み&移動度補正期間(W&μ)は時間的に僅かである。このため、図11(A)では閾値補正期間(VTC)と書込み&移動度補正期間(W&μ)の図示を省略し、1F期間の最初から発光許可期間(LM)が始まっている。ここで発光許可期間(LM)は電源駆動パルスDSの電位が高電位Vcc_Hをとる期間であり、その後の低電位Vcc_Lの期間は、図10に示す発光停止期間(LM−STOP)に相当する。
図1(A)に示すように、最初の2F期間は、発光停止期間(LM−STOP)が比較的短いのに対し、その後の2F期間は発光停止期間(LM−STOP)が比較的長くなっている。この制御は、有機ELディスプレイ1を搭載するシステム(機器)において、例えば機器を屋外から屋内に移動させたこと等に対応して機器内のCPU等(不図示)が、周辺環境が暗くなったと判断し、見易さ向上のために表示の明るさを全体的に下げる場合がある。同じような処理は、低消費電力モードへの移行によって行われることもある。一方、有機発光ダイオードOLEDの長寿命化を意図して駆動電流を常に一定とする制御をCPU等が行う場合がある。例えば、データ電圧Vinが大きいときは駆動電流が上がり過ぎることを阻止するため駆動電流は一定で発光許可期間(LM)を長くすることにより上記データ電圧Vinに応じた発光輝度の確保を行う。その逆の場合、即ち図示のように駆動電流は大きい値で一定のまま発光許可期間(LM)を短くすることにより、データ電圧Vinの低下に対応して所定の発光輝度を得る場合がある。
これとは逆に、発光停止期間(LM−STOP)が急に短くなると、逆バイアス期間が小さくなり、上記と逆の理由からゲートソース間電圧Vgsが急に小さくなるため、発光強度Lが下がって表示画面が一瞬のうちに暗くなる現象(フラッシュ現象の一種)が発生する。
閾値補正期間(VTC)においては、駆動トランジスタMdのソースが上昇するため、発光停止期間(LM−STOP)でかかっていた逆バイアスが一旦解除され、その後に初期化期間(INT)が始まると同時に新たに逆バイアスが有機発光ダイオードOLEDに印加される。したがって、発光強度Lに影響する逆バイアス期間は常に一定となり、上述したフラッシュ現象が有効に防止される。
図4の表示制御では、空Vth補正期間(VTC0)を1画面(1フィールド)の最初に行ったが、空Vth補正期間は、これに限定されない。例えば、発光許可期間(LM)の直後に空Vth補正を行ってもよい。
図12は、発光許可期間の後に空Vth補正を行う場合の説明図である。
図12の表示制御では、発光許可期間(LM(0))の後に発光停止期間(LM−STOP)を行い、その直後に空Vth補正期間(VTC0)を行っている。その後、非発光状態が続いてから次のフィールドF(1)が開始する。このためフィールドF(1)の最初に、一定期間の逆バイアス状態で行う初期化期間(INT)が行われ、その後、閾値補正期間(VTC)、書込み&移動度補正期間(W&μ)、発光許可期間(LM(1))が続く。
図12に示す変形例1は、発光停止期間(LM−STOP)、空Vth補正期間(VTC0)、初期化期間(INT)、閾値補正期間(VTC)、書込み&移動度補正期間(W&μ)、発光許可期間(LM)の順番としては前述した図4の場合と同様である。
画素回路は図2に示すものに限定されない。
図2の画素回路ではデータ基準電位Voは映像信号Ssigのサンプリングにより与えられるが、データ基準電位Voを、別のトランジスタを介して駆動トランジスタMdのソースやゲートに与えることもできる。
図2の画素回路ではキャパシタは保持キャパシタCsのみであるが、他の保持キャパシタを、例えば駆動トランジスタMdのドレインとゲート間にもう1つ設けてもよい。
画素回路が有機発光ダイオードOLEDの発光と非発光を制御する駆動方法には、画素回路内のトランジスタを走査線により制御する方法と、電源電圧の供給線を駆動回路によりAC駆動する方法(電源AC駆動方法)とがある。
図2の画素回路は、後者の電源AC駆動方法の一例であるが、この方法において有機発光ダイオードOLEDのカソード側をAC駆動して駆動電流を流す、流さないを制御してもよい。
一方、前者の発光制御を走査線により制御する方法では、駆動トランジスタMdのドレイン側、または、ソースと有機発光ダイオードOLEDとの間に、他のトランジスタを挿入し、そのゲートを電源駆動制御の走査線で駆動する。
図4に示す表示制御は、閾値補正期間(VTC)を1回の補正で行っていたが、複数回の連続した(初期化を間に挟まないとの意味)処理によって閾値補正を行ってもよい。
その場合、初期化を間に挟まないことから、電源駆動パルスDSの電位を最初の閾値補正時に低電位Vcc_Lから高電位Vcc_Hに上げた後は、発光停止まで高電位Vcc_Hが維持される。この点で、連続した処理による閾値補正動作は、空Vth補正と閾値補正の本動作の間に電源駆動パルスDSの電位を低電位Vcc_Lに一時的に下げる、図4に示す本実施形態の動作と根本的に異なる。
図4に示す表示制御では空Vth補正動作は1回であるが、ソース充電速度が遅いため1回の空Vth補正では逆バイアス解除がばらつきも含めて十分でない場合、上記変形例3の「連続した処理による閾値補正動作」と同様に、電源駆動パルスDSの電位を高電位Vcc_Hとしたままで空Vth補正を連続して複数回行ってもよい。
Claims (15)
- 発光ダイオードと、駆動トランジスタと、保持キャパシタと、書込みトランジスタとを含む画素回路と、
該画素回路を駆動する駆動回路と、
を有し、
画素回路において、
書込みトランジスタは、その制御ノードに接続された書込走査線からの制御信号に応じて、保持キャパシタへの電圧の書込みを制御し、
駆動トランジスタは、その制御ノードに接続された保持キャパシタの保持電圧に応じて、前記発光ダイオードの駆動電流を制御し、
駆動回路は、
発光ダイオードを逆バイアス状態に設定して発光が停止している状態にしてから、
駆動トランジスタを介した電流を保持キャパシタに流すことで、駆動トランジスタの制御ノードと接続ノードの電位差を駆動トランジスタの閾値電圧に近づける動作を行い、該逆バイアス状態の設定を解除し、
駆動トランジスタの制御ノードを映像信号に応じたデータ電位に設定し、発光ダイオードへの電流供給を開始して、該データ電位に応じた輝度で前記発光ダイオードを発光さ せ、
駆動回路によって駆動される複数の画素回路が、行列状に配置される画素アレイを有し 、
駆動回路は、
書込みトランジスタをオフさせた状態で、駆動トランジスタの電源電圧接続を解除す ることにより発光ダイオードを逆バイアス状態に設定し、
該電源電圧接続の解除期間は、前記画素アレイ内の画素行ごとに決められた全ての行 表示期間内で一定となるように設定する、
自発光型表示装置。 - 駆動回路は、
駆動トランジスタの制御ノードを映像信号に応じたデータ電位に設定するのに先立って、発光ダイオードを一定期間だけ逆バイアス状態に設定し、保持キャパシタの保持電圧を前記閾値電圧より大きい初期値に設定したのち、
映像信号に応じた発光ダイオードへの駆動電流の、駆動トランジスタの閾値に対する依存性を補正する補正動作を少なくとも一回行う、
請求項1記載の自発光型表示装置。 - 前記駆動回路は、
発光ダイオードを逆バイアス状態に設定し、サンプリングトランジスタを導通して、初期化信号が保持キャパシタに書き込まれた状態で、該逆バイアス状態の設定を解除する動作を開始する、
請求項1または請求項2記載の自発光型表示装置。 - 駆動回路は、
データ電位を保持容量の一端に印加した状態で、駆動トランジスタを介した電流を保持キャパシタに流す動作を所定期間行うことで、
映像信号に応じた発光ダイオードへの駆動電流の、駆動トランジスタの駆動能力に対する依存性を補正する補正動作を行う、
請求項1乃至請求項3のいずれか一項に記載の自発光型表示装置。 - 発光期間制御部をさらに備え、
前記駆動回路は、発光許可期間の終了時に発光ダイオードを逆バイアス状態に設定することで、発光停止とするタイミングを制御し、もって該発光期間制御部の設定に応じて発光許可と発光停止の期間長の比率を制御する、
請求項1乃至4の何れか一項に記載の自発光型表示装置。 - 発光期間制御部は、周囲の明るさに応じて駆動回路が定める発光許可と発光停止の期間長の比率を制御する、
請求項5に記載の自発光型表示装置。 - 前記画素アレイ内で複数の画素回路を列方向の並びごとに共通接続する複数の映像信号線と、
前記画素アレイ内で複数の画素回路を行方向の並びごとに共通接続し、前記駆動回路で発生する電源駆動パルスを伝送する電源走査線と、
前記画素アレイ内で複数の前記画素回路を行方向の並びごとに共通接続し、前記駆動回路で発生する書込駆動パルスを伝送する書込走査線と、
を備え、
各々の画素回路内において、
駆動トランジスタを介した発光ダイオードへの駆動電流の供給が、電源走査線の電位に応じて制御され、
駆動トランジスタに接続された発光ダイオードと、駆動トランジスタの制御ノードとの間に保持キャパシタが接続され、
映像信号線から保持キャパシタへの電流経路間に、書込走査線により制御される書込みトランジスタが接続されている、
請求項1に記載の自発光型表示装置。 - 発光ダイオードは有機EL発光素子である、
請求項1乃至7の何れか一項に記載の自発光型表示装置。 - 発光ダイオードと、駆動トランジスタと、保持キャパシタと、書込みトランジスタとを 含む画素回路が、行列状に配置されてなる画素アレイを有する自発光型表示装置の駆動方 法であって、
前記画素アレイ内の画素行ごとに、
発光ダイオードの発光を停止させる工程と、
駆動トランジスタを介した電流を保持キャパシタに流すことで、駆動トランジスタの制 御ノードと接続ノードの電位差を駆動トランジスタの閾値電圧に近づける動作を行う工程 と、
書込みトランジスタをオフさせた状態で、駆動トランジスタの電源電圧接続を解除する ことにより発光ダイオードを逆バイアス状態に設定する工程と、
駆動トランジスタの制御ノードを映像信号に応じたデータ電位に設定し、発光ダイオー ドへの電流供給を開始して、該データ電位に応じた輝度で前記発光ダイオードを発光させ る工程と、
を有する駆動を行い、
前記電源電圧接続の解除期間は、前記画素アレイ内の画素行ごとに決められた全ての行 表示期間内で一定とされる、
自発光型表示装置の駆動方法。 - 前記画素アレイ内の画素行ごとに、
駆動トランジスタの制御ノードを映像信号に応じたデータ電位に設定するのに先立って 、発光ダイオードを一定期間だけ逆バイアス状態に設定し、保持キャパシタの保持電圧を 前記閾値電圧より大きい初期値に設定したのち、映像信号に応じた発光ダイオードへの駆 動電流の、駆動トランジスタの閾値に対する依存性を補正する補正動作を少なくとも一回 行う、
請求項9記載の自発光型表示装置の駆動方法。 - 前記画素アレイ内の画素行ごとに、
発光ダイオードを逆バイアス状態に設定し、サンプリングトランジスタを導通して、初 期化信号が保持キャパシタに書き込まれた状態で、該逆バイアス状態の設定を解除する動 作を開始する、
請求項9または請求項10記載の自発光型表示装置の駆動方法。 - 前記画素アレイ内の画素行ごとに、
データ電位を保持容量の一端に印加した状態で、駆動トランジスタを介した電流を保持 キャパシタに流す動作を所定期間行うことで、
映像信号に応じた発光ダイオードへの駆動電流の、駆動トランジスタの駆動能力に対す る依存性を補正する補正動作を行う、
請求項9乃至請求項11のいずれか一項に記載の自発光型表示装置の駆動方法。 - 前記画素アレイ内の画素行ごとに、
発光許可期間の終了時に発光ダイオードを逆バイアス状態に設定することで、発光停止 とするタイミングを制御し、もって該発光期間制御部の設定に応じて発光許可と発光停止 の期間長の比率を制御する、
請求項9乃至請求項12の何れか一項に記載の自発光型表示装置の駆動方法。 - 周囲の明るさに応じて駆動回路が定める発光許可と発光停止の期間長の比率を制御する 、
請求項13に記載の自発光型表示装置の駆動方法。 - 発光ダイオードは有機EL発光素子である、
請求項9乃至請求項14の何れか一項に記載の有機EL表示装置の駆動方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012228229A JP5423859B2 (ja) | 2012-10-15 | 2012-10-15 | 自発光型表示装置およびその駆動方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012228229A JP5423859B2 (ja) | 2012-10-15 | 2012-10-15 | 自発光型表示装置およびその駆動方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007329845A Division JP5115180B2 (ja) | 2007-12-21 | 2007-12-21 | 自発光型表示装置およびその駆動方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013057947A JP2013057947A (ja) | 2013-03-28 |
JP5423859B2 true JP5423859B2 (ja) | 2014-02-19 |
Family
ID=48133830
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012228229A Active JP5423859B2 (ja) | 2012-10-15 | 2012-10-15 | 自発光型表示装置およびその駆動方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5423859B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7253796B2 (ja) | 2019-10-28 | 2023-04-07 | 株式会社Joled | 画素回路、及び、表示装置 |
JP7316655B2 (ja) | 2019-10-28 | 2023-07-28 | 株式会社Joled | 画素回路、及び、表示装置 |
JP2021173871A (ja) | 2020-04-24 | 2021-11-01 | 株式会社Joled | 表示装置 |
JP2022064215A (ja) | 2020-10-13 | 2022-04-25 | 株式会社Joled | 画素回路の駆動方法、画素回路、及び、表示装置 |
CN114360434A (zh) * | 2022-01-10 | 2022-04-15 | 深圳市华星光电半导体显示技术有限公司 | 像素电路及显示面板 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3937789B2 (ja) * | 2000-10-12 | 2007-06-27 | セイコーエプソン株式会社 | 有機エレクトロルミネッセンス素子を含む駆動回路及び電子機器及び電気光学装置 |
JP2005308857A (ja) * | 2004-04-19 | 2005-11-04 | Sony Corp | アクティブマトリクス型表示装置およびその駆動方法 |
JP4983018B2 (ja) * | 2005-12-26 | 2012-07-25 | ソニー株式会社 | 表示装置及びその駆動方法 |
JP4923527B2 (ja) * | 2005-11-14 | 2012-04-25 | ソニー株式会社 | 表示装置及びその駆動方法 |
JP5245195B2 (ja) * | 2005-11-14 | 2013-07-24 | ソニー株式会社 | 画素回路 |
-
2012
- 2012-10-15 JP JP2012228229A patent/JP5423859B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2013057947A (ja) | 2013-03-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5115180B2 (ja) | 自発光型表示装置およびその駆動方法 | |
JP5176522B2 (ja) | 自発光型表示装置およびその駆動方法 | |
JP5157467B2 (ja) | 自発光型表示装置およびその駆動方法 | |
US7173590B2 (en) | Pixel circuit, active matrix apparatus and display apparatus | |
TWI436334B (zh) | 顯示器裝置 | |
US20180218677A1 (en) | Pixel driving circuit, display apparatus and driving method thereof | |
US8013812B2 (en) | Pixel circuit and display device | |
JP2010008521A (ja) | 表示装置 | |
JP2008203478A (ja) | 表示装置とその駆動方法 | |
JP2007108380A (ja) | 表示装置および表示装置の駆動方法 | |
JP5423859B2 (ja) | 自発光型表示装置およびその駆動方法 | |
JP2006227239A (ja) | 表示装置、表示方法 | |
JP2008145647A (ja) | 表示装置とその駆動方法 | |
JP5789585B2 (ja) | 表示装置および電子機器 | |
JP2005215102A (ja) | 画素回路、表示装置およびその駆動方法 | |
JP4687026B2 (ja) | 表示装置および表示装置の駆動方法 | |
JP2007108379A (ja) | 画素回路、表示装置および表示装置の駆動方法 | |
JP5245220B2 (ja) | 表示装置 | |
JP2009169090A (ja) | 自発光型表示装置およびその駆動方法 | |
JP2011145480A (ja) | 表示装置、表示駆動方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20121018 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130711 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130723 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130924 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131029 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131111 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5423859 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S303 | Written request for registration of pledge or change of pledge |
Free format text: JAPANESE INTERMEDIATE CODE: R316303 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S803 | Written request for registration of cancellation of provisional registration |
Free format text: JAPANESE INTERMEDIATE CODE: R316803 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |