JP2006227239A - 表示装置、表示方法 - Google Patents

Abstract

【課題】ｎチャネルＴＦＴによる画素回路において高品質な画像表示を可能とする。
【解決手段】画素回路は、有機ＥＬ素子、１個の保持容量、サンプリングトランジスタ、ドライブトランジスタ、スイッチングトランジスタ、第１及び第２の検知トランジスタのＮチャネル薄膜トランジスタで構成する。この画素回路は、ドライブトランジスタの閾値電圧変動と有機ＥＬ素子経時劣化を補償する保持容量ブートストラップ機能を備え、電流駆動型の有機ＥＬ素子のＩ−Ｖ特性経時変化やドライブトランジスタ閾値電圧変動を補償する。そしてブートストラップ機能用ドライブトランジスタの閾値検出動作の開始タイミングと終了タイミングを、ドライブトランジスタのドレインと電源電位を接続しているスイッチトランジスタＴ３のオン／オフで決定する。これによって閾値検出動作期間の差によるグラデーション発生を回避する。
【選択図】図８

Description

本発明は、信号線と所要数の走査線が交差する部分に形成される画素回路がマトリクス状に配置されて成る表示装置であって、特に発光素子として有機エレクトロルミネッセンス素子（有機ＥＬ素子）を用いた表示装置、表示方法に関する。

特開２００３−２５５８５６ 特開２００３−２７１０９５

有機ＥＬ素子を画素に用いた画像表示装置が開発されている。有機ＥＬ素子は自発光素子であることから、例えば液晶ディスプレイに比べて画像の視認性が高く、バックライトが不要であり、応答速度が速いなどの利点を有する。又、各発光素子の輝度レベル（階調）はそれに流れる電流値によって制御可能である（いわゆる電流制御型）。
有機ＥＬディスプレイにおいては、液晶ディスプレイと同様、その駆動方式として単純マトリクス方式とアクティブマトリクス方式とがある。前者は構造が単純であるものの、大型且つ高精細のディスプレイの実現が難しいなどの問題がある為、現在はアクティブマトリクス方式の開発が盛んに行なわれている。この方式は、各画素回路内部の発光素子に流れる電流を、画素回路内部に設けた能動素子（一般には薄膜トランジスタ：ＴＦＴ）によって制御するものである。

図１５に一般的なアクティブマトリクス型有機ＥＬ表示装置のブロック図を示す。
この表示装置は、画素回路１００がｍ×ｎのマトリクス状に配列された画素アレイ部１０３、水平セレクタ１０１、ライトスキャナ１０２、水平セレクタ１０１により選択され輝度情報に応じた信号が供給される信号線ＤＴＬ１、ＤＴＬ２・・・、ライトスキャナ１０２により選択駆動される走査線ＷＳＬ１、ＷＳＬ２・・・を有する。

図１６には、図１５に示した画素回路１００の最も単純な構成例を示している。図示するように、この画素回路１００は、ｎチャネルＴＦＴによるサンプリングトランジスタＴｓ、保持容量Ｃ１０、ｐチャネルＴＦＴによるドライブトランジスタＴｄ、有機ＥＬ素子１を有する。この画素回路１００は、信号線ＤＴＬと走査線ＷＳＬとの交差部に配され、信号線ＤＴＬはサンプリングトランジスタＴｓのドレインに接続され、走査線ＷＳＬはサンプリングトランジスタＴｓのゲートに接続されている。
ドライブトランジスタＴｄ及び有機ＥＬ素子１は、電源電位Ｖｃｃと接地電位ＧＮＤの間で直列に接続されている。すなわちドライブトランジスタ１のソースが電源電位Ｖｃｃに接続される一方、有機ＥＬ素子（発光素子）１のカソードが接地電位ＧＮＤに接続されている。一般に有機ＥＬ素子１は整流性がある為ダイオードの記号で表わしている。一方、サンプリングトランジスタＴｓ及び保持容量Ｃ１０は、ドライブトランジスタＴｄのゲートに接続されている。ドライブトランジスタＴｄのゲート・ソース間電圧をＶｇｓで表わしている。

この画素回路１００では、まず走査線ＷＳＬを選択状態とし、信号線ＤＴＬに信号を印加すると、サンプリングトランジスタＴｓが導通して信号が保持容量Ｃ１０に書き込まれる。保持容量Ｃ１０に書き込まれた信号電位がドライブトランジスタＴｄのゲート電位となる。走査線ＷＳＬを非選択状態とすると、信号線ＤＴＬとドライブトランジスタＴｄとは電気的に切り離されるが、ドライブトランジスタＴｄのゲート電位Ｖｇｓは保持容量Ｃ１０によって安定に保持される。そして電源電位Ｖｃｃから接地電位ＧＮＤに向かって駆動電流がドライブトランジスタＴｄ及び有機ＥＬ素子１を流れる。
このときドライブトランジスタＴｄ及び有機ＥＬ素子１に流れる電流Ｉｄｓは、ドライブトランジスタＴｄのゲート・ソース間電圧Ｖｇｓに応じた値となり、有機ＥＬ素子１はその電流値に応じた輝度で発光する。
つまりこの画素回路１００の場合、保持容量Ｃ１０に信号線ＤＴＬからの信号電位を各込むことによってドライブトランジスタＴｄのゲート印加電圧を変化させ、これにより有機ＥＬ素子１に流れる電流値をコントロールして発色の階調を得る。

ｐチャンネルＴＦＴによるドライブトランジスタＴｄのソースは電源Ｖｃｃに接続されており、常に飽和領域で動作するように設計されているので、ドライブトランジスタＴｄは次の式１に示した値を持つ定電流源となる。
Ｉｄｓ＝（１／２）・μ・（Ｗ／Ｌ）・Ｃｏｘ・（Ｖｇｓ−Ｖｔｈ）²・・・（式１）
但し、Ｉｄｓは飽和領域で動作するトランジスタのドレイン・ソース間に流れる電流、μは移動度、Ｗはチャネル幅、Ｌはチャネル長、Ｃｏｘはゲート容量、Ｖｔｈはトランジスタの閾値電圧を表わしている。
この式１から明らかな様に、飽和領域ではトランジスタのドレイン電流Ｉｄｓはゲート・ソース間電圧Ｖｇｓによって制御される。図１６に示したドライブトランジスタＴｄは、Ｖｇｓが一定に保持される為、定電流源として動作し、有機ＥＬ素子１を一定の輝度で発光させることができる。

ここで図１７に、有機ＥＬ素子の電流−電圧（Ｉ−Ｖ）特性の経時変化を示す。実線で示す曲線が初期状態時の特性を示し、破線で示す曲線が経時変化後の特性を示している。一般的に、有機ＥＬ素子のＩ−Ｖ特性は、図示するように時間が経過すると劣化してしまう。そして図１６の画素回路１００においては、有機ＥＬ素子１の経時変化とともに、ドライブトランジスタＴｄのドレイン電圧が変化してゆく。ところが図１６の画素回路１００では上記のようにゲート・ソース間電圧Ｖｇｓが一定であるので、有機ＥＬ素子１には一定量の電流が流れ、発光輝度は変化しない。つまり安定した階調制御ができる。

ところで図１６に示した画素回路１００は、ｐチャネル型のドライブトランジスタＴｄを用いて構成されているが、ｎチャネル型のＴＦＴにより構成することができれば、ＴＦＴ作成において従来のアモルファスシリコン（ａ−Ｓｉ）プロセスを用いることが可能になる。これにより、ＴＦＴ基板の低コスト化が可能となり、開発が期待されている。
図１８は、図１６に示した画素回路１００のｐチャネルＴＦＴであるドライブトランジスタＴｄをｎチャネルＴＦＴに置き換えた構成を示す回路図である。図示する様に、この場合の画素回路１００は、ｎチャネル型のＴＦＴとしてサンプリングトランジスタＴｓ、ドライブトランジスタＴｄ、保持容量Ｃ１０、有機ＥＬ素子１で構成されている。
この画素回路１００では、ドライブトランジスタＴｄのドレイン側が電源電位Ｖｃｃに接続され、ソースは有機ＥＬ素子１のアノードに接続されており、ソースフォロワ回路を形成している。

ところが、このようにドライブトランジスタＴｄをｎチャネルＴＦＴに置き換えた場合は、ソースが有機ＥＬ素子１に接続されてしまうため、図１７に示したような有機ＥＬ素子１の経時変化とともにゲート・ソース間電圧Ｖｇｓが変化してしまう。これにより、有機ＥＬ素子１に流れる電流量が変化し、その結果発光輝度は変化してしまう。つまり適切な階調制御ができなくなる。
また、アクティブマトリクス型の有機ＥＬディスプレイは、有機ＥＬ素子１の特性変動に加え、画素回路１００を構成するｎチャネル型ＴＦＴの閾値電圧も経時的に変化する。前述の式１から明らかな様に、ドライブトランジスタＴｄの閾値電圧Ｖｔｈが変動すると、ドレイン電流Ｉｄｓが変化してしまう。これにより、同じゲート電圧Ｖｇｓを与えても、閾値電圧Ｖｔｈの変動により発光輝度が変化してしまう。このため発光輝度も画素ごとに変化してしまう。
ｎチャネルＴＦＴにより画素回路１００を構成した場合、以上のように有機ＥＬ素子１の経時劣化やドライブトランジスタＴｄの閾値電圧の変動やバラツキにより電流量が変動してしまうことで、表示画像として高品質な画像表示が実現できないという課題があった。

そこで本発明では、ｎチャネルＴＦＴによる画素回路を用いても、高品質な画像表示が可能な表示装置、表示方法を実現することを目的とする。

本発明の表示装置は、信号線と所要数の走査線が交差する部分に形成される画素回路がマトリクス状に配置されて成る表示装置であり、各画素回路は、有機エレクトロルミネッセンス素子と、保持容量と、サンプリングトランジスタ、ドライブトランジスタ、第１，第２の検知トランジスタ、及びスイッチングトランジスタからなる５個のｎチャネル薄膜トランジスタとを備える。そして上記ドライブトランジスタのソースとゲートとの間に上記保持容量が接続され、上記ドライブトランジスタのソースと所定のカソード電位との間に上記有機エレクトロルミネッセンス素子が接続され、上記ドライブトランジスタのソースと第１の固定電位との間に上記第１の検知トランジスタが接続され、上記ドライブトランジスタのゲートと第２の固定電位との間に上記第２の検知トランジスタが接続され、上記ドライブトランジスタのゲートと上記信号線との間に上記サンプリングトランジスタが接続され、上記ドライブトランジスタのドレインと所定の電源電位との間に上記スイッチングトランジスタが接続され、上記サンプリングトランジスタ、上記第１，第２の検知トランジスタ、及び上記スイッチングトランジスタは、それぞれ対応する走査線によって導通制御されるように構成されている。この構成において、発光期間と非発光期間とから成る上記有機エレクトロルミネッセンス素子の１発光サイクルにおける上記非発光期間内に、上記第１，第２の検知トランジスタの導通によって、上記ドライブトランジスタのソース電位が上記第１の固定電位、上記ドライブトランジスタのゲート電位が上記第２の固定電位とされた後、上記スイッチングトランジスタが導通されることで、上記ドライブトランジスタの閾値電圧を検知し、その検知した電位を上記保持容量に保持する閾値検出動作が開始され、また上記スイッチングトランジスタが非導通とされることで、上記閾値検出動作が終了されるようにする。
また、上記第１，第２の検知トランジスタの導通によって、上記ドライブトランジスタのソース電位が上記第１の固定電位、上記ドライブトランジスタのゲート電位が上記第２の固定電位とされた後、さらに上記第１の検知トランジスタが非導通とされた後に、上記スイッチングトランジスタが導通されて上記閾値検出動作が開始されるようにする。
また、上記非発光期間において、上記閾値検出動作が終了された後、上記サンプリングトランジスタのみが導通されることで、上記信号線からの入力信号がサンプリングされて上記保持容量に保持される。その後、上記スイッチングトランジスタが導通されることで、上記電源電位から上記ドライブトランジスタに電流が供給され、上記ドライブトランジスタが、上記保持容量に保持された信号電位に応じた電流を上記有機エレクトロルミネッセンス素子に供給して発光駆動する上記発光期間が開始される。そして上記スイッチングトランジスタが非導通とされることで、上記有機エレクトロルミネッセンス素子が非発光とされて上記発光期間から非発光期間に遷移する。
又は、上記非発光期間において、上記閾値検出動作が終了された後、上記サンプリングトランジスタのみが導通されることで、上記信号線からの入力信号がサンプリングされて上記保持容量に保持される。その後、上記スイッチングトランジスタが導通されることで、上記電源電位から上記ドライブトランジスタに電流が供給され、上記ドライブトランジスタが、上記保持容量に保持された信号電位に応じた電流を上記有機エレクトロルミネッセンス素子に供給して発光駆動する上記発光期間が開始される。さらに上記発光期間を終了して上記非発光期間に遷移する際において、上記第２の検知トランジスタを導通し、上記スイッチングトランジスタを非導通とすることで、上記ドライブトランジスタに負バイアスをかける期間を得る。

本発明の表示方法は、上記構成の表示装置における表示方法であり、発光期間と非発光期間とから成る上記有機エレクトロルミネッセンス素子の１発光サイクルにおける上記非発光期間内に、上記第１，第２の検知トランジスタの導通によって、上記ドライブトランジスタのソース電位が上記第１の固定電位、上記ドライブトランジスタのゲート電位が上記第２の固定電位とされた後、上記スイッチングトランジスタが導通されることで、上記ドライブトランジスタの閾値電圧を検知し、その検知した電位を上記保持容量に保持する閾値検出動作が開始される閾値検出動作開始ステップと、上記スイッチングトランジスタが非導通とされることで、上記閾値検出動作が終了される閾値検出動作終了ステップとが実行される。
また上記閾値検出動作開始ステップが行われる前に、上記第１の検知トランジスタが非導通とされる。
また、上記非発光期間において、上記閾値検出動作が終了された後、上記サンプリングトランジスタのみが導通されることで、上記信号線からの入力信号がサンプリングされて上記保持容量に保持されるサンプリングステップと、上記発光期間として、上記スイッチングトランジスタが導通されることで、上記電源電位から上記ドライブトランジスタに電流が供給され、上記ドライブトランジスタが、上記保持容量に保持された信号電位に応じた電流を上記有機エレクトロルミネッセンス素子に供給して発光駆動する発光駆動ステップと、上記スイッチングトランジスタが非導通とされることで、上記有機エレクトロルミネッセンス素子が非発光とされて上記発光期間から非発光期間に遷移する遷移ステップとが、さらに実行される。
或いは、上記非発光期間において、上記閾値検出動作が終了された後、上記サンプリングトランジスタのみが導通されることで、上記信号線からの入力信号がサンプリングされて上記保持容量に保持されるサンプリングステップと、上記発光期間として、上記スイッチングトランジスタが導通されることで、上記電源電位から上記ドライブトランジスタに電流が供給され、上記ドライブトランジスタが、上記保持容量に保持された信号電位に応じた電流を上記有機エレクトロルミネッセンス素子に供給して発光駆動する発光駆動ステップと、上記発光期間を終了して上記非発光期間に遷移する際において、上記第２の検知トランジスタを導通し、上記スイッチングトランジスタを非導通とすることで、上記ドライブトランジスタに負バイアスをかける負バイアス印加ステップとが、さらに実行される。

即ち本発明では画素回路は、有機ＥＬ素子と、１個の保持容量と、サンプリングトランジスタ、ドライブトランジスタ、スイッチングトランジスタ、第１及び第２の検知トランジスタからなる５個のｎチャネル薄膜トランジスタとで構成されている。そしてこの画素回路は、ドライブトランジスタの閾値電圧の変動と有機ＥＬ素子の経時劣化を補償する保持容量のブートストラップ機能（特性変動補償機能）を備えることになるため、電流駆動型の有機ＥＬ素子のＩ−Ｖ特性が経時変化しても、発光輝度を一定に保持することができる。また、第１及び第２の検知トランジスタでドライブトランジスタの閾値電圧を検出し、その経時変化を回路的に補償することで、安定して有機ＥＬ素子を駆動できる。
その上で、閾値検出動作の開始及び終了を上記のタイミング、つまりドライブトランジスタの閾値検出動作の開始及び終了を、ドライブトランジスタのドレインと電源電位を接続しているスイッチングトランジスタのオン／オフで決定することで、画素回路毎の閾値検出動作の期間長の差を解消する。開始及び終了のタイミングが、スイッチングトランジスタのオン／オフで決定されるということは、スイッチングトランジスタをオン／オフ制御する走査線のパルスにより、閾値検出期間が決定されることになるが、これは走査線の寄生容量や走査線距離などによるパルス遅延が、上記走査線に対応する各画素回路における閾値検出期間の長さに影響しないものとなることを意味する。

本発明によれば、画素回路を有機ＥＬ素子と、１個の保持容量と、サンプリングトランジスタ、ドライブトランジスタ、スイッチングトランジスタ、第１及び第２の検知トランジスタからなる５個のｎチャネル薄膜トランジスタとで構成し、この画素回路にブートストラップ機能を備えることで、有機ＥＬ素子の経時劣化やドライブトランジスタの閾値電圧変動によっても安定して有機ＥＬ素子を駆動でき、ｎチャネルＴＦＴによる画素回路を用いた表示装置として、表示画像の高画質化を実現できる。
また、それにより、トランジスタを全てｎチャンネルＴＦＴで構成し、ソースフォロワーが可能となり、アノード接続のできる回路構成を実用化できる。このため一般的なアモルファスシリコンのプロセスを導入することが可能となり、低コスト化が促進できる。

その上で本発明では、ブートストラップ機能のためにドライブトランジスタの閾値電圧を保持容量に保持する閾値検出動作としては、有機ＥＬ素子の非発光期間内に、第１，第２の検知トランジスタの導通によって、ドライブトランジスタのソース電位が第１の固定電位、ゲート電位が第２の固定電位とされた後、スイッチングトランジスタを導通されせることで開始させ、またスイッチングトランジスタを非導通とすることで終了させる。
これにより、表示装置としてのパネルの左右に生じる遅延（走査線方向に並ぶ画素に与えられるスイッチングトランジスタの制御パルスの遅延によるスイッチングタイミング差）による閾値検出期間の期間長の差を小さくすることが可能となる。そして、表示パネルの左右に生じるグラデーションを緩和することができ、ムラのない均一な画質を得ることができる。
また、このようにして閾値検出期間の差によるグラデーションを抑えることができるため、大きなバッファなどを設ける必要でなくなる。このため、狭額縁化、高解像度、大画面のパネルを低コストで実現することが可能となる。

またスイッチングトランジスタがオンとされて閾値検出動作が開始される前に、第１の検知トランジスタが非導通とされることで、ドライブトランジスタのソース電極に第１の検知トランジスタを介して接続している第１の固定電源に電流が流れ込むことがなくなる。このため、画素内の第１の固定電源の供給ラインを細くすることができ、小型化、高精細化に有利となるとともに、表示装置の低消費電力化が可能となる。

また本発明では、発光期間を終了して非発光期間に遷移する際において、第２の検知トランジスタを導通し、スイッチングトランジスタを非導通とすることで、上記の閾値検出動作が行われる前の非発光期間において、ドライブトランジスタに負バイアスがかけられるようにしている。これにより、ドライブトランジスタの閾値電圧の変動量を小さく抑えることができ、画素の長寿命化及びそれによる信頼性の向上を図ることができる。

以下、本発明の表示装置、表示方法の実施の形態を説明するが、説明の都合上、まず実施の形態の表示装置としての構成を述べた後、その表示装置構成において本発明に相当しない参考例としての画素回路の動作を説明し、その後、実施の形態としての画素回路の動作として２つの例を説明する。即ち以下の順序で説明する。
［１．表示装置の構成］
［２．画素回路の動作の参考例］
［３．実施の形態の画素回路の動作例Ｉ］
［４．実施の形態の画素回路の動作例II］

［１．表示装置の構成］

図１に実施の形態の表示装置の構成を示す。この表示装置は後述するように、発光素子である有機ＥＬ素子の特性変動及びドライブトランジスタの閾値電圧変動に対する補償機能であるブートストラップ機能を備えた画素回路を含むものである。
図１に示すように、本例の表示装置は、画素回路１０がｍ行×ｎ列のマトリクス状に配列された画素アレイ部２０、水平セレクタ１１、ドライブスキャナ１２、ライトスキャナ１３、第１ＡＺスキャナ１４、第２ＡＺスキャナ１５を備える。
また水平セレクタ１１により選択され、輝度情報に応じた映像信号を画素１０に対する入力信号として供給する信号線ＤＴＬ１、ＤＴＬ２・・・が、画素アレイ部２０に対して列方向に配されている。信号線ＤＴＬ１、ＤＴＬ２・・・は、画素アレイ部２０においてマトリクス配置された画素回路１０の列数分だけ配される。
また画素アレイ部２０に対して、行方向に走査線ＷＳＬ１，ＷＳＬ２・・・、走査線ＤＳＬ１，ＤＳＬ２・・・、走査線ＡＺＬ１−１，ＡＺＬ１−２・・・、走査線ＡＺＬ２−１，ＡＺＬ２−２・・・、が配されている。これらの走査線はそれぞれ、画素アレイ部２０においてマトリクス配置された画素回路１０の行数分だけ配される。
走査線ＷＳＬ（ＷＳＬ１，ＷＳＬ２・・・）はライトスキャナ１３により選択駆動される。
走査線ＤＳＬ（ＤＳＬ１，ＤＳＬ２・・・）はドライブスキャナ１２により選択駆動される。
走査線ＡＺＬ１（ＡＺＬ１−１，ＡＺＬ１−２・・・）は第１ＡＺスキャナ１４により選択駆動される。
走査線ＡＺＬ２（ＡＺＬ２−１，ＡＺＬ２−２・・・）は第２ＡＺスキャナ１５により選択駆動される。
ドライブスキャナ１２、ライトスキャナ１３、第１ＡＺスキャナ１４、第２ＡＺスキャナ１５は、それぞれ入力されるスタートパルスｓｐとクロックｃｋを基準として、設定された所定のタイミングで各走査線に選択パルスを与える。

図２に画素回路１０の構成を示している。なお、図２では簡略化のため、信号線ＤＴＬと走査線ＷＳＬ，ＤＳＬ，ＡＺＬ１，ＡＺＬ２が交差する部分に配される１つの画素回路１０のみを示している。
この画素回路１０は、発光素子である有機ＥＬ素子１と、１個の保持容量Ｃ１と、サンプリングトランジスタＴ１、ドライブトランジスタＴ５、スイッチングトランジスタＴ３、第１の検知トランジスタＴ４、第２の検知トランジスタＴ２からなる５個のｎチャネル薄膜トランジスタとで構成されている。

保持容量Ｃ１は、一方の端子がドライブトランジスタＴ５のソースに接続され、他方の端子が同じくドライブトランジスタＴ５のゲートに接続されている。図では、ドライブトランジスタＴ５のソースノードをノードＮｄ１、ドライブトランジスタＴ５のゲートノードをノードＮｄ２として示している。従って、保持容量Ｃ１はノードＮｄ１とノードＮｄ２の間に接続されていることになる。
画素回路１０の発光素子は例えばダイオード構造の有機ＥＬ素子１とされ、アノードとカソードを備えている。有機ＥＬ素子１のアノードはドライブトランジスタＴ５のソース（ノードＮｄ１）に接続され、カソードは所定のカソード電位Ｖｃａｔに接続されている。なお、有機ＥＬ素子１はアノード／カソード間に容量成分を含んでおり、後述する図では、この容量成分をＣｅｌとして示す場合がある。

第１の検知トランジスタＴ４は、そのソースが第１の固定電位Ｖｓｓに接続され、そのドレインがドライブトランジスタＴ５のソース（ノードＮｄ１）に接続され、ゲートが走査線ＡＺＬ１に接続されている。
第２の検知トランジスタＴ２は、そのソースが第２の固定電位Ｖｏｆｓに接続され、そのドレインがドライブトランジスタＴ５のゲート（ノードＮｄ２）に接続され、そのゲートは走査線ＡＺＬ２に接続されている。
サンプリングトランジスタＴ１は、その一端が信号線ＤＴＬに接続され、他端がドライブトランジスタＴ５のゲート（ノードＮｄ２）に接続され、そのゲートが走査線ＷＳＬに接続されている。
スイッチングトランジスタＴ３は、そのドレインが電源電位Ｖｃｃに接続され、そのソースがドライブトランジスタＴ５のドレインに接続され、そのゲートが走査線ＤＳＬに接続されている。

サンプリングトランジスタＴ１は走査線ＷＳＬによって選択されたときに動作し、信号線ＤＴＬからの入力信号ＶｓｉｇをサンプリングしてノードＮｄ２を介し保持容量Ｃ１に保持させる。
ドライブトランジスタＴ５は、保持容量Ｃ１に保持された信号電位に応じて有機ＥＬ素子１を電流駆動する。
スイッチングトランジスタＴ３は走査線ＤＳＬによって選択されたときに導通して電源電位ＶｃｃからドライブトランジスタＴ５に電流を供給する。
第１，第２の検知トランジスタＴ４，Ｔ２は、それぞれ走査線ＡＺＬ１，ＡＺＬ２によって所定のタイミングで選択されることで導通される。この第１、第２の検知トランジスタＴ４，Ｔ２のオン／オフは、有機ＥＬ素子１の電流駆動に先立ってドライブトランジスタＴ５の閾値電圧Ｖｔｈを検知し、あらかじめその影響をキャンセルする為に該検知した閾値電圧を保持容量Ｃ１に保持する動作（閾値検出動作）に関連して実行される。

この画素回路１０の正常な動作を保証する為の条件として、固定電位Ｖｓｓは、固定電位ＶｏｆｓからドライブトランジスタＴ５の閾値電圧Ｖｔｈを差し引いたレベルよりも低く設定されている。すなわち、Ｖｓｓ＜Ｖｏｆｓ−Ｖｔｈである。
また固定電位Ｖｓｓは、有機ＥＬ素子１の閾値電圧Ｖｅｌと、カソード電位Ｖｃａｔの和より小さく設定されている（Ｖｓｓ＜Ｖｔｈｅｌ＋Ｖｃａｔ）。
また固定電位Ｖｏｆｓは、ドライブトランジスタＴ５の閾値電圧Ｖｔｈと、有機ＥＬ素子１の閾値電圧Ｖｔｈｅｌと、カソード電圧Ｖｃａｔの和よりも小さく設定されている（Ｖｏｆｓ＜Ｖｔｈ＋Ｖｔｈｅｌ＋Ｖｃａｔ）。
例えば固定電位Ｖｏｆｓはグランド電位、固定電位Ｖｓｓは負電位とされ、上記各条件を満たすようにされる。

［２．画素回路の動作の参考例］

ここでは以上の画素回路１０の構成において実行可能な、参考例としての動作を図３〜図５で説明する。
図３に走査線ＷＳＬ、ＡＺＬ２、ＡＺＬ１、ＤＳＬのタイミングチャートを示している。これは上記構成からわかるように、それぞれサンプリングトランジスタＴ１、検知トランジスタＴ２、検知トランジスタＴ４、スイッチングトランジスタＴ３のオン／オフタイミングとなる。またこの図３には、ドライブトランジスタＴ５のゲート電圧（ノードＮｄ２）、ソース電圧（ノードＮｄ１）の変化を示している。また、図４，図５は各時点の等価回路を示している。

図３のタイミングチャートは、発光素子である有機ＥＬ素子１が発光駆動される１サイクル、つまり画像表示の１フレーム期間を表している。１フレーム期間は、有機ＥＬ素子１の非発光期間と発光期間から成り、例えば時点ｔｍ１１が、前回の１フレームの終了タイミング、かつ今回の１フレームの開始タイミングとしている。

時点ｔｍ１１に至るまでの期間、つまり前のフレームの終了直前の期間では、走査線ＷＳＬ，ＡＺＬ２，ＡＺＬ１がローレベルにある一方、走査線ＤＳＬがハイレベルにある。従って図４（ａ）に示すように、スイッチングトランジスタＴ３がオン状態にある一方、サンプリングトランジスタＴ１、及び検知トランジスタＴ２，Ｔ４はオフ状態にある。
このときドライブトランジスタＴ５は保持容量Ｃ１に保持されている電位に応じて駆動電流Ｉｄｓを流し、有機ＥＬ素子１を発光させている。このときドライブトランジスタＴ５のソース電位（ノードＮｄ１の電位）は所定の動作点に保持されている。
ドライブトランジスタＴ５は飽和領域で動作するように設定されているため、有機ＥＬ素子１に流れる電流ＩｄｓはドライブトランジスタＴ５のゲート・ソース間電圧Ｖｇｓに応じて、上述した式１に示される値をとる。

時点ｔｍ１１から、１フレーム期間が開始される。このとき、走査線ＡＺＬ２、ＡＺＬ１が共にローレベルからハイレベルに立ち上がる。この結果、図４（ｂ）に示すように、検知トランジスタＴ２、Ｔ４が共にオフ状態からオン状態に切り替わる。
これによりノードＮｄ２は急速に固定電位Ｖｏｆｓまで下がり、ノードＮｄ１も急速に固定電位Ｖｓｓまで下がる。つまりドライブトランジスタＴ５のゲート電圧はＶｏｆｓ、ソース電圧はＶｓｓという値に充電される。上記のように、Ｖｓｓ＜Ｖｏｆｓ−Ｖｔｈに設定されている為、ドライブトランジスタＴ５はオン状態を維持し、ドレイン電流Ｉｄｓ２が流れる。
そしてこのときドライブトランジスタＴ５のゲート・ソース間電圧Ｖｇｓは、Ｖｏｆｓ−Ｖｓｓという値をとり、それに応じた電流Ｉｄｓ２が、図４（ｂ）に破線で示すように、電源Ｖｃｃ側から固定電位Ｖｓｓ側に流れることになる。
また、有機ＥＬ素子１を非発光とするために、上述のように有機ＥＬ素子１にかかる電圧Ｖｅｌ（＝ノードＮｄ１電位）が、有機ＥＬ素子１の閾値電圧Ｖｔｈｅｌとカソード電圧Ｖｃａｔの和より小さくなるように固定電位Ｖｏｆｓ、Ｖｓｓの電圧値が設定されているため、有機ＥＬ素子１には電流は流れず、従って、非発光状態になる。
なお、この時点ｔｍ１１となった後、検知トランジスタＴ２、Ｔ４はどちらが先にオンしてもよい。

時点ｔｍ１２では、ブートストラップ機能のための閾値検出動作が開始される。このため走査線ＡＺＬ１がハイレベルからローレベルに戻され図４（ｃ）のように検知トランジスタＴ４がオフ状態とされる。
そして有機ＥＬ素子１の等価回路はダイオードと容量で表されるため、Ｖｅｌ≦Ｖｃａｔ＋Ｖｔｈｅｌ（有機ＥＬ素子１のリーク電流がドライブトランジスタＴ５に流れる電流よりもかなり小さい）である限り、ドライブトランジスタＴ５の電流は保持容量Ｃ１と有機ＥＬ素子１の容量Ｃｅｌを充電するために使われる。
このときドライブトランジスタＴ５を流れるドレイン電流の電流路が遮断される為、有機ＥＬ素子１にかかる電圧Ｖｅｌ（＝ノードＮｄ１電位）は図５（ｄ）のように時間と共に上昇してゆく。
一定時間経過後、ドライブトランジスタＴ５のゲート・ソース間電圧Ｖｇｓは閾値電圧Ｖｔｈをとる。このとき有機ＥＬ素子１にかかる電圧Ｖｅｌ＝Ｖｏｆｓ−Ｖｔｈ≦Ｖｃａｔ＋Ｖｔｈｅｌとなっている。
このときに、ノードＮｄ１とノードＮｄ２の間に現われた電位差Ｖｔｈは保持容量Ｃ１に保持されることになる。つまり閾値検出動作として、ドライブトランジスタＴ５の閾値電圧Ｖｔｈを検知し、これを保持容量Ｃ１に保持する。

次に時点ｔｍ１３において、走査線ＤＳＬがローレベルとされ、図４（ｄ）のようにスイッチングトランジスタＴ３がオフとされる。これによって電流が流れなくなり、この時点で閾値検出動作が終了される。
その後、時点ｔｍ１４で走査線ＡＺＬ２がローレベルとされ、図５（ａ）のように検知トランジスタＴ２がオフとされる。

次に時点ｔｍ１５では、走査線ＷＳＬがハイレベルとされ、図５（ｂ）のようにサンプリングトランジスタＴ１がオンとされて信号線ＤＴＬからの信号電圧Ｖｓｉｇの保持容量Ｃ１への書込が行われる。これによりドライブトランジスタＴ５のゲート電圧が信号線ＤＴＬからの信号電圧Ｖｓｉｇとされる。
このとき、ドライブトランジスタＴ５のゲート・ソース間電圧Ｖｇｓは保持容量Ｃ１、有機ＥＬ素子１の寄生容量Ｃｅｌ、ドライブトランジスタＴ５の寄生容量Ｃ２によって式２のように決定される。
Ｖｇｓ＝（Ｃｅｌ／（Ｃｅｌ＋Ｃ１＋Ｃ２））・（Ｖｓｉｇ−Ｖｏｆｓ）＋Ｖｔｈ
・・・（式２）
ただし、寄生容量Ｃｅｌは容量Ｃ１、Ｃ２に比べて大きいために、ドライブトランジスタＴ５のゲート・ソース間電圧Ｖｇｓは、ほぼＶｓｉｇ＋Ｖｔｈとなる。

信号線ＤＴＬからの信号電圧Ｖｓｉｇの書込が終了した時点ｔｍ１６の後に、時点ｔｍ１７で走査線ＤＳＬがハイレベルとされ、図５（ｃ）のようにスイッチングトランジスタＴ３がオンとされることで、ドライブトランジスタＴ５のドレイン電圧が電源電圧まで上昇される。
保持容量Ｃ１の作用によりドライブトランジスタＴ５のゲート・ソース間電圧Ｖｇｓは一定であるので、ドライブトランジスタＴ５は一定電流Ｉｄｓ３を有機ＥＬ素子１に流し、ノードＮｄ１の電位は有機ＥＬ素子１に電流が流れる電圧まで上昇し、これにより有機ＥＬ素子１は発光する。つまり今回のフレームにおける発光期間が開始される。

参考例としての動作は以上のようになるが、上記図２の画素回路１０においても、有機ＥＬ素子１は発光時間が長くなるとそのＩ−Ｖ特性は変化してしまう。そのためノードＮｄ１の電位も変化する。
しかしながら、上記参考例の動作の場合、ドライブトランジスタＴ５のゲート・ソース間電圧Ｖｇｓは一定値に保たれているので有機ＥＬ素子１に流れる電流は変化しない。よって有機ＥＬ素子１のＩ−Ｖ特性が劣化しても、一定電流Ｉｄｓが常に流れ続け、有機ＥＬ素子１の輝度が変化することはない。

ただし、上記参考例としての動作では、閾値検出動作において以下のような不都合が発生する場合がある。
上記のように閾値検出動作は時点ｔｍ１２の検知トランジスタＴ４のオフによって開始され、また時点ｔｍ１３にスイッチングトランジスタのオフによって終了される。この場合、走査線上でのパルス遅延の影響で、画素毎に閾値検出動作期間長が変動するということが起こる。

上述のように各トランジスタＴ１〜Ｔ４はそれぞれゲートラインが走査線ＷＳＬ、ＡＺＬ２，ＤＳＬ、ＡＺＬ１に接続されている。これらの各走査線（ゲートライン）は、はライン自体が持つ抵抗値とラインに接続されたトランジスタの持つゲート容量、ラインと他のラインとのオーバーラップ容量という寄生容量を持つ。このため、各走査線上のパルスは、その走査線の入力側とその逆側では図６（ａ）のようにスイッチングタイミングの遅延が生じてしまう。
例えば図６（ａ）は或る走査線に与えられるパルスを示しているが、図１に示したように走査線のドライバ（ドライブスキャナ１２，ライトスキャナ１３，第１，第２ＡＺスキャナ１４，１５）は画素アレイ部２０の左右に配され、水平方向に走査線が配設される。
今、或る走査線ドライバが画素アレイ部２０の右側に配置されており、その走査線ドライバがパルスを出力したとすると、その走査線ドライバに近い、画素アレイ部２０内の右側の画素回路１０（入力側の画素）は、図６（ａ）の上段のようになるが、反対に走査線ドライバから最も遠い画素回路１０（入力逆側の画素）においては、印加されるパルスは寄生容量の影響で図６（ａ）下段のように鈍ったパルス波形になってしまう。そしてこれによりトランジスタのオン／オフタイミングが遅延する。

ここで閾値検出動作の開始、終了を考える。
図６（ｂ）は、画素アレイ部２０において最も右側（つまり第１ＡＺスキャナ１４側）に配置された画素回路１０に与えられる走査線ＡＺＬ１、走査線ＤＳＬからのゲートパルスを示し、また図６（ｃ）は、同じ水平ラインにおいて画素アレイ部２０において最も左側（つまりドライブスキャナ１２側）に配置された画素回路１０に与えられる走査線ＡＺＬ１、走査線ＤＳＬからのゲートパルスを示している。
図６（ｂ）のように、右側の画素では、検知トランジスタＴ４に対するゲートパルスは鈍っていないが、スイッチングトランジスタＴ３に対するゲートパルスは波形に鈍りが生じている。
一方図６（ｃ）のように、左側の画素では、スイッチングトランジスタＴ３に対するゲートパルスは鈍っていないが、検知トランジスタＴ４に対するゲートパルスは波形に鈍りが生じている。
上記のように閾値検出動作は検知トランジスタＴ４のオフによって開始されるため、図６（ｂ）の右側の画素回路１０に対して、図６（ｃ）の左側の画素回路１０は、閾値検出動作の開始タイミングが遅延する。
また閾値検出動作はスイッチングトランジスタのオフによって終了されるため、図６（ｂ）の右側の画素回路１０に対して、図６（ｃ）の左側の画素回路１０は、閾値検出動作の終了タイミングが早くなってしまう。
この結果、図６（ｂ）（ｃ）に示すように、閾値検出期間の期間長は、同一走査線上の右側の画素回路１０と左側の画素回路１０とで異なるものとなってしまう。
このような左右の画素回路１０での閾値検出期間の期間長の差は、表示装置としてのパネルサイズが大きくなればなるほど大きく、また解像度が高くなればなるほど大きくなる。
閾値検出動作期間に差が生ずると、図３のソース電圧として例えば実線で示す状態と一点鎖線で示す状態のように変動が生ずる。いうまでもなく、これは発光期間に有機ＥＬ素子に流れる電流量に影響し、発光輝度が増減するものとなる。
特に言えば、閾値検出動作が短くなるほど発光輝度は明るくなり、逆に長くなるほど発光輝度は暗くなる。
このため表示装置のパネル上での左右の画素で、図６（ｂ）（ｃ）のようにして生じる閾値検出期間の差が大きくなると、図７に示すように表示画面上でグラデーションが生じることとなってしまう。

また閾値検出動作の期間長は、短く設定するほど１フレームにおける発光期間を長くとれることにもなるため、効率よく輝度を得るためには閾値検出動作の期間を短く設定する方が有利である。ところが上記のグラデーションは、設定した閾値検出動作期間が短い場合に、より顕著に現れる。

つまり上記参考例の動作は、表示装置として大型の表示パネルを有するものの場合や、閾値検出動作期間を短く設定したい場合などに、表示画面上にグラデーションを発生させてしまうものとなり、表示画像品質として適切ではない。
なお、上記参考例の動作は、小型パネルの表示装置などであって、ゲートパルス波形の鈍りがさほど生じない場合などは、視認できるほどのグラデーションは発生せず、十分に実用的な動作であることは付記しておく。

［３．実施の形態の画素回路の動作例Ｉ］

以上のように参考例としての動作では、例えば大型パネルの表示装置として実現した場合、左右の画素回路で閾値検出動作期間の長短が生じ、画面上にグラデーションが生じてしまうことがある。
そこで本実施の形態としては、上記図１，図２の画素回路構成において、以下のように動作するようにし、グラデーションが発生することを防止する。

実施の形態の動作例Ｉを図８〜図１０で説明する。
図８は、上記図３と同様に、発光素子である有機ＥＬ素子１が発光駆動される１サイクル、例えば画像表示の１フレーム期間での走査線ＷＳＬ、ＡＺＬ２、ＡＺＬ１、ＤＳＬのタイミングチャート、及びドライブトランジスタＴ５のゲート電圧（ノードＮｄ２）、ソース電圧（ノードＮｄ１）の変化を示している。また、図９，図１０は各時点の等価回路を示している。

図８では、時点ｔｍ２１から１フレーム期間が開始されるとしている。この時点ｔｍ２１に至るまでの期間、つまり前のフレームの終了直前の期間では、走査線ＷＳＬ，ＡＺＬ２，ＡＺＬ１がローレベルにある一方、走査線ＤＳＬがハイレベルにある。従って図９（ａ）に示すように、スイッチングトランジスタＴ３がオン状態にある一方、サンプリングトランジスタＴ１、及び検知トランジスタＴ２，Ｔ４はオフ状態にある。
このときドライブトランジスタＴ５は保持容量Ｃ１に保持されている電位に応じて駆動電流Ｉｄｓを流し、有機ＥＬ素子１を発光させている。このときドライブトランジスタＴ５のソース電位（ノードＮｄ１の電位）は所定の動作点に保持されている。
ドライブトランジスタＴ５は飽和領域で動作するように設定されているため、有機ＥＬ素子１に流れる電流ＩｄｓはドライブトランジスタＴ５のゲート・ソース間電圧Ｖｇｓに応じて、上述した式１に示される値をとる。

時点ｔｍ２１から、１フレーム期間が開始される。このとき、走査線ＤＳＬがハイレベルからローレベルに落とされ、この結果、図９（ｂ）に示すようにスイッチングトランジスタＴ３がオフとされて、電源ＶｃｃがドライブトランジスタＴ５のドレインと切り離されることで、有機ＥＬ素子１に電流Ｉｄｓが流れなくなり、有機ＥＬ素子１の発光が停止される。つまり発光期間から非発光期間に遷移することになる。
このときドライブトランジスタＴ５のソース電圧（Ｎｄ１）は、有機ＥＬ素子１の閾値電圧Ｖｔｈｅｌ＋カソード電位Ｖｃａｔの電位となり、ノードＮｄ１から保持容量Ｃ１を介したノードＮｄ２の電位も、それに応じて変化する。

続いて時点ｔｍ２２で、走査線ＡＺＬ２、ＡＺＬ１が共にローレベルからハイレベルに立ち上がる。この結果、図９（ｃ）に示すように、検知トランジスタＴ２、Ｔ４が共にオフ状態からオン状態に切り替わる。
これによりノードＮｄ２は急速に固定電位Ｖｏｆｓまで下がり、ノードＮｄ１も急速に固定電位Ｖｓｓまで下がる。つまりドライブトランジスタＴ５のゲート電圧はＶｏｆｓ、ソース電圧はＶｓｓという値に充電される。

時点ｔｍ２３では、走査線ＡＺＬ１がハイレベルからローレベルに戻され、図９（ｄ）のように検知トランジスタＴ４がオフ状態とされる。
そして時点ｔｍ２４で、ブートストラップ機能のための閾値検出動作が開始される。このため走査線ＤＳＬがハイレベルとされ、図１０（ａ）のようにスイッチングトランジスタＴ３がオン状態とされる。
有機ＥＬ素子１の等価回路はダイオードと容量で表されるため、Ｖｅｌ≦Ｖｃａｔ＋Ｖｔｈｅｌ（有機ＥＬ素子１のリーク電流がドライブトランジスタＴ５に流れる電流よりもかなり小さい）である限り、スイッチングトランジスタＴ３がオンとされることで流れるドライブトランジスタＴ５の電流は保持容量Ｃ１と有機ＥＬ素子１の容量Ｃｅｌを充電するために使われる。
また、このとき、検知トランジスタＴ４はオフ状態であるため、ドライブトランジスタＴ５を流れるドレイン電流の電流路が遮断されており、有機ＥＬ素子１にかかる電圧Ｖｅｌ（＝ノードＮｄ１電位）は、上記参考例の場合と同様、図５（ｄ）のように、時間と共に上昇してゆく。
一定時間経過後、ドライブトランジスタＴ５のゲート・ソース間電圧Ｖｇｓは閾値電圧Ｖｔｈをとる。このとき有機ＥＬ素子１にかかる電圧Ｖｅｌ＝Ｖｏｆｓ−Ｖｔｈ≦Ｖｃａｔ＋Ｖｔｈｅｌとなっている。
このときに、ノードＮｄ１とノードＮｄ２の間に現われた電位差Ｖｔｈ（即ちドライブトランジスタＴ５の閾値電圧）は保持容量Ｃ１に保持されることになる。つまり上記参考例と同様に、閾値検出動作として、検知トランジスタＴ２，Ｔ４及びスイッチングトランジスタＴ３が走査線ＡＺＬ２，ＡＺＬ１及びＤＳＬによってそれぞれ適切なタイミングで選択されて動作することで、ドライブトランジスタＴ５の閾値電圧Ｖｔｈを検知し、これを保持容量Ｃ１に保持する。

次に時点ｔｍ２５において、走査線ＤＳＬがローレベルとされ、図１０（ｂ）のようにスイッチングトランジスタＴ３がオフとされる。これによって電流が流れなくなり、この時点で閾値検出動作が終了される。
その後、時点ｔｍ２６で走査線ＡＺＬ２がローレベルとされ、検知トランジスタＴ２がオフとされる。

次に時点ｔｍ２７では、走査線ＷＳＬがハイレベルとされ、図１０（ｃ）のようにサンプリングトランジスタＴ１がオンとされて信号線ＤＴＬからの信号電圧Ｖｓｉｇの保持容量Ｃ１への書込が行われる。これによりドライブトランジスタＴ５のゲート電圧が信号線ＤＴＬからの信号電圧Ｖｓｉｇとされる。
このとき、ドライブトランジスタＴ５のゲート・ソース間電圧Ｖｇｓは保持容量Ｃ１、有機ＥＬ素子１の寄生容量Ｃｅｌ、ドライブトランジスタＴ５の寄生容量Ｃ２によって上述した式２のように決定される。
ただし、寄生容量Ｃｅｌは容量Ｃ１、Ｃ２に比べて大きいために、ドライブトランジスタＴ５のゲート・ソース間電圧Ｖｇｓは、ほぼＶｓｉｇ＋Ｖｔｈとなる。

走査線ＷＳＬがローレベルとされて信号線ＤＴＬからの信号電圧Ｖｓｉｇの書込が終了した時点ｔｍ２８の後に、時点ｔｍ２９で走査線ＤＳＬがハイレベルとされ、図１０（ｄ）のようにスイッチングトランジスタＴ３がオンとされることで、ドライブトランジスタＴ５のドレイン電圧が電源電圧まで上昇される。
保持容量Ｃ１の作用によりドライブトランジスタＴ５のゲート・ソース間電圧Ｖｇｓは一定であるので、ドライブトランジスタＴ５は一定電流Ｉｄｓ３を有機ＥＬ素子１に流し、ノードＮｄ１の電位は有機ＥＬ素子１に電流が流れる電圧まで上昇し、これにより有機ＥＬ素子１は発光する。つまり今回のフレームにおける発光期間が開始される。

以上のような本実施の形態の動作でも、有機ＥＬ素子１のＩ−Ｖ特性は変化は補償される。つまりドライブトランジスタＴ５のゲート・ソース間電圧Ｖｇｓは一定値に保たれているので有機ＥＬ素子１に流れる電流は変化しない。よって有機ＥＬ素子１のＩ−Ｖ特性が劣化しても、一定電流Ｉｄｓが常に流れ続け、有機ＥＬ素子１の輝度が変化することはない。
そして、ドライブトランジスタＴ５にｎチャネルＴＦＴを使用した本例のソースフォロワーとしての画素回路１０において、適正に閾値電圧の変動及び有機ＥＬ素子１の経時劣化の補償が実現できることで、画素回路１０のトランジスタを全てｎチャネル化することに問題が無くなり、一般的なアモルファスシリコンのプロセスを導入することが可能となるため、低コスト化が実現できる。

さらに本実施の形態の動作として、上記参考例と異なる点は、閾値検出動作の開始と終了が、共に走査線ＤＳＬ、つまりスイッチングトランジスタＴ３のオン／オフで規定されることにある。これによって、例えば大型パネルであっても、左右の画素で閾値検出動作の期間長の差が生じることなく、グラデーションが発生することが回避される。
つまり、閾値検出動作の開始タイミング、終了タイミングが、共に走査線ＤＳＬのゲートパルスで規定されるということは、上述した寄生容量による走査線ＤＳＬ上でのゲートパルスの鈍りによるスイッチングトランジスタＴ３のオン／オフタイミングの遅延は、１つの画素において同様に発生し、閾値検出動作の期間長に影響を与えないものとなる。
例えば図１１（ａ）は、画素アレイ部２０の左側、つまりドライブスキャナ１２に近い側の画素回路１０におけるスイッチングトランジスタＴ３に対するゲートパルスを示し、また図１１（ｂ）は、画素アレイ部２０の右側、つまりドライブスキャナ１２から遠い側の画素回路１０におけるスイッチングトランジスタＴ３に対するゲートパルスを示している。
パネル左側の画素回路１０では、図１１（ａ）のように走査線ＤＳＬ上に与えられるゲートパルスによってスイッチングトランジスタＴ３がオン／オフされるため、閾値検出期間は図のようになる。
またパネル右側の画素回路１０では、図１１（ｂ）のように走査線ＤＳＬ上に与えられるゲートパルスに鈍りが生じており、このためスイッチングトランジスタＴ３がオン／オフされるタイミングが遅延する。ところがオンタイミング、オフタイミングが共に遅延するため、閾値検出期間は図のようになり、左側の画素回路１０と殆ど変わらない。
つまり、同一水平ライン上の左右の画素で、閾値検出動作の期間長はほとんど変化せず、表示パネルの左右に生じるグラデーションを緩和することができる。これによってムラのない均一な画質を得ることが可能となる。

また、上記参考例の場合、スイッチングタイミングの遅延によるグラデーションを抑えるためには、走査線ドライバに大きなバッファを設けるなどの対策が必要となるが、本実施の形態の動作の場合、そのような対策も必要ないため、表示パネルの狭額縁化、高解像度、大画面のパネルを低コストでの実現などが可能となる。

また本例の図８で示した動作例では、検知トランジスタＴ４が時点ｔｍ２３でオフとされた後（図９（ｄ））に、時点ｔｍ２４でスイッチングトランジスタＴ３がオンとされて（図１０（ａ））閾値検出動作が開始される。つまり、図９（ａ）から図１０（ｄ）に至る動作期間において、固定電位Ｖｓｓのラインに電流がながれることはない。（上記参考例では図４（ｂ）の状態で固定電位Ｖｓｓラインに電流が流れる）
このため本実施の形態の動作を行うようにするのであれば、固定電位Ｖｓｓのラインのライン幅を小さく設計することが可能となり、高歩留まり化、高精細化、低消費電力化が期待できるものとなる。

［４．実施の形態の画素回路の動作例II］

続いて、本発明の第２の実施の形態としての動作例IIを図１２，図１３で説明する。この動作例IIも、スイッチングトランジスタＴ３のオン／オフで閾値検出動作期間を規定し、これによってグラデーション発生を回避することは同様であるが、さらに、ドライブトランジスタＴ５の閾値電圧Ｖｔｈの変動を抑えることができるようにしている。

図１２は、上記図３、図８と同様に、発光素子である有機ＥＬ素子１が発光駆動される１サイクル、例えば画像表示の１フレーム期間での走査線ＷＳＬ、ＡＺＬ２、ＡＺＬ１、ＤＳＬのタイミングチャート、及びドライブトランジスタＴ５のゲート電圧（ノードＮｄ２）、ソース電圧（ノードＮｄ１）の変化を示している。また、図１３は各時点の等価回路を示している。

図１２では、時点ｔｍ３０から１フレーム期間が開始されるとしている。この時点ｔｍ３０に至るまでの期間、つまり前のフレームの終了直前の期間では、走査線ＷＳＬ，ＡＺＬ２，ＡＺＬ１がローレベルにある一方、走査線ＤＳＬがハイレベルにある。従って図１３（ａ）に示すように、スイッチングトランジスタＴ３がオン状態にある一方、サンプリングトランジスタＴ１、及び検知トランジスタＴ２，Ｔ４はオフ状態にある。
このときドライブトランジスタＴ５はノードＮｄ２に現われる信号電位に応じて駆動電流Ｉｄｓを流し、有機ＥＬ素子１を発光させている。このときドライブトランジスタＴ５のソース電位（ノードＮｄ１の電位）は所定の動作点に保持されている。
ドライブトランジスタＴ５は飽和領域で動作するように設定されているため、有機ＥＬ素子１に流れる電流ＩｄｓはドライブトランジスタＴ５のゲート・ソース間電圧Ｖｇｓに応じて、上述した式１に示される値をとる。

時点ｔｍ３０から、１フレーム期間が開始される。このとき、走査線ＤＳＬはハイレベルが維持され、走査線ＡＺＬ２がローレベルからハイレベルに立ち上げられる。この結果、図１３（ｂ）に示すように、検知トランジスタＴ２がオフ状態からオン状態に切り替わる。
そしてその後、時点ｔｍ３１で走査線ＤＳＬがローレベルとされ、図１３（ｃ）のようにスイッチングトランジスタＴ３がオフとされる。つまり電源ＶｃｃとドライブトランジスタＴ５のドレインが切り離される。
ここで、時点ｔ３０で検知トランジスタＴ２がオンとされることで、ノードＮｄ２は急速に固定電位Ｖｏｆｓまで下がる。つまりドライブトランジスタＴ５のゲート電圧はＶｏｆｓという値に充電される。
ゲート電圧（ノードＮｄ２）＝Ｖｏｆｓとなると、図１２からわかるように、ドライブトランジスタＴ５には逆バイアスがかかることになる。このため電流Ｉｄｓは流れなくなり、時点ｔｍ３０で有機ＥＬ素子１の発光は停止される。
またソース電圧（ノードＮｄ１）は、スイッチングトランジスタＴ３がオフとされた後、結局有機ＥＬ素子１の閾値電圧Ｖｔｈｅｌ＋カソード電位Ｖｃａｔのレベルとなる。
つまり、時点ｔｍ３０〜ｔｍ３２の間は、ドライブトランジスタＴ５に対して負バイアスがかかった状態となる。

時点ｔｍ３２では走査線ＡＺＬ１がローレベルからハイレベルに立ち上がる。この結果、図１３（ｄ）に示すように、検知トランジスタＴ４がオフ状態からオン状態に切り替わる。これによりノードＮｄ１は急速に固定電位Ｖｓｓまで下がる。つまりドライブトランジスタＴ５のゲート電圧はＶｏｆｓ、ソース電圧はＶｓｓという値に充電される。この時点でドライブトランジスタＴ５に対して順バイアスがかかることになる。

その後、時点ｔｍ３３で、走査線ＡＺＬ１がハイレベルからローレベルに戻され、検知トランジスタＴ４がオフ状態とされる。そして時点ｔｍ３４で、ブートストラップ機能のための閾値検出動作が開始される。つまり走査線ＤＳＬがハイレベルとされ、スイッチングトランジスタＴ３がオン状態とされる。また時点ｔｍ３５で走査線ＤＳＬがローレベルとされ、スイッチングトランジスタＴ３がオフ状態とされて閾値検出動作が終了される。
この時点ｔｍ３３から時点ｔｍ３９までの動作、つまり時点ｔｍ３４〜時点ｔｍ３５の閾値検出動作、時点ｔｍ３７〜時点ｔｍ３８のサンプリング動作、時点ｔｍ３９での発光期間の開始は、上述した動作例Ｉにおける図８の時点ｔｍ２３〜ｔｍ２９と同様であるため、重複説明は避ける。

以上のような本実施の形態の動作例IIとしての動作でも、上記動作例Ｉと同様にグラデーション発生の回避効果や、固定電位Ｖｓｓラインへの電流が流れることが無いことなによる効果等を同様に得ることができる。
そしてその上で、時点ｔｍ３０〜時点ｔｍ３２の間にドライブトランジスタＴ５に負バイアスを与えていることで、ドライブトランジスタＴ５の閾値変動を小さくできる。

一般的にトランジスタはゲートにバイアスをかけることでその閾値電圧が変動する。図１４に示すように、閾値電圧は、正バイアスをかけると正に、負バイアスをかけると負に変動する。
ここで、ドライブトランジスタＴ５は、例えば動作例Ｉの場合、常に正バイアスがかかっている状態であるので、正方向への閾値電圧の変動が大きくなっていく。もちろん上述してきたようにドライブトランジスタＴ５の閾値電圧を補正する動作が行われるため、閾値電圧Ｖｔｈの変動は補償されるのであるが、閾値電圧Ｖｔｈの変動は小さい方がよいことは言うまでもない。。
そこで、動作例IIでは、例えば１フレーム期間においてドライブトランジスタＴ５に負バイアスを与える期間を設ける。すると、閾値電圧Ｖｔｈの変動は正方向の変動と負方向の変動で相殺され、その閾値電圧変動は小さくできる。
このように閾値電圧の変動量を小さく抑えることができるため、画素の長寿命化を図ることができるものである。

本発明の実施の形態の表示装置のブロック図である。 実施の形態の表示装置の画素回路の回路図である。 参考例としての動作の説明図である。 参考例の動作における各時点の等価回路図である。 参考例の動作における各時点の等価回路図である。 参考例における閾値検出期間の差の説明図である。 参考例におけるグラデーション発生の説明図である。 実施の形態の動作例Ｉの説明図である。 実施の形態の動作例Ｉにおける各時点の等価回路図である。 実施の形態の動作例Ｉにおける各時点の等価回路図である。 実施の形態の動作による閾値検出動作期間の説明図である。 実施の形態の動作例IIの説明図である。 実施の形態の動作例IIにおける各時点の等価回路図である。 正負バイアスによる閾値変動の説明図である。 従来の有機ＥＬ表示装置のブロック図である。 従来の有機ＥＬ表示装置の画素回路の回路図である。 有機ＥＬ表示の経時変化の説明図である。 従来の有機ＥＬ表示装置の画素回路の回路図である。

符号の説明

１ 有機ＥＬ素子、１０ 画素回路、１１ 水平セレクタ、１２ ドライブスキャナ、１３ ライトスキャナ、１４ 第１ＡＺスキャナ、１５ 第２ＡＺスキャナ、Ｃ１ 保持容量、Ｔ１ サンプリングトランジスタ、Ｔ２，Ｔ４ 検知トランジスタ、Ｔ３ スイッチングトランジスタ

Claims (8)

1. 信号線と所要数の走査線が交差する部分に形成される画素回路がマトリクス状に配置されて成る表示装置であって、
   各画素回路は、有機エレクトロルミネッセンス素子と、保持容量と、サンプリングトランジスタ、ドライブトランジスタ、第１，第２の検知トランジスタ、及びスイッチングトランジスタからなる５個のｎチャネル薄膜トランジスタとを備え、
   上記ドライブトランジスタのソースとゲートとの間に上記保持容量が接続され、
   上記ドライブトランジスタのソースと所定のカソード電位との間に上記有機エレクトロルミネッセンス素子が接続され、
   上記ドライブトランジスタのソースと第１の固定電位との間に上記第１の検知トランジスタが接続され、
   上記ドライブトランジスタのゲートと第２の固定電位との間に上記第２の検知トランジスタが接続され、
   上記ドライブトランジスタのゲートと上記信号線との間に上記サンプリングトランジスタが接続され、
   上記ドライブトランジスタのドレインと所定の電源電位との間に上記スイッチングトランジスタが接続され、
   上記サンプリングトランジスタ、上記第１，第２の検知トランジスタ、及び上記スイッチングトランジスタは、それぞれ対応する走査線によって導通制御されるように構成されているとともに、
   発光期間と非発光期間とから成る上記有機エレクトロルミネッセンス素子の１発光サイクルにおける上記非発光期間内に、上記第１，第２の検知トランジスタの導通によって、上記ドライブトランジスタのソース電位が上記第１の固定電位、上記ドライブトランジスタのゲート電位が上記第２の固定電位とされた後、上記スイッチングトランジスタが導通されることで、上記ドライブトランジスタの閾値電圧を検知し、その検知した電位を上記保持容量に保持する閾値検出動作が開始され、また上記スイッチングトランジスタが非導通とされることで、上記閾値検出動作が終了されることを特徴とする表示装置。
2. 上記第１，第２の検知トランジスタの導通によって、上記ドライブトランジスタのソース電位が上記第１の固定電位、上記ドライブトランジスタのゲート電位が上記第２の固定電位とされた後、さらに上記第１の検知トランジスタが非導通とされた後に、上記スイッチングトランジスタが導通されて上記閾値検出動作が開始されること特徴とする請求項１に記載の表示装置。
3. 上記非発光期間において、上記閾値検出動作が終了された後、上記サンプリングトランジスタのみが導通されることで、上記信号線からの入力信号がサンプリングされて上記保持容量に保持され、
   上記スイッチングトランジスタが導通されることで、上記電源電位から上記ドライブトランジスタに電流が供給され、上記ドライブトランジスタが、上記保持容量に保持された信号電位に応じた電流を上記有機エレクトロルミネッセンス素子に供給して発光駆動する上記発光期間が開始され、
   上記スイッチングトランジスタが非導通とされることで、上記有機エレクトロルミネッセンス素子が非発光とされて上記発光期間から非発光期間に遷移することを特徴とする請求項１に記載の表示装置。
4. 上記非発光期間において、上記閾値検出動作が終了された後、上記サンプリングトランジスタのみが導通されることで、上記信号線からの入力信号がサンプリングされて上記保持容量に保持され、
   上記スイッチングトランジスタが導通されることで、上記電源電位から上記ドライブトランジスタに電流が供給され、上記ドライブトランジスタが、上記保持容量に保持された信号電位に応じた電流を上記有機エレクトロルミネッセンス素子に供給して発光駆動する上記発光期間が開始されるとともに、
   上記発光期間を終了して上記非発光期間に遷移する際において、上記第２の検知トランジスタを導通し、上記スイッチングトランジスタを非導通とすることで、上記ドライブトランジスタに負バイアスをかける期間を得ることを特徴とする請求項１に記載の表示装置。
5. 信号線と所要数の走査線が交差する部分に形成される画素回路がマトリクス状に配置されて成る表示装置であって、
   各画素回路は、有機エレクトロルミネッセンス素子と、保持容量と、サンプリングトランジスタ、ドライブトランジスタ、第１，第２の検知トランジスタ、及びスイッチングトランジスタからなる５個のｎチャネル薄膜トランジスタとを備え、
   上記ドライブトランジスタのソースとゲートとの間に上記保持容量が接続され、
   上記ドライブトランジスタのソースと所定のカソード電位との間に上記有機エレクトロルミネッセンス素子が接続され、
   上記ドライブトランジスタのソースと第１の固定電位との間に上記第１の検知トランジスタが接続され、
   上記ドライブトランジスタのゲートと第２の固定電位との間に上記第２の検知トランジスタが接続され、
   上記ドライブトランジスタのゲートと上記信号線との間に上記サンプリングトランジスタが接続され、
   上記ドライブトランジスタのドレインと所定の電源電位との間に上記スイッチングトランジスタが接続され、
   上記サンプリングトランジスタ、上記第１，第２の検知トランジスタ、及び上記スイッチングトランジスタは、それぞれ対応する走査線によって導通制御されるように構成されている表示装置の表示方法として、
   発光期間と非発光期間とから成る上記有機エレクトロルミネッセンス素子の１発光サイクルにおける上記非発光期間内に、
   上記第１，第２の検知トランジスタの導通によって、上記ドライブトランジスタのソース電位が上記第１の固定電位、上記ドライブトランジスタのゲート電位が上記第２の固定電位とされた後、上記スイッチングトランジスタが導通されることで、上記ドライブトランジスタの閾値電圧を検知し、その検知した電位を上記保持容量に保持する閾値検出動作が開始される閾値検出動作開始ステップと、
   上記スイッチングトランジスタが非導通とされることで、上記閾値検出動作が終了される閾値検出動作終了ステップと、
   が実行されることを特徴とする表示方法。
6. 上記閾値検出動作開始ステップが行われる前に、上記第１の検知トランジスタが非導通とされること特徴とする請求項５に記載の表示方法。
7. 上記非発光期間において、上記閾値検出動作が終了された後、上記サンプリングトランジスタのみが導通されることで、上記信号線からの入力信号がサンプリングされて上記保持容量に保持されるサンプリングステップと、
   上記発光期間として、上記スイッチングトランジスタが導通されることで、上記電源電位から上記ドライブトランジスタに電流が供給され、上記ドライブトランジスタが、上記保持容量に保持された信号電位に応じた電流を上記有機エレクトロルミネッセンス素子に供給して発光駆動する発光駆動ステップと、
   上記スイッチングトランジスタが非導通とされることで、上記有機エレクトロルミネッセンス素子が非発光とされて上記発光期間から非発光期間に遷移する遷移ステップとが、
   さらに実行されることを特徴とする請求項５に記載の表示方法。
8. 上記非発光期間において、上記閾値検出動作が終了された後、上記サンプリングトランジスタのみが導通されることで、上記信号線からの入力信号がサンプリングされて上記保持容量に保持されるサンプリングステップと、
   上記発光期間として、上記スイッチングトランジスタが導通されることで、上記電源電位から上記ドライブトランジスタに電流が供給され、上記ドライブトランジスタが、上記保持容量に保持された信号電位に応じた電流を上記有機エレクトロルミネッセンス素子に供給して発光駆動する発光駆動ステップと、
   上記発光期間を終了して上記非発光期間に遷移する際において、上記第２の検知トランジスタを導通し、上記スイッチングトランジスタを非導通とすることで、上記ドライブトランジスタに負バイアスをかける負バイアス印加ステップとが、
   さらに実行されることを特徴とする請求項５に記載の表示方法。
   

Images