JP2007140318A - 画素回路 - Google Patents

Abstract

【課題】ドライブトランジスタの閾電圧のばらつきをキャンセルする機能を改善した画素回路を提供する。
【解決手段】 画素回路２は、ドライブトランジスタＴ５のゲートＧとソースＳ間に画素容量Ｃ１が接続され、ソースＳとカソード電位Ｖｃａｔ間に発光素子ＥＬが接続され、ゲートＧと信号線ＳＬとの間にサンプリングトランジスタＴ１が接続され、ゲートＧと電源ＶＬとの間に第１スイッチングトランジスタＴ３が接続され、ドレインＤと電源ＶＬとの間に第２スイッチングトランジスタＴ４が接続され、ソースＳと信号線ＳＬとの間に第３スイッチングトランジスタＴ２が接続されている。第１、第２及び第３スイッチングトランジスタＴ３，Ｔ４，Ｔ２は、映像信号Ｖｓｉｇが画素容量Ｃ１にサンプリングされる前に動作し、ドライブトランジスタＴ５の閾電圧Ｖｔｈを検出して画素容量Ｃ１に書き込み、以って出力電流Ｉｄｓの閾電圧Ｖｔｈに対する依存性を補正する。
【選択図】図１５

Description

本発明は、アクティブマトリクス型表示装置の画素を構成する発光素子を電流駆動する画素回路に関する。より詳しくは、各画素回路内に設けた絶縁ゲート型電界効果トランジスタによって、有機ＥＬなどの発光素子に通電する電流量を制御する技術に関する。さらに詳しくは、発光素子を駆動する絶縁ゲート型電界効果トランジスタの閾電圧の補正技術に関する。

画像表示装置、例えば液晶ディスプレイなどでは、多数の液晶画素をマトリクス状に並べ、表示すべき画像情報に応じて画素毎に入射光の透過強度又は反射強度を制御することによって画像を表示する。これは、有機ＥＬ素子を画素に用いた有機ＥＬディスプレイなどにおいても同様であるが、液晶画素と異なり有機ＥＬ素子は自発光素子である。その為、有機ＥＬディスプレイは液晶ディスプレイに比べて画像の視認性が高く、バックライトが不要であり、応答速度が高いなどの利点を有する。又、各発光素子の輝度レベル（階調）はそれに流れる電流値によって制御可能であり、いわゆる電流制御型であるという点で液晶ディスプレイなどの電圧制御型とは大きく異なる。

有機ＥＬディスプレイにおいては、液晶ディスプレイと同様、その駆動方式として単純マトリクス方式とアクティブマトリクス方式とがある。前者は構造が単純であるものの、大型且つ高精細のディスプレイの実現が難しいなどの問題がある為、現在はアクティブマトリクス方式の開発が盛んに行なわれている。この方式は、各画素回路内部の発光素子に流れる電流を、画素回路内部に設けた能動素子（一般には薄膜トランジスタ、ＴＦＴ）によって制御するものであり、以下の特許文献に記載がある。
特開２００３−２５５８５６ 特開２００３−２７１０９５ 特開２００４−１３３２４０ 特開２００４−０２９７９１ 特開２００４−０９３６８２

従来の画素回路は、制御信号を供給する行状の走査線と映像信号を供給する列状の信号線とが交差する部分に配され、少なくともサンプリングトランジスタと容量部とドライブトランジスタと発光素子とを含む。サンプリングトランジスタは、走査線から供給される制御信号に応じ導通して信号線から供給された映像信号をサンプリングする。容量部は、サンプリングされた映像信号に応じた入力電圧を保持する。ドライブトランジスタは、容量部に保持された入力電圧に応じて所定の発光期間に出力電流を供給する。尚一般に、出力電流はドライブトランジスタのチャネル領域のキャリア移動度及び閾電圧に対して依存性を有する。発光素子は、ドライブトランジスタから供給された出力電流により映像信号に応じた輝度で発光する。

ドライブトランジスタは、容量部に保持された入力電圧をゲートに受けてソース／ドレイン間に出力電流を流し、発光素子に通電する。一般に発光素子の発光輝度は通電量に比例している。更にドライブトランジスタの出力電流供給量はゲート電圧すなわち容量部に書き込まれた入力電圧によって制御される。従来の画素回路は、ドライブトランジスタのゲートに印加される入力電圧を入力映像信号に応じて変化させることで、発光素子に供給する電流量を制御している。

ここでドライブトランジスタの動作特性は以下の式１で表わされる。
Ｉｄｓ＝（１／２）μ（Ｗ／Ｌ）Ｃｏｘ（Ｖｇｓ−Ｖｔｈ）^２・・・式１
このトランジスタ特性式１において、Ｉｄｓはソース／ドレイン間に流れるドレイン電流を表わしており、画素回路では発光素子に供給される出力電流である。Ｖｇｓはソースを基準としてゲートに印加されるゲート電圧を表わしており、画素回路では上述した入力電圧である。Ｖｔｈはトランジスタの閾電圧である。又μはトランジスタのチャネルを構成する半導体薄膜の移動度を表わしている。その他Ｗはチャネル幅を表わし、Ｌはチャネル長を表わし、Ｃｏｘはゲート容量を表わしている。このトランジスタ特性式１から明らかな様に、薄膜トランジスタは飽和領域で動作する時、ゲート電圧Ｖｇｓが閾電圧Ｖｔｈを超えて大きくなると、オン状態となってドレイン電流Ｉｄｓが流れる。原理的に見ると上記のトランジスタ特性式１が示す様に、ゲート電圧Ｖｇｓが一定であれば常に同じ量のドレイン電流Ｉｄｓが発光素子に供給される。従って、画面を構成する各画素に全て同一のレベルの映像信号を供給すれば、全画素が同一輝度で発光し、画面の一様性（ユニフォーミティ）が得られるはずである。

しかしながら実際には、ポリシリコンなどの半導体薄膜で構成された薄膜トランジスタ（ＴＦＴ）は、個々のデバイス特性にばらつきがある。特に、閾電圧Ｖｔｈは一定ではなく、各画素毎にばらつきがある。前述のトランジスタ特性式１から明らかな様に、各ドライブトランジスタの閾電圧Ｖｔｈがばらつくと、ゲート電圧Ｖｇｓが一定であっても、ドレイン電流Ｉｄｓにばらつきが生じ、画素毎に輝度がばらついてしまう為、画面のユニフォーミティを損なう。従来からドライブトランジスタの閾電圧のばらつきをキャンセルする機能を組み込んだ画素回路が開発されており、例えば前記の特許文献３に開示がある。

しかしながら、ドライブトランジスタの閾電圧のばらつきをキャンセルする機能を組み込んだ従来の画素回路は、必ずしもキャンセル機能が十分ではなく、キャンセルのし残りがあり、解決すべき課題となっている。特に信号電圧の低い黒表示の領域では、キャンセルされずに残った閾電圧の影響が強く現れ、画面のユニフォーミティを損なっていた。即ち閾電圧のキャンセルが不十分であるため、黒階調で輝度のばらつきが見えてしまうという課題が発生していた。

上述した従来の技術の課題に鑑み、本発明はドライブトランジスタの閾電圧のばらつきをキャンセルする機能を改善した画素回路を提供することを目的とする。かかる目的を達成するために以下の手段を講じた。即ち本発明は、信号線と所要数の走査線が交差する部分に配され、発光素子とこれを駆動するドライブトランジスタとを含む画素回路であって、該ドライブトランジスタのゲートとソース間に画素容量が接続され、該ドライブトランジスタのソースと所定のカソード電位間に該発光素子が接続され、該ドライブトランジスタのゲートと信号線との間にサンプリングトランジスタが接続され、該ドライブトランジスタのゲートと電源との間に第１スイッチングトランジスタが接続され、該ドライブトランジスタのドレインと電源との間に第２スイッチングトランジスタが接続され、該ドライブトランジスタのソースと信号線との間に第３スイッチングトランジスタが接続されており、前記サンプリングトランジスタは、水平走査期間に導通して該信号線から供給された映像信号を該画素容量にサンプリングし、前記画素容量は、該サンプリングされた映像信号に応じて該ドライブトランジスタのゲートに入力電圧を印加し、前記ドライブトランジスタは、該入力電圧に応じた出力電流を該発光素子に供給し、該出力電流は該ドライブトランジスタの閾電圧に対して依存性を有し、前記発光素子は、該ドライブトランジスタから供給された出力電流により該映像信号に応じた輝度で発光し、前記第１、第２及び第３スイッチングトランジスタは、該映像信号が該画素容量にサンプリングされる前に動作し、該ドライブトランジスタの閾電圧を検出して該画素容量に書き込み、以って該出力電流の閾電圧に対する依存性を補正する。

具体的には、前記第３スイッチングトランジスタがオフした後前記第１スイッチングトランジスタがオンしている状態で、前記第２スイッチトランジスタをオンオフ制御して、該ドライブトランジスタの閾電圧を検出しこれを該画素容量に書き込み、以って出力電流の該閾電圧に対する依存性を補正する。又前記第２スイッチングトランジスタがオンしている時間幅は、該水平走査期間の時間幅よりも長く設定されている。一態様では、該ドライブトランジスタのゲートが第１スイッチングトランジスタを介して接続している電源と、該ドライブトランジスタのドレインが第２スイッチングトランジスタを介して接続している電源は、共通の電源ラインを通して電源電圧を供給する。又前記共通の電源ラインは走査線と並行に配され、走査線と同様に走査されて時分割的に異なるレベルの電源電圧を供給する。又前記電源電圧は、該発光素子が発光する期間に該ドライブトランジスタのドレインに供給される第１のレベルと、出力電流の閾電圧に対する依存性を補正する時に該ドライブトランジスタのゲートに与えられる第２のレベルとの間で切り替わる。

他の態様では、該ドライブトランジスタのゲートが第１スイッチングトランジスタを介して接続している電源と、該ドライブトランジスタのドレインが第２スイッチングトランジスタを介して接続している電源は、別々に配された第１電源ライン及び第２電源ラインを通して異なるレベルの電源電圧を供給する。前記第１電源ラインは、出力電流の閾電圧に対する依存性を補正する時に必要なレベルの電源電圧を該ドライブトランジスタのゲートに供給し、前記第２電源ラインは、該発光素子が発光する期間に必要なレベルの電源電圧を該ドライブトランジスタのドレインに供給する。

好ましくは、前記信号線は、映像信号を表す信号電圧と、一定のレベルに固定された固定電圧とを切り替えて供給する。又前記サンプリングトランジスタは該水平走査期間に信号線から該信号電圧をサンプリングして画素容量に書き込む一方、前記第３スイッチングトランジスタは、該水平走査期間よりも前で出力電流の閾電圧に対する依存性を補正する時の準備として、信号線から該固定電圧を該ドライブトランジスタのソースに充電する。又前記第３スイッチングトランジスタは、当該走査線に割り当てられた水平走査期間に先行する他の走査線に割り当てられた前の水平走査期間で導通し、信号線から該固定電圧を該ドライブトランジスタのソースに充電する。又前記第３トランジスタは、先行する他の複数の走査線に割り当てられた複数の水平走査期間で繰り返し導通し、信号線から該固定電圧を該ドライブトランジスタのソースに充電する。

本発明にかかる画素回路は、サンプリングトランジスタ及びドライブトランジスタの他に、第１、第２及び第３スイッチングトランジスタを組み込んで、補正手段を構成している。この補正手段は、ドライブトランジスタの閾電圧を検出して画素容量に書き込み、以って閾電圧に対するドライブトランジスタの出力電流の依存性を補正している。特徴事項として、３個のスイッチングトランジスタからなる補正手段は、サンプリングトランジスタが映像信号を画素容量にサンプリングする水平走査期間の前に補正動作を行っている。これにより閾電圧のキャンセルに十分な時間を確保できるようになる。したがって、従来のように閾電圧のキャンセル残りがなく、黒階調での輝度のばらつきがなくなる。具体的に見るとこの補正手段は、第３スイッチングトランジスタがオフした後第１スイッチングトランジスタがオンしている状態で、第２スイッチングトランジスタをオンオフ制御して、ドライブトランジスタの閾電圧を検出しこれを画素容量に書き込んでいる。このとき第２スイッチングトランジスタがオンしている時間幅を、水平走査期間の時間幅よりも長く設定することで、閾電圧のキャンセル残りがないようにしている。また閾電圧の補正期間は上述のように第２スイッチングトランジスタのオン／オフによって決定されるので、パルスの遅延による差が小さく、パネルの大型化及び高精細化が可能になる。

以下図面を参照して本発明の実施の形態を詳細に説明する。まず最初に本発明の背景を明らかにするため、図１を参照して基本的なアクティブマトリクス型表示装置の構成を説明する。図示する様にこの表示装置は、画素アレイ１と水平セレクタ３とライトスキャナ４とで構成されている。画素アレイ１は１枚のパネルに集積形成される。水平セレクタ３とライトスキャナ４はパネルに内蔵される場合と外付けされる場合とがある。画素アレイ１は行状に配列した走査線ＷＳと列状に配列した信号線ＳＬと両者の交差部に配された画素回路２とで構成されている。走査線ＷＳはライトスキャナ４に接続されており、順次制御信号を出力して、画素回路２を行単位で順次選択する。水平セレクタ３は各信号線ＳＬに接続されており、選択された画素回路２に映像信号を書き込む。

図２は、図１に示した画素回路２の一例を示す回路図である。この画素回路２は最も単純な構成を有しており、２個のトランジスタＴ１，Ｔ５と１個の画素容量Ｃ１と１個の発光素子ＥＬとで構成されている。サンプリングトランジスタＴ１はＮチャネル型の薄膜トランジスタである。ドライブトランジスタＴ５はＰチャネル型の薄膜トランジスタである。画素容量Ｃ１は薄膜容量である。発光素子ＥＬは例えば有機ＥＬ薄膜を発光層とする２端子素子（ダイオード）である。これらの素子Ｔ１，Ｔ５，Ｃ１，ＥＬはパネルを構成する絶縁基板の上に集積形成される。

サンプリングトランジスタＴ１は信号線ＳＬとドライブトランジスタＴ５のゲートとの間に接続されている。サンプリングトランジスタＴ１のゲートは走査線ＷＳを介してライトスキャナ４に接続されている。ドライブトランジスタＴ５のゲートには、画素容量Ｃ１が接続されている。ドライブトランジスタＴ５のソースは電源Ｖｃｃに接続されている。ドライブトランジスタＴ５のドレインは発光素子ＥＬのアノードに接続されている。発光素子ＥＬのカソードは接地されている。

サンプリングトランジスタＴ１は水平走査期間になるとライトスキャナ４から制御信号が印加され、導通状態になる。これによりサンプリングトランジスタＴ１は水平セレクタ３から信号線ＳＬに供給された映像信号をサンプリングし、画素容量Ｃ１に書き込む。ドライブトランジスタＴ５は画素容量Ｃ１に書き込まれた映像信号に応じてドレイン電流Ｉｄｓを発光素子ＥＬに供給する。これにより、発光素子ＥＬは映像信号に応じた輝度で発光する。

図２に示した方式では、ドライブトランジスタのゲート印加電圧Ｖｇｓを映像信号に応じて変化させることで、発光素子ＥＬに流れる出力電流Ｉｄｓをコントロールしている。本例ではＰチャネル型のサンプリングトランジスタＴ５のソースは電源Ｖｃｃに接続されており、常に飽和領域で動作するように設計されているので、前述の式１にしたがって動作する定電流源となる。即ちこのＰチャネル型のドライブトランジスタＴ５は、発光素子ＥＬ側に接続されたドレインの電位に依存することなく、常にゲートとソース間の電圧Ｖｇｓに従って一定の出力電流Ｉｄｓを発光素子ＥＬに供給できる。

図３は、発光素子ＥＬのＩ／Ｖ特性を示すグラフである。有機ＥＬ素子などによって代表される発光素子は、Ｉ−Ｖ特性が経時的に変化する傾向があり、実線が初期状態を表す一方点線が経時変化後のＩ−Ｖ特性を表している。グラフで電圧Ｖはアノード電圧である。図２と対応させると、このアノード電圧ＶはドライブトランジスタＴ５のドレイン電圧となっている。一方電流Ｉは、ドライブトランジスタＴ５から供給される出力電流Ｉｄｓである。前述したように、図２の画素回路２はドライブトランジスタＴ５がドレイン電圧に依存することなく、常に一定の出力電流Ｉｄｓを発光素子ＥＬに供給できる。したがって発光素子ＥＬのＩ−Ｖ特性が経時的に変化しても、この影響を受けることなく定電流を供給することが可能である。したがって、発光素子ＥＬには輝度の変化が生じにない。

図４は、従来の画素回路２の他の例を示す回路図である。理解を容易にするため、図２に示した先の従来例と対応する部分には対応する参照番号を付してある。異なる点は、ドライブトランジスタＴ５がＰチャネル型ではなくＮチャネル型となっていることである。この場合、ドライブトランジスタＴ５のソース側が発光素子ＥＬのアノード側と接続することになる。したがってソース電位が発光素子ＥＬのＩ−Ｖ特性の経時変化に影響を受けて変動することになる。発光素子の経時変化と共にゲート／ソース間電圧Ｖｇｓが変化してしまう。これにより発光素子ＥＬに流れる出力電流Ｉｄｓの量が変化し、発光輝度が変わってしまう。これに加え、ドライブトランジスタＴ５は個々の画素回路毎に閾電圧Ｖｔｈがばらついている。したがって、前述の式１に示すように、ドレイン電流ＩｄｓはＶｇｓやＶｔｈの変動によってばらつきが生じ、発光輝度が画素毎に変化してしまう。

図５は、画素回路２の参考例を表しており、発光素子ＥＬのＩ−Ｖ特性の経時変化や、ドライブトランジスタの閾電圧Ｖｔｈのばらつきに対応可能な構成である。理解を容易にするため、図４に示した先の例と対応する部分には対応する参照番号を付してある。この画素回路２は、サンプリングトランジスタＴ１，ドライブトランジスタＴ５，画素容量Ｃ１，発光素子ＥＬに加えて、２個のスイッチングトランジスタＴ２，Ｔ４を含んでいる。全てのトランジスタＴ１，Ｔ２，Ｔ４，Ｔ５がＮチャネル型であり、例えばポリシリコン薄膜トランジスタあるいはアモルファスシリコン薄膜トランジスタでパネルに集積形成できる。

追加されたスイッチングトランジスタＴ４は、電源ＶｃｃとドライブトランジスタＴ５のドレインとの間に接続されている。スイッチングトランジスタＴ４のゲートは走査線ＤＳを介してドライブスキャナ５に接続されている。このドライブスキャナ５はスイッチングトランジスタＴ４を線順次でオンオフ制御するために設けられている。もう１つ追加されたスイッチングトランジスタＴ２は信号線ＳＬとドライブトランジスタＴ５のソースＳとの間に接続されている。このスイッチングトランジスタＴ２のゲートは走査線ＡＺを介して補正用スキャナ７に接続されている。補正用スキャナ７はスイッチングトランジスタＴ２を線順次走査に合わせてオンオフ制御するためにある。画素容量Ｃ１はドライブトランジスタＴ５のゲートＧとソースＳとの間に接続されている。発光素子ＥＬのアノードはドライブトランジスタＴ５のソースＳに接続し、カソードは所定のカソード電位Ｖｃａｔに接続されている。

図６は、図５に示した画素回路の動作説明に供するタイミングチャートである。このタイミングチャートは、時間軸Ｊに沿ってサンプリングトランジスタＴ１、スイッチングトランジスタＴ２、スイッチングトランジスタＴ４のオンオフ変化を表している。またこれに合わせて、信号線ＳＬに供給される信号電圧の変化も表してある。加えて、ドライブトランジスタＴ５のゲートＧとソースＳの電位変化も示してある。

時点Ｊ１まではスイッチングトランジスタＴ４がオンしている。この為ドライブトランジスタＴ５は電源Ｖｃｃに接続されており、ゲート電圧Ｖｇｓに応じたドレイン電流Ｉｄｓを発光素子ＥＬに供給している。よって発光素子ＥＬは発光期間にある。

時点Ｊ１になるとスイッチングトランジスタＴ４がオフするため、ドレイン電流Ｉｄｓが流れなくなり、発光素子ＥＬは非発光期間に入る。発光素子ＥＬに電流が流れなくなる為、ドライブトランジスタＴ５のソース電位はＶｃａｔ＋Ｖｔｈｅｌまで下がる。なおＶｔｈｅｌは発光素子ＥＬの閾電圧である。これと連動してドライブトランジスタＴ５のゲート電位も低下する。

時点Ｊ２になるとサンプリングトランジスタＴ１とスイッチングトランジスタＴ２が共にオンする。このとき信号電圧は固定電位Ｖｓｓにある。ドライブトランジスタＴ５のソースＳが信号線につながることで、ソース電位はＶｓｓまで下がる。またドライブトランジスタＴ５のゲートＧも信号線ＳＬにつながる為、ゲート電位もＶｓｓに下がる。

Ｔ２がオフした後時点Ｊ３で信号電圧がＶｓｓからＶｏｆｓに切換る。このときサンプリングトランジスタＴ１は引き続きオン状態にあるので、ドライブトランジスタＴ５のゲート電位はＶｏｆｓまで上昇する。

この直後時点Ｊ４になると、スイッチングトランジスタＴ４がオンする。これによりドレイン電流Ｉｄｓが流れるが、発光素子ＥＬは逆バイアス状態となっているため、ソースＳの電位が上昇する。ゲートＧの電位とソースＳの電位との差が閾電圧Ｖｔｈとなったところでドレイン電流Ｉｄｓは流れなくなる。

ドライブトランジスタＴ５がカットオフした後、時点Ｊ５でスイッチングトランジスタＴ４がオフになる。これにより、ドライブトランジスタＴ５のゲートＧとソースＳとの間に接続された画素容量Ｃ１に閾電圧Ｖｔｈが書き込まれる。この様に閾電圧Ｖｔｈの検出及び書き込みが行われる時間Ｊ４−Ｊ５を閾値キャンセル期間と呼んでいる。

この後信号電圧は固定電位Ｖｏｆｓから信号電位Ｖｓｉｇに変化する。このときサンプリングトランジスタＴ１は引き続きオン状態にあるので、映像信号電位Ｖｓｉｇが画素容量Ｃ１に書き込まれ、ドライブトランジスタＴ５のゲートＧの電位がＶｓｉｇとなる。信号電位Ｖｓｉｇの書き込みは閾電圧Ｖｔｈに足し込まれる形となるので、ＶｇｓはＶｓｉｇ＋Ｖｔｈである。時間Ｊ６−Ｊ７を信号書き込み期間と呼んでいる。

この後時点Ｊ７でサンプリングトランジスタＴ１がオフしさらに時点Ｔ８でスイッチングトランジスタＴ４が再びオンする。これにより出力電流Ｉｄｓが発光素子ＥＬに流れ込み、発光期間に入る。ドレイン電流Ｉｄｓが発光素子ＥＬに流れるとソースＳの電位が上昇するが、これと連動してゲートＧの電位も上昇する。ドライブトランジスタＴ５に対する入力電圧Ｖｇｓは発光期間中一定に保たれる。

図６のタイミングチャートから明らかなように、サンプリングトランジスタＴ１がオンしている期間Ｊ２−Ｊ７がほぼ１水平走査期間（１Ｈ）に相当している。この間に信号電圧はＶｓｓからＶｏｆｓに変わりさらにＶｓｉｇに変化する。またこの１水平走査期間Ｊ２−Ｊ７の間に閾値キャンセル期間Ｊ４−Ｊ５と信号書き込み期間Ｊ６−Ｊ７が含まれる。換言すると、この参考例は１水平走査期間という短い時間に、閾値キャンセル動作と信号書き込み動作を行っている。このため場合によっては閾値キャンセル動作に十分な時間が取れず、閾値のキャンセルが不十分になることがある。

図７から図１４を参照して、図５に示した参考例にかかる画素回路の動作を改めて説明する。図７は、時点Ｊ１前の画素回路２の状態を表している。時点Ｊ１の前は、スイッチングトランジスタＴ４のみがオンしている。このときドライブトランジスタＴ５は飽和領域で動作するように設計されている為、発光素子ＥＬに流れる電流Ｉｄｓは、ドライブトランジスタＴ５のゲート／ソース間電圧Ｖｇｓに応じて、前述の式１に表される値を取る。

図８は、時間Ｊ１−Ｊ２における画素回路２の状態を表している。ここではスイッチングトランジスタＴ４がオフになる。スイッチングトランジスタＴ４をオフにすることで、電源Ｖｃｃから発光素子ＥＬのカソードに電流が供給されなくなるので、発光素子ＥＬは消光する。そしてドライブトランジスタＴ５のソース電圧はカソード電圧Ｖｃａｔと発光素子ＥＬの閾値電圧Ｖｔｈｅｌの和、つまりＶｃａｔ＋Ｖｔｈｅｌという値になる。

図９は、時間Ｊ２−Ｊ３における画素回路２の状態を表している。ここではサンプリングトランジスタＴ１とスイッチングトランジスタＴ２がオンになる。サンプリングトランジスタＴ１がオンすることでドライブトランジスタＴ５のゲートＧに固定電位Ｖｓｓが充電される。またスイッチングトランジスタＴ２がオンすることで、ドライブトランジスタＴ５のソースＳにも信号線ＳＬから固定電位Ｖｓｓが充電される。ここでＶｓｓがカソード電圧Ｖｃａｔと発光素子ＥＬの閾電圧Ｖｔｈｅｌの和Ｖｃａｔ＋Ｖｔｈｅｌよりも小さく設定されている。つまりＶｓｓ＜Ｖｔｈｅｌ＋Ｖｃａｔという逆バイアス状態にあるので、発光素子ＥＬは発光することがない。

図１０は、時間Ｊ３−Ｊ４における画素回路２の状態を表している。ここではスイッチングトランジスタＴ２がオフとなり、信号線ＳＬ上の信号電位がＶｓｓからＶｏｆｓに切換る。これによりドライブトランジスタＴ５のゲートＧにはＶｏｆｓが充電される。発光素子ＥＬの等価回路はダイオード接続されたトランジスタＴｅｌと容量Ｃｅｌで表されるため、ドライブトランジスタＴ５のソース電圧は、画素容量Ｃ１、発光素子ＥＬの寄生容量Ｃｅｌ及びドライブトランジスタＴ５の寄生容量Ｃ２によって、以下の式２のように決定される。

図１１は、時間Ｊ４−Ｊ５における画素回路２の状態を表している。この状態ではスイッチングトランジスタＴ４をオンして閾電圧キャンセル動作（閾電圧補正動作）を開始する。以下の式３で示されるドライブトランジスタＴ５のゲート／ソース間電圧Ｖｇｓが、ドライブトランジスタＴ５の閾電圧Ｖｔｈよりも大きいので、電源ＶｃｃからドライブトランジスタＴ５を通って図示のように電流が流れ、画素容量Ｃ１の充電を開始する。

前述したように、発光素子ＥＬの等価回路はダイオードＴｅｌと容量Ｃｅｌの並列接続で表される。発光素子ＥＬのアノード電圧ＶｅｌがＶｃａｔ＋Ｖｔｈｅｌよりも小さい逆バイアス状態である限り、発光素子ＥＬに流れるリーク電流はほとんど無視可能であり、ドライブトランジスタＴ５の電流はほぼ全て画素容量Ｃ１と発光素子容量Ｃｅｌを充電するために使われる。なお発光素子ＥＬのアノード電圧ＶｅｌはドライブトランジスタＴ５のソース電圧に等しい。この充電により、アノード電圧Ｖｅｌは時間と共に上昇していく。一定時間経過後、ドライブトランジスタＴ５のゲート／ソース間電圧はＶｔｈという値を取ってドライブトランジスタＴ５がカットオフする。このとき、Ｖｅｌ＝Ｖｏｆｓ−Ｖｔｈ＜Ｖｃａｔ＋Ｖｔｈｅｌとなっている。

図１２は、時間と共に上昇するアノード電圧Ｖｅｌの変化をグラフ化したものである。なおアノード電圧ＶｅｌはドライブトランジスタＴ５のソース電圧となっているので、図１２のグラフは横軸に時間を取る一方、縦軸はアノード電圧Ｖｅｌに代えてドライブトランジスタＴ５のソース電圧を取ってある。図示する様にソース電圧は画素容量Ｃ１の充電に伴って上昇し、Ｖｏｆｓ−Ｖｔｈとなったところで停止する。換言するとドライブトランジスタＴ５のゲート／ソース間電圧Ｖｇｓが丁度閾電圧ＶｔｈとなったところでドライブトランジスタＴ５がカットオフする。この様にしてキャンセル期間Ｊ４−Ｊ５では、ドライブトランジスタＴ５の閾電圧Ｖｔｈの検出及び画素容量Ｃ１に対するＶｔｈの書き込みが行われる。

図１３は、時間Ｊ５−Ｊ７における画素回路２の状態を示している。この期間Ｊ５−Ｊ７で映像信号電圧Ｖｓｉｇの書き込みが行われる。即ち閾電圧キャンセル動作終了後スイッチングトランジスタＴ４をオフし、信号線ＳＬ上の電圧を信号電圧Ｖｓｉｇにして、ドライブトランジスタＴ５のゲートＧに所望の信号電圧Ｖｓｉｇを書き込む。このとき、ドライブトランジスタＴ５のゲート／ソース間電圧Ｖｇｓは、画素容量Ｃ１、発光素子ＥＬの寄生容量Ｃｅｌ及びドライブトランジスタＴ５の寄生容量Ｃ２によって上記の式３のように決定される。しかし、ＣｅｌはＣ１，Ｃ２に比べて大きいため、ゲート／ソース間電圧ＶｇｓはほぼＶｓｉｇ＋Ｖｔｈとなる。

図１４は、時点Ｊ８以降の画素回路２の状態を表している。映像信号電位の書き込みが終了した後サンプリングトランジスタＴ１をオフする一方、スイッチングトランジスタＴ４をオンして、ドライブトランジスタＴ５のドレイン電圧を電源電圧Ｖｃｃまで上昇させる。ドライブトランジスタＴ５のゲート／ソース間電圧ＶｇｓはＶｓｉｇ＋Ｖｔｈと一定であるので、ドライブトランジスタＴ５は一定電流Ｉｄｓ´´を発光素子ＥＬに流す。これによりアノード電圧Ｖｅｌは発光素子ＥＬにＩｄｓ´´という電流が流れる電圧Ｖｘまで上昇し、発光素子ＥＬが発光する。本参考例にかかる画素回路においても、発光素子ＥＬは発光時間が長くなるとそのＩ−Ｖ特性は変化してしまう。そのため図１４中に示すドライブトランジスタＴ５のソース電位も変化する。しかしながら、ドライブトランジスタＴ５のゲート／ソース間電圧Ｖｇｓは一定に保たれているので、発光素子ＥＬに流れる電流は変化しない。よって発光素子ＥＬのＩ−Ｖ特性が劣化しても、一定電流Ｉｄｓが常に流れ続け、発光素子ＥＬの輝度が変化することはない。またゲート／ソース間電圧Ｖｇｓは信号電圧Ｖｓｉｇに予めＶｔｈが足し込まれているので、ドライブトランジスタＴ５の閾電圧Ｖｔｈの影響はキャンセルされる。

しかしながら図５に示した参考例の画素回路は、トランジスタ素子数が４個と比較的少ない反面、閾電圧キャンセル期間が１水平走査期間（１Ｈ）以下と限定されてしまうので、完全にはドライブトランジスタの閾電圧をキャンセルすることが出来ず、低輝度レベルでこれが現れてしまう。閾電圧キャンセル時間を短くしすぎてしまうことで、黒階調で輝度のばらつきが見えてしまうという問題がある。

図１５は、本発明にかかる画素回路の構成を示す模式的な回路図である。図示する様に、本画素回路２は、信号線ＳＬと所要数（４本）の走査線ＷＳ、ＤＳ、ＡＺ、ＡＺ２が交差する部分に配され、発光素子ＥＬとこれを駆動するドライブトランジスタＴ５とを含む。ドライブトランジスタＴ５のゲートＧとソースＳ間に画素容量Ｃ１が接続されている。ドライブトランジスタＴ５のソースＳと所定のカソード電位Ｖｃａｔ間に発光素子ＥＬが接続されている。ドライブトランジスタＴ５のゲートＧと信号線ＳＬとの間にサンプリングトランジスタＴ１が接続されている。サンプリングトランジスタＴ１のゲートには走査線ＷＳを介してライトスキャナ４が接続されている。ドライブトランジスタＴ５のゲートＧと電源ラインＶＬとの間に第１スイッチングトランジスタＴ３が接続されている。第１トランジスタＴ３のゲートには走査線ＡＺ２を介して第２補正用スキャナ８が接続されている。ドライブトランジスタＴ５のドレインＤと電源ラインＶＬとの間に第２スイッチングトランジスタＴ４が接続されている。第２スイッチングトランジスタＴ４のゲートには走査線ＤＳを介してドライブスキャナ５が接続されている。ドライブトランジスタＴ５のソースＳと信号線ＳＬとの間に第３スイッチングトランジスタＴ２が接続されている。第３スイッチングトランジスタＴ２のゲートには走査線ＡＺを介して補正用スキャナ７が接続されている。

サンプリングトランジスタＴ１は水平走査期間（１Ｈ）に導通して信号線ＳＬから供給された映像信号Ｖｓｉｇを画素容量Ｃ１にサンプリングする。画素容量Ｃ１は、サンプリングされた映像信号Ｖｓｉｇに応じてドライブトランジスタＴ５のゲートＧに入力電圧Ｖｇｓを印加する。ドライブトランジスタＴ５は、入力電圧Ｖｇｓに応じた出力電流Ｉｄｓを発光素子ＥＬに供給する。この出力電流Ｉｄｓは式１に示したようにドライブトランジスタＴ５の閾電圧Ｖｔｈに対して依存性を有する。発光素子ＥＬは、ドライブトランジスタＴ５から供給された出力電流Ｉｄｓにより映像信号Ｖｓｉｇに応じた発光輝度で発光する。特徴事項として、第１スイッチングトランジスタＴ３、第２スイッチングトランジスタＴ４及び第３スイッチングトランジスタＴ２は補正手段を構成しており、映像信号Ｖｓｉｇが画素容量Ｃ１にサンプリングされる前に動作し、ドライブトランジスタＴ５の閾電圧Ｖｔｈを検出して画素容量Ｃ１に書き込み、以って出力電流Ｉｄｓの閾電圧Ｖｔｈに対する依存性を補正する。具体的には、第３スイッチングトランジスタＴ２が補正用スキャナ７によってオフした後、第１スイッチングトランジスタＴ３が第２補正用スキャナ８によってオンしている状態で、第２スイッチングトランジスタＴ４をドライブスキャナ５でオンオフ制御することにより、ドライブトランジスタＴ５の閾電圧Ｖｔｈを検出しこれを画素容量Ｃ１に書き込み、以って出力電流Ｉｄｓの閾電圧Ｖｔｈに対する依存性を補正する。好ましくは、第２スイッチングトランジスタＴ４がオンしている時間幅は、水平走査期間の時間幅（１Ｈ）よりも長く設定されている。このように、閾電圧補正期間を１Ｈ以上長く取ることが出来るため、ドライブトランジスタＴ５の閾電圧ばらつきを抑え、黒表示においてもむらやざらつきのない均一な画質を得ることが出来る。

本実施形態では、ドライブトランジスタＴ５のゲートＧが第１スイッチングトランジスタＴ３を介して接続している電源と、ドライブトランジスタＴ５のドレインＤが第２スイッチングトランジスタＴ４を介して接続している電源は、共通の電源ラインＶＬを通して電源電圧を供給している。この共通の電源ラインＶＬは、走査線ＷＳ、ＤＳ、ＡＺ、ＡＺ２と並行に配され、これらの走査線と同様に電源ラインスキャナ９によって走査されて時分割的に異なるレベルの電源電圧Ｖｃｃ，Ｖｏｆｓを供給する。即ち電源電圧は、発光素子ＥＬが発光する期間にドライブトランジスタＴ５のドレインＤに供給される第１のレベルＶｃｃと、出力電流Ｉｄｓの閾電圧Ｖｔｈに対する依存性を補正するときにドライブトランジスタＴ５のゲートＧに与えられる第２のレベルＶｏｆｓとの間で切換る。本実施形態の画素回路２は、ＲＧＢ３色の画素当り５本の走査線と３本の電源ラインで構成できるため、画素に対して電源ライン及び走査線（ゲートライン）の占める割合を小さくすることが出来、高精細化及び高歩留り化が期待できる。また本発明では、前述したように閾電圧キャンセル期間を、第２スイッチングトランジスタＴ４のオンオフで決定しているため、閾電圧キャンセル期間がパルスの鈍りの影響を大きくは受けずに済み、パネルの大型化及び高精細化が可能になっている。

信号線ＳＬは、映像信号を表す信号電圧Ｖｇｓと、一定のレベルに固定された固定電圧Ｖｓｓとを切換えて供給する。サンプリングトランジスタＴ１は水平走査期間に信号線ＳＬから信号電圧Ｖｓｉｇをサンプリングして画素容量Ｃ１に書き込む一方、第３スイッチングトランジスタＴ２は水平走査期間よりも前で出力電流Ｉｄｓの閾電圧Ｖｔｈに対する依存性を補正するときの準備として、信号線ＳＬから固定電圧ＶｓｓをドライブトランジスタＴ５のソースＳに充電する。この第３スイッチングトランジスタＴ２は、当該走査線ＷＳに割り当てられた水平走査期間に先行する他の走査線に割り当てられた前の水平走査期間で導通し、信号線ＳＬから固定電圧ＶｓｓをドライブトランジスタＴ５のソースＳに充電する。場合によっては、この第３スイッチングトランジスタＴ２は、先行する他の複数の走査線に割り当てられた複数の水平走査期間で繰り返し導通し、信号線ＳＬから固定電圧ＶｓｓをドライブトランジスタＴ５のソースＳに時分割的に充電する様にしても良い。

図１６は、図１５に示した画素回路２の動作説明に供するタイミングチャートである。時間軸Ｊに沿ってサンプリングトランジスタＴ１及びスイッチングトランジスタＴ２，Ｔ３，Ｔ４のオンオフ状態の変化を表してある。また電源ラインＶＬに現れる電源電圧の変化も合わせて表してある。図示する様に、電源電圧はＶｃｃとＶｏｆｓとの間で切換る。また信号線ＳＬから供給される電圧変化も表してある。図示する様に、信号線ＳＬは各水平走査期間内で固定電圧Ｖｓｓと信号電圧Ｖｓｉｇとの間で切換る。加えてドライブトランジスタＴ５のゲートＧ及びソースＳの電位変化も時間軸Ｊに沿って表してある。

このタイミングチャートによれば、時点Ｊ１までの時間と時点Ｊ１０以降の時間が発光期間であり、間の時間Ｊ１−Ｊ１０が非発光期間となっている。この非発光期間Ｊ１−Ｊ１０の中で、特にＪ５−Ｊ６が閾値キャンセル期間である。また時間Ｊ８−Ｊ９が信号書き込み期間である。図示する様に、信号書き込み期間Ｊ８−Ｊ９は当該走査線ＷＳに割り当てられた１水平走査期間Ｊ７−Ｊ９の間で行われる。閾値キャンセル期間Ｊ５−Ｊ６はこの水平走査期間Ｊ７−Ｊ９よりも先行しており、しかも水平走査期間Ｊ７−Ｊ９の時間幅１Ｈよりも長く設定することが可能である。また閾電圧補正動作を実行する閾値キャンセル期間Ｊ５−Ｊ６に先行して、時間Ｊ３−Ｊ４でその準備動作が行われる。この準備動作に必要な固定電圧Ｖｓｓが信号線ＳＬから与えられる。この準備時間Ｊ３−Ｊ４は、当該走査線ＷＳよりも先行する走査線に割り当てられる水平走査期間に対応している。図示の例は準備期間Ｊ３−Ｊ４が１つのみであるが、場合によっては複数の先行する水平走査期間に対応して、複数の準備時間Ｊ３−Ｊ４を用意しても良い。

図１７〜図２３を参照して、図１５に示した本実施形態にかかる画素回路の動作を詳細に説明する。図１７は、時点Ｊ１に至るまでの回路状態を表している。時点Ｊ１まで発光素子ＥＬは発光状態にあり、スイッチングトランジスタＴ４のみがオンした状態である。このときドライブトランジスタＴ５は飽和領域で動作するように設計されている為、発光素子ＥＬに流れる出力電流ＩｄｓはドライブトランジスタＴ５のゲート／ソース間電圧Ｖｇｓに応じて式１に表される値をとる。

図１８は、時間Ｊ１−Ｊ２における回路状態を表しており、発光素子ＥＬは非発光状態に入る。非発光期間では、スイッチングトランジスタＴ４がオフ状態になる。スイッチングトランジスタＴ４をオフすることで、電源電位Ｖｃｃとカソード電位Ｖｃａｔが切り離されるため、電流が流れなくなり、発光素子ＥＬは消光する。このときドライブトランジスタＴ５のソースＳはカソード電圧Ｖｃａｔと発光素子ＥＬの閾電圧Ｖｔｈｅｌの和、つまりＶｃａｔ＋Ｖｔｈｅｌという電位になる。

図１９は、時間Ｊ３−Ｊ４における回路状態を表している。ここでは電源ラインＶＬの電源電圧がＶｃｃからＶｏｆｓに切換ると共に、スイッチングトランジスタＴ３がオン状態になる。さらに信号線ＳＬが固定電圧ＶｓｓとなっているときにスイッチングトランジスタＴ２をオンする。これによりドライブトランジスタＴ５のソースＳをＶｓｓに充電すると共に、ドライブトランジスタＴ５のゲートＧをＶｏｆｓという電位に充電する。信号線ＳＬは各水平走査期間毎に階調に応じた信号電圧Ｖｓｉｇを各画素に供給するため、信号線ＳＬから与えられる固定電圧Ｖｓｓも各水平走査期間内である。このためスイッチングトランジスタＴ２のオン時間Ｊ３−Ｊ４も水平走査期間の時間幅１Ｈ以下となる。一回のスイッチングトランジスタＴ２のオペレーションでドライブトランジスタＴ５のソースＳがＶｓｓに充電できないときは、スイッチングトランジスタＴ２を複数の水平走査期間で複数回オンして、ドライブトランジスタＴ５のソースに時分割的にＶｓｓを充電することが出来る。このとき、Ｖｓｓはカソード電圧Ｖｃａｔと発光素子ＥＬの閾電圧Ｖｔｈｅｌの和よりも小さく設定されているので、発光素子ＥＬは逆バイアス状態となっており、電流は流れない。一方ドライブトランジスタＴ５のゲート／ソース間電圧ＶｇｓはＶｏｆｓ−Ｖｓｓとなるが、この値はドライブトランジスタＴ５の閾電圧Ｖｔｈよりも大きくなるようにＶｏｆｓ及びＶｓｓが予め設定されている。この様に予め画素容量Ｃ１をＶｔｈよりも大きな電圧で充電することにより、閾電圧キャンセル動作の準備が完了する。

図２０は、時間Ｊ５−Ｊ６における回路状態を表している。前述したように時間Ｊ３−Ｊ４でドライブトランジスタＴ５のゲートＧをＶｏｆｓに充電しソースＳをＶｓｓに充電した後、時間Ｊ５−Ｊ６に至ってスッチングトランジスタＴ４をオン状態にする。これまでの準備動作でドライブトランジスタＴ５のゲート／ソース間電圧がドライブトランジスタＴ５の閾電圧Ｖｔｈよりも大きく設定されているので、図示のように電流が流れ、画素容量Ｃ１を充電し始めて閾電圧補正動作を開始する。発光素子ＥＬの等価回路はダイオードＴｅｌと容量Ｃｅｌの並列接続で表されるため、発光素子ＥＬのアノード電圧ＶｅｌがＶｃａｔとＶｔｈｅｌの和よりも低い限り、発光素子ＥＬにはほとんど電流が流れず、ドライブトランジスタＴ５から供給される電流は専ら画素容量Ｃ１と発光素子容量Ｃｅｌを充電するために使われる。換言すると発光素子ＥＬのリーク電流はドライブトランジスタＴ５に流れる電流よりも無視できるほど小さい。容量Ｃ１とＣｅｌの充電に伴ってアノード電圧Ｖｅｌ（即ちドライブトランジスタＴ５のソース電圧）は時間と共に上昇していく。一定時間経過後ドライブトランジスタＴ５のゲート／ソース間電圧はＶｔｈに到達しカットオフする。このＶｔｈは画素容量Ｃ１に書き込まれることになる。このときＶｅｌ＝Ｖｏｆｓ−Ｖｔｈ＜Ｖｃａｔ＋Ｖｔｈｅｌとなっている。

図２１は、画素容量Ｃ１の充電に伴って上昇するドライブトランジスタＴ５のソース電圧の変化をグラフに表したものである。図示する様に、ドライブトランジスタＴ５のソース電圧は時間の経過と共にＶｓｓからＶｏｆｓ−Ｖｔｈに向かって上昇している。本発明ではこの充電時間を十分に確保できるため、画素容量Ｃ１には完全にドライブトランジスタＴ５の閾電圧Ｖｔｈを書き込むことが出来る。

図２２は、時間Ｊ７−Ｊ９における回路状態を表している。時間Ｊ５−Ｊ６で閾電圧キャンセル動作を終了した後、スイッチングトランジスタＴ３及びＴ４をオフ状態にすると共に、電源ラインＶＬをＶｏｆｓからＶｃｃに戻す。スイッチングトランジスタＴ４がオフしているならばＶｃｃはいつ戻しても良い。続いてサンプリングトランジスタＴ１をオン状態として信号電圧ＶｓｉｇをドライブトランジスタＴ５のゲートＧに書き込む。前述したようにサンプリングトランジスタＴ１がオンしている期間（水平走査期間）に、信号線ＳＬの電圧はＶｓｓからＶｓｉｇへと変化する。しかしゲートＧの初期値はＶｏｆｓであり、ゲート電位がＶｏｆｓからＶｓｓに変化しさらにＶｓｉｇと変化しても最終的な変化量はＶｓｉｇ−Ｖｏｆｓである。よってドライブトランジスタＴ５のゲート／ソース間電圧Ｖｇｓは、画素容量Ｃ１、発光素子ＥＬの寄生容量Ｃｅｌ及びドライブトランジスタＴ５の寄生容量Ｃ２によって、前述した式３のように決定される。ここで発光素子容量Ｃｅｌは画素容量Ｃ１及び寄生容量Ｃ２に比べて十分大きいため、ドライブトランジスタＴ５のゲート／ソース間電圧ＶｇｓはほぼＶｓｉｇ＋Ｖｔｈとなる。

図２３は、時点Ｊ１０以降の発光期間における回路状態を表している。時間Ｊ７−Ｊ９で信号電圧の書き込みが終了した後、サンプリングトランジスタＴ１をオフする一方スイッチングトランジスタＴ４をオンして、ドライブトランジスタＴ５のドレイン電圧を電源電圧Ｖｃｃまで上昇させる。ドライブトランジスタＴ５のゲート／ソース間電圧ＶｇｓはＶｓｉｇ＋Ｖｔｈと一定であるので、ドライブトランジスタＴ５は一定電流Ｉｄｓ´´を発光素子ＥＬに流し、アノード電圧Ｖｅｌは発光素子ＥＬにＩｄｓ´´という電流が流れる電圧Ｖｘまで上昇し、発光素子ＥＬは発光する。

本実施形態の画素回路においても発光素子ＥＬは発光時間が長くなると、そのＩ−Ｖ特性は変化してしまう。そのため図２３に示したドライブトランジスタＴ５のソース電位Ｓも変化する。しかしながら、ドライブトランジスタＴ５のゲート／ソース間電圧Ｖｇｓは画素容量Ｃ１によって一定値に保たれているので、発光素子ＥＬに流れる電流Ｉｄｓは変化しない。よって発光素子ＥＬのＩ−Ｖ特性が劣化しても一定電流Ｉｄｓが常に流れ続け、発光素子ＥＬの輝度が変化することはない。また本実施形態では、閾電圧補正期間をスイッチングトランジスタＴ４のオン／オフで決定している。このため閾電圧補正期間がパルスの鈍りを受ける影響が小さいため、大型化及び高精細化が可能になっている。さらに本発明の画素回路は、参考例に示した画素回路のＶｔｈ補正期間が短いという問題も改善している。つまりＶｔｈキャンセル時間はスイッチングトランジスタＴ４のゲートパルス幅で決定されるため、完全にＶｔｈキャンセルがかかるまでＶｔｈキャンセル時間を水平走査期間の時間幅１Ｈを超えて長く取ることが可能であり、黒表示においてもムラのない均一な画質を得ることが出来る。

ところで図１５に示した画素回路２は、電源電圧がパルスで入力されるため、電源ラインＶＬに電源ラインスキャナ９を接続する必要がある。この電源ラインスキャナ９はライトスキャナ４、ドライブスキャナ５、補正用スキャナ７及び第２補正用スキャナ８と同じようにゲートドライバである。電源電圧を各ライン毎にＶｃｃとＶｏｆｓの２値で切換えるため、追加のゲートドライバが必要となり、コストの面で不利が生じる場合がある。図２４は、この点を改善した実施形態を示している。理解を容易にするため、図１５に示した先の実施形態と対応する部分には対応する参照番号を付してある。異なる点は、ドライブトランジスタＴ５のゲートＧが第１スイッチングトランジスタＴ３を介して接続している電源Ｖｏｆｓと、ドライブトランジスタＴ５のドレインＤが第２スッチングトランジスタＴ４を介して接続している電源Ｖｃｃは、別々に配された第１電源ラインＶＬ１及び第２電源ラインＶＬ２を通して異なるレベルの電源電圧を供給していることである。この様に電源ラインをＶｏｆｓとＶｃｃで分けたことにより、先の実施形態のように電源ラインスキャナは不要となる。第１電源ラインＶＬ１は、出力電流Ｉｄｓの閾電圧Ｖｔｈに対する依存性を補正するときに必要なレベルの電源電圧ＶｏｆｓをドライブトランジスタＴ５のゲートＧに供給する。第２電源ラインＶＬ２は、発光素子ＥＬが発光する期間に必要なレベルの電源電圧ＶｃｃをドライブトランジスタＴ５のドレインＤに供給する。

図２５は、図２４に示した画素回路の動作説明に供するタイミングチャートである。理解を容易にするため、先の実施形態のタイミングチャートを示す図１６と対応する部分には対応する参照番号を付してある。異なる点は、電源ラインＶＬ１，ＶＬ２が予め一定電圧Ｖｏｆｓ，Ｖｓｓにそれぞれ固定されていることである。これにより閾電圧キャンセル期間Ｊ５−Ｊ６において、スイッチングトランジスタＴ３がオンして電源電圧ＶｏｆｓをドライブトランジスタＴ５のゲートＧに充電する一方、スイッチングトランジスタＴ４がオンしてドライブトランジスタＴ５のドレインに電源電圧Ｖｃｃを電源ラインＶＬ２から供給していることである。また時点Ｊ１０以降の発光期間においてスイッチングトランジスタＴ４がオンし、電源ラインＶＬ２から電源電圧ＶｃｃをドライブトランジスタＴ５のドレインに供給していることである。

以下図２６〜図３１を参照して図２４に示した画素回路の動作を詳細に説明する。まず、発光素子ＥＬの発光状態は図２６に示すようにスイッチングトランジスタＴ４のみがオンした状態である。この時ドライブトランジスタＴ５は飽和領域で動作するように設計されているため、発光素子ＥＬに流れる電流値はドライブトランジスタＴ５のゲートソース間電圧Ｖｇｓに応じて式１に表される値をとる。

次に非発光期間においてスイッチングトランジスタＴ４をオフする（図２７）。スイッチングトランジスタＴ４をオフすることで電源からカソードまで電流が流れなくなるので発光素子ＥＬは消光する。この時ドライブトランジスタＴ５のソースＳはカソード電圧Ｖｃａｔと発光素子ＥＬの閾値電圧Ｖｔｈｅｌの和、つまりＶｃａｔ＋Ｖｔｈｅｌという電位となる。

次にスイッチングトランジスタＴ３をオンしてドライブトランジスタＴ５のゲート電圧をＶｏｆｓとした後、信号線がＶｓｓとなっている時にスイッチングトランジスタＴ２をオンしてドライブトランジスタＴ５のソースをＶｓｓという電位に充電する（図２８）。信号線は１Ｈ毎に階調に応じた信号電圧を画素に供給するため、信号線から与えられる電圧（Ｖｓｓ）は水平書き込み期間内である。このためスイッチングトランジスタＴ２のオンの時間も水平書き込み期間以下（１Ｈ以下）となる。また、この１回のオペレーションでドライブトランジスタＴ５のソースがＶｓｓに充電できない時はスイッチングトランジスタＴ２を複数回オンしてドライブトランジスタＴ５のソースにＶｓｓを充電することとなる。この時、Ｖｓｓがカソード電圧Ｖｃａｔと発光素子ＥＬの閾値電圧Ｖｔｈｅｌの和よりも小さければ、つまりＶｓｓ≦Ｖｃａｔ＋Ｖｔｈｅｌであれば電流はＶｃｃからＶｓｓに流れるため発光素子ＥＬには流れなくなり消光する。

ドライブトランジスタＴ５のソースをＶｓｓに充電した後、スイッチングトランジスタＴ４をオンとするのであるが、これまでの動作でドライブトランジスタＴ５のゲートソース間電圧がドライブトランジスタＴ５の閾値電圧よりも大きければ、図２９のように電流が流れ、閾値補正動作が開始される。発光素子ＥＬの等価回路は図に示されるようにダイオードと容量で表されるため、Ｖｅｌ≦Ｖｃａｔ＋Ｖｔｈｅｌ（発光素子ＥＬのリーク電流がドライブトランジスタＴ５に流れる電流よりもかなり小さい）である限り、ドライブトランジスタＴ５の電流はＣ１とＣｅｌを充電するために使われる。この時Ｖｅｌは時間と共に上昇して行く。一定時間経過後、ドライブトランジスタＴ５のゲートソース間電圧はＶｔｈという値をとる。この時、Ｖｅｌ＝Ｖｏｆｓ−Ｖｔｈ≦Ｖｃａｔ＋Ｖｔｈｅｌとなっている。

閾値キャンセル動作終了後スイッチングトランジスタＴ４、スイッチングトランジスタＴ３をオフとする。次にサンプリングトランジスタＴ１をオンとして信号電圧をドライブトランジスタＴ５のゲートに書き込む（図３０）。前述のようにサンプリングトランジスタＴ１がオンしているとき信号線の電圧はＶｓｓからＶｓｉｇへと変化する。しかし、ゲートの初期値はＶｏｆｓであり、ゲート電位がＶｏｆｓ→Ｖｓｓ→Ｖｓｉｇと変化しても最終的な変化量はＶｓｉｇ−ＶｏｆｓであるのでドライブトランジスタＴ５のゲートソース間電圧はＣ１、発光素子ＥＬの寄生容量Ｃｅｌ、ドライブトランジスタＴ５の寄生容量Ｃ２によって前述の式３のように決定される。しかし、ＣｅｌはＣ１、Ｃ２に比べて大きいために上記ドライブトランジスタＴ５のゲートソース間電圧はほぼＶｓｉｇ＋Ｖｔｈとなる。

書き込みが終了した後にサンプリングトランジスタＴ１をオフ、スイッチングトランジスタＴ４をオンとしてドライブトランジスタのドレイン電圧を電源電圧まで上昇させる。ドライブトランジスタＴ５のゲートソース間電圧は一定であるのでドライブトランジスタＴ５は一定電流Ｉｄｓ’’を発光素子ＥＬに流し、Ｖｅｌは発光素子ＥＬにＩｄｓ’’という電流が流れる電圧Ｖｘまで上昇し、発光素子ＥＬは発光する（図３１）。本回路においても発光素子ＥＬは発光時間が長くなるとそのＩ−Ｖ特性は変化してしまう。そのため図中Ｓ点の電位も変化する。しかしながら、ドライブトランジスタＴ５のゲートソース間電圧は一定値に保たれているので発光素子ＥＬに流れる電流は変化しない。よって発光素子ＥＬのＩ−Ｖ特性が劣化しても、一定電流Ｉｄｓが常に流れ続け、発光素子ＥＬの輝度が変化することはない。また、本発明においては閾値補正期間をスイッチングトランジスタＴ４のオン／オフで決定している。このため閾値補正期間がパルスのなまりを受ける影響が小さいため、大型化、高精細化が可能となっている。さらに、本発明ではＶｔｈキャンセル時間をスイッチングトランジスタＴ４のパルス幅で決定しているため、完全にＶｔｈキャンセルがかかるまでＶｔｈキャンセル時間を1Ｈ以上長く取ることが可能であり、黒表示においてもムラのない均一な画質を得ることができる。なおかつ、本実施形態は先の実施形態の問題点も解決している。つまり、電源は固定電源であるので、電源ラインにゲートドライバを使用する必要がない。よって低コスト化が可能となっている。

加えて本実施形態の画素回路はＲＧＢ３画素当り４本のゲートラインと９本の電源ラインから構成されている為、画素に対して電源ライン及びゲートラインの占める割合を小さくすることが出来、高精彩化及び高歩留り化が期待できる。

表示装置の一般的な構成を示すブロック図である。 従来の画素回路の一例を示す回路図である。 発光素子のＩ−Ｖ特性を示すグラフである。 従来の画素回路の他の例を示す回路図である。 本発明の元になった画素回路の参考例を示す回路図である。 図５に示した画素回路の動作説明に供するタイミングチャートである。 参考例にかかる画素回路の動作説明に供する回路図である。 同じく参考例の動作説明に供する回路図である。 同じく参考例の動作説明に供する回路図である。 同じく参考例の動作説明に供する回路図である。 同じく参考例の動作説明に供する回路図である。 参考例の動作説明に供するグラフである。 同じく参考例の動作説明に供する回路図である。 同じく参考例の動作説明に供する回路図である。 本発明にかかる画素回路の実施形態を示す回路図である。 図１５に示した画素回路の動作説明に供するタイミングチャートである。 図１７に示した実施形態の動作説明に供する回路図である。 同じく実施形態の動作説明に供する回路図である。 同じく実施形態の動作説明に供する回路図である。 同じく実施形態の動作説明に供する回路図である。 同じく実施形態の動作説明に供するグラフである。 同じく実施形態の動作説明に供する回路図である。 同じく実施形態の動作説明に供する回路図である。 本発明にかかる画素回路の他の実施形態を示す回路図である。 図２４に示した画素回路の動作説明に供するタイミングチャートである。 図２４に示した実施形態の動作説明に供する回路図である。 同じく実施形態の動作説明に供する回路図である。 同じく実施形態の動作説明に供する回路図である。 同じく実施形態の動作説明に供する回路図である。 同じく実施形態の動作説明に供する回路図である。 同じく実施形態の動作説明に供する回路図である。

符号の説明

１・・・画素アレイ、２・・・画素回路、３・・・水平セレクタ、４・・・ライトスキャナ、５・・・ドライブスキャナ、７・・・補正用スキャナ、８・・・第２補正用スキャナ、９・・・電源ラインスキャナ、Ｔ１・・・サンプリングトランジスタ、Ｔ２・・・第３スイッチングトランジスタ、Ｔ３・・・第１スイッチングトランジスタ、Ｔ４・・・第２スイッチングトランジスタ、Ｔ５・・・ドライブトランジスタ、Ｃ１・・・画素容量、ＥＬ・・・発光素子

Claims (12)

1. 信号線と所要数の走査線が交差する部分に配され、発光素子とこれを駆動するドライブトランジスタとを含む画素回路であって、
   該ドライブトランジスタのゲートとソース間に画素容量が接続され、該ドライブトランジスタのソースと所定のカソード電位間に該発光素子が接続され、該ドライブトランジスタのゲートと信号線との間にサンプリングトランジスタが接続され、該ドライブトランジスタのゲートと電源との間に第１スイッチングトランジスタが接続され、該ドライブトランジスタのドレインと電源との間に第２スイッチングトランジスタが接続され、該ドライブトランジスタのソースと信号線との間に第３スイッチングトランジスタが接続されており、
   前記サンプリングトランジスタは、水平走査期間に導通して該信号線から供給された映像信号を該画素容量にサンプリングし、
   前記画素容量は、該サンプリングされた映像信号に応じて該ドライブトランジスタのゲートに入力電圧を印加し、
   前記ドライブトランジスタは、該入力電圧に応じた出力電流を該発光素子に供給し、該出力電流は該ドライブトランジスタの閾電圧に対して依存性を有し、
   前記発光素子は、該ドライブトランジスタから供給された出力電流により該映像信号に応じた輝度で発光し、
   前記第１、第２及び第３スイッチングトランジスタは、該映像信号が該画素容量にサンプリングされる前に動作し、該ドライブトランジスタの閾電圧を検出して該画素容量に書き込み、以って該出力電流の閾電圧に対する依存性を補正することを特徴とする画素回路。
2. 前記第３スイッチングトランジスタがオフした後前記第１スイッチングトランジスタがオンしている状態で、前記第２スイッチトランジスタをオンオフ制御して、該ドライブトランジスタの閾電圧を検出しこれを該画素容量に書き込み、以って出力電流の該閾電圧に対する依存性を補正することを特徴とする請求項１記載の画素回路。
3. 前記第２スイッチングトランジスタがオンしている時間幅は、該水平走査期間の時間幅よりも長く設定されていることを特徴とする請求項２記載の画素回路。
4. 該ドライブトランジスタのゲートが第１スイッチングトランジスタを介して接続している電源と、該ドライブトランジスタのドレインが第２スイッチングトランジスタを介して接続している電源は、共通の電源ラインを通して電源電圧を供給することを特徴とする請求項１記載の画素回路。
5. 前記共通の電源ラインは走査線と並行に配され、走査線と同様に走査されて時分割的に異なるレベルの電源電圧を供給することを特徴とする請求項４記載の画素回路。
6. 前記電源電圧は、該発光素子が発光する期間に該ドライブトランジスタのドレインに供給される第１のレベルと、出力電流の閾電圧に対する依存性を補正する時に該ドライブトランジスタのゲートに与えられる第２のレベルとの間で切り替わることを特徴とする請求項５記載の画素回路。
7. 該ドライブトランジスタのゲートが第１スイッチングトランジスタを介して接続している電源と、該ドライブトランジスタのドレインが第２スイッチングトランジスタを介して接続している電源は、別々に配された第１電源ライン及び第２電源ラインを通して異なるレベルの電源電圧を供給することを特徴とする請求項１記載の画素回路。
8. 前記第１電源ラインは、出力電流の閾電圧に対する依存性を補正する時に必要なレベルの電源電圧を該ドライブトランジスタのゲートに供給し、前記第２電源ラインは、該発光素子が発光する期間に必要なレベルの電源電圧を該ドライブトランジスタのドレインに供給することを特徴とする請求項７記載の画素回路。
9. 前記信号線は、映像信号を表す信号電圧と、一定のレベルに固定された固定電圧とを切り替えて供給することを特徴とする請求項１記載の画素回路。
10. 前記サンプリングトランジスタは該水平走査期間に信号線から該信号電圧をサンプリングして画素容量に書き込む一方、
    前記第３スイッチングトランジスタは、該水平走査期間よりも前で出力電流の閾電圧に対する依存性を補正する時の準備として、信号線から該固定電圧を該ドライブトランジスタのソースに充電することを特徴とする請求項９記載の画素回路。
11. 前記第３スイッチングトランジスタは、当該走査線に割り当てられた水平走査期間に先行する他の走査線に割り当てられた前の水平走査期間で導通し、信号線から該固定電圧を該ドライブトランジスタのソースに充電することを特徴とする請求項１０記載の画素回路。
12. 前記第３トランジスタは、先行する他の複数の走査線に割り当てられた複数の水平走査期間で繰り返し導通し、信号線から該固定電圧を該ドライブトランジスタのソースに充電することを特徴とする請求項１１記載の画素回路。
    

Images