JP2009271320A - Ｅｌ表示パネル、電子機器及びｅｌ表示パネルの駆動方法 - Google Patents
Ｅｌ表示パネル、電子機器及びｅｌ表示パネルの駆動方法 Download PDFInfo
- Publication number
- JP2009271320A JP2009271320A JP2008121741A JP2008121741A JP2009271320A JP 2009271320 A JP2009271320 A JP 2009271320A JP 2008121741 A JP2008121741 A JP 2008121741A JP 2008121741 A JP2008121741 A JP 2008121741A JP 2009271320 A JP2009271320 A JP 2009271320A
- Authority
- JP
- Japan
- Prior art keywords
- potential
- power supply
- display panel
- light emission
- period
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 31
- 239000011159 matrix material Substances 0.000 claims abstract description 12
- 238000012937 correction Methods 0.000 claims description 86
- 238000002360 preparation method Methods 0.000 claims description 20
- 230000008033 biological extinction Effects 0.000 claims description 6
- 230000008878 coupling Effects 0.000 claims description 6
- 238000010168 coupling process Methods 0.000 claims description 6
- 238000005859 coupling reaction Methods 0.000 claims description 6
- 230000009467 reduction Effects 0.000 abstract description 5
- 239000003990 capacitor Substances 0.000 description 22
- 238000003860 storage Methods 0.000 description 17
- 238000005070 sampling Methods 0.000 description 16
- 241000750042 Vini Species 0.000 description 13
- 239000010409 thin film Substances 0.000 description 12
- 230000008859 change Effects 0.000 description 9
- 230000003071 parasitic effect Effects 0.000 description 6
- 101150010989 VCATH gene Proteins 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- 230000007704 transition Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000003384 imaging method Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 230000036962 time dependent Effects 0.000 description 3
- 230000001413 cellular effect Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000012538 light obscuration Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 238000013459 approach Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
- G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/04—Structural and physical details of display devices
- G09G2300/0421—Structural details of the set of electrodes
- G09G2300/0426—Layout of electrodes and connections
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/04—Structural and physical details of display devices
- G09G2300/0421—Structural details of the set of electrodes
- G09G2300/043—Compensation electrodes or other additional electrodes in matrix displays related to distortions or compensation signals, e.g. for modifying TFT threshold voltage in column driver
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
- G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
- G09G2300/0866—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes by means of changes in the pixel supply voltage
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/04—Maintaining the quality of display appearance
- G09G2320/043—Preventing or counteracting the effects of ageing
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/02—Details of power systems and of start or stop of display operation
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of El Displays (AREA)
- Electroluminescent Light Sources (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
【課題】低コスト化と画質品質とが両立するＥＬ表示デバイスを実現する。
【解決手段】各画素領域のＥＬ発光素子に電流を供給する電源線が２値の電位でアクティブマトリクス駆動されるＥＬ表示パネルとして、水平ラインに沿って延びる電源線が連続複数行単位で電気的に結合される配線構造を有するものを提案する。この回路構成の場合、複数本の電源線で２値駆動信号を共通化できる。このため、駆動回路の出力段数を、１水平ライン単位で電源線を駆動する場合に必要な出力段数の数分の１に減少できる。
【選択図】図１８
【解決手段】各画素領域のＥＬ発光素子に電流を供給する電源線が２値の電位でアクティブマトリクス駆動されるＥＬ表示パネルとして、水平ラインに沿って延びる電源線が連続複数行単位で電気的に結合される配線構造を有するものを提案する。この回路構成の場合、複数本の電源線で２値駆動信号を共通化できる。このため、駆動回路の出力段数を、１水平ライン単位で電源線を駆動する場合に必要な出力段数の数分の１に減少できる。
【選択図】図１８
Description
この明細書で説明する発明は、アクティブマトリクス駆動方式で駆動制御されるＥＬ表示パネルの駆動技術に関する。なお、この明細書で提案する発明は、ＥＬ表示パネルの駆動方法及びＥＬ表示パネルを搭載する電子機器としての側面も有する。
図１に、アクティブマトリクス駆動型の有機ＥＬパネルに一般的な回路ブロック構成を示す。図１に示すように、有機ＥＬパネル１は、画素アレイ部３と、その駆動回路であるライトスキャンドライバ５及び水平セレクタ７で構成される。なお、画素アレイ部３には、走査線ＤＴＬとライトスキャン線ＷＳＬの各交点に画素回路が配置される。
ところで、有機ＥＬ素子は電流発光素子である。このため、有機ＥＬパネルでは、各画素に対応する有機ＥＬ素子に流れる電流量の制御により階調を制御する駆動方式が採用される。図２に、この種の画素回路のうち最も単純な回路構成の一つを示す。この画素回路は、サンプリングトランジスタＴ１、駆動トランジスタＴ２及び保持容量Ｃｓで構成される。
なお、サンプリングトランジスタＴ１は、対応画素の階調に対応する信号電圧Ｖsig
の保持容量Ｃｓへの書き込みを制御する薄膜トランジスタである。また、駆動トランジスタＴ２は、保持容量Ｃｓに保持された信号電圧Ｖsig に応じて定まるゲート・ソース間電圧Ｖｇｓに基づいて駆動電流Ｉｄｓを有機ＥＬ素子ＯＬＥＤに供給する薄膜トランジスタである。図２の場合、サンプリングトランジスタＴ１は、Ｎチャネル型薄膜トランジスタで構成され、駆動トランジスタＴ２は、Ｐチャネル型薄膜トランジスタで構成される。
の保持容量Ｃｓへの書き込みを制御する薄膜トランジスタである。また、駆動トランジスタＴ２は、保持容量Ｃｓに保持された信号電圧Ｖsig に応じて定まるゲート・ソース間電圧Ｖｇｓに基づいて駆動電流Ｉｄｓを有機ＥＬ素子ＯＬＥＤに供給する薄膜トランジスタである。図２の場合、サンプリングトランジスタＴ１は、Ｎチャネル型薄膜トランジスタで構成され、駆動トランジスタＴ２は、Ｐチャネル型薄膜トランジスタで構成される。
図２の場合、駆動トランジスタＴ２のソース電極は、電源電位Ｖccが固定的に印加されている電源線に接続され、常に飽和領域で動作する。すなわち、駆動トランジスタＴ２は、信号電圧Ｖsig に応じた大きさの駆動電流を有機ＥＬ素子ＯＬＥＤに供給する定電流源として動作する。この際、駆動電流Ｉｄｓは次式で与えられる。
Ｉｄｓ＝ｋ・μ・（Ｖｇｓ−Ｖｔｈ）2／２
Ｉｄｓ＝ｋ・μ・（Ｖｇｓ−Ｖｔｈ）2／２
因みに、μは、駆動トランジスタＴ２の多数キャリアの移動度である。また、Ｖｔｈは、駆動トランジスタＴ２の閾値電圧である。また、ｋは、（Ｗ／Ｌ）・Ｃoxで与えられる係数である。ここで、Ｗはゲート幅、Ｌはゲート長、Ｃoxは単位面積当たりのゲート容量である。
なお、この構成の画素回路の場合、図３に示す有機ＥＬ素子のＩ−Ｖ特性の経時変化に伴って、駆動トランジスタＴ２のドレイン電圧が変化する特性があることが知られている。しかし、ゲート・ソース間電圧Ｖｇｓは一定に保たれるので、有機ＥＬ素子に供給される電流量には変化が無く、発光輝度を一定に保つことができる。
以下に、アクティブマトリクス駆動方式を採用する有機ＥＬパネルディスプレイに関する文献を例示する。
特開２００３−２５５８５６号公報
特開２００３−２７１０９５号公報
特開２００４−１３３２４０号公報
特開２００４−０２９７９１号公報
特開２００４−０９３６８２号公報
ところで、薄膜プロセスの種類によっては図２に示す回路構成を採用できない場合がある。すなわち、現在の薄膜プロセスでは、Ｐチャネル型の薄膜トランジスタを採用できない場合がある。このような場合、駆動トランジスタＴ２をＮチャネル型薄膜トランジスタに置き換えることになる。
図４に、この種の画素回路の構成を示す。この場合、駆動トランジスタＴ２のソース電極は有機ＥＬ素子ＯＬＥＤの陽極（アノード）端子に接続されることになる。ただし、この画素回路の場合には、有機ＥＬ素子のＩ−Ｖ特性の経時変化に伴ってゲート・ソース間電圧Ｖgsが変動する問題がある。このゲート・ソース間電圧Ｖgsの変動は、駆動電流量を変化させ、発光輝度を変化させてしまう。
この他、各画素回路を構成する駆動トランジスタＴ２の閾値及び移動度は、画素毎に異なっている。この駆動トランジスタＴ２の閾値や移動度の違いは、駆動電流値のバラツキとなって出現し、発光輝度が画素毎に変化する。
従って、図４に示す画素回路を採用する場合には、経時変化によらず安定した発光特性の得られる駆動方法の確立が求められている。同時に、製造コストが安価なＥＬ表示パネルの実現が求められる。
そこで、発明者らは、アクティブマトリクス駆動方式に対応した画素構造及び配線構造を有し、かつ、各画素領域のＥＬ発光素子に電流を供給する電源線が２値以上の電位で駆動されるＥＬ表示パネルとして、水平ラインに沿って延びる電源線が連続複数行単位で電気的に結合される配線構造を有するものを提案する。
この回路構成の場合、複数本の電源線で２値駆動信号を共通化できる。このため、駆動回路の出力段数を、１水平ライン単位で電源線を駆動する場合に必要な出力段数の数分の１に減少できる。出力段数の低減は、駆動回路の回路規模の低減と駆動周波数の低減とを実現できることになり、駆動回路として安価な駆動回路を採用することができる。
なお、このＥＬ表示パネルは、発光期間と非発光期間で構成される１回の発光サイクルのうち、非発光期間中の電源電位が消灯電位から初めて発光電位に立ち上がってから、結合単位の最終段に位置する水平ラインの発光が開始されるまでの間に、互いに結合された複数行の電源線の電位を、少なくとも１回は前記消灯電位に立ち下げる電源線駆動回路を有することが望ましい。因みに、発光サイクルは、１水平走査期間であることが望ましい。
また、画素領域のＥＬ発光素子に供給する電流量を制御する駆動トランジスタのゲート電極には、結合単位であるいずれかの水平ラインが非発光期間である間に、少なくとも信号電位、駆動トランジスタの閾値補正用の基準電位、初期電圧保持電位の３値が供給されることが望ましい。
この場合において、初期電圧保持電位は、閾値補正用の基準電位により低い値で与えられるのと同時に、消灯電位との電位差が駆動トランジスタの閾値電圧以下になるように設定されることが望ましい。
また、信号線に印加される３値電位のうち初期電圧保持電位は、結合された全ての水平ラインに共通する閾値補正準備期間の少なくとも最後のタイミングに供給されることが望ましい。
また、閾値補正動作が複数回の水平走査期間に分割して実行される場合には、少なくとも信号電位の書き込み動作の直前に行う閾値補正動作を除く全ての実行回で、各画素領域のＥＬ発光素子に供給する電流量を制御する駆動トランジスタのゲート電極に初期電圧保持電位が印加されることが望ましい。
また、前述した電源駆動回路は、結合単位の先頭段の発光期間開始から最終段の発光期間の終了までの間に、互いに結合された行数−１回分の消灯電位への立ち下げ期間を設けることが望ましい。
また、この回路構成のＥＬ表示パネルでは、発光期間と非発光期間で構成される１回の発光サイクルのうち、結合単位の先頭段に位置する水平ラインの閾値補正期間の開始から、結合単位の最終段に位置する水平ラインの閾値補正期間の終了までの間に、互いに結合された複数行の電源線の電位を、少なくとも１回は消灯電位に立ち下げる電源線駆動回路を有することが望ましい。
また、発明者らは、前述した構成のＥＬ表示パネルを搭載した電子機器を提案する。
ここで、電子機器は、前述した構成のＥＬ表示パネルと、システム全体の動作を制御するシステム制御部と、システム制御部に対する操作入力を受け付ける操作入力部とで構成する。
ここで、電子機器は、前述した構成のＥＬ表示パネルと、システム全体の動作を制御するシステム制御部と、システム制御部に対する操作入力を受け付ける操作入力部とで構成する。
発明者らの提案する発明では、各画素領域のＥＬ発光素子に電流を供給する電源線を、連続する複数行単位で２値以上の電位で駆動できるので、駆動回路の出力段数を、１水平ライン単位で電源線を駆動する場合に必要な出力段数の数分の１に減少できる。すなわち、駆動回路として安価な駆動回路を採用でき、ＥＬ表示パネルの低価格化を実現できる。
以下、発明を、アクティブマトリクス駆動型の有機ＥＬパネルについて説明する。
なお、本明細書で特に図示又は記載されない部分には、当該技術分野の周知又は公知技術を適用する。また以下に説明する形態例は、発明の一つの形態例であって、これらに限定されるものではない。
なお、本明細書で特に図示又は記載されない部分には、当該技術分野の周知又は公知技術を適用する。また以下に説明する形態例は、発明の一つの形態例であって、これらに限定されるものではない。
（Ａ）外観構成
なお、この明細書では、画素アレイ部と駆動回路とを同じ半導体プロセスを用いて同じ基板上に形成した表示パネルだけでなく、例えば特定用途向けＩＣとして製造された駆動回路を画素アレイ部の形成された基板上に実装したものも有機ＥＬパネルと呼ぶ。
なお、この明細書では、画素アレイ部と駆動回路とを同じ半導体プロセスを用いて同じ基板上に形成した表示パネルだけでなく、例えば特定用途向けＩＣとして製造された駆動回路を画素アレイ部の形成された基板上に実装したものも有機ＥＬパネルと呼ぶ。
図５に、有機ＥＬパネルの外観構成例を示す。有機ＥＬパネル１１は、支持基板１３のうち画素アレイ部の形成領域に対向部１５を貼り合わせた構造を有している。
対向部１５は、ガラスその他の透明部材を基材とし、その表面には保護膜等が配置される。なお、有機ＥＬパネルモジュール１１には、外部から支持基板１３に信号等を入出力するためのＦＰＣ（フレキシブルプリントサーキット）１７が配置される。
（Ｂ）形態例１
（Ｂ−１）システム構成
以下では、駆動トランジスタＴ２の特性バラツキを防ぎ、かつ画素回路を構成する素子数が少なく済む有機ＥＬパネル１１のシステム構成例を示す。
図６は、有機ＥＬパネル１１のシステム構成例である。図６に示す有機ＥＬパネル１１は、画素アレイ部２１と、その駆動回路であるライトキャンドライバ２３、電源線スキャンドライバ２５、水平セレクタ２７、タイミングジェネレータ２９で構成される。
（Ｂ−１）システム構成
以下では、駆動トランジスタＴ２の特性バラツキを防ぎ、かつ画素回路を構成する素子数が少なく済む有機ＥＬパネル１１のシステム構成例を示す。
図６は、有機ＥＬパネル１１のシステム構成例である。図６に示す有機ＥＬパネル１１は、画素アレイ部２１と、その駆動回路であるライトキャンドライバ２３、電源線スキャンドライバ２５、水平セレクタ２７、タイミングジェネレータ２９で構成される。
画素アレイ部２１には、信号線ＤＴＬとライトスキャン線ＷＳＬとの各交点位置にサブ画素を配置したマトリクス構造を有している。因みに、サブ画素は１画素を構成する画素構造の最小単位である。一般に、ホワイトユニットとしての１画素は有機ＥＬ材料の異なる３つのサブ画素（Ｒ、Ｇ、Ｂ）で構成される。
図７に、サブ画素に対応する画素回路と各駆動回路との接続関係を示す。また図８に、形態例１で提案する画素回路の内部構成を示す。図８に示す画素回路は、２つのＮチャネル型の薄膜トランジスタＴ１、Ｔ２と１つの保持容量Ｃｓとで構成される。
この回路構成の場合も、ライトスキャンドライバ２３は、ライトスキャン線ＷＳＬを通じてサンプリングトランジスタＴ１を開閉制御し、信号線電位の保持容量Ｃｓへの書き込みを制御するのに用いられる。因みに、ライトスキャンドライバ２３は、垂直解像度数分の出力段数を有するシフトレジスタで構成される。
電源線スキャンドライバ２５は、電源線ＤＳＬを通じて駆動トランジスタＴ２の一方の主電極に接続される電源線ＤＳＬを２値的に制御し、他の駆動回路との連動動作により画素回路内の動作内容を制御するのに用いられる。ここでの動作には、有機ＥＬ素子の発光・非発光だけでなく、特性バラツキの補正動作も含まれる。この形態例の場合、特性バラツキの補正は、駆動トランジスタＴ２の閾値のバラツキや移動度のバラツキに基づくユニフォーマティの劣化の補正を意味する。
水平セレクタ２７は、信号線ＤＴＬに画素データＤinに応じた信号電位Ｖsig 又は閾値補正用のオフセット電圧Ｖofs を印加するのに用いられる。水平セレクタ２７は、水平解像度数分の出力段数を有するシフトレジスタと、各出力段に対応するラッチ回路と、Ｄ／Ａ変換回路とで構成される。
タイミングジェネレータ２９は、ライトスキャン線ＷＳＬ、電源線ＤＳＬ、信号線ＤＴＬの駆動に必要なタイミングパルスを生成する回路デバイスである。
タイミングジェネレータ２９は、ライトスキャン線ＷＳＬ、電源線ＤＳＬ、信号線ＤＴＬの駆動に必要なタイミングパルスを生成する回路デバイスである。
（Ｂ−２）駆動動作例
図９に、図８に示す画素回路の駆動動作例を示す。因みに図９では、電源線ＤＳＬに印加する２種類の電源電位のうち高電位（発光電位）の方をＶccで表し、低電位（非発光電位）の方をＶssで表す。
図９に、図８に示す画素回路の駆動動作例を示す。因みに図９では、電源線ＤＳＬに印加する２種類の電源電位のうち高電位（発光電位）の方をＶccで表し、低電位（非発光電位）の方をＶssで表す。
まず、発光状態における画素回路内の動作状態を図１０に示す。このとき、サンプリングトランジスタＴ１はオフ状態である。一方、駆動トランジスタＴ２は飽和領域で動作し、ゲート・ソース間電圧Ｖｇｓに応じて定まる電流Ｉｄｓが流れる（図９（ｔ１））。
次に、非発光状態の動作状態を説明する。このとき、電源線ＤＳＬの電位が高電位Ｖccから低電位Ｖssに切り換わる（図９（ｔ２））。この際、低電位Ｖssが有機ＥＬ素子の閾値Ｖthelとカソード電位Ｖcathとの和より小さいとき、つまりＶss＜Ｖthel＋Ｖcathであれば有機ＥＬ素子は消灯する。
なお、駆動トランジスタＴ２のソース電位Ｖｓは電源線ＤＳＬの電位と同じになる。すなわち、有機ＥＬ素子のアノード電極は低電位Ｖssに充電される。図１１に、画素回路内の動作状態を示す。図１１に破線で示すように、この際、保持容量Ｃｓに保持されていた電荷は電源線ＤＳＬへ引き出される。
この後、信号線ＤＴＬの電位が閾値補正用のオフセット電位Ｖofs に遷移した状態で、ライトスキャン線ＷＳＬが高電位に変化すると、オン動作したサンプリングトランジスタＴ１を通じて駆動トランジスタＴ２のゲート電位がオフセット電位Ｖofs に変化する（図９（ｔ３））。
図１２に、この場合における画素回路内の動作状態を示す。この際、駆動トランジスタＴ２のゲート・ソース間電圧ＶｇｓはＶofs −Ｖssで与えられる。この電圧は、駆動トランジスタＴ２の閾値電圧Ｖthよりも大きくなるように設定される。Ｖofs −Ｖss＞Ｖthを満たさなければ閾値補正動作を実行できないためである。
次に、電源線ＤＳＬの電源電位が再び高電位Ｖccに切り換えられる（図９（ｔ４））。電源線ＤＳＬの電源電位が高電位Ｖccに変化することで、有機ＥＬ素子ＯＬＥＤのアノード電位が駆動トランジスタＴ２のソース電位Ｖｓとなる。
図１３では、有機ＥＬ素子ＯＬＥＤを等価回路で示す。すなわち、ダイオードと寄生容量Ｃelで示す。このとき、Ｖel≦Ｖcat ＋Ｖthelの関係を満たす限り（ただし、有機ＥＬ素子のリーク電流は駆動トランジスタＴ２に流れる駆動電流Ｉｄｓよりかなり小さいと考える。）、駆動トランジスタＴ２に流れる駆動電流Ｉｄｓは、保持容量Ｃｓと寄生容量Ｃelを充電するのに使用される。
結果的に、有機ＥＬ素子ＯＬＥＤのアノード電位Ｖelは、図１４に示すように、時間の経過と共に上昇する。すなわち、駆動トランジスタＴ２のゲート電位はオフセット電位Ｖofs に固定した状態のまま、駆動トランジスタＴ２のソース電位Ｖｓが上昇を開始する。この動作が閾値補正動作である。
やがて、駆動トランジスタＴ２のゲート・ソース間電圧Ｖｇｓは閾値電圧Ｖthに収束する。このとき、Ｖel＝Ｖofs −Ｖth≦Ｖcat ＋Ｖthelを満たしている。
閾値補正期間が終了すると、サンプリングトランジスタＴ１が再びオフ制御される（図９（ｔ５））。
閾値補正期間が終了すると、サンプリングトランジスタＴ１が再びオフ制御される（図９（ｔ５））。
この後、信号線ＤＴＬの電位が信号電位Ｖsig に遷移するのに必要なタイミング以降に、サンプリングトランジスタＴ１は再びオン状態に制御される（図９（ｔ６））。図１５に、この場合における画素回路内の動作状態を示す。信号電位Ｖsig は、対応画素の階調値に応じて与えられる電位である。
この際、駆動トランジスタＴ２のゲート電位Ｖｇは、信号電位Ｖsig に遷移する。一方、駆動トランジスタＴ２のソース電位Ｖｓは、電源線ＤＳＬから保持容量Ｃｓへと流れ込む電流により時間と共に上昇する。
この際、駆動トランジスタＴ２のゲート電位Ｖｇは、信号電位Ｖsig に遷移する。一方、駆動トランジスタＴ２のソース電位Ｖｓは、電源線ＤＳＬから保持容量Ｃｓへと流れ込む電流により時間と共に上昇する。
この時、駆動トランジスタＴ２のソース電位Ｖｓが有機ＥＬ素子の閾値電圧Ｖthelとカソード電圧Ｖcat の和を越えなければ（有機ＥＬ素子のリーク電流が駆動トランジスタＴ２に流れる電流よりもかなり小さければ）、駆動トランジスタＴ２により供給される駆動電流Ｉｄｓは、保持容量Ｃｓと寄生容量Ｃelを充電するのに使用される。
なお、駆動トランジスタＴ２の閾値補正動作は既に完了しているので、駆動トランジスタＴ２が流す駆動電流Ｉｄｓは、駆動トランジスタＴ２の移動度μを反映した値になる。具体的には、移動度μが大きい駆動トランジスタほど大きな駆動電流Ｉｄｓが流れ、ソース電位Ｖｓの上昇も早くなる。逆に移動度μが小さい駆動トランジスタほど小さな駆動電流Ｉｄｓが流れ、ソース電位Ｖｓの上昇は遅くなる（図１６）。
結果的に、保持容量Ｃｓの保持電圧は、駆動トランジスタＴ２の移動度μに応じて補正される。すなわち、駆動トランジスタＴ２のゲート・ソース間電圧Ｖｇｓは、移動度μを補正した電圧へと変化する（図９（ｔ７））。
最後に、サンプリングトランジスタＴ1がオフ制御されて信号電位の書き込みが終了すると、有機ＥＬ素子ＯＬＥＤの発光期間が開始させる（図９（ｔ８））。図１７に、この場合における画素回路内の動作状態を示す。なお、駆動トランジスタＴ２のゲート・ソース間電圧Ｖｇｓは一定である。従って、駆動トランジスタＴ２は一定の電流Ｉｄｓ’を有機ＥＬ素子に供給する。
これに伴い、有機ＥＬ素子のアノード電位Ｖelは、有機ＥＬ素子に電流Ｉｄｓ’を流す電位Ｖx まで上昇する。これにより、有機ＥＬ素子による発光が開始される。
ところで、この形態例で提案する駆動回路の場合も、発光時間が長くなると、有機ＥＬ素子ＯＬＥＤのＩ−Ｖ特性が変化する。
ところで、この形態例で提案する駆動回路の場合も、発光時間が長くなると、有機ＥＬ素子ＯＬＥＤのＩ−Ｖ特性が変化する。
すなわち、駆動トランジスタＴ２のソース電位Ｖｓも変化する。しかし、駆動トランジスタＴ２のゲート・ソース間電圧Ｖｇｓは、保持容量Ｃｓにより一定に保たれるので有機ＥＬ素子ＯＬＥＤに流れる電流量は変化せずに済む。このように、この形態例で提案する画素回路と駆動方式を採用すれば、有機ＥＬ素子ＯＬＥＤのＩ−Ｖ特性の変化にかかわらず、信号電位Ｖsig に応じた駆動電流Ｉｄｓを常に流し続けることができる。これにより、有機ＥＬ素子ＯＬＥＤの発光輝度を信号電位Ｖsig に応じた輝度に保ち続けることができる。
（Ｂ−３）まとめ
以上の通り、この形態例で説明した画素回路と駆動方式の採用により、駆動トランジスタＴ２をＮチャネル型薄膜トランジスタで構成する場合にも、画素毎に輝度バラツキのない有機ＥＬパネルを実現することができる。
以上の通り、この形態例で説明した画素回路と駆動方式の採用により、駆動トランジスタＴ２をＮチャネル型薄膜トランジスタで構成する場合にも、画素毎に輝度バラツキのない有機ＥＬパネルを実現することができる。
（Ｃ）形態例２
（Ｃ−１）システム構成
（ａ）配線構造
この形態例では、有機ＥＬパネルの製造コストの低価格化を実現するための配線構造と駆動技術について説明する。
（Ｃ−１）システム構成
（ａ）配線構造
この形態例では、有機ＥＬパネルの製造コストの低価格化を実現するための配線構造と駆動技術について説明する。
図１８（Ｂ）に、この形態例２に係る画素アレイ部で採用する電源線ＤＳＬの配線構造３１を示す。因みに、図１８（Ａ）は、形態例１に係る画素アレイ部２１で採用した電源線ＤＳＬの配線構造である。
いずれの配線構造も、１つの水平ラインに１本の電源線ＤＳＬが配置されている。
ただし、図１８（Ａ）の配線構造を有する有機ＥＬパネルの場合には、電源線ＤＳＬの１本１本を個別に駆動する必要がある。すなわち、垂直解像度数分の段数を有するシフトレジスタを電源線スキャンドライバ２５として使用する必要がある。
ただし、図１８（Ａ）の配線構造を有する有機ＥＬパネルの場合には、電源線ＤＳＬの１本１本を個別に駆動する必要がある。すなわち、垂直解像度数分の段数を有するシフトレジスタを電源線スキャンドライバ２５として使用する必要がある。
特に、電源線スキャンドライバの場合には、電源線ＤＳＬに電流を流す必要がある。このため、電源線スキャンドライバを構成するドライバやスキャナ（シフトレジスタ）を構成するバッファサイズを大きくする必要がある。
従って、図１８（Ａ）に示すように電源線ＤＳＬの１本１本を個別に駆動する方式を採用する場合には、電源線スキャンドライバの面積が大きくならざるを得ず、狭額化が難しい。しかも、電源線スキャンドライバ２５を構成するシフトレジスタの段数は長く、かつ、動作クロックも速い。このため、電源線スキャンドライバ２５の低コスト化が難しい。
一方、図１８（Ｂ）に示す配線構造の場合、３本単位で電源線ＤＳＬの動作タイミングを共通化する。具体的には、３本単位で電源線ＤＳＬの一端を電気的に接続し、１本に集約化された電源線を電源線スキャンドライバ３３で駆動制御する方式を採用する。結果的に、垂直解像度がｎであるとすると、電源線スキャンドライバ３３に求められる段数は画素アレイ部内の電源線数ｎの３分の１で済ませることができる。
勿論、シフトレジスタの段数が形態例１の３分の１になるので、電源線スキャンドライバ３３の大幅な小型化が可能になる。加えて、電源線スキャンドライバ３３の動作クロックは３分の１で済む。このため、図１８（Ａ）に対応する電源線スキャンドライバ２５に比して大幅なコスト削減が可能となる。
（ｂ）システム構成
図１９に、形態例２に係る有機ＥＬパネル４１のシステム構成例を示す。図１９には、図６及び図１８との対応部分に同一符号を付して示している。
図１９に示す有機ＥＬパネル４１は、画素アレイ部２１と、その駆動回路であるライトキャンドライバ２３、電源線スキャンドライバ３３、水平セレクタ２７、タイミングジェネレータ３５で構成される。
図１９に、形態例２に係る有機ＥＬパネル４１のシステム構成例を示す。図１９には、図６及び図１８との対応部分に同一符号を付して示している。
図１９に示す有機ＥＬパネル４１は、画素アレイ部２１と、その駆動回路であるライトキャンドライバ２３、電源線スキャンドライバ３３、水平セレクタ２７、タイミングジェネレータ３５で構成される。
図２０に、サブ画素に対応する画素回路と各駆動回路との接続関係を示す。図２０に示すように、この形態例の場合、各水平ラインに対応する電源線ＤＳＬは３本単位で接続され、その一端が電源線スキャンドライバ３３に接続される。
すなわち、電源線スキャンドライバ３３は、３本単位で駆動タイミングが共通化される。このため、タイミングジェネレータ３５が電源線スキャンドライバ３３に供給する動作クロックの周波数は、形態例１に記載したタイミングジェネレータ２９の３分の１となる。
（Ｃ−２）駆動動作及び効果
（ａ）基本的な駆動方法
図２１に、形態例１で使用した駆動波形をそのまま適用する場合の各部の動作タイミングを示す。なお、図２１は、閾値補正準備期間と閾値補正期間のそれぞれを、複数の水平走査期間に分割して実行する場合の動作例である。
（ａ）基本的な駆動方法
図２１に、形態例１で使用した駆動波形をそのまま適用する場合の各部の動作タイミングを示す。なお、図２１は、閾値補正準備期間と閾値補正期間のそれぞれを、複数の水平走査期間に分割して実行する場合の動作例である。
因みに、図２１（Ａ）は、信号線ＤＴＬに印加される信号波形を示す。この例の場合、信号線ＤＴＬは、信号電位Ｖsig と駆動トランジスタの閾値補正用の基準電位（以下、「オフセット電位」という。）Ｖofs
の２値で駆動する場合について表している。
の２値で駆動する場合について表している。
図２１（Ｂ）は、共通化された３本の電源線ＤＳＬに印加される電源電位の波形を示す。この例の場合、閾値補正準備期間の終了までは低電位Ｖssが与えられ、閾値補正準備期間の終了後は高電位Ｖccが与えられる。なお、高電位Ｖccの印加は、共通化された３本の電源線ＤＳＬのうち最後尾の電源線ＤＳＬの発光が停止されるまで継続される。
図２１（Ｃ）は、電源線ＤＳＬが共用化された３本の水平ラインのうち先頭段に対応するライトスキャン線ＷＳＬの信号波形である。図２１（Ｄ）は、電源線ＤＳＬが共用化された３本の水平ラインのうち中段に対応するライトスキャン線ＷＳＬの信号波形である。図２１（Ｅ）は、電源線ＤＳＬが共用化された３本の水平ラインのうち最後段に対応するライトスキャン線ＷＳＬの信号波形である。
ところが、図２１に示す駆動波形には問題が予想される。それは、閾値補正準備の完了から閾値補正動作の開始までの時間差に起因するリーク電流の影響である。
この時間差を、図２１（Ｃ）〜（Ｅ）では、閾値補正準備期間の終了から閾値補正動作の開始までの時間差をＴＭ１、ＴＭ２（＞ＴＭ１）、ＴＭ３（＞ＴＭ２）で示す。
この時間差を、図２１（Ｃ）〜（Ｅ）では、閾値補正準備期間の終了から閾値補正動作の開始までの時間差をＴＭ１、ＴＭ２（＞ＴＭ１）、ＴＭ３（＞ＴＭ２）で示す。
形態例１でも説明したように、閾値補正準備が完了した時点における駆動トランジスタＴ２のゲート・ソース間電圧Ｖｇｓは、駆動トランジスタの閾値電圧Ｖthよりも大きく定められている。
従って、電源線ＤＳＬに高電位Ｖccが印加されると、閾値補正動作が開始しなくても、電源線ＤＳＬから駆動トランジスタＴ２にリーク電流が流れ始め、駆動トランジスタＴ２のソース電位Ｖｓが変動してしまう。
従って、電源線ＤＳＬに高電位Ｖccが印加されると、閾値補正動作が開始しなくても、電源線ＤＳＬから駆動トランジスタＴ２にリーク電流が流れ始め、駆動トランジスタＴ２のソース電位Ｖｓが変動してしまう。
具体的には、ソース電位Ｖｓが上昇してしまう。しかも、この電位の上昇は、閾値補正動作が開始されるまでの時間が長いほど大きくなってしまう。
結果的に、閾値補正動作が開始して駆動トランジスタＴ２のゲート電位Ｖｇがオフセット電位Ｖofs に制御されたとしても、その時点でのゲート・ソース間電圧Ｖｇｓが閾値電圧Ｖthより小さければ閾値補正動作を実行することができない。
結果的に、閾値補正動作が開始して駆動トランジスタＴ２のゲート電位Ｖｇがオフセット電位Ｖofs に制御されたとしても、その時点でのゲート・ソース間電圧Ｖｇｓが閾値電圧Ｖthより小さければ閾値補正動作を実行することができない。
特に、共用化された３本の水平ラインのうち最後尾の水平ラインに位置する駆動トランジスタＴ２の閾値補正が正常に機能しない可能性が高くなる。勿論、電源線ＤＳＬを共用化する水平ラインの本数が多いほど、後段側で閾値補正が正常に機能しない可能性が高くなる。閾値補正が正常に機能しないと、表示画面上にムラやスジが出現する可能性が高くなる。
（ｂ）駆動方法の改善例
そこで、図２２に示すような駆動方法を提案する。図２１との違いは、電源線ＤＳＬが共通化された３本の水平ラインのいずれかが閾値補正動作をしている間であって、信号線ＤＴＬの電位がオフセット電位Ｖofs にあるときに、電源線ＤＳＬの電位が瞬時的に高電位（発光電位）Ｖccから低電位（消灯電位）Ｖssに立ち下げられる期間が設けられることである。
そこで、図２２に示すような駆動方法を提案する。図２１との違いは、電源線ＤＳＬが共通化された３本の水平ラインのいずれかが閾値補正動作をしている間であって、信号線ＤＴＬの電位がオフセット電位Ｖofs にあるときに、電源線ＤＳＬの電位が瞬時的に高電位（発光電位）Ｖccから低電位（消灯電位）Ｖssに立ち下げられる期間が設けられることである。
なお、この電源電位のオン・オフ駆動期間の開始タイミングは、非発光期間中に電源電位が低電位（消灯電位）Ｖssから初めて高電位（発光電位）Ｖccに立ち上がったタイミングとして規定することができる。
また、この電源電位のオン・オフ駆動期間の終了タイミングは、共通化された３本の電源線ＤＳＬのうち最後尾の水平ラインの発光が開始されるタイミングまでとして規定される。
また、この電源電位のオン・オフ駆動期間の終了タイミングは、共通化された３本の電源線ＤＳＬのうち最後尾の水平ラインの発光が開始されるタイミングまでとして規定される。
この電源電位のオン・オフ駆動を採用した場合、電源線ＤＳＬの電源電位が低電位Vssのとき（すなわち、電源線ＤＳＬがオフ制御されたとき）、有機ＥＬ素子ＯＬＥＤのアノード電位Ｖelと電源線ＤＳＬの電位が一致することになる。
このことは、駆動トランジスタＴ２にリーク電流が流れないことを意味する。
このことは、駆動トランジスタＴ２にリーク電流が流れないことを意味する。
従って、オフ動作期間だけ、各段における閾値補正準備動作の完了から閾値補正動作の開始までの実質的な時間差を小さくすることができる。具体的には、電源線ＤＳＬの駆動タイミングが共通化された３本の水平ラインのうち１段目の水平ラインについての時間差ＴＭ１１は図２１の時間差ＴＭ１より小さくなり、２段目の水平ラインについての時間差ＴＭ１２は図２１の時間差ＴＭ２より小さくなり、３段目の水平ラインについての時間差ＴＭ１３は図２１の時間差ＴＭ３より小さくなる。
一般に、リーク電流による電位変動は１／容量、電流量、時間に比例する。このため、閾値補正動作の開始までの時間差が小さくなればその分、駆動トランジスタＴ２のソース電位の変動量も小さくすることができる。
また仮に、電源線ＤＳＬが高電位Ｖccの期間に駆動トランジスタＴ２にリーク電流が流れてソース電位Ｖｓが変動したとしても、電源線ＤＳＬが低電位Ｖssの期間にはリーク電流が逆に流れることになる。
従って、リーク電流の影響は更に小さくなる。この結果、閾値補正動作を正常に行うことが可能になる。
すなわち、図２２に示す駆動技術の採用により、表示画面にムラやスジ等が現れないようにできる。
すなわち、図２２に示す駆動技術の採用により、表示画面にムラやスジ等が現れないようにできる。
また、最終段の閾値補正動作が完了するまで電源のオン/オフを繰り返すため閾値補正動作時において前段同様の条件で閾値補正動作を行うことができる。このため、電源線ＤＳＬを３本単位で接続し、電源線ＤＳＬの駆動タイミングを共通化する場合でも、ムラやシェーディングの発生を無くすことができる。
勿論、電源線ＤＳＬの駆動タイミングを３本単位で共通化することにより、電源線スキャンドライバ３３の駆動段数を形態例１の３分の１に低減できる。すなわち、電源線スキャンドライバ３３の動作クロックの周波数を３分の１に低減できる。これにより、形態例１に比して、低コストの有機ＥＬパネルを実現できる。特に、大型の有機ＥＬパネルの低コスト化や解像度の高い有機ＥＬパネルの低コスト化に効果的である。
（Ｄ）形態例３
（Ｄ−１）システム構成
図２３に、形態例３に係る有機ＥＬパネル５１のシステム構成例を示す。図２３には、図１９との対応部分に同一符号を付して示している。
図２３に示す有機ＥＬパネル５１は、画素アレイ部２１と、その駆動回路であるライトキャンドライバ２３、電源線スキャンドライバ５３、水平セレクタ２７、タイミングジェネレータ３５で構成される。
（Ｄ−１）システム構成
図２３に、形態例３に係る有機ＥＬパネル５１のシステム構成例を示す。図２３には、図１９との対応部分に同一符号を付して示している。
図２３に示す有機ＥＬパネル５１は、画素アレイ部２１と、その駆動回路であるライトキャンドライバ２３、電源線スキャンドライバ５３、水平セレクタ２７、タイミングジェネレータ３５で構成される。
図２４に、サブ画素に対応する画素回路と各駆動回路との接続関係を示す。図２４に示すように、この形態例の場合も、各水平ラインに対応する電源線ＤＳＬは３本単位で接続され、その一端が電源線スキャンドライバ５３に接続されている場合を想定する。
ただし、この形態例の場合には、閾値補正準備動作と閾値補正動作が複数の水平走査期間に分割して実行されるものとする。
ただし、この形態例の場合には、閾値補正準備動作と閾値補正動作が複数の水平走査期間に分割して実行されるものとする。
昨今の表示パネルは、表示領域が大画面すると共に解像度も高まっている。これに伴い１水平走査期間に割当可能な時間が短縮されている。
このため、１水平期間内に閾値補正準備動作や閾値補正動作を完了できない場合を想定する必要性が高まっている。
そこで、この形態例では、閾値補正準備動作や閾値補正動作がそれぞれ複数の水平走査期間に分割して実行される場合を説明する。
このため、１水平期間内に閾値補正準備動作や閾値補正動作を完了できない場合を想定する必要性が高まっている。
そこで、この形態例では、閾値補正準備動作や閾値補正動作がそれぞれ複数の水平走査期間に分割して実行される場合を説明する。
（Ｄ−２）駆動動作及び効果
ところで、閾値補正準備動作や閾値補正動作がそれぞれ複数の水平走査期間に分割して実行する場合、各動作の実行期間と停止期間が少なくとも１回以上発生する。このため、停止期間中における駆動トランジスタＴ２のリーク電流対策が必要となる。
ところで、閾値補正準備動作や閾値補正動作がそれぞれ複数の水平走査期間に分割して実行する場合、各動作の実行期間と停止期間が少なくとも１回以上発生する。このため、停止期間中における駆動トランジスタＴ２のリーク電流対策が必要となる。
図２５に、この形態例で採用する電源線ＤＳＬの駆動波形を示す。なお、図２５は、閾値補正準備動作と閾値補正動作をそれぞれ３回に分割して実行する場合を示す。
図２５（Ａ）に、信号線ＤＴＬに印加される信号波形を示す。この形態例の場合、信号線ＤＴＬは、信号電位Ｖsig と、オフセット電位Ｖofs と、リセット電位Ｖini の３値で駆動する。
図２５（Ａ）に、信号線ＤＴＬに印加される信号波形を示す。この形態例の場合、信号線ＤＴＬは、信号電位Ｖsig と、オフセット電位Ｖofs と、リセット電位Ｖini の３値で駆動する。
ここでのリセット電位Ｖini は、特許請求の範囲及び課題を解決するための手段における「初期電圧保持電位」に対応する。
リセット電位Ｖini が、停止期間中における駆動トランジスタＴ２のリーク電流対策のために追加する電位である。ここで、リセット電位Ｖiniは、オフセット電位Ｖofs より低い電位で与えられる。
リセット電位Ｖini が、停止期間中における駆動トランジスタＴ２のリーク電流対策のために追加する電位である。ここで、リセット電位Ｖiniは、オフセット電位Ｖofs より低い電位で与えられる。
なお、リセット電位Ｖini は、閾値補正準備動作が終了した時点に、駆動トランジスタＴ２のゲート電極に入力される電位に一致していることが望ましい。
また、リセット電位Ｖini は、閾値補正準備動作から閾値補正動作まで駆動トランジスタＴ２のソース電位Ｖs をある程度、低電位Ｖssに維持するため、Ｖini −Ｖssは駆動トランジスタＴ２の閾値電圧Ｖthよりも小さい値に設定する。
また、リセット電位Ｖini は、閾値補正準備動作から閾値補正動作まで駆動トランジスタＴ２のソース電位Ｖs をある程度、低電位Ｖssに維持するため、Ｖini −Ｖssは駆動トランジスタＴ２の閾値電圧Ｖthよりも小さい値に設定する。
この形態例の場合、前述の条件を満たすリセット電位Ｖini は、閾値補正準備動作や閾値補正期間の中断タイミングや終了タイミングに合わせて信号線ＤＴＬに供給される。勿論、駆動トランジスタＴ２のゲート電極に対するリセット電Ｖini の供給は、各水平ラインに対するライトスキャン線ＷＳＬの協調駆動により実現する。
図２５の場合、閾値補正動作の開始直前に、駆動トランジスタＴ２のゲート電極にリセット電位Ｖini を入力し、駆動トランジスタＴ２のゲート・ソース間電圧Ｖgsを閾値電圧Ｖth以下に制御する。これにより、閾値補正動作の中断中に電源線ＤＳＬがリセット電位Ｖssに変化してもリーク電流が流れることはなくなり、ソース電位Ｖs の変化を止めることができる。結果的に、正常な閾値補正動作を断続的に実行することが可能になる。
図２６に、閾値補正動作が開始されるまでの時間差と、閾値補正動作が開始された後の信号線電位の書き込み関係を示す。図２６（Ａ）〜（Ｅ）は、図２５（Ａ）〜（Ｅ）にそれぞれ対応する。図２６に示すように、この形態例の場合も、閾値補正準備動作の終了から閾値補正動作の開始までの水平ライン間の時間差は、電源線ＤＳＬの電位を高電位Ｖccに固定する場合に比して実質的に小さくなることが分かる。
また、ライトスキャン線ＷＳＬの制御による閾値補正動作時の基準電位の書き込み期間は、信号線ＤＴＬにオフセット電位Ｖofs とリセット電位Ｖini の印加期間に跨るように設定されることが分かる。
前述したように、閾値補正動作が開始した後は、オフセット電位Ｖofs の印加されている期間に駆動トランジスタＴ２のゲート・ソース間電圧Ｖgsが閾値電圧Ｖthに近づける動作が実行され、リセット電位Ｖini の印加されている期間に駆動トランジスタＴ２のゲート電位Ｖｇをリセット電位Ｖini
にリセットする動作が実行される。
にリセットする動作が実行される。
図２５（Ｂ）は、共通化された３本の電源線ＤＳＬに印加される電源電位の波形を示す。この例の場合、閾値補正準備期間の終了までは低電位Ｖssが与えられ、閾値補正準備期間の終了後は共通化された３本目の水平ラインの閾値補正動作が終了するまでの間（又は３本目の水平ラインの発光が開始されるまでの間）、高電位Ｖccと低電位Ｖssが交互に印加される。
なお、共通化された３本目の水平ラインの閾値補正動作の終了後は、図２７に示すように、電源線ＤＳＬに高電位Ｖccが継続的に印加される。ただし、共通化された３本の電源線ＤＳＬのうち最後尾の電源線ＤＳＬの発光が停止される直前回の２つの水平走査期間において、それぞれ１回ずつ電源線ＤＳＬは低電位Ｖssに制御される期間が配置される。
この動作は、発光期間中における消灯期間の回数を水平ライン間で揃えることが目的である。図２８に、発光期間中における消灯期間を網掛けで示す。図中、各水平ラインの消灯期間を丸付き数字で示す。
図２８に示すように、共通化された３本の電源線ＤＳＬのうち最後尾の電源線ＤＳＬの発光が停止される直前回の２つの水平走査期間に電源線ＤＳＬの電位を低電位Ｖssに制御する期間を配置したことにより、いずれの水平ラインについても発光期間中に２回の消灯期間が発生することになる。
各消灯期間の長さは同じであるので、各水平ラインの発光期間を全て揃えることができる。
なお、各消灯期間は、図２８にも示したように、リセット電位Ｖini が信号線ＤＴＬに印加されるタイミングで実行されることが好ましいが、必ずしも当該タイミングに限定されるものではない。
なお、各消灯期間は、図２８にも示したように、リセット電位Ｖini が信号線ＤＴＬに印加されるタイミングで実行されることが好ましいが、必ずしも当該タイミングに限定されるものではない。
なお、図２５（Ｃ）は、電源線ＤＳＬが共用化された３本の水平ラインのうち先頭段に対応するライトスキャン線ＷＳＬの信号波形である。図２５（Ｄ）は、電源線ＤＳＬが共用化された３本の水平ラインのうち中段に対応するライトスキャン線ＷＳＬの信号波形である。図２５（Ｅ）は、電源線ＤＳＬが共用化された３本の水平ラインのうち最後段に対応するライトスキャン線ＷＳＬの信号波形である。
以上のように、この形態例で説明した駆動方法を採用すれば、閾値補正準備動作や閾値補正動作を複数回に分割して実行する場合にも、複数本の電源線ＤＳＬの電位を共通のタイミングで駆動しながらも、閾値補正準備動作や閾値補正動作の分割実行を可能とすることができる。
これにより、有機ＥＬパネルの大画面化や高解像度化を実現することができる。
これにより、有機ＥＬパネルの大画面化や高解像度化を実現することができる。
（Ｅ）形態例４
（Ｅ−１）システム構成
図２９に、形態例４に係る有機ＥＬパネル６１のシステム構成例を示す。図２９には、図１９との対応部分に同一符号を付して示している。
図２９に示す有機ＥＬパネル６１は、画素アレイ部２１と、その駆動回路であるライトキャンドライバ２３、電源線スキャンドライバ６３、水平セレクタ２７、タイミングジェネレータ３５で構成される。
（Ｅ−１）システム構成
図２９に、形態例４に係る有機ＥＬパネル６１のシステム構成例を示す。図２９には、図１９との対応部分に同一符号を付して示している。
図２９に示す有機ＥＬパネル６１は、画素アレイ部２１と、その駆動回路であるライトキャンドライバ２３、電源線スキャンドライバ６３、水平セレクタ２７、タイミングジェネレータ３５で構成される。
図３０に、サブ画素に対応する画素回路と各駆動回路との接続関係を示す。図３０に示すように、この形態例の場合も、各水平ラインに対応する電源線ＤＳＬは３本単位で接続され、その一端が電源線スキャンドライバ６３に接続されている場合を想定する。
また、この形態例の場合も、閾値補正準備動作と閾値補正動作が複数の水平走査期間に分割して実行されるものとする。
また、この形態例の場合も、閾値補正準備動作と閾値補正動作が複数の水平走査期間に分割して実行されるものとする。
すなわち、基本的な駆動条件は形態例３と同じである。形態例３との違いは、共用化する３本の電源線ＤＳＬの最後尾に対応する水平ラインについて発光動作が開始した後は、その発光期間中に電源線ＤＳＬの電位を高電位Ｖccに保ったままとする点である。
（Ｅ−２）駆動動作及び効果
図３１に、この形態例で採用する電源線ＤＳＬの駆動波形を示す。共用化した３本の電源線ＤＳＬに対応する水平ラインのいずれかが閾値補正動作中にある場合の動作は形態例３と同じである。
図３１に、この形態例で採用する電源線ＤＳＬの駆動波形を示す。共用化した３本の電源線ＤＳＬに対応する水平ラインのいずれかが閾値補正動作中にある場合の動作は形態例３と同じである。
違いは、図３２に示すように、発光動作開始後は電源線ＤＳＬが共用化された３本全ての水平ラインについての発光期間が終わるまで電源線ＤＳＬの電位が高電位Ｖccに維持される点である。なお、図３２は図２５との対応部分に同一符号を付して表している。
この場合、発光期間中における消灯期間の発生回数は、図３３に示すように、１段目の水平ラインが２回、２段目の水平ラインが１回、３段目の水平ラインが０回となる。従って、３本の水平ライン間で発光時間差が生じるが、この時間差の最大値（消灯期間の２回分）によって発生する輝度差が約１％未満に抑制できるのであれば視覚的には輝度ムラやスジが表れずに済ませることができる。
（Ｆ）形態例５
（Ｆ−１）システム構成
以下では、前述した形態例１〜４とは画素回路の構成が異なる有機ＥＬパネル７１のシステム構成例を示す。この形態例の場合、画素回路の違いと駆動方法の違いを重点的に説明するため、形態例１に対応する画素回路と駆動方法についてのみ説明する。勿論、以下で説明する画素回路や駆動方法は、形態例２〜４で説明した配線構造や駆動方法にも適用できることはいうまでもない。
（Ｆ−１）システム構成
以下では、前述した形態例１〜４とは画素回路の構成が異なる有機ＥＬパネル７１のシステム構成例を示す。この形態例の場合、画素回路の違いと駆動方法の違いを重点的に説明するため、形態例１に対応する画素回路と駆動方法についてのみ説明する。勿論、以下で説明する画素回路や駆動方法は、形態例２〜４で説明した配線構造や駆動方法にも適用できることはいうまでもない。
図３４に、有機ＥＬパネル７１のシステム構成例を示す。
図３４に示す有機ＥＬパネル７１は、画素アレイ部７３と、その駆動回路であるライトキャンドライバ７５、電源線スキャンドライバ７７、オフセット線スキャンドライバ７９、水平セレクタ８１、タイミングジェネレータ８３で構成される。
図３４に示す有機ＥＬパネル７１は、画素アレイ部７３と、その駆動回路であるライトキャンドライバ７５、電源線スキャンドライバ７７、オフセット線スキャンドライバ７９、水平セレクタ８１、タイミングジェネレータ８３で構成される。
画素アレイ部７３には、信号線ＤＴＬとライトスキャン線ＷＳＬとの各交点位置にサブ画素を配置したマトリクス構造を有している。因みに、サブ画素は１画素を構成する画素構造の最小単位である。ホワイトユニットとしての１画素は有機ＥＬ材料の異なる３つのサブ画素（Ｒ、Ｇ、Ｂ）で構成される。
図３５に、サブ画素に対応する画素回路の内部構成と各駆動回路との接続関係を示す。図３５に示す画素回路は、３つのＮチャネル型の薄膜トランジスタＴ１、Ｔ２、Ｔ３と１つの保持容量Ｃｓとで構成される。
この回路構成の場合も、ライトスキャンドライバ７５は、ライトスキャン線ＷＳＬを通じて第１のサンプリングトランジスタＴ１を開閉制御し、信号線電位の保持容量Ｃｓへの書き込みを制御するのに用いられる。ただし、書き込む電位は、信号電位Ｖsig のみである。また、ライトスキャンドライバ７５は、垂直解像度数分の出力段数を有するシフトレジスタで構成される。
電源線スキャンドライバ７７は、電源線ＤＳＬを通じて駆動トランジスタＴ２の一方の主電極に接続される電源線ＤＳＬを２値的に制御し、他の駆動回路との連動動作により画素回路内の動作内容を制御するのに用いられる。ここでの動作には、有機ＥＬ素子の発光・非発光だけでなく、特性バラツキの補正動作も含まれる。この形態例の場合、特性バラツキの補正は、駆動トランジスタＴ２の閾値のバラツキや移動度のバラツキに基づくユニフォーマティの劣化の補正を意味する。
オフセット線スキャンドライバ７９は、第２のサンプリングトランジスタＴ３を開閉制御し、オフセット線電位の保持容量Ｃｓへの書き込みを制御するのに用いられる。ただし、書き込む電位は、オフセット電位Ｖofs のみである。また、オフセット線スキャンドライバ７９は、垂直解像度数分の出力段数を有するシフトレジスタで構成される。
水平セレクタ８１は、信号線ＤＴＬに画素データＶinに応じた信号電位Ｖsig を印加するのに用いられる。水平セレクタ７９は、水平解像度数分の出力段数を有するシフトレジスタと、各出力段に対応するラッチ回路と、Ｄ／Ａ変換回路とで構成される。
タイミングジェネレータ８３は、ライトスキャン線ＷＳＬ、電源線ＤＳＬ、オフセット線ＯＳＬ、信号線ＤＴＬの駆動に必要なタイミングパルスを生成する回路デバイスである。
タイミングジェネレータ８３は、ライトスキャン線ＷＳＬ、電源線ＤＳＬ、オフセット線ＯＳＬ、信号線ＤＴＬの駆動に必要なタイミングパルスを生成する回路デバイスである。
（Ｆ−２）駆動動作例
図３６に、図３５で説明した画素回路の駆動動作例を示す。因みに図３６では、電源線ＤＳＬに印加する２種類の電源電位のうち高電位（発光電位）の方をＶccで表し、低電位（非発光電位）の方をＶssで表す。
図３６に、図３５で説明した画素回路の駆動動作例を示す。因みに図３６では、電源線ＤＳＬに印加する２種類の電源電位のうち高電位（発光電位）の方をＶccで表し、低電位（非発光電位）の方をＶssで表す。
まず、発光状態における画素回路内の動作状態を図３７に示す。このとき、サンプリングトランジスタＴ１はオフ状態である。一方、駆動トランジスタＴ２は飽和領域で動作し、ゲート・ソース間電圧Ｖｇｓに応じて定まる電流Ｉｄｓが流れる（図３６（ｔ１））。
次に、非発光状態の動作状態を説明する。このとき、電源線ＤＳＬの電位が高電位Ｖccから低電位Ｖssに切り換わる（図３６（ｔ２））。この際、低電位Ｖssが有機ＥＬ素子の閾値Ｖthelとカソード電位Ｖcathとの和より小さいとき、つまりＶss＜Ｖthel＋Ｖcathであれば有機ＥＬ素子ＯＬＥＤは消灯する。
なお、駆動トランジスタＴ２のソース電位Ｖｓは電源線ＤＳＬの電位と同じになる。すなわち、有機ＥＬ素子のアノード電極は低電位Ｖssに充電される。図３８に、画素回路内の動作状態を示す。図３８に破線で示すように、この際、保持容量Ｃｓに保持されていた電荷は電源線ＤＳＬへ引き出される。
この後、オフセット線スキャンドライバ７９により第２のサンプリングトランジスタＴ３がオン制御される。これにより、駆動トランジスタＴ２のゲート電位はオフセット電位Ｖofs に変化する（図３６（ｔ３））。
図３９に、この場合における画素回路内の動作状態を示す。この際、駆動トランジスタＴ２のゲート・ソース間電圧ＶｇｓはＶofs −Ｖssで与えられる。この電圧は、駆動トランジスタＴ２の閾値電圧Ｖthよりも大きくなるように設定される。Ｖofs −Ｖss＞Ｖthを満たさなければ閾値補正動作を実行できないためである。
次に、電源線ＤＳＬの電源電位が再び高電位Ｖccに切り換えられる（図３６（ｔ４））。電源線ＤＳＬの電源電位が高電位Ｖccに変化することで、有機ＥＬ素子ＯＬＥＤのアノード電位が駆動トランジスタＴ２のソース電位Ｖｓで与えられる。
図４０では、有機ＥＬ素子ＯＬＥＤを等価回路で示す。すなわち、ダイオードと寄生容量Ｃelで示す。このとき、Ｖel≦Ｖcat ＋Ｖthelの関係を満たす限り（ただし、有機ＥＬ素子のリーク電流は駆動トランジスタＴ２に流れる駆動電流Ｉｄｓよりかなり小さいと考える。）、駆動トランジスタＴ２に流れる駆動電流Ｉｄｓは、保持容量Ｃｓと寄生容量Ｃelを充電するのに使用される。
結果的に、有機ＥＬ素子ＯＬＥＤの両極間に発生する電圧Ｖelは、図３６に示すように、時間の経過と共に上昇する。すなわち、駆動トランジスタＴ２のゲート電位はオフセット電位Ｖofs に固定した状態のまま、駆動トランジスタＴ２のソース電位Ｖｓが上昇を開始する。
やがて、駆動トランジスタＴ２のゲート・ソース間電圧Ｖｇｓは閾値電圧Ｖthに収束する。このとき、Ｖel＝Ｖofs −Ｖth≦Ｖcat ＋Ｖthelを満たしている。
閾値補正期間が終了すると、第２のサンプリングトランジスタＴ３が再びオフ制御される（図３６（ｔ５））。図４１に、この場合における画素回路内の動作状態を示す。
閾値補正期間が終了すると、第２のサンプリングトランジスタＴ３が再びオフ制御される（図３６（ｔ５））。図４１に、この場合における画素回路内の動作状態を示す。
この後、信号線ＤＴＬの電位が信号電位Ｖsig に遷移するのに必要なタイミング以降に、第１のサンプリングトランジスタＴ１がオン状態に制御される（図３６（ｔ６））。図４２に、この場合における画素回路内の動作状態を示す。信号電位Ｖsig は、対応画素の階調値に応じて与えられる電位である。
この際、駆動トランジスタＴ２のゲート電位Ｖｇは、信号電位Ｖsig に遷移する。一方、駆動トランジスタＴ２のソース電位Ｖｓは、電源線ＤＳＬから保持容量Ｃｓへと流れ込む電流により時間と共に上昇する。
この際、駆動トランジスタＴ２のゲート電位Ｖｇは、信号電位Ｖsig に遷移する。一方、駆動トランジスタＴ２のソース電位Ｖｓは、電源線ＤＳＬから保持容量Ｃｓへと流れ込む電流により時間と共に上昇する。
この時、駆動トランジスタＴ２のソース電位Ｖｓが有機ＥＬ素子の閾値電圧Ｖthelとカソード電圧Ｖcat の和を越えなければ（有機ＥＬ素子のリーク電流が駆動トランジスタＴ２に流れる電流よりもかなり小さければ）、駆動トランジスタＴ２により供給される駆動電流Ｉｄｓは、保持容量Ｃｓと寄生容量Ｃelを充電するのに使用される。
なお、駆動トランジスタＴ２の閾値補正動作は既に完了しているので、駆動トランジスタＴ２が流す駆動電流Ｉｄｓは、駆動トランジスタＴ２の移動度μを反映した値になる。具体的には、移動度μが大きい駆動トランジスタほど大きな駆動電流Ｉｄｓが流れ、ソース電位Ｖｓの上昇も早くなる。逆に移動度μが小さい駆動トランジスタほど小さな駆動電流Ｉｄｓが流れ、ソース電位Ｖｓの上昇は遅くなる。
結果的に、保持容量Ｃｓの保持電圧は、駆動トランジスタＴ２の移動度μに応じて補正される。すなわち、駆動トランジスタＴ２のゲート・ソース間電圧Ｖｇｓは、移動度μを補正した電圧へと変化する。
最後に、第１のサンプリングトランジスタＴ1がオフ制御されて信号電位の書き込みが終了すると、有機ＥＬ素子ＯＬＥＤの発光期間が開始させる（図３６（ｔ７））。図４３に、この場合における画素回路内の動作状態を示す。なお、駆動トランジスタＴ２のゲート・ソース間電圧Ｖｇｓは一定である。従って、駆動トランジスタＴ２は一定の電流Ｉｄｓ’を有機ＥＬ素子に供給する。
これに伴い、有機ＥＬ素子のアノード電位Ｖelは、有機ＥＬ素子に電流Ｉｄｓ’を流す電位Ｖx まで上昇する。これにより、有機ＥＬ素子による発光が開始される。
ところで、この形態例で提案する駆動回路の場合も、発光時間が長くなると、有機ＥＬ素子ＯＬＥＤのＩ−Ｖ特性が変化する。
ところで、この形態例で提案する駆動回路の場合も、発光時間が長くなると、有機ＥＬ素子ＯＬＥＤのＩ−Ｖ特性が変化する。
すなわち、駆動トランジスタＴ２のソース電位Ｖｓも変化する。しかし、駆動トランジスタＴ２のゲート・ソース間電圧Ｖｇｓは、保持容量Ｃｓにより一定に保たれるので有機ＥＬ素子ＯＬＥＤに流れる電流量は変化せずに済む。このように、この形態例で提案する画素回路と駆動方式を採用すれば、有機ＥＬ素子ＯＬＥＤのＩ−Ｖ特性の変化にかかわらず、信号電位Ｖsig に応じた駆動電流Ｉｄｓを常に流し続けることができる。これにより、有機ＥＬ素子ＯＬＥＤの発光輝度を信号電位Ｖsig に応じた輝度に保ち続けることができる。
（Ｆ−３）まとめ
以上の通り、この形態例で説明したように画素回路を３個の薄膜トランジスタで構成する場合にも、他の形態例の場合と同様の駆動動作を実現できる。特に、形態例２〜４に示す配線構造や駆動方法と組み合わせることにより、製造コストの低い有機ＥＬパネルを実現できる。
以上の通り、この形態例で説明したように画素回路を３個の薄膜トランジスタで構成する場合にも、他の形態例の場合と同様の駆動動作を実現できる。特に、形態例２〜４に示す配線構造や駆動方法と組み合わせることにより、製造コストの低い有機ＥＬパネルを実現できる。
（Ｇ）他の形態例
（Ｇ−１）配線構造
前述の形態例の場合には、３本単位で電源線ＤＳＬの駆動電位を共通化する場合について説明したが、共通化する電源線ＤＳＬの単位は２本でも良いし、４本以上でも良い。また、全ての電源線ＤＳＬの駆動電位を共通化することもできる。
（Ｇ−１）配線構造
前述の形態例の場合には、３本単位で電源線ＤＳＬの駆動電位を共通化する場合について説明したが、共通化する電源線ＤＳＬの単位は２本でも良いし、４本以上でも良い。また、全ての電源線ＤＳＬの駆動電位を共通化することもできる。
（Ｇ−２）製品例
（ａ）電子機器
前述の説明では、有機ＥＬパネルを例に発明を説明した。しかし、前述した有機ＥＬパネルは、各種の電子機器に実装した商品形態でも流通される。以下、他の電子機器への実装例を示す。
（ａ）電子機器
前述の説明では、有機ＥＬパネルを例に発明を説明した。しかし、前述した有機ＥＬパネルは、各種の電子機器に実装した商品形態でも流通される。以下、他の電子機器への実装例を示す。
図４４に、電子機器９１の概念構成例を示す。電子機器９１は、前述した有機ＥＬパネル９３、システム制御部９５及び操作入力部９７で構成される。システム制御部９５で実行される処理内容は、電子機器９１の商品形態により異なる。また、操作入力部９７は、システム制御部９５に対する操作入力を受け付けるデバイスである。操作入力部９７には、例えばスイッチ、ボタンその他の機械式インターフェース、グラフィックインターフェース等が用いられる。
なお、電子機器９１は、機器内で生成される又は外部から入力される画像や映像を表示する機能を搭載していれば、特定の分野の機器には限定されない。
図４５に、その他の電子機器がテレビジョン受像機の場合の外観例を示す。テレビジョン受像機１０１の筐体正面には、フロントパネル１０３及びフィルターガラス１０５等で構成される表示画面１０７が配置される。表示画面１０７の部分が、形態例で説明した有機ＥＬパネルに対応する。
図４５に、その他の電子機器がテレビジョン受像機の場合の外観例を示す。テレビジョン受像機１０１の筐体正面には、フロントパネル１０３及びフィルターガラス１０５等で構成される表示画面１０７が配置される。表示画面１０７の部分が、形態例で説明した有機ＥＬパネルに対応する。
また、この種の電子機器９１には、例えばデジタルカメラが想定される。図４６に、デジタルカメラ１１１の外観例を示す。図４６（Ａ）が正面側（被写体側）の外観例であり、図４６（Ｂ）が背面側（撮影者側）の外観例である。
デジタルカメラ１１１は、保護カバー１１３、撮像レンズ部１１５、表示画面１１７、コントロールスイッチ１１９及びシャッターボタン１２１で構成される。このうち、表示画面１２１の部分が、形態例で説明した有機ＥＬパネルに対応する
また、この種の電子機器９１には、例えばビデオカメラが想定される。図４７に、ビデオカメラ１３１の外観例を示す。
ビデオカメラ１３１は、本体１３３の前方に被写体を撮像する撮像レンズ１３５、撮影のスタート／ストップスイッチ１３７及び表示画面１３９で構成される。このうち、表示画面１３９の部分が、形態例で説明した有機ＥＬパネルに対応する。
ビデオカメラ１３１は、本体１３３の前方に被写体を撮像する撮像レンズ１３５、撮影のスタート／ストップスイッチ１３７及び表示画面１３９で構成される。このうち、表示画面１３９の部分が、形態例で説明した有機ＥＬパネルに対応する。
また、この種の電子機器９１には、例えば携帯端末装置が想定される。図４８に、携帯端末装置としての携帯電話機１４１の外観例を示す。図４８に示す携帯電話機１４１は折りたたみ式であり、図４８（Ａ）が筐体を開いた状態の外観例であり、図４８（Ｂ）が筐体を折りたたんだ状態の外観例である。
携帯電話機１４１は、上側筐体１４３、下側筐体１４５、連結部（この例ではヒンジ部）１４７、表示画面１４９、補助表示画面１５１、ピクチャーライト１５３及び撮像レンズ１５５で構成される。このうち、表示画面１４９及び補助表示画面１５１の部分が、形態例で説明した有機ＥＬパネルに対応する。
また、この種の電子機器９１には、例えばコンピュータが想定される。図４９に、ノート型コンピュータ１６１の外観例を示す。
ノート型コンピュータ１６１は、下型筐体１６３、上側筐体１６５、キーボード１６７及び表示画面１６９で構成される。このうち、表示画面１６９の部分が、形態例で説明した有機ＥＬパネルに対応する。
ノート型コンピュータ１６１は、下型筐体１６３、上側筐体１６５、キーボード１６７及び表示画面１６９で構成される。このうち、表示画面１６９の部分が、形態例で説明した有機ＥＬパネルに対応する。
これらの他、電子機器９１には、オーディオ再生装置、ゲーム機、電子ブック、電子辞書等が想定される。
（Ｇ−３）他の表示デバイス例
前述の形態例においては、発明を有機ＥＬパネルに適用する場合について説明した。
しかし、前述した駆動技術は、その他のＥＬ表示装置に対しても適用することができる。例えばＬＥＤを配列する表示装置その他のダイオード構造を有する発光素子を画面上に配列した表示装置に対しても適用できる。例えば無機ＥＬパネルにも適用できる。
前述の形態例においては、発明を有機ＥＬパネルに適用する場合について説明した。
しかし、前述した駆動技術は、その他のＥＬ表示装置に対しても適用することができる。例えばＬＥＤを配列する表示装置その他のダイオード構造を有する発光素子を画面上に配列した表示装置に対しても適用できる。例えば無機ＥＬパネルにも適用できる。
（Ｇ−４）その他
前述した形態例には、発明の趣旨の範囲内で様々な変形例が考えられる。また、本明細書の記載に基づいて創作される又は組み合わせられる各種の変形例及び応用例も考えられる。
前述した形態例には、発明の趣旨の範囲内で様々な変形例が考えられる。また、本明細書の記載に基づいて創作される又は組み合わせられる各種の変形例及び応用例も考えられる。
１１ 有機ＥＬパネル
２１ 画素アレイ部
２３ ライトスキャンドライバ
２５ 電源線スキャンドライバ
２７ 水平セレクタ
２９ タイミングジェネレータ
３１ 配線構造
３３ 電源線スキャンドライバ
３５ タイミングジェネレータ
４１ 有機ＥＬパネル
５１ 有機ＥＬパネル
５３ 電源線スキャンドライバ
６１ 有機ＥＬパネル
６３ ライトスキャンドライバ
７１ 有機ＥＬパネル
７３ 画素アレイ部
７５ ライトスキャンドライバ
７７ 電源線スキャンドライバ
７９ オフセット線スキャンドライバ
８１ 水平セレクタ
８３ タイミングジェネレータ
２１ 画素アレイ部
２３ ライトスキャンドライバ
２５ 電源線スキャンドライバ
２７ 水平セレクタ
２９ タイミングジェネレータ
３１ 配線構造
３３ 電源線スキャンドライバ
３５ タイミングジェネレータ
４１ 有機ＥＬパネル
５１ 有機ＥＬパネル
５３ 電源線スキャンドライバ
６１ 有機ＥＬパネル
６３ ライトスキャンドライバ
７１ 有機ＥＬパネル
７３ 画素アレイ部
７５ ライトスキャンドライバ
７７ 電源線スキャンドライバ
７９ オフセット線スキャンドライバ
８１ 水平セレクタ
８３ タイミングジェネレータ
Claims (11)
- アクティブマトリクス駆動方式に対応した画素構造及び配線構造を有し、かつ、各画素領域のＥＬ発光素子に電流を供給する電源線が２値以上の電位で駆動されるＥＬ表示パネルにおいて、
水平ラインに沿って延びる前記電源線は、連続する複数行単位で電気的に結合された配線構造を有する
ことを特徴とするＥＬ表示パネル。 - 請求項１に記載のＥＬ表示パネルにおいて、
発光期間と非発光期間で構成される１回の発光サイクルのうち、
非発光期間中の電源電位が消灯電位から初めて発光電位に立ち上がってから、結合単位の最終段に位置する水平ラインの発光が開始されるまでの間に、
互いに結合された複数行の電源線の電位を、少なくとも１回は前記消灯電位に立ち下げる電源線駆動回路を有する
ことを特徴とするＥＬ表示パネル。 - 請求項２に記載のＥＬ表示パネルにおいて、
前記発光サイクルは、１水平走査期間である
ことを特徴とするＥＬ表示パネル。 - 請求項１〜３のいずれかに記載のＥＬ表示パネルにおいて、
各画素領域のＥＬ発光素子に供給する電流量を制御する駆動トランジスタのゲート電極には、結合単位であるいずれかの水平ラインが非発光期間である間に、少なくとも信号電位、前記駆動トランジスタの閾値補正用の基準電位、初期電圧保持電位の３値が供給される
ことを特徴とするＥＬ表示パネル。 - 請求項４に記載のＥＬ表示パネルにおいて、
前記初期電圧保持電位は、
前記閾値補正用の基準電位より低い値で与えられるのと同時に、前記消灯電位との電位差が前記駆動トランジスタの閾値電圧以下になるように設定される
ことを特徴とするＥＬ表示パネル。 - 請求項４のいずれか一つに記載されたＥＬ表示パネルにおいて、
閾値補正動作が複数回の水平走査期間に分割して実行される場合、
少なくとも信号電位の書き込み動作の直前に行う閾値補正動作を除く全ての実行回で、各画素領域のＥＬ発光素子に供給する電流量を制御する駆動トランジスタのゲート電極に前記初期電圧保持電位が印加される
ことを特徴とするＥＬ表示パネル。 - 請求項４に記載されたＥＬ表示パネルにおいて、
前記初期電圧保持電位は、結合された全ての水平ラインに共通する閾値補正準備期間の少なくとも最後のタイミングに供給される
ことを特徴とするＥＬ表示パネル。 - 請求項２に記載されたＥＬ表示パネルにおいて、
前記電源駆動回路は、
結合単位の先頭段の発光期間の開始から最終段の発光期間の終了までの間に、互いに結合された行数−１回分の前記消灯電位への立ち下げ期間を設ける
ことを特徴とするＥＬ表示パネル。 - 請求項１に記載のＥＬ表示パネルにおいて、
発光期間と非発光期間で構成される１回の発光サイクルのうち、
結合単位の先頭段に位置する水平ラインの閾値補正期間の開始から、結合単位の最終段に位置する水平ラインの閾値補正期間の終了までの間に、
互いに結合された複数行の電源線の電位を、少なくとも１回は前記消灯電位に立ち下げる電源線駆動回路を有する
ことを特徴とするＥＬ表示パネル。 - アクティブマトリクス駆動方式に対応した画素構造と、各画素領域のＥＬ発光素子に電流を供給する電源線を連続する複数行単位で２値以上の電位で駆動する電源線駆動回路とを有するＥＬ表示パネルと、
システム全体の動作を制御するシステム制御部と、
前記システム制御部に対する操作入力を受け付ける操作入力部と
を有することを特徴とする電子機器。 - アクティブマトリクス駆動方式に対応した画素構造及び配線構造を有するＥＬ表示パネルの駆動方法において、
各画素領域のＥＬ発光素子に電流を供給する電源線を、連続する複数行単位で２値以上の電位で駆動する
ことを特徴とするＥＬ表示パネルの駆動方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008121741A JP5146090B2 (ja) | 2008-05-08 | 2008-05-08 | Ｅｌ表示パネル、電子機器及びｅｌ表示パネルの駆動方法 |
| US12/385,430 US20090278771A1 (en) | 2008-05-08 | 2009-04-08 | EL display panel, electronic instrument and panel driving method |
| TW098112398A TWI413065B (zh) | 2008-05-08 | 2009-04-14 | 電激發光顯示面板，電子儀器及面板驅動方法 |
| KR1020090039636A KR101557293B1 (ko) | 2008-05-08 | 2009-05-07 | Ｅｌ 표시 패널 |
| CN200910138205.5A CN101615378B (zh) | 2008-05-08 | 2009-05-08 | 电致发光显示面板、电子仪器以及面板驱动方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008121741A JP5146090B2 (ja) | 2008-05-08 | 2008-05-08 | Ｅｌ表示パネル、電子機器及びｅｌ表示パネルの駆動方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2009271320A true JP2009271320A (ja) | 2009-11-19 |
| JP5146090B2 JP5146090B2 (ja) | 2013-02-20 |
Family
ID=41266432
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008121741A Expired - Fee Related JP5146090B2 (ja) | 2008-05-08 | 2008-05-08 | Ｅｌ表示パネル、電子機器及びｅｌ表示パネルの駆動方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US20090278771A1 (ja) |
| JP (1) | JP5146090B2 (ja) |
| KR (1) | KR101557293B1 (ja) |
| CN (1) | CN101615378B (ja) |
| TW (1) | TWI413065B (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010020034A (ja) * | 2008-07-10 | 2010-01-28 | Sony Corp | 画像表示装置 |
| JP2010026118A (ja) * | 2008-07-17 | 2010-02-04 | Sony Corp | 表示装置およびその駆動方法ならびに電子機器 |
| JP2011145480A (ja) * | 2010-01-14 | 2011-07-28 | Sony Corp | 表示装置、表示駆動方法 |
| JP2011154287A (ja) * | 2010-01-28 | 2011-08-11 | Sony Corp | 表示装置およびその駆動方法ならびに電子機器 |
| KR20130008658A (ko) | 2010-04-05 | 2013-01-23 | 파나소닉 주식회사 | 유기 ｅｌ 표시 장치 및 그 제어 방법 |
| KR20130008659A (ko) | 2010-04-05 | 2013-01-23 | 파나소닉 주식회사 | 유기 ｅｌ 표시 장치 및 그 제어 방법 |
| KR20160055432A (ko) * | 2014-11-10 | 2016-05-18 | 엘지디스플레이 주식회사 | 유기발광다이오드 표시장치 |
| CN108492777A (zh) * | 2018-02-27 | 2018-09-04 | 上海天马有机发光显示技术有限公司 | 像素驱动电路的驱动方法、显示面板和显示装置 |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4293262B2 (ja) * | 2007-04-09 | 2009-07-08 | ソニー株式会社 | 表示装置、表示装置の駆動方法および電子機器 |
| JP2010002498A (ja) * | 2008-06-18 | 2010-01-07 | Sony Corp | パネルおよび駆動制御方法 |
| JP2010237362A (ja) * | 2009-03-31 | 2010-10-21 | Sony Corp | パネル及びその制御方法、表示装置、並びに電子機器 |
| KR101452655B1 (ko) | 2010-07-12 | 2014-10-22 | 샤프 가부시키가이샤 | 표시 장치 및 그 구동 방법 |
| US8933865B2 (en) | 2010-10-21 | 2015-01-13 | Sharp Kabushiki Kaisha | Display device and drive method therefor |
| JP6074587B2 (ja) * | 2012-08-06 | 2017-02-08 | 株式会社Ｊｏｌｅｄ | 表示パネル、表示装置ならびに電子機器 |
| US8878755B2 (en) * | 2012-08-23 | 2014-11-04 | Au Optronics Corporation | Organic light-emitting diode display and method of driving same |
| KR102026473B1 (ko) * | 2012-11-20 | 2019-09-30 | 삼성디스플레이 주식회사 | 표시 장치 및 그 구동 방법 |
| CN104851400B (zh) * | 2015-05-21 | 2018-01-09 | 深圳市华星光电技术有限公司 | 显示装置及其驱动方法 |
| JP6914732B2 (ja) * | 2017-05-29 | 2021-08-04 | キヤノン株式会社 | 発光装置及び撮像装置 |
| CN110021259B (zh) * | 2018-03-23 | 2020-12-22 | 京东方科技集团股份有限公司 | 电源电压提供电路、方法、显示基板和显示装置 |
| CN108877635B (zh) * | 2018-08-10 | 2022-06-21 | 武汉天马微电子有限公司 | 一种电源驱动器的控制方法及电源驱动器、显示装置 |
| US11244622B2 (en) * | 2020-06-04 | 2022-02-08 | Parade Technologies, Ltd. | Dynamic power control for OLED displays |
| CN115390308A (zh) * | 2021-05-24 | 2022-11-25 | 海信视像科技股份有限公司 | 一种显示装置及其驱动方法 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003271095A (ja) * | 2002-03-14 | 2003-09-25 | Nec Corp | 電流制御素子の駆動回路及び画像表示装置 |
| JP2006195477A (ja) * | 2005-01-14 | 2006-07-27 | Samsung Electronics Co Ltd | 表示装置及びその駆動方法 |
| JP2006259373A (ja) * | 2005-03-17 | 2006-09-28 | Eastman Kodak Co | 表示装置 |
| JP2007140318A (ja) * | 2005-11-22 | 2007-06-07 | Sony Corp | 画素回路 |
| JP2007155754A (ja) * | 2005-11-30 | 2007-06-21 | Kyocera Corp | 画像表示装置およびその駆動方法 |
| JP2008262019A (ja) * | 2007-04-12 | 2008-10-30 | Sony Corp | 自発光表示パネル駆動方法、自発光表示パネル及び電子機器 |
| JP2009186583A (ja) * | 2008-02-04 | 2009-08-20 | Sony Corp | 表示装置及びその駆動方法と電子機器 |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3956347B2 (ja) * | 2002-02-26 | 2007-08-08 | インターナショナル・ビジネス・マシーンズ・コーポレーション | ディスプレイ装置 |
| US7876294B2 (en) * | 2002-03-05 | 2011-01-25 | Nec Corporation | Image display and its control method |
| JP2003302936A (ja) * | 2002-03-29 | 2003-10-24 | Internatl Business Mach Corp <Ibm> | ディスプレイ装置、ｏｌｅｄパネル、薄膜トランジスタの制御装置、薄膜トランジスタの制御方法およびｏｌｅｄディスプレイの制御方法 |
| JP3918642B2 (ja) * | 2002-06-07 | 2007-05-23 | カシオ計算機株式会社 | 表示装置及びその駆動方法 |
| JP4195337B2 (ja) * | 2002-06-11 | 2008-12-10 | 三星エスディアイ株式会社 | 発光表示装置及びその表示パネルと駆動方法 |
| JP3832415B2 (ja) * | 2002-10-11 | 2006-10-11 | ソニー株式会社 | アクティブマトリクス型表示装置 |
| CN1310204C (zh) * | 2003-01-09 | 2007-04-11 | 友达光电股份有限公司 | 有机发光显示器 |
| CN1332370C (zh) * | 2003-01-29 | 2007-08-15 | 胜华科技股份有限公司 | 主动式有机发光二极管显示器的数字驱动方法及装置 |
| CN1320515C (zh) * | 2003-02-24 | 2007-06-06 | 友达光电股份有限公司 | 有机发光显示器 |
| US6998790B2 (en) * | 2004-02-25 | 2006-02-14 | Au Optronics Corporation | Design methodology of power supply lines in electroluminescence display |
| US7173590B2 (en) * | 2004-06-02 | 2007-02-06 | Sony Corporation | Pixel circuit, active matrix apparatus and display apparatus |
| WO2006062180A1 (en) * | 2004-12-06 | 2006-06-15 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| JP2007316454A (ja) * | 2006-05-29 | 2007-12-06 | Sony Corp | 画像表示装置 |
| JP4240068B2 (ja) * | 2006-06-30 | 2009-03-18 | ソニー株式会社 | 表示装置及びその駆動方法 |
| KR100865394B1 (ko) * | 2007-03-02 | 2008-10-24 | 삼성에스디아이 주식회사 | 유기 전계 발광 표시 장치 |
-
2008
- 2008-05-08 JP JP2008121741A patent/JP5146090B2/ja not_active Expired - Fee Related
-
2009
- 2009-04-08 US US12/385,430 patent/US20090278771A1/en not_active Abandoned
- 2009-04-14 TW TW098112398A patent/TWI413065B/zh not_active IP Right Cessation
- 2009-05-07 KR KR1020090039636A patent/KR101557293B1/ko active IP Right Grant
- 2009-05-08 CN CN200910138205.5A patent/CN101615378B/zh active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003271095A (ja) * | 2002-03-14 | 2003-09-25 | Nec Corp | 電流制御素子の駆動回路及び画像表示装置 |
| JP2006195477A (ja) * | 2005-01-14 | 2006-07-27 | Samsung Electronics Co Ltd | 表示装置及びその駆動方法 |
| JP2006259373A (ja) * | 2005-03-17 | 2006-09-28 | Eastman Kodak Co | 表示装置 |
| JP2007140318A (ja) * | 2005-11-22 | 2007-06-07 | Sony Corp | 画素回路 |
| JP2007155754A (ja) * | 2005-11-30 | 2007-06-21 | Kyocera Corp | 画像表示装置およびその駆動方法 |
| JP2008262019A (ja) * | 2007-04-12 | 2008-10-30 | Sony Corp | 自発光表示パネル駆動方法、自発光表示パネル及び電子機器 |
| JP2009186583A (ja) * | 2008-02-04 | 2009-08-20 | Sony Corp | 表示装置及びその駆動方法と電子機器 |
Cited By (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8212747B2 (en) | 2008-07-10 | 2012-07-03 | Sony Corporation | Image display device |
| JP2010020034A (ja) * | 2008-07-10 | 2010-01-28 | Sony Corp | 画像表示装置 |
| JP2010026118A (ja) * | 2008-07-17 | 2010-02-04 | Sony Corp | 表示装置およびその駆動方法ならびに電子機器 |
| JP4666016B2 (ja) * | 2008-07-17 | 2011-04-06 | ソニー株式会社 | 表示装置およびその駆動方法ならびに電子機器 |
| US9483995B2 (en) | 2008-07-17 | 2016-11-01 | Joled Inc. | Display device, method for driving the same, and electronic device |
| US8723767B2 (en) | 2008-07-17 | 2014-05-13 | Sony Corporation | Display device, method for driving the same, and electronic device |
| US8405586B2 (en) | 2008-07-17 | 2013-03-26 | Sony Corporation | Display device, method for driving the same, and electronic device |
| US8654042B2 (en) | 2010-01-14 | 2014-02-18 | Sony Corporation | Display apparatus and display driving method |
| JP2011145480A (ja) * | 2010-01-14 | 2011-07-28 | Sony Corp | 表示装置、表示駆動方法 |
| JP2011154287A (ja) * | 2010-01-28 | 2011-08-11 | Sony Corp | 表示装置およびその駆動方法ならびに電子機器 |
| US8405583B2 (en) | 2010-04-05 | 2013-03-26 | Panasonic Corporation | Organic EL display device and control method thereof |
| KR20130008659A (ko) | 2010-04-05 | 2013-01-23 | 파나소닉 주식회사 | 유기 ｅｌ 표시 장치 및 그 제어 방법 |
| US8791883B2 (en) | 2010-04-05 | 2014-07-29 | Panasonic Corporation | Organic EL display device and control method thereof |
| KR20130008658A (ko) | 2010-04-05 | 2013-01-23 | 파나소닉 주식회사 | 유기 ｅｌ 표시 장치 및 그 제어 방법 |
| KR20160055432A (ko) * | 2014-11-10 | 2016-05-18 | 엘지디스플레이 주식회사 | 유기발광다이오드 표시장치 |
| KR102238640B1 (ko) | 2014-11-10 | 2021-04-12 | 엘지디스플레이 주식회사 | 유기발광다이오드 표시장치 |
| CN108492777A (zh) * | 2018-02-27 | 2018-09-04 | 上海天马有机发光显示技术有限公司 | 像素驱动电路的驱动方法、显示面板和显示装置 |
| CN108492777B (zh) * | 2018-02-27 | 2020-04-03 | 上海天马有机发光显示技术有限公司 | 像素驱动电路的驱动方法、显示面板和显示装置 |
| US10657888B2 (en) | 2018-02-27 | 2020-05-19 | Shanghai Tianma AM-OLED Co., Ltd. | Driving method for pixel driving circuit, display panel and display device |
Also Published As
| Publication number | Publication date |
|---|---|
| TWI413065B (zh) | 2013-10-21 |
| KR20090117631A (ko) | 2009-11-12 |
| TW201005705A (en) | 2010-02-01 |
| CN101615378A (zh) | 2009-12-30 |
| KR101557293B1 (ko) | 2015-10-06 |
| JP5146090B2 (ja) | 2013-02-20 |
| US20090278771A1 (en) | 2009-11-12 |
| CN101615378B (zh) | 2013-03-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5146090B2 (ja) | Ｅｌ表示パネル、電子機器及びｅｌ表示パネルの駆動方法 | |
| JP4760840B2 (ja) | Ｅｌ表示パネル、電子機器及びｅｌ表示パネルの駆動方法 | |
| JP5217500B2 (ja) | Ｅｌ表示パネルモジュール、ｅｌ表示パネル、集積回路装置、電子機器及び駆動制御方法 | |
| JP5186950B2 (ja) | Ｅｌ表示パネル、電子機器及びｅｌ表示パネルの駆動方法 | |
| KR101593369B1 (ko) | 전계발광 표시 패널, 표시 장치 및 전자기기 | |
| JP5343325B2 (ja) | 自発光表示パネル駆動方法、自発光表示パネル及び電子機器 | |
| JP2008170857A (ja) | 表示装置及びその駆動方法 | |
| KR20130006302A (ko) | 화소 회로, 표시 장치, 전자 기기, 및, 화소 회로의 구동 방법 | |
| US20160217730A1 (en) | Electro luminescent display panel and electronic apparatus | |
| TWI514350B (zh) | A driving circuit, a driving method, a display device and an electronic device | |
| JP2009204978A (ja) | Ｅｌ表示パネルモジュール、ｅｌ表示パネル及び電子機器 | |
| JP2009204992A (ja) | Ｅｌ表示パネル、電子機器及びｅｌ表示パネルの駆動方法 | |
| JP5365734B2 (ja) | 表示装置 | |
| JP2011221165A (ja) | 表示装置、電子機器、表示装置の駆動方法 | |
| JP2010039117A (ja) | 表示装置及びその駆動方法と電子機器 | |
| JP5682612B2 (ja) | 表示装置 | |
| JP5212002B2 (ja) | 表示パネルモジュール、半導体集積回路及び電子機器 | |
| JP2013047717A (ja) | 駆動回路、駆動方法、電子機器、及び表示装置 | |
| JP2015090439A (ja) | 駆動回路、表示装置および電子機器 | |
| JP2009204931A (ja) | Ｅｌ表示パネル、電子機器及びｅｌ表示パネルの駆動方法 | |
| JP5958515B2 (ja) | 表示装置 | |
| JP2009204882A (ja) | Ｅｌ表示パネルモジュール、ｅｌ表示パネル、集積回路装置、電子機器及び駆動制御方法 | |
| JP2010014812A (ja) | 表示パネル、半導体集積回路及び電子機器 | |
| JP2012242585A (ja) | 表示装置、電子機器、及び、表示装置の駆動方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110329 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120615 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120703 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120808 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120828 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121003 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121030 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121112 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 5146090 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151207 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |