JP2009186583A

JP2009186583A - 表示装置及びその駆動方法と電子機器

Info

Publication number: JP2009186583A
Application number: JP2008024053A
Authority: JP
Inventors: Tetsuo Yamamoto; 哲郎山本; Katsuhide Uchino; 勝秀内野
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 2008-02-04
Filing date: 2008-02-04
Publication date: 2009-08-20
Anticipated expiration: 2028-02-04
Also published as: JP4816653B2; TW200945297A; KR20090085532A; EP2085959A1; EP2085959B1; KR101516435B1; US20090195480A1; CN101504823B; TWI416465B; SG154423A1; CN101504823A; US8199077B2

Abstract

【課題】給電線を駆動するドライブスキャナの出力段の共用化を図り、周辺駆動部の縮小化が可能な表示装置を提供する。
【解決手段】画素２は、一方の電流端が信号線ＳＬに接続し制御端が走査線ＷＳに接続したサンプリング用トランジスタと、ドレインが給電線ＤＳに接続しゲートがサンプリング用トランジスタの他方の電流端に接続した駆動用トランジスタと、駆動用トランジスタのソースに接続した発光素子と、駆動用トランジスタのソースとゲートとの間に接続した保持容量とを有する。ライトスキャナ４は、行状の走査線ＷＳに対し一本づつ位相をずらして制御信号を供給する一方、ドライブスキャナ５は、行状の給電線ＤＳを所定の本数づつまとめてグループ化し、グループ単位で順に位相をずらして高電位と低電位の切換を行い、且つグループ内では同じ位相で所定本数の給電線ＤＳの電位を切り換える。
【選択図】図１３

Description

本発明は発光素子を画素に用いたアクティブマトリクス型の表示装置及びその駆動方法に関する。またこのような表示装置を備えた電子機器に関する。

発光素子として有機ＥＬデバイスを用いた平面自発光型の表示装置の開発が近年盛んになっている。有機ＥＬデバイスは有機薄膜に電界をかけると発光する現象を利用したデバイスである。有機ＥＬデバイスは印加電圧が１０Ｖ以下で駆動するため低消費電力である。また有機ＥＬデバイスは自ら光を発する自発光素子であるため、照明部材を必要とせず軽量化及び薄型化が容易である。さらに有機ＥＬデバイスの応答速度は数μｓ程度と非常に高速であるので、動画表示時の残像が発生しない。

有機ＥＬデバイスを画素に用いた平面自発光型の表示装置の中でも、とりわけ駆動素子として薄膜トランジスタを各画素に集積形成したアクティブマトリクス型の表示装置の開発が盛んである。アクティブマトリクス型平面自発光表示装置は、例えば以下の特許文献１ないし６に記載されている。
特開２００３−２５５８５６特開２００３−２７１０９５特開２００４−１３３２４０特開２００４−０２９７９１特開２００４−０９３６８２特開２００６‐２５１３２２

図２３は従来のアクティブマトリクス型表示装置の一例を示す模式的な回路図である。表示装置は画素アレイ部１と周辺の駆動部とで構成されている。駆動部は水平セレクタ３とライトスキャナ４を備えている。画素アレイ部１は列状の信号線ＳＬと行状の走査線ＷＳを備えている。各信号線ＳＬと走査線ＷＳの交差する部分に画素２が配されている。図では理解を容易にするため、１個の画素２のみを表してある。ライトスキャナ４はシフトレジスタを備えており、外部から供給されるクロック信号ｃｋに応じて動作し同じく外部から供給されるスタートパルスｓｐを順次転送することで、走査線ＷＳに順次制御信号を出力する。水平セレクタ３はライトスキャナ４側の線順次走査に合わせて映像信号を信号線ＳＬに供給する。

画素２はサンプリング用トランジスタＴ１と駆動用トランジスタＴ２と保持容量Ｃ１と発光素子ＥＬとで構成されている。駆動用トランジスタＴ２はＰチャネル型であり、その一方の電流端であるソースは電源ラインに接続し、他方の電流端であるドレインは発光素子ＥＬに接続している。駆動用トランジスタＴ２の制御端であるゲートはサンプリング用トランジスタＴ１を介して信号線ＳＬに接続している。サンプリング用トランジスタＴ１はライトスキャナ４から供給される制御信号に応じて導通し、信号線ＳＬから供給される映像信号をサンプリングして保持容量Ｃ１に書き込む。駆動用トランジスタＴ２は保持容量Ｃ１に書き込まれた映像信号をゲート電圧Ｖｇｓとしてそのゲートに受け、ドレイン電流Ｉｄｓを発光素子ＥＬに流す。これにより発光素子ＥＬは映像信号に応じた輝度で発光する。ゲート電圧Ｖｇｓは、ソースを基準にしたゲートの電位を表している。

駆動用トランジスタＴ２は飽和領域で動作し、ゲート電圧Ｖｇｓとドレイン電流Ｉｄｓの関係は以下の特性式で表される。
Ｉｄｓ＝（１／２）μ（Ｗ／Ｌ）Ｃｏｘ（Ｖｇｓ−Ｖｔｈ）^２
ここでμは駆動用トランジスタの移動度、Ｗは駆動用トランジスタのチャネル幅、Ｌは同じくチャネル長、Ｃｏｘは同じく単位面積あたりのゲート絶縁膜容量、Ｖｔｈは同じく閾電圧である。この特性式から明らかなように駆動用トランジスタＴ２は飽和領域で動作するとき、ゲート電圧Ｖｇｓに応じてドレイン電流Ｉｄｓを供給する定電流源として機能する。

図２４は、発光素子ＥＬの電圧／電流特性を示すグラフである。横軸にアノード電圧Ｖを示し、縦軸に駆動電流Ｉｄｓをとってある。なお発光素子ＥＬのアノード電圧は駆動用トランジスタＴ２のドレイン電圧となっている。発光素子ＥＬは電流／電圧特性が経時変化し、特性カーブが時間の経過と共に寝ていく傾向にある。このため駆動電流Ｉｄｓが一定であってもアノード電圧（ドレイン電圧）Ｖが変化してくる。その点、図２３に示した画素回路２は駆動用トランジスタＴ２が飽和領域で動作し、ドレイン電圧の変動に関わらずゲートで電圧Ｖｇｓに応じた駆動電流Ｉｄｓを流すことができるので、発光素子ＥＬの特性経時変化に関わらず発光輝度を一定に保つことが可能である。

図２５は、従来の画素回路の他の例を示す回路図である。先に示した図２３の画素回路と異なる点は、駆動用トランジスタＴ２がＰチャネル型からＮチャネル型に変わっていることである。回路の製造プロセス上は、画素を構成する全てのトランジスタをＮチャネル型にすることが有利である場合が多い。

図２３や図２５に示した従来の画素回路は、駆動用トランジスタＴ２を飽和領域で動作させて、発光素子ＥＬに供給する駆動電流を制御している。しかしながら、駆動用トランジスタとして用いられる薄膜トランジスタは、その閾電圧Ｖｔｈや移動度μにばらつきがある。上述のトランジスタ特性式から明らかなように、閾電圧Ｖｔｈや移動度μにばらつきがあると、出力電流Ｉｄｓがばらつくため、画面のユニフォーミティを損なう。このため、従来から各画素内に、駆動用トランジスタの閾電圧補正機能や移動度補正機能を組み込んだ構成が提案されている。

図２３や図２５に示した画素回路は、基本的に２個のトランジスタと１個の容量と１個の発光素子とで構成されている。このように比較的単純な回路構成で、閾電圧補正機能や移動度補正機能を組み込む場合、走査線の線順次走査に合わせて電源の電位を走査する必要がある。このため、表示装置の周辺駆動部は、信号線を駆動する水平セレクタ（信号セレクタ）や走査線を走査するライトスキャナに加え、電源ラインを画素の各行ごとに走査するドライブスキャナが必要となる。

信号セレクタ、ライトスキャナ、ドライブスキャナはいずれも基本的にシフトレジスタで構成されており、画素の各列又は各行に対応して、１段ごとに信号出力部を備えている。しかしながら、信号線本数や走査線本数が増えると、シフトレジスタの出力段数もその分増加し、周辺駆動部の回路規模の大型化を招いていた。周辺駆動部の回路規模の大型化によりパネル上に占める周辺駆動部の回路面積が増大し、その分画面を構成する画素アレイ部の面積を圧迫することになる。

この問題に対処するため、従来から複数本の信号線や走査線でシフトレジスタの出力段を共用する構成が知られている。例えば特許文献６では、信号線を複数画素で共用化する方式が提案されている。この様にすれば、信号線を駆動する信号セレクタに組み込まれるシフトレジスタの出力段を複数の画素列で共用化でき、その分回路規模の縮小化、回路面積の縮小化、回路コストの低減化が可能になる。

もちろん信号線の本数を削減することは低コスト化に対しては有利であるが、走査線側でもシフトレジスタの出力段の共用化を図ることは表示装置のコストパフォーマンスを高めるために重要である。特に各画素を給電する電源ライン（給電線）については電流供給能力の安定化のため、ドライブスキャナの出力部（出力バッファ）はそのデバイスサイズを大きくとる必要がある。したがって、従来のように画素の各行に対応してドライブスキャナの出力バッファを設けた場合、ドライブスキャナの占有面積が大きくなってしまい、表示パネルの低コスト化及び小型化を図る上で、解決すべき課題となっている。

上述した従来の技術の課題に鑑み、本発明は電源ライン（給電線）を駆動するドライブスキャナの出力段（出力バッファ）の共用化を図り、以って周辺駆動部の縮小化が可能な表示装置を提供することを目的とする。かかる目的を達成するために以下の手段を講じた。即ち本発明は、画素アレイ部と駆動部とを有し、前記画素アレイ部は、行状に配された走査線と、列状に配された信号線と、各走査線と各信号線とが交差する部分に行列状に配された画素と、該走査線と平行に配された給電線とを備え、前記駆動部は、列状の信号線に信号電位を有する駆動信号（映像信号）を供給する信号セレクタと、行状の走査線に順次制御信号を供給するライトスキャナと、各給電線に高電位と低電位で切り換わる電源を供給するドライブスキャナとを有し、前記画素は、一方の電流端が信号線に接続し制御端が走査線に接続したサンプリング用トランジスタと、ドレイン側となる電流端が給電線に接続しゲートとなる制御端が該サンプリング用トランジスタの他方の電流端に接続した駆動用トランジスタと、該駆動用トランジスタのソース側となる電流端に接続した発光素子と、該駆動用トランジスタのソースとゲートとの間に接続した保持容量とを有する表示装置であって、前記ライトスキャナは、行状の走査線に対し一本づつ位相をずらして制御信号を供給する一方、前記ドライブスキャナは、行状の給電線を所定の本数づつまとめてグループ化し、グループ単位で順に位相をずらして高電位と低電位の切換を行い、且つグループ内では同じ位相で所定本数の給電線の電位を切り換えることを特徴とする。

一態様では、前記信号セレクタは、少なくとも基準電位と信号電位とで交互に切り替わる駆動信号を信号線に供給し、前記サンプリング用トランジスタは、信号線が基準電位で給電線が低電位のとき、制御信号に応じてオンし該駆動用トランジスタのゲート・ソース間電圧を駆動用トランジスタの閾電圧を超える電圧にセットする準備動作を行い、続いて信号線が基準電位で給電線が高電位のとき、制御信号に応じてオンし該駆動用トランジスタのゲート・ソース間電圧がその閾電圧となるように該保持容量を放電する補正動作を行い、その後、信号線が信号電位で給電線が高電位のとき、制御信号に応じてオンし該信号電位を該保持容量に保持する書込動作を行う。この場合、前記信号セレクタは、基準電位及び信号電位に加え該基準電位よりも低い保持電位の三レベル間で変化する駆動信号を信号線に供給し、前記サンプリング用トランジスタは、該準備動作の最後で該保持電位を駆動用トランジスタのゲートに印加して駆動用トランジスタを一旦オフ状態に置く。更に前記サンプリング用トランジスタは、該補正動作を時分割的に複数回繰り返し、少なくとも一部の補正動作の後該保持電位を該駆動用トランジスタのゲートに印加する。一態様では、前記準備動作は、一つのグループに属する行の画素で一斉に行い、前記補正動作は行単位でずらして行う。他の態様では、前記準備動作及び補正動作を順次行単位でずらして行う。好ましくは、前記サンプリング用トランジスタは、該発光素子が駆動用トランジスタから電流の供給を受けて点灯している状態で、該信号線が基準電位にあるときに、制御信号に応じてオンし基準電位を該駆動用トランジスタのゲートに書込んで駆動用トランジスタをオフし、以って発光素子を点灯状態から消灯状態に切り換える。この場合、前記発光素子は、アノードが駆動用トランジスタのソースに接続し、カソードが所定のカソード電位に接続し、前記基準電位は、カソード電位に発光素子の閾電圧と駆動用トランジスタの閾電圧を足した電位より低い。

本発明によれば、ドライブスキャナは行状の給電線を所定の本数ずつまとめてグループ化し、グループ単位で順に位相をずらして高電位と低電位の切換を行い、且グループ内では同じ位相で所定本数の給電線の電位を切換えている。かかる構成により、ドライブスキャナはその出力段（出力バッファ）を所定の本数ごと（グループごと）に共用化することができる。これにより、デバイスサイズの大きな出力バッファを削減でき、ドライブスキャナひいては駆動部の回路面積を縮小可能である。例えば給電線を１０本ずつまとめてグループ化し、１つのグループを１つの出力バッファで駆動した場合、出力段数は従来の１０分の１となる。駆動部の回路規模を縮小することで、低コスト化並びに高歩留り化を図ることができる。

以下図面を参照して本発明の実施の形態を詳細に説明する。図１は表示装置の全体構成を示すブロック図である。但しこの表示装置は参考例であって、本発明の基礎になった先行開発にかかるものである。本発明の背景を明らかにし且理解を容易にするため、まずこの参考例を本発明の説明の一部として以下に説明する。図示するように、本表示装置は、画素アレイ部１とこれを駆動する駆動部（３，４，５）とからなる。画素アレイ部１は、行状の走査線ＷＳと、列状の信号線ＳＬと、両者が交差する部分に配された行列状の画素２と、各画素２の各行に対応して配された電源ラインである給電線ＤＳとを備えている。駆動部（３，４，５）は、各走査線ＷＳに順次制御信号を供給して画素２を行単位で線順次走査する制御用スキャナ（ライトスキャナ）４と、この線順次走査に合わせて各給電線ＤＳに第１電位と第２電位で切換る電源電圧を供給する電源スキャナ（ドライブスキャナ）５と、この線順次走査に合わせて列状の信号線ＳＬに映像信号となる信号電位と基準電位を供給する信号セレクタ（水平セレクタ）３とを備えている。なおライトスキャナ４は外部から供給されるクロック信号ＷＳｃｋに応じて動作し同じく外部から供給されるスタートパルスＷＳｓｐを順次転送することで、各走査線ＷＳに制御信号を出力している。ドライブスキャナ５は外部から供給されるクロック信号ＤＳｃｋに応じて動作し、同じく外部から供給されるスタートパルスＤＳｓｐを順次転送することで、給電線ＤＳの電位を線順次で切換えている。

図２は、図１に示した表示装置に含まれる画素２の具体的な構成を示す回路図である。図示するように本画素回路２は、有機ＥＬデバイスなどで代表される２端子型（ダイオード型）の発光素子ＥＬと、Ｎチャネル型のサンプリング用トランジスタＴ１と、同じくＮチャネル型の駆動用トランジスタＴ２と、薄膜タイプの保持容量Ｃ１とで構成されている。サンプリング用トランジスタＴ１はその制御端であるゲートが走査線ＷＳに接続し、その一対の電流端であるソース及びドレインの一方が信号線ＳＬに接続し、他方が駆動用トランジスタＴ２のゲートＧに接続している。駆動用トランジスタＴ２は、そのソース及びドレインの一方が発光素子ＥＬに接続し、他方が給電線ＤＳに接続している。本形態は駆動用トランジスタＴ２がＮチャネル型であり、その片方の電流端であるドレイン側が給電線ＤＳに接続し、もう片方の電流端であるソースＳ側が発光素子ＥＬのアノード側に接続している。発光素子ＥＬのカソードは所定のカソード電位Ｖｃａｔに固定されている。保持容量Ｃ１は駆動用トランジスタＴ２の電流端であるソースＳと制御端であるゲートＧとの間に接続している。かかる構成を有する画素２に対して、制御用スキャナ（ライトスキャナ）４は、走査線ＷＳを低電位と高電位の間で切り換えることで順次制御信号を出力し、画素２を行単位で線順次走査する。電源スキャナ（ドライブスキャナ）５は、線順次走査に合わせて各給電線ＤＳに第１電位Ｖｃｃと第２電位Ｖｓｓで切換る電源電圧を供給している。信号セレクタ（水平セレクタ３）は、線順次走査に合わせて列状の信号線ＳＬに映像信号となる信号電位Ｖｓｉｇと基準電位Ｖｏｆｓを供給している。

かかる構成において、サンプリング用トランジスタＴ１は、映像信号が基準電位Ｖｏｆｓから信号電位Ｖｓｉｇに立上る第１タイミングの後、制御信号が立上る第２タイミングから制御信号が立下ってオフする第３タイミングまでのサンプリング期間（第２タイミングから第３タイミングまでの間）に、信号電位Ｖｓｉｇをサンプリングして保持容量Ｃ１に書き込む。この時同時に駆動用トランジスタＴ２に流れる電流を保持容量Ｃ１に負帰還して駆動用トランジスタＴ２の移動度μに対する補正を保持容量Ｃ１に書き込まれた信号電位にかける。即ち第２タイミングから第３タイミングまでのサンプリング期間が、駆動用トランジスタＴ２に流れる電流を保持容量Ｃ１に負帰還する移動度補正期間にもなっている。

図２に示した画素回路は、上述した移動度補正機能に加え閾電圧補正機能も備えている。即ち電源スキャナ（ドライブスキャナ）５はサンプリング用トランジスタＴ１が信号電位Ｖｓｉｇをサンプリングする前に、第１タイミングで給電線ＤＳを第１電位Ｖｃｃから第２電位Ｖｓｓに切り換える。制御用スキャナ（ライトスキャナ）４は、同じくサンプリング用トランジスタＴ１が信号電位Ｖｓｉｇをサンプリングする前に、第２タイミングでサンプリング用トランジスタＴ１を導通させて信号線ＳＬから基準電位Ｖｏｆｓを駆動用トランジスタＴ２のゲートＧに印加すると共に、駆動用トランジスタＴ２のソースＳを第２電位Ｖｓｓにセットする。電源スキャナ（ドライブスキャナ）５は、第２タイミングの後の第３タイミングで、給電線ＤＳを第２電位Ｖｓｓから第１電位Ｖｃｃに切り換えて、駆動用トランジスタＴ２の閾電圧Ｖｔｈに相当する電圧を保持容量Ｃ１に保持しておく。かかる閾電圧補正機能より、本表示装置は画素毎にばらつく駆動用トランジスタＴ２の閾電圧Ｖｔｈの影響をキャンセルすることができる。なお、第１タイミングと第２タイミングの前後は問わない。

図２に示した画素回路２はさらにブートストラップ機能も備えている。即ちライトスキャナ４は、保持容量Ｃ１に信号電位Ｖｓｉｇが保持された時点で、サンプリング用トランジスタＴ１を非導通状態にして駆動用トランジスタＴ２のゲートＧを信号線ＳＬから電気的に切り離し、以って駆動用トランジスタＴ２のソース電位の変動にゲート電位が連動しゲートＧとソースＳ間の電圧Ｖｇｓを一定に維持する。発光素子ＥＬの電流／電圧特性が経時変動しても、ゲート電圧Ｖｇｓを一定に維持することができ、輝度の変化が生じない。

図３は、図２に示した画素の動作説明に供するタイミングチャートである。このタイミングチャートは時間軸を共通にして、走査線ＷＳの電位変化、給電線（電源ライン）ＤＳの電位変化、信号線ＳＬの電位変化を表してある。走査線ＷＳの電位変化は制御信号を表し、サンプリング用トランジスタＴ１の開閉制御を行っている。給電線ＤＳの電位変化は、電源電圧Ｖｃｃ，Ｖｓｓの切換えを表している。また信号線ＳＬの電位変化は入力信号の信号電位Ｖｓｉｇと基準電位Ｖｏｆｓの切換えを表している。またこれらの電位変化と並行に、駆動用トランジスタＴ２のゲートＧ及びソースＳの電位変化も表している。前述したようにゲートＧとソースＳの電位差がＶｇｓである。

このタイミングチャートは画素の動作の遷移に合わせて期間を（１）〜（７）のように便宜的に区切ってある。当該フィールドに入る直前の期間（１）では発光素子ＥＬが発光状態にある。その後線順次走査の新しいフィールドに入ってまず最初の期間（２）で給電線ＤＳを第１電位Ｖｃｃから第２電位Ｖｓｓに切り換える。次の期間（３）に進み入力信号をＶｓｉｇからＶｏｆｓに切り換える。さらに次の期間（４）でサンプリング用トランジスタＴ１をオンする。この期間（２）〜（４）で駆動用トランジスタＴ２のゲート電圧及びソース電圧を初期化する。その期間（２）〜（４）は閾電圧補正のための準備期間であり、駆動用トランジスタＴ２のゲートＧがＶｏｆｓに初期化される一方、ソースＳがＶｓｓに初期化される。続いて閾値補正期間（５）で実際に閾電圧補正動作が行われ、駆動用トランジスタＴ２のゲートＧとソースＳとの間に閾電圧Ｖｔｈに相当する電圧が保持される。実際にはＶｔｈに相当する電圧が、駆動用トランジスタＴ２のゲートＧとソースＳとの間に接続された保持容量Ｃ１に書き込まれることになる。

なお図３に示した参考例では、閾値補正期間（５）は３回に分けており、時分割的に閾電圧補正動作を行っている。各閾電圧補正期間（５）の間には待機期間（５ａ）が挿入されている。この様に閾電圧補正期間（５）を分割して閾電圧補正動作を複数回繰り返すことにより、Ｖｔｈに相当する電圧を保持容量Ｃ１に書き込むようにしている。但し本発明はこれに限られるものではなく、１回の閾電圧補正期間（５）で補正動作を行うことも可能である。

この後、書込動作期間／移動度補正期間（６）に進む。ここで映像信号の信号電位ＶｓｉｇがＶｔｈに足し込まれる形で保持容量Ｃ１に書き込まれると共に、移動度補正用の電圧ΔＶが保持容量Ｃ１に保持された電圧から差し引かれる。この書込み期間／移動度補正期間（６）では、信号線ＳＬが信号電位Ｖｓｉｇにある時間帯にサンプリング用トランジスタＴ１を導通状態にする必要がある。この後発光期間（７）に進み、信号電位Ｖｓｉｇに応じた輝度で発光素子が発光する。その際信号電位Ｖｓｉｇは閾電圧Ｖｔｈに相当する電圧と移動度補正用の電圧ΔＶとによって調整されているため、発光素子ＥＬの発光輝度は駆動用トランジスタＴ２の閾電圧Ｖｔｈや移動度μのばらつきの影響を受けることはない。なお発光期間（７）の最初でブートストラップ動作が行われ、駆動用トランジスタＴ２のゲートＧ／ソースＳ間電圧Ｖｇｓを一定に維持したまま、駆動用トランジスタＴ２のゲート電位及びソース電位が上昇する。

引き続き図４〜図１２を参照して、図２に示した画素回路の動作を詳細に説明する。まず図４に示したように発光期間（１）では、電源電位がＶｃｃにセットされ、サンプリング用トランジスタＴ１はオフしている。このとき駆動用トランジスタＴ２は飽和領域で動作するようにセットされているため、発光素子ＥＬに流れる駆動電流Ｉｄｓは駆動用トランジスタＴ２のゲートＧ／ソースＳ間に印加される電圧Ｖｇｓに応じて、前述したトランジスタ特性式で示される値を取る。

続いて図５に示すように準備期間（２），（３）に入ると給電線（電源ライン）の電位をＶｓｓにする。このときＶｓｓは発光素子ＥＬの閾電圧Ｖｔｈｅｌとカソード電圧Ｖｃａｔの和よりも小さくなるように設定している。即ちＶｓｓ＜Ｖｔｈｅｌ＋Ｖｃａｔであるので、発光素子ＥＬは消灯し、電源ライン側が駆動用トランジスタＴ２のソースとなる。このとき発光素子ＥＬのアノードはＶｓｓに充電される。

さらに図６に示すように次の準備期間（４）に入ると、信号線ＳＬの電位がＶｏｆｓになる一方サンプリング用トランジスタＴ１がオンして、駆動用トランジスタＴ２のゲート電位をＶｏｆｓとする。この様にして発光時における駆動用トランジスタＴ２のソースＳ及びゲートＧが初期化され、このときのゲートソース間電圧ＶｇｓはＶｏｆｓ−Ｖｓｓの値となる。Ｖｇｓ＝Ｖｏｆｓ−Ｖｓｓは駆動用トランジスタＴ２の閾電圧Ｖｔｈよりも大きな値となるように設定されている。この様にＶｇｓ＞Ｖｔｈになるように駆動用トランジスタＴ２を初期化することで、次に来る閾電圧補正動作の準備が完了する。

続いて図７に示すように閾電圧補正期間（５）に進むと、給電線ＤＳ（電源ライン）の電位がＶｃｃに戻る。電源電圧をＶｃｃとすることで発光素子ＥＬのアノードが駆動用トランジスタＴ２のソースＳとなり、図示のように電流が流れる。このとき発光素子ＥＬの等価回路は図示のようにダイオードＴｅｌと容量Ｃｅｌの並列接続で表される。アノード電位（即ちソース電位Ｖｓｓ）がＶｃａｔ＋Ｖｔｈｅｌよりも低いので、ダイオードＴｅｌはオフ状態にあり、そこに流れるリーク電流は駆動用トランジスタＴ２に流れる電流よりもかなり小さい。よって駆動用トランジスタＴ２に流れる電流はほとんどが保持容量Ｃ１と等価容量Ｃｅｌを充電するために使われる。

図８は図７に示した閾電圧補正期間（５）における駆動用トランジスタＴ２のソース電圧の時間変化を表している。図示するように、駆動用トランジスタＴ２のソース電圧（即ち発光素子ＥＬのアノード電圧）は時間と共にＶｓｓから上昇する。閾電圧補正期間（５）が経過すると駆動用トランジスタＴ２はカットオフし、そのソースＳとゲートＧとの間の電圧ＶｇｓはＶｔｈとなる。このときソース電位はＶｏｆｓ−Ｖｔｈで与えられる。この値Ｖｏｆｓ−Ｖｔｈは依然としてＶｃａｔ＋Ｖｔｈｅｌよりも低くなっていれば、発光素子ＥＬは遮断状態にある。

図８のグラフに示したように、駆動用トランジスタＴ２のソース電圧は時間と共に上昇していく。しかしながら本例では駆動用トランジスタＴ２のソース電圧がＶｏｆｓ−Ｖｔｈに達する前に、１回目の閾電圧補正期間（５）が終わるため、サンプリング用トランジスタＴ１がオフし、待機期間（５ａ）に入る。図９はこの待機期間（５ａ）における画素回路の状態を表している。この１回目の待機期間（５ａ）では駆動用トランジスタＴ２のゲートＧ／ソースＳ間電圧Ｖｇｓは依然としてＶｔｈよりも大きいため、図示のように電源Ｖｃｃから駆動用トランジスタＴ２を通って保持容量Ｃ１に電流が流れる。これにより駆動用トランジスタＴ２のソース電圧が上昇するが、サンプリング用トランジスタＴ１がオフでゲートＧがハイインピーダンスにあるため、ゲートＧの電位もソースＳの電位上昇に合わせて上昇していく。即ちこの１回目の待機期間（５ａ）ではブートストラップ動作で駆動用トランジスタＴ２のソース電位及びゲート電位が共に上昇していく。このとき発光素子ＥＬには引き続き逆バイアスがかかっているため、発光素子ＥＬが発光することはない。

この後１Ｈ経過して再び信号線ＳＬの電位がＶｏｆｓとなったときサンプリング用トランジスタＴ１をオンして２回目の閾電圧補正動作を開始する。この後２回目の閾電圧補正期間（５）が経過したら２回目の待機期間（５ａ）に移る。この様に閾電圧補正期間（５）と待機期間（５ａ）を繰り返すことで、最終的に駆動用トランジスタＴ２のゲートＧ／ソースＳ間電圧はＶｔｈに相当する電圧に達する。このとき駆動用トランジスタＴ２のソース電位はＶｏｆｓ−Ｖｔｈで、Ｖｃａｔ＋Ｖｔｈｅｌよりも小さくなっている。

次に図１０に示すように信号書込み期間／移動度補正期間（６）に入ると、信号線ＳＬの電位をＶｏｆｓからＶｓｉｇに切り換えた後、サンプリング用トランジスタＴ１をオンする。このとき信号電位Ｖｓｉｇは階調に応じた電圧となっている。駆動用トランジスタＴ２のゲート電位はサンプリング用トランジスタＴ１をオンしているためＶｓｉｇとなる。一方ソース電位は電源Ｖｃｃから電流が流れるため時間と共に上昇していく。この時点でも駆動用トランジスタＴ２のソース電位が発光素子ＥＬの閾電圧Ｖｔｈｅｌとカソード電圧Ｖｃａｔの和を超えていなければ、駆動用トランジスタＴ２から流れる電流はもっぱら等価容量Ｃｅｌと保持容量Ｃ１の充電に使われる。このとき既に駆動用トランジスタＴ２の閾電圧補正動作は完了しているため、駆動用トランジスタＴ２が流す電流は移動度μを反映したものとなる。具体的に言うと移動度μが大きい駆動用トランジスタＴ２はこのときの電流量が大きく、ソースの電位上昇分ΔＶも大きい。逆に移動度μが小さい場合駆動用トランジスタＴ２の電流量が小さく、ソースの上昇分ΔＶは小さくなる。かかる動作により駆動用トランジスタＴ２のゲート電圧Ｖｇｓは移動度μを反映してΔＶだけ圧縮され、移動度補正期間（６）が完了した時点で完全に移動度μを補正したＶｇｓが得られる。

図１１は、上述した移動度補正期間（６）における駆動用トランジスタＴ２のソース電圧の時間的な変化を示すグラフである。図示するように駆動用トランジスタＴ２の移動度が大きいとソース電圧は速く上昇し、それだけＶｇｓが圧縮される。即ち移動度μが大きいとその影響を打ち消すようにＶｇｓが圧縮され、駆動電流が抑制できる。一方移動度μが小さい場合駆動用トランジスタＴ２のソース電圧はそれほど速く上昇しないので、Ｖｇｓも強く圧縮を受けることはない。したがって移動度μが小さい場合、駆動用トランジスタのＶｇｓは小さい駆動能力を補うように大きな圧縮がかからない。

図１２は発光期間（７）の動作状態を表している。この発光期間（７）ではサンプリング用トランジスタＴ１をオフして発光素子ＥＬを発光させる。駆動用トランジスタＴ２のゲート電圧Ｖｇｓは一定に保たれており、駆動用トランジスタＴ２は前述した特性式に従って一定の電流Ｉｄｓ´を発光素子ＥＬに流す。発光素子ＥＬのアノード電圧（即ち駆動用トランジスタＴ２のソース電圧）は発光素子ＥＬにＩｄｓ´という電流が流れるため、Ｖｘまで上昇しこれがＶｃａｔ＋Ｖｔｈｅｌを超えた時点で発光素子ＥＬが発光する。発光素子ＥＬは発光時間が長くなるとその電流／電圧特性は変化してしまう。そのため図１１に示したソースＳの電位が変化する。しかしながら駆動用トランジスタＴ２のゲート電圧Ｖｇｓはブートストラップ動作により一定値に保たれているので、発光素子ＥＬに流れる電流Ｉｄｓ´は変化しない。よって発光素子ＥＬの電流／電圧特性が劣化しても、一定の駆動電流Ｉｄｓ´が常に流れていて、発光素子ＥＬの輝度が変化することはない。

図１に示した参考例にかかる表示装置は、ドライブスキャナ５が１ラインずつ給電線ＤＳを駆動している。したがってドライブスキャナ５は給電線ＤＳの本数に等しい出力バッファを備えている。ライトスキャナ４と異なり、ドライブスキャナ５は給電線ＤＳに駆動電流を供給するため、出力バッファのデバイスサイズが大きい。このままではドライブスキャナ５のサイズが大きいため、対策を講じる必要がある。

図１３は、図１に示した参考例にかかる表示装置の問題点に対処したものであり、理解を容易にするため、図１と対応する部分には対応する参照番号を付してある。図示するように、本表示装置は、基本的に画素アレイ部１と駆動部とを有する。画素アレイ部１は、行状に配された走査線ＷＳと、列状に配された信号線ＳＬと、各走査線ＷＳと各信号線ＳＬとが交差する部分に行列状に配された画素２と、走査線ＷＳと平行に配された給電線ＤＳとを備えている。一方駆動部は、列状の信号線ＳＬに信号電位を有する駆動信号（映像信号）を供給する水平セレクタ（信号セレクタ）３と、行状の走査線ＷＳに順次制御信号を供給するライトスキャナ４と、各給電線ＤＳに高電位と低電位で切換る電源を供給するドライブスキャナ５とを有する。

画素２は図２に示した参考例と同一の構成となっている。即ち画素２は、一方の電流端が信号線ＳＬに接続し制御端が走査線ＷＳに接続したサンプリング用トランジスタＴ１と、ドレイン側となる電流端が給電線ＤＳに接続しゲートＧとなる制御端がサンプリング用トランジスタＴ１の他方の電流端に接続した駆動用トランジスタＴ２と、駆動用トランジスタＴ２のソースＳ側となる電流端に接続した発光素子ＥＬと、駆動用トランジスタＴ２のソースＳとゲートＧとの間に接続した保持容量Ｃ１とを有する。なお発光素子ＥＬは、そのアノードが駆動用トランジスタＴ２のソースＳに接続し、そのカソードが所定のカソード電位Ｖｃａｔに接続している。

本発明の特徴事項として、ドライブスキャナ５は、行状の走査線ＤＳを所定の本数ずつまとめてグループ化し、グループ単位で順に位相をずらして高電位と低電位の切換を行い、且グループ内では同じ位相で所定本数の給電線ＤＳの電位を切換える。図１３に示した例では、ドライブスキャナ５は、行状の給電線ＤＳを２本ずつまとめてグループ化し、グループ単位で順に位相をずらして高電位と低電位の切換を行い、且グループ内では同じ位相で２本の給電線ＤＳの電位を切換えている。この様に本発明では、複数行（複数段）で給電線（電源ライン）ＤＳの駆動タイミングを共通化している。

ドライブスキャナ５は基本的にシフトレジスタとその各段ごとに接続した出力バッファとで構成されている。シフトレジスタは外部から供給されたクロック信号ＤＳｃｋに応じて動作し、同じく外部から供給されるスタート信号ＤＳｓｐを順次転送することで、各段ごとに電源切換えの元になる制御信号を出力している。出力バッファは、この制御信号に応じて電源ラインを高電位と低電位で切換え、給電線ＤＳに供給している。本発明では、複数の電源ラインの制御タイミングを共通化することで、出力バッファを複数の電源ライン間で共用している。これにより、出力バッファの数を削減することができる。出力バッファは給電線ＤＳに電源供給するため、大きな電流駆動能力が必要であり、そのデバイスサイズが大きい。このデバイスサイズの大きい出力バッファの個数を削減することで、周辺駆動部の回路サイズの縮小化、コストダウン、高歩留り化を図ることができる。例えば図１３の例のように、１個の出力バッファを２個の給電線ＤＳで共用すれば、全体として出力バッファの個数を参考例に比べ半減できる。また１０本の給電線ＤＳの制御タイミングを共通化すれば、出力バッファの個数を参考例の１０分の１にすることが可能である。

図１４は、図１３に示した本発明にかかる表示装置の動作説明に供するタイミングチャートである。各信号線ＳＬには駆動信号が入力される。タイミングチャートに示すように、この入力信号は１水平期間（１Ｈ）内で閾値補正基準電位Ｖｏｆｓ、信号電位Ｖｓｉｇ、保持電位Ｖｉｎｉの３レベルをとる。保持電位Ｖｉｎｉは基準電位Ｖｏｆｓよりも低い。

給電線ＤＳ（電源ライン）には低電位Ｖｓｓと高電位Ｖｃｃとで切換る電源が供給されている。図１４のタイミングチャートでは、Ｎ段目とＮ＋１段目の２本の電源ラインに対して共通のタイミング（位相）で電源供給が行われている。

Ｎ段目（Ｎ行目）の走査線ＷＳ（Ｔ１制御ライン）には、Ｎ段目（Ｎ行目）のサンプリング用トランジスタＴ１に供給される制御信号パルスが出力されている。同様にＮ＋１段目の走査線ＷＳ（Ｔ１制御ライン）には、Ｎ＋１段目のサンプリング用トランジスタＴ１に印加される制御信号が出力されている。

以上のように、本実施形態では２本の電源ラインがグループ化され、その制御タイミングが共通化されている。図１４のタイミングチャートでは、Ｎ段目及びＮ＋１段目のグループの他に、Ｎ＋２段目及びＮ＋３段目の電源ラインをまとめた次のグループについても、その制御タイミングを載せてある。図から明らかなように、Ｎ段目及びＮ＋１段目のグループに比べ、Ｎ＋２段目及びＮ＋３段目のグループは、走査タイミング（位相）が２水平周期（２Ｈ）シフトしている。

まず非発光期間において、信号線ＳＬが基準電位Ｖｏｆｓのときに、Ｎ段目及びＮ＋１段目のサンプリング用トランジスタＴ１をオンする。このとき駆動用トランジスタＴ２のゲートＧには基準電位Ｖｏｆｓが充電され、ソースＳには低電位Ｖｓｓがそれぞれ充電される。即ち、駆動用トランジスタＴ２のゲートＧをＶｏｆｓにセットしソースＳをＶｓｓにセットする閾値補正準備動作が行われる。図示するように、この閾値補正準備動作は１Ｈずつ３回繰り返されている。最後の３回目の閾値補正準備期間では、信号線ＳＬがＶｏｆｓからＶｉｎｉに切換った時点で、これを駆動用トランジスタＴ２のソースＳに書き込む。この動作により、閾値補正準備動作が完了した時点で、駆動用トランジスタＴ２のゲート・ソース間電圧Ｖｇｓは、Ｖｏｆｓ−ＶｓｓからＶｉｎｉ−Ｖｓｓへと変化する。ここでＶｏｆｓ−Ｖｓｓは駆動用トランジスタＴ２の閾電圧よりも大きいのに対し、Ｖｉｎｉ−Ｖｓｓは駆動用トランジスタＴ２の閾電圧Ｖｔｈよりも小さな値となるように、Ｖｉｎｉのレベルが設定されている。駆動用トランジスタＴ２のゲートＧに保持電位Ｖｉｎｉが充電されたあと、サンプリング用トランジスタＴ１をオフして閾値補正準備期間を終了する。図示のタイミングチャートでは、閾値補正準備動作を３回繰り返す一方、駆動用トランジスタＴ２のゲートＧにＶｉｎｉを書き込むのは最後の３回目の閾値補正準備期間のみである。但し本発明はこれに限られるものではなく、複数回にわたって繰り返される閾値補正準備動作のすべてにおいて、保持電位Ｖｉｎｉを駆動用トランジスタＴ２のゲートＧに入力しても良い。

サンプリング用トランジスタＴ１をオフした後、給電線（電源ライン）ＤＳを低電位Ｖｓｓから高電位Ｖｃｃへと変化させる。このとき仮に、駆動用トランジスタＴ２のＶｇｓがその閾電圧Ｖｔｈよりも大きければ、駆動用トランジスタＴ２に電流が流れてしまい、そのゲート電位及びソース電位が変化してしまう。この影響によって閾電圧補正動作が各段ごとにばらつく恐れがある。これに対処するため、本発明では予め閾値補正準備動作が完了した段階で保持電位Ｖｉｎｉを書き込んでおり、これにより駆動用トランジスタＴ２のＶｇｓ（＝Ｖｉｎｉ−Ｖｓｓ）は閾電圧Ｖｔｈ以下となっているので、駆動用トランジスタＴ２はオフしており、そのゲート電位及びソース電位はほとんど変化しない。よって、正常に閾電圧補正動作を行うことができる。

給電線（電源ライン）が低電位Ｖｓｓから高電位Ｖｃｃに切換った後、信号線ＷＳが基準電位Ｖｏｆｓのときにサンプリング用トランジスタＴ１をオンして閾電圧補正動作を行う。図示の例では、この閾電圧補正動作を１Ｈずつ３回に分けて繰り返し行っている。本実施形態では、閾電圧補正動作を行うため信号線ＷＳが基準電位Ｖｏｆｓのときに、サンプリング用トランジスタＴ１をオン／オフ制御している。但し本発明はこれに限られるものではなく、信号線ＷＳが保持電位Ｖｉｎｉとなった後に、サンプリング用トランジスタＴ１をオフしても良い。この様にすれば、駆動用トランジスタＴ２のＶｇｓがＶｔｈよりも小さくなるため、サンプリング用トランジスタＴ１がオフしてから次にオンするまでの間に、駆動用トランジスタＴ２に無駄な電流が流れることがない。

この様にして３回の時分割的な閾電圧補正動作が終了した後、今度は信号線ＷＳが信号電位Ｖｓｉｇとなったときに再びサンプリング用トランジスタＴ１をオンして信号書き込みを行う。この動作によって同時に駆動用トランジスタＴ２の移動度補正も行われることになる。所定の移動度補正時間が過ぎた後、サンプリング用トランジスタＴ１をオフして書き込みを終了させ、発光素子ＥＬを発光させる。この様にして、発光期間が開始する。

発光期間が終了する時点になると、信号線ＳＬが基準電位Ｖｏｆｓのときに、サンプリング用トランジスタＴ１をオンして発光素子ＥＬを消灯させる。本実施形態では信号線ＳＬが基準電位Ｖｏｆｓのときにサンプリング用トランジスタＴ１をオンしてＶｏｆｓをサンプリングし発光素子を消灯させている。但し本発明はこれに限られるものではなく、保持電位Ｖｉｎｉをサンプリングして駆動用トランジスタＴ２をオフし発光素子を消灯させても良い。場合によってはＶｏｆｓあるいはＶｉｎｉとは異なる電位を駆動用トランジスタＴ２のゲートに書き込んで消灯動作を行っても良い。発光素子ＥＬの消灯に必要な電位は、カソード電位Ｖｃａｔと発光素子ＥＬの閾電圧Ｖｔｈｅｌ、駆動用トランジスタＴ２の閾電圧Ｖｔｈの和Ｖｃａｔ＋Ｖｔｈｅｌ＋Ｖｔｈ以下であればよい。

前述した参考例では、各行（各段）ごとに給電線（電源ライン）ＤＳを切換えることで、発光素子の点灯／消灯状態を切換えている。これに対し本発明では給電線ＤＳを複数の画素行で共用化するため、行順次で点灯／消灯状態を切換えることはできない。そこで本発明は信号線ＷＳから供給される基準電位Ｖｏｆｓあるいは保持電位Ｖｉｎｉをサンプリングすることで、駆動用トランジスタＴ２をオフし、点灯／消灯状態の切換えを行順次で行えるようにしている。

図１５Ａは、図１４に示したタイミングチャートの発展例を示すタイミングチャートである。本例では、給電線（電源ライン）ＤＳを９本ずつまとめてグループ化し、グループ単位で順に位相をずらして高電位と低電位の切換を行い、且グループ内では同じ位相で９本の給電線ＤＳの電位を切換えている。換言すると９段で電源ラインのタイミングを共通化している。この様にすればドライブスキャナに組み込む出力バッファの数を参考例に比べて９分の１まで削減することができる。

以上の説明から明らかなように、本発明にかかる表示装置では、信号セレクタ３は、少なくとも基準電位Ｖｏｆｓと信号電位Ｖｓｉｇとで交互に切換る駆動信号を信号線ＳＬに供給している。サンプリング用トランジスタＴ１は、信号線ＳＬが基準電位Ｖｏｆｓで給電線ＤＳが低電位Ｖｓｓのとき、制御信号に応じてオンし駆動用トランジスタＴ２のゲート・ソース間電圧Ｖｇｓを駆動用トランジスタＴ２の閾電圧Ｖｔｈを超える電圧にセットする準備動作を行い、続いて信号線ＳＬが基準電位Ｖｏｆｓで給電線ＤＳが高電位Ｖｃｃのとき、制御信号に応じてオンし駆動用トランジスタＴ２のゲート・ソース間電圧がその閾電圧Ｖｔｈとなるように保持容量Ｃｓを放電する補正動作を行い、その後信号線ＳＬが信号電位Ｖｓｉｇで給電線ＤＳが高電位Ｖｃｃのとき、制御信号に応じてオンし信号電位Ｖｓｉｇを保持容量Ｃｓに保持する書き込み動作を行う。

好ましくは信号セレクタ３は、基準電位Ｖｏｆｓ及び信号電位Ｖｓｉｇに加え基準電位Ｖｏｆｓよりも低い保持電位Ｖｉｎｉの３レベル間で変化する駆動信号を信号線ＳＬに供給する。この場合サンプリング用トランジスタＴ１は、閾電圧補正準備動作の最後で保持電位Ｖｉｎｉを駆動用トランジスタＴ２のゲートＧに印加して駆動用トランジスタＴ２を一旦オフ状態におく。これにより後続の閾電圧補正動作を正常に行わせることができる。サンプリング用トランジスタＴ２は、閾電圧補正動作を時分割的に複数回繰り返し、少なくとも一部の補正動作の後保持電位Ｖｉｎｉを駆動用トランジスタＴ２のゲートＧに印加させても良い。これにより、各閾電圧補正動作の間で無駄な電流が流れることがない。好ましくは、閾電圧補正準備動作は、ひとつのグループに属する行の画素で一斉に行う一方、閾電圧補正動作は行単位でずらして行う。サンプリング用トランジスタＴ１は、発光素子ＥＬが駆動用トランジスタＴ２から電流の供給を受けて点灯している状態で、信号線ＳＬが基準電位Ｖｏｆｓにあるときに、制御信号に応じてオンし基準電位Ｖｏｆｓを駆動用トランジスタＴ２のゲートＧに書き込んで駆動用トランジスタＴ２をオフし、以って発光素子ＥＬを点灯状態から消灯状態に切換える。発光素子ＥＬは、アノードが駆動用トランジスタＴ２のソースＳに接続し、カソードが所定のカソード電位Ｖｃａｔに接続している。基準電位Ｖｏｆｓは、カソード電位Ｖｃａｔに発光素子ＥＬの閾電圧Ｖｔｈｅｌと駆動用トランジスタＴ２の閾電圧Ｖｔｈを足した電位よりも低い。

図１５Ｂは、本発明にかかる表示装置の駆動方式の他の実施形態を示すタイミングチャートである。理解を容易にするため、図１４に示した先の実施形態のタイミングチャートと同様の表記を採用している。図１４のタイミングチャートに示した実施形態では、閾電圧補正準備動作は、１つのグループに属する２行の画素で一斉に行い、閾電圧補正動作は行単位でずらして行っている。これに対し、図１５Ｂの実施形態では、準備動作及び閾電圧補正動作を順次行単位でずらして行っている。この様にすることで、Ｎ段目のサンプリング用トランジスタＴ１に印加する制御信号と、同じグループに属するＮ＋１段目のサンプリング用トランジスタＴ１に印加する制御信号は、その波形を共通にすることができる。図１５Ｂに示すように、Ｎ段目とＮ＋１段目で、Ｔ１制御ラインの波形は、位相が１Ｈシフトしているだけで、波形自体は同一である。この様にすることで、ライトスキャナの構成を簡略化することができる。参考例のライトスキャナとまったく同様の構成のライトスキャナをそのまま使うことができる。ライトスキャナに外部から供給するスタートパルスの波形を順次転送することで、各走査線ＷＳに供給する制御信号を生成することが可能である。なお図１５Ｂの実施形態においても、閾値補正準備動作は複数回繰り返している。そして最後の閾値補正準備動作で、信号線ＳＬから保持電位Ｖｉｎｉをサンプリングし駆動用トランジスタＴ２のゲートＧに書き込む必要がある。この様にすることで、駆動用トランジスタＴ２のＶｇｓを閾電圧Ｖｔｈ以下に抑えておくことが可能である。

図１５Ｃは、図１５Ｂに示したタイミングチャートの発展例を示すタイミングチャートである。本例では、給電線（電源ライン）ＤＳを９本ずつまとめてグループ化し、グループ単位で順に位相をずらして高電位と低電位の切換を行い、且グループ内では同じ位相で９本の給電線ＤＳの電位を切換えている。換言すると９段で電源ラインのタイミングを共通化している。この様にすればドライブスキャナに組み込む出力バッファの数を参考例に比べて９分の１まで削減することができる。

本発明にかかる表示装置は、図１６に示すような薄膜デバイス構成を有する。本図は、絶縁性の基板に形成された画素の模式的な断面構造を表している。図示するように、画素は、複数の薄膜トランジタを含むトランジスター部（図では１個のＴＦＴを例示）、保持容量などの容量部及び有機ＥＬ素子などの発光部とを含む。基板の上にＴＦＴプロセスでトランジスター部や容量部が形成され、その上に有機ＥＬ素子などの発光部が積層されている。その上に接着剤を介して透明な対向基板を貼り付けてフラットパネルとしている。

本発明にかかる表示装置は、図１７に示すようにフラット型のモジュール形状のものを含む。例えば絶縁性の基板上に、有機ＥＬ素子、薄膜トランジスタ、薄膜容量等からなる画素をマトリックス状に集積形成した画素アレイ部を設ける、この画素アレイ部（画素マトリックス部）を囲むように接着剤を配し、ガラス等の対向基板を貼り付けて表示モジュールとする。この透明な対向基板には必要に応じて、カラーフィルタ、保護膜、遮光膜等を設けてももよい。表示モジュールには、外部から画素アレイ部への信号等を入出力するためのコネクタとして例えばＦＰＣ（フレキシブルプリントサーキット）を設けてもよい。

以上説明した本発明における表示装置は、フラットパネル形状を有し、様々な電子機器、例えば、デジタルカメラ、ノート型パーソナルコンピューター、携帯電話、ビデオカメラなど、電子機器に入力された、若しくは、電子機器内で生成した映像信号を画像若しくは映像として表示するあらゆる分野の電子機器のディスプレイに適用することが可能である。以下この様な表示装置が適用された電子機器の例を示す。

図１８は本発明が適用されたテレビであり、フロントパネル１２、フィルターガラス１３等から構成される映像表示画面１１を含み、本発明の表示装置をその映像表示画面１１に用いることにより作製される。

図１９は本発明が適用されたデジタルカメラであり、上が正面図で下が背面図である。このデジタルカメラは、撮像レンズ、フラッシュ用の発光部１５、表示部１６、コントロールスイッチ、メニュースイッチ、シャッター１９等を含み、本発明の表示装置をその表示部１６に用いることにより作製される。

図２０は本発明が適用されたノート型パーソナルコンピュータであり、本体２０には文字等を入力するとき操作されるキーボード２１を含み、本体カバーには画像を表示する表示部２２を含み、本発明の表示装置をその表示部２２に用いることにより作製される。

図２１は本発明が適用された携帯端末装置であり、左が開いた状態を表し、右が閉じた状態を表している。この携帯端末装置は、上側筐体２３、下側筐体２４、連結部（ここではヒンジ部）２５、ディスプレイ２６、サブディスプレイ２７、ピクチャーライト２８、カメラ２９等を含み、本発明の表示装置をそのディスプレイ２６やサブディスプレイ２７に用いることにより作製される。

図２２は本発明が適用されたビデオカメラであり、本体部３０、前方を向いた側面に被写体撮影用のレンズ３４、撮影時のスタート／ストップスイッチ３５、モニター３６等を含み、本発明の表示装置をそのモニター３６に用いることにより作製される。

参考例にかかる表示装置の全体構成を示すブロック図である。図１に示した表示装置に形成される画素の一例を示す回路図である。図２に示した画素の動作の参考例を示すタイミングチャートである。図２に示した画素の動作説明に供する模式図である。同じく動作説明に供する模式図である。同じく動作説明に供する模式図である。同じく動作説明に供する模式図である。同じく動作説明に供するグラフである。同じく動作説明に供する模式図である。同じく動作説明に供する模式図である。同じく動作説明に供するグラフである。同じく動作説明に供する模式図である。本発明にかかる表示装置の全体構成を占めすブロック図である。本発明にかかる表示装置の動作説明に供するタイミングチャートである。同じく動作説明に供するタイミングチャートである。同じく動作説明に供するタイミングチャートである。同じく動作説明に供するタイミングチャートである。本発明にかかる表示装置のデバイス構成を示す断面図である。本発明にかかる表示装置のモジュール構成を示す平面図である。本発明にかかる表示装置を備えたテレビジョンセットを示す斜視図である。本発明にかかる表示装置を備えたデジタルスチルカメラを示す斜視図である。本発明にかかる表示装置を備えたノート型パーソナルコンピューターを示す斜視図である。本発明にかかる表示装置を備えた携帯端末装置を示す模式図である。本発明にかかる表示装置を備えたビデオカメラを示す斜視図である。従来の表示装置の一例を示す回路図である。従来の表示装置の問題点を表すグラフである。従来の表示装置の別の例を示す回路図である。

符号の説明

１・・・画素アレイ部、２・・・画素、３・・・水平セレクタ（信号セレクタ）、４・・・ライトスキャナ、５・・・ドライブスキャナ、Ｔ１・・・サンプリング用トランジスタ、Ｔ２・・・駆動用トランジスタ、Ｃ１・・・保持容量、ＥＬ・・・発光素子、ＷＳ・・・走査線、ＤＳ・・・給電線、ＳＬ・・・信号線

Claims

画素アレイ部と駆動部とを有し、
前記画素アレイ部は、行状に配された走査線と、列状に配された信号線と、各走査線と各信号線とが交差する部分に行列状に配された画素と、該走査線と平行に配された給電線とを備え、
前記駆動部は、列状の信号線に信号電位を有する駆動信号を供給する信号セレクタと、行状の走査線に順次制御信号を供給するライトスキャナと、各給電線に高電位と低電位で切り換わる電源を供給するドライブスキャナとを有し、
前記画素は、一方の電流端が信号線に接続し制御端が走査線に接続したサンプリング用トランジスタと、ドレイン側となる電流端が給電線に接続しゲートとなる制御端が該サンプリング用トランジスタの他方の電流端に接続した駆動用トランジスタと、該駆動用トランジスタのソース側となる電流端に接続した発光素子と、該駆動用トランジスタのソースとゲートとの間に接続した保持容量とを有する表示装置であって、
前記ライトスキャナは、行状の走査線に対し一本づつ位相をずらして制御信号を供給する一方、
前記ドライブスキャナは、行状の給電線を所定の本数づつまとめてグループ化し、グループ単位で順に位相をずらして高電位と低電位の切換を行い、且つグループ内では同じ位相で所定本数の給電線の電位を切り換えることを特徴とする表示装置。
前記信号セレクタは、少なくとも基準電位と信号電位とで交互に切り替わる駆動信号を信号線に供給し、
前記サンプリング用トランジスタは、信号線が基準電位で給電線が低電位のとき、制御信号に応じてオンし該駆動用トランジスタのゲート・ソース間電圧を駆動用トランジスタの閾電圧を超える電圧にセットする準備動作を行い、
続いて信号線が基準電位で給電線が高電位のとき、制御信号に応じてオンし該駆動用トランジスタのゲート・ソース間電圧がその閾電圧となるように該保持容量を放電する補正動作を行い、
その後、信号線が信号電位で給電線が高電位のとき、制御信号に応じてオンし該信号電位を該保持容量に保持する書込動作を行うことを特徴とする請求項１記載の表示装置。
前記信号セレクタは、基準電位及び信号電位に加え該基準電位よりも低い保持電位の三レベル間で変化する駆動信号を信号線に供給し、
前記サンプリング用トランジスタは、該準備動作の最後で該保持電位を駆動用トランジスタのゲートに印加して駆動用トランジスタを一旦オフ状態に置くことを特徴とする請求項２記載の表示装置。
前記サンプリング用トランジスタは、該補正動作を時分割的に複数回繰り返し、少なくとも一部の補正動作の後該保持電位を該駆動用トランジスタのゲートに印加することを特徴とする請求項３記載の表示装置。
前記準備動作は、一つのグループに属する行の画素で一斉に行い、前記補正動作は行単位でずらして行うことを特徴とする請求項２記載の表示装置。
前記準備動作及び補正動作を順次行単位でずらして行うことを特徴とする請求項２記載の表示装置。
前記サンプリング用トランジスタは、該発光素子が駆動用トランジスタから電流の供給を受けて点灯している状態で、該信号線が基準電位にあるときに、制御信号に応じてオンし基準電位を該駆動用トランジスタのゲートに書込んで駆動用トランジスタをオフし、以って発光素子を点灯状態から消灯状態に切り換えることを特徴とする請求項１記載の表示装置。
前記発光素子は、アノードが駆動用トランジスタのソースに接続し、カソードが所定のカソード電位に接続し、
前記基準電位は、カソード電位に発光素子の閾電圧と駆動用トランジスタの閾電圧を足した電位より低いことを特徴とする請求項７記載の表示装置。
請求項１に記載された表示装置を有する電子機器。
画素アレイ部と駆動部とを有し、
前記画素アレイ部は、行状に配された走査線と、列状に配された信号線と、各走査線と各信号線とが交差する部分に行列状に配された画素と、該走査線と平行に配された給電線とを備え、
前記駆動部は、列状の信号線に信号電位を有する駆動信号を供給する信号セレクタと、行状の走査線に順次制御信号を供給するライトスキャナと、各給電線に高電位と低電位で切り換わる電源を供給するドライブスキャナとを有し、
前記画素は、一方の電流端が信号線に接続し制御端が走査線に接続したサンプリング用トランジスタと、ドレイン側となる電流端が給電線に接続しゲートとなる制御端が該サンプリング用トランジスタの他方の電流端に接続した駆動用トランジスタと、該駆動用トランジスタのソース側となる電流端に接続した発光素子と、該駆動用トランジスタのソースとゲートとの間に接続した保持容量とを有する表示装置の駆動方法であって、
前記ライトスキャナは、行状の走査線に対し一本づつ位相をずらして制御信号を供給する一方、
前記ドライブスキャナは、行状の給電線を所定の本数づつまとめてグループ化し、グループ単位で順に位相をずらして高電位と低電位の切換を行い、且つグループ内では同じ位相で所定本数の給電線の電位を切り換えることを特徴とする表示装置の駆動方法。