JP4640449B2 - 表示装置及びその駆動方法と電子機器 - Google Patents

Description

本発明は発光素子を画素に用いたアクティブマトリクス型の表示装置及びその駆動方法に関する。またこのような表示装置を備えた電子機器に関する。

発光素子として有機ＥＬデバイスを用いた平面自発光型の表示装置の開発が近年盛んになっている。有機ＥＬデバイスは有機薄膜に電界をかけると発光する現象を利用したデバイスである。有機ＥＬデバイスは印加電圧が１０Ｖ以下で駆動するため低消費電力である。また有機ＥＬデバイスは自ら光を発する自発光素子であるため、照明部材を必要とせず軽量化及び薄型化が容易である。さらに有機ＥＬデバイスの応答速度は数μｓ程度と非常に高速であるので、動画表示時の残像が発生しない。

有機ＥＬデバイスを画素に用いた平面自発光型の表示装置の中でも、とりわけ駆動素子として薄膜トランジスタを各画素に集積形成したアクティブマトリクス型の表示装置の開発が盛んである。アクティブマトリクス型平面自発光表示装置は、例えば以下の特許文献１ないし７に記載されている。
特開２００３−２５５８５６ 特開２００３−２７１０９５ 特開２００４−１３３２４０ 特開２００４−０２９７９１ 特開２００４−０９３６８２ 特開２００６‐２５１３２２ 特開２００７−３１０３１１

図３５は従来のアクティブマトリクス型表示装置の一例を示す模式的な回路図である。表示装置は画素アレイ部１と周辺の駆動部とで構成されている。駆動部は水平セレクタ３とライトスキャナ４を備えている。画素アレイ部１は列状の信号線ＳＬと行状の走査線ＷＳを備えている。各信号線ＳＬと走査線ＷＳの交差する部分に画素２が配されている。図では理解を容易にするため、１個の画素２のみを表してある。ライトスキャナ４はシフトレジスタを備えており、外部から供給されるクロック信号ｃｋに応じて動作し同じく外部から供給されるスタートパルスｓｐを順次転送することで、走査線ＷＳに順次制御信号を出力する。水平セレクタ３はライトスキャナ４側の線順次走査に合わせて映像信号を信号線ＳＬに供給する。

画素２はサンプリング用トランジスタＴ１と駆動用トランジスタＴ２と保持容量Ｃ１と発光素子ＥＬとで構成されている。駆動用トランジスタＴ２はＰチャネル型であり、その一方の電流端であるソースは電源ラインに接続し、他方の電流端であるドレインは発光素子ＥＬに接続している。駆動用トランジスタＴ２の制御端であるゲートはサンプリング用トランジスタＴ１を介して信号線ＳＬに接続している。サンプリング用トランジスタＴ１はライトスキャナ４から供給される制御信号に応じて導通し、信号線ＳＬから供給される映像信号をサンプリングして保持容量Ｃ１に書き込む。駆動用トランジスタＴ２は保持容量Ｃ１に書き込まれた映像信号をゲート電圧Ｖｇｓとしてそのゲートに受け、ドレイン電流Ｉｄｓを発光素子ＥＬに流す。これにより発光素子ＥＬは映像信号に応じた輝度で発光する。ゲート電圧Ｖｇｓは、ソースを基準にしたゲートの電位を表している。

駆動用トランジスタＴ２は飽和領域で動作し、ゲート電圧Ｖｇｓとドレイン電流Ｉｄｓの関係は以下の式１で表される。
Ｉｄｓ＝（１／２）μ（Ｗ／Ｌ）Ｃｏｘ（Ｖｇｓ−Ｖｔｈ）^２・・・（１）
ここでμは駆動用トランジスタの移動度、Ｗは駆動用トランジスタのチャネル幅、Ｌは同じくチャネル長、Ｃｏｘは同じく単位面積あたりのゲート絶縁膜容量、Ｖｔｈは同じく閾電圧である。この特性式から明らかなように駆動用トランジスタＴ２は飽和領域で動作するとき、ゲート電圧Ｖｇｓに応じてドレイン電流Ｉｄｓを供給する定電流源として機能する。

図３６は、発光素子ＥＬの電圧／電流特性を示すグラフである。横軸にアノード電圧Ｖを示し、縦軸に駆動電流Ｉｄｓをとってある。なお発光素子ＥＬのアノード電圧は駆動用トランジスタＴ２のドレイン電圧となっている。発光素子ＥＬは電流／電圧特性が経時変化し、特性カーブが時間の経過と共に寝ていく傾向にある。このため駆動電流Ｉｄｓが一定であってもアノード電圧（ドレイン電圧）Ｖが変化してくる。その点、図３５に示した画素回路２は駆動用トランジスタＴ２が飽和領域で動作し、ドレイン電圧の変動に関わらずゲートで電圧Ｖｇｓに応じた駆動電流Ｉｄｓを流すことができるので、発光素子ＥＬの特性経時変化に関わらず発光輝度を一定に保つことが可能である。

図３７は、従来の画素回路の他の例を示す回路図である。先に示した図３５の画素回路と異なる点は、駆動用トランジスタＴ２がＰチャネル型からＮチャネル型に変わっていることである。回路の製造プロセス上は、画素を構成する全てのトランジスタをＮチャネル型にすることが有利である場合が多い。

図３５や図３７に示した従来の画素回路は、駆動用トランジスタＴ２を飽和領域で動作させて、発光素子ＥＬに供給する駆動電流を制御している。しかしながら、駆動用トランジスタとして用いられる薄膜トランジスタは、その閾電圧Ｖｔｈにばらつきがある。上述のトランジスタ特性式から明らかなように、閾電圧Ｖｔｈにばらつきがあると、出力電流Ｉｄｓがばらつくため、画面のユニフォーミティを損なう。このため従来から各画素内に駆動用トランジスタの閾電圧補正機能を組み込んだ構成が提案されている。図３５や図３７に示した画素回路は、基本的に２個のトランジスタと１個の容量と１個の発光素子とで構成されている。この様に比較的単純な回路構成で閾電圧補正機能を組み込む場合、走査線の線順次走査に合わせて信号線や電源の電位を走査する必要があり、複雑な動作シーケンスにならざるを得ない。

特許文献７などに記載された従来の画素回路では、画素に映像信号を書き込む前に、複雑な動作シーケンスを実行して、駆動用トランジスタの閾電圧を補正している。しかしながら、補正動作のシーケンスが複雑であるため、誤動作が生じる可能性があり、必ずしも確実に閾電圧の補正を行うことができないことがあった。複雑な動作シーケンスにより閾電圧補正機能が不安定化すると、画面のユニフォーミティに悪影響が出るため、解決すべき課題となっている。

上述した従来の技術の課題に鑑み、本発明は画素単位で確実且つ安定的に閾電圧補正動作を行うことが可能な表示装置及びその駆動方法を提供することを目的とする。かかる目的を達成するために以下の手段を講じた。即ち本発明にかかる表示装置は、画素アレイ部と駆動部とを有する。前記画素アレイ部は、行状に配された走査線と、列状に配された信号線と、各走査線と各信号線とが交差する部分に行列状に配された画素と、該走査線と平行に配された給電線とを備えている。前記駆動部は、列状の信号線に階調に応じた信号電位と所定の基準電位を有する駆動信号を供給する信号セレクタと、行状の走査線に順次制御信号を供給するライトスキャナと、各給電線に高電位と低電位で切り換わる電源を供給するドライブスキャナとを有する。前記画素は、一方の電流端が信号線に接続し制御端が走査線に接続したサンプリング用トランジスタと、ドレイン側となる電流端が給電線に接続しゲートとなる制御端が該サンプリング用トランジスタの他方の電流端に接続した駆動用トランジスタと、該駆動用トランジスタのソース側となる電流端に接続した発光素子と、該駆動用トランジスタのソースとゲートとの間に接続した保持容量とを有する。前記給電線が高電位であり且つ前記信号線が基準電位の時に、前記サンプリング用トランジスタが該制御信号に応じてオンすることで前記発光素子を点灯状態から消灯状態に切り換える消灯動作を行い、前記給電線を高電位から低電位に切り換えると共に、該給電線が低電位にある間は前記サンプリング用トランジスタをオンせずに、該駆動用トランジスタのソース電圧を下げる準備動作を行い、前記給電線を低電位から高電位に戻し且つ前記信号線が基準電位の時、前記サンプリング用トランジスタが制御信号に応じてオンして該駆動用トランジスタのソース電圧を上げ、駆動用トランジスタのゲートとソース間の電圧がその閾電圧に向うように該保持容量を放電する補正動作を行う。好ましくは、前記ドライブスキャナは、行状の給電線を所定の本数づつまとめてグループ化し、グループ単位で順に位相をずらして高電位と低電位の切換を行い、且つグループ内では同じ位相で所定本数の給電線の電位を切り換える。

一態様では、前記発光素子を点灯状態から消灯状態に切り換える消灯動作を行った後、前記給電線が高電位であり且つ前記信号線が基準電位の時に、再度前記サンプリング用トランジスタが該制御信号に応じてオンすることで少なくとも一回追加の消灯動作を行う。又前記ライトスキャナは、水平周期ごとに順次各走査線に制御信号を供給し、前記サンプリング用トランジスタは、一水平周期以上離れた間隔で供給される制御信号に応じて、該消灯動作及び追加消灯動作を行う。又前記ライトスキャナは、行状の走査線を所定の本数づつまとめてグループ化し、グループ単位で順に位相をずらして制御信号を供給し、且つグループ内では同じ位相で所定本数の走査線に制御信号を供給して、該追加消灯動作をグループ内で共通に行う。

他の態様では、前記消灯動作が終了した後で前記準備動作の前に、前記ドライブスキャナは該給電線を高電位から低電位と高電位の間の中間電位に切り換える。又前記ドライブスキャナは、グループ単位で順に位相をずらして高電位から中間電位への切換を行い、且つグループ内では同じ位相で所定本数の給電線を中間電位に切り換える。又前記給電線が中間電位であり且つ前記信号線が基準電位の時に、前記サンプリング用トランジスタが制御信号に応じてオンする。又前記ドライブスキャナは、行状の給電線を所定の本数づつまとめてグループ化し、グループ単位で順に位相をずらして給電線を駆動し、且つグループ内では同じ位相で所定本数の給電線を駆動する。

別の態様では、前記信号セレクタは、該消灯動作の時に第１の基準電位を信号線に印加し、該補正動作の時に第１の基準電位と異なる第２の基準電位を信号線に印加する。又前記信号セレクタが信号線に印加する第１の基準電位は第２の基準電位よりも大きく、尚且つ発光素子のカソード電位と発光素子の閾電圧と駆動用トランジスタの閾電圧との和よりも小さい。又該補正動作の後、該信号線が信号電位で該給電線が高電位のとき、前記サンプリング用トランジスタは制御信号に応じてオンし該信号電位を該保持容量に保持する書込動作を行う。又前記信号セレクタは、階調に応じた第１の信号電位及び第２の信号電位を順次該信号線に印加し、前記サンプリング用トランジスタは制御信号に応じてオンし第１の信号電位を該保持容量に保持する第１の書込動作を行い、続いて別の制御信号に応じてオンし第２の信号電位を該保持容量に保持する第２の書込動作を行う。

本発明によれば、まず始めに、給電線が高電位で且つ信号線が基準電位のときに、発光素子を点灯状態から消灯状態に切換える消灯動作を行っている。続いて給電線を低電位に切換えると共に、給電線が低電位にある間サンプリング用トランジスタをオンさせることなく、駆動用トランジスタのソース電圧を下げて、ゲート・ソース間電圧を閾電圧より大きな電圧に設定するための準備動作を行っている。この後給電線を低電位から高電位に戻し且つ信号線が基準電位のときに、サンプリング用トランジスタをオンして駆動用トランジスタのソース電圧を上げ、ゲート・ソース間電圧が閾電圧に向かうように保持容量を放電する補正動作を行っている。この様に、消灯動作、準備動作及び補正動作を順番に行うことにより、誤動作を防止して確実且つ安定的に駆動用トランジスタの閾電圧補正を行うことができる。特に準備動作ではサンプリング用トランジスタをオンすることなく、駆動用トランジスタのソース電圧を下げることで、誤動作を抑制すると共に補正動作の安定化を図っている。

以下図面を参照して本発明の実施の形態を詳細に説明する。図１は本発明の全体構成を示すブロック図である。図示するように、本表示装置は、画素アレイ部１とこれを駆動する駆動部（３，４，５）とからなる。画素アレイ部１は、行状の走査線ＷＳと、列状の信号線ＳＬと、両者が交差する部分に配された行列状の画素２と、各画素２の各行に対応して配された電源ラインである給電線ＤＳとを備えている。駆動部（３，４，５）は、各走査線ＷＳに順次制御信号を供給して画素２を行単位で線順次走査する制御用スキャナ（ライトスキャナ）４と、この線順次走査に合わせて各給電線ＤＳに高電位と低電位で切換る電源電圧を供給する電源スキャナ（ドライブスキャナ）５と、この線順次走査に合わせて列状の信号線ＳＬに映像信号となる信号電位と基準電位を供給する信号セレクタ（水平セレクタ）３とを備えている。なおライトスキャナ４は外部から供給されるクロック信号ＷＳｃｋに応じて動作し同じく外部から供給されるスタートパルスＷＳｓｐを順次転送することで、各走査線ＷＳに制御信号を出力している。ドライブスキャナ５は外部から供給されるクロック信号ＤＳｃｋに応じて動作し、同じく外部から供給されるスタートパルスＤＳｓｐを順次転送することで、給電線ＤＳの電位を線順次で切換えている。

図２は、図１に示した表示装置に含まれる画素２の具体的な構成を示す回路図である。図示するように本画素回路２は、有機ＥＬデバイスなどで代表される２端子型（ダイオード型）の発光素子ＥＬと、Ｎチャネル型のサンプリング用トランジスタＴ１と、同じくＮチャネル型の駆動用トランジスタＴ２と、薄膜タイプの保持容量Ｃ１とで構成されている。サンプリング用トランジスタＴ１はその制御端であるゲートが走査線ＷＳに接続し、その一対の電流端であるソース及びドレインの一方が信号線ＳＬに接続し、他方が駆動用トランジスタＴ２のゲートＧに接続している。駆動用トランジスタＴ２は、そのソース及びドレインの一方が発光素子ＥＬに接続し、他方が給電線ＤＳに接続している。本形態は駆動用トランジスタＴ２がＮチャネル型であり、その片方の電流端であるドレイン側が給電線ＤＳに接続し、もう片方の電流端であるソースＳ側が発光素子ＥＬのアノード側に接続している。発光素子ＥＬのカソードは所定のカソード電位Ｖｃａｔに固定されている。保持容量Ｃ１は駆動用トランジスタＴ２の電流端であるソースＳと制御端であるゲートＧとの間に接続している。かかる構成を有する画素２に対して、制御用スキャナ（ライトスキャナ）４は、走査線ＷＳを低電位と高電位の間で切り換えることで順次制御信号を出力し、画素２を行単位で線順次走査する。電源スキャナ（ドライブスキャナ）５は、線順次走査に合わせて各給電線ＤＳに高電位Ｖｃｃと低電位Ｖｓｓで切換る電源電圧を供給している。信号セレクタ（水平セレクタ３）は、線順次走査に合わせて列状の信号線ＳＬに映像信号となる信号電位Ｖｓｉｇと基準電位Ｖｏｆｓを供給している。

かかる構成において、給電線ＤＳが高電位Ｖｃｃであり且つ信号線ＳＬがＶｏｆｓのときに、サンプリング用トランジスタＴ１が制御信号に応じてオンすることで発光素子ＥＬを点灯状態から消灯状態に切換える消灯動作を行う。続いて給電線ＤＳを高電位Ｖｃｃから低電位Ｖｓｓに切換えると共に、給電線ＤＳが低電位Ｖｓｓにある間はサンプリング用トランジスタＴ１をオンせずに、駆動用トランジスタＴ２のソース電圧を下げ、ゲートＧ・ソースＳ間電圧Ｖｇｓを駆動用トランジスタＴ２の閾電圧Ｖｔｈを超える電圧にセットするための準備動作を行う。この後給電線ＤＳを低電位Ｖｓｓから高電位Ｖｃｃに戻し且つ信号線ＳＬが基準電位Ｖｏｆｓのとき、サンプリング用トランジスタＴ１が制御信号に応じてオンして駆動用トランジスタＴ２のソース電圧を上げ、ゲートＧ・ソースＳ間電圧Ｖｇｓがその閾電圧Ｖｔｈに向かうように保持容量Ｃ１を放電する補正動作を行う。

本発明によれば、まず始めに、給電線ＤＳが高電位Ｖｃｃで且つ信号線ＳＬが基準電位Ｖｏｆｓのときに、発光素子ＥＬを点灯状態から消灯状態に切換える消灯動作を行っている。続いて給電線ＤＳを低電位Ｖｓｓに切換えると共に、給電線ＤＳが低電位Ｖｓｓにある間サンプリング用トランジスタＴ１をオンさせることなく、駆動用トランジスタＴ２のゲート・ソース間電圧Ｖｇｓをその閾電圧Ｖｔｈより大きな電圧に設定するための準備動作を行っている。この後給電線ＤＳを低電位Ｖｓｓから高電位Ｖｃｃに戻し且つ信号線ＳＬが基準電位Ｖｏｆｓのときに、サンプリング用トランジスタＴ１をオンして駆動用トランジスタＴ２のゲート・ソース間電圧Ｖｇｓがその閾電圧Ｖｔｈに向かうように保持容量Ｃ１を放電する補正動作を行っている。この様に、消灯動作、準備動作及び補正動作を順番に行うことにより、誤動作を防止して確実且つ安定的に駆動用トランジスタＴ２の閾電圧補正を行うことができる。特に準備動作ではサンプリング用トランジスタＴ１をオンすることなく、駆動用トランジスタＴ２のソース電圧を下げることで、画素２の誤動作を防ぐと共に補正動作の安定化を図っている。

図３は、図２に示した画素の動作説明に供するタイミングチャートである。このタイミングチャートは時間軸を共通にして、走査線ＷＳの電位変化、給電線（電源ライン）ＤＳの電位変化、信号線ＳＬの電位変化を表してある。走査線ＷＳの電位変化は制御信号を表し、サンプリング用トランジスタＴ１の開閉制御を行っている。給電線ＤＳの電位変化は、電源電圧Ｖｃｃ，Ｖｓｓの切換えを表している。また信号線ＳＬの電位変化は入力信号の信号電位Ｖｓｉｇと基準電位Ｖｏｆｓの切換えを表している。またこれらの電位変化と並行に、駆動用トランジスタＴ２のゲートＧ及びソースＳの電位変化も表している。前述したようにゲートＧとソースＳの電位差がＶｇｓである。

このタイミングチャートは画素の動作シーケンスに合わせて期間を（１）〜（１１）のように便宜的に区切ってある。点灯期間（１）では、画素が発光状態にある。消灯期間（２）になると、画素は発光状態から非発光状態に切換る。続いて準備期間（３）〜（５）では、画素は駆動用トランジスタの閾電圧補正のための準備動作を行う。この後補正期間（６）で実際の閾電圧補正動作を行う。この補正期間（６）は待機期間（８）を間にして３回繰り返されて、閾電圧補正動作が完了する。その後書込期間（９）で信号電位が保持容量Ｃ１に書き込まれると共に、駆動用トランジスタＴ１の移動度補正が行われる。最後に発光期間（１１）に進み、画素は非発光状態から発光状態に切換る。

本実施形態では、閾値補正期間（６）は３回に分けており、時分割的に閾電圧補正動作を行っている。各閾電圧補正期間（６）の間には待機期間（８）が挿入されている。この様に閾電圧補正期間（６）を分割して閾電圧補正動作を複数回繰り返すことにより、Ｖｔｈに相当する電圧を保持容量Ｃ１に書き込むようにしている。但し本発明はこれに限られるものではなく、１回の閾電圧補正期間（６）で補正動作を行うことも可能である。

この後、書込期間／移動度補正期間（９）に進む。ここで映像信号の信号電位ＶｓｉｇがＶｔｈに足し込まれる形で保持容量Ｃ１に書き込まれると共に、移動度補正用の電圧ΔＶが保持容量Ｃ１に保持された電圧から差し引かれる。この書込期間／移動度補正期間（９）では、信号線ＳＬが信号電位Ｖｓｉｇにある時間帯にサンプリング用トランジスタＴ１を導通状態にする必要がある。この後発光期間（１１）に進み、信号電位Ｖｓｉｇに応じた輝度で発光素子が発光する。その際信号電位Ｖｓｉｇは閾電圧Ｖｔｈに相当する電圧と移動度補正用の電圧ΔＶとによって調整されているため、発光素子ＥＬの発光輝度は駆動用トランジスタＴ２の閾電圧Ｖｔｈや移動度μのばらつきの影響を受けることはない。なお発光期間（１１）の最初でブートストラップ動作が行われ、駆動用トランジスタＴ２のゲートＧ／ソースＳ間電圧Ｖｇｓを一定に維持したまま、駆動用トランジスタＴ２のゲート電位及びソース電位が上昇する。

引き続き図４−１〜図４−１１を参照して、図２に示した画素回路の動作を詳細に説明する。まず、発光素子ＥＬの発光期間（１）は図４−１のように電源がＶｃｃであり、サンプリング用トランジスタＴ１がオフした状態である。この時駆動用トランジスタＴ２は飽和領域で動作するように設定されているため、発光素子ＥＬに流れる電流Ｉｄｓは駆動用トランジスタＴ２のゲートソース間電圧Ｖｇｓに応じて式１に示される値をとる。

次に消灯期間（２）において、信号線電位がＶｏｆｓの時にサンプリング用トランジスタＴ１をオンして駆動用トランジスタＴ２のゲートにＶｏｆｓを入力する（図４−２）。これにより駆動用トランジスタＴ２のゲートソース間電圧は閾電圧以下となり、発光素子ＥＬに電流が流れなくなるため発光素子ＥＬは消灯する。その時発光素子ＥＬにかかる電圧は発光素子ＥＬの閾電圧となるため、発光素子ＥＬのアノード電圧は発光素子ＥＬの閾電圧とカソード電圧の和、つまりＶｃａｔ＋Ｖｔｈｅｌとなる。

さらに一定時間経過後、準備期間（３）で、電源電圧をＶｃｃからＶｓｓへと変化させる。この時、電源側が駆動用トランジスタＴ２のソースとなり、図４−３のように発光素子ＥＬのアノードから電源へ電流が流れる。これにより発光素子ＥＬのアノードの電圧は時間とともに低下してゆく。この時、サンプリング用トランジスタＴ１はオフしているため駆動用トランジスタＴ２のゲートも発光素子ＥＬのアノード電圧とともに低下する。つまり時間とともに駆動用トランジスタＴ２のゲートソース間電圧（駆動用トランジスタＴ２のゲートと電源間電位）が小さくなってゆく。

この時、駆動用トランジスタＴ２が飽和領域で動作するなら、つまり、Ｖｇｓ−Ｖｔｈｄ≦Ｖｄｓであるなら、期間（４）で図４−４に示すように駆動用トランジスタＴ２のゲートはＶｓｓ＋Ｖｔｈｄとなる。ここでＶｔｈｄは駆動用トランジスタＴ２のゲート電源間の閾電圧である。

期間（５）で電源電圧を再びＶｃｃとする（図４−５）。この時駆動用トランジスタＴ２のゲートに入力されるカップリング量をΔＶ、発光素子ＥＬのアノード電圧をＶｘとしている。電源をＶｃｃとすることで駆動用トランジスタＴ２のソースは発光素子ＥＬのアノードとなり、駆動用トランジスタＴ２のゲートソース間電圧Ｖｇｓによって電源から発光素子ＥＬのアノードへ電流が流れるが、駆動用トランジスタＴ２のゲートソース間電圧が閾電圧よりも小さければ電流によるゲート、ソースはほとんど上昇しない。

そして閾値補正期間（６）において信号電圧がＶｏｆｓの時にサンプリング用トランジスタＴ１をオンする（図４−６）。これにより駆動用トランジスタＴ２のゲート電圧はＶｏｆｓとなり、ゲート電圧の変化量が保持容量Ｃ１、ゲートソース間の寄生容量Ｃｇｓ、発光素子ＥＬの寄生容量Ｃｅｌによる一定比でソースに入力される。この時の入力比をｇとする。ｇは以下の式２で示される値である。

この状態で駆動用トランジスタＴ２のゲートソース間電圧Ｖｇｓがその閾電圧Ｖｔｈよりも大きければ図４−６に示すように電源から電流が流れる。換言すればこの時のＶｇｓが駆動用トランジスタＴ２の閾電圧よりも大きくなるようにＶｏｆｓ、Ｖｓｓの値を設定する必要がある。前述の通り発光素子ＥＬの等価回路はダイオードと容量で表されるため、Ｖｅｌ≦Ｖｃａｔ＋Ｖｔｈｅｌ（発光素子ＥＬのリーク電流が駆動用トランジスタＴ２に流れる電流よりもかなり小さい）である限り、駆動用トランジスタＴ２の電流はＣ１とＣｅｌを充電するために使われる。この時、Ｖｅｌは時間と共に図４−７のように上昇してゆく。

次の待機期間（８）では、信号電圧がＶｏｆｓからＶｓｉｇに変わる前にサンプリング用トランジスタＴ１をオフする。この時、駆動用トランジスタＴ２のゲートソース間電圧はＶｔｈよりも大きいため、図４−８のように電流が流れ、駆動用トランジスタＴ２のゲート、ソース電圧は上昇してゆく。この時、発光素子ＥＬには逆バイアスがかかっているため発光素子ＥＬが発光することはない。

再び信号線の電位がＶｏｆｓとなった時にサンプリング用トランジスタＴ１をオンして再度閾値補正動作を開始する。この動作を繰り返すことで最終的に駆動用トランジスタＴ２のゲートソース間電圧はＶｔｈという値をとる。この時、Ｖｅｌ＝Ｖｏｆｓ−Ｖｔｈ≦Ｖｃａｔ＋Ｖｔｈｅｌとなっている。

閾値キャンセル動作終了後サンプリング用トランジスタＴ１をオフする。続いて書込期間（９）で信号線電位がＶｓｉｇとなった時、サンプリング用トランジスタＴ１を再度オンする（図４−９）。Ｖｓｉｇは階調に応じた電圧である。駆動用トランジスタＴ２のゲート電位はサンプリング用トランジスタＴ１をオンしているためにＶｓｉｇとなるが、電源から電流が流れるためソース電位は時間とともに上昇してゆく。この時駆動用トランジスタＴ２のソース電圧が発光素子ＥＬの閾電圧Ｖｔｈｅｌとカソード電圧Ｖｃａｔの和を越えなければ（発光素子ＥＬのリーク電流が駆動用トランジスタＴ２に流れる電流よりもかなり小さければ）駆動用トランジスタＴ２の電流はＣ１とＣｅｌを充電するのに使用される。この時駆動用トランジスタＴ２の閾値補正動作は完了しているため、駆動用トランジスタＴ２が流す電流は移動度μを反映したものとなる。具体的にいうと移動度が大きいものはこの時の電流量が大きく、ソースの上昇も早い。逆に移動度が小さいものは電流量が小さく、ソースの上昇は遅くなる（図４−１０）。これによって駆動用トランジスタＴ２のゲートソース間電圧は移動度を反映して小さくなり一定時間経過後に完全に移動度を補正するＶｇｓとなる。

最後にサンプリング用トランジスタＴ１をオフして書き込みが終了し発光期間（１１）になると、発光素子ＥＬを発光させる。駆動用トランジスタＴ２のゲートソース間電圧は一定であるので駆動用トランジスタＴ２は一定電流Ｉｄｓ’を発光素子ＥＬに流し、Ｖｅｌは発光素子ＥＬにＩｄｓ’という電流が流れる電圧まで上昇し、発光素子ＥＬは発光する（図４−１１）

本回路においても発光素子ＥＬは発光時間が長くなるとそのＩ−Ｖ特性は変化してしまう。そのため図中Ｂ点の電位も変化する。しかしながら、駆動用トランジスタＴ２のゲートソース間電圧は一定値に保たれているので発光素子ＥＬに流れる電流は変化しない。よって発光素子ＥＬのＩ−Ｖ特性が劣化しても、一定電流Ｉｄｓが常に流れ続け、発光素子ＥＬの輝度が変化することはない。

図５は、図２に示した画素の動作説明に供するタイミングチャートである。但しこのタイミングチャートは本発明に従った画素の動作シーケンスを表すものではなく、参考例である。理解を容易にするため、図３に示した本発明のタイミングチャートと同様の表記を採用している。このタイミングチャートは画素の動作の遷移に合わせて期間を（１）〜（７）のように便宜的に区切ってある。これらの期間は、発光期間（１）、消灯期間（２）、準備期間（３）〜（４）、補正期間（５）、待機期間（５ａ）、書込期間（６）及び発光期間（７）を含んでいる。

引き続き図６〜図１２を参照して、図５に示した参考例の動作を簡潔に説明する。まず図６に示したように発光期間（１）では、電源電位がＶｃｃにセットされ、サンプリング用トランジスタＴ１はオフしている。このとき駆動用トランジスタＴ２は飽和領域で動作するようにセットされているため、発光素子ＥＬに流れる駆動電流Ｉｄｓは駆動用トランジスタＴ２のゲートＧ／ソースＳ間に印加される電圧Ｖｇｓに応じて、前述したトランジスタ特性式で示される値を取る。

続いて図７に示すように準備期間（２），（３）に入ると給電線（電源ライン）の電位をＶｓｓにする。このときＶｓｓは発光素子ＥＬの閾電圧Ｖｔｈｅｌとカソード電圧Ｖｃａｔの和よりも小さくなるように設定している。即ちＶｓｓ＜Ｖｔｈｅｌ＋Ｖｃａｔであるので、発光素子ＥＬは消灯し、電源ライン側が駆動用トランジスタＴ２のソースとなる。このとき発光素子ＥＬのアノードはＶｓｓに充電される。

さらに図８に示すように次の準備期間（４）に入ると、信号線ＳＬの電位がＶｏｆｓになる一方サンプリング用トランジスタＴ１がオンして、駆動用トランジスタＴ２のゲート電位をＶｏｆｓとする。この様にして発光時における駆動用トランジスタＴ２のソースＳ及びゲートＧが初期化され、このときのゲートソース間電圧ＶｇｓはＶｏｆｓ−Ｖｓｓの値となる。Ｖｇｓ＝Ｖｏｆｓ−Ｖｓｓは駆動用トランジスタＴ２の閾電圧Ｖｔｈよりも大きな値となるように設定されている。この様にＶｇｓ＞Ｖｔｈになるように駆動用トランジスタＴ２を初期化することで、次に来る閾電圧補正動作の準備が完了する。

続いて図９に示すように閾電圧補正期間（５）に進むと、給電線ＤＳ（電源ライン）の電位がＶｃｃに戻る。電源電圧をＶｃｃとすることで発光素子ＥＬのアノードが駆動用トランジスタＴ２のソースＳとなり、図示のように電流が流れる。このとき発光素子ＥＬの等価回路は図示のようにダイオードＴｅｌと容量Ｃｅｌの並列接続で表される。アノード電位（即ちソース電位Ｖｓｓ）がＶｃａｔ＋Ｖｔｈｅｌよりも低いので、ダイオードＴｅｌはオフ状態にあり、そこに流れるリーク電流は駆動用トランジスタＴ２に流れる電流よりもかなり小さい。よって駆動用トランジスタＴ２に流れる電流はほとんどが保持容量Ｃ１と等価容量Ｃｅｌを充電するために使われる。

駆動用トランジスタＴ２のソース電圧は時間と共に上昇していく。しかしながら本例では駆動用トランジスタＴ２のソース電圧がＶｏｆｓ−Ｖｔｈに達する前に、１回目の閾電圧補正期間（５）が終わるため、サンプリング用トランジスタＴ１がオフし、待機期間（５ａ）に入る。図１０はこの待機期間（５ａ）における画素回路の状態を表している。この１回目の待機期間（５ａ）では駆動用トランジスタＴ２のゲートＧ／ソースＳ間電圧Ｖｇｓは依然としてＶｔｈよりも大きいため、図示のように電源Ｖｃｃから駆動用トランジスタＴ２を通って保持容量Ｃ１に電流が流れる。これにより駆動用トランジスタＴ２のソース電圧が上昇するが、サンプリング用トランジスタＴ１がオフでゲートＧがハイインピーダンスにあるため、ゲートＧの電位もソースＳの電位上昇に合わせて上昇していく。即ちこの１回目の待機期間（５ａ）ではブートストラップ動作で駆動用トランジスタＴ２のソース電位及びゲート電位が共に上昇していく。このとき発光素子ＥＬには引き続き逆バイアスがかかっているため、発光素子ＥＬが発光することはない。

この後１Ｈ経過して再び信号線ＳＬの電位がＶｏｆｓとなったときサンプリング用トランジスタＴ１をオンして２回目の閾電圧補正動作を開始する。この後２回目の閾電圧補正期間（５）が経過したら２回目の待機期間（５ａ）に移る。この様に閾電圧補正期間（５）と待機期間（５ａ）を繰り返すことで、最終的に駆動用トランジスタＴ２のゲートＧ／ソースＳ間電圧はＶｔｈに相当する電圧に達する。このとき駆動用トランジスタＴ２のソース電位はＶｏｆｓ−Ｖｔｈで、Ｖｃａｔ＋Ｖｔｈｅｌよりも小さくなっている。

次に図１１に示すように信号書込期間／移動度補正期間（６）に入ると、信号線ＳＬの電位をＶｏｆｓからＶｓｉｇに切り換えた後、サンプリング用トランジスタＴ１をオンする。このとき信号電位Ｖｓｉｇは階調に応じた電圧となっている。駆動用トランジスタＴ２のゲート電位はサンプリング用トランジスタＴ１をオンしているためＶｓｉｇとなる。一方ソース電位は電源Ｖｃｃから電流が流れるため時間と共に上昇していく。この時点でも駆動用トランジスタＴ２のソース電位が発光素子ＥＬの閾電圧Ｖｔｈｅｌとカソード電圧Ｖｃａｔの和を超えていなければ、駆動用トランジスタＴ２から流れる電流はもっぱら等価容量Ｃｅｌと保持容量Ｃ１の充電に使われる。このとき既に駆動用トランジスタＴ２の閾電圧補正動作は完了しているため、駆動用トランジスタＴ２が流す電流は移動度μを反映したものとなる。具体的に言うと移動度μが大きい駆動用トランジスタＴ２はこのときの電流量が大きく、ソースの電位上昇分ΔＶも大きい。逆に移動度μが小さい場合駆動用トランジスタＴ２の電流量が小さく、ソースの上昇分ΔＶは小さくなる。かかる動作により駆動用トランジスタＴ２のゲート電圧Ｖｇｓは移動度μを反映してΔＶだけ圧縮され、移動度補正期間（６）が完了した時点で完全に移動度μを補正したＶｇｓが得られる。

図１２は発光期間（７）の動作状態を表している。この発光期間（７）ではサンプリング用トランジスタＴ１をオフして発光素子ＥＬを発光させる。駆動用トランジスタＴ２のゲート電圧Ｖｇｓは一定に保たれており、駆動用トランジスタＴ２は前述した特性式に従って一定の電流Ｉｄｓ´を発光素子ＥＬに流す。発光素子ＥＬのアノード電圧（即ち駆動用トランジスタＴ２のソース電圧）は発光素子ＥＬにＩｄｓ´という電流が流れるため、Ｖｘまで上昇しこれがＶｃａｔ＋Ｖｔｈｅｌを超えた時点で発光素子ＥＬが発光する。発光素子ＥＬは発光時間が長くなるとその電流／電圧特性は変化してしまう。そのため図１１に示したソースＳの電位が変化する。しかしながら駆動用トランジスタＴ２のゲート電圧Ｖｇｓはブートストラップ動作により一定値に保たれているので、発光素子ＥＬに流れる電流Ｉｄｓ´は変化しない。よって発光素子ＥＬの電流／電圧特性が劣化しても、一定の駆動電流Ｉｄｓ´が常に流れていて、発光素子ＥＬの輝度が変化することはない。

ここで図１３を参照して、上述した参考例で行われる１回目の閾電圧補正動作の問題点を説明する。１回目における閾値補正動作期間は電源ラインのオン（ＶｓｓからＶｃｃとなることをオンとよぶ）とサンプリング用トランジスタＴ１のオフで規定される。閾値補正期間は一水平期間（１Ｈ）よりも短いためにパネルの大型化、高精細化が進むとそれに応じて配線のトランジェントも大きくなり、パネルの制御ライン入力側と入力側から遠い部分（図では入力逆側と表記）で閾値補正時間に差が生じてしまう。

一般的に閾値補正時間が短くなると各々の閾値補正動作終了時に駆動用トランジスタＴ２のＶｇｓが大きくなってしまうため、待機期間での電流量が大きくなってしまう。その結果、次の閾値補正動作開始時（Ｖｏｆｓ入力時）に駆動用トランジスタＴ２のＶｇｓがＶｔｈよりも小さくなってしまい、正常に閾値補正動作を行うことができず、画面にはムラやシェーディングといった不良が発生する。

この対策としてそれぞれの閾値補正終了前に信号線の電位をＶｏｆｓからＶｏｆｓよりも低い電位であるＶｉｎｉとして駆動用トランジスタＴ２のＶｇｓをあらかじめＶｔｈ以下とする方法がある。このようにすることで分割閾値補正間において電流が流れないようにすることができる。

しかしながらこの方法では信号線電位のピークは白信号とＶｉｎｉで決定されることとなり、信号セレクタが高耐圧となってしまう。その結果コストが上がってしまい低コスト化という点では難しくなる。

前述した図３に示した本発明の駆動方式は、上述した参考例の問題点に対処したものである。本回路では全ての分割閾値補正動作がサンプリング用トランジスタＴ１のオン／オフで決定されるため、参考例のように電源ラインやサンプリング用トランジスタＴ１ラインのトランジェントの影響を受けて１回目の閾値補正動作の時間が短くなったりすることがなく、正常に閾値補正動作を行うことができる。その結果ムラやシェーディングのない画質を得ることが可能となる。

さらに本発明では信号線のピークは白の信号電圧とＶｏｆｓで決定されるため、信号セレクタを高耐圧とする必要がなく、低コスト化が可能となる。

また、本発明では電源電圧がＶｃｃ、信号線がＶｏｆｓの時にサンプリング用トランジスタＴ１をオンすることで発光素子ＥＬの消灯を行っているため、電源ラインがＶｓｓとなる時間は発光期間によらず、発光素子ＥＬに逆バイアスを掛ける時間が短くなる。これにより滅点等の点欠陥の発生を軽減することができる。

図１４は、本発明にかかる表示装置の第２実施形態を示す全体的なブロック図である。理解を容易にするため、図１に示した本発明の第１実施形態と対応する部分には対応する参照番号を付してある。第１実施形態と異なる点はドライブスキャナの構成にある。本第２実施形態では、ドライブスキャナ５は、行状の給電線ＤＳを所定の本数ずつまとめてグループ化し、グループ単位で順に位相をずらして高電位Ｖｃｃと低電位Ｖｓｓの切換を行い、且つグループ内では同じ位相で所定本数の給電線ＤＳの電位を切換えている。図示の例では、ドライブスキャナ５は、行状の給電線ＤＳを２本ずつまとめてグループ化し、グループ単位で順に位相をずらして高電位と低電位の切換を行い、且つグループ内では同じ位相で２本の給電線ＤＳの電位を切換えている。但し本発明はグループ化する本数が２本に限られるものではなく、一般的に複数行（複数段）で給電線（電源ライン）ＤＳの駆動タイミングを共通化している。

ドライブスキャナ５は基本的にシフトレジスタとその各段ごとに接続した出力バッファとで構成されている。シフトレジスタは外部から供給されたクロック信号ＤＳｃｋに応じて動作し、同じく外部から供給されるスタート信号ＤＳｓｐを順次転送することで、各段ごとに電源切換えの元になる制御信号を出力している。出力バッファは、この制御信号に応じて電源ラインを高電位と低電位で切換え、給電線ＤＳに供給している。本発明では、複数の電源ラインの制御タイミングを共通化することで、出力バッファを複数の電源ライン間で共用している。これにより、出力バッファの数を削減することができる。出力バッファは給電線ＤＳに電源供給するため、大きな電流駆動能力が必要であり、そのデバイスサイズが大きい。このデバイスサイズの大きい出力バッファの個数を削減することで、周辺駆動部の回路サイズの縮小化、コストダウン、高歩留り化を図ることができる。例えば図１４の例のように、１個の出力バッファを２個の給電線ＤＳで共用すれば、全体として出力バッファの個数を第１実施形態に比べ半減できる。また１０本の給電線ＤＳの制御タイミングを共通化すれば、出力バッファの個数を第１実施形態の１０分の１にすることが可能である。

図１５は、図１４に示した第２実施形態の動作説明に供するタイミングチャートである。なお本タイミングチャートは、３段分の電源ラインを共通のタイミングで制御している。

図１５のタイミングチャートは、信号線に供給される駆動信号（入力信号）、３本ずつグループ化された給電線（電源ライン）の電位変化、及び各行（各段）の走査線に印加される制御信号（制御パルス）を表している。まず入力信号は、１水平期間（１Ｈ）内で、信号電位Ｖｓｉｇと基準電位Ｖｏｆｓが交互に切換っている。電源ラインは、１〜３段目の電位変化が共通化されており、１〜３段同時に、高電位から低電位に切換り、その後高電位に復帰している。一方１段目の走査線は、入力信号がＶｏｆｓで電源ラインが高電位Ｖｃｃのとき、１発目の制御パルスが出力され、対応する行の画素は点灯状態から消灯状態に切換る。その後２〜４発目の制御パルスが連続で発生し、閾電圧補正動作が３回繰り返される。最後に５発目の制御パルスが発生し、信号電位Ｖｓｉｇの書き込み及び移動度補正が行われる。

２段目の走査線に対しては、１段目と位相が１Ｈだけシフトして、１番目〜５番目の制御パルスが順次出力され、１段目と同様に消灯動作、閾電圧補正動作及び信号電位書き込み動作が行われる。３段目も同様に、２段目から１Ｈ位相がシフトして５個の制御パルスが順次出力され、消灯動作、時分割補正動作及び信号書き込み動作が行われる。

動作シーケンスが４段目〜６段目に進むと、ドライブスキャナは４段目〜６段目で共通化した電源ラインを、一旦高電位Ｖｃｃから低電位Ｖｓｓに切換え、その後Ｖｃｃに戻す。この様にドライブスキャナは、１〜３段目とは位相をずらして４〜６段目の電源ラインの電位切換を行っている。これに対応して４段目〜６段目の各走査線に順次５連の制御パルスが印加され、１〜３段目と同様の動作が繰り返される。

以上の説明から明らかな通り、本実施形態では３段分の電源ラインを共通のタイミングで電位制御している。この様にすることでドライブスキャナの出力数を減らすことができ（本実施例では１／３とできる）、低コスト化が可能である。

なお本実施形態では、電源ラインをＶｓｓからＶｃｃに戻した後、１回目の閾電圧補正動作を開始するまでの時間が、１段目、２段目及び３段目では異なる構成になっている。前述したように、電源ラインをＶｃｃからＶｓｓに戻したとき、駆動用トランジスタに流れる電流が小さければ（駆動用トランジスタのＶｇｓが小さければ）、ゲート電圧及びソース電圧がほとんど上昇せず、いずれの段でも正常に閾電圧補正動作を行うことができる。

次に本発明にかかる表示装置の第３実施形態を説明する。この第３実施形態は、前述した第１実施形態や第２実施形態の改良を目的としている。理解を容易にするため、第３実施形態の説明に入る前に、まず第１実施形態または第２実施形態の改良すべき部分を説明する。図１６は、第１実施形態の理想的な動作状態を示すタイミングチャートである。このタイミングチャートを参照して、画素回路における消灯動作について考える。本画素回路では発光素子ＥＬの消灯動作は電源がＶｃｃであり、信号線電圧がＶｏｆｓの時にサンプリング用トランジスタＴ１をオンすることで行っている。サンプリング用トランジスタＴ１をオンすることで駆動用トランジスタＴ２のゲートは発光電位からにＶｏｆｓへと変化する。この電圧の変化が容量Ｃ１、Ｃｇｓを通じてＣｅｌに入力される。この時発光素子ＥＬのアノード電圧がカソード電圧と発光素子ＥＬの閾電圧以上、つまりＶｃａｔ＋Ｖｔｈｅｌ以上であれば発光素子ＥＬのアノード電圧は自己放電によって低下して行く。

図１７は、第１実施形態の実際の動作状態を示すタイミングチャートである。一定時間経過後に信号線はＶｏｆｓからＶｓｉｇへと変化するためにサンプリング用トランジスタＴ１はオフしなければならない。一般に発光素子ＥＬの寄生容量Ｃｅｌは大きいため、自己放電の時間は長くなる。この時、サンプリング用トランジスタＴ１がオフしても発光素子ＥＬのアノード電圧がカソード電圧と発光素子ＥＬの閾電圧以上であればアノード電圧は低下し続け、一定時間経過後にＶｃａｔ＋Ｖｔｈｅｌとなる。サンプリング用トランジスタＴ１をオフすることで駆動用トランジスタＴ２のゲートはフローティングとなるため駆動用トランジスタＴ２のゲートもアノード電圧とともに低下する。

ここでさらに閾値補正準備期間について考える。本回路では閾値補正準備期間はサンプリング用トランジスタＴ１をオフした状態で電源電圧をＶｃｃからＶｓｓとすることで発光素子ＥＬのアノードから電源へ電流を流すことで行う。この時前述のように駆動用トランジスタＴ２のゲート電圧、発光素子ＥＬのアノード電圧は低下してゆく。そして一定時間経過後のアノード電圧をＶａとすると、Ｖａは電源電圧をＶｃｃからＶｓｓへ変化させる直前の駆動用トランジスタＴ２のゲート電圧によって決定される。つまり電源電圧が変化する直前の駆動用トランジスタＴ２のゲート電圧が大きければＶａは小さく（絶対値は大きく）なる。

ここでサンプリング用トランジスタＴ１のオフ時も発光素子ＥＬのアノード電圧がカソード電圧と発光素子ＥＬの閾電圧以上であれば前述のように駆動用トランジスタＴ２のゲートもアノード電圧とともに低下する。つまりＶａが大きくなってしまい閾値補正動作時に駆動用トランジスタＴ２のゲートソース間電圧Ｖｇｓが閾電圧以上とならず正常に閾値補正動作が行われない恐れがある。この対策としてＶｓｓを下げてＶａを小さく（絶対値を大きく）するという方法があるが、電源電圧の振幅が大きくなってしまい高耐圧ドライバが必要となるため、低コスト化という点では難しくなる。

図１８は、図１７を参照して説明した第１実施形態の欠点に対処した第３実施形態を示すタイミングチャートである。図示するように、本実施形態は消灯動作を複数回繰り返すことを特徴とする。即ち、発光素子ＥＬを点灯状態から消灯状態に切換える消灯動作を行った後、給電線ＤＳ（電源ライン）が高電位Ｖｃｃであり且つ信号線ＳＬが基準電位Ｖｏｆｓのときに、再度サンプリング用トランジスタＴ１が２発目の制御パルスに応じてオンすることで、少なくとも１回追加の消灯動作を行う。図１８の例では、３連発で制御パルスがサンプリング用トランジスタＴ１のゲートに印加されている。これにより、本例では３回にわたって消灯動作が行われる。最初の消灯動作が本来の消灯動作であり、これにより発光素子は基本的に点灯状態から消灯状態に切換る。２回目及び３回目の消灯動作は追加的に行われるもので、後続の閾電圧補正動作の安定化のために行われる。

本例では、ライトスキャナ４は、水平周期（１Ｈ）ごとに順次各走査線ＷＳに制御信号を供給する。サンプリング用トランジスタＴ１は、１水平周期（１Ｈ）以上離れた間隔で供給される制御信号パルスに応じて、上述した本来の消灯動作及び追加の消灯動作を行う。本例では丁度１Ｈだけ離れて本来の消灯動作と追加の消灯動作を行っているが、本発明はこれに限られるものではなく数Ｈ離れて消灯動作を行ってもよい。

また本実施形態も、第２実施形態と同様に給電線（電源ライン）を３本ずつまとめてグループ化し、グループ単位で順に位相をずらして高電位Ｖｃｃと低電位Ｖｓｓの切換を行い、且つグループ内では同じ位相で３本の給電線の電位を切換えている。

図１９は、図１８に示した第３実施形態の動作シーケンスにおいて、特に１ライン分（１行分）の画素の動作を表している。理解を容易にするため、入力信号や電源ラインの電位変化に合わせて、駆動用トランジスタＴ２のゲート電位及びソース電位の変化も表してある。なお駆動用トランジスタＴ２のソース電位は、同時に発光素子ＥＬのアノード電位でもある。

最初の消灯動作においてサンプリング用トランジスタＴ１をオフとしても発光素子ＥＬのアノード電圧がカソード電圧と発光素子ＥＬの閾電圧以上でれば、アノード電圧、駆動用トランジスタＴ２のゲート電圧は低下し続ける。この状態で信号線が再びＶｏｆｓとなった時にサンプリング用トランジスタＴ１をオンする。この動作によって駆動用トランジスタＴ２のゲートは再びＶｏｆｓとなる。またこの時の駆動用トランジスタＴ２のゲートの変化量の一定比が発光素子ＥＬのアノードに入力される。

ここでサンプリング用トランジスタＴ１がオンしている間は１回目の消灯動作と同じく駆動用トランジスタＴ２のゲートはＶｏｆｓとなり、発光素子ＥＬのアノードはその自己放電によって徐々に低下してゆく。一定時間経過後、再びサンプリング用トランジスタＴ１をオフする際にはアノード電圧は消灯１回目にサンプリング用トランジスタＴ１をオフする時の電圧よりもより低くなり、カソード電圧と発光素子ＥＬの閾電圧の和に近づいている。この動作を複数回繰り返すことで発光素子ＥＬのアノード電圧は徐々に低下してゆき、最終的にはカソード電圧と発光素子ＥＬの閾電圧の和Ｖｃａｔ＋Ｖｔｈｅｌとなる。

これにより、閾値補正準備期間において電源電圧をＶｃｃからＶｓｓへと変化させる時の駆動用トランジスタＴ２のゲート電位をＶｏｆｓとすることができ、閾値補正準備期間における発光素子ＥＬのアノード電圧Ｖａを小さく（絶対値は大きく）することが可能となる。

閾値補正準備期間においてＶａを小さくすることができるため正常に閾値補正動作を行うことができ、ムラやスジのない均一な画質を得ることができる。また、正常に閾値補正動作を行うためにＶｓｓを下げる必要がないために高耐圧ドライバが必要なく、電源ラインも数ラインで共通化できるため低コスト化も実現可能である。

図２０は、本発明にかかる表示装置の第４実施形態を示すタイミングチャートである。理解を容易にするため、図１８に示した第３実施形態と対応する部分には対応する表記を採用している。図示するようにライトスキャナ４は、行状の走査線ＷＳを所定の本数ずつまとめてグループ化し、グループ単位で順に位相をずらして制御信号を供給し、且つグループ内では同じ位相で所定本数の走査線ＷＳに制御信号を供給して、追加消灯動作をグループ内で共通に行っている。

図示の例では１段目〜３段目の走査線ＷＳを共通化し、その中で２回目及び３回目に行われる追加消灯動作を、同じタイミングで行うようにしている。

次に本発明にかかる表示装置の第５実施形態を説明する。この第５実施形態も、先に説明した第１実施形態を改良するものである。第５実施形態の説明に入る前に、理解を容易にするため、図２１−１を参照して、第１実施形態の改良すべき点につき、簡潔に説明する。なお図２１−１は、説明を簡略化するため、閾電圧の補正動作は１回のみとしている。図２１−１を参照して閾電圧補正のための準備期間について考察を加える。本回路では閾値補正準備期間はサンプリング用トランジスタＴ１をオフした状態で電源電圧をＶｃｃからＶｓｓとすることで発光素子ＥＬのアノードから電源へ電流を流す。ここで前述のように閾値補正準備期間において駆動用トランジスタＴ２のゲート電源間には寄生容量Ｃｐが存在する。電源側が駆動用トランジスタＴ２のソースとなり、飽和領域動作を行う時はソース側にチャネルができるためにこの寄生容量は大きくなり、逆に駆動用トランジスタＴ２が電源側をドレインとした飽和領域のときはチャネルがないためＣｐは小さくなる。

電源電圧をＶｃｃからＶｓｓへと遷移させる際に電源ラインの電圧によって駆動用トランジスタＴ２の動作領域はアノードをソースとしたオフ領域から電源をソースとしたオフ領域を経て電源をソースとした飽和領域へと遷移する。この時Ｃｐを介して駆動用トランジスタＴ２のゲートには負側のカップリングが入力される。このカップリングが大きいと閾値補正準備動作時における発光素子ＥＬのアノード電圧Ｖａは大きくなって（絶対値は小さくなって）しまう。なぜならば、Ｖａは電源電圧をＶｃｃからＶｓｓへ変化させる直前の駆動用トランジスタＴ２のゲート電圧によって決定されるため、駆動用トランジスタＴ２のゲートへのカップリングが大きいと擬似的にＶｃｃからＶｓｓへ変化させる直前のゲート電圧が小さくなるからである。

駆動用トランジスタＴ２駆動用トランジスタこのＶａが大きくなってしまい閾値補正動作時に駆動用トランジスタＴ２のゲートソース間電圧Ｖｇｓが閾電圧以上とならず正常に閾値補正動作が行われない恐れがある。この対策としてＶｓｓを下げてＶａを小さく（絶対値を大きく）するという方法があるが、電源電圧の振幅が大きくなってしまい高耐圧ドライバが必要となるため、低コスト化という点では難しくなる。

図２１−２は、第５実施形態を示すタイミングチャートである。この第５実施形態は、上述した第１実施形態の欠点に対処したものである。図示するように本実施形態では、消灯動作が終了した後で、且つ閾電圧補正のための準備動作の前に、ドライブスキャナ５は給電線ＤＳ（電源ライン）を高電位Ｖｃｃから低電位Ｖｓｓと高電位Ｖｃｃの間の中間電位Ｖｉｎｉに切換える。ドライブスキャナ５は、グループ単位で順に位相をずらして高電位Ｖｃｃから中間電位Ｖｉｎｉへの切換を行い、且つグループ内では同じ位相で所定本数の給電線ＤＳ（電源ライン）を中間電位Ｖｉｎｉに切換える。本実施形態では、給電線ＤＳ（電源ライン）が中間電位Ｖｉｎｉであり且つ信号線ＳＬが基準電位Ｖｏｆｓのときに、サンプリング用トランジスタＴ１が制御信号に応じてオンする。

図２２を参照して、第５実施形態の動作を詳細に説明する。図２２は、第５実施形態において１ライン分の画素に着目した動作を表している。説明の簡単のため、閾電圧補正動作は１回のみ行っている。

本実施形態ではサンプリング用トランジスタＴ１をオンして発光素子ＥＬを消灯した後に電源電圧をＶｉｎｉとする。そして信号線がＶｏｆｓの時に再びサンプリング用トランジスタＴ１をオンするというタイミングとなっている。ここでＶｉｎｉはＶｃｃとＶｓｓの中間電位であり、電源電圧がＶｉｎｉであり信号線がＶｏｆｓの時サンプリング用トランジスタＴ１をオンすることで駆動用トランジスタＴ２が飽和領域で動作しない電圧となっている。つまりはＶｏｆｓ−Ｖｉｎｉ＜Ｖｔｈｄｍｉｎである。ここでＶｔｈｄｍｉｎは駆動用トランジスタＴ２のゲート電源間の閾電圧の最小値となる。

まず、消灯動作において駆動用トランジスタＴ２のゲート電圧はＶｏｆｓであり、ソース電圧（アノード電圧）はＶｃａｔ＋Ｖｔｈｅｌである。消灯動作終了時にサンプリング用トランジスタＴ１をオフして駆動用トランジスタＴ２のゲートをフローティングとする。その後電源ラインをＶｃｃからＶｉｎｉへと変化させる。Ｖｉｎｉが前述の電圧であれば、駆動用トランジスタＴ２はカットオフしているため、殆ど電流は流れない。また電源ラインの電圧変化が駆動用トランジスタＴ２のゲート電源間容量Ｃｐを介して駆動用トランジスタＴ２のゲートに入力される。この時ゲートに入力される電圧ΔＶは以下の式３で示すようにＣｐとＣ０によって表される。ここでＣ０は駆動用トランジスタＴ２のゲートから見える合成容量である。具体的にはＣ０は保持容量Ｃ１、ゲートソース間容量Ｃｇｓ、発光素子ＥＬの寄生容量Ｃｅｌで表される。

カップリングが入力されることで駆動用トランジスタＴ２のゲート電圧はΔＶだけ低下する。そして一定期間経過後信号線がＶｏｆｓとなった時に再びサンプリング用トランジスタＴ１をオンして駆動用トランジスタＴ２のゲートにＶｏｆｓを入力する。Ｖｏｆｓを入力することで駆動用トランジスタＴ２のゲートはＶｏｆｓとなり、ソースはＶｔｈｅｌ＋Ｖｃａｔとなる。またこの時の電源電圧はＶｉｎｉであり、前述の通り駆動用トランジスタＴ２はカットオフしているため電流は殆ど流れず、アノード電圧は一定となる。

さらに一定時間経過後電源ラインをＶｉｎｉからＶｓｓとして閾値補正準備動作を開始する。この時、電源ラインの変化によって駆動用トランジスタＴ２のゲートに入力されるカップリング量ΔＶ２は式４で表される値となる。

ここで本実施形態について考える。第１実施形態では閾値補正準備動作において電源ラインをＶｃｃからＶｓｓへと変化させる際の駆動用トランジスタＴ２のゲートへのカップリング電圧ΔＶ０は以下の式５で表される値となり、本実施形態を用いることでこのカップリング量の値が式４で示される値となる。つまり本実施形態を用いることで電源ラインから駆動用トランジスタＴ２のゲートへのカップリング量を軽減することができ、閾値補正準備期間における発光素子ＥＬのアノード電圧Ｖａを小さく（絶対値は大きく）することが可能となる。

閾値補正準備期間においてＶａを小さくすることができるため正常に閾値補正動作を行うことができ、ムラやスジのない均一な画質を得ることができる。また、正常に閾値補正動作を行うためにＶｓｓを下げる必要がないために高耐圧ドライバが必要なく、電源ラインも数ラインで共通化できるため低コスト化も実現可能である。

また、本実施形態においてＶｉｎｉをＶｏｆｓ−Ｖｉｎｉ＜Ｖｔｈｄｍｉｎを満たす電圧とする理由は、サンプリング用トランジスタＴ１をオンとして駆動用トランジスタＴ２のゲートにＶｏｆｓを入力する際、駆動用トランジスタＴ２のゲート電源間電圧がその閾電圧よりも大きければアノード電圧は低下し、一定時間経過後には電源電圧と一致してしまう。その後、閾値補正準備期間を経て電源ラインの電圧をＶｃｃとすると、駆動用トランジスタＴ２のゲートソース間電圧はある程度の大きさを持っているためブートストラップしてしまう。その結果、正常に閾値補正動作を行うことができない。このため、電源電圧を駆動用トランジスタＴ２が飽和領域で動作しない電圧とする必要がある。

本実施形態によって、正常に閾値補正動作を行うためにＶｓｓを下げる必要がないために高耐圧ドライバが必要なく、電源ラインも数ラインで共通化できるため低コスト化も実現可能である。

図２３は、本発明にかかる表示装置の第６実施形態を示すタイミングチャートである。理解を容易にするため、図２１−２に示した第５実施形態と対応する部分には対応する表記を採用している。本実施形態では電源ラインがＶｉｎｉの時にサンプリング用トランジスタＴ１を共通化したラインで共通にオンしている。本実施形態においても電源を閾値補正準備期間において電源電圧をＶｃｃからＶｓｓへと変化させる時の駆動用トランジスタＴ２のゲートに入力されるカップリング量を軽減することができ、閾値補正準備期間における発光素子ＥＬのアノード電圧Ｖａを小さく（絶対値は大きく）することが可能であり、低コスト化も実現可能である。また本実施形態を用いることで電源ラインがＶｉｎｉとなっている時間を短くすることができ、発光期間を長く取ることができる。

次に本発明にかかる表示装置の第７実施形態を説明する。この第７実施形態も、先に説明した第１実施形態の改良を目的としている。第１実施形態における閾電圧補正準備期間について考察すると、閾値補正準備期間はサンプリング用トランジスタＴ１をオフした状態で電源電圧をＶｃｃからＶｓｓとすることで発光素子ＥＬのアノードから電源へ電流を流すことで行う。ここで、閾値補正準備動作における発光素子ＥＬのアノード電圧をＶａとすると、Ｖａは電源電圧をＶｃｃからＶｓｓへ変化させる直前の駆動用トランジスタＴ２のゲート電圧によって決定される値である。このＶａが小さければ（絶対値が大きければ）その分だけＶｓｓを上げることができ電源ラインの低振幅化が実現でき、低コスト化につながる。

ここでＶａを小さくするためにＶｏｆｓを上げるということが考えられる。前述のようにＶａは電源電圧をＶｃｃからＶｓｓへ変化させる直前の駆動用トランジスタＴ２のゲート電圧によって決定されるため、Ｖｏｆｓを上げることでＶａの値は小さくなる。しかしながらＶｏｆｓを上げると信号書込みにおいて、発光素子ＥＬのアノード電圧も上がり、その分信号書込み時に発光素子ＥＬにかかる電圧がその閾電圧を超えてしまう。発光素子ＥＬにかかる電圧が閾電圧を超えてしまうと信号書込みにおいて発光素子ＥＬに電流が流れ、正常に移動度補正動作が行えないという問題が発生してしまう。

図２４は第７実施形態を示すタイミングチャートである。本実施形態の特徴事項として、信号セレクタ３は、消灯動作のときに第１の基準電位Ｖｅｒｓを信号線ＳＬに印加し、補正動作のときに第１の基準電位Ｖｅｒｓと異なる第２の基準電位Ｖｏｆｓを信号線ＳＬに印加する。信号セレクタ３が信号線ＳＬに印加する第１の基準電位Ｖｅｒｓは第２の基準電位Ｖｏｆｓよりも大きく、且つＶｅｒｓは発光素子ＥＬのカソード電位Ｖｃａｔと発光素子ＥＬの閾電圧Ｖｔｈｅｌと駆動用トランジスタＴ２の閾電圧Ｖｔｈとの和よりも小さい。

本実施形態では信号線の電位を、第１実施形態の閾値補正基準電圧Ｖｏｆｓ、階調による階調電圧Ｖｓｉｇに加え、消灯電圧Ｖｅｒｓを追加していることを特徴とする。また、図２４ではＶｅｒｓ、Ｖｏｆｓ、Ｖｓｉｇの順に信号線の電位が変化しており、閾値補正動作終了から信号書き込みまでの時間の観点からこの順番が望ましいが、この順番に限定するものではない。

また、Ｖｅｒｓは発光素子ＥＬを消灯するためにカソード電圧Ｖｃａｔと発光素子ＥＬの閾電圧Ｖｔｈｅｌと駆動用トランジスタＴ２の閾電圧Ｖｔｈの和よりも小さくする必要がある。つまりＶｅｒｓ≦Ｖｃａｔ＋Ｖｔｈｅｌ＋Ｖｔｈである。さらに、本実施形態においてＶｅｒｓはＶｏｆｓよりも高く設定する必要があるため、総合的に考えて、ＶｅｒｓはＶｏｆｓ＜Ｖｅｒｓ≦Ｖｃａｔ＋Ｖｔｈｅｌ＋Ｖｔｈを満たさねばならない。

図２５を参照して、第７実施形態の動作を詳細に説明する。図２５は、１行分の画素に着目したタイミングチャートである。信号線ＳＬ、給電線ＤＳ（電源ライン）及び走査線ＷＳの電位（サンプリング用トランジスタＴ１のゲートに印加される電圧）の変化と共に、駆動用トランジスタＴ２のゲート電位及びソース電位の変化も表してある。まず、消灯動作においてサンプリング用トランジスタＴ１をオンすることで駆動用トランジスタＴ２のゲートに消灯電圧Ｖｅｒｓを入力する。Ｖｅｒｓは前述の通りカソード電圧と発光素子ＥＬの閾電圧と駆動用トランジスタＴ２の閾電圧の和よりも小さいため、Ｖｅｒｓが入力されると駆動用トランジスタＴ２はカットオフし、発光素子ＥＬに電流は流れなくなる。消灯動作終了においてサンプリング用トランジスタＴ１をオフする。

一定期間経過後、閾値補正準備期間において電源電圧をＶｃｃからＶｓｓへ変化させる。ここでＶｅｒｓ＞Ｖｏｆｓであるため、前述の通り閾値補正準備期間における発光素子ＥＬのアノード電圧Ｖａを小さく（絶対値は大きく）することができる。そして電源電圧をＶｓｓからＶｃｃと遷移させ一定期間経過後、信号線の電位がＶｏｆｓの時にサンプリング用トランジスタＴ１をオンして駆動用トランジスタＴ２のゲートにＶｏｆｓを入力する。この時、駆動用トランジスタＴ２のゲートソース間電圧Ｖｇｓがその閾電圧Ｖｔｈ以上であれば以降の閾値補正動作は正常に行われ、以降信号書込みと移動度補正動作を行い、発光素子ＥＬは発光する。

ここで本実施形態について考える。本実施形態では消灯電位をＶｏｆｓよりも大きい電圧であるＶｅｒｓとすることで閾値補正準備期間における発光素子ＥＬのアノード電圧を小さく（絶対値は大きく）することが可能となる。閾値補正準備期間においてＶａを小さくすることができるため正常に閾値補正動作を行うことができ、ムラやスジのない均一な画質を得ることができる。また、正常に閾値補正動作を行うためにＶｓｓを下げる必要がないために高耐圧ドライバが必要なく、電源ラインも数ラインで共通化できるため低コスト化も実現可能である。本実施形態によって、正常に閾値補正動作を行うためにＶｓｓを下げる必要がないために高耐圧ドライバが必要なく、電源ラインも数ラインで共通化できるため低コスト化も実現可能である。

図２６は、本発明にかかる表示装置の第８実施形態を示すタイミングチャートである。本実施形態は、信号電位の書き込み動作の改良を目的としている。図示するように、表示装置は、閾電圧補正動作の後、信号線ＳＬが信号電位Ｖｓｉｇで給電線ＤＳが高電位Ｖｃｃのとき、サンプリング用トランジスタＴ１が制御信号に応じてオンし、信号電位Ｖｓｉｇを保持容量Ｃ１に保持する書き込み動作を行う。この書き込み動作と同時に、駆動用トランジスタＴ２の移動度に対する補正も行われている。

本実施形態の特徴事項として、信号セレクタ３は、階調に応じた第１の信号電位Ｖｏｆｓ２及び第２の信号電位Ｖｓｉｇを順次信号線ＳＬに印加している。これに対応してサンプリング用トランジスタＴ１は制御信号に応じてオンし第１の信号電位Ｖｏｆｓ２を保持容量Ｃ１に保持する第１の書き込み動作（及び第１の移動度補正動作）を行い、続いて別の制御信号に応じてオンし第２の信号電位Ｖｓｉｇを保持容量Ｃ１に保持する第２の書き込み動作（第２の移動度補正動作）を行う。

図２７を参照して、第８実施形態の移動度補正動作を詳細に説明する。図２７は、１段分の画素行に対応したタイミングチャートで、入力信号、電源ライン及び制御信号の電位変化と合わせて、駆動用トランジスタＴ２のゲート電位及びソース電位の変化も表してある。信号線の電位はＶｅｒｓ、Ｖｏｆｓ、Ｖｓｉｇに加え、新たにＶｏｆｓ２という値をとる。このＶｏｆｓ２は階調によって可変する値である。本来、移動度補正を全階調で正常に掛けるためには信号書込みにおけるサンプリング用トランジスタＴ１の制御波形を外部から入力する必要があり、これが高コストの原因であった。本実施形態ではその点に鑑みて移動度補正を２段階で行うことで全階調における移動度補正を行いつつサンプリング用トランジスタＴ１の制御波形を外部入力とすることがないようにしている。

本実施形態によって信号書込みを行う前にあらかじめ所望の階調を反映した電圧Ｖｏｆｓ２を駆動用トランジスタＴ２のゲートに入力して移動度補正を行う。ここで完全に移動度補正を行うのではなく、実際の信号書込みによって移動度補正が完全に行われるようにＶｏｆｓ２の電圧、Ｖｏｆｓ２を入力する時間を決定しておく必要がある。このように移動度補正を２段階で行うことで全階調で移動度補正を行うことができ、尚且つ更なる低コスト化が実現可能となっている。

本発明にかかる表示装置は、図２８に示すような薄膜デバイス構成を有する。本図は、絶縁性の基板に形成された画素の模式的な断面構造を表している。図示するように、画素は、複数の薄膜トランジタを含むトランジスター部（図では１個のＴＦＴを例示）、保持容量などの容量部及び有機ＥＬ素子などの発光部とを含む。基板の上にＴＦＴプロセスでトランジスター部や容量部が形成され、その上に有機ＥＬ素子などの発光部が積層されている。その上に接着剤を介して透明な対向基板を貼り付けてフラットパネルとしている。

本発明にかかる表示装置は、図２９に示すようにフラット型のモジュール形状のものを含む。例えば絶縁性の基板上に、有機ＥＬ素子、薄膜トランジスタ、薄膜容量等からなる画素をマトリックス状に集積形成した画素アレイ部を設ける、この画素アレイ部（画素マトリックス部）を囲むように接着剤を配し、ガラス等の対向基板を貼り付けて表示モジュールとする。この透明な対向基板には必要に応じて、カラーフィルタ、保護膜、遮光膜等を設けてももよい。表示モジュールには、外部から画素アレイ部への信号等を入出力するためのコネクタとして例えばＦＰＣ（フレキシブルプリントサーキット）を設けてもよい。

以上説明した本発明における表示装置は、フラットパネル形状を有し、様々な電子機器、例えば、デジタルカメラ、ノート型パーソナルコンピューター、携帯電話、ビデオカメラなど、電子機器の本体部に入力された、若しくは、電子機器本体内の動作に伴って生成した情報を画像若しくは映像として表示するあらゆる分野の電子機器のディスプレイ（表示部）に適用することが可能である。以下この様な表示装置が適用された電子機器の例を示す。

図３０は本発明が適用されたテレビであり、フロントパネル１２、フィルターガラス１３等から構成される映像表示画面１１を含み、本発明の表示装置をその映像表示画面１１に用いることにより作製される。

図３１は本発明が適用されたデジタルカメラであり、上が正面図で下が背面図である。このデジタルカメラは、撮像レンズ、フラッシュ用の発光部１５、表示部１６、コントロールスイッチ、メニュースイッチ、シャッター１９等を含み、本発明の表示装置をその表示部１６に用いることにより作製される。

図３２は本発明が適用されたノート型パーソナルコンピュータであり、本体２０には文字等を入力するとき操作されるキーボード２１を含み、本体カバーには画像を表示する表示部２２を含み、本発明の表示装置をその表示部２２に用いることにより作製される。

図３３は本発明が適用された携帯端末装置であり、左が開いた状態を表し、右が閉じた状態を表している。この携帯端末装置は、上側筐体２３、下側筐体２４、連結部（ここではヒンジ部）２５、ディスプレイ２６、サブディスプレイ２７、ピクチャーライト２８、カメラ２９等を含み、本発明の表示装置をそのディスプレイ２６やサブディスプレイ２７に用いることにより作製される。

図３４は本発明が適用されたビデオカメラであり、本体部３０、前方を向いた側面に被写体撮影用のレンズ３４、撮影時のスタート／ストップスイッチ３５、モニター３６等を含み、本発明の表示装置をそのモニター３６に用いることにより作製される。

本発明にかかる表示装置の第１実施形態を示す全体的なブロック図である。 第１実施形態の回路構成を示す回路図である。 第１実施形態の動作説明に供するタイミングチャートである。 第１実施形態の動作説明に供する模式図である。 同じく第１実施形態の動作説明に供する模式図である。 第１実施形態の動作説明に供する模式図である。 第１実施形態の動作説明に供する模式図である。 第１実施形態の動作説明に供する模式図である。 第１実施形態の動作説明に供する模式図である。 第１実施形態の動作説明に供するグラフである。 第１実施形態の動作説明に供する模式図である。 第１実施形態の動作説明に供する模式図である。 第１実施形態の動作説明に供するグラフである。 第１実施形態の動作説明に供する模式図である。 表示装置の参考例を示すタイミングチャートである。 参考例の動作説明に供する模式図である。 参考例の動作説明に供する模式図である。 参考例の動作説明に供する模式図である。 参考例の動作説明に供する模式図である。 参考例の動作説明に供する模式図である。 参考例の動作説明に供する模式図である。 参考例の動作説明に供する模式図である。 参考例の説明に供するタイミングチャートである。 本発明にかかる表示装置の第２実施形態の全体構成を示すブロック図である。 第２実施形態の動作説明に供するタイミングチャートである。 第１実施形態の問題点を示すタイミングチャートである。 同じく第１実施形態の問題点を示すタイミングチャートである。 本発明にかかる表示装置の第３実施形態を示すタイミングチャートである。 同じく第３実施形態を示すタイミングチャートである。 本発明にかかる表示装置の第４実施形態を示すタイミングチャートである。 第１実施形態の問題点を示すタイミングチャートである。 本発明にかかる表示装置の第５実施形態を示すタイミングチャートである。 同じく第５実施形態を示すタイミングチャートである。 本発明にかかる表示装置の第６実施形態を示すタイミングチャートである。 本発明にかかる表示装置の第７実施形態を示すタイミングチャートである。 同じく第７実施形態を示すタイミングチャートである。 本発明にかかる表示装置の第８実施形態を示すタイミングチャートである。 同じく第８実施形態の動作説明に供するタイミングチャートである。 本発明にかかる表示装置のデバイス構成を示す断面図である。 本発明にかかる表示装置のモジュール構成を示す平面図である。 本発明にかかる表示装置を備えたテレビジョンセットを示す斜視図である。 本発明にかかる表示装置を備えたデジタルスチルカメラを示す斜視図である。 本発明にかかる表示装置を備えたノート型パーソナルコンピューターを示す斜視図である。 本発明にかかる表示装置を備えた携帯端末装置を示す模式図である。 本発明にかかる表示装置を備えたビデオカメラを示す斜視図である。 従来の表示装置の一例を示す回路図である。 従来の表示装置の問題点を表すグラフである。 従来の表示装置の別の例を示す回路図である。

符号の説明

１・・・画素アレイ部、２・・・画素、３・・・水平セレクタ（信号セレクタ）、４・・・ライトスキャナ、５・・・ドライブスキャナ、Ｔ１・・・サンプリング用トランジスタ、Ｔ２・・・駆動用トランジスタ、Ｃ１・・・保持容量、ＥＬ・・・発光素子、ＷＳ・・・走査線、ＤＳ・・・給電線、ＳＬ・・・信号線

Claims (13)

1. 画素アレイ部と駆動部とを有し、
   前記画素アレイ部は、行状に配された走査線と、列状に配された信号線と、各走査線と各信号線とが交差する部分に行列状に配された画素と、該走査線と平行に配された給電線とを備え、
   前記駆動部は、列状の信号線に階調に応じた信号電位と所定の基準電位を有する駆動信号を供給する信号セレクタと、行状の走査線に順次制御信号を供給するライトスキャナと、各給電線に高電位と低電位で切り換わる電源を供給するドライブスキャナとを有し、
   前記画素は、一方の電流端が信号線に接続し制御端が走査線に接続したサンプリング用トランジスタと、ドレイン側となる電流端が給電線に接続しゲートとなる制御端が該サンプリング用トランジスタの他方の電流端に接続した駆動用トランジスタと、該駆動用トランジスタのソース側となる電流端に接続した発光素子と、該駆動用トランジスタのソースとゲートとの間に接続した保持容量とを有し、
   前記給電線が高電位であり且つ前記信号線が基準電位の時に、前記サンプリング用トランジスタが該制御信号に応じてオンすることで前記発光素子を点灯状態から消灯状態に切り換える消灯動作を行い、
   前記給電線を高電位から低電位に切り換えると共に、該給電線が低電位にある間は前記サンプリング用トランジスタをオンせずに、該駆動用トランジスタのソース電圧を下げる準備動作を行い、
   前記給電線を低電位から高電位に戻し且つ前記信号線が基準電位の時、前記サンプリング用トランジスタが制御信号に応じてオンして該駆動用トランジスタのソース電圧を上げ、駆動用トランジスタのゲートとソース間の電圧がその閾電圧に向うように該保持容量を放電する補正動作を行う表示装置。
2. 前記ドライブスキャナは、行状の給電線を所定の本数づつまとめてグループ化し、グループ単位で順に位相をずらして高電位と低電位の切換を行い、且つグループ内では同じ位相で所定本数の給電線の電位を切り換える請求項１記載の表示装置。
3. 前記発光素子を点灯状態から消灯状態に切り換える消灯動作を行った後、前記給電線が高電位であり且つ前記信号線が基準電位の時に、再度前記サンプリング用トランジスタが該制御信号に応じてオンすることで少なくとも一回追加の消灯動作を行う請求項１又は２記載の表示装置。
4. 前記ライトスキャナは、水平周期ごとに順次各走査線に制御信号を供給し、
   前記サンプリング用トランジスタは、一水平周期以上離れた間隔で供給される制御信号に応じて、該消灯動作及び追加消灯動作を行う請求項３記載の表示装置。
5. 前記消灯動作が終了した後で前記準備動作の前に、前記ドライブスキャナは該給電線を高電位から低電位と高電位の間の中間電位に切り換える請求項１記載の表示装置。
6. 前記消灯動作が終了した後で前記準備動作の前に、前記ドライブスキャナは、前記グループ単位で順に位相をずらして高電位から中間電位への切換を行い、且つ前記グループ内では同じ位相で所定本数の給電線を中間電位に切り換える請求項２記載の表示装置。
7. 前記給電線が中間電位であり且つ前記信号線が基準電位の時に、前記サンプリング用トランジスタが制御信号に応じてオンする請求項６記載の表示装置。
8. 前記信号セレクタは、該消灯動作の時に第１の基準電位を信号線に印加し、該補正動作の時に第１の基準電位と異なる第２の基準電位を信号線に印加する請求項１記載の表示装置。
9. 前記信号セレクタが信号線に印加する第１の基準電位は第２の基準電位よりも大きく、尚且つ発光素子のカソード電位と発光素子の閾電圧と駆動用トランジスタの閾電圧との和よりも小さい請求項８記載の表示装置。
10. 該補正動作の後、該信号線が信号電位で該給電線が高電位のとき、前記サンプリング用トランジスタは制御信号に応じてオンし該信号電位を該保持容量に保持する書込動作を行う請求項１記載の表示装置。
11. 前記信号セレクタは、階調に応じた第１の信号電位及び第２の信号電位を順次該信号線に印加し、
    前記サンプリング用トランジスタは制御信号に応じてオンし第１の信号電位を該保持容量に保持する第１の書込動作を行い、続いて別の制御信号に応じてオンし第２の信号電位を該保持容量に保持する第２の書込動作を行う請求項１０記載の表示装置。
12. 所定の動作を行う本体部と、該本体部の動作に応じて出力された情報を表示する表示部とを有し、
    前記表示部は、画素アレイ部と駆動部とを有し、
    前記画素アレイ部は、行状に配された走査線と、列状に配された信号線と、各走査線と各信号線とが交差する部分に行列状に配された画素と、該走査線と平行に配された給電線とを備え、
    前記駆動部は、列状の信号線に階調に応じた信号電位と所定の基準電位を有する駆動信号を供給する信号セレクタと、行状の走査線に順次制御信号を供給するライトスキャナと、各給電線に高電位と低電位で切り換わる電源を供給するドライブスキャナとを有し、
    前記画素は、一方の電流端が信号線に接続し制御端が走査線に接続したサンプリング用トランジスタと、ドレイン側となる電流端が給電線に接続しゲートとなる制御端が該サンプリング用トランジスタの他方の電流端に接続した駆動用トランジスタと、該駆動用トランジスタのソース側となる電流端に接続した発光素子と、該駆動用トランジスタのソースとゲートとの間に接続した保持容量とを有し、
    前記給電線が高電位であり且つ前記信号線が基準電位の時に、前記サンプリング用トランジスタが該制御信号に応じてオンすることで前記発光素子を点灯状態から消灯状態に切り換える消灯動作を行い、
    前記給電線を高電位から低電位に切り換えると共に、該給電線が低電位にある間は前記サンプリング用トランジスタをオンせずに、該駆動用トランジスタのソース電圧を下げる準備動作を行い、
    前記給電線を低電位から高電位に戻し且つ前記信号線が基準電位の時、前記サンプリング用トランジスタが制御信号に応じてオンして該駆動用トランジスタのソース電圧を上げ、駆動用トランジスタのゲートとソース間の電圧がその閾電圧に向うように該保持容量を放電する補正動作を行う電子機器。
13. 画素アレイ部と駆動部とを有し、前記画素アレイ部は、行状に配された走査線と、列状に配された信号線と、各走査線と各信号線とが交差する部分に行列状に配された画素と、該走査線と平行に配された給電線とを備え、前記駆動部は、列状の信号線に階調に応じた信号電位と所定の基準電位を有する駆動信号を供給する信号セレクタと、行状の走査線に順次制御信号を供給するライトスキャナと、各給電線に高電位と低電位で切り換わる電源を供給するドライブスキャナとを有し、前記画素は、一方の電流端が信号線に接続し制御端が走査線に接続したサンプリング用トランジスタと、ドレイン側となる電流端が給電線に接続しゲートとなる制御端が該サンプリング用トランジスタの他方の電流端に接続した駆動用トランジスタと、該駆動用トランジスタのソース側となる電流端に接続した発光素子と、該駆動用トランジスタのソースとゲートとの間に接続した保持容量とを有する表示装置を駆動する為、
    前記給電線が高電位であり且つ前記信号線が基準電位の時に、前記サンプリング用トランジスタが該制御信号に応じてオンすることで前記発光素子を点灯状態から消灯状態に切り換える消灯動作を行い、
    前記給電線を高電位から低電位に切り換えると共に、該給電線が低電位にある間は前記サンプリング用トランジスタをオンせずに、該駆動用トランジスタのソース電圧を下げる準備動作を行い、
    前記給電線を低電位から高電位に戻し且つ前記信号線が基準電位の時、前記サンプリング用トランジスタが制御信号に応じてオンして該駆動用トランジスタのソース電圧を上げ、駆動用トランジスタのゲートとソース間の電圧がその閾電圧に向うように該保持容量を放電する補正動作を行う表示装置の駆動方法。

Images