KR20090049995A - 표시장치 및 그 구동 방법과 전자기기 - Google Patents

Abstract

블록 구동방식의 표시장치에서 화면의 균일성을 개선한다. 표시장치는, 행 모양으로 배치된 주사선 WS과, 열 모양으로 배치된 신호선 SL과, 각 주사선 WS과 각 신호선 SL이 교차하는 부분에 배치된 행렬 모양의 화소(2)를 구비한 화소 어레이부(1)와, 주사선 WS 및 신호선 SL을 통해 각 화소(2)를 구동하는 구동부로 이루어진다. 구동부는, 소정 갯수 마다 주사선 WS을 구분하여 블록화하고, 행렬 모양의 화소(2)를 블록 단위로 순차 구동하는 블록 순차 구동과, 각 블록 내에서, 각 주사선 WS을 주사하여 화소(2)를 행단위로 순차 구동하는 선 순차 구동을 행한다. 인접하는 블록간에서, 선 순차 구동의 주사 방향이 서로 반대가 되도록 제어하는 것으로, 서로 인접하고 있는 선행 블록의 최종행 화소와 후행 블록의 선두 화소행은，모두 최후 또는 최초에 선 순차 주사되는 행이 되고, 시간적인 구동조건이 같아져서 양쪽 화소 행간의 휘도의 차이가 생기지 않는다.

블록 구동방식, 신호선, 주사선, 휘도, 화소

Description

표시장치 및 그 구동 방법과 전자기기{DISPLAY APPARATUS, DRIVING METHOD FOR DISPLAY APPARATUS AND ELECTRONIC APPARATUS}

본 발명은 발광소자를 화소에 사용한 액티브 매트릭스형의 표시장치 및 그 구동방법에 관한 것이다. 또한 이러한 표시장치를 구비한 전자기기에 관한 것이다.

발광소자로서 유기 EL디바이스를 사용한 평면 자발광형의 표시장치의 개발이 최근 한창 행해지고 있다. 유기 EL디바이스는 유기박막에 전계를 인가하면 발광하는 현상을 이용한 디바이스이다. 유기 EL디바이스는 인가전압이 10V이하에서 구동하므로 저소비 전력이다. 또 유기 EL디바이스는 자체 빛을 발하는 자발광 소자이기 때문에, 조명 부재를 필요로 하지 않아 경량화 및 박형화가 용이하다. 또한 유기 EL디바이스의 응답 속도는 수μs정도로 매우 고속이므로, 동영상 표시시의 잔상이 발생하지 않는다.

유기 EL디바이스를 화소에 사용한 평면 자발광형의 표시장치 중에서도, 특히 구동소자로서 박막트랜지스터를 각 화소에 집적 형성한 액티브 매트릭스형의 표시장치의 개발이 한창이다. 액티브 매트릭스형 평면 자발광 표시장치는, 예를 들면 이하의 특허문헌 1 내지 5에 기재되어 있다.

[특허문헌 1] 일본국 공개특허공보 특개 2003-255856

[특허문헌 2] 일본국 공개특허공보 특개 2003-271095

[특허문헌 3] 일본국 공개특허공보 특개 2004-133240

[특허문헌 4] 일본국 공개특허공보 특개 2004-029791

[특허문헌 5] 일본국 공개특허공보 특개 2004-093682

도 23은 종래의 액티브 매트릭스형 표시장치의 일 예를 도시하는 모식적인 회로도다. 표시장치는 화소 어레이부(1)와 주변의 구동부로 구성되어 있다. 구동부는 수평 셀렉터(3)와 라이트 스캐너(4)를 구비하고 있다. 화소 어레이부(1)는 열 모양의 신호선 SL과 행 모양의 주사선 WS을 구비하고 있다. 각 신호선 SL과 주사선 WS의 교차 부분에 화소(2)가 배치되어 있다. 도면에서는 이해를 쉽게 하기 위해, 1개의 화소(2)만을 나타내고 있다. 라이트 스캐너(4)는 시프트 레지스터를 구비하고 있으며, 외부에서 공급되는 클록 신호 ck에 따라 동작하여 마찬가지로 외부에서 공급되는 스타트 펄스 sp를 순차 전송하는 것으로, 주사선 WS에 순차 제어신호를 출력한다. 수평 셀렉터(3)는 라이트 스캐너(4)측의 선 순차 주사에 맞추어 영상신호를 신호선 SL에 공급한다.

화소(2)는 샘플링용 트랜지스터 T1과 구동용 트랜지스터 T2와 저장용량 C1과 발광소자 EL로 구성되어 있다. 구동용 트랜지스터 T2는 P채널형으로, 그 한쪽의 전류단인 소스는 전원 라인에 접속하고, 다른 쪽의 전류단인 드레인은 발광 소자 EL에 접속하고 있다. 구동용 트랜지스터 T2의 제어단인 게이트는 샘플링용 트랜지스 터 T1을 통해 신호선 SL에 접속하고 있다. 샘플링용 트랜지스터 T1은 라이트 스캐너(4)로부터 공급되는 제어신호에 따라 전도하여, 신호선 SL으로부터 공급되는 영상신호를 샘플링하여 저장용량 C1에 기록한다. 구동용 트랜지스터 T2는 저장용량 C1에 기록된 영상신호를 게이트 전압 Vgs으로서 그 게이트에 받고, 드레인 전류 IDS을 발광소자 EL에 흘린다. 이에 따라 발광소자 EL는 영상신호에 따른 휘도로 발광한다. 게이트 전압 Vgs은, 소스를 기준으로 한 게이트의 전위를 나타내고 있다.

구동용 트랜지스터 T2는 포화 영역에서 동작하고, 게이트 전압 Vgs과 드레인 전류 Ids의 관계는 이하의 특성식 (1)로 나타낸다.

Ids = (1/2)μ(W/L)Cox(Vgs-Vth) ···(1) 2

여기에서 μ는 구동용 트랜지스터의 이동도, W는 구동용 트랜지스터의 채널 폭, L은 구동용 트랜지스터의 채널길이, Cox는 구동용 트랜지스터의 단위 면적당 게이트 절연막용량, Vth는 구동용 트랜지스터의 임계 전압이다. 특성식에서 알 수 있는 바와 같이 구동용 트랜지스터 T2는 포화 영역에서 동작할 수 있고, 게이트 전압 Vgs에 따라 드레인 전류 IDS을 공급하는 정전류원으로서 기능한다.

도 24는, 발광소자 EL의 전압/전류특성을 나타내는 그래프다. 가로축에 애노드 전압 V을 나타내고, 세로축에 구동전류 IDS을 취하고 있다. 또한 발광소자 EL의 애노드 전압은 구동용 트랜지스터 T2의 드레인 전압이 되고 있다. 발광소자 EL는 전류/전압특성이 경시 변화하여, 특성 커브가 시간의 경과와 함께 옆으로 가는 경향에 있다. 이 때문에 구동전류 Ids가 일정해도 애노드 전압(드레인 전압) V이 변화된다. 그 점, 도 23에 나타낸 화소 회로(2)는 구동용 트랜지스터 T2가 포화 영역 에서 동작하고, 드레인 전압의 변동에 관계없이 게이트에서 전압 Vgs에 따른 구동전류 IDS를 흘려보낼 수 있기 때문에, 발광소자 EL의 특성 경시변화에 관계없이 발광 휘도를 일정하게 유지하는 것이 가능하다.

도 25는, 종래의 화소회로의 다른 예를 도시하는 회로도다. 먼저 나타낸 도 23의 화소회로와 다른 점은, 구동용 트랜지스터 T2가 P채널형에서 N채널형으로 바뀌고 있는 것이다. 회로의 제조 프로세스상은, 화소를 구성하는 모든 트랜지스터를 N채널형으로 하는 것이 유리할 경우가 많다.

표시 패널의 고선명화 및 대형화가 진행되어, 주사선의 갯수가 1000개를 초과하고 있다. 다수개의 주사선을 선 순차 주사하는 라이트 스캐너도 대형화되고 있다. 최근은, 표시 패널 및 구동부의 대형화에 따라, 소위 블록 구동이 개발되고 있다. 이 경우, 표시장치의 구동부는, 소정 갯수 마다 주사선을 구분하여 블록화하고, 행렬 모양의 화소를 블록 단위로 순차 구동하는 블록 순차 구동과, 각 블록내에서 각 주사선을 주사하여 화소를 행단위로 순차 구동하는 선 순차 구동을 행하여, 패널에 화상을 표시하고 있다.

종래의 블록 구동에서는, 인접하는 블록의 경계에 위치하는 화소행의 사이에, 동작 조건의 차이에 의해 휘도의 차이가 생겨, 화면의 균일성을 손상시키는 문제가 있었다. 선후 한 쌍의 블록에서, 선행하는 블록의 최후의 화소행은, 그 블록에서 최후에 선 순차 주사된다. 한편 후행하는 블록의 최초의 화소행은, 최초에 선 순차 주사된다. 선행 블록의 최종행 화소와, 후행 블록의 선두 화소행은, 서로 인접하고 있음에도 불구하고, 구동조건에서 보면, 선 순차 주사의 순서가 최후와 최초가 되고, 시간적인 구동조건이 극단적으로 달라, 이것이 양쪽 화소행간의 미묘한 휘도 차이가 되어 나타나, 화면의 균일성이 저하하는 원인이 되고 있다.

전술한 종래의 기술의 과제에 감안하여, 본 발명은 블록 구동방식의 표시장치에서 화면의 균일성을 개선하는 것을 목적으로 한다. 이러한 목적을 달성하기 위 해 이하의 수단을 강구했다. 다시 말해, 본 발명은, 행 모양으로 배치된 주사선과, 열 모양으로 배치된 신호선과, 각 주사선과 각 신호선이 교차하는 부분에 배치된 행렬 모양의 화소를 구비한 화소 어레이부와, 상기 주사선 및 신호선을 통해 각 화소를 구동하는 구동부로 이루어지는 표시장치에 있어서, 상기 구동부는, 소정 갯수마다 주사선을 구분하여 블록화하고, 행렬 모양의 화소를 블록 단위로 순차 구동하는 블록 순차 구동과, 각 블록 내에서, 각 주사선을 주사하여 화소를 행단위로 순차 구동하는 선 순차 구동을 행한다. 특징사항으로서, 인접하는 블록간에서, 상기 선 순차 구동의 주사 방향이 서로 반대가 되도록 제어한다.

일 양태에서는, 상기 구동부는, 열 모양의 신호선에 계조에 따른 신호 전위와 소정의 기준전위를 가지는 영상신호를 공급하는 신호 셀렉터와, 행 모양의 주사선에 순차 제어신호를 공급하는 라이트 스캐너와, 각 주사선과 평행하게 배치된 급전선(給電線)에 고전위와 저전위로 전환하는 전원 전압을 공급하는 드라이브 스캐너를 가지고, 상기 화소는, 한쪽의 전류단이 신호선에 접속하고 제어단이 주사선에 접속한 샘플링용 트랜지스터와, 드레인측이 되는 전류단이 급전선에 접속하고 게이트가 되는 제어단이 상기 샘플링용 트랜지스터의 다른 쪽의 전류단에 접속한 구동용 트랜지스터와, 상기 구동용 트랜지스터의 소스측이 되는 전류단에 접속한 발광 소자와, 상기 구동용 트랜지스터의 소스와 게이트 사이에 접속한 저장용량을 가지고, 상기 드라이브 스캐너는, 행 모양의 급전선을 소정 갯수씩 묶어서 블록화하고, 블록 단위로 순차적으로 위상을 어긋나게 하여 고전위와 저전위를 전환하여 블록 순차 구동을 행하며, 또한 블록 내에서는 같은 위상에서 소정 갯수의 급전선의 전 위를 바꾸고, 상기 라이트 스캐너는, 각 블록 내에서 수평주기마다 순차 각 주사선에 제어신호를 공급하는 선 순차 구동을 행하고, 또한 인접하는 블록간에서 상기 선 순차 구동의 주사 방향을 서로 반대가 되도록 제어한다. 바람직하게는, 상기 전원 스캐너는, 블록 순차 구동에 있어서, 각 급전선을 일제히 고전위에서 저전위로 바꾸어 상기 구동용 트랜지스터의 소스 전압을 내린 후 각 급전선을 일제히 저전위에서 고전위로 되돌리는 보정준비 동작을 행하는 한편, 상기 라이트 스캐너는, 선 순차 구동에 있어서, 상기 신호선이 기준전위일 때, 각 주사선에 제어신호를 공급하여 상기 샘플링용 트랜지스터를 온 하여 상기 구동용 트랜지스터의 소스 전압을 높이고, 구동용 트랜지스터의 게이트와 소스간의 전압이 그 임계 전압을 향하도록 상기 저장용량을 방전하는 보정동작을 행한다. 또한, 상기 라이트 스캐너는, 선 순차 구동에 있어서, 상기 신호선이 신호 전위일 때, 각 주사선에 제어신호를 공급하여 상기 샘플링용 트랜지스터를 온 하여 신호 전위를 상기 저장용량에 기록하는 기록 동작을 행하고, 상기 신호 셀렉터는, 인접하는 블록간에서, 각 신호선에 공급하는 신호 전위의 순번을 서로 반대로 한다. 또한, 상기 전원 스캐너는, 각 블록에 대응하여 분할한 복수의 게이트 드라이버로 이루어진다.

다른 양태에서는, 각 화소는 적어도, 샘플링용 트랜지스터와, 구동용 트랜지스터와, 저장용량과, 발광소자를 구비하고, 상기 샘플링용 트랜지스터는, 그 제어단이 상기 주사선에 접속하고, 그 한 쌍의 전류단이 상기 신호선과 상기 구동용 트랜지스터의 제어단 사이에 접속하고, 상기 구동용 트랜지스터는, 한 쌍의 전류단의 한쪽이 상기 발광소자에 접속하고, 다른 쪽이 전원에 접속하고, 상기 저장용량은, 상기 구동용 트랜지스터의 제어단과 전류단 사이에 접속하고, 상기 구동부는 적어도, 각 주사선에 제어신호를 공급하는 라이트 스캐너와, 각 신호선에 신호 전위와 기준전위를 바꾸어 공급하는 신호 셀렉터를 가지고, 상기 샘플링용 트랜지스터는, 상기 신호선이 기준전위에 있을 때 상기 주사선에 공급된 제어신호에 따라 임계 전압보정 동작을 행하고, 상기 구동용 트랜지스터의 임계 전압에 해당하는 전압을 상기 저장용량에 기록하는 동시에, 상기 신호선이 신호 전위에 있을 때, 상기 주사선에 공급된 제어신호에 따라 신호 전위의 기록 동작을 행하고, 상기 신호선에서 신호 전위를 샘플링하여 상기 저장용량에 기록하고, 상기 구동용 트랜지스터는, 상기 저장용량에 기록된 신호 전위에 따른 구동전류를 상기 발광소자에 공급하여 발광시키고, 상기 라이트 스캐너는, 소정 갯수 마다 주사선을 구분하여 블록화하고, 또한 소정 갯수의 주사선의 각각에 할당된 주사 기간을 합성하여 제1기간 및 제2기간으로 나뉘어진 1합성 기간으로 하고, 상기 라이트 스캐너는, 각 블록을 순차 합성 기간 마다 선택하여 화소 어레이부를 블록 순차 구동하는 동시에, 각 합성 기간의 상기 제1기간에서 1블록에 속하는 소정 갯수의 주사선에 일제히 제어신호를 공급하여, 블록 단위로 임계 전압보정 동작을 실행하고, 상기 제2기간에서, 1블록에 속하는 소정 갯수의 주사선에 순차 제어신호를 출력하여 선 순차 구동을 행하고, 이로써 화소의 행 마다 순차 신호 전위 기록 동작을 실행하며, 인접하는 블록에서, 각 주사선에 순차 제어신호를 출력하여 선 순차 구동을 행하는 주사 방향을 서로 반대로 한다. 바람직하게는, 상기 라이트 스캐너는, 각 블록에 대응하여 분할한 복수의 게이트 드라이버로 이루어진다. 또한 인접하는 블록간에서 서로 인접하는 행에 속 하는 화소는, 임계 전압보정 동작을 완료하고나서 신호 전위 기록 동작으로 들어갈 때까지의 시간이 동일하다.

본 발명에 의하면, 인접하는 블록간에서, 선 순차 구동의 주사 방향이 서로 반대가 되도록 제어하고 있다. 이에 따라 인접하는 블록의 경계에 위치하는 화소행 사이에서, 동작조건의 차이가 최소가 되어, 휘도의 차이가 생기지 않으므로, 화면의 균일성을 개선할 수 있다. 선후 한 쌍의 블록에서, 선행하는 블록의 최후의 화소행은, 그 블록에서 최후에 선 순차 주사된다. 한편 후행하는 블록의 최초의 화소행도, 최후에 선 순차 주사된다. 이것은, 인접하는 블록간에서, 선 순차 구동의 주사 방향이 서로 반대가 되도록 제어하고 있기 때문이다. 서로 인접하고 있는 선행 블록의 최종행 화소와 후행 블록의 선두 화소행은, 모두 최후에 선 순차 주사되는 행이 되고, 시간적인 구동조건이 같아져 양쪽 화소행 간의 휘도의 차이는 일어나지 않아, 화면의 균일성을 개선할 수 있다.

이하 도면을 참조하여 본 발명의 실시예를 상세하게 설명한다. 도 1은 본 발명의 표시장치의 제1실시예의 전체구성을 나타내는 블럭도다. 도면에 나타나 있는 바와 같이, 본 표시장치는, 화소 어레이부(1)와 이것을 구동하는 구동부(3,4,5)로 이루어진다. 화소 어레이부(1)는, 행 모양의 주사선 WS과, 열 모양의 신호선 SL과, 양자가 교차하는 부분에 배치된 행렬 모양의 화소(2)와, 각 화소(2)의 각 행에 대응하여 배치된 전원 라인인 급전선 DS을 구비하고 있다. 구동부(3,4,5)는, 각 주사 선 WS에 순차 제어신호를 공급하여 화소(2)를 행단위로 선 순차 주사하는 제어용 스캐너(라이트 스캐너)(4)와, 이 선 순차 주사에 맞춰서 각 급전선 DS에 고전위와 저전위로 전환하는 전원 전압을 공급하는 전원 스캐너(드라이브 스캐너)(5)와, 이 선 순차 주사에 맞춰서 열 모양의 신호선 SL에 영상신호가 되는 신호 전위와 기준전위를 공급하는 신호 셀렉터(수평 셀렉터)(3)를 구비하고 있다. 또한 라이트 스캐너(4)는 외부에서 공급되는 클록 신호 WSck에 따라 동작하여 마찬가지로 외부에서 공급되는 스타트 펄스 WSsp를 순차 전송하는 것으로, 각 주사선 WS에 제어신호를 출력하고 있다. 드라이브 스캐너(5)는 외부에서 공급되는 클록 신호 DSck에 따라 동작하고, 마찬가지로 외부에서 공급되는 스타트 펄스 DSsp를 순차 전송하는 것으로, 급전선 DS의 전위를 선 순차로 전환하고 있다.

본 제1실시예에서는 드라이브 스캐너(5)는, 행 모양의 급전선 DS을 소정의 갯수 씩 묶어 블록화하고, 블록 단위로 순차적으로 위상을 어긋나게 하여 고전위 Vcc와 저전위 Vss의 전환을 행하고, 또한 블록내에서는 같은 위상으로 소정 갯수의 급전선 DS의 전위를 전환하고 있다. 도면에 나타내는 것의 예에서는, 드라이브 스캐너(5)는, 행 모양의 급전선 DS을 2개씩 묶어 블록화하고, 블록 단위로 순차적으로 위상을 어긋나게 하여 고전위와 저전위의 전환을 행하고, 또한 블록내에서는 같은 위상으로 2개의 급전선 DS의 전위를 전환하고 있다. 단 본 발명은 블록화하는 갯수가 2개에 한정되는 것은 아니고, 일반적으로 복수행(복수단)에서 급전선(전원 라인) Ds의 구동 타이밍을 공통화하고 있다.

드라이브 스캐너(5)는 기본적으로 시프트 레지스터와 그 각단마다 접속한 출 력 버퍼로 구성되어 있다. 시프트 레지스터는 외부에서 공급된 클록 신호 DSck에 따라 동작하고, 마찬가지로 외부에서 공급되는 스타트 신호 DSsp를 순차 전송하는 것으로, 각단마다 전원 전환의 기초가 되는 제어신호를 출력하고 있다. 출력 버퍼는, 이 제어신호에 따라 전원 라인을 고전위와 저전위로 전환하여 급전선 DS에 공급하고 있다. 본 발명에서는, 복수의 전원 라인의 제어 타이밍을 공통화하는 것으로, 출력 버퍼를 복수의 전원 라인 사이에서 공용하고 있다. 이에 따라 출력 버퍼의 수를 삭감할 수 있다. 출력 버퍼는 급전선 DS에 전원공급하기 위해, 큰 전류구동능력이 필요하여, 그 디바이스 사이즈가 크다. 이 디바이스 사이즈가 큰 출력 버퍼의 개수를 삭감하는 것으로, 주변 구동부의 회로 사이즈의 축소화, 원가 다운, 높은 제품 제조를 도모할 수 있다. 예를 들면 도 1의 예와 같이, 1개의 출력 버퍼를 2개의 급전선 DS에서 공용하면, 전체로서 출력 버퍼의 개수를 제1실시예에 비하여 반감할 수 있다. 또 10개의 급전선 DS의 제어 타이밍을 공통화하면, 출력 버퍼의 개수를 제1실시예의 10분의 1로 하는 것이 가능하다.

도 2는, 도 1에 나타낸 표시장치에 포함되는 화소(2)의 구체적인 구성을 나타내는 회로도다. 도면에 나타나 있는 바와 같이, 본 화소회로(2)는, 유기 EL디바이스 등으로 대표되는 2단자형(다이오드형)의 발광소자 EL와, N채널형의 샘플링용 트랜지스터 T1과, 마찬가지로 N채널형의 구동용 트랜지스터 T2와, 박막 타입의 저장용량 C1로 구성되어 있다. 샘플링용 트랜지스터 T1은 그 제어단인 게이트가 주사선 WS에 접속하고, 그 한 쌍의 전류단인 소스 및 드레인의 한쪽이 신호선 SL에 접속하고, 다른 쪽이 구동용 트랜지스터 T2의 게이트 G에 접속하고 있다. 구동용 트 랜지스터 T2는, 그 소스 및 드레인의 한쪽이 발광소자 EL에 접속하고, 다른 쪽이 급전선 DS에 접속하고 있다. 본 형태는 구동용 트랜지스터 T2가 N채널형이고, 그 한쪽의 전류단인 드레인측이 급전선 DS에 접속하고, 나머지 한쪽의 전류단인 소스 S측이 발광소자 EL의 애노드측에 접속하고 있다. 발광소자 EL의 캐소드는 소정의 캐소드 전위 Vcat에 고정되어 있다. 저장용량 C1은 구동용 트랜지스터 T2의 전류단인 소스 S와 제어단인 게이트 G 사이에 접속하고 있다. 상기 구성을 가지는 화소(2)에 대하여, 제어용 스캐너(라이트 스캐너)(4)는, 주사선 WS을 저전위와 고전위 사이에서 전환하는 것으로 순차 제어신호를 출력하고, 화소(2)를 행단위로 선 순차 주사한다. 전원 스캐너(드라이브 스캐너)(5)는, 선 순차 주사에 맞추어 각 급전선 DS에 고전위 Vcc와 저전위 Vss로 전환하는 전원 전압을 공급하고 있다. 신호 셀렉터(수평 셀렉터(3))는, 선 순차 주사에 맞춰서 열 모양의 신호선 SL에 영상 신호가 되는 신호 전위 Vsig와 기준전위 Vofs를 공급하고 있다.

이러한 구성에 있어서, 급전선 DS이 고전위 Vcc이며, 신호선 SL이 Vofs일 때, 샘플링용 트랜지스터 T1이 제어신호에 따라 온 하는 것으로 발광소자 EL를 점등 상태로부터 소등 상태로 전환하는 소등 동작을 행한다. 계속해서 급전선 DS을 고전위 Vcc에서 저전위 Vss로 전환하는 동시에, 급전선 DS이 저전위 Vss에 있는 동안은 샘플링용 트랜지스터 T1을 온 하지 않고, 구동용 트랜지스터 T2의 소스 전압을 낮추어, 게이트 G·소스 S간 전압 Vgs을 구동용 트랜지스터 T2의 임계 전압 Vth을 초과하는 전압으로 세트하기 위한 준비 동작을 행한다. 이 후 급전선 DS을 저전위 Vss로부터 고전위 Vcc로 되돌리고, 동시에 신호선 SL이 기준전위 Vofs일 때, 샘 플링용 트랜지스터 T1이 제어신호에 따라 온 하여 구동용 트랜지스터 T2의 소스 전압을 상승시키고, 게이트 G·소스 S간 전압 Vgs이 그 임계 전압 Vth을 향하도록 저장용량 C1을 방전하는 보정동작을 행한다.

본 발명에 의하면, 우선 처음에, 급전선 DS이 고전위 Vcc이고, 또한 신호선 SL이 기준전위 Vofs일 때, 발광소자 EL를 점등 상태에서 소등 상태로 전환하는 소등 동작을 행하고 있다. 계속해서 급전선 DS을 저전위 Vss로 전환하는 동시에, 급전선 DS이 저전위 Vss에 있는 동안 샘플링용 트랜지스터 T1을 온 시키지 않고, 구동용 트랜지스터 T2의 게이트·소스간 전압 Vgs을 그 임계 전압 Vth보다 큰 전압으로 설정하기 위한 준비 동작을 행하고 있다. 이 후 급전선 DS을 저전위 Vss에서 고전위 Vcc로 되돌리고, 또한 신호선 SL이 기준전위 Vofs일 때, 샘플링용 트랜지스터 T1을 온 하여 구동용 트랜지스터 T2의 게이트·소스간 전압 Vgs이 그 임계 전압 Vth을 향하도록 저장용량 C1을 방전하는 보정동작을 행하고 있다. 이와 같이, 소등 동작, 준비 동작 및 보정동작을 순번으로 행함으로써, 오동작을 방지하여 확실하고, 안정적으로 구동용 트랜지스터 T2의 임계 전압 보정을 행할 수 있다. 특히 준비 동작에서는 샘플링용 트랜지스터 T1을 온 하지 않고, 구동용 트랜지스터 T2의 소스 전압을 낮추는 것으로, 화소(2)의 오동작을 방지하는 동시에 보정동작의 안정화를 도모하고 있다.

도 3a는, 도 2에 나타낸 제1실시예의 동작 설명에 제공하는 타이밍 차트다. 또한 본 타이밍 차트는, 3단분의 전원 라인을 공통의 타이밍으로 제어하고 있다. 도 3a의 타이밍 차트는, 신호선에 공급되는 영상신호(입력 신호), 3개씩 블록화된 급전선(전원 라인)의 전위 변화 및 각 행(각 단)의 주사선에 인가되는 제어신호(제어 펄스)를 나타내고 있다. 우선 입력 신호는, 1수평기간(1H)내에서, 신호 전위 Vsig와 기준전위 Vofs가 교대로 전환되고 있다. 전원 라인은, 1∼3단째의 전위 변화가 공통화되고 있으며, 1∼3단 동시에, 고전위에서 저전위로 전환하고, 그 후 고전위로 복귀하고 있다. 한편 1단째의 주사선은, 입력 신호가 Vofs이고 전원 라인이 고전위 Vcc일 때, 1발째의 제어 펄스가 출력되어, 대응하는 행의 화소는 점등 상태로부터 소등 상태로 전환한다. 그 후 2∼4발째의 제어 펄스가 연속으로 발생하고, 임계 전압 보정동작이 3회 반복된다. 마지막으로 5발째의 제어 펄스가 발생하고, 신호 전위 Vsig의 기록 및 이동도 보정이 행해진다.

2단째의 주사선에 대해서는, 1단째와 위상이 1H만 시프트하고, 1번째∼5번째의 제어 펄스가 순차 출력되어, 1단째와 마찬가지로 소등 동작, 임계 전압 보정동작 및 신호 전위기록 동작이 행해진다. 3단째도 마찬가지로, 2단째부터 1H위상이 시프트하여 5개의 제어 펄스가 순차 출력되고, 소등 동작, 시분할 보정동작 및 신호 기록 동작이 행해진다.

동작 시퀀스가 4단째∼6단째로 진행되면, 드라이브 스캐너는 4단째∼6단째에서 공통화한 전원 라인을, 일단 고전위 Vcc에서 저전위 Vss로 전환하고, 그 후 Vcc로 되돌린다. 이와 같이 드라이브 스캐너는, 1∼3단째와는 위상을 어긋나게 하여 4∼6단째의 전원 라인의 전위 전환을 행하고 있다. 이것에 대응하여 4단째∼6단째의 각 주사선에 순차 5련의 제어 펄스가 인가되고, 1∼3단째와 동일한 동작이 반복된다.

이상의 설명으로부터 알 수 있는 바와 같이, 본 실시예에서는 3단분의 전원 라인을 공통의 타이밍에서 전위제어하고 있다. 이와 같이 하는 것으로, 드라이브 스캐너의 출력수를 줄일 수 있어(본 실시예에서는 1/3로 할 수 있다), 저비용화가 가능하다.

또한 본 실시예에서는 전원 라인을 Vss에서 Vcc로 되돌린 후, 1회째의 임계 전압보정 동작을 시작할 때까지의 시간이, 1단째, 2단째 및 3단째에서는 다른 구성으로 되어있다. 전술한 바와 같이, 전원 라인을 Vcc에서 Vss로 되돌렸을 때, 구동용 트랜지스터에 흐르는 전류가 작으면(구동용 트랜지스터의 Vgs가 작으면), 게이트 전압 및 소스 전압이 거의 상승하지 않고, 어느 단계에서도 정상적으로 임계 전압보정 동작을 행할 수 있다.

도 3b는, 도 2에 나타낸 화소의 동작 설명에 제공하는 별도의 타이밍 차트다. 이 타이밍 차트는 시간축을 공통으로 하여, 주사선 WS의 전위 변화, 급전선(전원 라인)DS의 전위 변화, 신호선 SL의 전위 변화를 나타내고 있다. 주사선 WS의 전위 변화는 제어 신호를 나타내고, 샘플링용 트랜지스터 T1의 개폐 제어를 행하고 있다. 급전선 DS의 전위 변화는, 전원 전압 Vcc, Vss의 변환을 나타내고 있다. 또 신호선 SL의 전위 변화는 입력 신호의 신호 전위 Vsig와 기준전위 Vofs의 변환을 나타내고 있다. 또한 이들의 전위변화와 병행하여, 구동용 트랜지스터 T2의 게이트 G 및 소스 S의 전위 변화도 나타내고 있다. 전술한 바와 같이 게이트 G와 소스 S의 전위차가 Vgs이다.

이 타이밍 차트는 화소의 동작 시퀀스에 맞춰서 기간을 (1)∼ (11)과 같이 편의적으로 구분하여 나누고 있다. 점등 기간 (1)에서는, 화소가 발광 상태에 있다. 소등 기간 (2)가 되면, 화소는 발광 상태에서 비발광 상태로 전환한다. 계속해서 준비 기간 (3)∼ (5)에서는, 화소는 구동용 트랜지스터의 임계 전압보정을 위한 준비 동작을 행한다. 이 후 보정기간 (6)에서 실제의 임계 전압보정 동작을 행한다. 통상 이 보정기간(6)은 대기 기간(8)을 사이에 두고 여러번 반복되어, 임계 전압보정 동작이 완료한다. 그 후 기록 기간 (9)에서 신호 전위가 저장용량 C1에 기록되는 동시에, 구동용 트랜지스터 T1의 이동도 보정이 행해진다. 최후에 발광 기간 (11)로 진행되고, 화소는 비발광 상태에서 발광 상태로 전환된다. 또한 도에서는 설명의 간략화를 위해, 1회의 임계 전압보정 기간 (6)에서 보정동작을 행하도록 하고 있다.

이 후, 기록 기간/이동도 보정기간 (9)로 진행된다. 여기에서 영상신호의 신호 전위 Vsig가 Vth에 더해지는 형태로 저장용량 C1에 기록되는 동시에, 이동도 보정용의 전압ΔV가 저장용량 C1에 저장된 전압에서 빼지게 된다. 이 기록 기간/이동도 보정기간 (9)에서는, 신호선 SL이 신호 전위 Vsig에 있는 시간대에 샘플링용 트랜지스터 T1을 전도 상태로 할 필요가 있다. 이 후 발광 기간 (11)로 진행하여, 신호 전위 Vsig에 따른 휘도로 발광소자가 발광한다. 그 때 신호 전위 Vsig는 임계 전압 Vth에 해당하는 전압과 이동도 보정용의 전압ΔV에 의해 조정되고 있기 때문에, 발광소자 EL의 발광 휘도는 구동용 트랜지스터 T2의 임계 전압 Vth나 이동도μ 차이의 영향을 받지 않는다. 또한 발광 기간(11)의 최초에 부트스트랩 동작이 행해지고, 구동용 트랜지스터 T2의 게이트 G/소스 S간 전압 Vgs을 일정하게 유지한 채, 구동용 트랜지스터 T2의 게이트 전위 및 소스 전위가 상승한다.

계속해서 도 4a∼도 4k를 참조하여, 도 2에 나타낸 화소회로의 동작을 상세하게 설명한다. 우선, 발광소자 EL의 발광 기간 (1)은 도 4a와 같이 전원이 Vcc이며, 샘플링용 트랜지스터 T1이 오프한 상태다. 이 때 구동용 트랜지스터 T2는 포화 영역에서 동작하도록 설정되고 있기 때문에, 발광소자 EL에 흐르는 전류 Ids는 구동용 트랜지스터 T2의 게이트 소스간 전압 Vgs에 따라 특성식 1에 나타내는 값을 취한다.

다음에 소등 기간(2)에 있어서, 신호선 전위가 Vofs일 때 샘플링용 트랜지스터 T1을 온 하여 구동용 트랜지스터 T2의 게이트에 Vofs를 입력한다(도 4b). 이에 따라 구동용 트랜지스터 T2의 게이트 소스간 전압은 임계 전압 이하가 되고, 발광소자 EL에 전류가 흐르지 않게 되어 발광소자 EL는 소등한다. 그 때 발광소자 EL에 인가하는 전압은 발광소자 EL의 임계 전압이 되므로, 발광소자 EL의 애노드 전압은 발광소자 EL의 임계 전압과 캐소드 전압의 합, 즉 Vcat + Vthel이 된다.

또한, 일정시간 경과 후, 준비 기간(3)에서, 전원 전압을 Vcc에서 Vss로 변화시킨다. 이 때, 전원측이 구동용 트랜지스터 T2의 소스가 되고, 도 4c와 같이 발광 소자 EL의 애노드로부터 전원으로 전류가 흐른다. 이에 따라 발광소자 EL의 애노드의 전압은 시간과 함께 저하해 간다. 이 때, 샘플링용 트랜지스터 T1은 오프하고 있기 때문에 구동용 트랜지스터 T2의 게이트도 발광소자 EL의 애노드 전압과 함께 저하한다. 즉 시간과 함께 구동용 트랜지스터 T2의 게이트 소스간 전압(구동용 트랜지스터 T2의 게이트와 전원간 전위)이 작아지게 된다.

이 때, 구동용 트랜지스터 T2가 포화 영역에서 동작한다면, 즉, Vgs-Vthd≤Vds라면, 기간 (4)에서 도 4d에 나타나 있는 바와 같이 구동용 트랜지스터 T2의 게이트는 Vss+Vthd가 된다. 여기에서 Vthd는 구동용 트랜지스터 T2의 게이트 전원 간의 임계 전압이다.

기간 (5)에서 전원 전압을 다시 Vcc로 한다(도 4e). 이 때 구동용 트랜지스터 T2의 게이트에 입력되는 커플링량을 ΔV, 발광소자 EL의 애노드 전압을 Vx로 하고 있다. 전원을 Vcc로 하는 것으로 구동용 트랜지스터 T2의 소스는 발광소자 EL의 애노드가 되고, 구동용 트랜지스터 T2의 게이트 소스간 전압 Vgs에 의해 전원으로부터 발광 소자 EL의 애노드로 전류가 흐르지만, 구동용 트랜지스터 T2의 게이트 소스간 전압이 임계 전압보다도 작으면 전류에 의한 게이트, 소스는 거의 상승하지 않는다.

그리고 임계값 보정기간 (6)에 있어서 신호 전압이 Vofs일 때 샘플링용 트랜지스터 T1을 온 한다(도 4f). 이에 따라 구동용 트랜지스터 T2의 게이트 전압은 Vofs가 되고, 게이트 전압의 변화량이 저장용량 C1, 게이트 소스간의 기생 용량 Cgs, 발광소자 EL의 기생 용량 Cel에 의한 일정비로 소스에 입력된다. 이 때의 입력비를 g로 한다. g는 이하의 식 2로 나타내는 값이다.

g= (C1+Cgs)/ (C1+Cgs+Cel) (2)

이 상태에서 구동용 트랜지스터 T2의 게이트 소스간 전압 Vgs가 그 임계 전압 Vth보다도 크면 도 4f에 나타나 있는 바와 같이 전원으로부터 전류가 흐른다. 바꾸어 말하면 이 때의 Vgs가 구동용 트랜지스터 T2의 임계 전압보다도 커지도록 Vofs, Vss의 값을 설정할 필요가 있다. 상기한 바와 같이 발광소자 EL의 등가회로는 다이오드와 용량으로 나타내므로, Vel≤Vcat + Vthel(발광소자 EL의 리크 전류가 구동용 트랜지스터 T2에 흐르는 전류보다도 상당히 작다)인 한, 구동용 트랜지스터 T2의 전류는 C1과 CEL를 충전하기 위해 사용된다. 이 때, Vel은 시간과 함께 도 4g과 같이 상승해 간다.

다음 대기 기간(8)에서는, 신호 전압이 Vofs로부터 Vsig로 바뀌기 전에 샘플링용 트랜지스터 T1을 오프한다. 이 때, 구동용 트랜지스터 T2의 게이트 소스간 전압은 Vth보다도 크기 때문에, 도 4h와 같이 전류가 흐르고, 구동용 트랜지스터 T2의 게이트, 소스 전압은 상승해 간다. 이 때, 발광소자 EL에는 역바이어스가 인가되고 있기 때문에 발광소자 EL이 발광하지 않는다.

임계값 캔슬 동작 종료후 샘플링용 트랜지스터 T1을 오프한다. 계속해서 기록 기간 (9)에서 신호선 전위가 Vsig가 되었을 때, 샘플링용 트랜지스터 T1을 다시 온 한다(도 4i). Vsig는 계조에 따른 전압이다. 구동용 트랜지스터 T2의 게이트 전위는 샘플링용 트랜지스터 T1을 온 하고 있기 때문에 Vsig가 되지만, 전원으로부터 전류가 흐르기 때문에 소스 전위는 시간과 함께 상승해 간다. 이 때 구동용 트랜지스터 T2의 소스 전압이 발광소자 EL의 임계 전압 Vthel과 캐소드 전압 Vcat의 합을 넘지 않으면(발광소자 EL의 리크 전류가 구동용 트랜지스터 T2에 흐르는 전류 상당히 작으면) 구동용 트랜지스터 T2의 전류는 C1과 CEL를 충전하는데 사용된다. 이 때 구동용 트랜지스터 T2의 임계값 보정동작은 완료하고 있기 때문에, 구동용 트랜지스터 T2가 흘리는 전류는 이동도μ를 반영한 것이 된다. 구체적으로 하면 이동도 가 큰 것은 이 때의 전류량이 크고, 소스의 상승도 빠르다. 반대로 이동도가 작은 것은 전류량이 작고, 소스의 상승은 늦어진다(도 4j). 이것에 의해 구동용 트랜지스터 T2의 게이트 소스간 전압은 이동도를 반영하여 작아지고 일정시간 경과 후에 완전히 이동도를 보정하는 Vgs가 된다.

최후에 샘플링용 트랜지스터 T1을 오프하여 기록이 종료하고 발광 기간 (11)이 되면, 발광소자 EL를 발광시킨다. 구동용 트랜지스터 T2의 게이트 소스간 전압은 일정하므로 구동용 트랜지스터 T2는 일정 전류 Ids'를 발광소자 EL에 흐르게 하고, Vel은 발광소자 EL에 Ids'와 같은 전류가 흐르는 전압까지 상승하여, 발광소자 EL는 발광한다(도 4k).

본 회로에 있어서도 발광소자 EL는 발광 시간이 길어지면 그 Ｉ-V특성은 변화하게 된다. 그 때문에 도면 중 B점의 전위도 변화된다. 그러나, 구동용 트랜지스터 T2의 게이트 소스간 전압은 일정값으로 유지되고 있기 때문에 발광소자 EL에 흐르는 전류는 변화되지 않는다. 따라서 발광소자 EL의 Ｉ-V특성이 열화해도, 일정 전류 Ids가 항상 계속해서 흘러, 발광소자 EL의 휘도가 변화되지 않는다.

여기에서 본 화소 회로의 구동에 대해 생각한다. 본 구동은 상기한 바와 같이 도 3a에 나타내는 구동 타이밍을 취하지만, 전원 라인을 Vss로부터 Vcc로 변화시킨 후, 임계값 보정동작을 행할 때까지의 시간이 전원 라인의 타이밍을 공통으로 하고 있기 때문에 라인간에서 다르다. 구체적으로는 N단째 보다도 N+1단째 쪽이 임계값 보정을 행할때 까지 전원 라인이 Vcc와 같은 전위에 있는 시간이 길다. 이에 따라 구동용 트랜지스터의 리크 전류, 발광소자의 리크 전류에 의해 구동용 트랜지 스터의 소스 전압은 N단째보다도 N+1단째쪽이 상승한다.

기본적으로 임계값 보정동작 전에 구동용 트랜지스터의 소스 전압이 달라도 임계값 보정동작에 있어서 구동용 트랜지스터의 게이트 소스간 전압 Vgs가 그 임계 전압 Vth보다도 크면 정상적으로 임계값 보정동작을 행할 수 있다. 그러나, 발광 휘도는 임계값 보정 동작 전에 있어서의 구동용 트랜지스터의 소스 전압에 의존한다. 이 때문에, 본 구동에서는 전원 라인의 타이밍을 공통화하고 있는 최종단과 다음 단에서 (도 3a에서는 3단째와 4단째) 임계값 보정을 행할 때의 구동용 트랜지스터의 소스 전압이 급격하게 변화하게 된다(1단째부터 3단째는 완만하게 변화된다).

이 때문에, 표시장치의 화면에는, 도 5와 같이 전원 타이밍을 공통화하고 있는 복수의 라인(이하, 블록이라고 부른다)의 주기로 라인과 같은 얼룩이 발생하게 된다. 또한, 도면에서는 얼룩을 실제보다 과장해서 나타내고 있다.

본 발명에서는 상기 문제점을 개선하기 위해 블록 내에 있어서의 샘플링용 트랜지스터의 주사 방향을 인접하는 블록간에서 역회전시킬 것을 제안한다. 도 6에 일례로서 본 발명을 적용했을 경우의 타이밍을 나타낸다. 이 타이밍 차트는 기본적으로 도 3a와 같다. 본 발명에 있어서 도 3a의 경우와 다른 점은, 전원 전압을 Vss로부터 Vcc로 하고나서 임계값 보정동작을 행할 때까지의 시간이 인접하는 블록간의 인접 라인에서 같아지는 점과, 화소에 입력되는 신호 전압의 출력순이 인접 블록간에서 반대가 되고 있는 점이다.

본 발명을 사용하는 것으로 인접하는 블록간의 인접 라인간에서 전원 라인을 Vcc로 하고나서 임계값 보정동작을 행할 때까지의 시간을 같게 할 수 있고, 구동용 트랜지스터나 발광 소자 EL의 리크 전류 등에 의한 구동용 트랜지스터의 소스 전압의 상승량을 같게 할 수 있다. 그 결과, 대책을 강구하기 전에는 도 5와 같이 시인되는 블록간의 라인 얼룩을 도 7과 같은 쉐이딩과 같은 얼룩으로 치환할 수 있다. 또한 도 5 ,7에서는 쉐이딩 얼룩을 실제보다 과장해서 나타내고 있다. 일반적으로 인접 블록간에서 급격하게 바뀌는 라인과 같은 얼룩은 1%정도의 휘도차이로 시인되지만, 쉐이딩과 같이 완만하게 변환되는 얼룩은 1%정도의 휘도차이로는 시인할 수 없기 때문에, 본 발명을 사용하는 것으로 얼룩이 시인되지 않는 균일한 화질을 얻을 수 있다. 또한 본 발명을 사용하는 것으로 블록을 구성하는 라인수를 늘려도 얼룩이 시인되지 않기 때문에, 종래에 비하여 블록을 구성하는 라인수를 늘리는 것이, 즉 패널의 블록수를 줄일 수 있고, 저원가화를 실현 가능하게 된다. 또한 본 발명은 샘플링용 트랜지스터의 스캔 방향을 인접 블록마다 반전하는 방식을 취하기 위해서, 게이트 드라이버를 내장하지 않는 패널의 경우, 유닛은 게이트 드라이버 단위인 것이 바람직하다.

도 8a는 본 발명에 따른 표시장치의 제2실시예의 전체구성을 나타내는 블럭도다. 도면에 나타나 있는 바와 같이, 본 표시장치는, 화소 어레이부(1)와 이것을 구동하는 구동부(3,4,5)로 이루어진다. 화소 어레이부(1)는, 행 모양의 주사선 WS과, 열 모양의 신호선 SL과, 양자가 교차하는 부분에 배치된 행렬 모양의 화소(2)와, 각 화소(2)의 각 행에 대응하여 배치된 전원 라인인 급전선 DS을 구비하고 있다. 구동부(3,4,5)는, 각 주사선 WS에 순차 제어 신호를 공급하여 화소(2)를 행 단위로 선 순차 주사하는 제어용 스캐너(라이트 스캐너)(4)와, 이 선 순차 주사에 맞 춰서 각 급전선 DS에 제1전위와 제2전위로 전환하는 전원 전압을 공급하는 전원 스캐너(드라이브 스캐너)(5)와, 이 선 순차 주사에 맞춰서 열 모양의 신호선 SL에 영상신호가 되는 신호 전위와 기준전위를 공급하는 신호 드라이버(수평 셀렉터)(3)를 구비하고 있다. 또한 라이트 스캐너(4)는 외부에서 공급되는 클록 신호 WSck에 따라 동작하여 마찬가지로 외부에서 공급되는 스타트 펄스 WSsp를 순차 전송하는 것으로, 각 주사선 WS에 제어신호를 출력하고 있다. 드라이브 스캐너(5)는 외부에서 공급되는 클록 신호 DSck에 따라 동작하고, 마찬가지로 외부에서 공급되는 스타트 펄스 DSsp를 순차 전송하는 것으로, 급전선 DS의 전위를 선 순차로 전환하고 있다. 도 1에 나타낸 제1실시예와 다른 점은, 급전선 DS이 블록 단위로 공통화되고 있지 않는 점이다.

도 8b는, 도 8a에 나타낸 표시장치에 포함되는 화소(2)의 구체적인 구성을 나타내는 회로도이다. 도면에 나타나 있는 바와 같이 본 화소 회로(2)는, 유기 EL디바이스등으로 대표되는 2단자형(다이오드형)의 발광소자 EL와, N채널형의 샘플링용 트랜지스터 T1과, 마찬가지로 N채널형의 구동용 트랜지스터 T2와, 박막 타입의 저장용량 C1로 구성되어 있다. 샘플링용 트랜지스터 T1은 그 제어단인 게이트가 주사선 WS에 접속하여, 그 한 쌍의 전류단인 소스 및 드레인의 한쪽이 신호선 SL에 접속하고, 다른 쪽이 구동용 트랜지스터 T2의 게이트 G에 접속하고 있다. 구동용 트랜지스터 T2는, 그 소스 및 드레인의 한쪽이 발광소자 EL에 접속하고, 다른 쪽이 급전선 DS에 접속하고 있다. 본 형태는 구동용 트랜지스터 T2가 N채널형으로, 그 한 쪽의 전류단인 드레인측이 급전선 DS에 접속하고, 나머지 한쪽의 전류단인 소스 S측이 발광소자 EL의 애노드측에 접속하고 있다. 발광소자 EL의 캐소드는 소정의 캐소드 전위 Vcat에 고정되어 있다. 저장용량 C1은 구동용 트랜지스터 T2의 전류단인 소스 S와 제어단인 게이트 G 사이에 접속하고 있다. 상기 구성을 가지는 화소(2)에 대하여, 제어용 스캐너(라인 스캐너)(4)는, 주사선 WS을 저전위와 고전위 사이에서 전환하는 것으로 순차 제어신호를 출력하고, 화소(2)를 행단위로 선 순차 주사한다. 전원 스캐너(드라이브 스캐너)(5)는, 선 순차 주사에 맞춰서 각 급전선 DS에 제1전위 Vcc와 제2전위 Vss로 전환하는 전원 전압을 공급하고 있다. 신호 드라이버(수평 셀렉터(3))는, 선 순차 주사에 맞춰서 열 모양의 신호선 SL에 영상신호가 되는 신호 전위 Vsig와 기준전위 Vofs를 공급하고 있다.

상기 구성에 있어서, 샘플링용 트랜지스터 T1은, 영상신호가 기준전위 Vofs로부터 신호 전위 Vsig로 상승하는 제1타이밍 후, 제어신호가 상승하는 제2타이밍에서 제어신호가 하강하여 오프하는 제3타이밍까지의 샘플링 기간(제2타이밍으로부터 제3타이밍까지의 사이)에, 신호 전위 Vsig를 샘플링하여 저장용량 C1에 기록한다. 이 때 동시에 구동용 트랜지스터 T2에 흐르는 전류를 저장용량 C1로 부귀환하여 구동용 트랜지스터 T2의 이동도μ에 대한 보정을 저장용량 C1에 기록된 신호 전위에 인가한다. 즉 제2타이밍으로부터 제3타이밍까지의 샘플링 기간이, 구동용 트랜지스터 T2에 흐르는 전류를 저장용량 C1로 부귀환하는 이동도 보정기간으도 되고 있다.

도 8b에 나타낸 화소회로는, 전술한 이동도 보정기능에 더하여 임계 전압보정기능도 구비하고 있다. 즉 전원 스캐너(드라이브 스캐너)(5)는 샘플링용 트랜지 스터 T1이 신호전위 Vsig를 샘플링하기 전에, 제1타이밍에서 급전선 DS을 제1전위 Vcc로부터 제2전위 Vss로 전환한다. 제어용 스캐너(라이트 스캐너)(4)는, 마찬가지로 샘플링용 트랜지스터 T1이 신호 전위 Vsig를 샘플링하기 전에, 제2타이밍에서 샘플링용 트랜지스터 T1을 전도시켜 신호선 SL로부터 기준전위 Vofs를 구동용 트랜지스터 T2의 게이트 G에 인가하는 동시에, 구동용 트랜지스터 T2의 소스 S를 제2전위 Vss로 세트한다. 전원 스캐너(드라이브 스캐너)(5)는, 제2타이밍 후의 제3타이밍에서, 급전선 DS을 제2전위 Vss로부터 제1전위 Vcc로 전환하고, 구동용 트랜지스터 T2의 임계 전압 Vth에 해당하는 전압을 저장용량 C1로 유지해 둔다. 이러한 임계 전압보정기능에 의해, 본 표시장치는 화소마다 변동하는 구동용 트랜지스터 T2의 임계 전압 Vth의 영향을 캔슬 할 수 있다. 또한, 제1타이밍과 제2타이밍의 전후는 관계없다.

도 8b에 나타낸 화소 회로(2)는 또한 부트스트랩 기능도 구비하고 있다. 즉 라이트 스캐너(4)는, 저장용량 C1에 신호 전위 Vsig가 저장된 시점에서, 샘플링용 트랜지스터 T1을 비전도 상태로 하여 구동용 트랜지스터 T2의 게이트 G를 신호선 SL로부터 전기적으로 분리하고, 이로써 구동용 트랜지스터 T2의 소스 전위의 변동에 게이트 전위가 연동하여 게이트 G와 소스 S간의 전압 Vgs을 일정하게 유지한다. 발광소자 EL의 전류/전압특성이 경시 변동해도, 게이트 전압 Vgs을 일정하게 유지할 수 있고, 휘도의 변화가 일어나지 않는다.

도 9는, 도 8b에 나타낸 화소의 동작 설명에 제공하는 타이밍 차트다. 이 타이밍 차트는 시간축을 공통으로 하여, 주사선 WS의 전위 변화, 급전선(전원 라인) DS의 전위 변화, 신호선 SL의 전위 변화를 나타내고 있다. 주사선 WS의 전위 변화는 제어신호를 나타내고, 샘플링용 트랜지스터 T1의 개폐 제어를 행하고 있다. 급전선 DS의 전위 변화는, 전원 전압 Vcc, Vss의 전환을 나타내고 있다. 또 신호선 SL의 전위 변화는 입력 신호의 신호 전위 Vsig와 기준전위 Vofs의 전환을 나타내고 있다. 또한 이들의 전위 변화와 병행하여, 구동용 트랜지스터 T2의 게이트 G 및 소스 S의 전위 변화도 나타내고 있다. 전술한 바와 같이 게이트 G와 소스 S의 전위차가 Vgs이다.

이 타이밍 차트는 화소의 동작의 천이에 맞춰서 기간을 (1)∼ (7)과 같이 편의적으로 구분하여 나누고 있다. 해당 필드에 들어가기 직전의 기간(1)에서는 발광소자 EL이 발광 상태에 있다. 그 후 선 순차 주사의 새로운 필드로 들어가 우선 최초의 기간 (2)에서 급전선 DS을 제1전위 Vcc에서 제2전위 Vss로 바꾼다. 다음 기간(3)으로 진행하여 입력 신호를 Vsig로부터 Vofs로 바꾼다. 또한 다음 기간 (4)에서 샘플링용 트랜짓터 T1을 온 한다. 이 기간 (2)∼ (4)에서 구동용 트랜지스터 T2의 게이트 전압 및 소스 전압을 초기화한다. 그 기간 (2)∼ (4)는 임계 전압보정을 위한 준비 기간으로, 구동용 트랜지스터 T2의 게이트 G가 Vofs로 초기화되는 한편, 소스 S가 Vss로 초기화된다. 계속해서 임계값 보정기간 (5)에서 실제로 임계 전압보정 동작이 행해지고, 구동용 트랜지스터 T2의 게이트 G와 소스 S 사이에 임계 전압 Vth에 해당하는 전압이 유지된다. 실제로는 Vth에 해당하는 전압이, 구동용 트랜지스터 T2의 게이트 G와 소스 S 사이에 접속된 저장용량 C1에 기록되게 된다.

또한 도 9에 나타낸 실시예에서는, 임계값 보정기간 (5)는 3회로 나뉘어 있 으며, 시분할적으로 임계전압 보정 동작을 행하고 있다. 각 임계 전압보정 기간 (5)의 사이에는 대기 기간 (5a)가 삽입되고 있다. 이와 같이 임계 전압보정 기간 (5)를 분할하여 임계 전압보정 동작을 여러번 반복함으로써, Vth에 해당하는 전압을 저장용량 C1에 기록하도록 하고 있다. 단 본 발명은 이것에 한정되는 것은 아니고, 1회의 임계 전압보정 기간 (5)에서 보정동작을 행하는 것도 가능하다.

이 후, 기록 동작 기간/이동도 보정기간 (6)으로 진행된다. 여기에서 영상신호의 신호 전위 Vsig가 Vth에 더해지는 형태로 저장용량 C1에 기록되는 동시에, 이동도 보정용의 전압ΔV가 저장용량 C1에 저장된 전압으로부터 빼지게 된다. 이 기록 기간/이동도 보정 기간 (6)에서는, 신호선 SL이 신호 전위 Vsig에 있는 시간대에 샘플링용 트랜지스터 T1을 전도 상태로 할 필요가 있다. 이 후 발광 기간 (7)로 진행되고, 신호 전위 Vsig에 따른 휘도로 발광소자가 발광한다. 그 때 신호 전위 Vsig는 임계 전압 Vth에 해당하는 전압과 이동도 보정용의 전압ΔV에 의하여 조정되고 있기 때문에, 발광소자 EL의 발광 휘도는 구동용 트랜지스터 T2의 임계 전압 Vth이나 이동도μ의 차이의 영향을 받지 않는다. 또한 발광 기간 (7)의 최초에 부트스트랩 동작이 행해지고, 구동용 트랜지스터 T2의 게이트 G/소스 S간 전압 Vgs을 일정하게 유지한 채, 구동용 트랜지스터 T2의 게이트 전위 및 소스 전위가 상승한다.

계속해서 도 10a∼도 12를 참조하여, 도 8b에 나타낸 화소회로의 동작을 상세하게 설명한다. 우선 도 10a에 나타나 있는 바와 같이 발광 기간(1)에서는, 전원전위가 Vcc로 세트되고, 샘플링용 트랜지스터 T1은 오프하고 있다. 이 때 구동용 트랜지스터 T2는 포화 영역에서 동작하도록 세트되어 있기 때문에, 발광소자 EL에 흐르는 구동전류 Ids는 구동용 트랜지스터 T2의 게이트 G/소스 S간에 인가되는 전압 Vgs에 따라, 전술한 트랜지스터 특성식으로 나타내는 값을 취한다.

계속해서 도 10b에 나타나 있는 바와 같이 준비 기간 (2), (3)으로 들어가면 급전선(전원 라인)의 전위를 Vss로 한다. 이 때 Vss는 발광소자 EL의 임계 전압 Vthel과 캐소드 전압 Vcat의 합보다도 작아지도록 설정하고 있다. 즉 Vss <Vthel+Vcat이므로, 발광소자 EL는 소등하고, 전원 라인측이 구동용 트랜지스터 T2의 소스가 된다. 이 때 발광소자 EL의 애노드는 Vss에 충전된다.

또한 도 10c에 나타나 있는 바와 같이 다음의 준비 기간 (4)로 들어가면, 신호선 SL의 전위가 Vofs가 되는 한편 샘플링용 트랜지스터 T1이 온 하고, 구동용 트랜지스터 T2의 게이트 전위를 Vofs로 한다. 이와 같이 하여 발광시에 있어서의 구동용 트랜지스터 T2의 소스 S 및 게이트 G가 초기화되고, 이 때의 게이트 소스간 전압 Vgs은 Vofs-Vss의 값이 된다. Vgs=Vofs-Vss는 구동용 트랜지스터 T2의 임계 전압 Vth보다도 큰 값이 되도록 설정되고 있다. 이와 같이 Vgs>Vth가 되도록 구동용 트랜지스터 T2를 초기화하는 것으로, 다음에 오는 임계 전압보정 동작의 준비가 완료한다.

계속해서 도 10d에 나타나 있는 바와 같이 임계 전압보정 기간 (5)로 진행되면, 급전선 DS(전원 라인)의 전위가 Vcc로 되돌아온다. 전원 전압을 Vcc로 하는 것으로, 발광소자 EL의 애노드가 구동용 트랜지스터 T2의 소스 S가 되고, 도면에 나타내는 바와 같이 전류가 흐른다. 이 때 발광소자 EL의 등가회로는 도면에 나타내 는 바와 같이 다이오드 Tel과 용량 Cel의 병렬접속으로 나타낸다. 애노드 전위(즉 소스 전위 Vss)가 Vcat + Vthel보다도 낮기 때문에, 다이오드 Tel은 오프 상태에 있고, 거기에 흐르는 리크 전류는 구동용 트랜지스터 T2에 흐르는 전류보다도 상당히 작다. 따라서 구동용 트랜지스터 T2에 흐르는 전류는 대부분이 유지 용량 C1과 등가 용량 CEL를 충전하기 위해 사용된다.

도 10e는 도 10d에 나타낸 임계 전압보정 기간(5)에 있어서의 구동용 트랜지스터 T2의 소스 전압의 시간변화를 나타내고 있다. 도면에 나타나 있는 바와 같이, 구동용 트랜지스터 T2의 소스 전압(즉 발광소자 EL의 애노드 전압)은 시간과 함께 Vss로부터 상승한다. 임계 전압 보정기간(5)이 경과하면 구동용 트랜지스터 T2는 컷오프하고, 그 소스 S와 게이트 G 사이의 전압 Vgs은 Vth가 된다. 이 때 소스 전위는 Vofs-Vth로 공급된다. 이 값 Vofs-Vth는 여전히 Vcat + Vthel보다도 낮은 상태에 있으면, 발광소자 EL는 차단 상태에 있다.

도 10e의 그래프에 나타나 있는 바와 같이, 구동용 트랜지스터 T2의 소스 전압은 시간과 함께 상승해 간다. 그러나 본 예에서는 구동용 트랜지스터 T2의 소스 전압이 Vofs-Vth에 도달하기 전에, 1회째의 임계 전압보정 기간 (5)가 끝나기 때문에, 샘플링용 트랜지스터 T1이 오프하고, 대기 기간 (5a)로 들어간다. 도 11a은 이 대기 기간(5a)에 있어서의 화소 회로의 상태를 나타내고 있다. 이 1회째의 대기 기간 (5a)에서는 구동용 트랜지스터 T2의 게이트 G/소스 S간 전압 Vgs은 여전히 Vth보다도 크기 때문에, 도시한 바와 같이 전원 Vcc으로부터 구동용 트랜지스터 T2를 거쳐 저장용량 C1에 전류가 흐른다. 이에 따라 구동용 트랜지스터 T2의 소스 전압 이 상승하지만, 샘플링용 트랜지스터 T1이 오프이고 게이트 G가 하이 임피던스에 있기 때문에, 게이트 G의 전위도 소스 S의 전위상승에 맞춰서 상승해 간다. 다시 말해 이 1회째의 대기 기간(5a)에서는 부트스트랩 동작으로 구동용 트랜지스터 T2의 소스 전위 및 게이트 전위가 모두 상승해 간다. 이 때 발광소자 EL에는 계속해서 역바이어스가 인가되고 있기 때문에, 발광소자 EL가 발광하지는 않는다.

이 후 1H경과하여 다시 신호선 SL의 전위가 Vofs가 되었을 때 샘플링용 트랜지스터 T1을 온 하여 2회째의 임계 전압보정 동작을 시작한다. 이 후 2회째의 임계 전압보정 기간 (5)가 경과하면 2회째의 대기 기간 (5a)로 옮겨간다. 이와 같이 임계 전압보정 기간 (5)와 대기 기간 (5a)를 반복하는 것으로, 최종적으로 구동용 트랜지스터 T2의 게이트 G/소스 S간 전압은 Vth에 해당하는 전압에 달한다. 이 때 구동용 트랜지스터 T2의 소스 전위는 Vofs-Vth로, Vcat + Vthel보다도 작아지고 있다.

다음에 도 11b에 나타나 있는 바와 같이 신호 기록 기간/이동도 보정기간 (6)으로 들어가면, 신호선 SL의 전위를 Vofs로부터 Vsig로 바꾼 후, 샘플링용 트랜지스터 T1을 온 한다. 이 때 신호 전위 Vsig는 계조에 따른 전압이 되고 있다. 구동용 트랜지스터 T2의 게이트 전위는 샘플링용 트랜지스터 T1을 온 하고 있기 때문에 Vsig가 된다. 한편 소스 전위는 전원 Vcc로부터 전류가 흐르기 때문에 시간과 함께 상승해 간다. 이 시점에서도 구동용 트랜지스터 T2의 소스 전위가 발광소자 EL의 임계 전압 Vthel과 캐소드 전압 Vcat의 합을 넘지 않으면, 구동용 트랜지스터 T2로부터 흐르는 전류는 오로지 등가용량 Cel과 저장용량 C1의 충전에 사용된다. 이 때 이미 구동용 트랜지스터 T2의 임계 전압보정 동작은 완료하고 있기 때문에, 구동용 트랜지스터 T2가 흘리는 전류는 이동도μ를 반영한 것이 된다. 구체적으로 말하면 이동도μ가 큰 구동용 트랜지스터 T2는 이 때의 전류량이 크고, 소스의 전위상승분ΔV도 크다. 반대로 이동도μ가 작은 경우 구동용 트랜지스터 T2의 전류량이 작고, 소스의 상승분ΔV은 작아진다. 이러한 동작에 의해 구동용 트랜지스터 T2의 게이트 전압 Vgs은 이동도μ를 반영하여 ΔV만 압축되고, 이동도 보정기간 (6)이 완료한 시점에 완전히 이동도μ를 보정한 Vgs가 얻어진다.

도 11c는, 전술한 이동도 보정기간(6)에 있어서의 구동용 트랜지스터 T2의 소스 전압의 시간적인 변화를 나타내는 그래프다. 도면에 나타나 있는 바와 같이 구동용 트랜지스터 T2의 이동도가 크면 소스 전압은 빠르게 상승하고, 그만큼 Vgs가 압축된다. 즉 이동도μ가 크면 그 영향을 없애도록 Vgs가 압축되어, 구동전류를 억제할 수 있다. 한편 이동도μ가 작을 경우 구동용 트랜지스터 T2의 소스 전압은 그만큼 빠르게 상승하지 않기 때문에, Vgs도 강하게 압축을 받지 않는다. 따라서 이동도μ가 작을 경우, 구동용 트랜지스터의 Vgs는 작은 구동능력을 보충하도록 큰압축이 걸리지 않는다.

도 12는 발광 기간 (7)의 동작 상태를 나타내고 있다. 이 발광 기간 (7)에서는 샘플리용 트랜지스터 T1을 오프하여 발광소자 EL를 발광시킨다. 구동용 트랜지스터 T2의 게이트 소스간 전압 Vgs은 일정하게 유지되고 있으며, 구동용 트랜지스터 T2는 전술한 특성식에 따라 일정한 전류 Ids'를 발광소자 EL에 흘려보낸다. 발광소자 EL의 애노드 전압(즉 구동용 트랜지스터 T2의 소스 전압)은 발광소자 EL에 Ids'와 같은 전류가 흐르기 때문에, Vx까지 상승하여 이것이 Vcat + Vthel을 초과한 시점에서 발광소자 EL가 발광한다. 발광소자 EL는 발광 시간이 길어지면 그 전류/전압특성은 변화된다. 그 때문에 도 11c에 나타낸 소스 S의 전위가 변화된다. 그러나 구동용 트랜지스터 T2의 게이트 소스간 전압 Vgs은 부트스트랩 동작에 의해 일정값으로 유지되고 있기 때문에, 발광소자 EL에 흐르는 전류 Ids'는 변화되지 않는다. 따라서 발광소자 EL의 전류/전압특성이 열화해도, 일정한 구동전류 Ids'가 항상 흐르고 있기 때문에, 발광소자 EL의 휘도가 변화되지 않는다.

그런데 표시장치의 고선명화 및 고속화가 진행되면, 1H기간이 짧아지지만, 이 경우에도, 최후의 1H이내에 임계 전압보정 동작 및 신호 전위 기록 동작을 완료할 필요가 있다. 그 때 입력 신호나 제어신호의 트랜젠트를 고려한 후, 신호선에 대한 Vofs의 입력, 임계 전압보정 동작, 샘플링용 트랜지스터 T1의 오프 동작, 신호선 SL에 대한 신호전위 Vsig의 입력, 신호 전위 기록동작, 샘플링용 트랜지스터 T1의 오프 동작을 1H이내에 행해야 한다. 그러나 실제로는 표시장치의 고선명화 및 고속화가 진행되면, 1H가 상당히 단축화되므로, 1H이내에 임계 전압보정 동작 및 신호 전위 기록 동작을 완료하는 것이 곤란하다.

본 발명은 전술한 문제점에 대처하기 위해, 복수의 수평기간을 합성하고, 임계 전압보정 동작을 그 합성한 기간의 일부에서 공통으로 행하는 것이다. 그 후 합성 기간의 나머지 부분에서 순차적으로 신호전위 기록동작을 행한다. 도 13은 그 일례로서, 2수평기간(2H)을 합성했을 경우의 동작 시퀀스를 모식적으로 나타낸 타이밍 차트다. 또한 비교를 위해 전술한 참고예의 동작 시퀀스를 본 타이밍 차트의 상단에 나타내고, 본 발명의 동작 시퀀스를 하단에 나타내고 있다. 참고예의 동작 시퀀스에서는, 입력 신호는 1H단위로 Vofs와 Vsig의 사이를 전환한다. N라인째의 샘플링용 트랜지스터 T1(N)에는 3개의 펄스 P0,P1,P2를 포함하는 제어신호가 순차 인가된다. 이 펄스 P0,P1,P2에 따라 샘플링용 트랜지스터 T1(N)이 온 한다. 위상이 1H 뒤쪽으로 시프트하여 마찬가지로 펄스 P0,P1,P2를 포함하는 제어신호가 N+1라인째의 샘플링용 트랜지스터 T1(N+1)에 인가된다. 첫번째의 1H기간에서는 입력 신호가 Vofs일 때 샘플링용 트랜지스터 T1(N)이 제어 펄스 P1에 따라 온 하여, 임계 전압보정 동작을 행한다. 그 후 같은 1H기간에서 입력 신호가 신호 전위 Vsig1이 되면, 샘플링용 트랜지스터 T1(N)이 제어 펄스 P2에 따라 온 하고, 신호 전위 기록동작을 행한다. 이와 같이 하여 N라인째의 샘플링용 트랜지스터 T1(N)은 1번째의 수평기간에서 임계 전압 보정 동작 및 및 신호 전위 기록동작을 완료한다. 또한 이 때 다음 라인의 샘플링용 트랜지스터 T1(N+1)은 제어 펄스 P0에 따라 온 하고, 1회째의 임계 전압보정 동작을 행하고 있다.

2번째의 수평기간으로 진행되면, 입력 신호가 Vofs일 때, N+1라인째의 샘플링용 트랜지스터 T1(N+1)이 제어 펄스 P1에 따라 온 하고, 2회째의 임계 전압보정 동작을 행한다. 계속해서 입력 신호가 Vofs로부터 Vsig2로 전환되면, 샘플링용 트랜지스터 T1(N+1)은 제어 펄스 P2에 따라 온 하고, 신호 전위 기록동작을 행한다. 이와 같이 하여, 각 라인의 샘플링용 트랜지스터는, 1H내에서 임계 전압보정 동작과 신호전위 기록동작을 행하고 있다. 본 참고예에서는 1회의 임계 전압보정 동작으로 보정이 완료하지 않기 때문에, 2회로 나누어 반복 임계 전압보정 동작을 행하 고 있다.

이에 대하여 본 발명에 따른 동작 시퀀스에서는, 라이트 스캐너는 복수의 주사선(본 실시예에서는 2개)의 각각에 할당되어 있는 주사 기간(1H)을 합쳐서 제1기간 및 제2기간을 포함하는 합성 기간으로 하고 있다. 환언하면, 이 합성 주사 기간은 2H에 해당한다. 제1기간에서 2개의 주사선(N라인과 N+1라인)에 일제히 제어신호P1을 출력하고, 일제히 임계 전압보정 동작을 실행한다. 계속해서 제2기간에서 2개의 주사선(라인 N과 라인 N+1)에 순차 제어신호 P2를 출력하고, 순차 신호 전위 기록동작을 실행하고 있다. 도면에 나타내는 것의 예에서는 입력 신호는 합성 주사 기간 2H의 전반에 해당하는 제1기간에서는 Vofs이며, 후반의 제2기간에서는 순차적으로 Vsig1에서 Vsig2로 변화된다. 이 때 N라인째의 샘플링용 트랜지스터 T1(N)은 제어신호 펄스 P2에 따라 온 하고, Vsig1을 샘플링한다. 계속해서 N+1라인째의 샘플링용 트랜지스터 T1(N+1)이 제어신호 펄스 P2에 따라 온 하고, Vsig2를 샘플링한다.

도 14는, 전원 라인의 전위 변화를 포함시킨 본 발명의 동작 시퀀스의 전체구성을 나타내는 타이밍챠트이다. 도면에 나타나 있는 바와 같이, N라인째와 N+1라인째에 있어서 보정 준비 기간 및 임계 전압 보정 기간에서 샘플링용 트랜지스터 T1(N), T1(N+1)에 인가되는 제어신호파형은 공통이다. 한편 N라인째의 화소에 대한 신호 기록 시간과 N+1라인째의 화소에 대한 신호 기록 시간의 차이는, 1H이하가 되고 있다. 또한 전원 라인 DS이 Vss가 되는 시간(비발광 기간 시작 타이밍)도 N라인째와 N+1라인째의 차이는 1H미만으로 되어 있다. 비발광시에 구동용 트랜지스터의 게이트를 Vofs로서 소스를 Vss로 한 후, 전원 라인을 Vss로부터 Vcc로 전환하여 분할 임계 전압보정 동작을 행한다. 그 후 이동도 보정을 행하면서 신호 전위 Vsig1, Vsig2를 각각의 라인의 저장용량에 기록하고, 발광소자 EL를 발광시키고 있다. 이상과 같이 본 동작 시퀀스에서는, 제2기간에서 1주사 기간(1H)보다 작은 위상차로 순차 제어신호를 각 주사선 WS(N, N+1)에 출력하고 있다. 전원 스캐너는, 제1기간에서 임계 전압보정 동작을 실행하므로 복수 개의 주사선 WS(N, N+1)에 대응한 복수 개의 급전선 DS에 대하여 저전위 Vss를 공급한 후 일제히 고전위 Vcc로 전환하고 있다. 그 때 제1기간에서 1주사 기간(1H)보다 작은 위상차로 순차 복수 개의 급전선 DS(N, N+1)에 저전위 Vss를 공급한 후, 일제히 고전위 Vcc로 전환하고 있다.

이상과 같이 본 발명에서는 소정 갯수마다 주사선을 구분하여 블록화하고, 또한 소정 갯수의 주사선의 각각에 할당된 주사선을 합성하여, 제1기간 및 제2기간으로 나뉘어진 1합성 기간으로 하고 있다. 도 14에 나타낸 타이밍 차트에서는 이해를 쉽게 하기 위해서 2개마다 주사선을 구분하여 블록화하고, 또한 2개의 주사선의 각각에 할당된 1수평기간(1H)을 합성하여, 제1기간 및 제2기간으로 나뉜 1합성 기간(2H)으로 하고 있다. 도 14의 타이밍 차트는, N라인째의 주사선과 N+1라인째의 주사선으로 이루어지는 1블록 분의 동작 시퀀스를 나타내고 있다.

도 15a는, N라인째의 화소에 포함되는 구동용 트랜지스터 T2의 게이트 전위 및 소스 전위의 변화를 나타낸 파형도다. 게이트 G 및 소스 S의 전위파형에 대응하여, 전원 라인 DS의 변화, 샘플링용 트랜지스터 T1의 제어신호의 변화 및 신호선 SL에 공급되는 입력 신호의 전위 변화도 나타내고 있다. N라인째의 화소는 전원 라 인 DS의 전위변화나 샘플링용 트랜지스터 T1의 제어신호 및 입력 신호의 변화에 따라, 보정준비 기간 (4), 임계값 보정기간 (5)신호 기록 기간 (6)등에서 소정의 동작을 행한다.

준비 기간 (4)에서는 구동용 트랜지스터 T2의 게이트 G가 Vofs로 설정되고, 소스 S가 Vss로 설정된다. 그 후 1회째의 임계 전압보정 기간 (5) 및 대기 기간 (5a) 후, 2회째의 임계 전압보정 기간 (5)에서 게이트 G와 소스 S 사이의 전압 Vgs이 Vth에 해당하는 전압으로 고정된다.

계속해서 이행 기간(5b) 후, 신호 기록 기간(6)으로 들어가 신호 전위 Vsig1의 기록 동작을 행한다. N라인째의 화소에서는, 2회째의 임계 전압보정 기간 (5)가 끝나고 신호 전위 기록 기간 (6)으로 들어갈 때까지의 이행 기간 (5b)이 매우 짧다. 이행 기간(5b)에서는 구동용 트랜지스터 T2의 전류 리크가 약간 있기 때문에, 게이트 G 및 소스 S의 전위는 변동한다. 그러나 N라인째의 화소에서는 이행 기간 (5b)이 매우 짧기 때문에, 구동용 트랜지스터 T2의 전류 리크의 영향은 거의 볼 수 없으며, 소스 S의 전위변동은 거의 없다.

도 15b는, N+1라인째의 화소에 속하는 구동용 트랜지스터 T2의 게이트 G 및 소스 S의 전위 변화를 나타내는 파형도다. 전술한 바와 같이 라인 N과 라인 N+1은 동일 블록에 속해 있으며, 임계 전압보정 동작은 블록 단위로 일괄로 행해지지만, 신호 전위 기록 동작은 블록내에서 순차 행해진다. 그 때문에 신호 기록 기간 (6)은 N라인째의 화소에 비하여 N+1라인째의 화소가 뒤쪽으로 시프트한다. 따라서 도 15b의 타이밍 차트에 나타나 있는 바와 같이 2회째의 임계 전압보정 기간 (5)에서 신호 전위기록 기간 (6)의 사이에 개재하는 이행 기간 (5b)는 N라인째의 화소에 비하여 N+1라인째의 화소가 길어지고 있다. 따라서 구동용 트랜지스터 T2의 전류 리크의 영향을 강하게 받아, 점선의 둥근 표시로 둘러싸도록 구동용 트랜지스터 T2의 게이트 G 및 소스 S의 전위가 상승하게 된다. 특히 소스 S의 전위상승에 의해, 게이트 전위 G가 상승한다. 이것에 의해 저장용량 C1에 기록되는 신호 전위의 다이나믹 레인지가 작아지게 되어, N+1라인째의 화소는 원하는 휘도를 취할 수 없으며, N라인째의 화소에 비하여 휘도가 낮아지게 된다.

N라인과 N+1라인으로 이루어지는 블록의 동작이 끝나고 다음의 블록으로 진행되면, N+2라인과 N+3라인에 대한 동작이 N라인 및 N+1라인의 동작과 마찬가지로 반복된다. 다시 말해 N+2라인의 화소의 이행 기간은 짧고, N+3라인의 화소에서는 임계 전압 보정기간부터 신호 기록 기간 동안의 이행 기간이 길어진다. 인접하는 블록간에서 서로 인접하는 N+1라인에서는 이행 기간이 길고, N+2라인에서는 이행 기간이 짧다. 따라서 블록의 경계에서 이행 기간이 크게 다르게 되어, 휘도의 얼룩이 확실히 나타나게 된다.

본 발명에서는 전술한 문제점에 대처하기 위해서, 인접하는 블록에서, 각 주사선에 순차 제어신호를 출력해서 선 순차 주사를 행하는 방향을 서로 반대로 하고 있다. 이것에 의해 인접하는 블록 사이에서 서로 인접하는 라인에 속하는 화소는, 임계 전압보정 동작을 완료하고나서 신호 전위 기록 동작으로 들어갈 때까지의 이행 시간이 동일하게 된다. 이것에 의해 인접하는 블록의 경계에서 서로 인접하는 한 쌍의 라인 사이에 휘도 차이가 나타나지 않아, 얼룩이 눈에 띄지 않는 표시를 얻을 수 있다.

도 15c는 본 발명의 동작 시퀀스를 나타내는 타이밍 차트다. 본 실시예는 일예로서 2개의 주사선을 1블록으로 하여 2수평기간(2H)을 1합성 기간으로 했을 경우이다. 도 15c의 예에서는, N라인과 N+1라인을 1블록으로 하고, N+2라인과 N+3라인을 다음 블록으로 하고 있다. 따라서 서로 인접하는 블록의 경계는 N+1라인과 N+2라인 사이가 된다. 타이밍 차트에 나타나 있는 바와 같이 서로 인접하는 블록 사이에서, 신호 기록 순 및 전원 라인의 전위 변환 순, 또한 신호 입력순을 반전시키고 있다.

이와 같이 인접하는 블록에서 신호 기록 시 행하는 선 순차 주사의 방향을 반전하는 것으로, 임계값 보정동작을 종료하고나서 신호 기록 동작으로 들어갈 때까지의 이행 시간이, N+1라인과 N+2라인에서 같아지고 있다. 또한 N+1라인과 N+2라인은 별도의 블록에 속하기 때문에, 전원 라인(N)과 전원 라인(N+2)의 전환 타이밍은 위상차가 2H이다. 또 샘플링용 트랜지스터 T1(N+1)과 T1(N+2)에 인가하는 제어신호 펄스의 위상차도 1합성 기간인 2H가 되고 있다. 이것에 맞춰서 입력 신호는 Vsig(N), Vsig(N+1), Vsig(N+3), Vsig(N+2)의 순으로 변화하고 있다. 즉 블록간의 선 순차 주사의 반전에 맞추어, Vsig(N+3)와 Vsig(N+2)가 교체되고 있다.

임계 전압보정 동작을 종료하고나서 신호 전위 기록동작으로 들어갈 때까지의 이행 시간을 도 15c의 타이밍 챠트와 같이 설정하는 것으로, 별도의 블록에 속하는 N+1라인째의 화소와 N+2라인째의 화소 사이에서 구동용 트랜지스터의 전류 리크량을 거의 같게 할 수 있고, 참고예에서는 시인되고 있었던 N+1라인째의 화소와 N+2라인째의 화소 사이의 휘도차이가 눈에 띄지 않게 된다. 이것에 의해 주기적인 얼룩이 없는 균일한 화질을 얻을 수 있다. 이러한 기록 동작을 실현하기 위해, 신호 출력은 인접하는 합성 기간에서 역으로 할 필요가 있다.

도 15d는 화소 어레이부(1)에 표시되는 화면의 상태를 나타낸 모식적인 평면도다. 이 참고예는 화소 어레이부(1)에 400개의 주사선(400라인)이 형성되고, 이것이 100개씩에 묶여 4개의 블록 B1,B2,B3,B4로 분할한 예다. 상기한 바와 같이, 임계 전압보정 동작은 블록 순서로 각 블록마다 일괄하여 행해진다. 한편 신호 전위 기록 동작은 각 블록 내에서 선 순서로 행해진다. 본 참고예는 각 블록 B1∼B4에서, 각각 선 순차 주사의 방향을 위에서 아래로 했을 경우다. 환언하면 인접하는 블록간에서 선 순차 주사의 방향을 반전시키고 있지 않은 경우이다.

최초에 블록 B1로 임계 전압보정 동작을 일괄하여 행하고, 계속해서 신호 기록을 위한 선 순차 주사를 위에서 아래를 향해 행한다. 아래로 진행하는 만큼 임계 전압보정 동작이 끝나고나서 신호 기록 동작으로 들어갈 때까지의 이행 시간이 길어지기 때문에, 그 만큼 전류 리크량이 커져 휘도가 저하한다. 도면에 나타내는 화면은 블록 B1안에서 위에서 아래를 향해 약간이지만 휘도가 저하하게 된다. 이것은 이행 시간이 길어짐에 따라 전류 리크가 증가하고, 휘도가 저하하기 때문이다. 이하 본 명세서에서는 설명의 사정상 이행 시간을 리크 시간으로 다시 정의하기로 한다.

다음 블록 B2에서 다시 일괄하여 임계 전압보정 동작을 행한 후, 신호 기록 동작을 선 순차 주사로 행한다. 선 순차 주사의 방향은 블록 B1과 같이 블록 B2에 서도 화면 위에서 아래를 향하고 있다. 따라서 블록 B2안에서 휘도는 위에서 아래를 향해 서서히 휘도가 저하하고 있다.

여기에서 블록 B1과 블록 B2의 경계에 착안하면, 블록 B1의 최후의 라인의 리크 시간은 더욱 길어지고 있다. 이것과 인접하는 블록 B2의 최초의 라인은 리크 시간이 더욱 짧다. 따라서 블록 B1과 블록 B2의 경계에서 서로 인접하는 라인의 리크 시간이 가장 크게 차이나고 있어, 이 경계에 따라 가장 큰 휘도의 차이가 생긴다. 따라서 화소 어레이부(1)의 화면을 전체적으로 보았을 경우, 도면에 나타내는 바와 같이 블록 B1,B2,B3,B4단위로 띠 모양의 얼룩이 시인되게 되어, 화면의 유니포머티가 좋지 않게 된다.

도 15e는 본 발명의 동작 시퀀스를 따라 화소 어레이부(1) 위에 표시되는 화면의 상태를 나타낸 모식적인 평면도다. 도 15d와 같이, 화소 어레이부(1)에 포함되는 400개의 주사선(400라인)은 4개의 블록 B1,B2,B3,B4에 100개씩 나뉘어져 있다. 블록 B1의 선 순차 주사와 블록 B2의 선 순차 주사는 방향이 반전하고 있다. 마찬가지로 블록 B2와 B3에서도 선 순차 주사의 방향은 반전하고 있다. 또한 B3과 B4의 사이에서도 선 순차 주사의 방향은 서로 반전하고 있다. 최초의 블록 B1에 착안하면, 신호 기록을 위한 선 순차 주사는 위에서 아래를 향해 진행된다. 따라서 블록 B1의 최종 라인의 리크 시간이 가장 길다. 계속해서 블록 B2가 되면 반대로 선 순차 주사는 아래에서 위를 향해 행해진다. 따라서 블록 B2의 선두에 위치하는 라인이 가장 리크 시간이 길어진다. 블록 B1과 블록 B2의 경계에 착안하면 서로 인접하는 라인은 가장 리크 시간이 길어지고 있으며, 양자의 휘도차이는 없다. 환언 하면 블록 B1과 블록 B2의 경계에서 휘도차이는 나타나지 않는다.

계속해서 블록 B2와 B3의 경계에 착안하면, 블록 B2측의 최종 라인의 리크 시간은 가장 짧다. 블록 B3은 선 순차 주사를 블록 B2와는 반대로 위에서 아래를 향해 행하므로, B3의 최초의 라인의 리크 시간이 가장 짧다. 따라서 블록 B2와 블록 B3의 경계에서 서로 인접하는 라인은 리크 시간이 모두 가장 짧고, 휘도차이는 없다. 따라서 블록 B2와 블록 B3 사이에서 현저한 휘도편차는 없고, 균일한 휘도분포를 얻을 수 있다.

본 발명에 따른 표시장치는, 도 16에 나타나 있는 바와 같은 박막 디바이스 구성을 가진다. 본 도면은, 절연성의 기판에 형성된 화소의 모식적인 단면구조를 나타내고 있다. 도면에 나타나 있는 바와 같이, 화소는, 복수의 박막 트랜지스터를 포함하는 트랜지스터부(도에서는 1개의 TFT를 예시), 유지 용량 등의 용량부 및 유기 EL소자 등의 발광부를 포함한다. 기판 위에 TFT프로세스로 트랜지스터부나 용량부가 형성되고, 그 위에 유기 EL소자 등의 발광부가 적층 되고 있다. 그 위에 접착제를 통해 투명한 대향기판을 붙여서 플랫 패널로 하고 있다.

본 발명에 따른 표시장치는, 도 17에 나타나 있는 바와 같이 플랫형의 모듈 형상의 것을 포함한다. 예를 들면 절연성의 기판 위에, 유기 EL소자, 박막트랜지스터, 박막용량 등으로 이루어지는 화소를 매트릭스 모양으로 집적 형성한 화소 어레이부를 설치하고, 이 화소 어레이부(화소 매트릭스부)를 둘러싸도록 접착제를 배치하여, 유리 등의 대향기판을 붙여서 표시 모듈로 한다. 이 투명한 대향기판에는 필요에 따라, 칼라필터, 보호막, 차광막 등을 설치해도 된다. 표시 모듈에는, 외부로 부터 화소 어레이부로의 신호 등을 입출력하기 위한 커넥터로서 예를 들면 FPC(플랙시블 프린트 서킷)을 설치해도 된다.

이상에서 설명한 본 발명에 있어서의 표시장치는, 플랫 패널 형상을 가지고, 여러가지 전자기기, 예를 들면 디지털 카메라, 노트형 퍼스널컴퓨터, 휴대전화, 비디오 카메라 등, 전자기기에 입력된 혹은, 전자기기 내에서 생성한 영상신호를 화상 혹은 영상으로서 표시하는 모든 분야의 전자기기의 디스플레이에 적용하는 것이 가능하다. 이하 이러한 표시장치가 적용된 전자기기의 예를 도시한다.

도 18은 본 발명이 적용된 텔레비젼이며, 프론트 패널(12), 필터 유리(13) 등으로 구성되는 영상표시 화면(11)을 포함하고, 본 발명의 표시장치를 그 영상표시 화면(11)에 사용함으로써 제작된다.

도 19는 본 발명이 적용된 디지털 카메라이며, 위가 정면도이고 아래가 배면도다. 이 디지털 카메라는, 촬상 렌즈, 플래쉬용의 발광부(15), 표시부(16), 콘트롤 스위치, 메뉴 스위치, 셔터(19) 등을 포함하고, 본 발명의 표시장치를 그 표시부(16)에 사용함으로써 제작된다.

도 20은 본 발명이 적용된 노트형 PC이며, 본체(20)에는 문자 등을 입력할 때 조작되는 키보드(21)를 포함하고, 본체 커버에는 화상을 표시하는 표시부(22)를 포함하고, 본 발명의 표시장치를 그 표시부(22)에 사용함으로써 제작된다.

도 21은 본 발명이 적용된 휴대 단말장치이며, 왼쪽이 연 상태를 나타내고, 오른쪽이 닫힌 상태를 나타내고 있다. 이 휴대 단말장치는, 상측 케이싱(23), 하측 케이싱(24), 연결부(여기에서는 힌지부)(25), 디스플레이(26), 서브 디스플레 이(27), 픽처 라이트(28), 카메라(29)등을 포함하고, 본 발명의 표시장치를 그 디스플레이(26)나 서브 디스플레이(27)에 사용함으로써 제작된다.

도 22는 본 발명이 적용된 비디오 카메라이며, 본체부(30, 전방을 향한 측면에 피사체 촬영용의 렌즈(34), 촬영시의 스타트/스톱 스위치(35), 모니터(36)등을 포함하고, 본 발명의 표시장치를 그 모니터(36)에 사용함으로써 제작된다.

도 1은 본 발명에 따른 표시장치의 제1실시예를 나타내는 전체적인 블럭도다.

도 2는 제1실시예의 회로 구성을 나타내는 회로도다.

도 3a는 제1실시예의 동작 설명에 제공하는 참고 타이밍 차트다.

도 3b는 제1실시예의 동작 설명에 제공하는 별도의 참고 타이밍 차트다.

도 4a는 제1실시예의 동작 설명에 제공하는 모식도다.

도 4b는 마찬가지로 제1실시예의 동작 설명에 제공하는 모식도다.

도 4c는 제1실시예의 동작 설명에 제공하는 모식도다.

도 4d는 제1실시예의 동작 설명에 제공하는 모식도다.

도 4e는 제1실시예의 동작 설명에 제공하는 모식도다.

도 4f는 제1실시예의 동작 설명에 제공하는 모식도다.

도 4g는 제1실시예의 동작 설명에 제공하는 그래프다.

도 4h는 제1실시예의 동작 설명에 제공하는 모식도다.

도 4i는 제1실시예의 동작 설명에 제공하는 모식도다.

도 4j는 제1실시예의 동작 설명에 제공하는 그래프다.

도 4k는 제1실시예의 동작 설명에 제공하는 모식도다.

도 5는 표시장치의 참고예의 표시 상태를 나타내는 모식적인 평면도다.

도 6은 제1실시예의 동작 설명에 제공하는 타이밍 차트다.

도 7은 제1실시예에 관련되는 표시장치의 표시 상태를 나타내는 모식적인 평 면도다.

도 8a는 본 발명에 따른 표시장치의 제2실시예의 전체구성을 나타내는 블럭도다.

도 8b는 도 8a에 나타낸 표시장치에 형성되는 화소의 일 예를 나타내는 회로도다.

도 9는 도 8b에 나타낸 화소의 동작을 나타내는 타이밍 차트다.

도 10a는 도 8b에 나타낸 화소의 동작 설명에 제공하는 모식도다.

도 10b는 도 8b에 나타낸 화소의 동작 설명에 제공하는 모식도다.

도 10c는 도 8b에 나타낸 화소의 동작 설명에 제공하는 모식도다.

도 10d는 도 8b에 나타낸 화소의 동작 설명에 제공하는 모식도다.

도 10e는 도 8b에 나타낸 화소의 동작 설명에 제공하는 그래프다.

도 11a는 도 8b에 나타낸 화소의 동작 설명에 제공하는 모식도다.

도 11b는 도 8b에 나타낸 화소의 동작 설명에 제공하는 모식도다.

도 11c는 도 8b에 나타낸 화소의 동작 설명에 제공하는 그래프다.

도 12는 도 8b에 나타낸 화소의 동작 설명에 제공하는 모식도다.

도 13은 도 8b에 나타낸 화소의 동작 설명에 제공하는 타이밍 차트다.

도 14는 도 8a에 나타낸 표시장치의 구동방법을 나타내는 타이밍 차트다.

도 15a는 도 8a에 나타낸 표시장치의 동작 설명에 제공하는 파형도다.

도 15b는 도 8a에 나타낸 표시장치의 동작 설명에 제공하는 파형도다.

도 15c는 본 발명의 제2실시예에 따른 표시장치의 구동방법을 나타내는 타아 밍 차트다.

도 15d는 참고예에 관련되는 표시장치의 화면을 나타내는 모식도다.

도 15e는 본 발명에 따른 표시장치의 화면을 나타내는 모식도다.

도 16은 본 발명에 따른 표시장치의 디바이스 구성을 나타내는 단면도다.

도 17은 본 발명에 따른 표시장치의 모듈 구성을 나타내는 평면도다.

도 18은 본 발명에 따른 표시장치를 구비한 텔레비젼 세트를 나타내는 사시도다.

도 19는 본 발명에 따른 표시장치를 구비한 디지털 스틸 카메라를 나타내는 사시도다.

도 20은 본 발명에 따른 표시장치를 구비한 노트형 퍼스널컴퓨터를 나타내는 사시도다.

도 21은 본 발명에 따른 표시장치를 구비한 휴대 단말장치를 나타내는 모식도다.

도 22는 본 발명에 따른 표시장치를 구비한 비디오 카메라를 나타내는 사시도다.

도 23은 종래의 표시장치의 일 예를 나타내는 회로도다.

도 24는 종래의 표시장치의 문제점을 나타내는 그래프다.

도 25는 종래의 표시장치의 다른 예를 나타내는 회로도다.

[부호의 설명]

1···화소 어레이 2···화소

3···수평 셀렉터(신호 드라이버) 4···제어용 스캐너

5···전원 스캐너 T1···샘플링용 트랜지스터

T2···구동용 트랜지스터 C1···저장용량

EL···발광소자 WS···주사선

DS···급전선 SL···신호선

Claims (10)

1. 행 모양으로 배치된 주사선과, 열 모양으로 배치된 신호선과, 각 주사선과 각 신호선이 교차하는 부분에 배치된 행렬 모양의 화소를 구비한 화소 어레이부와,

   상기 주사선 및 신호선을 통해 각 화소를 구동하는 구동부로 이루어지고,

   상기 구동부는, 소정 갯수 마다 주사선을 구분하여 블록화하고, 행렬 모양의 화소를 블록 단위로 순차 구동하는 블록 순차 구동과,

   각 블록 내에서, 각 주사선을 주사하여 화소를 행단위로 순차 구동하는 선 순차 구동을 행하고,

   인접하는 블록간에서, 상기 선 순차 구동의 주사 방향이 서로 반대가 되도록 제어하는 것을 특징으로 하는 표시장치.
2. 제 1항에 있어서,

   상기 구동부는, 열 모양의 신호선에 계조에 따른 신호 전위와 소정의 기준전위를 가지는 영상신호를 공급하는 신호 셀렉터와, 행 모양의 주사선에 순차 제어신호를 공급하는 라이트 스캐너와, 각 주사선과 평행하게 배치된 급전선에 고전위와 저전위로 전환하는 전원 전압을 공급하는 드라이브 스캐너를 가지고,

   상기 화소는, 한쪽의 전류단이 신호선에 접속하고 제어단이 주사선에 접속한 샘플링용 트랜지스터와, 드레인측이 되는 전류단이 급전선에 접속하고 게이트가 되 는 제어단이 상기 샘플링용 트랜지스터의 다른 쪽의 전류단에 접속한 구동용 트랜지스터와, 상기 구동용 트랜지스터의 소스측이 되는 전류단에 접속한 발광소자와, 상기 구동용 트랜지스터의 소스와 게이트 사이에 접속한 저장용량을 가지고,

   상기 드라이브 스캐너는, 행 모양의 급전선을 소정 갯수씩 묶어 블록화하고, 블록 단위로 순서대로 위상을 어긋나게 하여 고전위와 저전위를 전환하여 블록 순차 구동을 행하고, 또한 블록 내에서는 같은 위상에서 소정 갯수의 급전선의 전위를 바꾸고,

   상기 라이트 스캐너는, 각 블록 내에서 수평주기마다 순차 각 주사선에 제어신호를 공급하는 선 순차 구동을 행하고, 또한 인접하는 블록간에서 상기 선 순차 구동의 주사 방향을 서로 반대가 되도록 제어하는 것을 특징으로 하는 표시장치.
3. 제 2항에 있어서,

   상기 전원 스캐너는, 블록 순차 구동에 있어서, 각 급전선을 일제히 고전위로부터 저전위로 바꾸어 상기 구동용 트랜지스터의 소스 전압을 하강시킨 후 각 급전선을 일제히 저전위에서 고전위로 되돌리는 보정준비 동작을 행하는 한편,

   상기 라이트 스캐너는, 선 순차 구동에 있어서, 상기 신호선이 기준전위일 때, 각 주사선에 제어신호를 공급하여 상기 샘플링용 트랜지스터를 온 하고 상기 구동용 트랜지스터의 소스 전압을 높이고, 구동용 트랜지스터의 게이트와 소스간의 전압이 그 임계 전압을 향하도록 상기 저장용량을 방전하는 보정동작을 행하는 것 을 특징으로 하는 표시장치.
4. 제 2항에 있어서,

   상기 라이트 스캐너는, 선 순차 구동에 있어서, 상기 신호선이 신호 전위일 때, 각 주사선에 제어신호를 공급하여 상기 샘플링용 트랜지스터를 온 하고 신호 전위를 상기 저장용량에 기록하는 기록 동작을 행하고,

   상기 신호 셀렉터는, 인접하는 블록간에서, 각 신호선에 공급하는 신호 전위의 순서를 서로 역으로 하는 것을 특징으로 하는 표시장치.
5. 제 2항에 있어서,

   상기 전원 스캐너는, 각 블록에 대응하여 분할한 복수의 게이트 드라이버로 이루어지는 것을 특징으로 하는 표시장치.
6. 화소 어레이부와 구동부로 이루어지고,

   상기 화소 어레이부는, 행 모양의 주사선과, 열 모양의 신호선과, 각 주사선과 각 신호선이 교착하는 부분에 배치된 행렬 모양의 화소를 구비하고,

   각 화소는 적어도, 샘플링용 트랜지스터와, 구동용 트랜지스터와, 유지 용량 과, 발광소자를 구비하고,

   상기 샘플링용 트랜지스터는, 그 제어단이 상기 주사선에 접속하고, 그 한 쌍의 전류단이 상기 신호선과 상기 구동용 트랜지스터의 제어단 사이에 접속하고,

   상기 구동용 트랜지스터는, 한 쌍의 전류단의 한쪽이 상기 발광소자에 접속하고, 다른 쪽이 전원에 접속하고,

   상기 저장용량은, 상기 구동용 트랜지스터의 제어단과 전류단 사이에 접속하고,

   상기 구동부는 적어도, 각 주사선에 제어신호를 공급하는 라이트 스캐너와, 각 신호선에 신호 전위와 기준전위를 바꾸어 공급하는 신호 셀렉터를 가지고,

   상기 샘플링용 트랜지스터는, 상기 신호선이 기준전위에 있을 때 상기 주사선에 공급된 제어신호에 따라 임계 전압보정 동작을 행하고, 상기 구동용 트랜지스터의 임계 전압에 해당하는 전압을 상기 저장용량에 기록하는 동시에, 상기 신호선이 신호 전위에 있을 때 상기 주사선에 공급된 제어신호에 따라 신호 전위 기록동작을 행하고, 상기 신호선에서 영상신호를 샘플링하여 상기 저장용량에 기록하고,

   상기 구동용 트랜지스터는, 상기 저장용량에 기록된 신호 전위에 따른 전류를 상기 발광 소자에 공급하여 발광시키는 표시장치이며,

   상기 화소 어레이부는, 소정 갯수 마다 주사선을 구분하여 블록화하고, 소정 갯수의 주사선의 각각에 할당된 주사 기간을 합성하여, 제1기간 및 제2기간으로 나뉘어진 1합성 기간으로 하고,

   상기 라이트 스캐너는, 각 블록을 순차 합성 기간마다 선택하여 화소 어레이 부를 주사하는 동시에,

   각 합성 기간의 상기 제1기간에서, 1블록에 속하는 소정 갯수의 주사선에 일제히 제어신호를 공급하여, 블록 단위로 임계 전압보정 동작을 실행하고,

   상기 제2기간에서, 1블록에 속하는 소정 갯수의 주사선에 순차 제어신호를 출력하여 선 순차 주사를 행하고, 이로써 행단위로 순차 신호 전위 기록동작을 실행하고,

   인접하는 블록에서, 각 주사선에 순차 제어신호를 출력하여 선 순차 주사를 행하는 방향을 서로 반대로 하는 것을 특징으로 하는 표시장치.
7. 제 6항에 있어서,

   상기 라이트 스캐너는, 각 블록에 대응하여 분할한 복수의 게이트 드라이버로 이루어지는 것을 특징으로 하는 표시장치.
8. 제 6항에 있어서,

   인접하는 블록간에서 서로 인접하는 행에 속하는 화소는, 임계 전압보정 동작을 완료하고 나서 신호 전위 기록동작으로 들어갈 때까지의 시간이 동일한 것을 특징으로 하는 표시장치.
9. 행 모양으로 배치된 주사선과, 열 모양으로 배치된 신호선과, 각 주사선과 각 신호선이 교차하는 부분에 배치된 행렬 모양의 화소를 구비한 화소 어레이부와,

   상기 주사선 및 신호선을 통해 각 화소를 구동하는 구동부로 이루어지고,

   상기 구동부는, 소정 갯수 마다 주사선을 구분하여 블록화하고, 행렬 모양의 화소를 블록 단위로 순차 구동하는 블록 순차 구동과,

   각 블록 내에서, 각 주사선을 주사하여 화소를 행단위로 순차 구동하는 선 순차 구동을 행하고,

   인접하는 블록간에서, 상기 선 순차 구동의 주사 방향을 서로 반대가 되도록 제어하는 것을 특징으로 하는 표시 장치의 구동방법.
10. 본체부와, 상기 본체부에 입력하는 정보 혹은 본체부로부터 출력된 정보를 표시하는 표시부로 이루어지고,

    상기 표시부는, 행 모양으로 배치된 주사선과, 열 모양으로 배치된 신호선과, 각 주사선과 각 신호선이 교차하는 부분에 배치된 행렬 모양의 화소를 구비한 화소 어레이부와,

    상기 주사선 및 신호선을 통해 각 화소를 구동하는 구동부로 이루어지고,

    상기 구동부는, 소정 갯수 마다 주사선을 구분하여 블록화하고, 행렬 모양의 화소를 블록 단위로 순차 구동하는 블록 순차 구동과,

    각 블록 내에서, 각 주사선을 주사하여 화소를 행단위로 순차 구동하는 선 순차 구동을 행하고,

    인접하는 블록간에서, 상기 선 순차 구동의 주사 방향이 서로 반대가 되도록 제어하는 것을 특징으로 하는 전자기기.

Images