KR20080086351A - 표시장치 및 그 구동방법과 전자기기 - Google Patents

표시장치 및 그 구동방법과 전자기기 Download PDF

Info

Publication number
KR20080086351A
KR20080086351A KR1020080023696A KR20080023696A KR20080086351A KR 20080086351 A KR20080086351 A KR 20080086351A KR 1020080023696 A KR1020080023696 A KR 1020080023696A KR 20080023696 A KR20080023696 A KR 20080023696A KR 20080086351 A KR20080086351 A KR 20080086351A
Authority
KR
South Korea
Prior art keywords
signal
driving transistor
potential
line
transistor
Prior art date
Application number
KR1020080023696A
Other languages
English (en)
Inventor
카쓰히데 우치노
테츠로 야마모토
Original Assignee
소니 가부시끼 가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 가부시끼 가이샤 filed Critical 소니 가부시끼 가이샤
Publication of KR20080086351A publication Critical patent/KR20080086351A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/12—Light sources with substantially two-dimensional radiating surfaces
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G09G2300/0866—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes by means of changes in the pixel supply voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

상기 샘플링용 트랜지스터는, 제어신호가 상승하는 제1 타이밍에 온 한 후, 영상신호가 기준전위에서 신호전위로 상승하는 제2 타이밍으로부터, 제어신호가 하강해서 오프하는 제3 타이밍까지의 샘플링 기간에, 신호전위를 샘플링해서 저장용량에 기록하고, 샘플링 기간에 구동용 트랜지스터에 흐르는 전류를 저장용량에 부귀환해서 구동용 트랜지스터의 이동도에 대한 보정을 기록된 신호전위에 가한다. 신호 드라이버는 제어용 스캐너로부터 출력된 제어신호의 주사선에 따른 전송 지연으로 인한 제3 타이밍의 후방 시프트를 보상하도록, 각 신호선에 공급하는 영상신호의 제2 타이밍을 조정한다.
Figure P1020080023696
샘플, 트랜지스터, 이동도, 신호, 타이밍, 보정

Description

표시장치 및 그 구동방법과 전자기기{DISPLAY APPARATUS AND DRIVING METHOD THEREOF, AND ELECTRONIC DEVICE}
본 발명은 2007년 3월 22일에 일본 특허청에 출원된 일본 특허 JP 2007-074986에 관한 주제를 포함하며, 그 모든 내용은 여기에 참조에 의해 인용된다.
본 발명은 발광소자를 화소에 사용한 액티브 매트릭스형 표시장치 및 그 구동방법에 관한 것이다. 본 발명은 또한 이러한 표시장치를 구비한 전자기기에 관한 것이다.
발광소자로서 유기ＥＬ디바이스를 사용한 평면 자발광형 표시장치의 개발이 최근 활발하다. 유기ＥＬ디바이스는 유기박막에 전계를 가하면 발광하는 현상을 이용한 디바이스다. 유기ＥＬ디바이스는 10V 이하의 인가 전압으로 구동하기 때문에 낮은 전력을 소비한다. 또 유기ＥＬ디바이스는 스스로 빛을 발하는 자발광 소자이다. 따라서 유기ＥＬ디바이스는 조명 부재를 필요로 하지 않아, 더욱 가볍고 얇은 구조를 용이하게 실현할 수 있다. 또한 유기ＥＬ디바이스의 응답 속도는 수 μｓ 정도로 상당히 고속이므로, 동영상 표시시의 잔상이 발생하지 않는다.
유기ＥＬ디바이스를 화소에 사용한 평면 자발광형 표시장치 중에서도, 특히 구동소자로서 박막 트랜지스터를 각 화소에 집적 형성한 액티브 매트릭스형 표시장치의 개발이 활발하다. 이러한 액티브 매트릭스형 평면 자발광 표시장치는, 예를 들면 일본 비심사 특개 2003-255856, 2003-271095, 2004-133240, 2004-029791, 2004-093682, 2006-215213에 기재되어 있다.
도 23은 종래의 액티브 매트릭스형 표시장치의 일례를 게시하는 모식적인 회로도다. 표시장치는 화소 어레이부(1)와 주변의 구동부로 구성되어 있다. 구동부는 수평 셀렉터(3)와 라이트 스캐너(4)를 구비하고 있다. 화소 어레이부(1)는 열형의 신호선 ＳＬ과 행형의 주사선 ＷＳ를 구비하고 있다. 각 신호선 ＳＬ과 주사선 ＷＳ이 교차하는 부분에 화소(2)가 배치되어 있다. 도면에서는 이해를 쉽게 하기 위해서, 1개의 화소(2)만을 나타낸다. 라이트 스캐너(4)는 시프트 레지스터를 구비하고 있다. 라이트 스캐너(4)는 외부에서 공급되는 클록 신호 ｃｋ에 따라 동작하고 마찬가지로 외부에서 공급되는 스타트 펄스 ｓｐ를 순차 전송함으로써 주사선 ＷＳ에 순차 제어신호를 출력한다. 수평 셀렉터(3)는 라이트 스캐너(4) 측의 선 순차 주사에 맞춰서 영상신호를 신호선 ＳＬ에 공급한다.
화소(2)는 샘플링용 트랜지스터 T1과 구동용 트랜지스터 T2와 저장용량 C1과 발광소자 ＥＬ로 구성되어 있다. 구동용 트랜지스터 T2는 P채널형이다. 구동용 트랜지스터 T2의 소스는 전원 라인에 접속되고, 구동용 트랜지스터 T2의 드레인은 발광소자 ＥＬ에 접속된다. 구동용 트랜지스터 T2의 게이트는 샘플링용 트랜지스터 T1을 통해 신호선 ＳＬ에 접속된다. 샘플링용 트랜지스터 T1은 라이트 스캐너(4)로부터 공급되는 제어신호에 따라 도통하고, 신호선 ＳＬ로부터 공급되는 영상신호를 샘플링해서 저장용량 C1에 기록한다. 구동용 트랜지스터 T2는 저장용량 C1에 기록된 영상신호를 게이트 전압 Ｖｇs로서 그 게이트에 받고, 드레인 전류 Ｉｄｓ를 발광소자 ＥＬ에 흘려보낸다. 이에 따라 발광소자 ＥＬ은 영상신호에 따른 휘도로 발광한다. 게이트 전압 Ｖｇｓ는, 소스를 기준으로 한 게이트의 전위를 나타낸다.
구동용 트랜지스터 T2는 포화 영역에서 동작하고, 게이트 전압 Ｖｇｓ와 드레인 전류 Ｉｄｓ의 관계는 이하의 특성식으로 나타낸다.
Ｉｄｓ= (1/2)μ(W/L)Ｃｏｘ(Ｖｇｓ-Ｖｔｈ)2
여기에서 μ는 구동용 트랜지스터의 이동도, W는 구동용 트랜지스터의 채널 폭, L은 채널 길이, Ｃｏｘ는 단위면적당 게이트 절연막 용량, Ｖｔｈ는 역치전압을 나타낸다. 이 특성식으로부터 분명한 바와 같이, 구동용 트랜지스터 T2는 포화 영역에서 동작할 때, 게이트 전압 Ｖｇｓ에 따라 드레인 전류 Ｉｄｓ를 공급하는 정전류원으로서 기능한다.
도 24는 발광소자 ＥＬ의 전압/전류 특성을 나타내는 그래프다. 가로축에 애노드 전압 V를 나타내고, 세로축에 구동전류 Ｉｄｓ를 나타낸다. 이때 발광소자 ＥＬ의 애노드 전압은 구동용 트랜지스터 T2의 드레인 전압이 된다. 발광소자 ＥＬ은 전류/전압 특성이 시간에 따라 변화하고, 특성 커브가 시간의 경과와 함께 평평해지는 경향이 있다. 이 때문에 구동전류 Ｉｄｓ가 일정해도 애노드 전압(드레인 전 압) V는 변화한다. 그 점에서, 도 23에 나타낸 화소회로(2)에서는 구동용 트랜지스터 T2가 포화 영역에서 동작하고, 드레인 전압의 변동에 상관없이, 게이트에서 전압 Ｖｇｓ에 따른 구동전류 Ｉｄｓ를 흘려보낼 수 있다. 따라서 발광소자 ＥＬ의 시간에 따른 특성의 변화에 상관없이, 발광 휘도를 일정하게 유지할 수 있다.
도 25는 종래의 화소회로의 다른 예를 게시하는 회로도다. 앞서 나타낸 도 23의 화소회로와 다른 점은, 구동용 트랜지스터 T2가 P채널형 대신 N채널형이라는 점이다. 회로의 제조 프로세스상, 화소를 구성하는 모든 트랜지스터를 N채널형으로 설정하는 것이 유리한 경우가 많다.
그러나 도 25의 회로 구성에서는, 구동용 트랜지스터 T2가 N채널형이기 때문에, 구동용 트랜지스터 T2의 드레인이 전원 라인에 접속하는 한편, 소스 S가 발광소자 ＥＬ의 애노드에 접속하게 된다. 따라서 발광소자 ＥＬ의 특성이 시간에 따라 변화한 경우, 소스 S의 전위에 영향이 나타나기 때문에, Ｖｇｓ가 변동한다. 이에 따라 구동용 트랜지스터 T2가 공급하는 드레인 전류 Ｉｄｓ가 시간에 따라 변화한다. 이 때문에 발광소자 ＥＬ의 휘도가 시간에 따라 변동한다. 발광소자 ＥＬ뿐만 아니라, 구동용 트랜지스터 T2의 역치전압 Ｖｔｈ나 이동도 μ도 화소마다 변동한다. 이들 파라미터 Ｖｔｈ나 μ는 전술한 트랜지스터 특성식에 포함되기 때문에, Ｖｇｓ가 일정해도 Ｉｄｓ가 변화하게 된다. 이에 따라 화소마다 발광 휘도가 변화하여 화면의 유니포머티를 얻기 어렵다. 종래부터 화소마다 변동하는 구동용 트랜지스터 T2의 역치전압 Ｖｔｈ를 보정하는 기능(역치전압 보정기능)을 구비한 표시장치가 제안되어 왔다. 예를 들면 이러한 표시장치는 전술한 일본 비심사 특개 No. 2004-133240에 기재되어 있다. 또 화소마다 변동하는 구동용 트랜지스터 T2의 이동도 μ를 보정하는 기능(이동도 보정기능)을 구비한 표시장치도 제안되어 왔다. 예를 들면 이러한 표시장치는 전술한 일본 비심사 특개 No. 2006-215213에 기재되어 있다.
종래의 이동도 보정 기능을 갖춘 표시장치는, 샘플링용 트랜지스터 T1을 온 해서 영상신호를 샘플링하고 저장용량 C1에 기록하는 기간(샘플링 기간 또는 기록 기간)에 맞추어, 이동도 보정을 행한다. 구체적으로는, 샘플링 기간 동안 영상신호에 따라, 구동용 트랜지스터 T1에 흘러들어가는 구동전류를 저장용량 C1에 부귀환하고, 이로써 구동용 트랜지스터 T1의 이동도 μ에 대한 보정을 저장용량 C1에 기록된 영상신호에 가한다. 따라서 샘플링 기간이 곧 이동도 보정기간에 해당된다.
기록 기간은 샘플링용 트랜지스터 T1의 게이트에 인가되는 제어신호에 의해 규정된다. 만약 제어신호에 아무런 왜곡이 발생하지 않으면, 기록 기간은 모든 화소에서 공통이 되고, 이동도 보정시간도 같아진다. 따라서 화소마다 이동도 보정의 오차는 생기지 않게 되어 있다. 그러나 실제로는 제어신호는 샘플링용 트랜지스터 T1의 주사선 ＷＳ를 전파하는 동안에 배선 용량이나 배선 저항 등의 부하 때문에, 파형이 무디어지고, 이동도 보정기간에 변동이 나타난다. 이 변동에 의해 이동도 보정의 효과가 변화하여, 각 화소의 발광 휘도에 차이가 발생한다. 이 발광 휘도의 차이는 주사선 방향(화면의 가로방향)을 따라 나타나기 때문에, 쉐이딩과 같은 휘도 편차가 발생하여, 해결해야 할 과제가 된다.
전술한 종래의 기술의 과제를 감안하여, 본 발명은 이동도 보정 기능을 갖춘 표시장치에 있어서 이동도 보정기간의 변동을 억제함으로써 쉐이딩을 저감 혹은 제거하는 것을 목적으로 한다. 이러한 목적을 달성하기 위해 이하의 수단을 강구했다. 즉 본 발명의 일 실시예에 따르면, 화소 어레이부와 그 화소 어레이부를 구동하는 구동부로 이루어지고, 상기 화소 어레이부는, 행형의 주사선과, 열형의 신호 선과, 행렬형의 화소와, 소정의 급전선을 구비하고, 상기 구동부는, 각 주사선에 순차 제어신호를 출력하고, 화소를 행 단위로 선 순차 주사하는 제어용 스캐너와, 상기 선 순차 주사에 맞춰서 열형의 신호선에 영상신호가 되는 신호전위와 기준전위를 공급하는 신호 드라이버를 구비하고, 상기 화소는, 발광소자와, 샘플링용 트랜지스터와, 구동용 트랜지스터와, 저장용량을 포함하고, 상기 샘플링용 트랜지스터는, 게이트가 상기 주사선에 접속되고, 소스 및 드레인의 한쪽이 상기 신호선에 접속되고, 소스 및 드레인의 다른 한쪽이 상기 구동용 트랜지스터에 접속되고, 상기 구동용 트랜지스터는, 소스 및 드레인의 한쪽이 상기 발광소자에 접속되고, 소스 및 드레인의 다른 한쪽이 상기 급전선에 접속되고, 상기 저장용량은, 상기 구동용 트랜지스터의 소스와 게이트의 사이에 접속되어 있는 표시장치로 구성되고, 상기 샘플링용 트랜지스터는, 상기 제어신호가 상승하는 제1 타이밍에 온 한 후, 상기 영상신호가 기준전위에서 신호전위로 상승하는 제2 타이밍부터, 상기 제어신호가 하강해서 오프하는 제3 타이밍까지의 샘플링 기간에, 상기 신호전위를 샘플링해서 상기 저장용량에 기록하고, 상기 샘플링 기간에 상기 구동용 트랜지스터에 흐르는 전류를 상기 저장용량에 부귀환해서 상기 구동용 트랜지스터의 이동도에 대한 보정을 상기 저장용량에 기록된 신호전위에 가하고, 상기 구동용 트랜지스터는, 상기 보정이 가해진 신호전위에 따라 구동전류를 상기 발광소자에 흘려보내서 발광시키고, 상기 신호 드라이버는, 상기 제어용 스캐너로부터 출력된 제어신호의 주사선에 따른 전송 지연에 의한 상기 제3 타이밍의 후방 시프트를 보상하도록, 각 신호선에 공급하는 영상신호의 상기 제2 타이밍을 조정한다.
바람직하게는, 상기 제3 타이밍에 샘플링용 트랜지스터가 오프하면, 상기 구동용 트랜지스터의 게이트는 상기 신호선에서 분리되고, 상기 발광소자에 대한 구동전류의 공급에 의해 상기 구동용 트랜지스터의 소스 전위가 상승했을 때, 상기 구동용 트랜지스터의 소스 전위의 상승에 따르면서 상기 구동용 트랜지스터의 게이트 전위도 상승하고, 이로써 소스와 게이트간의 전압을 일정하게 유지한다. 또 바람직하게는, 상기 구동부는, 상기 샘플링 기간에 앞서 행형으로 배치된 각 급전선의 전위를 고저로 전환하는 전환 조작을 실행하는 전원 스캐너를 구비하고, 이 전환 조작에 의해, 상기 구동용 트랜지스터는 컷오프할 때의 역치전압을 미리 상기 저장용량에 기록한다.
본 발명의 일 실시예에 의하면, 제어신호가 상승하는 제1 타이밍에 온 한 후, 영상신호가 기준전위에서 신호전위로 상승하는 제2 타이밍으로부터, 제어신호가 하강하고 오프하는 제3 타이밍까지의 샘플링 기간(제2 타이밍과 제3 타이밍의 사이) 동안에, 샘플링용 트랜지스터는 영상신호의 신호전위를 샘플링해서 저장용량에 기록한다. 이때 동시에, 구동용 트랜지스터에 흐르는 전류를 저장용량에 부귀환해서 이동도 보정을 행한다. 즉 샘플링 기간이 이동도 보정기간에 해당된다. 제어신호는 주사선을 전파할 때, 배선 용량이나 배선 저항 등의 부하에 의해 무디어지고, 하강이 완만해진다. 따라서 샘플링용 트랜지스터가 오프하는 제3 타이밍이 후방으로 시프트한다. 신호 드라이버는, 이 전송 지연에 의한 제3 타이밍의 후방 시 프트를 보상하도록, 각 신호선에 공급하는 영상신호의 제2 타이밍을 조정한다. 환언하면, 제3 타이밍이 후방 시프트하면, 같은 양만큼 제2 타이밍도 후방 시프트하도록, 신호 드라이버는 각 신호선에 공급하는 영상신호의 위상 조정을 행한다. 이러한 위상 조정을 통해, 제2 타이밍에서 제3 타이밍까지의 이동도 보정기간은 주사선을 따라 일정해지고, 변동은 생기지 않는다. 따라서 이동도 보정 오차에 기인하는 휘도의 차이가 억제되어, 쉐이딩을 경감 혹은 제거할 수 있다.
이하 도면을 참조해서 본 발명의 실시예를 상세하게 설명한다. 도 1은 본 발명의 일 실시예에 따른 표시장치의 전체 구성을 나타내는 블럭도다. 도면에 나타낸 바와 같이, 본 표시장치는, 화소 어레이부(1)와, 이 화소 어레이부(1)를 구동하는 구동부(3, 4, 5)로 이루어진다. 화소 어레이부(1)는, 행형의 주사선 ＷＳ와, 열형의 신호선 ＳＬ과, 양자가 교차하는 부분에 배치된 행렬형의 화소(2)와, 각 화소(2)의 각 행에 대응해서 배치된 전원 라인 ＤＳ를 구비하고 있다. 구동부(3, 4, 5)는, 각 주사선 ＷＳ에 순차 제어신호를 공급해서 화소(2)를 행 단위로 선 순차 주사하는 제어용 스캐너(라이트 스캐너)(4)와, 이 선 순차 주사에 맞춰서 각 전원 라인 ＤＳ에 제1 전위와 제2 전위 사이에서 전환하는 전원전압을 공급하는 전원 스캐너(드라이브 스캐너)(5)와, 이 선 순차 주사에 맞춰서 열형의 신호선 ＳＬ에 영상신호가 되는 신호전위와 기준전위를 공급하는 신호 드라이버(수평 셀렉터)(3)를 구비하고 있다. 이때 라이트 스캐너(4)는 외부에서 공급되는 클록 신호 ＷＳｃｋ에 따라 동작하고 마찬가지로 외부에서 공급되는 스타트 펄스 ＷＳｓｐ를 순차 전송함으로써 각 주사선 ＷＳ에 제어신호를 출력한다. 드라이브 스캐너(5)는 외부에서 공급되는 클록 신호 ＤＳｃｋ에 따라 동작하고, 마찬가지로 외부에서 공급되는 스타트 펄스 ＤＳｓｐ를 순차 전송함으로써 전원 라인 ＤＳ의 전위를 선 순차로 전환한다.
도 2는 도 1에 나타낸 표시장치에 포함되는 화소(2)의 구체적인 구성을 나타내는 회로도다. 도면에 나타낸 바와 같이 본 화소회로(2)는, 유기ＥＬ디바이스 등으로 대표되는 2단자형(다이오드형) 발광소자 ＥＬ과, N채널형 샘플링용 트랜지스터 T1과, 유사하게 N채널형 구동용 트랜지스터 T2와, 박막 타입의 저장용량 C1로 구성되어 있다. 샘플링용 트랜지스터 T1은 그 게이트가 주사선 ＷＳ에 접속되고, 소스 및 드레인의 한쪽이 신호선 ＳＬ에 접속되고, 소스 및 드레인의 다른 한쪽이 구동용 트랜지스터 T2의 게이트 G에 접속된다. 구동용 트랜지스터 T2는, 소스 및 드레인의 한쪽이 발광소자 ＥＬ에 접속되고, 소스 및 드레인의 다른 한쪽이 전원 라인 ＤＳ에 접속된다. 본 실시예에 따르면, 구동용 트랜지스터 T2가 N채널측이며, 드레인측이 전원 라인 ＤＳ에 접속되고, 소스 Ｓ측이 발광소자 ＥＬ의 애노드측에 접속된다. 발광소자 ＥＬ의 캐소드는 소정의 캐소드 전위 Ｖｃａｔ에 고정되어 있다. 저장용량 C1은 구동용 트랜지스터 T2의 소스 S와 게이트 G의 사이에 접속된다. 상기 구성을 가지는 화소(2)에 대하여, 제어용 스캐너(라이트 스캐너)(4)는, 주사선 ＷＳ를 저전위와 고전위 사이에서 전환함으로써 순차 제어신호를 출력하여, 화소(2)를 행 단위로 선 순차 주사한다. 전원 스캐너(드라이브 스캐너)(5)는, 선 순 차 주사에 맞춰서 각 전원 라인 ＤＳ에 제1 전위 Ｖｃｃ과 제2 전위 Ｖｓｓ 사이에서 전환하는 전원전압을 공급한다. 신호 드라이버(수평 셀렉터(3))는, 선 순차 주사에 맞춰서 열형의 신호선 ＳＬ에 영상신호가 되는 신호전위 Ｖｓｉｇ와 기준전위 Ｖｏｆｓ를 공급한다.
상기 구성에 있어서, 샘플링용 트랜지스터 T1은, 제어신호가 상승하는 제1 타이밍에 온 한 후, 영상신호가 기준전위 Ｖｏｆｓ에서 신호전위 Ｖｓｉｇ로 상승하는 제2 타이밍으로부터, 제어신호가 하강하고 오프하는 제3 타이밍까지의 샘플링 기간(제2 타이밍에서 제3 타이밍까지의 사이) 동안에, 신호전위 Ｖｓｉｇ를 샘플링해서 저장용량 C1에 기록한다. 이때 동시에 구동용 트랜지스터 T2에 흐르는 전류를 저장용량 C1에 부귀환해서 구동용 트랜지스터 T2의 이동도 μ에 대한 보정을 저장용량 C1에 기록된 신호전위에 가한다. 즉, 제2 타이밍에서 제3 타이밍까지의 샘플링 기간이, 구동용 트랜지스터 T2에 흐르는 전류를 저장용량 C1에 부귀환하는 이동도 보정기간에도 해당된다. 본 발명의 실시예에 따른 특징으로서, 신호 드라이버(수평 셀렉터)(3)는, 제어용 스캐너(4)로부터 출력된 제어신호의 주사선 ＷＳ에 따른 전송 지연에 의한 제3 타이밍의 후방 시프트를 보상하도록, 각 신호선 ＳＬ에 공급하는 영상신호의 제2 타이밍을 조정하고 있다. 도 2의 구성에서, 라이트 스캐너(4)로부터 출력된 제어신호에서는, 주사선 ＷＳ를 따라 좌측에서 오른쪽으로 이동할수록 파형의 무뎌짐 혹은 전송 지연이 더욱 강하게 나타나고, 제3 타이밍이 후방 시프트하고 있다. 이것에 맞춰서 신호 드라이버(수평 셀렉터)(3)는, 화면의 좌측에서 오른쪽에 걸쳐서 열 모양으로 배치된 신호선 ＳＬ에 영상신호를 공급할 때, 기준전위 Ｖｏｆｓ에서 신호전위 Ｖｓｉｇ로 전환하는 제2 타이밍이 오른쪽으로 이동할수록 상대적으로 지연하도록 위상 제어한다. 이렇게 하면 제어신호측의 제3 타이밍이 후방으로 시프트함에 따라, 영상신호 측의 제2 타이밍도 후방으로 시프트하여, 이들 타이밍 사이의 시간(즉 이동도 보정기간)은 변동하지 않게 된다. 따라서 이동도 보정기간이 화면의 좌우에서 일정해지고, 쉐이딩을 제거할 수 있다.
도 2에 나타낸 화소회로는, 전술한 이동도 보정기능과 함께 역치전압 보정기능도 구비하고 있다. 즉, 전원 스캐너(드라이브 스캐너)(5)는, 샘플링용 트랜지스터 T1이 신호전위 Ｖｓｉｇ를 샘플링하기 전에, 제1 타이밍에 전원 라인 ＤＳ를 제1 전위 Ｖｃｃ에서 제2 전위 Ｖｓｓ로 전환한다. 유사하게, 제어용 스캐너(라이트 스캐너)(4)는, 샘플링용 트랜지스터 T1이 신호전위 Ｖｓｉｇ를 샘플링하기 전에, 제2 타이밍에서 샘플링용 트랜지스터 T1을 도통시켜서 신호선 ＳＬ로부터 기준전위 Ｖｏｆｓ를 구동용 트랜지스터 T2의 게이트 G에 인가하는 것과 함께, 구동용 트랜지스터 T2의 소스 S를 제2 전위 Ｖｓｓ로 세트한다. 전원 스캐너(드라이브 스캐너)(5)는, 제2 타이밍의 후의 제3 타이밍으로, 전원 라인 ＤＳ를 제2 전위 Ｖｓｓ에서 제1 전위 Ｖｃｃ로 전환하여, 구동용 트랜지스터 T2의 역치전압 Ｖｔｈ에 해당하는 전압을 저장용량 C1에 보유한다. 이러한 역치전압 보정기능을 통해, 본 표시장치는 화소마다 변동하는 구동용 트랜지스터 T2의 역치전압 Ｖｔｈ의 영향을 캔슬할 수 있다. 이때, 제1 타이밍과 제2 타이밍의 순서는 변경 가능하다.
도 2에 나타낸 화소회로(2)는 부트스트랩 기능을 더 구비하고 있다. 즉 라이트 스캐너(4)는, 저장용량 C1에 신호전위 Ｖｓｉｇ가 유지될 때, 샘플링용 트랜지 스터 T1을 비도통 상태로 해서 구동용 트랜지스터 T2의 게이트 G를 신호선 ＳＬ로부터 전기적으로 분리한다. 이로써 구동용 트랜지스터 T2의 전위의 변동에 게이트 전위가 연동하여 게이트 G와 소스 S 간의 전압 Ｖｇｓ를 일정하게 유지한다. 발광소자 ＥＬ의 전류/전압 특성이 시간에 따라 변동해도, 게이트 전압 Ｖｇｓ를 일정하게 유지할 수 있고, 휘도의 변화가 발생하지 않는다.
도 3은 도 2에 나타낸 화소의 동작 설명에 제공하는 타이밍 차트다. 이때 이 타이밍 차트는 일례이며, 도 2에 나타낸 화소회로의 제어 시퀀스가 도 3의 타이밍 차트에 한정되는 것이 아니다. 이 타이밍 차트는 시간축을 공통으로 하고, 주사선 ＷＳ의 전위변화, 전원 라인 ＤＳ의 전위변화, 신호선 ＳＬ의 전위변화를 나타낸다. 주사선 ＷＳ의 전위변화는 제어신호를 나타내고, 샘플링용 트랜지스터 T1의 개폐 제어를 행하고 있다. 전원 라인 ＤＳ의 전위변화는, 전원전압 Ｖｃｃ, Ｖｓｓ의 전환을 나타낸다. 또 신호선 ＳＬ의 전위변화는 입력 신호의 신호전위 Ｖｓｉｇ와 기준전위 Ｖｏｆｓ의 전환을 나타낸다. 또한 이들 전위변화와 나란히, 구동용 트랜지스터 T2의 게이트 G 및 소스 S의 전위변화도 나타내고 있다. 전술한 바와 같이 게이트 G와 소스 S의 전위차가 Ｖｇｓ다.
이 타이밍 차트에서는 화소 동작의 변화에 맞춰서 기간을 (1)∼(7)로 편의상 구분한다. 해당 필드에 들어가기 직전의 기간 (1)에는 발광소자 ＥＬ이 발광 상태에 있다. 그 후, 선 순차 주사의 새로운 필드에 들어간 후 처음의 기간 (2)에 전원 라인 ＤＳ를 제1 전위 Ｖｃｃ에서 제2 전위 Ｖｓｓ로 전환한다. 다음 기간 (3)에 진행한 후, 입력 신호를 Ｖｓｉｇ에서 Ｖｏｆｓ로 전환한다. 또한 다음 기간 (4)에 샘플링 트랜지스터 T1을 온 한다. 이 기간 (2)∼(4)에 구동용 트랜지스터 T2의 게이트 전압 및 소스 전압을 초기화한다. 그 기간 (2)∼(4)는 역치전압 보정을 위한 준비 기간이다. 구동용 트랜지스터 T2의 게이트 G가 Ｖｏｆｓ로 초기화되는 한편, 소스 S가 Ｖｓｓ로 초기화된다. 계속해서 역치보정기간 (5)에 실제로 역치전압 보정동작이 행해지고, 구동용 트랜지스터 T2의 게이트 G와 소스 S의 사이에 역치전압 Ｖｔｈ에 해당하는 전압이 보유된다. 실제로는 Ｖｔｈ에 해당하는 전압이, 구동용 트랜지스터 T2의 게이트 G와 소스 S의 사이에 접속된 저장용량 C1에 기록되게 된다. 그 후에 기록 기간/이동도 보정기간 (6)으로 진행된다. 여기에서 영상신호의 신호전위 Ｖｓｉｇ가 Ｖｔｈ에 가산되는 형태로 저장용량 C1에 기록되는 것과 함께, 이동도 보정용 전압 ΔV가 저장용량 C1에 보유된 전압으로부터 감산된다. 기록 기간/이동도 보정기간 (6)에는, 신호선 ＳＬ이 신호전위 Ｖｓｉｇ에 있는 시간대에 샘플링용 트랜지스터 T1을 도통 상태로 할 필요가 있다. 그 후 발광 기간 (7)에 진행되고, 신호전위 Ｖｓｉｇ에 따른 휘도로 발광소자가 발광한다. 그때 신호전위 Ｖｓｉｇ가 역치전압 Ｖｔｈ에 해당하는 전압과 이동도 보정용 전압 ΔV에 의하여 조정되어 있기 때문에, 발광소자 ＥＬ의 발광 휘도는 구동용 트랜지스터 T2의 역치전압 Ｖｔｈ나 이동도 μ의 편차의 영향을 받지 않는다. 이때 발광 기간 (7)의 초기에 부트스트랩 동작이 이루어지고, 구동용 트랜지스터 T2의 게이트 G/소스 S간 전압 Ｖｇｓ를 일정하게 유지한 상태에서, 구동용 트랜지스터 T2의 게이트 전위 및 소스 전위가 상승한다.
이어서 도 4∼도 11을 참조하여, 도 2에 나타낸 화소회로의 동작을 상세하게 설명한다. 우선 도 4에 나타낸 바와 같이 발광 기간 (1)에는, 전원전위가 Ｖｃｃ로 세트되고, 샘플링용 트랜지스터 T1은 오프하고 있다. 이때 구동용 트랜지스터 T2는 포화 영역에서 동작하도록 세트되어 있기 때문에, 발광소자 ＥＬ에 흐르는 구동전류 Ｉｄｓ는 구동용 트랜지스터 T2의 게이트 G/소스 S간에 인가되는 전압 Ｖｇｓ에 따라, 전술한 트랜지스터 특성식으로 표시되는 값을 취한다.
계속해서 도 5에 나타낸 바와 같이 준비 기간 (2), (3)에 들어가면 급전선(전원 라인)의 전위를 Ｖｓｓ로 한다. 이때 Ｖｓｓ는 발광소자 ＥＬ의 역치전압 Ｖｔｈｅｌ과 캐소드 전압 Ｖｃａｔ의 합보다도 작도록 설정한다. 즉 Ｖｓｓ<Ｖｔｈｅｌ+Ｖｃａｔ가 성립한다. 발광소자 ＥＬ은 소등하고, 전원 라인측이 구동용 트랜지스터 T2의 소스가 된다. 이때 발광소자 ＥＬ의 애노드는 Ｖｓｓ로 충전된다.
또한 도 6에 나타낸 바와 같이 다음의 준비 기간 (4)에 들어가면, 신호선 ＳＬ의 전위가 Ｖｏｆｓ가 된다. 한편 샘플링용 트랜지스터 T1이 온 하고, 구동용 트랜지스터 T2의 게이트 전위를 Ｖｏｆｓ로 설정한다. 이렇게 해서 발광시에 있어서의 구동용 트랜지스터 T2의 소스 S 및 게이트 G가 초기화된다. 이때의 게이트 소스간 전압 Ｖｇｓ는 Ｖｏｆｓ-Ｖｓｓ를 통해 얻은 값이 된다. Ｖｇｓ=Ｖｏｆｓ-Ｖｓｓ는 구동용 트랜지스터 T2의 역치전압 Ｖｔｈ보다도 큰 값이 되도록 설정된다. 이렇게 Ｖｇｓ>Ｖｔｈ가 되도록 구동용 트랜지스터 T2를 초기화함으로써, 다음에 오는 역치전압 보정동작의 준비가 완료된다.
계속해서 도 7에 나타낸 바와 같이 역치전압 보정기간 (5)에 진행되면, 급전선 ＤＳ(전원 라인)의 전위가 Ｖｃｃ로 되돌아온다. 전원전압을 Ｖｃｃ로 설정함으 로써 발광소자 ＥＬ의 애노드가 구동용 트랜지스터 T2의 소스 S가 되고, 도면에 나타낸 바와 같이 전류가 흐른다. 이때 발광소자 ＥＬ의 등가회로는 도면에 나타내는 바와 같이 다이오드 Ｔｅｌ과 용량 Ｃｅｌ의 병렬접속으로 나타낸다. 애노드 전위(즉 소스 전위 Ｖｓｓ)는 Ｖｃａｔ+Ｖｔｈｅｌ보다도 낮다. 따라서 다이오드 Ｔｅl은 오프 상태에 있고, 다이오드 Ｔｅl에 흐르는 리크 전류는 구동용 트랜지스터 T2에 흐르는 전류보다도 작다. 따라서 구동용 트랜지스터 T2에 흐르는 전류의 대부분이 저장용량 C1과 등가용량 Ｃｅｌ을 충전하기 위해서 사용된다.
도 8은 도 7에 나타낸 역치전압 보정기간 (5)에 있어서의 구동용 트랜지스터 T2의 소스 전압의 시간변화를 나타내고 있다. 도면에 나타낸 바와 같이, 구동용 트랜지스터 T2의 소스 전압(즉 발광소자 ＥＬ의 애노드 전압)은 시간에 따라 Ｖｓｓ로부터 상승한다. 역치전압 보정기간 (5)가 경과하면 구동용 트랜지스터 T2는 컷오프하고, 그 소스 S와 게이트 G 사이의 전압 Ｖｇｓ는 Ｖｔｈ가 된다. 이때 소스 전위는 Ｖｏｆｓ-Ｖｔｈ로부터 얻어진다. 이 값 Ｖｏｆｓ-Ｖｔｈ가 여전히 Ｖｃａｔ+Ｖｔｈｅｌ보다도 낮으면, 발광소자 ＥＬ은 차단 상태에 있다.
다음에 도 9에 나타낸 바와 같이 기록 기간/이동도 보정기간 (6)에 들어가면, 샘플링용 트랜지스터 T1을 계속해서 온 한 상태에서 신호선 ＳＬ의 전위를 Ｖｏｆｓ에서 Ｖｓｉｇ로 전환한다. 이때 신호전위 Ｖｓｉｇ는 계조에 따른 전압에 해당한다. 구동용 트랜지스터 T2의 게이트 전위는 샘플링용 트랜지스터 T1이 온 하고 있기 때문에 Ｖｓｉｇ가 된다. 한편 소스 전위는 전원 Ｖｃｃ으로부터 전류가 흐르기 때문에 시간에 따라 상승해 간다. 이 시점에도 구동용 트랜지스터 T2의 전 위가 발광소자 ＥＬ의 역치전압 Ｖｔｈｅｌ과 캐소드 전압 Ｖｃａｔ의 합을 초과하지 않고 있으면, 구동용 트랜지스터 T2로부터 흐르는 전류는 주로 등가용량 Ｃｅｌ과 저장용량 C1의 충전에 사용된다. 이때 이미 구동용 트랜지스터 T2의 역치전압 보정동작은 완료되었기 때문에, 구동용 트랜지스터 T2를 흐르는 전류는 이동도 μ를 반영한 것이 된다. 더 구체적으로, 이동도 μ가 큰 구동용 트랜지스터 T2에서는 이때의 전류량이 크고, 소스의 전위상승량 ΔV도 크다. 반대로 이동도 μ가 작을 경우 구동용 트랜지스터 T2의 전류량이 작아지고, 소스의 상승량 ΔV는 작아진다. 이러한 동작에 의해 구동용 트랜지스터 T2의 게이트 전압 Ｖｇｓ는 이동도 μ를 반영하고 ΔV만큼 압축된다. 이동도 보정기간 (6)이 완료되면 완전히 이동도 μ를 보정한 Ｖｇｓ를 얻을 수 있다.
도 10은 전술한 이동도 보정기간 (6)에 있어서의 구동용 트랜지스터 T2의 소스 전압의 시간적인 변화를 나타내는 그래프다. 도면에 나타낸 바와 같이 구동용 트랜지스터 T2의 이동도가 크면, 소스 전압은 빠르게 상승하고, 그만큼 Ｖｇｓ가 압축된다. 즉 이동도 μ가 크면 그 영향을 상쇄되도록 Ｖｇｓ가 압축되고, 구동전류를 억제할 수 있다. 한편 이동도 μ가 작을 경우 구동용 트랜지스터 T2의 소스 전압은 그다지 빠르게 상승하지 않으므로, Ｖｇｓ도 강하게 압축되지 않는다. 따라서 이동도 μ가 작을 경우, 구동용 트랜지스터의 Ｖｇｓ에는 작은 구동능력을 보충하도록 하는 큰 압축이 걸리지 않는다.
도 11은 발광 기간 (7) 동안의 동작 상태를 나타낸다. 이 발광 기간 (7)에는 샘플링용 트랜지스터 T1을 오프해서 발광소자 ＥＬ을 발광시킨다. 구동용 트랜지스 터 T2의 게이트 전압 Ｖｇｓ는 일정하게 유지된다. 구동용 트랜지스터 T2는 전술한 특성식을 따라서 일정한 전류 Ｉｄｓ'을 발광소자 ＥＬ에 흘려보낸다. 발광소자 ＥＬ의 애노드 전압(즉 구동용 트랜지스터 T2의 소스 전압)은 발광소자 ＥＬ에 Ｉｄｓ'의 전류가 흐르기 때문에, Ｖｘ까지 상승하고, 이것이 Ｖｃａｔ+Ｖｔｈｅｌ을 초과한 시점에 발광소자 ＥＬ이 발광한다. 발광소자 ＥＬ은 발광 시간이 길어지면 그 전류/전압 특성이 변화하게 된다. 그 때문에 도 11에 나타낸 소스 S의 전위가 변화한다. 그러나 구동용 트랜지스터 T2의 게이트 전압 Ｖｇｓ는 부트스트랩 동작에 의해 일정한 값으로 유지되기 때문에, 발광소자 ＥＬ에 흐르는 전류 Ｉｄｓ'은 변화하지 않는다. 따라서 발광소자 ＥＬ의 전류/전압 특성이 열화해도, 일정한 구동전류 Ｉｄｓ'이 항상 흐르기 때문에, 발광소자 ＥＬ의 휘도가 변화하지 않는다.
도 12a 및 12b는 신호 기록 기간/이동도 보정기간의 동작을 나타내는 모식도다. 도 12a는 제어용 스캐너에 가까운 측에 위치하는 화소에 인가되는 제어신호 파형을 나타낸다. 환언하면 제어신호 파형은 수평으로 연장하여 설치된 주사선 ＷＳ의 제어신호 입력측에서 관측되는 파형이다. 한편 도 12b는 입력측과 반대측에서 관측되는 제어신호의 파형을 나타낸다.
우선 도 12a에 나타낸 바와 같이 입력측에서는, 타이밍 t0에 제어신호가 상승해서 샘플링용 트랜지스터 T1이 온 한 후, 타이밍 t1에 신호선 ＳＬ이 Ｖｏｆｓ에서 Ｖｓｉｇ로 전환된 후 타이밍 t2에 제어신호 ＷＳ가 하강하여 샘플링용 트랜지스터 T1이 오프할 때까지의 기간(t1-t2)이 전술한 기록 기간/이동도 보정기간 (6)이 된다. 입력측에서는 제어신호가 열화하지 않고 기록 기간/이동도 보정기간 (6)은 설계 사양에 따른 시간을 유지한다.
이에 반해 도 12b에 나타낸 입력과 반대측에서는, 주사선 ＷＳ에 공급되는 제어신호가 배선 저항이나 배선 용량의 영향을 받아서 무뎌지고, 상승 파형이나 하강 파형이 무뎌진다. 이렇게 파형이 무뎌지면, 기록 기간/이동도 기간의 초기 단계 t1에는 영향이 없지만, 말기 단계에 영향이 나타나고, 변동이 발생한다. 도면에 나타낸 예에서는, 입력측의 타이밍 t2에 대하여 입력과 반대측의 타이밍 t2'은 후방으로 시프트한다. 이렇게 주사선 ＷＳ에 따라 기록 기간/이동도 보정기간이 벗어나면, 이동도 μ의 보정의 효과가 달라진다. 결과적으로 Ｖｇｓ가 변동하여, 발광 휘도의 불균일로 나타난다. 구체적으로는 패널의 제어신호 입력 반대측에서 기록 시간이 길어지기 때문에, 불균일이 화면에서는 쉐이딩으로 나타난다. 특히, 신호전위 Ｖｓｉｇ가 최대 레벨일 때(즉 백색 표시일 때), 이동도 보정기간에 있어서의 구동용 트랜지스터의 소스 전위의 상승량 ΔV는 큰 값이 된다. 즉 Ｖｓｉｇ가 높을수록, 구동용 트랜지스터에 흐르는 전류가 커지고, 저장용량에 큰 부귀환 ΔV가 걸린다. 따라서 소스 전위가 크게 상승한다. 이 때문에 특히 백색 표시에서 기록 시간의 편차가 현저히 드러나, 쉐이딩과 같은 화질 불균일이 발생한다.
도 13a 내지 13c는 본 발명의 실시예의 원리를 나타내는 모식도다. 이 모식도는 신호선 ＳＬ 위에 나타나는 영상신호의 전위변화와 주사선 ＷＳ 위에 나타나는 제어신호의 전위변화를 시간축을 공통으로 해서 나타낸다. 도 13a는 제어신호의 입력측에서 관측되는 파형을 나타내고, 도 13c는 입력측과 반대측에서 관측되는 파형을 나타내고, 도 13b는 둘의 중간의 위치에서 관측되는 파형을 나타낸다.
우선 도 13a에 나타낸 입력측에 주목하면, 제1 타이밍 t0에 주사선 ＷＳ상의 제어신호가 상승하고, 샘플링용 트랜지스터 T1이 온 한다. 그 후 제2 타이밍 t1에 신호선 ＳＬ상의 영상신호가 기준전위 Ｖｏｆｓ에서 신호전위 Ｖｓｉｇ로 상승한다. 그 후 제3 타이밍 t2에 주사선 ＷＳ상의 제어신호가 하강하고, 샘플링용 트랜지스터 T1은 오프한다. 제2 타이밍 t1에서 제3 타이밍 t2까지의 사이가 기록 기간/이동도 보정기간이 된다.
도 13b에 나타낸 바와 같이, 주사선 ＷＳ의 거의 중앙의 위치에서는, 제어신호가 주사선 ＷＳ의 배선 저항이나 배선 용량에 기인하는 부하로 인해, 제어신호의 상승 파형 및 하강 파형이 무뎌진다. 특히 하강 파형이 무뎌짐에 따라, 샘플링용 트랜지스터 T1이 오프하는 제3 타이밍 t2는 후방으로 쉬프트된다. 이 후방으로의 시프트량을 캔슬하도록 신호선 ＳＬ상의 영상신호가 기준전위 Ｖｏｆｓ에서 Ｖｓｉｇ로 전환하는 제2 타이밍 t1을 후방으로 시프트한다. 그 결과 제2 타이밍 t1과 제3 타이밍 t2 사이의 기록 기간/이동도 보정기간은 13a에 나타낸 입력측과 같아지고, 이동도 보정에 오차는 발생하지 않는다.
도 13c에 나타낸 바와 같이, 입력과 반대측에서는, 주사선 ＷＳ의 부하에 의해, 제어신호 파형은 더욱 무뎌지게 되고, 샘플링용 트랜지스터 T1이 오프하는 제3 타이밍 t2는 더욱 후방으로 시프트한다. 이 후방 시프트량을 캔슬하도록, 신호 드라이버측은 신호선 ＳＬ에 공급하는 영상신호의 전환 타이밍 t1을 후방으로 시프트한다. 이에 따라 제3 타이밍 t2 및 제2 타이밍 t1은 모두 후방으로 시프트하지만, 두 타이밍의 사이의 기간(즉 기록 기간/이동도 보정기간)은 일정해서, 도 13a 및 13b에 나타낸 상태와 다르지 않다. 이렇게 제어신호의 하강이 무뎌지는 양이 커질수록, 영상신호의 전환 위상이 더욱 후방으로 쉬프트된다. 이러한 방식에 의해, 주사선 ＷＳ(게이트 라인)의 부하가 크더라도 정상적으로 기록 동작 및 이동도 보정동작을 행할 수 있고, 쉐이딩을 줄이거나 제거하여 균일한 화질을 얻을 수 있다.
도 14는 도 2에 나타낸 화소의 동작 시퀀스의 참고예를 나타낸다. 이해를 쉽게 하기 위해서, 도 3에 나타낸 타이밍 차트와 유사한 표기를 채용하고 있다. 기본적인 제어 시퀀스는 도 3에 나타냈을 경우와 같지만, 다른 점은 기록 기간/이동도 보정기간의 제어 타이밍에 있다. 본 참고예에서는 역치전압 보정기간 (5) 후에, 준비 기간 (5a)에, 주사선 ＷＳ의 일단을 로 레벨로 설정해서 샘플링용 트랜지스터 T1을 오프하고 있다. 그 후 기록 기간/이동도 보정기간 (6)에 진행되고, 입력 신호가 Ｖｓｉｇ에 있는 시간대에, 다시 주사선 ＷＳ를 하이레벨로 설정해서 샘플링용 트랜지스터 T1을 온 한다. 즉, 본 참고예에서는 라이트 스캐너(4)는 신호선 ＳＬ이 신호전위 Ｖｓｉｇ에 있는 시간대에 샘플링용 트랜지스터 T1을 도통 상태로 한다. 따라서 이 시간대보다 시간 폭이 짧은 펄스형 제어신호를 주사선 ＷＳ에 출력하고, 샘플링용 트랜지스터 T1의 게이트에 인가해서 이것을 도통 상태로 한다.
도 15a 내지 15c는 도 14에 나타낸 동작 시퀀스 중에서도 특히 기록 기간/이동도 보정기간 (6)을 추출해서 나타낸 모식도다. 도 15a는 입력측의 신호 상태를 나타내고, 도 15c는 입력과 반대측의 신호 상태를 나타낸다. 도 15b는 입력측과 반대측의 중간 부분의 신호 상태를 나타낸다. 도 15a에 나타낸 바와 같이, 신호선 ＳＬ이 타이밍 t0에 Ｖｏｆｓ에서 Ｖｓｉｇ로 변화된 후, 펄스형 제어신호를 주사선 ＷＳ에 인가해서 샘플링용 트랜지스터 T1을 온 한다. 따라서 본 참고예의 기록 기간/이동도 보정기간 (6)은, 제어신호가 상승한 시점 t1에서 이것이 하강한 시점 t2로 결정된다. 입력측에서는 제어신호 펄스는 거의 열화되지 않고 구형파를 가진다. 따라서 설계대로의 기록 기간/이동도 보정기간을 얻을 수 있다.
한편 도 15b에 나타낸 바와 같이, 입력측과 반대측의 사이에 있는 중간 위치에서는, 제어신호 펄스가 전파 지연에 의해 상승과 하강이 무뎌진다. 도시한 예에서는 제어신호에 응답해서, 샘플링용 트랜지스터 T1이 온 하는 전압 레벨을 양쪽 화살표가 첨부된 선분으로 나타낸다. 이렇게 비교적 온 레벨이 낮을 경우, 온 타이밍 t1에 비해 오프 타이밍 t2가 상대적으로 후방 시프트된다. 따라서 기록 기간/이동도 보정기간은 길어지게 된다. 반대로 샘플링용 트랜지스터 T1이 온 하는 전압 레벨이 높으면, 온 타이밍 t1은 크게 후방으로 시프트하는 반면, 오프 타이밍 t2는 그다지 후방으로 시프트하지 않는다. 따라서 기록 기간/이동도 보정기간은 15a의 표준에 비해 짧아진다. 이렇게 제어신호의 펄스 폭만으로 기록 기간/이동도 보정기간을 규정하는 방식은, 제어신호 펄스의 파형 열화에 의해 기록 기간/이동도 보정기간이 크게 영향을 받게 된다.
도 15c는 입력과 반대측에서 관측되는 제어신호 파형을 나타낸다. 주사선 ＷＳ의 부하에 의해 제어신호 펄스가 대폭 열화해버려, 더 이상 샘플링용 트랜지스터 T1이 온 하는 전압 레벨까지 도달하지 않는다. 이러한 경우, 영상신호의 신호전위를 샘플링할 수 없고 동작 불량을 일으킨다. 전술한 바와 같이, 기록 기간은 영상신호의 신호전위 Ｖｓｉｇ를 저장용량 C1에 기록하는 기간이지만, 동시에 구동용 트랜지스터 T2에 흐르는 전류를 저장용량 C1에 부귀환하는 시간이다. 이 기록 시간을 너무 길게 잡으면, 부귀환에 의해 Ｖｇｓ가 저하하여 발광 휘도를 얻을 수 없게 된다. 그 때문에 제어신호의 펄스 폭은 짧게 할 수밖에 없고, 최악의 경우 도 15c에 도시하는 바와 같이, 대폭적인 파형 열화로 인해 샘플링용 트랜지스터 T1이 온 하지 않는 경우가 있다.
본 발명의 실시예에 따른 표시장치는, 도 16에 나타낸 바와 같은 박막 디바이스 구성을 가진다. 도 16은 절연성 기판에 형성된 화소의 모식적인 단면 구조를 나타낸다. 도면에 나타낸 바와 같이, 화소는 복수의 박막 트랜지스터를 포함한 트랜지스터부(도면에서는 1개의 ＴＦＴ를 예시), 저장용량 등의 용량부 및 유기ＥＬ소자 등의 발광부를 포함한다. 기판 위에 ＴＦＴ프로세스를 통해 트랜지스터부나 용량부가 형성되고, 그 위에 유기ＥＬ소자 등의 발광부가 적층되어 있다. 그 위에 접착제를 통해 투명한 대향기판을 부착해서 플랫 패널로 하고 있다.
본 발명의 실시예에 따른 표시장치는, 도 17에 나타낸 바와 같이 모듈 형상의 플랫 표시장치를 포함한다. 예를 들면, 절연성 기판 위에, 유기ＥＬ소자, 박막 트랜지스터, 박막용량 등으로 이루어지는 화소를 매트릭스 모양으로 집적 형성한 화소 어레이부를 설치한다. 이 화소 어레이부(화소 매트릭스부)를 둘러싸도록 접착제를 배치하고, 유리 등의 대향기판을 부착해서 표시 모듈로 한다. 이 대향기판에는 필요에 따라, 컬러필터, 보호막, 차광막 등을 설치해도 좋다. 표시 모듈에는, 외부에서 화소 어레이부에의 신호 등을 입출력하기 위한 커넥터로서 예를 들면 ＦＰＣ(플랙시블 프린트 서킷)를 형성해도 된다.
이상 설명한 본 발명의 실시예에 따른 표시장치는, 플랫 패널 형상을 가지고, 여러 가지 전자기기, 예를 들면 디지털 카메라, 노트형 퍼스널 컴퓨터, 휴대전화, 비디오 카메라 등, 전자기기에 입력되거나, 전자기기 내에서 생성한 영상신호를 화상 혹은 영상으로서 표시하는 모든 분야의 전자기기의 디스플레이에 적용할 수 있다. 이하 이러한 표시장치가 적용된 전자기기의 예를 게시한다.
도 18은 본 발명의 실시예가 적용된 텔레비전을 나타낸다. 본 텔레비전은 프런트 패널(12), 필터 유리(13) 등으로 구성된 영상표시 화면(11)을 포함하고, 본 발명의 일 실시예에 따른 표시장치를 그 영상표시 화면(11)에 사용함으로써 제작된다.
도 19a 및 19b는 본 발명의 실시예가 적용된 디지털 카메라를 나타낸다. 도 19a는 디지털 카메라의 정면도이고, 도 19b는 디지털 카메라의 배면도다. 본 디지털 카메라는, 촬상 렌즈, 플래시용 발광부(15), 표시부(16), 컨트롤 스위치, 메뉴 스위치, 셔터(19) 등을 포함하고, 본 발명의 일 실시예에 따른 표시장치를 그 표시부(16)에 사용함으로써 제작된다.
도 20은 본 발명의 일 실시예가 적용된 노트형 개인용 컴퓨터다. 노트형 개인용 컴퓨터의 본체(20)에는 문자 등을 입력할 때 조작되는 키보드(21)를 포함하고, 본체 커버에는 화상을 표시하는 표시부(22)를 포함한다. 노트형 개인용 컴퓨터는 본 발명의 일 실시예에 따른 표시장치를 그 표시부(22)에 사용함으로써 제작된다.
도 21a 및 21b는 본 발명의 일 실시예가 적용된 휴대 단말장치를 나타낸다. 도 21a가 휴대 단말장치의 연 상태를 나타내고, 도 21b가 휴대 단말장치의 닫은 상태를 나타낸다. 본 휴대 단말장치는, 상측 케이싱(23), 하측 케이싱(24), 연결부(여기에서는 힌지부)(25), 디스플레이(26), 서브 디스플레이(27), 픽처 라이트(28), 카메라(29) 등을 포함하고, 본 발명의 일 실시예에 따른 표시장치를 그 디스플레이(26)나 서브 디스플레이(27)에 사용함으로써 제작된다.
도 22는 본 발명의 일 실시예가 적용된 비디오 카메라를 나타낸다. 본 비디오 카메라는 본체부(30), 전방을 향한 측면에 피사체 촬상용 렌즈(34), 촬영시의 스타트/스톱 스위치(35), 모니터(36) 등을 포함하고, 본 발명의 일 실시예에 따른 표시장치를 그 모니터(36)에 사용함으로써 제작된다.
첨부된 청구항이나 그와 동등한 범위 내에 있는 한, 설계 요구나 다른 요소에 따라 다양한 변형, 조합, 하위 조합, 변경이 가능하다는 것은 당업자에게 당연하게 이해된다.
도 1은 본 발명의 일 실시예에 따른 표시장치의 전체 구성을 나타내는 블럭도다.
도 2는 도 1에 나타낸 표시장치에 형성되는 화소의 일례를 게시하는 회로도다.
도 3은 도 2에 나타낸 화소의 동작 설명에 제공하는 타이밍 차트다.
도 4는 도 2에 나타낸 화소의 동작 설명에 제공하는 모식도다.
도 5는 도 2에 나타낸 화소의 동작 설명에 제공하는 모식도다.
도 6은 도 2에 나타낸 화소의 동작 설명에 제공하는 모식도다.
도 7은 도 2에 나타낸 화소의 동작 설명에 제공하는 모식도다.
도 8은 도 2에 나타낸 화소의 동작 설명에 제공하는 그래프다.
도 9는 도 2에 나타낸 화소의 동작 설명에 제공하는 모식도다.
도 10은 도 2에 나타낸 화소의 동작 설명에 제공하는 그래프다.
도 11은 도 2에 나타낸 화소의 동작 설명에 제공하는 모식도다.
도 12a 및 12b는 도 2에 나타낸 화소의 동작 설명에 제공하는 타이밍 차트다.
도 13a 내지 13c는 도 2에 나타낸 화소의 동작 설명에 제공하는 타이밍 차트다.
도 14는 참고예에 따른 표시장치의 동작 설명에 제공하는 타이밍 차트다.
도 15a 내지 15c는 참고예에 따른 표시장치의 동작 설명에 제공하는 타이밍 차트다.
도 16은 본 발명의 일 실시예에 따른 표시장치의 디바이스 구성을 나타내는 단면도다.
도 17은 본 발명의 일 실시예에 따른 표시장치의 모듈 구성을 나타내는 평면도다.
도 18은 본 발명의 일 실시예에 따른 표시장치를 구비한 텔레비전 세트를 나타내는 사시도다.
도 19a 및 19b는 본 발명의 일 실시예에 따른 표시장치를 구비한 디지털 스틸 카메라를 나타내는 사시도다.
도 20은 본 발명의 일 실시예에 따른 표시장치를 구비한 노트형 퍼스널 컴퓨터를 나타내는 사시도다.
도 21a 및 21b는 본 발명의 일 실시예에 따른 표시장치를 구비한 휴대 단말장치를 나타내는 모식도다.
도 22는 본 발명의 일 실시예에 따른 표시장치를 구비한 비디오 카메라를 나타내는 사시도다.
도 23은 종래의 표시장치의 일례를 게시하는 회로도다.
도 24는 종래의 표시장치의 문제점을 나타내는 그래프다.
도 25는 종래의 표시장치의 다른 예를 게시하는 회로도다.

Claims (5)

  1. 화소 어레이부와 그 화소 어레이부를 구동하는 구동부로 이루어진 표시장치로서,
    상기 화소 어레이부는, 행형의 주사선과, 열형의 신호선과, 행렬형의 화소와, 소정의 급전선을 구비하고,
    상기 구동부는, 각 주사선에 순차 제어신호를 출력하고, 화소를 행 단위로 선 순차 주사하는 제어용 스캐너와,
    상기 선 순차 주사에 맞춰서 열형의 신호선에 영상신호가 되는 신호전위와 기준전위를 공급하는 신호 드라이버를 구비하고,
    상기 화소는, 발광소자와, 샘플링용 트랜지스터와, 구동용 트랜지스터와, 저장용량을 포함하고,
    상기 샘플링용 트랜지스터는, 게이트가 상기 주사선에 접속되고, 소스 및 드레인의 한쪽이 상기 신호선에 접속되고, 소스 및 드레인의 다른 한쪽이 상기 구동용 트랜지스터에 접속되고,
    상기 구동용 트랜지스터는, 소스 및 드레인의 한쪽이 상기 발광소자에 접속되고, 소스 및 드레인의 다른 한쪽이 상기 급전선에 접속되고,
    상기 저장용량은, 상기 구동용 트랜지스터의 소스와 게이트의 사이에 접속되어 있는 표시장치로 구성되고,
    상기 샘플링용 트랜지스터는, 상기 제어신호가 상승하는 제1 타이밍에 온 한 후, 상기 영상신호가 기준전위에서 신호전위로 상승하는 제2 타이밍부터, 상기 제어신호가 하강해서 오프하는 제3 타이밍까지의 샘플링 기간에, 상기 신호전위를 샘플링해서 상기 저장용량에 기록하고,
    상기 샘플링용 트랜지스터는 또한, 상기 샘플링 기간에 상기 구동용 트랜지스터에 흐르는 전류를 상기 저장용량에 부귀환해서 상기 구동용 트랜지스터의 이동도에 대한 보정을 상기 저장용량에 기록된 신호전위에 가하고,
    상기 구동용 트랜지스터는, 상기 보정이 가해진 신호전위에 따라 구동전류를 상기 발광소자에 흘려보내서 발광시키고,
    상기 신호 드라이버는, 상기 제어용 스캐너로부터 출력된 제어신호의 주사선에 따른 전송 지연으로 인한 상기 제3 타이밍의 후방 시프트를 보상하도록, 각 신호선에 공급하는 영상신호의 상기 제2 타이밍을 조정하는 것을 특징으로 하는 표시장치.
  2. 제 1항에 있어서,
    상기 제3 타이밍에 샘플링용 트랜지스터가 오프하면, 상기 구동용 트랜지스터의 게이트는 상기 신호선에서 분리되고,
    상기 발광소자에 대한 구동전류의 공급에 의해 상기 구동용 트랜지스터의 소스 전위가 상승했을 때, 상기 구동용 트랜지스터의 소스 전위의 상승에 따르면서 상기 구동용 트랜지스터의 게이트 전위도 상승하고, 이로써 소스와 게이트간의 전 압을 일정하게 유지하는 것을 특징으로 하는 표시장치.
  3. 제 1항에 있어서,
    상기 구동부는, 상기 샘플링 기간에 앞서 행형으로 배치된 각 급전선의 전위를 고저로 전환하는 전환 조작을 실행하는 전원 스캐너를 구비하고,
    이 전환 조작에 의해, 상기 구동용 트랜지스터는 컷오프할 때의 역치전압을 미리 상기 저장용량에 기록하는 것을 특징으로 하는 표시장치.
  4. 화소 어레이부와 그 화소 어레이부를 구동하는 구동부로 이루어진 표시장치의 구동방법으로서,
    상기 화소 어레이부는, 행형의 주사선과, 열형의 신호선과, 행렬형의 화소와, 소정의 급전선을 구비하고,
    상기 구동부는, 각 주사선에 순차 제어신호를 출력하고, 화소를 행 단위로 선 순차 주사하는 제어용 스캐너와,
    상기 선 순차 주사에 맞춰서 열형의 신호선에 영상신호가 되는 신호전위와 기준전위를 공급하는 신호 드라이버를 구비하고,
    상기 화소는, 발광소자와, 샘플링용 트랜지스터와, 구동용 트랜지스터와, 저장용량을 포함하고,
    상기 샘플링용 트랜지스터는, 게이트가 상기 주사선에 접속되고, 소스 및 드레인의 한쪽이 상기 신호선에 접속되고, 소스 및 드레인의 다른 한쪽이 상기 구동용 트랜지스터에 접속되고,
    상기 구동용 트랜지스터는, 소스 및 드레인의 한쪽이 상기 발광소자에 접속되고, 소스 및 드레인의 다른 한쪽이 상기 급전선에 접속되고,
    상기 저장용량은, 상기 구동용 트랜지스터의 소스와 게이트의 사이에 접속되어 있는 표시장치로 구성되고,
    상기 방법은,
    상기 샘플링용 트랜지스터가, 상기 제어신호가 상승하는 제1 타이밍에 온 한 후, 상기 영상신호가 기준전위에서 신호전위로 상승하는 제2 타이밍부터, 상기 제어신호가 하강해서 오프하는 제3 타이밍까지의 샘플링 기간에, 상기 신호전위를 샘플링해서 상기 저장용량에 기록하도록 하는 단계와,
    상기 샘플링용 트랜지스터가 또한, 상기 샘플링 기간에 상기 구동용 트랜지스터에 흐르는 전류를 상기 저장용량에 부귀환해서 상기 구동용 트랜지스터의 이동도에 대한 보정을 상기 저장용량에 기록된 신호전위에 가하도록 하는 단계와,
    상기 구동용 트랜지스터가, 상기 보정이 가해진 신호전위에 따라 구동전류를 상기 발광소자에 흘려보내서 발광시키도록 하는 단계와,
    상기 신호 드라이버가, 상기 제어용 스캐너로부터 출력된 제어신호의 주사선에 따른 전송 지연으로 인한 상기 제3 타이밍의 후방 시프트를 보상하도록, 각 신호선에 공급하는 영상신호의 상기 제2 타이밍을 조정하도록 하는 단계를 포함하는 것을 특징으로 하는 표시장치의 구동방법.
  5. 제 1항에 기재된 표시장치를 구비한 전자기기.
KR1020080023696A 2007-03-22 2008-03-14 표시장치 및 그 구동방법과 전자기기 KR20080086351A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2007-00074986 2007-03-22
JP2007074986A JP4337897B2 (ja) 2007-03-22 2007-03-22 表示装置及びその駆動方法と電子機器

Publications (1)

Publication Number Publication Date
KR20080086351A true KR20080086351A (ko) 2008-09-25

Family

ID=39774180

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080023696A KR20080086351A (ko) 2007-03-22 2008-03-14 표시장치 및 그 구동방법과 전자기기

Country Status (5)

Country Link
US (2) US8044894B2 (ko)
JP (1) JP4337897B2 (ko)
KR (1) KR20080086351A (ko)
CN (1) CN101271668B (ko)
TW (1) TW200849196A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160039780A (ko) * 2014-10-01 2016-04-12 엘지디스플레이 주식회사 유기발광 표시장치

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8217861B2 (en) * 2008-10-30 2012-07-10 National Cheng Kung University Driving circuit, and a pixel circuit incorporating the same
TWI408655B (zh) * 2008-12-29 2013-09-11 Innolux Corp 影像顯示系統與顯示面板及其閘極線電路
KR101525807B1 (ko) 2009-02-05 2015-06-05 삼성디스플레이 주식회사 표시 장치및 그 구동 방법
JP2010266492A (ja) * 2009-05-12 2010-11-25 Sony Corp 画素回路、表示装置、画素回路の駆動方法
JP5184634B2 (ja) 2009-11-19 2013-04-17 パナソニック株式会社 表示パネル装置、表示装置及びその制御方法
EP2500895B1 (en) * 2009-11-19 2018-07-18 Joled Inc. Display panel device, display device and method for controlling same
KR101097487B1 (ko) 2009-11-19 2011-12-22 파나소닉 주식회사 표시 패널 장치, 표시 장치 및 그 제어 방법
KR101924605B1 (ko) * 2011-12-16 2018-12-04 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조방법
KR102252044B1 (ko) * 2013-12-04 2021-05-17 삼성디스플레이 주식회사 표시 장치
CN109273516A (zh) * 2013-12-31 2019-01-25 京东方科技集团股份有限公司 Amoled阵列基板及显示装置
CN113077760B (zh) * 2017-12-11 2022-11-01 成都晶砂科技有限公司 一种像素驱动电路的驱动方法
CN108877684B (zh) * 2018-08-31 2020-08-25 合肥鑫晟光电科技有限公司 像素电路及其驱动方法、阵列基板、显示面板、显示装置
CN110060652A (zh) * 2019-06-10 2019-07-26 北海惠科光电技术有限公司 阵列基板、显示装置及其驱动方法
CN111161670B (zh) * 2020-03-02 2022-03-29 南京浣轩半导体有限公司 一种多行扫换行显示方法和芯片
CN111445858A (zh) * 2020-04-20 2020-07-24 昆山国显光电有限公司 像素电路及其驱动方法、显示装置

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4750813A (en) * 1986-02-28 1988-06-14 Hitachi, Ltd. Display device comprising a delaying circuit to retard signal voltage application to part of signal electrodes
US7164405B1 (en) * 1998-06-27 2007-01-16 Lg.Philips Lcd Co., Ltd. Method of driving liquid crystal panel and apparatus
JP4277148B2 (ja) * 2000-01-07 2009-06-10 シャープ株式会社 液晶表示装置及びその駆動方法
JP3956347B2 (ja) 2002-02-26 2007-08-08 インターナショナル・ビジネス・マシーンズ・コーポレーション ディスプレイ装置
JP3613253B2 (ja) * 2002-03-14 2005-01-26 日本電気株式会社 電流制御素子の駆動回路及び画像表示装置
JP4195337B2 (ja) 2002-06-11 2008-12-10 三星エスディアイ株式会社 発光表示装置及びその表示パネルと駆動方法
JP2004093682A (ja) 2002-08-29 2004-03-25 Toshiba Matsushita Display Technology Co Ltd Ｅｌ表示パネル、ｅｌ表示パネルの駆動方法、ｅｌ表示装置の駆動回路およびｅｌ表示装置
JP3832415B2 (ja) 2002-10-11 2006-10-11 ソニー株式会社 アクティブマトリクス型表示装置
KR100599724B1 (ko) * 2003-11-20 2006-07-12 삼성에스디아이 주식회사 표시 패널, 이를 이용한 발광 표시 장치 및 그 구동 방법
KR100578793B1 (ko) * 2003-11-26 2006-05-11 삼성에스디아이 주식회사 발광 표시 장치 및 그 구동 방법
JP4923410B2 (ja) * 2005-02-02 2012-04-25 ソニー株式会社 画素回路及び表示装置
JP2007034001A (ja) * 2005-07-28 2007-02-08 Sony Corp 表示装置
JP2007034225A (ja) * 2005-07-29 2007-02-08 Sony Corp 表示装置
JP4923505B2 (ja) * 2005-10-07 2012-04-25 ソニー株式会社 画素回路及び表示装置
JP4240059B2 (ja) * 2006-05-22 2009-03-18 ソニー株式会社 表示装置及びその駆動方法
JP4240068B2 (ja) * 2006-06-30 2009-03-18 ソニー株式会社 表示装置及びその駆動方法
JP4168290B2 (ja) * 2006-08-03 2008-10-22 ソニー株式会社 表示装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160039780A (ko) * 2014-10-01 2016-04-12 엘지디스플레이 주식회사 유기발광 표시장치

Also Published As

Publication number Publication date
CN101271668A (zh) 2008-09-24
US8044894B2 (en) 2011-10-25
TW200849196A (en) 2008-12-16
US20110285692A1 (en) 2011-11-24
CN101271668B (zh) 2010-06-23
US8390541B2 (en) 2013-03-05
JP4337897B2 (ja) 2009-09-30
US20080231559A1 (en) 2008-09-25
JP2008233652A (ja) 2008-10-02

Similar Documents

Publication Publication Date Title
KR20080086351A (ko) 표시장치 및 그 구동방법과 전자기기
JP4600780B2 (ja) 表示装置及びその駆動方法
KR101414127B1 (ko) 표시장치 및 그 구동방법과 전자기기
JP5309455B2 (ja) 表示装置及びその駆動方法と電子機器
JP5194781B2 (ja) 表示装置及びその駆動方法と電子機器
US9286828B2 (en) Display apparatus, driving method for display apparatus and electronic apparatus
KR20080103000A (ko) 표시장치, 그 구동방법, 및 전자기기
KR20090049995A (ko) 표시장치 및 그 구동 방법과 전자기기
KR20080077911A (ko) 표시장치 및 그 구동방법과 전자기기
JP4591511B2 (ja) 表示装置及び電子機器
KR20080101671A (ko) 표시장치 및 그 구동방법과 전자기기
JP2010039118A (ja) 表示装置及び電子機器
KR101516435B1 (ko) 표시 장치 및 그 구동 방법과 전자 기기
JP2008241783A (ja) 表示装置及びその駆動方法と電子機器
JP2008203661A (ja) 表示装置及びその駆動方法
KR101502851B1 (ko) 표시장치, 그 표시장치 구동방법 및 전자기기
KR20090085516A (ko) 표시 장치 및 그 구동 방법과 전자기기
JP2008203655A (ja) 表示装置及びその駆動方法
JP2010091641A (ja) 表示装置及びその駆動方法と電子機器
JP2010091640A (ja) 表示装置及びその駆動方法と電子機器
JP2010039119A (ja) 表示装置及びその駆動方法と電子機器
JP2009288748A (ja) 表示装置及びその駆動方法と電子機器
JP2009244481A (ja) 表示装置及びその駆動方法と電子機器

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid