JP5184634B2 - 表示パネル装置、表示装置及びその制御方法 - Google Patents

表示パネル装置、表示装置及びその制御方法 Download PDF

Info

Publication number
JP5184634B2
JP5184634B2 JP2010518444A JP2010518444A JP5184634B2 JP 5184634 B2 JP5184634 B2 JP 5184634B2 JP 2010518444 A JP2010518444 A JP 2010518444A JP 2010518444 A JP2010518444 A JP 2010518444A JP 5184634 B2 JP5184634 B2 JP 5184634B2
Authority
JP
Japan
Prior art keywords
electrode
capacitor
voltage
light emitting
switching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010518444A
Other languages
English (en)
Other versions
JPWO2011061798A1 (ja
Inventor
雅史 松井
晋也 小野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Publication of JPWO2011061798A1 publication Critical patent/JPWO2011061798A1/ja
Application granted granted Critical
Publication of JP5184634B2 publication Critical patent/JP5184634B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/17—Passive-matrix OLED displays
    • H10K59/179—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0876—Supplementary capacities in pixels having special driving circuits and electrodes instead of being connected to common electrode or ground; Use of additional capacitively coupled compensation electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0223—Compensation for problems related to R-C delay and attenuation in electrodes of matrix panels, e.g. in gate electrodes or on-substrate video signal electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)
  • Electroluminescent Light Sources (AREA)

Description

本発明は、表示パネル装置、表示装置及びその制御方法に関し、特に電流駆動型の発光素子を用いた表示パネル装置、表示装置及びその制御方法に関する。
電流駆動型の発光素子を用いた画像表示装置として、有機エレクトロルミネッセンス（ＥＬ）素子を用いた画像表示装置が知られている。この自発光する有機ＥＬ素子を用いた有機ＥＬ表示装置は、液晶表示装置に必要なバックライトが不要で装置の薄型化に最適である。また、視野角にも制限がないため、次世代の表示装置として実用化が期待されている。また、有機ＥＬ表示装置に用いられる有機ＥＬ素子は、各発光素子の輝度が、そこに流れる電流値により制御される点で、液晶セルが、そこに印加される電圧により制御されるのとは異なる。
有機ＥＬ表示装置では、通常、画素を構成する有機ＥＬ素子がマトリクス状に配置される。複数の行電極（走査線）と複数の列電極（データ線）との交点に有機ＥＬ素子を設け、選択した行電極と複数の列電極との間にデータ信号に相当する電圧を印加するようにして有機ＥＬ素子を駆動するものをパッシブマトリクス型の有機ＥＬ表示装置と呼ぶ。
一方、複数の走査線と複数のデータ線との交点にスイッチング薄膜トランジスタ（ＴＦＴ：Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）を設け、このスイッチングＴＦＴに駆動素子のゲートを接続し、選択した走査線を通じてこのスイッチングＴＦＴをオンさせて信号線からデータ信号を駆動素子に入力する。この駆動素子によって有機ＥＬ素子を駆動するものをアクティブマトリクス型の有機ＥＬ表示装置と呼ぶ。
アクティブマトリクス型の有機ＥＬ表示装置は、各行電極（走査線）を選択している期間のみ、それに接続された有機ＥＬ素子が発光するパッシブマトリクス型の有機ＥＬ表示装置とは異なり、次の走査（選択）まで有機ＥＬ素子を発光させることが可能であるため、走査線数が増大してもディスプレイの輝度減少を招くようなことはない。従って、アクティブマトリクス型の有機ＥＬ表示装置は、低電圧で駆動でき、低消費電力化が可能となる。しかしながら、アクティブマトリクス型の有機ＥＬ表示装置では、駆動トランジスタの特性のばらつきに起因して、同じデータ信号を与えても、各画素において有機ＥＬ素子の輝度が異なり、輝度ムラが発生するという欠点がある。
この問題に対し、例えば、特許文献１では、駆動トランジスタの特性のばらつきによる輝度ムラの補償方法として、簡単な画素回路で、画素ごとの特性ばらつきを補償する方法が開示されている。
図１４は、特許文献１に記載された従来の表示装置における画素部の回路構成図である。同図における表示装置５００は、画素アレイ部５０１と、水平セレクタ５０３と、ライトスキャナ５０４と、バイアススキャナ５０５とを備える。画素アレイ部５０１は、２次元状に配置された画素部５０２を備える。
画素部５０２は、カソードが負電源線５１２に接続された発光素子５０８、ドレインが正電源線５１１に接続されソースが発光素子５０８のアノードに接続された駆動トランジスタ５０７、駆動トランジスタ５０７のゲート−ソース間に接続された保持容量５０９、駆動トランジスタ５０７のソースとバイアス線ＢＳとの間に接続された補助容量５１０、ゲートが走査線ＷＳに接続され信号線ＳＬから映像信号を選択的に駆動トランジスタ５０７のゲートに印加するためのサンプリングトランジスタ５０６、という簡単な回路素子により構成される。
ライトスキャナ５０４は、走査線ＷＳに制御信号を供給する一方、水平セレクタ５０３は信号線ＳＬに基準電圧Ｖｒｅｆを供給し、以って駆動トランジスタ５０７の閾値電圧Ｖｔｈに相当する電圧を保持容量５０９の保持する補正動作を行い、続いて映像信号の信号電位Ｖｓｉｇを保持容量５０９に書き込む書き込み動作を行う。
バイアススキャナ５０５は、補正動作の前にバイアス線ＢＳの電位を切り換えて補助容量５１０を介してカップリング電圧を駆動トランジスタ５０７のソースに加え、以って駆動トランジスタ５０７のゲート−ソース間電圧Ｖｇｓを閾値電圧Ｖｔｈより大きくなるように初期化する準備動作を行う。
画素部５０２は、信号電圧Ｖｓｉｇの書き込み動作の中で、駆動トランジスタ５０７のドレイン電流を保持容量５０９に負帰還し、以って信号電圧Ｖｓｉｇに対して駆動トランジスタ５０７の移動度に応じた補正をかける。
図１５は、特許文献１に記載された従来の表示装置の動作タイミングチャートである。同図は１画素行に対する表示装置の動作を表し、１フレーム期間は非発光期間と発光期間から構成されている。また、非発光期間において、駆動トランジスタ５０７の閾値電圧Ｖｔｈ及び移動度βの補正動作を行っている。
まず時刻Ｔ１において、当該フレーム期間に入ると走査線ＷＳに短い制御パルスが印加され、サンプリングトランジスタ５０６が一旦オン状態となる。このとき、信号線ＳＬは、基準電圧Ｖｒｅｆであるため、駆動トランジスタ５０７のゲート電極に当該基準電圧が書き込まれ、駆動トランジスタ５０７のＶｇｓはＶｔｈ以下となり、駆動トランジスタ５０７はカットオフする。よって、発光素子５０８は非発光状態となり、当該時刻より、表示装置５００は、非発光期間に入る。
次に、時刻Ｔ２において、走査線ＷＳに制御信号パルスを印加し、サンプリングトランジスタ５０６をオン状態にする。
その直後の時刻Ｔ３において、バイアス線ＢＳを高電位から低電位に切り換える。これにより、補助容量５１０を介して駆動トランジスタ５０７の電位が低下する。これにより、Ｖｇｓ＞Ｖｔｈとなり、駆動トランジスタ５０７をオン状態とする。このとき、発光素子５０８は逆バイアス状態なので電流は通らず、駆動トランジスタ５０７のソース電位が上昇していく。やがて、Ｖｇｓ＝Ｖｔｈとなったところで駆動トランジスタ５０７がカットオフし、閾値電圧補正動作が完了する。
次に、時刻Ｔ４において、信号線ＳＬの電位が基準電圧Ｖｒｅｆから信号電圧Ｖｓｉｇに切り換わる。このとき、サンプリングトランジスタ５０６は導通状態にあるので、駆動トランジスタ５０７のゲート電位はＶｓｉｇとなる。ここで、発光素子５０８は、始めカットオフ状態にあるので、駆動トランジスタ５０７のドレイン電流である放電電流Ｉｄｓは、専ら保持容量５０９に流れ込み放電を開始する。この後、サンプリングトランジスタ５０６がオフ状態となる時刻Ｔ５までに、駆動トランジスタ５０７のソース電位はΔＶだけ上昇する。このようにして、信号電位ＶｓｉｇがＶｔｈに足し込まれる形で保持容量５０９に書き込まれると共に、移動度補正用の電圧ΔＶが、保持容量５０９に保持された電圧から差し引かれる。以上の時刻Ｔ４〜時刻Ｔ５までの期間は、信号書き込み期間であり移動度補正期間でもある。Ｖｓｉｇが高いほど放電電流Ｉｄｓは大きくなりΔＶの絶対値も大きくなる。
図１６は、移動度補正期間における保持容量の放電電流の特性を表すグラフである。横軸は、信号電圧Ｖｓｉｇを書き込んだ後の時間の経過、つまり、時刻Ｔ４からの時間の経過を表し、縦軸は、放電電流値を表す。上述したように、時刻Ｔ４において基準電圧Ｖｒｅｆから信号電圧Ｖｓｉｇに駆動トランジスタ５０７のゲート電位が変化すると、放電電流Ｉｄｓは、Ｖｓｉｇの大きさによりＡ１、Ｂ１及びＣ１のような、放電曲線を描く。ここで、Ａ１とＡ２とはゲートに印加されるＶｓｉｇの大きさは同じであるが、移動度βに関する特性パラメータの異なる駆動トランジスタの放電曲線である。Ｂ１とＢ２、ならびに、Ｃ１とＣ２も上記Ａ１とＡ２との関係と同様である。これらの放電曲線より、同じ信号電位を与えても、移動度βに関する特性パラメータが異なると、放電電流Ｉｄｓの初期値は異なるが、放電時間が経過すると放電電流Ｉｄｓがほぼ一致するようになる。例えば、Ａ１とＡ２との間では、時刻ａにおいて放電電流Ｉｄｓがほぼ一致し、Ｂ１とＢ２との間では、時刻ｂにおいて放電電流Ｉｄｓがほぼ一致し、Ｃ１とＣ２との間では、時刻ｃにおいて放電電流Ｉｄｓがほぼ一致するようになる。つまり、画素アレイ部５０１において、移動度βに関する特性パラメータの異なる駆動トランジスタが存在しても、上述した移動度補正期間において、発光素子５０８を発光させないようなゲートバイアスを与えながら駆動トランジスタ５０７のドレイン電流を放電させることにより、駆動トランジスタの移動度に関する特性ばらつきを考慮した補正がなされる。
次に、時刻Ｔ５において、走査線ＷＳが低レベル側に遷移し、サンプリングトランジスタ５０６はオフ状態となる。これにより、駆動トランジスタ５０７のゲートは信号線ＳＬから切り離され、同時に駆動トランジスタ５０７のドレイン電流が発光素子５０８を流れ始める。以降、Ｖｇｓは、保持容量５０９により一定に保持され、その値は信号電圧Ｖｓｉｇに閾値電圧Ｖｔｈ及び移動度βの補正をかけたものとなっている。
最後に、時刻Ｔ６において、バイアス線ＢＳの電位を低電位から高電位に戻し、次のフレーム動作に備える。
以上のようにして、特許文献１に係る表示装置５００は、閾値電圧Ｖｔｈや移動度βのばらつきに伴う輝度ムラの発生を抑制している。
特開２００８−２０３６５７号公報
特許文献１に記載された表示装置５００では、適切な移動度補正期間の設定が重要となる。図１５に記載された表示装置５００の動作タイミングチャートでは、信号線ＳＬが基準電圧Ｖｒｅｆから信号電圧Ｖｓｉｇへ変化する時刻Ｔ４で、放電電流Ｉｄｓによる移動度補正を開始し、サンプリングトランジスタ５０６がオフ状態となる時刻Ｔ５で移動度補正を終了させている。
しかしながら、特許文献１に記載された表示装置５００では走査線ＷＳの配線遅延により、画素アレイ部５０１内で移動度補正期間が変動してしまう。以下、この移動度補正期間の変動について図１７を用いて説明する。
図１７は、特許文献１に記載された表示装置における移動度補正期間の変動を説明する図である。同図に記載された、図１５における領域Ｒの拡大図において、移動度補正期間の開始時刻Ｔ４は、信号線ＳＬにおける信号電位Ｖｓｉｇの立ち上がり時である。一方、移動度補正期間の終了時刻Ｔ５は、走査線ＷＳの電圧立ち下がり時である。しかし、走査線ＷＳの配線遅延により、ライトスキャナ５０４に近い位置Ｐでの走査線ＷＳの電圧波形がライトスキャナ５０４の駆動電圧を反映した矩形波（図１７における破線）となるのに対し、ライトスキャナ５０４から遠い位置Ｑでの走査線ＷＳの電圧波形は、その立ち上がり及び立ち下がりにおいて、時定数に依存した波形なまり（図１７における実線）が生じる。開始時刻Ｔ４はＶｓｉｇの立ち上がり時であり、Ｖｓｉｇは画素列ごとに配置された走査線ＳＬごとに与えられるので、走査線ＳＬの配線遅延により移動度補正開始時刻は画素部ごとに変動しない。これに対し、終了時刻Ｔ５は、サンプリングトランジスタ５０６のゲート−ソース間電圧が、サンプリングトランジスタ５０６の閾値電圧に到達した時である。当該時刻は、例えば、サンプリングトランジスタ５０６のゲートに印加される走査電圧Ｖｗｓが、サンプリングトランジスタ５０６のソース電位であるＶｓｉｇとサンプリングトランジスタ５０６の閾値電圧との和の電位まで降下したときである。よって、移動度補正終了時刻は、Ｐ点とＱ点とで差異が生じ、移動度補正期間Ｔ４〜Ｔ５は、Ｐ点では図１７に記載されたＴ０となるのに対し、Ｑ点では図１７に記載されたＴとなる。このＰ点における移動度補正期間Ｔ０とＱ点における移動度補正期間Ｔとの差は、走査線ＷＳの立ち下がり時における電圧波形なまりに相当するΔＴである。以上のように、走査線ＷＳの配線遅延により、移動度補正期間Ｔが、実際には補正時間設計値Ｔ０とはならず、画素部間でばらつきを有してしまう。
また、上述したように、移動度補正終了時刻は、例えば、サンプリングトランジスタ５０６のゲートに印加される走査電圧Ｖｗｓが、サンプリングトランジスタ５０６のソース電位であるＶｓｉｇとサンプリングトランジスタ５０６の閾値電圧との和の電位まで降下したときである。これにより、信号電圧Ｖｓｉｇの大きさにより、移動度補正期間Ｔが変化する。よって、走査線ＷＳの配線遅延が存在すると、映像信号である信号電圧Ｖｓｉｇの変動による上記移動度補正期間のばらつき方が画素部ごとに変動してしまうという問題が存在する。つまり、移動度補正期間Ｔの変動量は、表示階調の変動に対し画素部間で一定とならず、パネル面内の電流ばらつきとなるので、シェーディング不良発生の原因となる。
上記課題に鑑み、本発明は、配線遅延に起因する移動度補正ばらつきを、全書き込み電圧に対して抑制する表示パネル装置、表示装置及びその制御方法を提供することを目的とする。
上記目的を達成するために、本発明の一態様に係る表示パネル装置は、第１電極と第２電極とを有する発光素子と、電圧を保持するための第１コンデンサと、ゲート電極が前記第１コンデンサの第１電極に接続され、ソース電極が前記発光素子の第１電極に接続され、前記第１コンデンサに保持された電圧に応じたドレイン電流を前記発光素子に流すことにより前記発光素子を発光させる駆動素子と、前記駆動素子のドレイン電極の電位を決定するための第１電源線と、前記発光素子の第２電極に電気的に接続された第２電源線と、信号電圧を供給するためのデータ線と、一方の端子が前記データ線に接続され、他方の端子が前記第１コンデンサの第１電極に接続され、前記データ線と前記第１コンデンサの第１電極との導通及び非導通を切り換える第１スイッチング素子と、一方の端子が前記駆動素子のソース電極に接続され、他方の端子が前記第１コンデンサの第２電極に接続され、前記駆動素子のソース電極と前記第１コンデンサの第２電極との導通及び非導通を切り換える第２スイッチング素子と、前記第１スイッチング素子及び前記第２スイッチング素子を制御する駆動回路と、を具備し、前記駆動回路は、前記第１コンデンサに前記駆動素子の閾値電圧に対応する電圧を保持させた後に、前記第２スイッチング素子をオン状態にして前記駆動素子のソース電極と前記第１コンデンサの第２電極との間が導通した状態で、前記第１スイッチング素子をオン状態にして前記第１コンデンサの第１電極に前記信号電圧を供給し、前記駆動素子のソース電極と前記第１コンデンサの第２電極との間に電流を流させ、前記第１コンデンサの第１電極に前記信号電圧が供給されてから予め定められた期間の経過後に、前記第２スイッチング素子をオフ状態にして前記駆動素子のソース電極と前記第１コンデンサの第２電極とを非導通とすることにより、前記期間内に前記駆動素子のソース電極と前記第１コンデンサの第２電極との間を流れる電流により前記第１コンデンサに蓄積された電荷を放電させることを特徴とする。
本発明の表示パネル装置、表示装置及びその制御方法によれば、表示階調による移動度補正時間のばらつきを軽減して配線遅延の影響を緩和できるので、移動度補正ばらつきを全階調で抑制することが可能となる。
図１は、本発明の表示パネル装置の電気的な構成を示すブロック図である。 図２は、本発明の実施の形態１に係る表示部の有する発光画素の回路構成及びその周辺回路との接続を示す図である。 図３は、本発明の実施の形態１に係る表示パネル装置の制御方法の動作タイミングチャートである。 図４は、本発明の実施の形態１に係る表示パネル装置の有する画素回路の状態遷移図である。 図５は、実施の形態１に係る画素回路の有するコンデンサの両端電極の電位変化を表すグラフである。 図６は、本発明の表示パネル装置の移動度補正期間と従来の方法による移動度補正期間との比較を表す図である。 図７は、従来の表示装置による移動度補正期間の算出パラメータを説明する図である。 図８は、本発明の表示パネル装置による移動度補正期間の算出パラメータを説明する図である。 図９Ａは、従来の移動度補正期間の決定方法により算出された移動度補正期間の時定数依存性を示すグラフである。 図９Ｂは、本発明の表示パネル装置の移動度補正期間の決定方法により算出された移動度補正期間の時定数依存性を示すグラフである。 図１０は、本発明の実施の形態２に係る表示部の有する発光画素の回路構成及びその周辺回路との接続を示す図である。 図１１は、本発明の実施の形態２に係る表示パネル装置の制御方法の動作タイミングチャートである。 図１２は、本発明の実施の形態２に係る表示パネル装置の有する画素回路の状態遷移図である。 図１３は、本発明の表示パネル装置を内蔵した薄型フラットＴＶの外観図である。 図１４は、特許文献１に記載された従来の表示装置における画素部の回路構成図である。 図１５は、特許文献１に記載された従来の表示装置の動作タイミングチャートである。 図１６は、移動度補正期間における保持容量の放電電流の特性を表すグラフである。 図１７は、特許文献１に記載された表示装置における移動度補正期間の変動を説明する図である。
本発明の一態様に係る表示パネル装置は、第１電極と第２電極とを有する発光素子と、電圧を保持するための第１コンデンサと、ゲート電極が前記第１コンデンサの第１電極に接続され、ソース電極が前記発光素子の第１電極に接続され、前記第１コンデンサに保持された電圧に応じたドレイン電流を前記発光素子に流すことにより前記発光素子を発光させる駆動素子と、前記駆動素子のドレイン電極の電位を決定するための第１電源線と、前記発光素子の第２電極に電気的に接続された第２電源線と、信号電圧を供給するためのデータ線と、一方の端子が前記データ線に接続され、他方の端子が前記第１コンデンサの第１電極に接続され、前記データ線と前記第１コンデンサの第１電極との導通及び非導通を切り換える第１スイッチング素子と、一方の端子が前記駆動素子のソース電極に接続され、他方の端子が前記第１コンデンサの第２電極に接続され、前記駆動素子のソース電極と前記第１コンデンサの第２電極との導通及び非導通を切り換える第２スイッチング素子と、前記第１スイッチング素子及び前記第２スイッチング素子を制御する駆動回路と、を具備し、前記駆動回路は、前記第１コンデンサに前記駆動素子の閾値電圧に対応する電圧を保持させた後に、前記第２スイッチング素子をオン状態にして前記駆動素子のソース電極と前記第１コンデンサの第２電極との間が導通した状態で、前記第１スイッチング素子をオン状態にして前記第１コンデンサの第１電極に前記信号電圧を供給し、前記駆動素子のソース電極と前記第１コンデンサの第２電極との間に電流を流させ、前記第１コンデンサの第１電極に前記信号電圧が供給されてから予め定められた期間の経過後に、前記第２スイッチング素子をオフ状態にして前記駆動素子のソース電極と前記第１コンデンサの第２電極とを非導通とすることにより、前記期間内に前記駆動素子のソース電極と前記第１コンデンサの第２電極との間を流れる電流により前記第１コンデンサに蓄積された電荷を放電させるものである。
本態様によると、前記第２スイッチング素子を制御して前記駆動素子のソース電極と前記第１コンデンサの第２電極との間が導通した状態で、前記第１スイッチング素子をオン状態にして前記第１コンデンサの第１電極に前記信号電圧を供給し、前記駆動素子のソース電極と前記第１コンデンサの第２電極との間に放電電流を流させる。これにより、前記第１コンデンサへの信号電圧の書込みと同時に、上記放電電流による駆動素子の移動度補正を開始させる。
そして、前記第１コンデンサの第１電極に前記信号電圧が供給されてから予め定められた期間の経過後に、前記第２スイッチング素子をオフ状態にして前記駆動素子のソース電極と前記第１コンデンサの第２電極とを非導通とする。これにより、上記放電電流による駆動素子の移動度補正を終了させる。
従って、上記放電電流による駆動素子の移動度補正の開始制御を、前記第１コンデンサへの前記信号電圧の供給制御により行っている。一方、上記放電電流による駆動素子の移動度補正の終了制御を、前記第２スイッチング素子の制御により行い、前記第１コンデンサへの前記信号電圧の供給制御とは別個の制御としている。即ち、上記放電電流による駆動素子の移動度補正の開始制御と、上記放電電流による駆動素子の移動度補正の終了制御とを別個のスイッチング素子の制御により行っている。そのため、前記第１スイッチング素子を制御して前記第１コンデンサの第１電極への前記信号電圧の供給を開始してから、前記第２スイッチング素子を制御して前記駆動素子のソース電極と前記第１コンデンサの第２電極とを非導通とするまでの所定期間を精度よく制御できる。その結果、前記駆動素子のソース電極と前記第１コンデンサの第２電極との間を流れる放電電流を利用して前記第１コンデンサに蓄積された電荷を放電させる時間を精度よく制御でき、これにより、前記駆動素子の移動度を精度よく補正できる。
さらに、前記第１コンデンサへの信号電圧の書込みと同時に、上記放電電流による駆動素子の移動度補正を開始させることにより、前記第１コンデンサへの信号電圧の書き込み処理期間と上記放電電流による前記駆動素子の移動度補正の処理期間とを短縮できる。これは、表示パネル装置が大画面化し画素数が増大した場合に、書き込み期間及び移動度補正を各画素に十分確保できなくなるので、特に有効になる。
また、本発明の一態様に係る表示パネル装置は、さらに、前記第１コンデンサの第２電極に接続された第２コンデンサと、前記駆動素子の閾値電圧より大きな電位差を前記第１コンデンサに生じさせる逆バイアス電圧を前記第２コンデンサに供給するバイアス電圧線とを備え、前記駆動回路は、前記第２スイッチング素子をオン状態にして前記駆動素子のソース電極と前記第１コンデンサの第２電極との間を導通させ、前記第１スイッチング素子をオン状態にして前記第１コンデンサの第１電極の電圧を固定するための固定電圧を前記データ線から供給させつつ、前記駆動素子の閾値電圧より大きな電位差を前記第１コンデンサに生じさせるような前記逆バイアス電圧を前記第２コンデンサに書込み、前記第１コンデンサの第１電極及び第２電極の電位差が前記駆動素子の前記閾値電圧に到達して前記駆動素子がオフ状態となるまでの時間を経過させることで、前記第１コンデンサに前記駆動素子の前記閾値電圧に対応する電圧を保持させるものである。
本態様によると、前記第１スイッチング素子を制御して前記第１コンデンサの第１電極の電圧を固定するための固定電圧を供給しつつ、前記逆バイアス電圧を前記第２コンデンサに書込む。前記逆バイアス電圧は、前記駆動素子の閾値電圧より大きな電位差を前記第１コンデンサに生じさせるものである。そして、前記第１コンデンサの第１電極及び第２電極の電位差が前記駆動素子の閾値電圧に到達するまでの時間以上の時間を経過するのを待つ。これにより、前記第１コンデンサには前記駆動素子の閾値電圧に相当する電荷が蓄積される。また、この閾値電圧に到達するまでの時間では、前記駆動素子のソース電極は前記第２コンデンサにより逆バイアスされているので、前記発光素子には前記駆動素子のドレイン電流は流れない。
前記第１コンデンサの両端電極の電位差が前記駆動素子の閾値電圧となると、前記駆動素子のドレイン電流の流れは停止する。この状態で、前記第１コンデンサの第１電極に前記信号電圧の供給を開始する。これにより、前記第１コンデンサには、前記駆動素子の閾値電圧に対応する電荷が蓄積されることになる。
このように、前記第１コンデンサに前記駆動素子の閾値電圧を保持させた上で、前記第１コンデンサの第１電極に前記信号電圧を供給するので、前記第１コンデンサに、映像信号を反映し駆動素子の特性ばらつきを補正した所望の電位差を蓄積できる。その結果、所望の電位差に対応するドレイン電流を前記第１電源線と前記第２電源線との間に流し、前記発光素子の発光量を精度よく制御できる。
また、本発明の一態様に係る表示パネル装置は、前記駆動回路は、前記第１スイッチング素子をオン状態にして前記第１コンデンサの第１電極の電圧を固定するための固定電圧を前記データ線から供給させつつ、前記駆動素子の閾値電圧より大きな電位差を前記第１コンデンサに生じさせるような前記逆バイアス電圧を前記第２コンデンサに書込み、前記第１スイッチング素子をオフ状態にし、前記第１コンデンサの第１電極及び第２電極の電位差が前記駆動素子の前記閾値電圧に到達して前記駆動素子がオフ状態となるまでの時間を経過させることで、前記第１コンデンサに前記駆動素子の前記閾値電圧に対応する電圧を保持させるものである。
本態様によると、前記第１スイッチング素子をオン状態にして上記固定電圧を前記データ線から供給させつつ上記逆バイアス電圧を前記第２コンデンサに書込み、前記第１コンデンサに前記駆動素子の閾値電圧が保持されるまでの時間が経過した後、前記第１スイッチング素子をオフ状態とする。このとき、前記駆動素子のゲート−ソース間は上記閾値電圧に保持されており前記駆動素子はオフ状態である。この状態で、所定のタイミングにて前記第１スイッチング素子をオン状態にして前記第１コンデンサの第１電極に前記信号電圧の供給を開始する。これが、移動度補正開始時期となる。前記第１コンデンサへの閾値電圧に対する電荷蓄積期間と、移動度補正期間との間の期間を、前記第１スイッチング素子の制御により調整することが可能となる。
また、本発明の一態様に係る表示パネル装置において前記固定電圧の電圧値は、前記第１コンデンサの第１電極及び第２電極の電位差が前記駆動素子の閾値電圧に到達して前記駆動素子がオフ状態となるまでの時間が経過した際に、前記発光素子の第１電極と前記発光素子の第２電極との電位差が、前記発光素子が発光を開始する前記発光素子の閾値電圧より低い電圧となるように予め設定されている。
前記第１スイッチング素子を制御して前記第１コンデンサの第１電極に前記信号電圧を供給し、前記駆動素子のソース電極と前記第１コンデンサの第２電極との間に電流を流させてから、前記第２スイッチング素子を制御して前記駆動素子のソース電極と前記第１コンデンサの第２電極とを非導通とするまでの所定期間において、上記放電電流により前記駆動素子の移動度補正を行う。
一方で、上記所定期間では、前記駆動素子のソース電極と前記第１コンデンサの第２電極との間が導通しているため、前記駆動素子の移動度補正が終わる前に、前記発光素子に電流が流れて前記発光素子が発光した場合、前記移動度補正の結果により得たい所望の電位差が前記第１コンデンサに保持されない。これでは、画素間での前記発光素子の発光ムラを精度よく補正出来ない。
本態様によると、前記駆動回路が、前記第１コンデンサの第１電極に前記信号電圧を供給してから所定時間経過後に前記第２スイッチング素子を制御して前記駆動素子のソース電極と前記第１コンデンサの第２電極とを非導通とするまでの移動度補正期間において、前記発光素子の第１電極と第２電極と電位差が、前記発光素子が発光を開始する電圧である、前記発光素子の閾値電圧より低い電圧となるような電圧値に前記固定電圧の電圧値を予め設定している。これによると、前記駆動素子のソース電極と前記第１コンデンサの第２電極とが導通する状態において、前記第１コンデンサの第１電極への前記信号電圧の供給と同時に、前記駆動素子のソース電極と前記発光素子の第１電極とのノードの電圧は、前記発光素子が発光を開始する前記発光素子の閾値電圧を超えることはない。よって、移動度補正期間に、前記駆動素子のソース電極と前記第１コンデンサの第２電極との間が導通していても、前記駆動素子の移動度補正が終わる前に、前記発光素子に電流が流れて前記発光素子が発光するのを防止し、画素間での前記発光素子の発光ムラを精度よく補正できる。
また、本発明の一態様に係る表示パネル装置は、さらに、前記第１コンデンサに前記駆動素子の閾値電圧より大きな電位差を生じさせる基準電圧を、前記第１コンデンサの第２電極に供給する第３電源線と、前記第１コンデンサの第２電極と前記第３電源線とを接続するための第３スイッチング素子とを備え、前記駆動回路は、前記第３スイッチング素子をオン状態にして前記第１コンデンサの第２電極に前記基準電圧を供給し、前記第１スイッチング素子をオン状態にして前記第１コンデンサの第１電極の電圧を固定するための固定電圧を前記データ線から供給させ、前記第１コンデンサの第１電極及び第２電極の電位差が前記駆動素子の前記閾値電圧に到達して前記駆動素子がオフ状態となるまでの時間を経過させることで、前記第１コンデンサに前記駆動素子の前記閾値電圧に対応する電圧を保持させる。
本態様によると、前記第３スイッチング素子を制御して前記第１コンデンサの第２電極に前記基準電圧を供給し、前記第１スイッチング素子を制御して前記第１コンデンサの第１電極の電圧を固定するための固定電圧を供給し、前記第１コンデンサの第１電極及び第２電極の電位差が前記駆動素子の閾値電圧に到達するまでの時間以上の時間を経過するのを待つ。これにより、前記第１コンデンサの第１電極及び第２電極の電位差が前記駆動素子の閾値電圧に設定される。また、この閾値電圧に到達するまでの時間では、前記駆動素子のゲート電極は予め前記固定電圧に設定されているので、前記発光素子には前記駆動素子のドレイン電流は流れない。
前記第１コンデンサに前記駆動素子の閾値電圧が保持されると、前記駆動素子のドレイン電極とソース電極との間の電流の流れは停止する。この状態で、前記第１コンデンサの第１電極に前記信号電圧の供給を開始する。これにより、前記第１コンデンサには、前記駆動素子の閾値電圧で補正された前記信号電圧に対応する電荷が蓄積されることになる。
このように、前記第１コンデンサに前記駆動素子の閾値電圧を保持させた上で、前記第１コンデンサの第１電極に前記信号電圧を供給するので、前記第１コンデンサに、映像信号を反映し駆動素子の特性ばらつきを補正した所望の電位差を蓄積できる。その結果、所望の電位差に対応する電流を前記第１電源線と前記第２電源線との間に流し、前記発光素子の発光量を精度よく制御できる。
また、本発明の一態様に係る表示パネル装置において前記第３電源線は、前記第１スイッチング素子のオンオフ状態を切り換えるための走査線と共用されており、前記基準電圧は、前記第１スイッチング素子をオフ状態にするときの前記走査線の電圧である。
本態様によると、駆動素子の閾値電圧を検出する前段階として前記第１コンデンサの第２電極に印加される前記基準電圧を、前記第１スイッチング素子を制御する走査線の電圧で共用する。このとき、前記基準電圧は、データ線から供給される固定電圧により、前記第１コンデンサには、前記駆動素子の閾値電圧より大きな電位差を生じさせる。ここで、前記基準電圧としては、前記第１スイッチング素子をオフ状態にするときの前記走査線の電圧が用いられる。これにより、所望の電位差に対応するドレイン電流を前記第１電源線と前記第２電源線との間に流し、前記発光素子の発光量を精度よく制御できるとともに、画素回路の簡素化が図られる。
また、本発明の一態様に係る表示パネル装置において前記第１スイッチング素子のオンオフを切り換えるための第１の時定数は、前記第２スイッチング素子のオンオフを切り換えるための第２の時定数以上である。
表示パネルが大画面化すると、多くの画素部が配線に接続されるため、配線の抵抗及び寄生容量が増大する。そのため、制御回路を表示パネルの両側から供給する場合、表示パネルの端部領域と比較して表示パネルの中央領域ほど各スイッチング素子の制御が遅延する。
ここで、前記第１スイッチング素子の制御の遅延量と、前記第２スイッチング素子の制御の遅延量とが異なると、前記第１及び第２スイッチング素子の制御により規定される上記所定期間が変動するおそれがある。前記所定時間の変動が表示パネルの中央領域と周辺領域とで異なると、上記放電電流による移動度補正が表示画面内でばらつくことになり、その結果、表示画像の画質ムラの原因となる。
本態様によると、前記第２スイッチング素子の有する第２の時定数を、前記第１スイッチング素子の有する第１の時定数以下とした。これにより、前記駆動素子のソース電極と前記第１コンデンサの第２電極との間が導通した状態で前記第１コンデンサの第１電極に前記信号電圧を供給してから、前記第２スイッチング素子を制御して前記駆動素子のソース電極と前記第１コンデンサの第２電極とを非導通とするまでの移動度補正期間のばらつきを、前記駆動素子のソース電極と前記第１コンデンサの第２電極との間が導通した状態で前記第１コンデンサの第１電極に前記信号電圧を供給してから、前記第１スイッチング素子を制御して前記データ線と駆動素子のゲート電極とを非導通とするまでの従来の所定期間のばらつきよりも小さくすることが可能となる。従って、上記移動度補正期間を精度よく制御して、上記放電電流による駆動素子の移動度を精度よく補正できる。
また、本発明の一態様に係る表示装置は、上記表示パネル装置と、前記第１及び第２電源線に電源を供給する電源と、を備え、前記発光素子は、第１電極と、第２電極と、前記第１電極及び前記第２電極に挟まれた発光層とを含み、前記発光素子は、少なくとも複数個マトリクス状に配置されている。
また、本発明の一態様に係る表示装置は、上記表示パネル装置と、前記第１及び第２電源線に電源を供給する電源と、を備え、前記発光素子は、第１電極と、第２電極と、前記第１電極及び前記第２電極に挟まれた発光層とを含み、前記発光素子、前記第１コンデンサ、前記駆動素子、前記第１スイッチング素子、及び前記第２スイッチング素子は単位画素の画素回路を構成し、前記画素回路は、複数個マトリクス状に配置されている。
また、本発明の一態様に係る表示装置は、上記表示装置において、前記発光素子は、有機エレクトロルミネッセンス発光素子である。
また、本発明の一態様に係る表示装置の制御方法は、第１電極と第２電極とを有する発光素子と、電圧を保持するための第１コンデンサと、ゲート電極が前記第１コンデンサの第１電極に接続され、ソース電極が前記発光素子の第１電極に接続され、前記第１コンデンサに保持された電圧に応じたドレイン電流を前記発光素子に流すことにより前記発光素子を発光させる駆動素子と、前記駆動素子のドレイン電極の電位を決定するための第１電源線と、前記発光素子の第２電極に接続された第２電源線と、信号電圧を供給するためのデータ線と、一方の端子が前記データ線に接続され、他方の端子が前記第１コンデンサの第１電極に接続され、前記データ線と前記第１コンデンサの第１電極との導通及び非導通を切り換える第１スイッチング素子と、一方の端子が前記駆動素子のソース電極に接続され、他方の端子が前記第１コンデンサの第２電極に接続され、前記駆動素子のソース電極と前記第１コンデンサの第２電極との導通及び非導通を切り換える第２スイッチング素子とを具備した表示装置の制御方法であって、前記第１コンデンサに駆動素子の前記閾値電圧に対応する電圧を保持させた後に、前記第２スイッチング素子をオン状態にして前記駆動素子のソース電極と前記第１コンデンサの第２電極との間が導通した状態で、前記第１スイッチング素子をオン状態にして前記第１コンデンサの第１電極に前記信号電圧を供給し、前記駆動素子のソース電極と前記第１コンデンサの第２電極との間に電流を流させ、前記第１コンデンサの第１電極に前記信号電圧が供給されてから予め定められた期間の経過後に、前記第２スイッチング素子をオフ状態にして前記駆動素子のソース電極と前記第１コンデンサの第２電極とを非導通とすることにより、前記期間内に前記駆動素子のソース電極と前記第１コンデンサの第２電極との間を流れる電流により前記第１コンデンサに蓄積された電荷を放電させるものである。
以下、本発明の好ましい実施の形態を図に基づき説明する。なお、以下では、全ての図を通じて同一又は相当する要素には同じ符号を付して、その重複する説明を省略する。
（実施の形態１）
本実施の形態における表示パネル装置は、有機ＥＬ素子と、コンデンサと、コンデンサに保持された電圧に応じたドレイン電流を有機ＥＬ素子に流す駆動トランジスタと、信号電圧を供給するためのデータ線と、データ線とコンデンサの第１電極との導通及び非導通を切り換える選択トランジスタと、駆動トランジスタのソース電極と第１コンデンサの第２電極との導通及び非導通を切り換えるスイッチングトランジスタと、駆動回路とを備える。
上記駆動回路は、スイッチングトランジスタをオン状態にして駆動トランジスタのソース電極とコンデンサの第２電極との間が導通した状態で、選択トランジスタをオン状態にしてコンデンサの第１電極に信号電圧を供給し、駆動トランジスタのソース電極とコンデンサの第２電極との間に駆動トランジスタのドレイン電流を流す。そして、コンデンサの第１電極に信号電圧が供給されてから予め定められた期間の経過後に、スイッチングトランジスタをオフ状態にして駆動トランジスタのソース電極とコンデンサの第２電極とを非導通とすることにより、上記期間内に駆動トランジスタのソース電極とコンデンサの第２電極との間を流れる電流によりコンデンサに蓄積された電荷を放電させる。
これにより、コンデンサへの信号電圧の書込みと同時に、上記放電による駆動トランジスタの移動度補正を開始させる。そして、上記期間の経過後に、スイッチングトランジスタをオフ状態にすることにより、上記放電による駆動トランジスタの移動度補正を終了させる。よって、駆動トランジスタのソース電極とコンデンサの第２電極との間を流れる電流を利用してコンデンサに蓄積された電荷を放電させる時間を精度よく制御でき、これにより、前記駆動素子の移動度を精度よく補正できる。
以下、本発明の実施の形態１について、図面を参照しながら説明する。
図１は、本発明の表示パネル装置の電気的な構成を示すブロック図である。同図における表示パネル装置１は、制御回路２と、バイアス線駆動回路３と、走査線駆動回路４と、データ線駆動回路５と、表示部６とを備える。表示部６は、複数の発光画素１０がマトリクス状に配置されている。
また、図２は、本発明の実施の形態１に係る表示部の有する発光画素の回路構成及びその周辺回路との接続を示す図である。同図における発光画素１０は、駆動トランジスタ１１と、選択トランジスタ１２と、有機ＥＬ素子１３と、コンデンサ１４及び１５と、スイッチングトランジスタ１６と、データ線２０と、走査線２１及び２２と、バイアス線２３と、正電源線２４と、負電源線２５とを備える。また、周辺回路は、バイアス線駆動回路３と、走査線駆動回路４と、データ線駆動回路５とを備える。
図１及び図２に記載された構成要素について、以下、その接続関係および機能を説明する。
制御回路２は、バイアス線駆動回路３、走査線駆動回路４及びデータ線駆動回路５の制御を行う機能を有する。制御回路２は、外部から入力された映像信号を、補正データ等に基づいて電圧信号に変換して、データ線駆動回路５へと出力する。
走査線駆動回路４は、走査線２１及び２２に接続されており、走査線２１及び２２に走査信号を出力することにより、発光画素１０の有する選択トランジスタ１２及びスイッチングトランジスタ１６の導通及び非導通を切り換える機能を有する駆動回路である。
データ線駆動回路５は、データ線２０に接続されており、映像信号に基づいた信号電圧を発光画素１０へ出力する機能を有する駆動回路である。
バイアス線駆動回路３は、バイアス線２３に接続されており、バイアス線２３を介して、コンデンサ１５に逆バイアス電圧を印加する機能を有する駆動回路である。
表示部６は、複数の発光画素１０を備え、外部から表示パネル装置１へ入力された映像信号に基づいて画像を表示する。
駆動トランジスタ１１は、ゲートが選択トランジスタ１２のソース電極に接続され、ドレイン電極が第１電源線である正電源線２４に接続され、ソース電極が有機ＥＬ素子１３のアノード電極に接続された駆動素子である。駆動トランジスタ１１は、ゲート−ソース間に印加された信号電圧に対応した電圧を、当該信号電圧に対応したドレイン電流に変換する。そして、このドレイン電流を信号電流として有機ＥＬ素子１３に供給する。駆動トランジスタ１１は、例えば、ｎ型の薄膜トランジスタ（ｎ型ＴＦＴ）で構成される。
選択トランジスタ１２は、ゲート電極が走査線２１に接続され、ドレイン電極がデータ線２０に接続され、ソース電極がコンデンサ１４の第１電極に接続された第１スイッチング素子である。選択トランジスタ１２は、データ線２０の信号電圧及び固定電圧をコンデンサ１４の第１電極に印加するタイミングを決定する機能を有する。
有機ＥＬ素子１３は、カソード電極が第２電源線である負電源線２５に接続された発光素子であり、駆動トランジスタ１１により上記信号電流が流れることにより発光する。
コンデンサ１４は、第１電極が駆動トランジスタ１１のゲート電極に接続され、第２電極がスイッチングトランジスタ１６のソース電極に接続された第１コンデンサである。コンデンサ１４は、データ線２０から供給された信号電圧に対応した電圧を保持し、例えば、選択トランジスタ１２がオフ状態となった後に、駆動トランジスタ１１のゲート−ソース間電圧を安定的に保持し、駆動トランジスタ１１から有機ＥＬ素子１３へ供給するドレイン電流を安定化する機能を有する。
コンデンサ１５は、コンデンサ１４の第２電極とバイアス線２３との間に接続された第２コンデンサである。コンデンサ１５は、バイアス線２３からの電圧印加により、コンデンサ１４の第２電極の電位を確定させ、また、駆動トランジスタ１１のソース電位を、スイッチングトランジスタ１６が導通している状態で確定させる機能を有する。この機能により、データ線２０から印加される電圧が信号電圧でない固定電圧であっても、バイアス線２３からコンデンサ１５を介して逆バイアス電圧を印加することにより、駆動トランジスタ１１の閾値電圧より大きな電位差をコンデンサ１４に生じさせることが可能となる。また、コンデンサ１４の第１電極に上記固定電圧を供給しコンデンサ１５に上記逆バイアス電圧を書き込んでから所定時間経過までの閾値電圧検出期間、及び、コンデンサ１４の第１電極に信号電圧を供給してから所定時間経過までの移動度補正期間において、有機ＥＬ素子１３のアノード−カソード間電圧が有機ＥＬ素子１３の閾値電圧より低い電圧となるように、固定電圧が予め設定されている。よって上記期間では、有機ＥＬ素子１３には駆動トランジスタ１１のドレイン電流は流れない。これにより、有機ＥＬ素子１３が発光する発光期間の前に、駆動トランジスタ１１の閾値電圧Ｖｔｈや移動度βを補正する期間を設けることが可能となる。
スイッチングトランジスタ１６は、ゲート電極が走査線２２に接続され、ドレイン電極が駆動トランジスタ１１のソース電極に接続され、ソース電極がコンデンサ１４の第２電極に接続された第２スイッチング素子である。スイッチングトランジスタ１６は、コンデンサ１４に保持された電圧を駆動トランジスタ１１のゲート−ソース電極間に印加するタイミングを決定する機能を有する。また、スイッチングトランジスタ１６がオン状態となることにより、有機ＥＬ素子１３を発光させる発光期間を開始するだけでなく、駆動トランジスタ１１の閾値電圧や移動度を補正するための電流パスを確保することが可能となる。スイッチングトランジスタ１６は、例えば、ｎ型の薄膜トランジスタ（ｎ型ＴＦＴ）で構成される。
データ線２０は、データ線駆動回路５に接続され、発光画素１０を含む画素列に属する各発光画素へ接続され、発光強度を決定する信号電圧Ｖｄａｔａ及び固定電圧Ｖｒｅｓｅｔを供給する機能を有する。
また、表示パネル装置１は、画素列数分のデータ線２０を備える。
走査線２１は、走査線駆動回路４に接続され、発光画素１０を含む画素行に属する各発光画素に接続されている。これにより、走査線２１は、発光画素１０を含む画素行に属する各発光画素へ上記信号電圧を書き込むタイミングを供給する機能、及び当該発光画素の有する駆動トランジスタ１１のゲートに固定電圧Ｖｒｅｓｅｔを印加するタイミングを供給する機能を有する。
走査線２２は、走査線駆動回路４に接続され、コンデンサ１４の第２電極の電位を駆動トランジスタ１１のソース電極に印加するタイミングを供給し、また、駆動トランジスタ１１の閾値電圧や移動度を補正するための電流パスを形成するタイミングを供給する機能を有する。
バイアス線２３は、バイアス線駆動回路３に接続され、バイアス線駆動回路３から供給された電圧を、コンデンサ１５を介して、コンデンサ１４の第２電極に印加する機能を有するバイアス電圧線である。
また、表示パネル装置１は、画素行数分の走査線２１、２２及びバイアス線２３を備える。
なお、第１電源線である正電源線２４及び第２電源線である負電源線２５は、それぞれ、他の発光画素にも接続されており、電圧源に接続されている。
なお、本実施の形態に係る表示パネル装置１と、上記電圧源とを備えた表示装置も、本発明の実施の形態における一態様である。
次に、本実施の形態に係る表示装置の制御方法について図３及び図４を用いて説明する。
図３は、本発明の実施の形態１に係る表示装置の制御方法の動作タイミングチャートである。同図において、横軸は時間を表している。また縦方向には、上から順に、走査線２１、走査線２２、バイアス線２３、コンデンサ１４の第１電極の電位Ｖ１、コンデンサ１４の第２電極の電位Ｖ２、及びデータ線２０に発生する電圧の波形図が示されている。同図は１画素行に対する表示装置の動作を表し、１フレーム期間は非発光期間と発光期間から構成されている。また、非発光期間において、駆動トランジスタ１１の閾値電圧Ｖｔｈ及び移動度βの補正動作を行っている。
また、図４は、本発明の実施の形態１に係る表示装置の有する画素回路の状態遷移図である。
まず、時刻ｔ０１において、走査線駆動回路４は、走査線２１の電圧レベルをＬＯＷからＨＩＧＨに変化させ、選択トランジスタ１２をオン状態とする。これにより、駆動トランジスタ１１のゲート電極（Ｖ１）には、データ線２０を介して固定電圧Ｖｒｅｓｅｔが印加される。また、このとき、スイッチングトランジスタ１６はオン状態であり、コンデンサ１５には逆バイアス電圧が印加されていない状態である。これにより、前フレームでの発光期間が終了する。時刻ｔ０１〜時刻ｔ０２の期間は発光停止状態であり、図４におけるリセット１の状態に対応している。
次に、時刻ｔ０２において、バイアス線駆動回路３は、バイアス線２３を介して、コンデンサ１５に逆バイアス電圧を印加する。このとき、コンデンサ１４の第１電極にはデータ線２０から継続して固定電圧Ｖｒｅｓｅｔが供給されており、これと上記逆バイアス電圧とにより、コンデンサ１４の両端電極には、駆動トランジスタ１１の閾値電圧Ｖｔｈより大きな電位差が生じる。よって、駆動トランジスタ１１がオン状態となり、正電源線２４、駆動トランジスタ１１、スイッチングトランジスタ１６及びコンデンサ１４の第２電極という電流パスにおいて、駆動トランジスタ１１のドレイン電流が流れる。時刻ｔ０２〜時刻ｔ０７の期間は、上記ドレイン電流が流れ、やがて、コンデンサ１４の保持電圧がＶｔｈとなると上記ドレイン電流は停止する。これにより、コンデンサ１４には、閾値電圧Ｖｔｈに相当する電荷が蓄積される。また、上記逆バイアス電圧は、上記固定電圧との関係により、有機ＥＬ素子１３のアノード−カソード間電圧が、有機ＥＬ素子１３の閾値電圧より低い電圧となるように予め設定されている。よって、この期間では、駆動トランジスタ１１のソース電極はコンデンサ１５により逆バイアスされているので、有機ＥＬ素子１３には上記ドレイン電流は流れない。
次に、時刻ｔ０７において、走査線駆動回路４は、走査線２１の電圧レベルをＨＩＧＨからＬＯＷに変化させ、選択トランジスタ１２をオフ状態とする。これにより、コンデンサ１４の第１電極への固定電圧Ｖｒｅｓｅｔの供給を停止させる。また、このとき、駆動トランジスタ１１のゲート−ソース間は閾値電圧Ｖｔｈに保持されており駆動トランジスタ１１はオフ状態である。この状態で、時刻ｔ０８にて選択トランジスタ１２をオン状態にしてコンデンサ１４の第１電極に信号電圧Ｖｄａｔａの供給を開始する。時刻ｔ０７〜時刻ｔ０８により、駆動トランジスタ１１の閾値電圧検出期間と、移動度補正期間との間の期間を、選択トランジスタ１２の制御により調整することが可能となる。また、時刻ｔ０２〜時刻ｔ０８の期間は、図４におけるリセット２＋Ｖｔｈ検出の状態に対応している。
次に、時刻ｔ０８において、走査線駆動回路４は、走査線２１の電圧レベルをＬＯＷからＨＩＧＨに変化させ、選択トランジスタ１２をオン状態とする。また、データ線駆動回路５は、データ線２０を介し、発光画素１０の属する画素行に対して、信号電圧Ｖｄａｔａを供給する。これにより、駆動トランジスタ１１のゲート電極には、データ線２０を介して信号電圧Ｖｄａｔａが印加される。また、このとき、スイッチングトランジスタ１６はオン状態であり、コンデンサ１５には逆バイアス電圧が印加されている状態である。これにより、駆動トランジスタ１１のソース電極とコンデンサ１４の第２電極との間が導通した状態で、コンデンサ１４の第１電極に信号電圧Ｖｄａｔａを供給し、駆動トランジスタ１１のソース電極とコンデンサ１４の第２電極との間に放電電流を流させる。これにより、コンデンサ１４への信号電圧の書込みと同時に、正電源線２４、駆動トランジスタ１１、スイッチングトランジスタ１６及びコンデンサ１４の第２電極という放電電流パスにより、駆動トランジスタ１１の移動度補正を開始させる。
次に、時刻ｔ０９において、走査線駆動回路４は、走査線２２の電圧レベルをＨＩＧＨからＬＯＷに変化させ、スイッチングトランジスタ１６をオフ状態とする。つまり、駆動トランジスタ１１のソース電極とコンデンサ１４の第２電極とを非導通とする。これにより、上記放電電流による駆動トランジスタ１１の移動度補正を終了させる。時刻ｔ０８〜時刻ｔ０９の期間は、図４における書き込み＋移動度補正の状態に対応している。
時刻ｔ０８〜時刻ｔ０９の期間では、上記放電電流による駆動トランジスタ１１の移動度補正の開始制御を、コンデンサ１４への信号電圧Ｖｄａｔａの供給制御により行っている。一方、上記放電電流による駆動トランジスタ１１の移動度補正の終了制御を、スイッチングトランジスタ１６の制御により行い、コンデンサ１４への信号電圧Ｖｄａｔａの供給制御とは別個の制御としている。即ち、上記放電電流による駆動トランジスタ１１の移動度補正の開始制御と、上記放電電流による駆動トランジスタ１１の移動度補正の終了制御とを別個のスイッチング素子の制御により行っている。そのため、コンデンサ１４の第１電極への信号電圧Ｖｄａｔａの供給を開始してから、スイッチングトランジスタ１６を制御して駆動トランジスタ１１のソース電極とコンデンサ１４の第２電極とを非導通とするまでの移動度補正期間を精度よく制御できる。その結果、駆動トランジスタ１１のソース電極とコンデンサ１４の第２電極との間を流れる電流を利用してコンデンサ１４に蓄積された電荷を放電させる時間を精度よく制御でき、駆動トランジスタ１１の移動度を精度よく補正できる。スイッチングトランジスタ１６の制御を移動度補正の終了時期に用いることにより、移動度補正期間を精度よく制御できる理由は、図５及び図６を用いて後述する。
また、コンデンサ１４の第１電極に信号電圧Ｖｄａｔａを供給してから（時刻ｔ０８）駆動トランジスタ１１のソース電極とコンデンサ１４の第２電極とを非導通とするまで（時刻ｔ０９）の移動度補正期間において、駆動トランジスタ１１のソース電極と有機ＥＬ素子１３の第１電極とのノードの電圧が、有機ＥＬ素子１３の閾値電圧より低い電圧となるような電圧値に、予め固定電圧Ｖｒｅｓｅｔの電圧値が設定されている。これによると、駆動トランジスタ１１のソース電極と前記第１コンデンサの第２電極とが導通する状態において、コンデンサ１４の第１電極に、固定電圧Ｖｒｅｓｅｔからの変化成分である信号電圧Ｖｄａｔａを供給すると同時に、有機ＥＬ素子１３のアノード−カソード間電圧は、有機ＥＬ素子１３の閾値電圧を超えることはない。よって、移動度補正期間に、駆動トランジスタ１１のソース電極とコンデンサ１４の第２電極との間が導通していても、駆動トランジスタ１１の移動度補正が終わる前に、有機ＥＬ素子１３に電流が流れて発光するのを防止し、画素間での有機ＥＬ素子１３の発光ムラを精度よく補正できる。
さらに、コンデンサ１４への信号電圧Ｖｄａｔａの書込みと同時に、上記放電電流による駆動トランジスタ１１の移動度補正を開始させることにより、コンデンサ１４への信号電圧Ｖｄａｔａの書き込み処理期間と上記放電電流による駆動トランジスタ１１の移動度補正の処理期間とを短縮できる。これは、表示パネル装置が大画面化し画素数が増大した場合に、書き込み期間及び移動度補正を各画素に十分確保できなくなるので、特に有効になる。
次に、時刻ｔ１０において、走査線駆動回路４は、走査線２１の電圧レベルをＨＩＧＨからＬＯＷに変化させ、選択トランジスタ１２をオフ状態とする。これにより、コンデンサ１４の第１電極への信号電圧Ｖｄａｔａの供給を停止させる。
次に、時刻ｔ１１において、走査線駆動回路４は、走査線２２の電圧レベルをＬＯＷからＨＩＧＨに変化させ、スイッチングトランジスタ１６をオン状態とする。つまり、駆動トランジスタ１１のソース電極とコンデンサ１４の第２電極とを導通させる。これにより、コンデンサ１４に保持された電圧（Ｖ１−Ｖ２）に対応したドレイン電流が有機ＥＬ素子１３に流れ、有機ＥＬ素子１３が発光を開始する。このとき、コンデンサ１４に保持された電圧（Ｖ１−Ｖ２）は、信号電圧Ｖｄａｔａを閾値電圧Ｖｔｈ及び移動度βで補正した値となっている。
最後に、バイアス線駆動回路３は、バイアス線２３を介して、コンデンサ１５への逆バイアス電圧を解除する。これにより、次のフレーム動作に備える。なお、このとき、バイアス線２３の電圧変動に応じて、コンデンサ１４の電位が変動するが、コンデンサ１４の両端電極間の電位差は一定に保持されているので、駆動トランジスタ１１のゲート−ソース間電圧で決定されるドレイン電流は変化せず、発光強度は変化しない。時刻ｔ１１以降の期間は、図４における発光の状態に対応している。
次に、本発明の表示パネル装置及び表示装置において、スイッチングトランジスタ１６の制御を移動度補正の終了時期に用いることにより、移動度補正期間を精度よく制御できる理由を説明する。
図５は、実施の形態１に係る画素回路の有するコンデンサの両端電極の電位変化を表すグラフである。横軸は、移動度補正期間を表し、縦軸はコンデンサ１４の両端電位Ｖ１及びＶ２を表す。上記横軸の移動度補正期間とは、データ線２０から信号電圧Ｖｄａｔａがコンデンサ１４の第１電極に印加された時点からの期間である。図５では、表示階調の変動に対応して、例えば、信号電圧Ｖｄａｔａが１Ｖ〜７Ｖの範囲で発光画素１０に印加される場合に、コンデンサ１４の第２電極の電位であるＶ２の時間変化が描かれている。ここで、移動度補正期間の設計値が、例えば、１５００ｎｓである場合、Ｖ１の変動幅は１Ｖ〜７Ｖであるのに対し、Ｖ２の変動幅は０．７Ｖ〜４．３Ｖとなっている。
図６は、本発明の表示パネル装置の移動度補正期間と従来の方法による移動度補正期間との比較を表す図である。
前述したように、従来の方法による移動度補正期間では、移動度補正期間の開始時期は、選択トランジスタが予めオン状態でデータ線が固定電圧Ｖｒｅｓｅｔから信号電圧Ｖｄａｔａに切り換わり、信号電圧Ｖｄａｔａが駆動トランジスタのゲート電極に印加され始めた時である。一方、移動度補正期間の終了時期は、所定の放電がなされた後、選択トランジスタがオン状態からオフ状態に切り換わる時である。
図６に記載されているように、移動度補正期間の終了時期は、走査線の配線遅延により、走査線駆動回路４に近い位置Ｐ（図１７中に図示）での走査線２１または２２の電圧波形は、走査線駆動回路４の駆動電圧を反映した矩形波（図６中の破線）となる。これに対し、走査線駆動回路４から遠い位置Ｑ（図１７中に図示）での走査線２１または２２の電圧波形は、その立ち上がり及び立ち下がりにおいて、時定数に依存した波形なまり（図６の実線）が生じる。この状態において、従来の方法による移動度補正終了時期は、例えば図２に記載された画素回路において、選択トランジスタ１２のゲート−ソース間電圧が、選択トランジスタ１２の閾値電圧Ｖｔｈ２１に到達した時となる。つまり、選択トランジスタ１２のゲート電極に印加される走査電圧Ｖ２１が、選択トランジスタ１２のソース電位となるＶ１と閾値電圧Ｖｔｈ２１との和の電位まで降下したときである。よって、移動度補正終了時期は、Ｐ点とＱ点とで差異が生じ、移動度補正期間の最大値は、Ｐ点では図６に記載されたＴ０となるのに対し、Ｑ点では図６に記載されたＴ０＋ΔＴ１となる。また、Ｑ点では、表示階調の変動による移動度補正期間のばらつきは、ΔＴ１となる。これは、図５に記載された信号電圧Ｖｄａｔａの変動範囲である１Ｖ〜７Ｖに対応するものである。一方、Ｐ点では、表示階調の変動による移動度補正期間のばらつきは、ほぼ０である。このＱ点における移動度補正期間のばらつきΔＴ１は、走査線駆動回路４からの距離、つまり走査線の遅延量により異なる。よって、発光画素ごとに、表示階調の変動による移動度補正期間のばらつきが異なる。
本発明の実施の形態１に係る表示パネル装置及びその制御方法では、移動度補正終了時期を、選択トランジスタ１２がオン状態からオフ状態に切り換わる時とするのではなく、スイッチングトランジスタ１６がオン状態からオフ状態に切り換わる時としている。つまり、移動度終了時期は、例えば、スイッチングトランジスタ１６のゲート電極に印加される走査電圧Ｖ２２が、スイッチングトランジスタ１６のソース電位であるＶ２とスイッチングトランジスタ１６の閾値電圧Ｖｔｈ２２との和の電位まで降下したときである。よって、Ｑ点における移動度補正終了時期は、図６に記載されたＴ０＋ΔＴ２となる。また、Ｑ点では、表示階調の変動による移動度補正期間のばらつきは、ΔＴ２となる。これは、図５に記載された電位Ｖ２の変動範囲である０．７Ｖ〜４．３Ｖに対応するものである。
図５に記載されたグラフから、Ｖ１の変動幅が６Ｖ、Ｖ２の変動幅が３．５Ｖとなっているので、Ｖ１の変動幅＞Ｖ２の変動幅となる。これと図６とから、ΔＴ１＞ΔＴ２が導出される。つまり、本発明におけるＱ点での移動度補正期間のばらつきΔＴ２においても、走査線駆動回路４からの距離、つまり走査線の遅延量により異なるが、従来におけるＱ点での移動度補正期間のばらつきΔＴ１と比較して、発光画素ごとに生じる表示階調の変動による移動度補正期間のばらつきが大幅に抑制される。
本発明の表示パネル装置、表示装置及びその制御方法によれば、表示階調による移動度補正時間のばらつきを軽減して配線遅延の影響を緩和できるので、移動度補正ばらつきを全階調で抑制することが可能となる。
次に、走査信号の過渡特性から移動度補正期間を算出することにより、本発明の実施の形態１に係る表示パネル装置、表示装置及びその制御方法により得られる効果について説明する。
図７は、従来の方法による移動度補正期間の算出パラメータを説明する図である。図１５に記載されたタイミングチャートのように、走査線２１に相当する走査線ＷＳは予め時刻Ｔ２においてオン状態となっており、その後、時刻Ｔ４においてデータ線２０から信号電圧Ｖｄａｔａが駆動トランジスタ１１のゲート電極に印加された時が、移動度補正期間の開始時期となる。また、上述したように、従来の移動度補正終了期間は、選択トランジスタ１２（図１４ではサンプリングトランジスタ５０６に相当する）のソース電極の電位と走査信号Ｖ１↓（ｔ）との電位差が、選択トランジスタ１２の閾値電圧Ｖｔｈ２１まで小さくなることにより、オン状態からオフ状態へと切り換わる時である。よって、選択トランジスタ１２の時定数により、移動度補正終了時期の設計値に対し、ΔＴ１↓だけ遅れることとする。よって、従来の表示装置における移動度補正期間Ｔは、
Figure 0005184634
 で表される。また、選択トランジスタ１２がオフ状態へと切り換わる時、つまり、走査線２１の走査信号がハイレベルであるＶ１ＨからローレベルであるＶ１Ｌへと変化するときの、選択トランジスタ１２のゲート電極における電圧の過渡特性Ｖ１↓（ｔ）は、
Figure 0005184634
 で表される。ここで、上記式２は、走査線駆動回路４が走査信号Ｖ１Ｌを走査線２１に印加した時点をｔ＝０としている。ここで、選択トランジスタ１２が走査信号によりオン状態からオフ状態へと切り換わるのは、上記式２における、選択トランジスタ１２のゲート電極における電圧Ｖ１↓（ｔ）と、選択トランジスタ１２のソース電極の電位であるＶｄａｔａとの電位差が、選択トランジスタ１２の閾値電圧Ｖｔｈ２１となったときである。この状態は、
Figure 0005184634
 で表される。
図９Ａは、従来の移動度補正期間の決定方法により算出された移動度補正期間の時定数依存性を示すグラフである。横軸は、選択トランジスタ１２のオンオフを切り換えるための時定数τ１であり、縦軸は、移動度補正期間設計値Ｔ０に対する移動度補正期間の遅延時間ΔＴ１↓の割合である。つまり、横軸は、時定数τ１が大きいほど、画素回路が走査線駆動回路から遠い位置にあることを示している。同図に記載されたグラフは、Ｖｄａｔａを１．５Ｖ、３．５Ｖ、５Ｖ及び７Ｖとしたときの、上記式３から算出した、時定数τ１とΔＴ１↓／Ｔ０の関係を示している。同図より、時定数τ１の増加に従い、ΔＴ１↓／Ｔ０は単調に増加していることがわかる。つまり、走査線駆動回路からの距離が大きくなるほど、移動度補正期間は設計値からずれていくことがわかる。また、Ｖｄａｔａが大きいほど、移動度補正期間は設計値からずれていくことがわかる。
図８は、本発明の表示パネル装置による移動度補正期間の算出パラメータを説明する図である。本実施の形態では、図３に記載されたタイミングチャートのように、選択トランジスタ１２がオン状態となった時刻ｔ０８において、データ線２０から選択トランジスタ１２を介して信号電圧Ｖｄａｔａが駆動トランジスタ１１のゲート電極に印加され、当該ゲート電極の電位が選択トランジスタ１２の閾値電圧Ｖｔｈ２１と固定電圧Ｖｒｅｓｅｔとの和を超えた時が、移動度補正期間の開始時期となる。よって、移動度補正期間の開始時期は、時刻ｔ０８以前のＶ１の電位であるＶｒｅｓｅｔと走査信号との差がＶｔｈ２１より大きくなった時点となる。また、本発明の移動度補正終了期間は、ソース電極の電位がＶ２となるスイッチングトランジスタ１６が、オン状態からオフ状態へと切り換わる時である。よって、スイッチングトランジスタ１６の時定数により、移動度補正終了時期の設計値に対し、ΔＴ２↓だけ遅れることとする。よって、本発明の表示パネル装置における移動度補正期間Ｔは、移動度補正時間設計値Ｔ０、及び、信号電圧Ｖｄａｔａが駆動トランジスタ１１のゲート電極に印加されてから、当該ゲート電極の電位が選択トランジスタの閾値電圧Ｖｔｈ２１となるまでの期間をΔＴ２↑とすると、
Figure 0005184634
 となる。ここで、ΔＴ２↑は、固定電圧Ｖｒｅｓｅｔと選択トランジスタ１２の閾値電圧Ｖｔｈ２１との関係により決定されるものであるので、信号電圧Ｖｄａｔａの変動とは無関係であり、かつ、ΔＴ２↓に比べて十分小さい。よって、移動度補正期間Ｔは右辺のように表され、移動度補正終了時期のみにより変動するものとして表される。また、スイッチングトランジスタ１６のソース電極の電位Ｖ２は、スイッチングトランジスタ１６がオン状態であるときには、有機ＥＬ素子１３のアノード電圧と等しいので、Ｖ２をＶａｎｏｄｅ（ｔ）とすると、
Figure 0005184634
 となる。ここで、Ｖｔｈは駆動トランジスタ１１の閾値電圧、βは駆動トランジスタ１１の移動度を表すパラメータ、Ｃ１、Ｃ２及びＣｅｌは、それぞれ、コンデンサ１４、コンデンサ１５及び有機ＥＬ素子１３の静電容量、Ｖｒｅｓｅｔはデータ線２０から供給される固定電圧である。
また、スイッチングトランジスタ１６がオフ状態へと切り換わる時、つまり、走査線２２の走査信号がハイレベルであるＶ２ＨからローレベルであるＶ２Ｌへと変化するときの、スイッチングトランジスタ１６のゲート電極における電圧の過渡特性Ｖ２↓（ｔ）は、
Figure 0005184634
 で表される。ここで、上記式６は、走査線駆動回路４が走査信号Ｖ２Ｌを走査線２２に印加した時点をｔ＝０としている。ここで、スイッチングトランジスタ１６が走査信号Ｖ２Ｌによりオン状態からオフ状態へと切り換わるのは、上記式６における、スイッチングトランジスタ１６のゲート電極における電圧Ｖ２↓（ｔ）と、スイッチングトランジスタ１６のソース電極の電位であるＶｄａｔａとの電位差が、スイッチングトランジスタ１６の閾値電圧Ｖｔｈ２２となったときである。この状態は、
Figure 0005184634
 で表される。
図９Ｂは、本発明の表示パネル装置の移動度補正期間の決定方法により算出された移動度補正期間の時定数依存性を示すグラフである。横軸は、スイッチングトランジスタ１６のオンオフを切り換えるための時定数τ２であり、縦軸は、移動度補正期間設計値Ｔ０に対する移動度補正期間の遅延時間ΔＴ２↓の割合である。つまり、横軸は、時定数τ２が大きいほど、画素回路が走査線駆動回路から遠い位置にあることを示している。同図に記載されたグラフは、Ｖｄａｔａを１．５Ｖ、３．５Ｖ、５Ｖ及び７Ｖとしたときの、上記式７から算出した時定数τ２とΔ２↓／Ｔ０の関係を示している。同図より、時定数τ２の増加に従い、ΔＴ２↓／Ｔ０は単調に増加していることがわかる。つまり、走査線駆動回路からの距離が大きくなるほど、移動度補正期間は設計値からずれていくことがわかる。また、Ｖｄａｔａが大きいほど、移動度補正期間は設計値からずれていくことがわかる。
しかしながら、図９Ａに記載された従来の移動度補正期間の特性と、図９Ｂに記載された本発明の表示パネル装置に係る移動度補正期間の特性とを比較すると、図９Ｂに記載された本発明の表示パネル装置に係るΔＴ２↓／Ｔ０の方が、各時定数τ２において小さいことが解る。また、これに対応して、信号電圧Ｖｄａｔａの変動幅に対して、ΔＴ２↓／Ｔ０の変動幅の方が小さいことがわかる。
以上の評価結果より、放電電流による駆動トランジスタ１１の移動度補正の終了制御を、スイッチングトランジスタ１６の制御により行う方が、選択トランジスタ１２の制御により行う場合に比べて、スイッチングのタイミングを決定するソース電極の電圧変動幅が小さく設定できるので、配線遅延に起因する移動度補正期間のばらつきを抑制できる。これにより、移動度補正ばらつきを全書き込み電圧に対して抑制することが可能となる。
さらに、コンデンサ１４への信号電圧Ｖｄａｔａの書込みと同時に、放電電流による駆動トランジスタ１１の移動度補正を開始させることにより、コンデンサ１４への信号電圧Ｖｄａｔａの書き込み処理期間と上記放電電流による駆動トランジスタ１１の移動度補正の処理期間とを短縮できる。これは、表示パネル装置が大画面化し画素数が増大した場合に、書き込み期間及び移動度補正を各画素に十分確保できなくなるので、特に有効になる。
また、本実施の形態によると、駆動トランジスタ１１の閾値電圧補正期間において、選択トランジスタ１２を制御してコンデンサ１４の第１電極の電圧を固定するための固定電圧をデータ線２０から供給しつつ、逆バイアス電圧をコンデンサ１５に書込む。上記逆バイアス電圧及び上記固定電圧は、駆動トランジスタ１１の閾値電圧より大きな電位差をコンデンサ１４に生じさせるものである。そして、コンデンサ１４の第１電極及び第２電極の電位差が駆動トランジスタ１１の閾値電圧に到達するまでの時間以上の時間を経過するのを待つ。これにより、コンデンサ１４には駆動トランジスタ１１の閾値電圧に相当する電荷が蓄積される。また、この閾値電圧に到達するまでの時間では、駆動トランジスタ１１のソース電極はコンデンサ１５により逆バイアスされているので、有機ＥＬ素子１３には駆動トランジスタ１１のドレイン電流は流れない。やがて、コンデンサ１４の両端電極の電位差が駆動トランジスタ１１の閾値電圧となると、ドレイン電流は停止する。この状態で、コンデンサ１４の第１電極に信号電圧の供給を開始する。これにより、コンデンサ１４には、駆動トランジスタ１１の閾値電圧に対応する電荷が蓄積されることになる。
このように、コンデンサ１４に駆動トランジスタ１１の閾値電圧を保持させた上で、コンデンサ１４の第１電極に信号電圧を供給するので、コンデンサ１４に、映像信号を反映し駆動トランジスタ１１の閾値電圧を補正した所望の電位差を蓄積できる。
その後、本実施の形態によると、駆動トランジスタ１１の移動度補正期間において、選択トランジスタ１２を制御してコンデンサ１４の第１電極に信号電圧を供給し、駆動トランジスタ１１のソース電極とコンデンサ１４の第２電極との間に放電電流を流させから、スイッチングトランジスタ１６を制御して駆動トランジスタ１１のソース電極とコンデンサ１４の第２電極とを非導通とするまでの期間、駆動トランジスタ１１からコンデンサの第２電極への放電電流により駆動トランジスタ１１の移動度補正を行う。
本実施の形態によると、上記期間に、有機ＥＬ素子１３のアノード電極が、有機ＥＬ素子１３の閾値電圧より低い電圧となるような電圧値に上記固定電圧及び上記逆バイアス電圧の電圧値が予め設定されている。よって、駆動トランジスタ１１のソース電極とコンデンサ１４の第２電極との間が導通していても、駆動トランジスタ１１の移動度補正が終わる前に、有機ＥＬ素子１３が発光するのを防止し、画素間での発光ムラを精度よく補正できる。
（実施の形態２）
本実施の形態における表示パネル装置は、実施の形態１における表示パネル装置と比較して、画素回路の構成及びその駆動タイミングが異なり、バイアス線駆動回路３がない。本実施の形態における画素回路３０は、実施の形態１における画素回路１０と比較して、コンデンサ１５及びバイアス線２３がなく、代わりに、スイッチングトランジスタ１７及び走査線２６が付加されている点が、画素回路構成として異なる。以下、実施の形態１の回路構成と同じ点は説明を省略し、異なる点のみ説明する。
図１０は、本発明の実施の形態２に係る表示部の有する発光画素の回路構成及びその周辺回路との接続を示す図である。同図における発光画素３０は、駆動トランジスタ１１と、選択トランジスタ１２と、有機ＥＬ素子１３と、コンデンサ１４と、スイッチングトランジスタ１６及び１７と、データ線２０と、走査線２１、２２及び２６と、正電源線２４と、負電源線２５とを備える。また、周辺回路は、走査線駆動回路４と、データ線駆動回路５とを備える。
図１０に記載された構成要素について、以下、その接続関係および機能を説明する。
走査線駆動回路４は、走査線２１、２２及び２６に接続されており、走査線２１、２２及び２６に走査信号を出力することにより、発光画素１１の有する選択トランジスタ１２、スイッチングトランジスタ１６及び１７の導通及び非導通を切り換える機能を有する駆動回路である。
スイッチングトランジスタ１７は、コンデンサ１４の第２電極と走査線２１との間に接続された第３スイッチング素子である。スイッチングトランジスタ１７は、走査線２１のＬＯＷレベルの走査信号電圧である基準電圧をコンデンサ１４の第２電極に印加するタイミングを決定する機能を有する。また、上記基準電圧がコンデンサ１４の第２電極に印加されることにより、駆動トランジスタ１１のソース電位を、スイッチングトランジスタ１６が導通している状態で確定させる機能を有する。この機能により、データ線２０から印加される電圧が、信号電圧でない固定電圧であっても走査線２１からスイッチングトランジスタ１７を介して上記基準電圧を印加することにより、駆動トランジスタ１１の閾値電圧より大きな電位差をコンデンサ１４に生じさせることが可能となる。
また、コンデンサ１４の第１電極に上記固定電圧を供給し第２電極に上記基準電圧を供給してから所定時間経過までの閾値電圧検出期間、及び、コンデンサ１４の第１電極に信号電圧を供給してから所定時間経過までの移動度補正期間において、有機ＥＬ素子１３のアノード−カソード間電圧が、有機ＥＬ素子１３の閾値電圧より低い電圧となるように、予め上記固定電圧が設定されている。よって上記期間では、有機ＥＬ素子１３には駆動トランジスタ１１のドレイン電流は流れない。これにより、有機ＥＬ素子１３が発光する発光期間の前に、駆動トランジスタ１１の閾値電圧や移動度を補正する期間を設けることが可能となる。
走査線２１は、走査線駆動回路４に接続され、発光画素３０を含む画素行に属する各発光画素に接続されている。また、走査線２１は、スイッチングトランジスタ１７を介してコンデンサ１４の第２電極に接続されている。これにより、走査線２１は、スイッチングトランジスタ１７をオン状態とすることにより、コンデンサ１４の第２電極に走査信号電圧を印加する機能を有する。
走査線２６は、走査線駆動回路４に接続され、コンデンサ１４の第２電極の電位に走査線２１のＬＯＷレベルの走査信号である基準電圧を印加するタイミングを供給する機能を有する。
なお、本実施の形態に係る表示パネル装置と、上記電圧源とを備えた表示装置も、本発明の実施の形態における一態様である。
次に、本実施の形態に係る表示装置の制御方法について図１１及び図１２を用いて説明する。
図１１は、本発明の実施の形態２に係る表示装置の制御方法の動作タイミングチャートである。同図において、横軸は時間を表している。また縦方向には、上から順に、走査線２１、走査線２２、走査線２６、コンデンサ１４の第１電極の電位Ｖ１、コンデンサ１４の第２電極の電位Ｖ２、及びデータ線２０に発生する電圧の波形図が示されている。同図は１画素行に対する表示装置の動作を表し、１フレーム期間は非発光期間と発光期間から構成されている。また、非発光期間において、駆動トランジスタ１１の閾値電圧Ｖｔｈ及び移動度βの補正動作を行っている。
また、図１２は、本発明の実施の形態２に係る表示装置の有する画素回路の状態遷移図である。
まず、時刻ｔ２１において、走査線駆動回路４は、走査線２１の電圧レベルをＬＯＷからＨＩＧＨに変化させ、選択トランジスタ１２をオン状態とする。これにより、駆動トランジスタ１１のゲート電極には、データ線２０を介して固定電圧Ｖｒｅｓｅｔが印加される。また、このとき、スイッチングトランジスタ１６はオン状態であり、スイッチングトランジスタ１７はオフ状態である。これにより、前フレームでの発光期間が終了する。時刻ｔ２１〜時刻ｔ２２の期間は発光停止状態であり、図１２におけるリセット１の状態に対応している。
次に、時刻ｔ２２において、走査線駆動回路４は、走査線２１の電圧レベルをＨＩＧＨからＬＯＷに変化させ、選択トランジスタ１２をオフ状態とする。また、同時に、走査線２６の電圧レベルをＬＯＷからＨＩＧＨに変化させ、スイッチングトランジスタ１７を介して、コンデンサ１４の第２電極に走査線２１のＬＯＷレベルの走査信号である基準電圧ＶｇＬを印加する。基準電圧ＶｇＬは、有機ＥＬ素子１３のアノード−カソード間電圧が、有機ＥＬ素子１３の閾値電圧より低い電圧となるように予め設定されるものである。
次に、時刻ｔ２３において、走査線駆動回路４は、走査線２６の電圧レベルをＨＩＧＨからＬＯＷに変化させ、コンデンサ１４の第２電極への上記基準電圧ＶｇＬの印加を停止する。時刻ｔ２２〜時刻ｔ２３の期間は、コンデンサ１４の第２電極及び駆動トランジスタ１１のソース電極に基準電圧ＶｇＬが印加された状態であり、図１２におけるリセット２の状態に対応している。
次に、時刻ｔ２４において、走査線駆動回路４は、走査線２１の電圧レベルをＬＯＷからＨＩＧＨに変化させ、コンデンサ１４の第１電極にデータ線２０から固定電圧Ｖｒｅｓｅｔを印加する。このとき、コンデンサ１４の第１電極に印加された固定電圧Ｖｒｅｓｅｔと、時刻ｔ２２において既にコンデンサ１４の第２電極に印加された基準電圧ＶｇＬとにより、コンデンサ１４には、駆動トランジスタ１１の閾値電圧Ｖｔｈより大きな電位差が生じる。よって、駆動トランジスタ１１がオン状態となり、正電源線２４、駆動トランジスタ１１、スイッチングトランジスタ１６及びコンデンサ１４の第２電極という電流パスにおいて、駆動トランジスタ１１のドレイン電流が流れる。時刻ｔ２４〜時刻ｔ２７の期間は、上記ドレイン電流が流れ、やがて、コンデンサ１４の保持電圧がＶｔｈとなると上記ドレイン電流は停止する。これにより、コンデンサ１４には、閾値電圧Ｖｔｈに相当する電荷が蓄積される。また、この期間の終了時には、駆動トランジスタ１１のソース電極は、上記ドレイン電流により（Ｖｒｅｓｅｔ−Ｖｔｈ）となるが、固定電圧Ｖｒｅｓｅｔは有機ＥＬ素子１３の閾値電圧より低い電圧となるように予め設定されているので、有機ＥＬ素子１３には上記ドレイン電流は流れない。
次に、時刻ｔ２７において、走査線駆動回路４は、走査線２１の電圧レベルをＨＩＧＨからＬＯＷに変化させ、選択トランジスタ１２をオフ状態とする。これにより、コンデンサ１４の第１電極への固定電圧Ｖｒｅｓｅｔの供給を停止させる。また、このとき、駆動トランジスタ１１のゲート−ソース間は閾値電圧Ｖｔｈに保持されており駆動トランジスタ１１はオフ状態である。この状態で、時刻ｔ２８にて選択トランジスタ１２をオン状態にしてコンデンサ１４の第１電極に信号電圧Ｖｄａｔａの供給を開始する。時刻ｔ２７〜時刻ｔ２８により、駆動トランジスタ１１の閾値電圧検出期間と、移動度補正期間との間の期間を、選択トランジスタ１２の制御により調整することが可能となる。時刻ｔ２４〜時刻ｔ２８の期間は、図１２におけるＶｔｈ検出の状態に対応している。
次に、時刻ｔ２８において、走査線駆動回路４は、走査線２１の電圧レベルをＬＯＷからＨＩＧＨに変化させ、選択トランジスタ１２をオン状態とする。また、データ線駆動回路５は、データ線２０を介し、発光画素３０の属する画素行に対して、信号電圧Ｖｄａｔａを供給する。これにより、駆動トランジスタ１１のゲート電極には、データ線２０を介して信号電圧Ｖｄａｔａが印加される。また、このとき、スイッチングトランジスタ１６はオン状態である。これにより、駆動トランジスタ１１のソース電極とコンデンサ１４の第２電極との間が導通した状態で、コンデンサ１４の第１電極に信号電圧Ｖｄａｔａを供給し、駆動トランジスタ１１のソース電極とコンデンサ１４の第２電極との間に電流を流させる。これにより、コンデンサ１４への信号電圧の書込みと同時に、正電源線２４、駆動トランジスタ１１、スイッチングトランジスタ１６及びコンデンサ１４の第２電極という放電電流パスにより、駆動トランジスタ１１の移動度補正を開始させる。
次に、時刻ｔ２９において、走査線駆動回路４は、走査線２２の電圧レベルをＨＩＧＨからＬＯＷに変化させ、スイッチングトランジスタ１６をオフ状態とする。つまり、駆動トランジスタ１１のソース電極とコンデンサ１４の第２電極とを非導通とする。これにより、上記放電電流による駆動トランジスタ１１の移動度補正を終了させる。時刻ｔ２８〜時刻ｔ２９の期間は、図１２における書き込み＋移動度補正の状態に対応している。
時刻ｔ２８〜時刻ｔ２９の期間では、上記放電電流による駆動トランジスタ１１の移動度補正の開始制御を、コンデンサ１４への信号電圧Ｖｄａｔａの供給制御により行っている。一方、上記放電電流による駆動トランジスタ１１の移動度補正の終了制御を、スイッチングトランジスタ１６の制御により行い、コンデンサ１４への信号電圧Ｖｄａｔａの供給制御とは別個の制御としている。即ち、上記放電電流による駆動トランジスタ１１の移動度補正の開始制御と、上記放電電流による駆動トランジスタ１１の移動度補正の終了制御とを別個のスイッチング素子の制御により行っている。そのため、コンデンサ１４の第１電極への信号電圧Ｖｄａｔａの供給を開始してから、スイッチングトランジスタ１６を制御して駆動トランジスタ１１のソース電極とコンデンサ１４の第２電極とを非導通とするまでの移動度補正期間を精度よく制御できる。その結果、駆動トランジスタ１１のソース電極とコンデンサ１４の第２電極との間を流れる電流を利用してコンデンサ１４に蓄積された電荷を放電させる時間を精度よく制御でき、駆動トランジスタ１１の移動度を精度よく補正できる。
なお、本実施の形態に係る回路構成および制御方法により、移動度補正期間を精度よく制御できる理由は、実施の形態１にて図５及び図６を用いて説明した理由と同様である。
また、コンデンサ１４の第１電極に信号電圧Ｖｄａｔａを供給してから（時刻ｔ２８）駆動トランジスタ１１のソース電極とコンデンサ１４の第２電極とを非導通とするまで（時刻ｔ２９）の移動度補正期間において、有機ＥＬ素子１３のアノード−カソード間電圧が、有機ＥＬ素子１３の閾値電圧より低い電圧となるような電圧値に、予め固定電圧Ｖｒｅｓｅｔの電圧値が設定されている。これによると、駆動トランジスタ１１のソース電極と前記第１コンデンサの第２電極とが導通する状態で、コンデンサ１４の第１電極に、固定電圧Ｖｒｅｓｅｔからの変化成分である信号電圧Ｖｄａｔａを供給しただけでは、有機ＥＬ素子１３のアノード−カソード間電圧は、有機ＥＬ素子１３の閾値電圧を超えることはない。よって、移動度補正期間に、駆動トランジスタ１１のソース電極とコンデンサ１４の第２電極との間が導通していても、駆動トランジスタ１１の移動度補正が終わる前に、有機ＥＬ素子１３に電流が流れて発光するのを防止し、画素間での有機ＥＬ素子１３の発光ムラを精度よく補正できる。
さらに、コンデンサ１４への信号電圧Ｖｄａｔａの書込みと同時に、コンデンサ１４の放電による駆動トランジスタ１１の移動度補正を開始させることにより、コンデンサ１４への信号電圧Ｖｄａｔａの書き込み処理期間と上記放電電流による駆動トランジスタ１１の移動度補正の処理期間とを短縮できる。これは、表示パネル装置が大画面化し画素数が増大した場合に、書き込み期間及び移動度補正を各画素に十分確保できなくなるので、特に有効になる。
次に、時刻ｔ３０において、走査線駆動回路４は、走査線２１の電圧レベルをＨＩＧＨからＬＯＷに変化させ、選択トランジスタ１２をオフ状態とする。これにより、コンデンサ１４の第１電極への信号電圧Ｖｄａｔａの供給を停止させる。
最後に、時刻ｔ３１において、走査線駆動回路４は、走査線２２の電圧レベルをＬＯＷからＨＩＧＨに変化させ、スイッチングトランジスタ１６をオン状態とする。つまり、駆動トランジスタ１１のソース電極とコンデンサ１４の第２電極とを導通させる。これにより、コンデンサ１４に保持された電圧（Ｖ１−Ｖ２）に対応した駆動電流が有機ＥＬ素子１３に流れ、有機ＥＬ素子１３が発光を開始する。このとき、コンデンサ１４に保持された電圧（Ｖ１−Ｖ２）は、信号電圧Ｖｄａｔａを閾値電圧Ｖｔｈ及び移動度βで補正した値となっている。時刻ｔ３１以降の期間は、図１２における発光の状態に対応している。
なお、走査信号の過渡特性から移動度補正期間を算出することにより、本発明の実施の形態２に係る表示パネル装置、表示装置及びその制御方法により得られる効果は、実施の形態１において、図９Ｂで説明した効果と同様である。
本実施の形態によれば、上記放電電流による駆動トランジスタ１１の移動度補正の終了制御をスイッチングトランジスタ１６の制御により移動度補正を行う方が、選択トランジスタ１２の制御により行う場合に比べて、スイッチングのタイミングを決定するソース電極の電圧変動幅が小さく設定できる。よって、配線遅延に起因する移動度補正ばらつきを、全書き込み電圧に対して抑制することが可能となる。
さらに、コンデンサ１４への信号電圧Ｖｄａｔａの書込みと同時に、上記放電電流による駆動トランジスタ１１の移動度補正を開始させることにより、コンデンサ１４への信号電圧Ｖｄａｔａの書き込み処理期間と上記放電電流による駆動トランジスタ１１の移動度補正の処理期間とを短縮できる。これは、表示パネル装置が大画面化し画素数が増大した場合に、書き込み期間及び移動度補正を各画素に十分確保できなくなるので、特に有効になる。
また、本実施の形態によると、スイッチングトランジスタ１７を制御してコンデンサ１４の第２電極に基準電圧ＶｇＬを供給し、選択トランジスタ１２を制御してコンデンサ１４の第１電極の電圧を固定するための固定電圧Ｖｒｅｓｅｔを供給し、コンデンサ１４の第１電極及び第２電極の電位差が駆動トランジスタ１１の閾値電圧に到達するまでの時間を経過するのを待つ。これにより、コンデンサ１４の第２電極に駆動トランジスタ１１の閾値電圧が保持される。また、この閾値電圧に到達するまでの時間では、駆動トランジスタ１１のソース電極は固定電圧Ｖｒｅｓｅｔ及び基準電圧ＶｇＬの関係で規定されているので、有機ＥＬ素子１３には駆動トランジスタ１１のドレイン電流は流れない。やがて、コンデンサ１４の両端電極の電位差が駆動トランジスタ１１の閾値電圧となると、ドレイン電流は停止する。この状態で、コンデンサ１４の第１電極に信号電圧の供給を開始する。これにより、コンデンサ１４には、駆動トランジスタ１１の閾値電圧に対応する電荷が蓄積されることになる。
また、駆動トランジスタ１１の閾値電圧を検出する前段階としてコンデンサ１４の第２電極に印加される基準電圧ＶｇＬを、選択トランジスタ１２を制御する走査線２１のＬＯＷ電圧とする。このとき、基準電圧ＶｇＬと固定電圧Ｖｒｅｓｅｔとにより、コンデンサ１４に駆動トランジスタ１１の閾値電圧より大きな電位差が生じる。また、上記固定電圧Ｖｒｅｓｅｔは、移動度補正期間に有機ＥＬ素子１３の第１電極の電圧が、有機ＥＬ素子１３の閾値電圧より低い電圧となるような電圧値に予め設定されている。よって、移動度補正期間に、駆動トランジスタ１１のソース電極とコンデンサ１４の第２電極との間が導通していても、駆動トランジスタ１１の移動度補正が終わる前に、有機ＥＬ素子１３が発光するのを防止できる。これにより、所望の電位差に対応するドレイン電流を有機ＥＬ素子に流し、有機ＥＬ素子の発光量を精度よく制御できるとともに、画素回路の簡素化が図られる。
以上、実施の形態１及び２について説明してきたが、本発明に係る表示パネル装置、表示装置及びその制御方法は、上述した実施の形態に限定されるものではない。実施の形態１及び２における任意の構成要素を組み合わせて実現される別の実施の形態や、実施の形態１及び２に対して本発明の主旨を逸脱しない範囲で当業者が思いつく各種変形を施して得られる変形例や、本発明に係る表示パネル装置を内蔵した各種機器も本発明に含まれる。
例えば、実施の形態１または２に係る表示パネル装置と、正電源線２４及び負電源線２５に電源を供給する電源とを備え、有機ＥＬ素子が、アノード及びカソードに挟まれた発光層とを含み、発光画素が少なくとも複数個マトリクス状に配置されている表示装置も、本発明に含まれる。
なお、実施の形態１及び２において、選択トランジスタ１２のオンオフを切り換えるための第１の時定数は、スイッチングトランジスタ１６のオンオフを切り換えるための第２の時定数以上であることが好ましい。
表示パネルが大画面化すると、多くの画素部が配線に接続されるため、配線の抵抗及び寄生容量が増大する。そのため、制御回路を表示パネルの両側から供給する場合、表示パネルの端部領域と比較して表示パネルの中央領域ほど各スイッチング素子の制御が遅延する。
ここで、スイッチングトランジスタ１６の制御の時定数が、選択トランジスタ１２の制御の時定数より大きいと、実施の形態１及び２で説明した、移動度補正期間のばらつきの抑制が実現されないおそれがある。上述した時定数の条件によると、スイッチングトランジスタ１６の第２の時定数は、選択トランジスタ１２の第１の時定数以下である。これにより、駆動トランジスタ１１のソース電極とコンデンサ１４の第２電極との間が導通した状態で、コンデンサの第１電極に信号電圧を供給して放電電流を流させてから、スイッチングトランジスタ１６を制御して駆動トランジスタ１１のソース電極とコンデンサ１４の第２電極とを非導通とするまでの本発明に係る移動度補正期間のばらつきを、駆動トランジスタ１１のソース電極とコンデンサ１４の第２電極との間が導通した状態で、コンデンサの第１電極に信号電圧を供給して放電電流を流させてから、選択トランジスタ１２を制御して駆動トランジスタ１１のソース電極とコンデンサ１４の第２電極とを非導通とするまでの従来の移動度補正期間のばらつきよりも小さくすることが可能となる。従って、上記期間を精度よく制御して、放電による駆動素子の移動度を精度よく補正できる。
なお、実施の形態２では、スイッチングトランジスタ１６のオンオフ状態を制御する走査線２１の走査信号電圧を、基準電圧ＶｇＬとして利用しているが、当該基準電圧を走査線２１と異なる走査線または制御線の信号電圧としてもよい。この場合、上記基準電圧は、選択トランジスタ１２をオンオフするための走査信号電圧の値に制限されないので、基準電圧値設定の自由度が向上する。
なお、以上述べた実施の形態では、選択トランジスタ及びスイッチングトランジスタのゲートの電圧レベルがＨＩＧＨの場合にオン状態になるｎ型トランジスタとして記述しているが、これらをｐ型トランジスタで形成し、走査線の極性を反転させた表示パネル装置及び表示装置でも、上述した各実施の形態と同様の効果を奏する。
また、例えば、本発明に係る表示パネル装置、表示装置及びその制御方法は、図１３に記載されたような薄型フラットＴＶに内蔵される。本発明に係る表示パネル装置及び表示装置が内蔵されることにより、閾値電圧Ｖｔｈや移動度βのばらつきに伴う輝度ムラの発生が抑制された薄型フラットＴＶが実現される。
本発明の表示パネル装置、表示装置及びその制御方法は、特に、表示階調に応じた画素信号電流により、発光画素の発光強度を制御することで輝度を変動させるアクティブ型の有機ＥＬフラットパネルディスプレイに有用である。
１ 表示パネル装置
２ 制御回路
３ バイアス線駆動回路
４ 走査線駆動回路
５ データ線駆動回路
６ 表示部
１０、３０ 発光画素
１１ 駆動トランジスタ
１２ 選択トランジスタ
１３ 有機ＥＬ素子
１４、１５ コンデンサ
１６、１７ スイッチングトランジスタ
２０ データ線
２１、２２、２６ 走査線
２３ バイアス線
２４、５１１ 正電源線
２５、５１２ 負電源線
５００ 表示装置
５０１ 画素アレイ部
５０２ 画素部
５０３ 水平セレクタ
５０４ ライトスキャナ
５０５ バイアススキャナ
５０６ サンプリングトランジスタ
５０７ 駆動トランジスタ
５０８ 発光素子
５０９ 保持容量
５１０ 補助容量

Claims (11)

  1. 第１電極と第２電極とを有する発光素子と、
    電圧を保持するための第１コンデンサと、
    ゲート電極が前記第１コンデンサの第１電極に接続され、ソース電極が前記発光素子の第１電極に接続され、前記第１コンデンサに保持された電圧に応じたドレイン電流を前記発光素子に流すことにより前記発光素子を発光させる駆動素子と、
    前記駆動素子のドレイン電極の電位を決定するための第１電源線と、
    前記発光素子の第２電極に電気的に接続された第２電源線と、
    信号電圧を供給するためのデータ線と、
    一方の端子が前記データ線に接続され、他方の端子が前記第１コンデンサの第１電極に接続され、前記データ線と前記第１コンデンサの第１電極との導通及び非導通を切り換える第１スイッチング素子と、
    一方の端子が前記駆動素子のソース電極に接続され、他方の端子が前記第１コンデンサの第２電極に接続され、前記駆動素子のソース電極と前記第１コンデンサの第２電極との導通及び非導通を切り換える第２スイッチング素子と、
    前記第１スイッチング素子及び前記第２スイッチング素子を制御する駆動回路と、を具備し、
    前記駆動回路は、
    前記第１コンデンサに前記駆動素子の閾値電圧に対応する電圧を保持させた後に、前記第２スイッチング素子をオン状態にして前記駆動素子のソース電極と前記第１コンデンサの第２電極との間が導通した状態で、前記第１スイッチング素子をオン状態にして前記第１コンデンサの第１電極に前記信号電圧を供給し、前記駆動素子のソース電極と前記第１コンデンサの第２電極との間に電流を流させ、
    前記第１コンデンサの第１電極に前記信号電圧が供給されてから予め定められた期間の経過後に、前記第２スイッチング素子をオフ状態にして前記駆動素子のソース電極と前記第１コンデンサの第２電極とを非導通とすることにより、
    前記期間内に前記駆動素子のソース電極と前記第１コンデンサの第２電極との間を流れる電流により前記第１コンデンサに蓄積された電荷を放電させる、
    表示パネル装置。
  2. さらに、
    前記第１コンデンサの第２電極に接続された第２コンデンサと、
    前記駆動素子の閾値電圧より大きな電位差を前記第１コンデンサに生じさせる逆バイアス電圧を前記第２コンデンサに供給するバイアス電圧線とを備え、
    前記駆動回路は、
    前記第２スイッチング素子をオン状態にして前記駆動素子のソース電極と前記第１コンデンサの第２電極との間を導通させ、
    前記第１スイッチング素子をオン状態にして前記第１コンデンサの第１電極の電圧を固定するための固定電圧を前記データ線から供給させつつ、前記駆動素子の閾値電圧より大きな電位差を前記第１コンデンサに生じさせるような前記逆バイアス電圧を前記第２コンデンサに書込み、
    前記第１コンデンサの第１電極及び第２電極の電位差が前記駆動素子の前記閾値電圧に到達して前記駆動素子がオフ状態となるまでの時間を経過させることで、前記第１コンデンサに前記駆動素子の前記閾値電圧に対応する電圧を保持させる、
    請求項１に記載の表示パネル装置。
  3. 前記駆動回路は、
    前記第１スイッチング素子をオン状態にして前記第１コンデンサの第１電極の電圧を固定するための固定電圧を前記データ線から供給させつつ、前記駆動素子の閾値電圧より大きな電位差を前記第１コンデンサに生じさせるような前記逆バイアス電圧を前記第２コンデンサに書込み、
    前記第１スイッチング素子をオフ状態にし、
    前記第１コンデンサの第１電極及び第２電極の電位差が前記駆動素子の前記閾値電圧に到達して前記駆動素子がオフ状態となるまでの時間を経過させることで、前記第１コンデンサに前記駆動素子の前記閾値電圧に対応する電圧を保持させる、
    請求項２に記載の表示パネル装置。
  4. 前記固定電圧の電圧値は、
    前記第１コンデンサの第１電極及び第２電極の電位差が前記駆動素子の閾値電圧に到達して前記駆動素子がオフ状態となるまでの時間が経過した際に、前記発光素子の第１電極と前記発光素子の第２電極との電位差が、前記発光素子が発光を開始する前記発光素子の閾値電圧より低い電圧となるように予め設定されている、
    請求項２に記載の表示パネル装置。
  5. さらに、
    前記第１コンデンサに前記駆動素子の閾値電圧より大きな電位差を生じさせる基準電圧を、前記第１コンデンサの第２電極に供給する第３電源線と、
    前記第１コンデンサの第２電極と前記第３電源線とを接続するための第３スイッチング素子とを備え、
    前記駆動回路は、
    前記第３スイッチング素子をオン状態にして前記第１コンデンサの第２電極に前記基準電圧を供給し、
    前記第１スイッチング素子をオン状態にして前記第１コンデンサの第１電極の電圧を固定するための固定電圧を前記データ線から供給させ、
    前記第１コンデンサの第１電極及び第２電極の電位差が前記駆動素子の前記閾値電圧に到達して前記駆動素子がオフ状態となるまでの時間を経過させることで、前記第１コンデンサに前記駆動素子の前記閾値電圧に対応する電圧を保持させる、
    請求項１に記載の表示パネル装置。
  6. 前記第３電源線は、前記第１スイッチング素子のオンオフ状態を切り換えるための走査線と共用されており、
    前記基準電圧は、前記第１スイッチング素子をオフ状態にするときの前記走査線の電圧である、
    請求項５に記載の表示パネル装置。
  7. 前記第１スイッチング素子のオンオフを切り換えるための第１の時定数は、前記第２スイッチング素子のオンオフを切り換えるための第２の時定数以上である、
    請求項１〜６のうちいずれか１項に記載の表示パネル装置。
  8. 請求項１〜７のうちいずれか１項に記載の表示パネル装置と、
    前記第１及び第２電源線に電源を供給する電源と、を備え、
    前記発光素子は、第１電極と、第２電極と、前記第１電極及び前記第２電極に挟まれた発光層とを含み、
    前記発光素子は、少なくとも複数個マトリクス状に配置されている、
    表示装置。
  9. 請求項１〜７のうちいずれか１項に記載の表示パネル装置と、
    前記第１及び第２電源線に電源を供給する電源と、を備え、
    前記発光素子は、第１電極と、第２電極と、前記第１電極及び前記第２電極に挟まれた発光層とを含み、
    前記発光素子、前記第１コンデンサ、前記駆動素子、前記第１スイッチング素子、及び前記第２スイッチング素子は単位画素の画素回路を構成し、
    前記画素回路は、複数個マトリクス状に配置されている、
    表示装置。
  10. 前記発光素子は、有機エレクトロルミネッセンス発光素子である、
    請求項８または９に記載の表示装置。
  11. 第１電極と第２電極とを有する発光素子と、
    電圧を保持するための第１コンデンサと、
    ゲート電極が前記第１コンデンサの第１電極に接続され、ソース電極が前記発光素子の第１電極に接続され、前記第１コンデンサに保持された電圧に応じたドレイン電流を前記発光素子に流すことにより前記発光素子を発光させる駆動素子と、
    前記駆動素子のドレイン電極の電位を決定するための第１電源線と、
    前記発光素子の第２電極に接続された第２電源線と、
    信号電圧を供給するためのデータ線と、
    一方の端子が前記データ線に接続され、他方の端子が前記第１コンデンサの第１電極に接続され、前記データ線と前記第１コンデンサの第１電極との導通及び非導通を切り換える第１スイッチング素子と、
    一方の端子が前記駆動素子のソース電極に接続され、他方の端子が前記第１コンデンサの第２電極に接続され、前記駆動素子のソース電極と前記第１コンデンサの第２電極との導通及び非導通を切り換える第２スイッチング素子とを具備した表示装置の制御方法であって、
    前記第１コンデンサに前記駆動素子の閾値電圧に対応する電圧を保持させた後に、前記第２スイッチング素子をオン状態にして前記駆動素子のソース電極と前記第１コンデンサの第２電極との間が導通した状態で、前記第１スイッチング素子をオン状態にして前記第１コンデンサの第１電極に前記信号電圧を供給し、前記駆動素子のソース電極と前記第１コンデンサの第２電極との間に電流を流させ、
    前記第１コンデンサの第１電極に前記信号電圧が供給されてから予め定められた期間の経過後に、前記第２スイッチング素子をオフ状態にして前記駆動素子のソース電極と前記第１コンデンサの第２電極とを非導通とすることにより、前記期間内に前記駆動素子のソース電極と前記第１コンデンサの第２電極との間を流れる電流により前記第１コンデンサに蓄積された電荷を放電させる、
    表示装置の制御方法。
JP2010518444A 2009-11-19 2009-11-19 表示パネル装置、表示装置及びその制御方法 Active JP5184634B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2009/006213 WO2011061798A1 (ja) 2009-11-19 2009-11-19 表示パネル装置、表示装置及びその制御方法

Publications (2)

Publication Number Publication Date
JPWO2011061798A1 JPWO2011061798A1 (ja) 2013-04-04
JP5184634B2 true JP5184634B2 (ja) 2013-04-17

Family

ID=44059301

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010518444A Active JP5184634B2 (ja) 2009-11-19 2009-11-19 表示パネル装置、表示装置及びその制御方法

Country Status (6)

Country Link
US (1) US8294701B2 (ja)
EP (1) EP2362371A4 (ja)
JP (1) JP5184634B2 (ja)
KR (1) KR101091256B1 (ja)
CN (1) CN102144252B (ja)
WO (1) WO2011061798A1 (ja)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5254998B2 (ja) 2008-01-07 2013-08-07 パナソニック株式会社 表示装置及び駆動方法
JP5186950B2 (ja) * 2008-02-28 2013-04-24 ソニー株式会社 Ｅｌ表示パネル、電子機器及びｅｌ表示パネルの駆動方法
KR101091256B1 (ko) 2009-11-19 2011-12-07 파나소닉 주식회사 표시 패널 장치, 표시 장치 및 그 제어 방법
EP2492902B1 (en) * 2009-11-19 2018-06-13 Joled Inc. Display panel device, display device and method for controlling same
KR101800917B1 (ko) * 2011-08-09 2017-11-23 가부시키가이샤 제이올레드 화상 표시 장치
CN103123773B (zh) * 2011-11-21 2016-08-03 上海天马微电子有限公司 Amoled像素驱动电路
JP2013113643A (ja) * 2011-11-28 2013-06-10 Sony Corp 発振回路およびテスト回路
WO2013118219A1 (ja) 2012-02-08 2013-08-15 パナソニック株式会社 Ｅｌ表示装置およびその製造方法
WO2014057650A1 (ja) 2012-10-09 2014-04-17 パナソニック株式会社 画像表示装置
US9734757B2 (en) 2012-10-17 2017-08-15 Joled Inc. Gate driver integrated circuit, and image display apparatus including the same
WO2014061235A1 (ja) 2012-10-17 2014-04-24 パナソニック株式会社 Ｅｌ表示装置
US9403172B2 (en) * 2012-11-08 2016-08-02 Berkeley Lights, Inc. Circuit based optoelectronic tweezers
US9530373B2 (en) 2013-06-25 2016-12-27 Samsung Display Co., Ltd. Method of driving a display panel, display panel driving apparatus for performing the method and display apparatus having the display panel driving apparatus
JP2015014764A (ja) * 2013-07-08 2015-01-22 ソニー株式会社 表示装置、表示装置の駆動方法、及び、電子機器
TWI525378B (zh) * 2013-12-06 2016-03-11 友達光電股份有限公司 主動元件陣列基板和顯示面板
CN105096819B (zh) * 2015-04-21 2017-11-28 北京大学深圳研究生院 一种显示装置及其像素电路
KR102493555B1 (ko) * 2016-03-16 2023-02-01 삼성디스플레이 주식회사 표시 장치 및 이를 포함하는 전자 기기
JP6774325B2 (ja) * 2016-12-15 2020-10-21 株式会社Ｊｏｌｅｄ 画素回路および表示装置
CN107591126A (zh) * 2017-10-26 2018-01-16 京东方科技集团股份有限公司 一种像素电路的控制方法及其控制电路、显示装置
KR20230064708A (ko) * 2021-11-03 2023-05-11 삼성디스플레이 주식회사 화소 및 이를 포함하는 표시 장치
KR20230110412A (ko) 2022-01-14 2023-07-24 삼성디스플레이 주식회사 화소 및 이를 포함하는 표시 장치

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006215213A (ja) * 2005-02-02 2006-08-17 Sony Corp 画素回路及び表示装置とその駆動方法
JP2008203657A (ja) * 2007-02-21 2008-09-04 Sony Corp 表示装置及びその駆動方法と電子機器
JP2008304690A (ja) * 2007-06-07 2008-12-18 Sony Corp 表示装置、表示装置の駆動方法および電子機器
JP2009069620A (ja) * 2007-09-14 2009-04-02 Sony Corp 表示装置
JP2009204979A (ja) * 2008-02-28 2009-09-10 Sony Corp Ｅｌ表示パネル、電子機器及びｅｌ表示パネルの駆動方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008203655A (ja) * 2007-02-21 2008-09-04 Sony Corp 表示装置及びその駆動方法
JP4337897B2 (ja) 2007-03-22 2009-09-30 ソニー株式会社 表示装置及びその駆動方法と電子機器
JP2008241783A (ja) * 2007-03-26 2008-10-09 Sony Corp 表示装置及びその駆動方法と電子機器
JP2008241948A (ja) * 2007-03-27 2008-10-09 Sony Corp 表示装置とその駆動方法
JP5163646B2 (ja) * 2007-07-19 2013-03-13 パナソニック株式会社 画像表示装置
WO2010001594A1 (ja) * 2008-07-04 2010-01-07 パナソニック株式会社 表示装置及びその制御方法
JP5010030B2 (ja) * 2008-07-04 2012-08-29 パナソニック株式会社 表示装置及びその制御方法
CN102047312B (zh) * 2009-03-06 2014-09-10 松下电器产业株式会社 图像显示装置及其驱动方法
KR101071443B1 (ko) * 2009-09-08 2011-10-10 파나소닉 주식회사 표시 패널 장치 및 그 제어 방법
EP2500895B1 (en) * 2009-11-19 2018-07-18 Joled Inc. Display panel device, display device and method for controlling same
KR101091256B1 (ko) 2009-11-19 2011-12-07 파나소닉 주식회사 표시 패널 장치, 표시 장치 및 그 제어 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006215213A (ja) * 2005-02-02 2006-08-17 Sony Corp 画素回路及び表示装置とその駆動方法
JP2008203657A (ja) * 2007-02-21 2008-09-04 Sony Corp 表示装置及びその駆動方法と電子機器
JP2008304690A (ja) * 2007-06-07 2008-12-18 Sony Corp 表示装置、表示装置の駆動方法および電子機器
JP2009069620A (ja) * 2007-09-14 2009-04-02 Sony Corp 表示装置
JP2009204979A (ja) * 2008-02-28 2009-09-10 Sony Corp Ｅｌ表示パネル、電子機器及びｅｌ表示パネルの駆動方法

Also Published As

Publication number Publication date
EP2362371A4 (en) 2013-03-06
KR101091256B1 (ko) 2011-12-07
CN102144252A (zh) 2011-08-03
JPWO2011061798A1 (ja) 2013-04-04
CN102144252B (zh) 2015-04-15
EP2362371A1 (en) 2011-08-31
US20110141095A1 (en) 2011-06-16
WO2011061798A1 (ja) 2011-05-26
KR20110082105A (ko) 2011-07-18
US8294701B2 (en) 2012-10-23

Similar Documents

Publication Publication Date Title
JP5184634B2 (ja) 表示パネル装置、表示装置及びその制御方法
JP5192042B2 (ja) 表示パネル装置、表示装置及びその制御方法
JP5191539B2 (ja) 表示パネル装置、表示装置及びその制御方法
US8018404B2 (en) Image display device and method of controlling the same
KR101800917B1 (ko) 화상 표시 장치
JP6142178B2 (ja) 表示装置および駆動方法
JP5230806B2 (ja) 画像表示装置およびその駆動方法
KR101071443B1 (ko) 표시 패널 장치 및 그 제어 방법
WO2011125107A1 (ja) 有機ｅｌ表示装置及びその制御方法
JP5627694B2 (ja) 表示装置
JP5738270B2 (ja) 表示装置
JP5399521B2 (ja) 表示装置およびその駆動方法
US7286109B2 (en) Active matrix type display apparatus
US10685601B2 (en) Pixel circuit and display unit

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121225

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130116

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5184634

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160125

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S303 Written request for registration of pledge or change of pledge

Free format text: JAPANESE INTERMEDIATE CODE: R316303

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S803 Written request for registration of cancellation of provisional registration

Free format text: JAPANESE INTERMEDIATE CODE: R316803

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350