JP6774325B2 - 画素回路および表示装置 - Google Patents

Description

本技術は、画素回路および表示装置に関する。

近年、映像表示を行う表示装置の分野では、画素の発光素子として、流れる電流値に応じて発光輝度が変化する電流駆動型の光学素子、例えば有機ＥＬ(electro luminescence)素子を用いた表示装置が開発され、商品化が進められている。有機ＥＬ素子は、液晶素子などと異なり自発光素子である。そのため、有機ＥＬ素子を用いた表示装置（有機ＥＬ表示装置）では、光源（バックライト）が必要ないので、光源を必要とする液晶表示装置と比べて、軽量化、薄型化、高輝度化することができる。さらに、有機ＥＬ素子の応答速度は、数μｓ程度と非常に高速であるので、動画表示時の残像が発生しない。そのため、有機ＥＬ表示装置は、次世代のフラットパネルディスプレイの主流になると期待されている。

アクティブマトリックス型の有機ＥＬ表示装置においては、１水平期間（１Ｈ）ごとに各走査線が順次走査されると共に、映像信号に対応する信号電圧がサンプリングされ、保持容量に書き込まれる。即ち、１Ｈ周期の線順次走査によって、信号電圧の書込動作が行われる。また、有機ＥＬ表示装置では、駆動トランジスタの閾値電圧や移動度が画素ごとに異なる場合には、有機ＥＬ素子の発光輝度がばらつき、画面の一様性（ユニフォーミティ）が損なわれてしまう。そこで、アクティブマトリックス型の有機ＥＬ表示装置では、駆動トランジスタの閾値電圧や移動度のばらつきに起因する発光輝度のばらつきを低減する補正動作が、１Ｈ周期の線順次走査に併せて行われる（特許文献１参照）。

特開２００９−１４５５３１号公報

ところで、有機ＥＬ表示装置では、パネルの高精細化または低消費電力化に伴い、上述の補正動作で、発光輝度のばらつきを低減することが困難となっている。

本技術はかかる問題点に鑑みてなされたものであり、その目的は、パネルが高精細化された場合や、パネルが低消費電力化された場合であっても、発光輝度のばらつきを低減することの可能な画素回路および表示装置を提供することにある。

本技術の一実施の形態に係る画素回路は、発光素子に流れる電流を制御する駆動トランジスタと、駆動トランジスタのゲートに対する、映像信号に対応した信号電圧の印加を制御する書き込みトランジスタとを備えている。この画素回路は、駆動トランジスタのゲートと、発光素子のアノードとの間の導電パスに設けられた第１保持容量と、導電パスにおいて、第１保持容量と比べて発光素子のアノード寄りに設けられたスイッチングトランジスタと、導電パスに対して並列に接続された第２保持容量と、一端が導電パスのうち、第１保持容量とスイッチングトランジスタとの間に接続され、他端が固定電源線または可変電源線に接続された第３保持容量とをさらに備えている。

本技術の一実施の形態に係る表示装置は、各々が発光素子と画素回路とを含む複数の画素と、複数の画素を駆動する駆動回路とを備えている。この表示装置において、画素回路は、上記の画素回路と同じ構成要素を有している。この表示装置において、駆動回路は、スイッチングトランジスタをオンさせた状態で、駆動トランジスタのゲート−ソース間電圧を駆動トランジスタの閾値電圧に近づける補正動作を行った後に、スイッチングトランジスタをオフさせ、補正動作を行った後のスイッチングトランジスタのオフ時に駆動トランジスタのゲートに信号電圧を印加した状態で、所定のタイミングでスイッチングトランジスタをオンさせる。駆動回路は、所定のタイミングとして、書き込みトランジスタをオフさせる前を選択する。

本技術の一実施の形態に係る画素回路および表示装置では、駆動トランジスタのゲートと、発光素子のアノードとの間の導電パスには、第１保持容量が設けられ、さらに、第１保持容量と比べて発光素子のアノード寄りにスイッチングトランジスタが設けられている。これにより、スイッチングトランジスタをオンオフすることで、駆動トランジスタのゲート−ソース間電圧を、駆動トランジスタの移動度の大きさに応じて補正する期間を調整することが可能となる。

本技術の一実施の形態に係る画素回路および表示装置によれば、スイッチングトランジスタをオンオフすることで、駆動トランジスタのゲート−ソース間電圧を、駆動トランジスタの移動度の大きさに応じて補正する期間を調整することができるようにしたので、パネルが高精細化された場合や、パネルが低消費電力化された場合であっても、発光輝度のばらつきを低減することができる。なお、本技術の効果は、ここに記載された効果に必ずしも限定されず、本明細書中に記載されたいずれの効果であってもよい。

本技術による一実施の形態に係る表示装置の概略構成図である。 各画素の回路構成の一例を表す図である。 １つの画素に着目したときの走査線、電源線、信号線および制御線に印加される電圧ならびに駆動トランジスタのゲート電圧およびソース電圧の経時変化の一例を表す図である。 画素の動作の一例を表す図である。 画素の動作の一例を表す図である。 画素の動作の一例を表す図である。 画素の動作の一例を表す図である。 駆動トランジスタのソース電圧の経時変化の一例を表す図である。 画素の動作の一例を表す図である。 画素の動作の一例を表す図である。 画素の動作の一例を表す図である。 図３に示した電圧の波形の一変形例を表す図である。 図３に示した電圧の波形の一変形例を表す図である。 図１３の電圧波形における画素の動作の一例を表す図である。 各画素の回路構成の一変形例を表す図である。 各画素の回路構成の一変形例を表す図である。 図１６の画素の動作の一例を表す図である。 各画素の回路構成の一変形例を表す図である。 上記実施の形態およびその変形例に係る表示装置の一適用例の外観を表す斜視図である。

以下、本技術を実施するための形態について、図面を参照して詳細に説明する。なお、説明は以下の順序で行う。

１．実施の形態（表示装置）
２．変形例（表示装置）
３．適用例（電子機器）

＜１．実施の形態＞
[構成]
図１は、本技術の一実施の形態に係る表示装置１の概略構成を表したものである。表示装置１は、例えば、画素アレイ部１０、コントローラ２０およびドライバ３０を備えている。コントローラ２０およびドライバ３０が、本技術の「駆動回路」の一具体例に対応する。画素アレイ部１０は、複数の画素１１が行列状に配置されてなる。コントローラ２０およびドライバ３０は、外部から入力された映像信号Ｄｉｎおよび同期信号Ｔｉｎに基づいて、複数の画素１１を駆動する。

（画素アレイ部１０）
図２は、画素アレイ部１０に含まれる各画素１１の回路構成の一例を表したものである。画素アレイ部１０は、コントローラ２０およびドライバ３０によって各画素１１がアクティブマトリクス駆動されることにより、外部から入力された映像信号Ｄｉｎおよび同期信号Ｔｉｎに基づく画像を表示する。画素アレイ部１０は、行方向に延在する複数の走査線ＷＳＬ、複数の電源線ＤＳＬおよび複数の制御線ＣＴＬと、列方向に延在する複数の信号線ＤＴＬとを有している。画素アレイ部１０は、さらに、走査線ＷＳＬと信号線ＤＴＬとが互いに交差する箇所ごとに１つずつ設けられた複数の画素１１を有している。

走査線ＷＳＬは、各画素１１の選択に用いられるものであり、各画素１１を所定の単位（例えば画素行）ごとに選択する選択パルスを各画素１１に供給するものである。信号線ＤＴＬは、映像信号Ｄｉｎに応じた信号電圧Ｖｓｉｇの、各画素１１への供給に用いられるものであり、信号電圧Ｖｓｉｇを含むデータパルスを各画素１１に供給するものである。電源線ＤＳＬは、各画素１１に電力を供給するものである。制御線ＣＴＬは、後述のスイッチングトランジスタＴｒ３のオンオフを制御する制御パルスを各画素１１に供給するものである。

各画素１１は、例えば、画素回路１２と、有機ＥＬ素子１３とを有している。有機ＥＬ素子１３が、本技術の「発光素子」の一具体例に対応する。有機ＥＬ素子１３は、例えば、アノード電極、有機層およびカソード電極が順に積層された構成を有している。有機ＥＬ素子１３は、素子容量（後述の素子容量Ｃｅｌ）を有している。画素回路１２は、有機ＥＬ素子１３の発光・消光を制御する。画素回路１２は、後述の書込走査によって各画素１１に書き込んだ電圧を保持する機能を有している。画素回路１２は、例えば、駆動トランジスタＴｒ１、書き込みトランジスタＴｒ２、スイッチングトランジスタＴｒ３および保持容量Ｃｓ１，Ｃｓ２を含んで構成されている。

書き込みトランジスタＴｒ２は、駆動トランジスタＴｒ１のゲートに対する、映像信号Ｄｉｎに対応した信号電圧Ｖｓｉｇの印加を制御する。具体的には、書き込みトランジスタＴｒ２は、信号線ＤＴＬの電圧をサンプリングするとともに、サンプリングにより得られた電圧を駆動トランジスタＴｒ１のゲートに書き込む。駆動トランジスタＴｒ１は、有機ＥＬ素子１３に直列に接続されている。駆動トランジスタＴｒ１は、有機ＥＬ素子１３を駆動する。駆動トランジスタＴｒ１は、書き込みトランジスタＴｒ２によってサンプリングされた電圧の大きさに応じて有機ＥＬ素子１３に流れる電流を制御する。

保持容量Ｃｓ１，Ｃｓ２は、駆動トランジスタＴｒ１のゲート−ソース間に所定の電圧を保持するものである。保持容量Ｃｓ１は、駆動トランジスタＴｒ１のゲートと、有機ＥＬ素子１３のアノードとの間の導電パスＰ１に設けられている。保持容量Ｃｓ２は、導電パスＰ１に対して並列に接続されている。保持容量Ｃｓ１の容量は、保持容量Ｃｓ２の容量よりも大きくなっていることが好ましい。スイッチングトランジスタＴｒ３は、導電パスＰ１の導通のオンオフを制御する。スイッチングトランジスタＴｒ３は、導電パスＰ１において、保持容量Ｃｓ１と比べて有機ＥＬ素子１３のアノード寄りに設けられている。従って、スイッチングトランジスタＴｒ３は、スイッチングトランジスタＴｒ３がオンからオフに変化することにより、保持容量Ｃｓ１に蓄積された電荷を保持容量Ｃｓ１に保持させる。なお、画素回路１２は、上述の３Ｔｒ２Ｃの回路に対して各種容量やトランジスタを付加した回路構成となっていてもよいし、上述の３Ｔｒ２Ｃの回路構成とは異なる回路構成となっていてもよい。

駆動トランジスタＴｒ１、書き込みトランジスタＴｒ２およびスイッチングトランジスタＴｒ３は、例えば、ｎチャネルＭＯＳ型の薄膜トランジスタ（ＴＦＴ（Thin Film Transistor））により形成されている。なお、これらのトランジスタは、ｐチャネルＭＯＳ型のＴＦＴにより形成されていてもよい。これらのトランジスタがエンハンスメント型であるものとして、以下の説明がなされているが、これらのトランジスタが、デプレッション型であってもよい。

各信号線ＤＴＬは、後述の水平セレクタ３１の出力端（図示せず）と、書き込みトランジスタＴｒ２のソースまたはドレインとに接続されている。各走査線ＷＳＬは、後述のライトスキャナ３２の出力端（図示せず）と、書き込みトランジスタＴｒ２のゲートとに接続されている。各電源線ＤＳＬは、後述の電源スキャナ３３の出力端（図示せず）と、駆動トランジスタＴｒ１のソースまたはドレインとに接続されている。各制御線ＣＴＬは、後述の制御スキャナ３４の出力端（図示せず）と、スイッチングトランジスタＴｒ３のゲートに接続されている。

書き込みトランジスタＴｒ２のゲートは、走査線ＷＳＬに接続されている。書き込みトランジスタＴｒ２のソースまたはドレインが信号線ＤＴＬに接続されている。書き込みトランジスタＴｒ２のソースおよびドレインのうち信号線ＤＴＬに未接続の端子が駆動トランジスタＴｒ１のゲートに接続されている。駆動トランジスタＴｒ１のソースまたはドレインが電源線ＤＳＬに接続されている。駆動トランジスタＴｒ１のソースおよびドレインのうち電源線ＤＳＬに未接続の端子が有機ＥＬ素子１３のアノードに接続されている。保持容量Ｃｓ１の一端が駆動トランジスタＴｒ１のゲートに接続されている。保持容量Ｃｓ１の他端がスイッチングトランジスタＴｒ３のソースまたはドレインに接続されている。保持容量Ｃｓ２の一端が駆動トランジスタＴｒ１のゲートに接続されている。保持容量Ｃｓ２の他端がスイッチングトランジスタＴｒ３のソースおよびドレインのうち保持容量Ｃｓ１に未接続の端子に接続されている。スイッチングトランジスタＴｒ３のゲートは、制御線ＣＴＬに接続されている。保持容量Ｃｓ２の他端は、さらに、有機ＥＬ素子１３のアノードに接続されている。スイッチングトランジスタＴｒ３のソースまたはドレインが保持容量Ｃｓ１に接続されている。スイッチングトランジスタＴｒ３のソースおよびドレインのうち保持容量Ｃｓ１に未接続の端子は、保持容量Ｃｓ２に接続されている。スイッチングトランジスタＴｒ３のソースおよびドレインのうち保持容量Ｃｓ１に未接続の端子は、さらに、有機ＥＬ素子１３のアノードに接続されている。

ドライバ３０は、例えば、水平セレクタ３１、ライトスキャナ３２、電源スキャナ３３および制御スキャナ３４を有している。

水平セレクタ３１は、例えば、制御信号の入力に応じて（同期して）、映像信号処理回路２１から入力されたアナログの信号電圧Ｖｓｉｇを、各信号線ＤＴＬに印加する。水平セレクタ３１は、例えば、２種類の電圧（Ｖｏｆｓ、Ｖｓｉｇ）を出力可能となっている。具体的には、水平セレクタ３１は、ライトスキャナ３２により選択された画素１１へ、信号線ＤＴＬを介して２種類の電圧（Ｖｏｆｓ、Ｖｓｉｇ）を供給する。信号電圧Ｖｓｉｇは、映像信号Ｄｉｎに対応する電圧値となっている。固定電圧Ｖｏｆｓは、映像信号Ｄｉｎとは無関係の一定電圧である。信号電圧Ｖｓｉｇの最小電圧は固定電圧Ｖｏｆｓよりも低い電圧値となっており、信号電圧Ｖｓｉｇの最大電圧は固定電圧Ｖｏｆｓよりも高い電圧値となっている。水平セレクタ３１は、１水平期間ごとに、信号電圧Ｖｓｉｇを含むデータパルスを各信号線ＤＴＬに出力する。水平セレクタ３１は、データパルスとして、信号電圧Ｖｓｉｇおよび固定電圧Ｖｏｆｓの２値からなるパルスを各信号線ＤＴＬに出力する。

ライトスキャナ３２は、複数の画素１１を所定の単位ごとに走査する。具体的には、ライトスキャナ３２は、１フレーム期間において、各走査線ＷＳＬに選択パルスを順次、出力する。ライトスキャナ３２は、例えば、制御信号の入力に応じて（同期して）、複数の走査線ＷＳＬを所定のシーケンスで選択することにより、閾値補正準備や、閾値補正、信号電圧Ｖｓｉｇの書き込み、移動度補正および発光を所望の順番で実行させる。ここで、閾値補正準備とは、駆動トランジスタＴｒ１のゲート電圧を初期化する（具体的にはＶｏｆｓにする）とともに、駆動トランジスタＴｒ１のソース電圧を初期化する（具体的にはＶｓｓにする）ことを指している。閾値補正とは、駆動トランジスタＴｒ１のゲート−ソース間電圧Ｖｇｓを駆動トランジスタＴｒ１の閾値電圧に近づける補正動作を指している。信号電圧Ｖｓｉｇの書き込み（信号書込）とは、駆動トランジスタＴｒ１のゲートに対して、信号電圧Ｖｓｉｇを、書き込みトランジスタＴｒ２を介して書き込む動作を指している。移動度補正とは、駆動トランジスタＴｒ１のゲート−ソース間に保持される電圧（ゲート−ソース間電圧Ｖｇｓ）を、駆動トランジスタＴｒ１の移動度の大きさに応じて補正する動作を指している。信号書き込みと、移動度補正とは、互いに別個のタイミングで行われることもある。本実施の形態では、ライトスキャナ３２が、１つの選択パルスを、走査線ＷＳＬへ出力することによって、信号書き込みと、移動度補正とを同時に（もしくは間髪空けずに連続して）行うようになっている。

ライトスキャナ３２は、例えば、２種類の電圧（Ｖｏｎ、Ｖｏｆｆ）を出力可能となっている。具体的には、ライトスキャナ３２は、駆動対象の画素１１へ、走査線ＷＳＬを介して２種類の電圧（Ｖｏｎ、Ｖｏｆｆ）を供給し、書き込みトランジスタＴｒ２のオンオフ制御を行う。オン電圧Ｖｏｎは、書き込みトランジスタＴｒ２のオン電圧以上の値となっている。オン電圧Ｖｏｎは、後述の「閾値補正準備期間」や、「閾値補正期間」、「信号書込・移動度補正期間」などにライトスキャナ３２から出力される選択パルスの波高値である。オフ電圧Ｖｏｆｆは、書き込みトランジスタＴｒ２のオン電圧よりも低い値となっており、かつ、オン電圧Ｖｏｎよりも低い値となっている。

電源スキャナ３３は、例えば、制御信号の入力に応じて（同期して）、複数の電源線ＤＳＬを所定の単位ごとに順次選択する。電源スキャナ３３は、例えば、２種類の電圧（Ｖｃｃ、Ｖｓｓ）を出力可能となっている。具体的には、電源スキャナ３３は、電源線ＤＳＬを介して、各画素１１へ２種類の電圧（Ｖｃｃ、Ｖｓｓ）を供給する。固定電圧Ｖｓｓは、有機ＥＬ素子１３の閾値電圧Ｖｔｈｅｌと、有機ＥＬ素子１３のカソード電圧Ｖｃａｔとを足し合わせた電圧（Ｖｔｈｅｌ＋Ｖｃａｔ）よりも低い電圧値である。固定電圧Ｖｃｃは、電圧（Ｖｔｈｅｌ＋Ｖｃａｔ）よりも高い電圧値である。

制御スキャナ３４は、例えば、制御信号の入力に応じて（同期して）、複数の制御線ＣＴＬを所定の単位ごとに順次選択する。制御スキャナ３４は、例えば、２種類の電圧（Ｖｏｎ、Ｖｏｆｆ）を出力可能となっている。具体的には、制御スキャナ３４は、制御線ＣＴＬを介して、各画素１１へ２種類の電圧（Ｖｏｎ、Ｖｏｆｆ）を供給する。オン電圧Ｖｏｎは、スイッチングトランジスタＴｒ３のオン電圧以上の値となっている。オフ電圧Ｖｏｆｆは、スイッチングトランジスタＴｒ３のオン電圧よりも低い値となっており、かつ、オン電圧Ｖｏｎよりも低い値となっている。

（コントローラ２０）
次に、コントローラ２０について説明する。コントローラ２０は、例えば、映像信号処理回路２１、タイミング生成回路２２および電源回路２３を有している。映像信号処理回路２１は、例えば、外部から入力されたデジタルの映像信号Ｄｉｎに対して所定の補正を行い、それにより得られた映像信号に基づいて、信号電圧Ｖｓｉｇを生成する。映像信号処理回路２１は、例えば、生成した信号電圧Ｖｓｉｇを水平セレクタ３１に出力する。所定の補正としては、例えば、ガンマ補正や、オーバードライブ補正などが挙げられる。タイミング生成回路２２は、ドライバ３０内の各回路が連動して動作するように制御するものである。タイミング生成回路２２は、例えば、外部から入力された同期信号Ｔｉｎに応じて（同期して）、ドライバ３０内の各回路に対して制御信号を出力する。電源回路２３は、水平セレクタ３１、ライトスキャナ３２、電源スキャナ３３、映像信号処理回路２１およびタイミング生成回路２２等の種々の回路で必要となる種々の固定電圧を生成し、供給する。

[動作]
次に、本実施の形態の表示装置１の動作（消光から発光までの動作）について説明する。本実施の形態では、有機ＥＬ素子１３のＩ−Ｖ特性が経時変化しても、その影響を受けることなく、有機ＥＬ素子１３の発光輝度を一定に保つようにするために、有機ＥＬ素子１３のＩ−Ｖ特性の変動に対する補償動作を組み込んでいる。さらに、本実施の形態では、駆動トランジスタＴｒ１の閾値電圧や移動度が経時変化しても、それらの影響を受けることなく、有機ＥＬ素子１３の発光輝度を一定に保つようにするために、上記閾値電圧や上記移動度の変動に対する補正動作を組み込んでいる。

図３は、１つの画素１１に着目したときの走査線ＷＳＬ、電源線ＤＳＬ、信号線ＤＴＬおよび制御線ＣＴＬに印加される電圧ならびに駆動トランジスタＴｒ１のゲート電圧Ｖｇおよびソース電圧Ｖｓの経時変化の一例を表したものである。図４〜図７、図９〜図１１は、画素１１の動作の一例を表したものである。図８は、駆動トランジスタＴｒ１のソース電圧Ｖｓの経時変化の一例を表したものである。

（閾値補正準備期間）
まず、コントローラ２０およびドライバ３０は、駆動トランジスタＴｒ１のゲート−ソース間電圧Ｖｇｓを駆動トランジスタＴｒ１の閾値電圧Ｖｔｈに近づける閾値補正の準備を行う。閾値補正の準備前、有機ＥＬ素子１３は発光している。このとき、走査線ＷＳＬの電圧がＶｏｆｆとなっており、制御線ＣＴＬの電圧がＶｏｎとなっており、電源線ＤＳＬの電圧がＶｃｃとなっている（図４）。駆動トランジスタＴｒ１は飽和領域で動作するので、有機ＥＬ素子１３に流れる電流Ｉｄｓは、駆動トランジスタＴｒ１のゲート−ソース間電圧Ｖｇｓの大きさに応じた値となっている。

コントローラ２０およびドライバ３０は、閾値補正の準備を開始するにあたって、有機ＥＬ素子１３を消光する。具体的には、電源スキャナ３３が、制御信号に応じて電源線ＤＳＬの電圧をＶｃｃからＶｓｓに下げる（Ｔ１、図５）。このとき、Ｖｓｓは、有機ＥＬ素子１３の閾値電圧Ｖｔｈｅｌおよびカソード電圧Ｖｃａｔの和（Ｖｔｈｅｌ＋Ｖｃａｔ）よりも小さい。そのため、ソース電圧ＶｓがＶｓｓまで下がると、有機ＥＬ素子１３が消光する。このとき、保持容量Ｃｓ１，Ｃｓ２を介したカップリングによりゲート電圧Ｖｇも下がる。

次に、電源線ＤＳＬの電圧がＶｓｓとなっており、かつ信号線ＤＴＬの電圧がＶｏｆｓとなっている間に、ライトスキャナ３２は、制御信号に応じて走査線ＷＳＬの電圧をＶｏｆｆからＶｏｎに上げる（Ｔ２、図６）。すると、ゲート電圧ＶｇがＶｏｆｓまで変化する。このとき、Ｖｏｆｓ−Ｖｓｓが駆動トランジスタＴｒ１の閾値電圧Ｖｔｈよりも大きくなっている。その後、ライトスキャナ３２は、制御信号に応じて走査線ＷＳＬの電圧をＶｏｎからＶｏｆｆに下げる（Ｔ３）。

（閾値補正期間）
次に、コントローラ２０およびドライバ３０は、スイッチングトランジスタＴｒ３をオンさせた状態で、駆動トランジスタＴｒ１の閾値補正の動作を行う。具体的には、信号線ＤＴＬの電圧がＶｏｆｓとなっており、かつ、走査線ＷＳＬの電圧がＶｏｎとなっている間に、電源スキャナ３３は、制御信号に応じて電源線ＤＳＬの電圧をＶｓｓからＶｃｃに上げる（Ｔ４、図７）。すると、駆動トランジスタＴｒ１のドレイン−ソース間に電流が流れ、ソース電圧Ｖｓが上昇する。このとき、ソース電圧ＶｓがＶｏｆｓ−Ｖｔｈよりも低い場合（閾値補正がまだ完了していない場合）には、駆動トランジスタＴｒ１がカットオフするまで（ゲート−ソース間電圧ＶｇｓがＶｔｈになるまで）、駆動トランジスタＴｒ１のドレイン−ソース間に電流が流れ、保持容量Ｃｓ１，Ｃｓ２が充電される。このとき、駆動トランジスタＴｒ１のソース電圧Ｖｓは、例えば、図８に示したように、時間の経過とともに上昇していく。その結果、ゲート電圧ＶｇがＶｏｆｓとなり、保持容量Ｃｓ１，Ｃｓ２が充電され、ゲート−ソース間電圧ＶｇｓがＶｔｈに近づいていく。

その後、ライトスキャナ３２が制御信号に応じて走査線ＷＳＬの電圧をＶｏｎからＶｏｆｆに下げる（Ｔ５、図９）。すると、駆動トランジスタＴｒ１のゲートがフローティングとなる。このとき、ゲート−ソース間電圧Ｖｇｓは、まだ、駆動トランジスタＴｒ１の閾値電圧Ｖｔｈよりも大きいので、駆動トランジスタＴｒ１のドレイン−ソース間に電流が流れ続け、保持容量Ｃｓ１，Ｃｓ２の充電が継続する。そのため、駆動トランジスタＴｒ１のゲート電圧Ｖｇおよびソース電圧Ｖｓが上昇し続ける。その一方で、有機ＥＬ素子１３には逆バイアスがかかっているので、有機ＥＬ素子１３が発光することはない。

その後、信号線ＤＴＬの電圧が再びＶｏｆｓとなった時に、ライトスキャナ３２が制御信号に応じて走査線ＷＳＬの電圧をＶｏｆｆからＶｏｎに上げて、駆動トランジスタＴｒ１の閾値補正を行う。コントローラ２０およびドライバ３０は、このようにして閾値補正を繰り返し行う。その結果、ゲート電圧ＶｇがＶｏｆｓとなり、保持容量Ｃｓ１，Ｃｓ２がＶｔｈに充電され、ゲート−ソース間電圧ＶｇｓがＶｔｈとなる。なお、このとき、駆動トランジスタＴｒ１のソース電圧Ｖｓは、Ｖｏｆｓ−Ｖｔｈとなり、Ｖｔｈｅｌ＋Ｖｃａｔ以下の値となっている。そのため、この時も、有機ＥＬ素子１３が発光することはない。

その後、水平セレクタ３１が制御信号に応じて信号線ＤＴＬの電圧をＶｏｆｓからＶｓｉｇに切り替える前に、ライトスキャナ３２が制御信号に応じて走査線ＷＳＬの電圧をＶｏｎからＶｏｆｆに下げる（Ｔ６）。すると、駆動トランジスタＴｒ１のゲートがフローティングとなるので、ゲート−ソース間電圧Ｖｇｓを信号線ＤＴＬの電圧の大きさに拘わらずＶｔｈのままで維持することができる。このように、ゲート−ソース間電圧ＶｇｓをＶｔｈに設定することにより、駆動トランジスタＴｒ１の閾値電圧Ｖｔｈが画素回路１２ごとにばらついた場合であっても、有機ＥＬ素子１３の発光輝度がばらつくのをなくすることができる。

（待機期間）
その後、待機期間中に、水平セレクタ３１は、信号線ＤＴＬの電圧をＶｏｆｓからＶｓｉｇに切り替える。

（信号書込・移動度補正期間）
待機期間が終了した後（つまり閾値補正が完了した後）、コントローラ２０およびドライバ３０は、映像信号Ｄｉｎに応じた信号電圧Ｖｓｉｇの書き込みと、移動度補正を行う。具体的には、信号線ＤＴＬの電圧がＶｓｉｇとなっており、かつ電源線ＤＳＬの電圧がＶｃｃとなっている間に、ライトスキャナ３２は、制御信号に応じて走査線ＷＳＬの電圧をＶｏｆｆからＶｏｎに上げ（Ｔ７）、駆動トランジスタＴｒ１のゲートを信号線ＤＴＬに接続する。すると、駆動トランジスタＴｒ１のゲート電圧Ｖｇが信号線ＤＴＬの電圧Ｖｓｉｇとなる。さらに、制御スキャナ３４は、走査線ＷＳＬの電圧がＶｏｆｆからＶｏｎに上がった後に（つまり閾値補正の動作を行った後に）、制御信号に応じて制御線ＣＴＬの電圧をＶｏｎからＶｏｆｆに下げて、スイッチングトランジスタＴｒ３をオフさせる（図１０）。ここで、制御スキャナ３４は、信号電圧Ｖｓｉｇの印加のために書き込みトランジスタＴｒ２をオンさせた後に、スイッチングトランジスタＴｒ３をオフさせる。

このとき、有機ＥＬ素子１３のアノード電圧はこの段階ではまだ有機ＥＬ素子１３の閾値電圧Ｖｔｈｅｌおよびカソード電圧Ｖｃａｔの和（Ｖｔｈｅｌ＋Ｖｃａｔ）よりも小さいので、有機ＥＬ素子１３はカットオフしている。そのため、ドレイン−ソース間の電流は保持容量Ｃｓ２と有機ＥＬ素子１３の素子容量Ｃｅｌに流れ、保持容量Ｃｓ２および素子容量Ｃｅｌが充電されるので、ソース電圧Ｖｓが上昇する。その一方で、スイッチングトランジスタＴｒ３はオフしているので、保持容量Ｃｓ１の駆動トランジスタＴｒ１側の端子の電圧は、Ｖｓｉｇのまま一定となっている。

（発光）
次に、ライトスキャナ３２は、制御信号に応じて走査線ＷＳＬの電圧をＶｏｎからＶｏｆｆに下げる（Ｔ８）。すると、駆動トランジスタＴｒ１のゲートがフローティングとなり、駆動トランジスタＴｒ１のドレイン−ソース間に電流Ｉｄｓが流れ、ソース電圧Ｖｓが上昇し、それにともなってゲート電圧Ｖｇも上昇する。その直後、制御スキャナ３４は、制御信号に応じて制御線ＣＴＬの電圧をＶｏｆｆからＶｏｎに上げる（Ｔ９、図１１）。つまり、制御スキャナ３４は、閾値補正の動作を行った後のスイッチングトランジスタＴｒ３のオフ時に駆動トランジスタＴｒ１のゲートに信号電圧Ｖｓｉｇを印加した状態で、所定のタイミングでスイッチングトランジスタＴｒ３をオンさせる。ここで、制御スキャナ３４は、「所定のタイミング」として、書き込みトランジスタＴｒ２をオフさせた後を選択する。

すると、スイッチングトランジスタＴｒ３がオンし、スイッチングトランジスタＴｒ３のソースおよびドレインの電圧が互いに同一となる。ここで、駆動トランジスタＴｒ１のゲート−ソース間電圧Ｖｇｓは一定となっているので、駆動トランジスタＴｒ１は、一定の電流Ｉｄｓ'を有機ＥＬ素子１３に流し、ソース電圧Ｖｓは、有機ＥＬ素子１３に電流Ｉｄｓ'が流れる電圧Ｖｘまで上昇し、有機ＥＬ素子１３が所望の輝度で発光する。

ここで、スイッチングトランジスタＴｒ３をオフした直後のスイッチングトランジスタＴｒ３の両端の電圧をＶ０−Ｖｔｈとし、移動度補正動作でΔＶだけ駆動トランジスタＴｒ１のソース電位Ｖｓが増加したとする。つまり、スイッチングトランジスタＴｒ３をオンする直前のスイッチングトランジスタＴｒ３の両端の電圧は、保持容量Ｃｓ１側でＶ０−Ｖｔｈ、保持容量Ｃｓ２側でＶ０−Ｖｔｈ＋ΔＶとなる。このとき、スイッチングトランジスタＴｒ３をオンすることで発生する電荷分配によって、駆動トランジスタＴｒ１のゲート−ソース間電圧Ｖｇｓは以下の式（１）で表される値となる。

ここで、Ｃ１は保持容量Ｃｓ１の容量値であり、Ｃ２は保持容量Ｃｓ２の容量値であり、Ｃ４は素子容量Ｃｅｌの容量値である。式（１）によると、移動度補正時のソース電圧Ｖｓの増加量ΔＶに保持容量Ｃｓ１、保持容量Ｃｓ２および素子容量Ｃｅｌの各容量値（Ｃ１，Ｃ２，Ｃ４）で表される値が掛けられており、駆動トランジスタＴｒ１のソース電圧Ｖｓの増加分は、ΔＶよりも小さくなっている。つまり、スイッチングトランジスタＴｒ３をオンすることで移動度補正量を小さくすることができ、その分移動度補正時間を長くすることが可能となる。

[効果]
次に、本実施の形態の表示装置１における効果について説明する。

有機ＥＬ表示装置では、パネルの高精細化に伴い、画素内の有機ＥＬ素子の発光面積が小さくなる。そのため、有機ＥＬ素子の素子容量も小さくなり、信号書込みと、移動度補正を行う際に、駆動トランジスタのソース電圧の上昇が早くなる。この現象は、発光電力の低電力化を目的として、駆動トランジスタのサイズを大きくして、駆動トランジスタの駆動電圧を下げた場合にも、発生する。

一般に、移動度補正期間は、信号電圧の振幅、駆動トランジスタの電流駆動能力、および移動度の画素ごとのばらつき、駆動トランジスタのソースから見える全容量によって決定される。そのため、有機ＥＬ素子の素子容量が小さくなった場合には、有機ＥＬ素子の素子容量が小さくなった分だけ、移動度補正に要する時間が短くなってしまう。同様に、駆動トランジスタのサイズが大きくなった場合には、駆動トランジスタのサイズが大きくなった分だけ、移動度補正に要する時間が短くなってしまう。移動度補正に要する時間が短くなると、移動度補正の精度が、書き込みトランジスタのオンオフを制御するパルスのばらつきや鈍りの影響を大きく受ける。その結果、表示画面にシェーディングやスジといった表示不良が発生する。

一方、本実施の形態では、駆動トランジスタＴｒ１のゲートと、有機ＥＬ素子１３のアノードとの間の導電パスＰ１には、保持容量Ｃｓ１が設けられ、さらに、保持容量Ｃｓ１と比べて有機ＥＬ素子１３のアノード寄りにスイッチングトランジスタＴｒ３が設けられている。これにより、スイッチングトランジスタＴｒ３をオンオフすることで、駆動トランジスタＴｒ１のゲート−ソース間電圧Ｖｇｓを、駆動トランジスタＴｒ１の移動度の大きさに応じて補正する期間（例えば、図３中のパルスＰ２の幅）を調整する（長くする）ことが可能となる。その結果、画素アレイ部１０が高精細化された場合や、画素アレイ部１０が低消費電力化された場合であっても、発光輝度のばらつきを低減することができる。

また、本実施の形態では、保持容量Ｃｓ２が導電パスＰ１に対して並列に接続されているので、保持容量Ｃｓ２の容量の大きさに応じて、移動度補正に要する時間を容易に調整することができる。その結果、発光輝度のばらつきを低減することができる。

また、本実施の形態では、スイッチングトランジスタＴｒ３がオンした状態で、閾値補正の動作が行われ、その後に、スイッチングトランジスタＴｒ３がオフされる。これにより、保持容量Ｃｓ１を、移動度補正に要する時間の調整に用いるだけでなく、閾値補正の動作にも用いることができる。さらに、本実施の形態では、補正動作が行われた後のスイッチングトランジスタＴｒ３のオフ時に駆動トランジスタＴｒ１のゲートに信号電圧Ｖｓｉｇが印加されている状態で、所定のタイミングでスイッチングトランジスタＴｒ３がオンされる。これにより、スイッチングトランジスタＴｒ３をオンさせるタイミングを調整することで、移動度補正に要する時間を調整する（長くする）ことができる。その結果、発光輝度のばらつきを低減することができる。

また、本実施の形態では、スイッチングトランジスタＴｒ３をオンさせる「所定のタイミング」として、書き込みトランジスタＴｒ２をオフさせた後が選択される。これにより、移動度補正に要する時間を長くすることができるので、発光輝度のばらつきをより一層、容易に低減することができる。

また、本実施の形態では、信号電圧Ｖｓｉｇの印加のために書き込みトランジスタＴｒ２がオンした後に、スイッチングトランジスタＴｒ３がオフする。これにより、閾値補正が修了した後の待機期間（図３中のＴ７〜Ｔ８）が短い場合であっても、待機期間の短さが、スイッチングトランジスタＴｒ３のオフタイミングのマージンに影響を与えることがない。従って、閾値補正が修了した後の待機期間（図３中のＴ７〜Ｔ８）が短い場合であっても、移動度補正に要する時間を長くすることができるので、発光輝度のばらつきを低減することができる。

また、本実施の形態において、保持容量Ｃｓ２が保持容量Ｃｓ１よりも大きくなっている場合には、保持容量Ｃｓ２と保持容量Ｃｓ１との容量比によって、スイッチングトランジスタＴｒ３がオフしている間の移動度補正量を小さくすることができる。従って、発光輝度のばらつきを低減することができる。

＜２．変形例＞
以下に、上記実施の形態の表示装置１の種々の変形例について説明する。なお、以下では、上記実施の形態の表示装置１と共通する構成要素に対しては、同一の符号が付与される。さらに、上記実施の形態の表示装置１と共通する構成要素についての説明は、適宜、省略されるものとする。

[変形例Ａ]
上記実施の形態において、スイッチングトランジスタＴｒ３をオンさせる「所定のタイミング」として、例えば、図１２に示したように、書き込みトランジスタＴｒ２をオフさせる前が選択されてもよい。このようにした場合には、スイッチングトランジスタＴｒ３がオフしている間の移動度補正量を小さくすることができるので、移動度補正時間を長くすることができる。その結果、発光輝度のばらつきを低減することができる。

[変形例Ｂ]
上記実施の形態において、例えば、図１３に示したように、信号電圧Ｖｓｉｇの印加のために書き込みトランジスタＴｒ２をオンさせる前に、スイッチングトランジスタＴｒ３がオフされてもよい。このようにした場合にも、スイッチングトランジスタＴｒ３がオフしている間の移動度補正量ΔＶを画素内の容量比によって小さくすることができるので、移動度補正時間を長くすることが可能となる。その結果、発光輝度のばらつきを低減することができる。

本変形例では、書き込みトランジスタＴｒ２がオンする前にスイッチングトランジスタＴｒ３がオフしている。この場合、スイッチングトランジスタＴｒ３をオンする直前のスイッチングトランジスタＴｒ３の両端の電圧の内、保持容量Ｃｓ１側の電圧をＶ１-Ｖｔｈとし、保持容量Ｃｓ２側の電圧をＶ０−Ｖｔｈ＋ΔＶとする（図１４）。このとき、スイッチングトランジスタＴｒ３がオンした後の駆動トランジスタＴｒ１のゲート−ソース間電圧Ｖｇｓは以下の式（２）で示される値となる。

この場合においては、発光時の駆動トランジスタＴｒ１のゲート−ソース間電圧ＶｇｓはスイッチングトランジスタＴｒ３をオンする前の駆動トランジスタＴｒ１のゲート−ソース間電圧Ｖｇｓと閾値電圧Ｖｔｈの差分にＣ１、Ｃ２、Ｃ４からなる値を掛けたものとなる。そのため、図３、図１２のような移動度補正時間を長くする効果は失われる。しかし、式（２）によれば、スイッチングトランジスタＴｒ３をオンする直前の駆動トランジスタＴｒ１のＶｇｓ−ＶｔｈにＣ１、Ｃ２、Ｃ４からなる値を掛けているので、移動度ばらつきを補正した状態で低階調の発光を得ることが可能となる。一般に、移動度補正において移動度ばらつきを補正する時間は高階調よりも低階調の方が長いので、書き込みトランジスタＴｒ２の信号書き込みパルスを鈍らせる等の対策が取られる。しかし、本変形理例では、低階調でも移動度補正時間を短くすることが可能となり、階調によるスジやムラのない均一な画質を得ることが可能となる。

[変形例Ｃ]
上記実施の形態において、例えば、図１５に示したように、保持容量Ｃｓ２の代わりに、駆動トランジスタＴｒ１のゲート−ソース間容量Ｃｇｓが用いられてもよい。このとき、ゲート−ソース間容量Ｃｇｓが保持容量Ｃｓ１よりも小さくなっていることが好ましい。このようにした場合であっても、ゲート−ソース間容量Ｃｇｓと保持容量Ｃｓ１との容量比によって、スイッチングトランジスタＴｒ３がオフしている間の移動度補正量を小さくすることができる。従って、発光輝度のばらつきを低減することができる。

[変形例Ｄ]
上記実施の形態において、例えば、図１６に示したように、画素回路１２が、保持容量Ｃｓ３をさらに有していてもよい。保持容量Ｃｓ３において、一端が導電パスＰ１のうち、保持容量Ｃｓ１とスイッチングトランジスタＴｒ３との間に接続され、他端が固定電源線（カソード電圧Ｖｃａｔの電源線）または可変電源線（電源線ＤＳＬ）に接続されている。本応用例においても、上記実施の形態およびその変形例と同様に、移動度補正時間を長くすることが可能となる。従って、発光輝度のばらつきを低減することができる。

なお、本変形例では、発光時のゲート−ソース間電圧Ｖｇｓは以下の式（３）で表される値となる。

式（３）中のＣ３は保持容量Ｃｓ３の容量である。例えば、図１７に示したように、移動度補正値ΔＶに、スイッチングトランジスタＴｒ３をオンする直前の保持容量Ｃｓ１、Ｃｓ３の接続点の電位と移動度補正開始時の駆動トランジスタＴｒ１のソース電位Ｖｓの差分ΔＶ１を加えたものが、新たなる補正値となる。そのため、ΔＶ１＜ΔＶとなる場合には、移動度補正時間を長くすることができ、ΔＶ１＞ΔＶとなる場合には、移動度補正時間を短くすることができる。つまり保持容量Ｃｓ１、Ｃｓ３の容量値によって移動度補正の時間を調整することが可能である。

[変形例Ｅ]
上記変形例Ｃにおいて、例えば、図１８に示したように、画素回路１２が、保持容量Ｃｓ３をさらに有していてもよい。本応用例においても、上記変形例Ｄと同様に、移動度補正時間を長くすることが可能となる。従って、発光輝度のばらつきを低減することができる。

＜３．適用例＞
以下、上記実施の形態およびその変形例（以下、「上記実施の形態等」と称する。）で説明した表示装置１の適用例について説明する。上記実施の形態の表示装置１は、テレビジョン装置、デジタルカメラ、ノート型パーソナルコンピュータ、携帯電話等の携帯端末装置あるいはビデオカメラなど、外部から入力された映像信号あるいは内部で生成した映像信号を、画像あるいは映像として表示するあらゆる分野の電子機器の表示装置に適用することが可能である。

図１９は、本適用例に係る電子機器２の概略構成例を表したものである。電子機器２は、例えば、折りたたみ可能な２枚の板状の筐体のうちの一方の筐体の主面に表示面２Ａを備えたノート型のパーソナルコンピュータである。電子機器２は、上記実施の形態等の表示装置１を備えており、例えば、表示面２Ａの位置に画素アレイ部１０を備えている。本適用例では、表示装置１が設けられているので、発光輝度のばらつきを低減することができる。また、表示装置１において、画素アレイ部１０が高精細化されている場合であっても、発光輝度のばらつきを低減することができる。

以上、実施の形態、変形例および適用例を挙げて本技術を説明したが、本技術は実施の形態等に限定されるものではなく、種々変形が可能である。なお、本明細書中に記載された効果は、あくまで例示である。本技術の効果は、本明細書中に記載された効果に限定されるものではない。本技術が、本明細書中に記載された効果以外の効果を持っていてもよい。

また、例えば、本技術は以下のような構成を取ることができる。
（１）
発光素子に流れる電流を制御する駆動トランジスタと、
前記駆動トランジスタのゲートに対する、映像信号に対応した信号電圧の印加を制御する書き込みトランジスタと、
前記駆動トランジスタのゲートと、前記発光素子のアノードとの間の導電パスに設けられた第１保持容量と、
前記導電パスにおいて、前記第１保持容量と比べて前記発光素子のアノード寄りに設けられたスイッチングトランジスタと
を備えた
画素回路。
（２）
前記導電パスに対して並列に接続された第２保持容量をさらに備えた
（１）に記載の画素回路。
（３）
一端が前記導電パスのうち、前記第１保持容量と前記スイッチングトランジスタとの間に接続され、他端が固定電源線または可変電源線に接続された第３保持容量をさらに備えた
（２）に記載の画素回路。
（４）
一端が前記導電パスのうち、前記第１保持容量と前記スイッチングトランジスタとの間に接続され、他端が固定電源線または可変電源線に接続された第３保持容量をさらに備えた
（１）に記載の画素回路。
（５）
各々が発光素子と画素回路とを含む複数の画素と、
複数の前記画素を駆動する駆動回路と
を備え、
前記画素回路は、
前記発光素子に流れる電流を制御する駆動トランジスタと、
前記駆動トランジスタのゲートに対する、映像信号に対応した信号電圧の印加を制御する書き込みトランジスタと、
前記駆動トランジスタのゲートと、前記発光素子のアノードとの間の導電パスに設けられた第１保持容量と、
前記導電パスにおいて、前記第１保持容量と比べて前記発光素子のアノード寄りに設けられたスイッチングトランジスタと
を有する
表示装置。
（６）
前記駆動回路は、前記スイッチングトランジスタをオンさせた状態で、前記駆動トランジスタのゲート−ソース間電圧を前記駆動トランジスタの閾値電圧に近づける補正動作を行った後に、前記スイッチングトランジスタをオフさせ、
前記駆動回路は、前記補正動作を行った後の前記スイッチングトランジスタのオフ時に前記駆動トランジスタのゲートに前記信号電圧を印加した状態で、所定のタイミングで前記スイッチングトランジスタをオンさせる
（５）に記載の表示装置。
（７）
前記駆動回路は、前記所定のタイミングとして、前記書き込みトランジスタをオフさせた後を選択する
（６）に記載の表示装置。
（８）
前記駆動回路は、前記所定のタイミングとして、前記書き込みトランジスタをオフさせる前を選択する
（６）に記載の表示装置。
（９）
前記駆動回路は、前記信号電圧の印加のために前記書き込みトランジスタをオンさせた後に、前記スイッチングトランジスタをオフさせる
（６）に記載の表示装置。
（１０）
前記駆動回路は、前記信号電圧の印加のために前記書き込みトランジスタをオンさせる前に、前記スイッチングトランジスタをオフさせる
（６）に記載の表示装置。

１…表示装置、２…電子機器、２Ａ…表示面、１０…画素アレイ部、１１…画素、１２…画素回路、１３…有機ＥＬ素子、２０…コントローラ、２１…映像信号処理回路、２２…タイミング生成回路、２３…電源回路、３０…ドライバ、３１…水平セレクタ、３２…ライトスキャナ、３３…電源スキャナ、Ｃ１，Ｃ２，Ｃ３，Ｃ４…容量値、Ｃｅｌ…素子容量、Ｃｓ１，Ｃｓ２，Ｃｓ３…保持容量、Ｃｇｓ…ゲート−ソース間容量、ＣＴＬ…制御線、Ｄｉｎ…映像信号、ＤＳＬ…電源線、ＤＴＬ…信号線、Ｉｄｓ，Ｉｄｓ’…電流、Ｐ１…導電パス、Ｐ２…パルス、Ｔ１，Ｔ２，Ｔ３，Ｔ４，Ｔ５，Ｔ６，Ｔ７，Ｔ８，Ｔ９…時刻、Ｔｉｎ…同期信号、Ｔｒ１…駆動トランジスタ、Ｔｒ２…書き込みトランジスタ、Ｔｒ３…スイッチングトランジスタ、Ｖｃａｔ…カソード電圧、Ｖｃｃ，Ｖｏｆｓ，Ｖｓｓ…固定電圧、Ｖｇ…ゲート電圧、Ｖｇｓ…ゲート−ソース間電圧、Ｖｏｎ…オン電圧、Ｖｏｆｆ…オフ電圧、Ｖｓ…ソース電圧、Ｖｓｉｇ…信号電圧、Ｖｔｈ，Ｖｔｈｅｌ…閾値電圧、ＷＳＬ…走査線、ΔＶ…増加量、ΔＶ１…差分。

Claims (3)

1. 発光素子に流れる電流を制御する駆動トランジスタと、
   前記駆動トランジスタのゲートに対する、映像信号に対応した信号電圧の印加を制御する書き込みトランジスタと、
   前記駆動トランジスタのゲートと、前記発光素子のアノードとの間の導電パスに設けられた第１保持容量と、
   前記導電パスにおいて、前記第１保持容量と比べて前記発光素子のアノード寄りに設けられたスイッチングトランジスタと、
   前記導電パスに対して並列に接続された第２保持容量と、
   一端が前記導電パスのうち、前記第１保持容量と前記スイッチングトランジスタとの間に接続され、他端が固定電源線または可変電源線に接続された第３保持容量と
   を備えた
   画素回路。
2. 各々が発光素子と画素回路とを含む複数の画素と、
   複数の前記画素を駆動する駆動回路と
   を備え、
   前記画素回路は、
   前記発光素子に流れる電流を制御する駆動トランジスタと、
   前記駆動トランジスタのゲートに対する、映像信号に対応した信号電圧の印加を制御する書き込みトランジスタと、
   前記駆動トランジスタのゲートと、前記発光素子のアノードとの間の導電パスに設けられた第１保持容量と、
   前記導電パスにおいて、前記第１保持容量と比べて前記発光素子のアノード寄りに設けられたスイッチングトランジスタと
   を有し、
   前記駆動回路は、前記スイッチングトランジスタをオンさせた状態で、前記駆動トランジスタのゲート−ソース間電圧を前記駆動トランジスタの閾値電圧に近づける補正動作を行った後に、前記スイッチングトランジスタをオフさせ、
   前記駆動回路は、前記補正動作を行った後の前記スイッチングトランジスタのオフ時に前記駆動トランジスタのゲートに前記信号電圧を印加した状態で、所定のタイミングで前記スイッチングトランジスタをオンさせ、
   前記駆動回路は、前記所定のタイミングとして、前記書き込みトランジスタをオフさせる前を選択する
   表示装置。
3. 前記駆動回路は、前記信号電圧の印加のために前記書き込みトランジスタをオンさせた後に、前記スイッチングトランジスタをオフさせる
   請求項２に記載の表示装置。

Images